DE69010664T2

DE69010664T2 - Schaltnetzteil.

Info

Publication number: DE69010664T2
Application number: DE69010664T
Authority: DE
Inventors: Elve Desiderius Jozef Moons; Eddie Louis Marie Willocx
Original assignee: Alcatel NV
Current assignee: Xylon LLC
Priority date: 1990-03-12
Filing date: 1990-03-12
Publication date: 1994-11-17
Anticipated expiration: 2010-03-13
Also published as: JPH04222457A; EP0446490B1; AU7277191A; EP0446490A1; AU641988B2; CA2037944C; DE69010664D1; US5101336A; JPH0785650B2; CA2037944A1

Description

Die vorliegende Erfindung betrifft ein Schaltnetzteil mit einem Schalter zur Übertragung elektrischer Energie von einem Eingang zu einem Ausgang, mit einem Fehlersignal-Verstärker zur Ermittlung eines Fehlersignals aus dem Unterschied zwischen dem Signal am besagten Ausgang und einem Bezugssignal, und mit einer Arbeitstakt-Steuerung, in der die Ein-/Aus-Zeitabschnitte eines Taktsignales in Abhängigkeit des besagten Fehlersignales verändert werden und den besagten Schalter ansteuern.
Ein derartiges Schaltteil ist bereits etwa aus dem Buch "Design of Solid-State-Power Supplies" von Eugen R. Hnatek, veröffentlicht 1981 durch Van Nostrand-Reinhold bekannt und genauer auf S. 562 bis 581 beschrieben.
In einem Schaltnetzteil diesen bekannten Typs kann ein sehr kleines Fehlersignal dazu führen, daß keine Ein-Zeitabschnitte des Taktsignales auftreten. Als Folge daraus führt das Ausgangssignal der Arbeitstakt-Steuerung ein vergleichsweise großes niederfrequentes Brummen, welches ein beachtliches niederfrequentes Rauschen erzeugt. Letzteres hat unerwünschte Wirkungen in solchen Systemen, die im Niederfrequenzband arbeiten, wie etwa dem Sprachfrequenzband in Telefonsystemen.
Aufgabe der Erfindung ist es ein Schaltnetzteil der oben genannten Art bereitzustellen, das jedoch in Bezug auf das niederfrequente Rauschen ein besseres Funktionsverhalten hat.
Gemäß der Frfindung wird diese Aufgabe dadurch gelöst, daß die Arbeitstakt-Steuerung einen Pulsgenerator enthält, durch den der Schalter eingeschaltet wird zumindest während eines zu größer Null vorgegebenen Bruchteils edes der Taktsignal-Zeitabschnitte.
Auf diese Weise ist der Schalter periodisch eingeschaltet, so daß das Ausgangssignal kein niederfrequentes Brummen führt, auch wenn das obige Fehlersignal sehr klein ist.
Ein weiteres kennzeichnendes Merkmal des vorliegenden Schaltnetzteiles ist, daß die Arbeitstakt-Steuerung weiterhin einen Sägezahnsignal-Generator enthält, welcher während jeder der Taktsignal-Zeitabschnitte ein Sägezahnsignal erzeugt, welches eine vorgegeben Spitzenamplitude erreicht, die kleiner als das Pulssignal ist, welches eines jeden Ein-Zeitabschnittes von dem Pulsgenerator erzeugt wird, daß es eine Gatter-Schaltung enthält zur ODER-Verknüpfung des Sägezahnsignales mit dem Pulssignal und, daß es eine Komparator-Schaltung enthält, die das Ausgangssignal der Gatter-Schaltung mit dem Fehlersignal vergleicht und ein digitales Ausgangssignal erzeugt zur Steuerung des Schaltbetriebs des Schalters.
Auf diese Weise unterscheidet sich der Arbeitstakt der Arbeitstakt-Steuerung fortlaufend vom genannten vorgegebenen Bruchteil in Abhängigkeit des Fehlersignals.
Ein anderes Kennzeichen des vorliegenden Schaltnetzteils ist, daß es weiter eine Treiberstute enthält, deren Eingang mit dem Ausgang der Arbeitstakt-Steuerung verbunden ist und deren Ausgang den Schalter steuert, wobei der Schalter ein Transistor ist, der einen Teil einer Eingangsschaltung mit einem Eingang bildet und der in Serienschaltung an einem Widerstand angeschlossen ist, über dem eine Spannung proportional zum Strom, der durch den Transistor fließt, abfällt, wobei die Treiberstufe zwischen ihrem Eingang und ihrem Ausgang eine Reihenschaltung aus einem Kondensator und einem Verstärker enthält, daß es einen dritten Komparator enthält, der den Spannungsabfall des Widerstandes mit einer Bezugsspannung vergleicht, wobei der Ausgang dieses Komparators das Gate eines weiteren Transistors steuert, dessen Drain-Source-Strecke den Eingang des Verstärkers kurzschließt, falls der Spannungsabfall die Bezugsspannung übersteigt.
Auf diese Weise sind das Schaltnetzteil und seine Last gegen Beschädigung durch Stromspitzen oder Überspannungen geschützt.
Die oben genannte und andere Aufgaben und Merkmale der Erfindung werden genauer offenbart und die Erfidnung selbst wird besser verstanden durch die folgende Beschreibung eines Ausführungsbeispieles in Verbindung mit den beiliegenden Zeichnungen:
Fig. 1 ist eine schematische Darstellung eines Schaltnetzteiles SPC gemäß der Erfindung;
Fig. 2 zeigt eine Arbeitstakt-Steuerung DCC aus Fig. 1 im genaueren Detail;
Fig. 3 zeigt Zeitdiagramme von Signalen, die innerhalb der Arbeitstakt-Steuerung DCC von Fig. 2 auftreten;
und
Fig. 4 zeigt die Treiberstufe DR aus Fig. 1 in genauerem Detail.
Das unten beschriebene Schaltnetzteil SPC wird genutzt um analoge Telefonschaltkreise einer digitalen Telekommunikationsvermittlung mit Gleichspannung zu versorgen. Dieses Netzteil enthält alle Elemente eines typischen Rückiauf-Wandlers, wie er beispielsweise auf den Seiten 562 Dis 581 des oben genannten Buches beschrieben ist.
Das in Fig. 1 schematisch dargestellte Schaltnetzteil SPC ist in der Lage eine Eingangsgleichspannung VIN in eine Ausgangsgleichspannung OUT umzusetzen, wobei diese beiden Spannungen zwischen den gleichnamigen Klemmen und der Masse auftreten. Die Eingangsspannung VIN wird von einer Energiequelle (nicht dargestellt) gespeist, die beispielsweise eine Batterie ist, während die Ausgangsspannung OUT zur Speisung einer Last (nicht dargestellt) genutzt wird, die beispielsweise eine Schaltung für eine Fernsprechleitung ist.
Das Schaltnetzteil SPC ist hauptsächlich aufgebaut durch die Serienschaltung eines Fehlersignal-Verstärkers EA, einer Arbeitstakt-Steueruog DCC, einer Treiberstufe DR und einer Ausgangsstufe OS.
Der Fehlersignal-Verstärker EA hat einen rückgekoppelten Signaleingang VOUT und einen Bezugsspannungseingang VREF1, sowie einen Fehlersignalausgang VE, an dem ein gleichnamiges Fehlersignal erzeugt wird.
Die Arbeitstakt-Steuerung DCC hat einen Fehlersignaleingang VE, einen Bezugsspannuntjseingang VREF2, einen Taktsignaleingang CLK, auf den ein Taktsignal CLK mit einem Tastverhältnis von 50% geführt wird, und einen Signalausgang VG.
Der Signalausgang VD ist an einen Signaieingang einer Treiberstufe DR angeschlossen, die auch einen Bezugsspannungseingang VREF3, einen Tasteingang VS und einen Signalausgang VG hat. Diese Eingänge und Ausgänge führen gleichnamige Signale.
Die Ausgangsstufe OS enthält Eingangsklemmen VG, VE und VIN sowie Ausgangsklemmen VS und VOUT, die mit dem entsprechenden oben genannten gleichnamigen Fingängen des Schaltnetzteiles SPC verbunden sind. Die Ausgangsstufe OS enthält zwischen Masse und VIN die Serienschaltung aus einer Primärwicklung L1 eines Transformators TR, der Drain-Source-Strecke eines N-MOS-Transistors T1 und eines Reihenschluß-Widerstandes R. Der Signalausgang VG der Treiberstufe DR ist an die Steuerelektrode (Gate) dieses Transistors angeschlossen, während die Speiseelektrode (Source) desselben mit dem Tasteingang VS der Treiberstufe DR verbunden ist. Der Transformator TR hat eine Sekundärwicklung L2, welche in Serienschaltung mit einer Diode D zwischen Masse und der Klemme V0UT angeschlossen ist. Parallel zur Schaltung aus L2 und D, d.h. zwischen Masse und VOUT, sind ein Kondensator C1 und eine geregelte Stromquelle CS1 angeschlossen. Der Fehlersignalausgang VE von EA ist an den Steuereingang dieser Stromquelle CS1 angeschlossen.
Die prinzipielle Arbeitsweise des obigen Schalternetzteiles ist folgende:
Der Fehlersignal-Verstärker EA verstärkt und siebt die Abweichung der Ausgangsspannung VOUT von der Bezugsspannung VREF1. Dies verursacht ein Fehlersignal VE das zwischen VE1 und VE2 variiert (Fig. 3). Die Arbeitstakt-Steuerung, welche durch das Taktsignal CLK mit dem Tastverhältnis von 50% angesteuert wird, moduliert diesen Arbeitstakt in Abhängigkeit des Fehlersignales VE zwischen einem minimalen Arbeitstakt (minimales Fehlersignal VE) und einem maximalen Arbeitstakt (maximales Fehlersignal), wodurch sich ein binäres Ausgangssigiial VD ergibt. Die Arbeitstakt-Steuerung wird mit Bezug auf die Fig. 2 und 3 später genauer beschrieben. Es enthält ein Pulsgenerator NL, der sicherstellt, daß der oben genannte minimale Arbeitstakt jederzeit gleich oder größer als ein vorgegebenes Minimum ist. Die Treiberstufe DR führt eine Pegelverschiebung uud Anpassung des Ausgangssignales VD durch, um es für die Ansteuerung des Schalttransistors T1 der Ausgangsstufe OS anzupassen. Außerdem erhält die Treiberstufe von der Ausqangsstufe OS eiu Rückkopplungsstromsignal VS, welches in der Lage ist die Treiberstufe DR auszuschalten und damit auch ihr Ausgangssignal VG im Falle eines übermäßigen Stromflusses durch den Schalttransistor T1. DR wird später unter Bezugnahme auf Fig. 4 beschrieben. Während der Ein-Schaltdauer von T1 fließt ein Strom durch die Wicklung L1 des Transformators TR und dadurch wird in ihm Energie gespeichert. Während der Aus-Schaltdauer von T1 wird diese Energie durch TR über die Windung L2 in die Last (nicht dargestellt) und io den Kondensator C1 entladen, welcher die Last während der Ein-Schaltzeiten von T1 entlädt. Je größer die Abweichung zwischen der Spannung VOUT und der Bezugsspannung VREF1 ist, desto höher ist der Arbeitstakt der Ein-/Aus-Schaltdauer des Transistors T1 und desto mehr Energie wird von VIN abgezogen um den Pegel von VOUT näher an denjenigen von VREF1 heranzuführen. Im Falle, daß das Fehlersignal VE sehr klein ist, beispielsweise wenn der Arbeitstakt der Ein-/Aus-Schaltdauer von T1 sein Minimum erreicht, wird der Überschuß an Energie, welche auf VOUT geführt wird, abgeleitet über die gesteuerte Stromquelle CS1, welche durch dieses Fehlersignal angesteuert wird. Aufgrund der Tatsache, daß in jeder Taktperiode der minimale Arbeitstakt größer Null ist, erscheint im Ausgangssignal VOUT kein Brummen mit niedrigerer Frequenz als die Taktfrequenz und dadurch wird das niederfrequente Rauschen an VOUT begrenzt.
Die Arbeitstakt-Steuerung DCC wird nun nach Fig. 2 und 3 genauer beschrieben. Sie enthält einen Sägezahnsignal-Generator ST, einen Pulsgenerator, auch Rauschbegrenzer NL genannt und einen Schaltkreis MST. Der Sägezahnsignal-Generator ST hat einen Referenzsignaleingang VREF2 und einen Takteingang CLK, an dem ein Taktsignal CLK mit einem Tastverhältnis von 50% und mit einer Periodendauer P angelegt ist (Fig. 3a). Sie wird mit einer Spannungsversorgung zwischen V und Masse betrieben. Zwischen dieser ist eine Konstantstromquelle CS2 in Serienschaltung mit einem Kondensator C2 angeschlossen. Der Taktsignaleingang CLK ist an die Steuerelektrode eines Transistors T2 angeschlossen, dessen Drain-Source-Strecke in Parallelschaltung mit dem Kondensator C2 verbunden ist. Ferner ist C2 durch eine veränderbare Inpedanz überbrückt, die durch die Drain-Source-Strecke eines Transistors T3 dargestellt ist. Die Gate-Source-Strecke dieses Transistors ist durch einen Kondensator C3 überbrückt, der in Serie mit einer gesteuerter Konstantstromquelle 053 und in Parallelschaltung fit einer Konstantstromquelle CS4 geschaltet ist. Die Steuerklemme von CS3 ist an einen Komparator CP2 angeschlossen, dessen negativer Eingang an VREF2 angeschlossen ist und dessen positiver Eingang an den Ausgang STO des Sägezahnsignal-Generators angeschlossen ist, der durch den Verbindungspunkt von CS2, T2, 02, T3 dargestellt ist und an dem das gleichnamige Sägezahnsignal erzeugt wird.
Während des Aus-Zeitabschnittes des Taktsignals CLK wird der Kondensator C2 durch den Strom der Konstantstromquelle CS2 geladen und erzeugt ein Ausgangssignal mit einem linearen Anstieg, welcher mit der fallenden Flanke von CLK beginnt und eine Spitzenamplitude mit der steigenden Flanke CLK erreicht. Während des Ein-Zeitabschnittes von FLK schließt der Transistor T2 den Kondensator C2 kurz und erzeugt somit ein Ausgangssignal SPO mit einem Pegel nahe Null. Das sich so ergebende Sägezahnsignal ist in Fig. 3b dargestellt.
Die obigen drei Komponenten wie T2, C2 und CS2 sind die Grundkomponenten zur Frzeugung des Sägezahnsignals. Die anderen Komponenten (Bauteile) von ST werden dazu benutzt, die Spitzenamplitude des Sägezahnsignales automatisch so zu regulieren, daß es gleich der stabilen Bezugsspannung VREF2 ist. Falls die Amplitude des Ausgaogssignals STO über VREF2 ansteigt, schaltet der Komparator CD2 die Stromquelle CS3 ein, welche dann den Kondensator C3 vergleichsweise langsam lädt mit einer Zeitkonstante, die mehrere Taktperioden umfaßt. Der Transistor T3 wird für einen bestimmten Augenblick leitend und führt dann den Ladestrom aus CS2 vom Kondensator C2 ab und erhöht somit den Anstieg des Signales STO und dadurch auch seinen Spitzenpegel. Falls gegensinnig der Spitzenpegel unter die Bezugsspannung VRES2 fällt, ist CS3 ausgeschaltet und der Kondensator C3 entlädt sich langsam über die Stromquelle CS4. Diese Spannungsabnahme läßt T3 weniger leiten und verringert den Anstieg des Ausgangssignales. Die Schaltung stabilisiert das Ausgangssignal STO auf einen Spitzenpegel der gleich VREF2 ist. Dieses Ausgangssignal ist damit unabhängig von der Versorgungsspannung und von Temperaturänderungen sowie von Bauteiletoleranzen.
Innerhalb der Schaltung NL wird das Taktsignal CLK an einen Eingang eines NAND-Gatters G1 über die Kettenschaltung der Inverter I1, I2 und I3 angelegt, und wird direkt an den anderen Eingang dieses NAND-Gatters G1 angelegt. Der Ausgang von G1 ist über einen Inverter 14 an den Ausgang NLO von NL angeschlossen. Ein Kondensator C4 ist zwischen dem Ausgang des Inverters I1 und Masse angeschlossen, um CLK einem festen Zeitversatz zu unterziehen. Es ist offensichtlich, daß bedingt durch diesen Zeitversatz Impulse am Ausgang NLO von NL erzeugt werden, welche mit der ansteigenden Flanke einer jeden Taktperiode CLK beginnen und welche eine Zeitdauer haben, die gleich diesem Zeitversatz ist (Fig. 3c). Die obige Spannung VRTF2 ist derart gewählt, daß die Amplitude dieser Impulse größer ist als die Spitzenamplitude des Sägezahnsignals.
Der Ausgang NLO ist an die Basis eines als Diode verschalteten NPN-Transistors D5 geschaltet, welcher den Teil eines Schaltkreises MST bildet zusammen mit einem NPN-Transistors T4, welcher als Emitterfolger geschaltet ist und dessen Basis und Kollektor mit dem Ausgang STO von ST bzw. mit +V verschaltet ist. Die Kollektor-Emitter-Strecken dieser Transistoren sind jeweils mit der Masse über eine Konstantstromquelle CS5 verbunden. Die zusammengeführten Emitter bilden den Ausgang MSTO von MST. Aufgrund der Diodenfunktion wird der Puls an der Klemme NLO in analoger Schaltungstechnik mit dem Sägezahnsignal an Klemme STO ODER-verknüpft, wodurch ein geändertes Sägezahnsignal an der Klemme MSTD erzeugt wird wie in Fig. 3d zu sehen.
Es ist zu bemerken, daß der Pegel von VREF2 und die Amplitude NLO derart gewählt sind, daß die Obergrenze von VE1 des Fehlersignales VE zwischen diesen beiden Pegeln liegt und, daß der untere Pegel von MSTO unterhalb der Untergrenze VE2 des Fehlersignales VE bleibt. Das obige geänderte Sägezahnsignal an MSTO wird dann im Komparator CP1 mit dem Fehlersignal VE verglichen. Demzufolge erzeugt CP1 an seinem Ausgang VD ein periodisches digitales Ausgangssignal VD, dessen Arbeitstakt sich zwischen einem minimalen Arbeitstakt entsprechend dem Fehlersignalpegel VE1 (Fig. 3e) und einem maximalen Arbeitstakt entsprechend dem Fehlersignalpegel VG2 (Fig. 3f) ändert.
Im folgenden wird auf Fig. 4 Bezug genommen, welche die Treiberstufe DR genauer darstellt. Der Eingang VD der Treiberstufe DR ist an den Ausgang VG über eine Serienschaltung aus einem Kodensator C5 und einem Verstärker A angeschlossen. Der positive Eingang eines Komparators CP3 ist an den oben genannten Tastausgang (Messausgang) VS der Ausgangsstufe OS angeschlossen, während der negative Eingang dieses Komparators an einen Bezugsspannungseingang VREF3 angeschlossen ist. Der Ausgang dieses Komparators ist an den Steuereingang eines Transistors T6 angeschlossen, dessen Sourre an Masse angeschlossen und nessen Drain an den Eingang des Verstärkers A angeschlossen sind.
Die Arbeitsweise der Treiberstufe DR ist folgende:
Der Kondensator C5 läßt nur die Wechselstromkomponente des Signales VD zur Treiberstufe DR durch, der Verstärker und Pegelanpasser A setzt das Signal an VD auf ein Signal an ihren Ausgang VG so um, daß es geeignet ist den Transistor T1 der Ausgangsstufe zu steuern. Falls die Spannung am Meßeingang VS einen Bezugswert übersteigt, der durch Fingang VREF3 gegeben ist, wird der Transistors T6 leitend und schließt den Eingang des Verstärkers A derart kurz, daß der Transistor T1 von OS ausgeschaltet wird. Dies verhindert, daß ein übermäßiger Strom in den Transistor T1 im Falle einer Anfangs- oder Überiast am Netzteil SPC fließt.
Obwohl die Grundzüge der Erfindung im obigen anhand eines bestimmten Sachgegenstandes beschrieben worden sind, soll diese Beschreibung, die beispielshaft nur einen Weg beschreibt, nicht als Eingrenzung der Lehre dieser Erfindung verstanden sein.

Claims

1. Schaltnetzteil (SPC) mit einem Schalter (T1) zur Übertragung elektrischer Energie von einem Eingang (VIN) zu einem Ausgang (VOUT); mit einem Fehlersignal-Verstärker (EA) zur Ermittlung eines Fehlersignals (VE) aus dem Unterschied zwischen dem Signal am Ausgang (VDUT) und einem Bezugssignal (VREF1); und mit einer Arbeitstakt-Steuerung (DCC), in der die Ein-/Aus-Zeitabschnitte eines Taktsignales (CLK) in Abhängigkeit des Fehlersignals (VE) verändert werden und den Schalter (T1) ansteuern, dadurch gekennzeichnet, daß die Arbeitstakt-Steuerung (DCC) einen Pulsgenerator (NL) enthält, durch den der Schalter (T1) zumindest während eines zu größer Null vorgegebenen Bruchteils jedes der (Ein-/Aus-) Zeitabschnitte des Taktsignales (CLK) eingeschaltet wird.

2. Schaltnetzteil (SPC) nach Anspruch 1, dadurch gekennzeichnet, daß die Arbeitstakt-Steuerung (DCC) weiter enthält: einen Sägezahnsignal-Generator (ST), der während jeder der Zeitabschnitte des Laktsignals ein Sägezahnsignal (STO) erzeugt, das eine vorgegebene Spitzenamplitude erreicht, die kleiner als die eines Pulssignales (NLO) ist, das von dem Pulsgenerator (NL) zum Beginn eines jeden Ein-Zeitabschnittes (des Taktsignals) erzeugt wird; einer Gatter-Schaltung (MST) für die ODER-Verknüpfung des Sägezahnsignals (STO) mit dem Pulssignal (NLO); und einer Komparator-Schaltung (CP1) zum Vergleichen des Ausgangssignals (MSTO) der Gatter-Schaltung (MST) mit dem Fehlersignal (VE) und zum Erzeugen eines digitalen Ausgangssignals (VD) für die Steuerung des (Schalt-) Betriebs des Schalters (T1).

3. Schaltnetzteil (SPC) nach Anspruch 2, dadurch gekennzeichnet, daß der Sägezahnssignal-Generator (ST) enthält: einen Kondensator (C2), der in Reihenschaltung an eine Konstantstromquelle (CS2) angeschlossen ist, um den Kondensator (C2) aufzuladen;

einen Transistor (T2), der von dem Taktsignal (CLK) angesteuert wird und der in Parallelschaltung an den Kondensator (C2) angeschlossen ist, um diesen zu entladen; und eine veränderbare Impedanz (T3), die parallel zum Kondensator (C2) angeschlossen ist, um in Teilen den Strom aus der Konstantstromquelle abzuleiten in Abhängigkeit des Ausgangssignals eines zweiten Komparators (CP2), der das Sägezahnsignai (STO) mit einer zweiten Bezugsspannung (VREF2) vergleicht, an die die Spitzenamplitude (des Sägezahnsignals) angeglichen wird.

4. Schaltnetzteil (SPC) nach Anspruch 3, dadurch gekennzeichnet, daß die veränderbare Impedanz die Drain-Source-Strecke eines zweiten Transistors (T3) ist, dessen Gate-Source-Strecke durch einen zweiten Kondensator (C3) überbrückt ist, der in Reihenschaltung an eine gesteuerte zweite Konstantstromquelle (CS3) angeschlossen ist, um den zweiten Kondensator (C3) zu laden, und der in Parallelschaltung an eine dritte Konstantstromquelle (CS4) angeschlossen ist, um den zweiten Kondensator (C3) zn entladen, wobei die zweite Konstantstromquelle durch das Ausgangssignal der zweiten Komparator-Schaltung (CP2) ein- und ausgeschaltet wird.

5. Schaltnetzteil (SPC) nach Anspruch 1, dadurch gekennzeichnet, daß es weiterhin enthält:

eine Treiberstufe (DR), dessen Eingang (VD) an den Ausgang (VD) der Arbeitstakt-Steuerung (DCC) angeschlossen ist und dessen Ausgang (VG) den Schalter steuert, wobei der Schalter ein Transistor (T1) ist, der einen Teil einer Fingangsschaltung mit dem Eingang (VIN) bildet und der

in Serienschaltung an einen Widerstand (R) angeschlossen ist, über dem eine Spannung proportional zum Strom, der durch den Transistor (T1) fließt, abfällt; wobei die Treiberstufe zwischen ihrem Eingang (VD) und ihrem Ausgang (VG) eine Reihenschaltung aus einem Kondensator (C5) und einem Verstärker (A) enthält;

einen dritten Komparator (CP3) der den Spannungsabfall des Widerstands (R) mit einer Bezugsspannung (VREF3) vergleicht, wobei der Ausgang dieses dritten Komparators (CP3) das Gate eines weiteren Transistors (T6) steuert, dessen Drain-Source-Strecke den Eingang des Verstärkers (A) kurzschließt, falls der Spannungsabfall die Bezugsspannung (VREF3) übersteigt.