JPH0785650B2 - スイッチングコンバータ - Google Patents
スイッチングコンバータInfo
- Publication number
- JPH0785650B2 JPH0785650B2 JP3072393A JP7239391A JPH0785650B2 JP H0785650 B2 JPH0785650 B2 JP H0785650B2 JP 3072393 A JP3072393 A JP 3072393A JP 7239391 A JP7239391 A JP 7239391A JP H0785650 B2 JPH0785650 B2 JP H0785650B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- transistor
- capacitor
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
Description
【０００１】
【産業上の利用分野】本発明は、入力から出力への電気
エネルギの転送を制御するスイッチと、前記出力におけ
る信号と基準信号との間の差からエラー信号を生成する
エラー増幅器と、クロック信号のオンオフ期間がこのエ
ラー信号の関数で変化されて前記スイッチを制御するデ
ューティーサイクル制御装置とを具備しているスイッチ
ングコンバータに関するものである。
エネルギの転送を制御するスイッチと、前記出力におけ
る信号と基準信号との間の差からエラー信号を生成する
エラー増幅器と、クロック信号のオンオフ期間がこのエ
ラー信号の関数で変化されて前記スイッチを制御するデ
ューティーサイクル制御装置とを具備しているスイッチ
ングコンバータに関するものである。
【０００２】
【従来の技術】そのようなスイッチングコンバータはす
でに知られている（例えばEugen R. Hnatek “Design o
f Solid-State Power Supplies”1981年バンノストラン
ド社出版、562 乃至581 頁参照）。
でに知られている（例えばEugen R. Hnatek “Design o
f Solid-State Power Supplies”1981年バンノストラン
ド社出版、562 乃至581 頁参照）。
【０００３】この従来知られた形式のスイッチングコン
バータでは、非常に小さいエラー信号がクロック信号の
オン期間をゼロにする可能性がある。その結果、デュー
ティーサイクル制御装置の出力信号には比較的大きい低
周波数リップルが含まれ、大きな低周波数雑音が発生す
る。これは電話システムの音声帯域のような低い周波数
帯域で動作するシステムにおいては好ましくない。
バータでは、非常に小さいエラー信号がクロック信号の
オン期間をゼロにする可能性がある。その結果、デュー
ティーサイクル制御装置の出力信号には比較的大きい低
周波数リップルが含まれ、大きな低周波数雑音が発生す
る。これは電話システムの音声帯域のような低い周波数
帯域で動作するシステムにおいては好ましくない。
【０００４】
【発明が解決しようとする課題】本発明の目的は、上記
のような形式のものではあるが低周波数雑音について改
善された特性を有するスイッチングコンバータを提供す
ることである。
のような形式のものではあるが低周波数雑音について改
善された特性を有するスイッチングコンバータを提供す
ることである。
【０００５】
【課題を解決するための手段】本発明によれば、この目
的は、入力端子から出力端子への電気エネルギの転送を
制御するスイッチと、出力端子における信号と基準信号
との間の差からエラー信号を生成するエラー増幅器と、
クロック信号のオンオフ期間がこのエラー信号の関数で
変化されて前記スイッチを制御するデューティーサイク
ル制御装置とを具備しているスイッチングコンバータに
おいて、デューティーサイクル制御装置が、少なくとも
クロック信号の各期間のゼロより大きい予め定められた
割合の期間中前記スイッチをオンにするパルス発生装置
と、クロック信号のオン期間のそれぞれの開始時にパル
ス発生装置によって生成されたパルス信号の振幅よりも
小さい予め定められたピーク振幅に到達する鋸歯状波信
号を各クロック期間中に生成する鋸歯状波発生装置と、
この鋸歯状波信号と前記パルス信号とのオア処理を行う
ゲート回路と、このゲート回路の出力信号を前記エラー
信号と比較し、スイッチの動作を制御するためのデジタ
ル出力信号を生成する比較回路とを具備していることを
特徴とするスイッチングコンバータによって達成され
る。
的は、入力端子から出力端子への電気エネルギの転送を
制御するスイッチと、出力端子における信号と基準信号
との間の差からエラー信号を生成するエラー増幅器と、
クロック信号のオンオフ期間がこのエラー信号の関数で
変化されて前記スイッチを制御するデューティーサイク
ル制御装置とを具備しているスイッチングコンバータに
おいて、デューティーサイクル制御装置が、少なくとも
クロック信号の各期間のゼロより大きい予め定められた
割合の期間中前記スイッチをオンにするパルス発生装置
と、クロック信号のオン期間のそれぞれの開始時にパル
ス発生装置によって生成されたパルス信号の振幅よりも
小さい予め定められたピーク振幅に到達する鋸歯状波信
号を各クロック期間中に生成する鋸歯状波発生装置と、
この鋸歯状波信号と前記パルス信号とのオア処理を行う
ゲート回路と、このゲート回路の出力信号を前記エラー
信号と比較し、スイッチの動作を制御するためのデジタ
ル出力信号を生成する比較回路とを具備していることを
特徴とするスイッチングコンバータによって達成され
る。
【０００６】このようにして上記のエラー信号が非常に
小さい場合であってもスイッチは周期的にオンになり、
それ故出力信号には低周波数リップルが含まれない。
小さい場合であってもスイッチは周期的にオンになり、
それ故出力信号には低周波数リップルが含まれない。
【０００７】本発明のスイッチングコンバータの別の特
徴は、前記デューティーサイクル制御装置がオン期間の
それぞれの開始において前記パルス発生装置によって生
成されたパルス信号の振幅よりも小さい予め定められた
ピーク振幅に到達する鋸歯状波信号を前記各クロック期
間中に生成する鋸歯状波発生装置と、前記鋸歯状波信号
と前記パルス信号とのオア処理を行うゲート回路と、こ
のゲート回路の出力信号を前記エラー信号と比較し前記
スイッチの動作を制御するためのデジタル出力信号を生
成する比較回路とを具備している事である。
徴は、前記デューティーサイクル制御装置がオン期間の
それぞれの開始において前記パルス発生装置によって生
成されたパルス信号の振幅よりも小さい予め定められた
ピーク振幅に到達する鋸歯状波信号を前記各クロック期
間中に生成する鋸歯状波発生装置と、前記鋸歯状波信号
と前記パルス信号とのオア処理を行うゲート回路と、こ
のゲート回路の出力信号を前記エラー信号と比較し前記
スイッチの動作を制御するためのデジタル出力信号を生
成する比較回路とを具備している事である。
【０００８】このようにしてデューティーサイクル制御
装置によって発生されたデジタル出力信号のデューティ
ーサイクルは前記予め定められた割合からのエラー信号
の関数で変化する。
装置によって発生されたデジタル出力信号のデューティ
ーサイクルは前記予め定められた割合からのエラー信号
の関数で変化する。
【０００９】本発明のスイッチングコンバータの別の特
徴は、さらに駆動回路を具備し、その入力は前記デュー
ティーサイクル制御装置の出力に結合され、その出力は
前記スイッチを制御し、前記スイッチは入力回路の一部
を形成するトランジスタであり、前記トランジスタを通
る電流に比例するその両端間の電圧が感知される抵抗と
直列に接続されて入力端子に結合され、前記駆動回路は
その入力出力間に直列に接続されたキャパシタと増幅器
とを具備し、第３の比較装置が基準電圧と前記抵抗の両
端間の感知された電圧とを比較し、この第３の比較装置
の出力が別のトランジスタのゲートを制御し、そのトレ
イン・ソース路は前記感知された電圧が前記基準電圧を
超えたとき前記駆動回路の増幅器の入力を短絡すること
である。
徴は、さらに駆動回路を具備し、その入力は前記デュー
ティーサイクル制御装置の出力に結合され、その出力は
前記スイッチを制御し、前記スイッチは入力回路の一部
を形成するトランジスタであり、前記トランジスタを通
る電流に比例するその両端間の電圧が感知される抵抗と
直列に接続されて入力端子に結合され、前記駆動回路は
その入力出力間に直列に接続されたキャパシタと増幅器
とを具備し、第３の比較装置が基準電圧と前記抵抗の両
端間の感知された電圧とを比較し、この第３の比較装置
の出力が別のトランジスタのゲートを制御し、そのトレ
イン・ソース路は前記感知された電圧が前記基準電圧を
超えたとき前記駆動回路の増幅器の入力を短絡すること
である。
【００１０】このようにしてこのスイッチングコンバー
タとその負荷は過電流または過電圧による破壊から保護
される。
タとその負荷は過電流または過電圧による破壊から保護
される。
【００１１】上述のおよびその他の本発明の種々の目的
および特徴は、以下の添付図面を参照にした詳細な説明
からさらに明らかになるであろう。
および特徴は、以下の添付図面を参照にした詳細な説明
からさらに明らかになるであろう。
【００１２】
【実施例】以下説明するスイッチングコンバータSPC は
デジタル電話交換機のアナログ電話回路に直流電圧を供
給するために使用される。このコンバータは典型的なフ
ライバックコンバータの全ての素子、例えば前記文献の
562乃至581 頁に記載されたような素子を含んでいる。
デジタル電話交換機のアナログ電話回路に直流電圧を供
給するために使用される。このコンバータは典型的なフ
ライバックコンバータの全ての素子、例えば前記文献の
562乃至581 頁に記載されたような素子を含んでいる。
【００１３】図１に示されたスイッチングコンバータSP
C は入力直流電圧VIN を出力直流電圧VOUTに変換するこ
とができる。これらの両電圧はそれぞれ同じ符号の端子
とアースとの間に生じる。入力直流電圧VIN は例えば蓄
電池のようなエネルギ源（図示せず）によって供給さ
れ、一方出力直流電圧VOUTは例えば電話ライン回路であ
る負荷（図示せず）に供給するために使用される。
C は入力直流電圧VIN を出力直流電圧VOUTに変換するこ
とができる。これらの両電圧はそれぞれ同じ符号の端子
とアースとの間に生じる。入力直流電圧VIN は例えば蓄
電池のようなエネルギ源（図示せず）によって供給さ
れ、一方出力直流電圧VOUTは例えば電話ライン回路であ
る負荷（図示せず）に供給するために使用される。
【００１４】スイッチングコンバータSPC の主体は、エ
ラー増幅器EAと、デューティーサイクル制御装置DCC 、
駆動回路DRおよび出力段OSの直列接続によって構成され
ている。
ラー増幅器EAと、デューティーサイクル制御装置DCC 、
駆動回路DRおよび出力段OSの直列接続によって構成され
ている。
【００１５】エラー増幅器EAはフィードバック信号入力
端子VOUTと、電圧基準入力端子VREF1 と、エラー出力端
子VEとを具備し、エラー出力端子VEは同じ記号VEで示さ
れたエラー信号を出力する。
端子VOUTと、電圧基準入力端子VREF1 と、エラー出力端
子VEとを具備し、エラー出力端子VEは同じ記号VEで示さ
れたエラー信号を出力する。
【００１６】デューティーサイクル制御装置DCC はエラ
ー入力端子VE、電圧基準入力端子VREF2 、クロック入力
端子CLK 、および信号出力端子VDを備え、エラー入力端
子VEには同じ記号で示されたエラー信号が供給される。
クロック入力端子CLK にはデューティーサイクル50％の
クロック信号が供給される。
ー入力端子VE、電圧基準入力端子VREF2 、クロック入力
端子CLK 、および信号出力端子VDを備え、エラー入力端
子VEには同じ記号で示されたエラー信号が供給される。
クロック入力端子CLK にはデューティーサイクル50％の
クロック信号が供給される。
【００１７】信号出力端子VDは駆動回路DRの同じ符号で
示された信号入力端子に接続され、この駆動回路DRはま
た電圧基準入力端子VREF3 、感知入力端子VS、および信
号出力端子VGを備えている。それらの入力および出力端
子はそれぞれ同じ符号で示された信号を有する。
示された信号入力端子に接続され、この駆動回路DRはま
た電圧基準入力端子VREF3 、感知入力端子VS、および信
号出力端子VGを備えている。それらの入力および出力端
子はそれぞれ同じ符号で示された信号を有する。
【００１８】出力段OSは入力端子VG，VE，VIN および出
力端子VSおよびVOUTを有し、それぞれスイッチングコン
バータの前記の同じ符号で示された端子に接続されてい
る。出力段OSはアースと入力端子VIN との間に直列に接
続されたインダクタTRの１次巻線L1と、Ｎ- ＭＯＳトラ
ンジスタT1のドレイン・ソース路と直列感知抵抗Ｒとを
備えている。駆動回路DRの信号出力端子VGはこのトラン
ジスタT1のゲート電極に接続され、そのソース電極は駆
動回路DRの感知入力端子VSに接続されている。インダク
タTRはアースと端子VOUTとの間にダイオードＤと直列に
接続された２次巻線L2を具備している。このL2とＤとの
回路と並列に、すなわちアースと端子VOUTとの間にキャ
パシタC1および調整可能な電流源CS1 が接続されてい
る。エラー増幅器EAのエラー出力端子VEはこの電流源CS
1 の制御入力に接続されている。
力端子VSおよびVOUTを有し、それぞれスイッチングコン
バータの前記の同じ符号で示された端子に接続されてい
る。出力段OSはアースと入力端子VIN との間に直列に接
続されたインダクタTRの１次巻線L1と、Ｎ- ＭＯＳトラ
ンジスタT1のドレイン・ソース路と直列感知抵抗Ｒとを
備えている。駆動回路DRの信号出力端子VGはこのトラン
ジスタT1のゲート電極に接続され、そのソース電極は駆
動回路DRの感知入力端子VSに接続されている。インダク
タTRはアースと端子VOUTとの間にダイオードＤと直列に
接続された２次巻線L2を具備している。このL2とＤとの
回路と並列に、すなわちアースと端子VOUTとの間にキャ
パシタC1および調整可能な電流源CS1 が接続されてい
る。エラー増幅器EAのエラー出力端子VEはこの電流源CS
1 の制御入力に接続されている。
【００１９】上記のスイッチングコンバータの動作原理
は以下のとおりである。
は以下のとおりである。
【００２０】エラー増幅器EAは、電圧基準VREF1 に対す
る出力電圧VOUTの偏差を増幅しフィルタする。これはVE
1 とVE2との間で変化するエラー信号VEに上昇を与え
る。50％のデューティーサイクルのクロック信号CLK で
制御されるデューティーサイクル制御装置DCC は、最小
デューティーサイクル（最小エラーＶＥ）と最大デュー
ティーサイクル（最大エラー）との間のエラー信号VEの
関数でこのデューティーサイクルを変調し、それにより
２進出力信号VDを生成する。このデューティーサイクル
制御装置DCC はパルス発生装置NL（図２）を備え、それ
は最小のデューティーサイクルが常に予め定められた最
小以上であることを保証する。デューティーサイクル制
御装置DCC は図２および図３を参照してさらに詳細に説
明する。
る出力電圧VOUTの偏差を増幅しフィルタする。これはVE
1 とVE2との間で変化するエラー信号VEに上昇を与え
る。50％のデューティーサイクルのクロック信号CLK で
制御されるデューティーサイクル制御装置DCC は、最小
デューティーサイクル（最小エラーＶＥ）と最大デュー
ティーサイクル（最大エラー）との間のエラー信号VEの
関数でこのデューティーサイクルを変調し、それにより
２進出力信号VDを生成する。このデューティーサイクル
制御装置DCC はパルス発生装置NL（図２）を備え、それ
は最小のデューティーサイクルが常に予め定められた最
小以上であることを保証する。デューティーサイクル制
御装置DCC は図２および図３を参照してさらに詳細に説
明する。
【００２１】駆動回路DRは出力段OSのスイッチングトラ
ンジスタT1を駆動するために適当にするためにデューテ
ィーサイクル制御装置DCC の２進出力信号VDのレベルシ
フトと適応を行う。またこの駆動回路DRは出力段OSから
フィードバック電流感知信号VSを受け、それは駆動回路
DRを遮断することができ、過大な電流がスイッチングト
ランジスタT1を流れる場合にはその出力信号VGを遮断す
る。駆動回路DRは図４を参照にして後述する。
ンジスタT1を駆動するために適当にするためにデューテ
ィーサイクル制御装置DCC の２進出力信号VDのレベルシ
フトと適応を行う。またこの駆動回路DRは出力段OSから
フィードバック電流感知信号VSを受け、それは駆動回路
DRを遮断することができ、過大な電流がスイッチングト
ランジスタT1を流れる場合にはその出力信号VGを遮断す
る。駆動回路DRは図４を参照にして後述する。
【００２２】スイッチングトランジスタT1のオン期間中
電流はインダクタTRの１次巻線L1を通って流れ、それに
よってそこにエネルギを蓄積する。トランジスタT1のオ
フ期間中このエネルギは２次巻線L2を介して負荷（図示
せず）中およびキャパシタC1中に放電し、このキャパシ
タC1はトランジスタT1のオン期間中に負荷に放電する。
電圧出力VOUTと基準電圧VREF1 との間のエラーが大きい
ほど、トランジスタT1のオン・オフ期間のデューティー
サイクルも大きくなり、より多くのエネルギを電圧出力
VOUTのレベルを基準電圧VREF1 のレベルに近付けるよう
に入力端子VIN から取込む。エラー信号VEが非常に小さ
い場合、すなわちトランジスタT1のオン・オフ期間のデ
ューティーサイクルがその最小であるとき、出力端子VO
UTに出力された過剰なエネルギはこのエラー信号VEによ
って制御された調整された電流源CS1 によって排出され
る。毎回のパルス期間において最小のデューティーサイ
クルがゼロより大きいことによって、前述のようにクロ
ック周波数以外の低周波数におけるリップルは出力信号
VOUTには現れず、したがって出力信号VOUTの低周波数雑
音が制限される。
電流はインダクタTRの１次巻線L1を通って流れ、それに
よってそこにエネルギを蓄積する。トランジスタT1のオ
フ期間中このエネルギは２次巻線L2を介して負荷（図示
せず）中およびキャパシタC1中に放電し、このキャパシ
タC1はトランジスタT1のオン期間中に負荷に放電する。
電圧出力VOUTと基準電圧VREF1 との間のエラーが大きい
ほど、トランジスタT1のオン・オフ期間のデューティー
サイクルも大きくなり、より多くのエネルギを電圧出力
VOUTのレベルを基準電圧VREF1 のレベルに近付けるよう
に入力端子VIN から取込む。エラー信号VEが非常に小さ
い場合、すなわちトランジスタT1のオン・オフ期間のデ
ューティーサイクルがその最小であるとき、出力端子VO
UTに出力された過剰なエネルギはこのエラー信号VEによ
って制御された調整された電流源CS1 によって排出され
る。毎回のパルス期間において最小のデューティーサイ
クルがゼロより大きいことによって、前述のようにクロ
ック周波数以外の低周波数におけるリップルは出力信号
VOUTには現れず、したがって出力信号VOUTの低周波数雑
音が制限される。
【００２３】図２および図３を参照してデューティーサ
イクル制御装置DCCについて詳細に説明する。それは鋸
歯状波発生装置ST、雑音リミタとも呼ばれるパルス発生
装置NLおよび回路MST を備えている。
イクル制御装置DCCについて詳細に説明する。それは鋸
歯状波発生装置ST、雑音リミタとも呼ばれるパルス発生
装置NLおよび回路MST を備えている。
【００２４】鋸歯状波発生装置STは基準入力端子VREF2
およびクロック入力端子CLK を備え、このクロック入力
端子CLK には50％のデューティーサイクルを有し、期間
がＰのクロック信号CLK が供給される（図３のａ）。そ
れは電圧電源＋Ｖとアースとの間に接続される。＋Ｖと
アースとの間に定電流源CS2 がキャパシタC2と直列に接
続されている。クロック入力端子CLK はトランジスタT2
のゲート電極に接続され、このトランジスタT2のドレイ
ン・ソース路はキャパシタC2と並列に接続されている。
キャパシタC2はさらに別のトランジスタT3のドレイン・
ソース路によって構成された可変インピーダンスと並列
に接続されている。このトランジスタT3のゲート・ソー
ス路と並列にキャパシタC3が接続され、このキャパシタ
C3は制御された定電流源CS3 と直列に電圧電源Ｖ＋に接
続され、また定電流源CS4 と並列に接続されている。定
電流源CS3 の制御端子は比較器CP2 の出力に接続され、
この比較器CP2 の負入力端子（−）は基準入力端子VREF
2 に接続され、その正入力端子（＋）は鋸歯状波発生装
置出力端子STO に接続され、この出力端子STO はCS2 ，
T2，C2，T3のに接続点で構成され、そこに同じ符号で示
された鋸歯状波信号が発生される。
およびクロック入力端子CLK を備え、このクロック入力
端子CLK には50％のデューティーサイクルを有し、期間
がＰのクロック信号CLK が供給される（図３のａ）。そ
れは電圧電源＋Ｖとアースとの間に接続される。＋Ｖと
アースとの間に定電流源CS2 がキャパシタC2と直列に接
続されている。クロック入力端子CLK はトランジスタT2
のゲート電極に接続され、このトランジスタT2のドレイ
ン・ソース路はキャパシタC2と並列に接続されている。
キャパシタC2はさらに別のトランジスタT3のドレイン・
ソース路によって構成された可変インピーダンスと並列
に接続されている。このトランジスタT3のゲート・ソー
ス路と並列にキャパシタC3が接続され、このキャパシタ
C3は制御された定電流源CS3 と直列に電圧電源Ｖ＋に接
続され、また定電流源CS4 と並列に接続されている。定
電流源CS3 の制御端子は比較器CP2 の出力に接続され、
この比較器CP2 の負入力端子（−）は基準入力端子VREF
2 に接続され、その正入力端子（＋）は鋸歯状波発生装
置出力端子STO に接続され、この出力端子STO はCS2 ，
T2，C2，T3のに接続点で構成され、そこに同じ符号で示
された鋸歯状波信号が発生される。
【００２５】クロック信号CLK のオフ期間中、キャパシ
タC2は定電流源CS2 を通って流れる電流によって充電さ
れ、クロック信号CLK の立下りエッジでスタートし立上
りエッジでピークレベルに到達する直線状の傾斜波形の
鋸歯状波出力信号を発生する。クロック用のトランジス
タT2のオン期間中キャパシタC2は短絡され、したがって
ゼロに近いレベルの出力信号を発生する。したてがって
図３のｂに示すような鋸歯状波信号STOが発生される。
タC2は定電流源CS2 を通って流れる電流によって充電さ
れ、クロック信号CLK の立下りエッジでスタートし立上
りエッジでピークレベルに到達する直線状の傾斜波形の
鋸歯状波出力信号を発生する。クロック用のトランジス
タT2のオン期間中キャパシタC2は短絡され、したがって
ゼロに近いレベルの出力信号を発生する。したてがって
図３のｂに示すような鋸歯状波信号STOが発生される。
【００２６】鋸歯状波発生装置STの上記３個の部品T2，
C2，CS2 は鋸歯状波信号発生のための基本的な部品であ
る。その他の鋸歯状波発生装置STの部品は安定な基準電
圧VREF2 に等しいように鋸歯状波信号STO のピークレベ
ルを自動的に調整するために使用される。事実出力信号
STO の振幅が基準電圧VREF2 の上に増加するとき、比較
器CP2 は定電流源CS3 をオンに切換え、この定電流源CS
3 は数クロック期間にわたる時定数で比較的ゆっくりと
キャパシタC3を充電する。トランジスタT3はある瞬間に
導電性になり定電流源CS2 からの充電電流をキャパシタ
C2から逸らせて信号STO の傾斜を減少させ、それによっ
てそのピークレベルを減少させる。反対にピークレベル
が基準電圧VREF2 の下に減少するとき、定電流源CS3 は
オフに切換えられ、キャパシタC3は定電流源CS4 を通っ
てゆっくりと放電する。この電圧減少はトランジスタT3
の導電性を減少させ、したがって出力信号STO の傾斜を
増加させる。回路は基準電圧VREF2 に等しい出力信号ST
O のピークレベルで安定する。この出力信号STO はそれ
故電源電圧に無関係であり、および、または温度変化な
らびに部品の許容誤差により影響されない。
C2，CS2 は鋸歯状波信号発生のための基本的な部品であ
る。その他の鋸歯状波発生装置STの部品は安定な基準電
圧VREF2 に等しいように鋸歯状波信号STO のピークレベ
ルを自動的に調整するために使用される。事実出力信号
STO の振幅が基準電圧VREF2 の上に増加するとき、比較
器CP2 は定電流源CS3 をオンに切換え、この定電流源CS
3 は数クロック期間にわたる時定数で比較的ゆっくりと
キャパシタC3を充電する。トランジスタT3はある瞬間に
導電性になり定電流源CS2 からの充電電流をキャパシタ
C2から逸らせて信号STO の傾斜を減少させ、それによっ
てそのピークレベルを減少させる。反対にピークレベル
が基準電圧VREF2 の下に減少するとき、定電流源CS3 は
オフに切換えられ、キャパシタC3は定電流源CS4 を通っ
てゆっくりと放電する。この電圧減少はトランジスタT3
の導電性を減少させ、したがって出力信号STO の傾斜を
増加させる。回路は基準電圧VREF2 に等しい出力信号ST
O のピークレベルで安定する。この出力信号STO はそれ
故電源電圧に無関係であり、および、または温度変化な
らびに部品の許容誤差により影響されない。
【００２７】雑音リミタNLにおいては、クロック信号CL
K は縦続接続されたインバータI1，I2，I3を介してナン
ドゲートG1の１入力に供給され、また直接ナンドゲート
G1の他方の入力に供給される。ナンドゲートG1の出力は
インバータI4を介して雑音リミタNLの出力端子NLO に接
続されている。さらにキャパシタC4はインバータI1の出
力端子とアースとの間に接続されてクロック信号CLK に
一定の遅延を与えている。この遅延によってパルスがク
ロック信号CLK の各クロック期間Ｐの正のエッジにおい
てスタートするように雑音リミタNLの出力端子NLO にお
いて発生されることは明らかである（図３のｃ）。上記
の基準電圧VREF2 はこれらのパルスの振幅が鋸歯状波信
号のピーク振幅よりも大きくなるように選択されてい
る。
K は縦続接続されたインバータI1，I2，I3を介してナン
ドゲートG1の１入力に供給され、また直接ナンドゲート
G1の他方の入力に供給される。ナンドゲートG1の出力は
インバータI4を介して雑音リミタNLの出力端子NLO に接
続されている。さらにキャパシタC4はインバータI1の出
力端子とアースとの間に接続されてクロック信号CLK に
一定の遅延を与えている。この遅延によってパルスがク
ロック信号CLK の各クロック期間Ｐの正のエッジにおい
てスタートするように雑音リミタNLの出力端子NLO にお
いて発生されることは明らかである（図３のｃ）。上記
の基準電圧VREF2 はこれらのパルスの振幅が鋸歯状波信
号のピーク振幅よりも大きくなるように選択されてい
る。
【００２８】雑音リミタNLの出力端子NLO はダイオード
接続されたＮＰＮトランジスタT5のベースに接続され、
それはエミッタフォロアとして接続されたＮＰＮトラン
ジスタT4と共に回路MST を構成している。トランジスタ
T4のベースおよびコレクタは鋸歯状波発生装置STの出力
端子STO および＋Ｖにそれぞれ接続されている。これら
のトランジスタT4，T5のエミッタは定電流源CS5 を介し
てアースされている。これらの共通に接続されたエミッ
タは回路MST の出力端子MSTOを構成している。トランジ
スタT5のダイオード接続によって雑音リミタNLの出力端
子NLO におけるパルスは鋸歯状波発生装置STの出力端子
STO における鋸歯状波信号と図３のｄに示すようにオア
処理される。
接続されたＮＰＮトランジスタT5のベースに接続され、
それはエミッタフォロアとして接続されたＮＰＮトラン
ジスタT4と共に回路MST を構成している。トランジスタ
T4のベースおよびコレクタは鋸歯状波発生装置STの出力
端子STO および＋Ｖにそれぞれ接続されている。これら
のトランジスタT4，T5のエミッタは定電流源CS5 を介し
てアースされている。これらの共通に接続されたエミッ
タは回路MST の出力端子MSTOを構成している。トランジ
スタT5のダイオード接続によって雑音リミタNLの出力端
子NLO におけるパルスは鋸歯状波発生装置STの出力端子
STO における鋸歯状波信号と図３のｄに示すようにオア
処理される。
【００２９】基準電圧VREF2 のレベルと雑音リミタNLの
出力NLO の振幅はエラー信号VEの上限VE1 がそれら２つ
のレベルの間にあり、回路MST の出力MSTOの下限がこの
エラー信号VEの下限VE2 より下に維持されるように選択
される。
出力NLO の振幅はエラー信号VEの上限VE1 がそれら２つ
のレベルの間にあり、回路MST の出力MSTOの下限がこの
エラー信号VEの下限VE2 より下に維持されるように選択
される。
【００３０】回路MST の出力MSTOにおける上記の変形さ
れた鋸歯状波信号はデューティーサイクル制御装置DCC
の比較器CP1 中のエラー信号VEと比較される。その結果
比較器CP1 はその出力端子VDに周期的デジタル出力信号
VDを生成し、そのデューティーサイクルはエラー信号レ
ベルVE1 （図３のｅ）に対応する最小のデューティーサ
イクルとエラー信号レベルVE2 （図３のｆ）に対応する
最大のデューティーサイクルとの間で変化する。
れた鋸歯状波信号はデューティーサイクル制御装置DCC
の比較器CP1 中のエラー信号VEと比較される。その結果
比較器CP1 はその出力端子VDに周期的デジタル出力信号
VDを生成し、そのデューティーサイクルはエラー信号レ
ベルVE1 （図３のｅ）に対応する最小のデューティーサ
イクルとエラー信号レベルVE2 （図３のｆ）に対応する
最大のデューティーサイクルとの間で変化する。
【００３１】次に図４を参照すると駆動回路DRが詳細に
示されている。駆動回路DRの入力VDはキャパシタC5と増
幅器Ａとの直列接続を介してその出力VGに結合されてい
る。駆動回路DRに含まれている比較器CP3 の正入力端子
（＋）は上述の出力段OSの感知出力端子VSに接続され、
一方比較器CP3 の負入力端子（−）は電圧基準入力端子
VREF3 に接続されている。この比較器CP3 の出力端子は
駆動回路DRに含まれているトランジスタT6のゲートに接
続され、このトランジスタT6のソース電極はアースさ
れ、ドレイン電極は増幅器Ａの入力端子に接続されてい
る。
示されている。駆動回路DRの入力VDはキャパシタC5と増
幅器Ａとの直列接続を介してその出力VGに結合されてい
る。駆動回路DRに含まれている比較器CP3 の正入力端子
（＋）は上述の出力段OSの感知出力端子VSに接続され、
一方比較器CP3 の負入力端子（−）は電圧基準入力端子
VREF3 に接続されている。この比較器CP3 の出力端子は
駆動回路DRに含まれているトランジスタT6のゲートに接
続され、このトランジスタT6のソース電極はアースさ
れ、ドレイン電極は増幅器Ａの入力端子に接続されてい
る。
【００３２】この駆動回路DRの動作は次のとおりであ
る。キャパシタC5は信号VDのＡＣ成分のみを増幅器Ａに
通過させ、この増幅器Ａは入力端子VDにおける信号を出
力段OSの駆動トランジスタT1に適した出力端子VGにおけ
る信号に変換することのできるレベル適応装置である。
感知入力端子VSにおける電圧が入力端子VREF3 に供給さ
れた基準値を超えるとき、トランジスタT6は導電状態と
なり、増幅器Ａの入力を短絡し、そのため出力段OSのト
ランジスタT1はカットオフにされる。これはスタート或
いはコンバータSPC の過負荷の場合にトランジスタT1に
過大な電流が流れることを阻止する。
る。キャパシタC5は信号VDのＡＣ成分のみを増幅器Ａに
通過させ、この増幅器Ａは入力端子VDにおける信号を出
力段OSの駆動トランジスタT1に適した出力端子VGにおけ
る信号に変換することのできるレベル適応装置である。
感知入力端子VSにおける電圧が入力端子VREF3 に供給さ
れた基準値を超えるとき、トランジスタT6は導電状態と
なり、増幅器Ａの入力を短絡し、そのため出力段OSのト
ランジスタT1はカットオフにされる。これはスタート或
いはコンバータSPC の過負荷の場合にトランジスタT1に
過大な電流が流れることを阻止する。
【００３３】以上本発明の原理について特定の実施例と
関連して説明した。上記説明は単なる例示に過ぎないも
のであり、本発明の技術的範囲を限定するものではない
ことを理解すべきである。
関連して説明した。上記説明は単なる例示に過ぎないも
のであり、本発明の技術的範囲を限定するものではない
ことを理解すべきである。
【図１】本発明によるスイッチングパワーコンバータの
デューティーサイクル制御装置の概略図。
デューティーサイクル制御装置の概略図。
【図２】図１のデューティーサイクル制御装置の詳細
図。
図。
【図３】図２のデューティーサイクル制御装置中で生成
される信号のタイミング図。
される信号のタイミング図。
【図４】図１中の駆動回路の詳細図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 エルヴェ・デシデリウス・ヨーゼフ・モー ンス ベルギー国、ビー − 3920 ルメン、ク レケルストラート 10 (56)参考文献 特開 平２−151265（ＪＰ，Ａ) 特開 昭53−75457（ＪＰ，Ａ) 特開 昭61−254075（ＪＰ，Ａ)
Claims (4)
- 【請求項１】 入力端子（ＶＩＮ）から出力端子（ＶＯ
ＵＴ）への電気エネルギの転送を制御するスイッチ（Ｔ
１）と、 前記出力端子（ＶＯＵＴ）における信号と基準信号（Ｖ
ＲＥＦ１）との間の差からエラー信号（ＶＥ）を生成す
るエラー増幅器（ＥＡ）と、 クロック信号（ＣＬＫ）のオンオフ期間がこのエラー信
号（ＶＥ）の関数で変化されて前記スイッチ（Ｔ１）を
制御するデューティーサイクル制御装置（ＤＣＣ）とを
具備しているスイッチングコンバータ（ＳＰＣ）におい
て、 前記デューティーサイクル制御装置（ＤＣＣ）は、 少なくとも前記クロック信号（ＣＬＫ）の各期間のゼロ
より大きい予め定められた割合の期間中前記スイッチ
（Ｔ１）をオンにするパルス発生装置（ＮＬ）と、 前記クロック信号（ＣＬＫ）のオン期間のそれぞれの開
始時に前記パルス発生装置（ＮＬ）によって生成された
パルス信号（ＮＬＯ）の振幅よりも小さい予め定められ
たピーク振幅に到達する鋸歯状波信号（ＳＴＯ）を各ク
ロック期間中に生成する鋸歯状波発生装置（ＳＴ）と、 前記鋸歯状波信号（ＳＴＯ）と前記パルス信号（ＮＬ
Ｏ）とのオア処理を行うゲート回路（ＭＳＴ）と、 このゲート回路（ＭＳＴ）の出力信号（ＭＳＴＯ）を前
記エラー信号（ＶＥ）と比較し、前記スイッチ（Ｔ１）
の動作を制御するためのデジタル出力信号（ＶＤ）を生
成する比較回路（ＣＰ１）と を具備していることを特徴
とするスイッチングコンバータ。 - 【請求項２】 前記鋸歯状発生装置（ＳＴ）は、充電用
の定電流源（ＣＳ２）と直列に接続されたキャパシタ
（Ｃ２）と、前記クロック信号（ＣＬＫ）によって制御
されて前記キャパシタ（Ｃ２）を放電するためにこのキ
ャパシタ（Ｃ２）と並列に接続されたトランジスタ（Ｔ
２）と、前記ピーク振幅が等しくされる第２の基準電圧
（ＶＲＥＦ２）と前記鋸歯状波信号（ＳＴＯ）とを比較
する第２の比較装置（ＣＰ２）の出力信号の関数として
前記定電流源（ＣＳ２）の電流を部分的に変移させるた
めに前記キャパシタ（Ｃ２）と並列に接続された可変イ
ンピーダンス（Ｔ３）とを具備していることを特徴とす
る請求項１記載のスイッチングコンバータ。 - 【請求項３】 前記可変インピーダンス（Ｔ３）は、第
２のトランジスタ（Ｔ３）のドレイン・ソース路で構成
され、そのトランジスタのゲート・ドレイン路はその充
電用の制御された第２の定電流源（ＣＳ３）と直列に接
続された第２のキャパシタ（Ｃ３）と並列に接続される
と共にこの第２のキャパシタ（Ｃ３）を放電するための
第３の定電流源（ＣＳ４）と並列に接続され、前記第２
の定電流源（ＣＳ３）は第２の比較装置（ＣＰ２）の出
力信号によってオンオフに切換えられることを特徴とす
る請求項２記載のスイッチングコンバータ。 - 【請求項４】 さらに駆動回路（ＤＲ）を具備し、その
入力端子（ＶＤ）は前記デューティーサイクル制御装置
（ＤＣＣ）の出力に結合され、その出力（ＶＧ）は前記
スイッチ（Ｔ１）を制御し、前記スイッチ（Ｔ１）は入
力回路の一部を形成するトランジスタであり、前記トラ
ンジスタ（Ｔ１）を通る電流に比例するその両端間の電
圧が感知される抵抗（Ｒ）と直列に接続されて入力端子
（ＩＮ）に結合され、前記駆動回路（ＤＲ）はその入力
出力端子間に直列に接続されたキャパシタ（Ｃ５）と増
幅器（Ａ）とを具備し、第３の比較装置（ＣＰ３）が基
準電圧（ＶＲＥＦ３）と前記抵抗（Ｒ）の両端間の感知
された電圧とを比較し、この第３の比較装置（ＣＰ３）
の出力が別のトランジスタ（Ｔ６）のゲートを制御し、
そのドレイン・ソース路は前記感知された電圧が前記基
準電圧を超えたとき前記駆動回路の増幅器（Ａ）の入力
を短絡することを特徴とする請求項１記載のスイッチン
グコンバータ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| BE90200575:0 | 1990-03-12 | ||
| EP90200575A EP0446490B1 (en) | 1990-03-12 | 1990-03-12 | Switching converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04222457A JPH04222457A (ja) | 1992-08-12 |
| JPH0785650B2 true JPH0785650B2 (ja) | 1995-09-13 |
Family
ID=8204958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3072393A Expired - Fee Related JPH0785650B2 (ja) | 1990-03-12 | 1991-03-12 | スイッチングコンバータ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5101336A (ja) |
| EP (1) | EP0446490B1 (ja) |
| JP (1) | JPH0785650B2 (ja) |
| AU (1) | AU641988B2 (ja) |
| CA (1) | CA2037944C (ja) |
| DE (1) | DE69010664T2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5448469A (en) * | 1990-02-15 | 1995-09-05 | Deutsche Thomson-Brandt Gmbh | Switch mode power supply with output feedback isolation |
| DE4210980A1 (de) * | 1992-04-02 | 1993-10-07 | Philips Patentverwaltung | Verlustarme Stromversorgungseinrichtung mit einem Gleichspannungswandler |
| IT1268472B1 (it) * | 1993-10-22 | 1997-03-04 | St Microelectronics Srl | Convertitore buck a modalita' di funzionamento automaticamente determinata dal livello di carico |
| US7269034B2 (en) | 1997-01-24 | 2007-09-11 | Synqor, Inc. | High efficiency power converter |
| US5835361A (en) * | 1997-04-16 | 1998-11-10 | Thomson Consumer Electronics, Inc. | Switch-mode power supply with over-current protection |
| FI973493A (fi) * | 1997-08-26 | 1999-02-27 | Nokia Telecommunications Oy | Menetelmä ja järjestely hakkuriteholähteen vakavoimiseksi |
| US6205037B1 (en) | 1999-12-21 | 2001-03-20 | Thomson Licensing S.A. | Overload protection for a switch mode power supply |
| US7498790B2 (en) * | 2004-10-29 | 2009-03-03 | Intel Corporation | Switching regulator frequency control |
| US20090251229A1 (en) * | 2006-07-11 | 2009-10-08 | Tc Group | Self-oscillating modulator with improved synchronisation and pwm cycle constraints |
| JP6077332B2 (ja) * | 2013-02-20 | 2017-02-08 | 浜松ホトニクス株式会社 | 直流電源回路 |
| US10199950B1 (en) | 2013-07-02 | 2019-02-05 | Vlt, Inc. | Power distribution architecture with series-connected bus converter |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3733519A (en) * | 1972-04-24 | 1973-05-15 | Motorola Inc | Protection circuit for regulated power supplies |
| JPS5924626B2 (ja) * | 1976-12-16 | 1984-06-11 | ソニー株式会社 | 電源回路 |
| US4210947A (en) * | 1977-10-06 | 1980-07-01 | Sony Corporation | Protective circuit for a switching regulator |
| US4330816A (en) * | 1980-01-02 | 1982-05-18 | Fujitsu Fanuc Limited | Overcurrent protection apparatus |
| US4326245A (en) * | 1981-02-23 | 1982-04-20 | Siemens Corporation | Current foldback circuit for a DC power supply |
| JPS58101558A (ja) * | 1981-12-14 | 1983-06-16 | Hitachi Ltd | 同期型加入者回路用ｄｃ−ｄｃコンバ−タ |
| US4578630A (en) * | 1984-11-23 | 1986-03-25 | At&T Bell Laboratories | Buck boost switching regulator with duty cycle limiting |
| JPS61254075A (ja) * | 1985-04-30 | 1986-11-11 | Mitsubishi Electric Corp | 電源回路 |
| US4683528A (en) * | 1985-07-22 | 1987-07-28 | Intersil, Inc. | Pulse position modulated regulation for power supplies |
| US4764856A (en) * | 1987-01-23 | 1988-08-16 | U.S. Philips Corporation | Power-supply arrangement |
| US4825347A (en) * | 1987-09-03 | 1989-04-25 | Unisys Corporation | Pulse width modulation control circuit |
| US4943902A (en) * | 1987-11-23 | 1990-07-24 | Viteq Corporation | AC to DC power converter and method with integrated line current control for improving power factor |
| DE3828816A1 (de) * | 1988-08-25 | 1989-10-19 | Ant Nachrichtentech | Verfahren zum betreiben eines schaltreglers |
| US4988942A (en) * | 1988-11-08 | 1991-01-29 | Spectra-Physics, Inc. | Switched resistor regulator control when transfer function includes discontinuity |
| JPH02151065A (ja) * | 1988-12-01 | 1990-06-11 | Nec Corp | Ｍｏｓ集積回路 |
| US4866588A (en) * | 1989-02-17 | 1989-09-12 | American Telephone And Telegraph Company At&T Bell Laboratories | Circuit for suppression of leading edge spike switched current |
| US5021937A (en) * | 1989-10-18 | 1991-06-04 | Lambda Electronics Inc. | Maximum duty cycle limiting of pulse width modulators |
-
1990
- 1990-03-12 EP EP90200575A patent/EP0446490B1/en not_active Expired - Lifetime
- 1990-03-12 DE DE69010664T patent/DE69010664T2/de not_active Expired - Lifetime
-
1991
- 1991-03-08 AU AU72771/91A patent/AU641988B2/en not_active Ceased
- 1991-03-11 CA CA002037944A patent/CA2037944C/en not_active Expired - Fee Related
- 1991-03-11 US US07/668,262 patent/US5101336A/en not_active Expired - Lifetime
- 1991-03-12 JP JP3072393A patent/JPH0785650B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04222457A (ja) | 1992-08-12 |
| EP0446490B1 (en) | 1994-07-13 |
| DE69010664D1 (de) | 1994-08-18 |
| US5101336A (en) | 1992-03-31 |
| AU641988B2 (en) | 1993-10-07 |
| EP0446490A1 (en) | 1991-09-18 |
| DE69010664T2 (de) | 1994-11-17 |
| AU7277191A (en) | 1991-09-12 |
| CA2037944A1 (en) | 1991-09-13 |
| CA2037944C (en) | 1996-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4672303A (en) | Inductor current control circuit | |
| US8576586B2 (en) | Dynamic drive of switching transistor of switching power converter | |
| CA1288474C (en) | Power converter with reduced switching loss | |
| US6269012B1 (en) | Energy efficient power supply with light-load detection | |
| KR100206143B1 (ko) | 고역률 보상회로 | |
| US11381167B2 (en) | Power converter with slope compensation | |
| US6448752B1 (en) | Switching regulator | |
| US8174249B2 (en) | Voltage boosting/lowering circuit | |
| JPH0785650B2 (ja) | スイッチングコンバータ | |
| US10903747B2 (en) | Apparatus and methods for controlling a switch mode power converter using a duty cycle state machine | |
| US4148097A (en) | DC to DC converter utilizing current control for voltage regulation | |
| US6285174B1 (en) | Switching DC-to-Dc converter having on-time signal generation circuit and method for generating signal indicative of converter on-time | |
| US6608521B1 (en) | Pulse width modulation regulator control circuit having precise frequency and amplitude control | |
| Funk et al. | A 20 V, 8 MHz resonant DCDC converter with predictive control for 1 ns resolution soft-switching | |
| JP3581002B2 (ja) | デューティー比制限機能付きパルス発生回路及びｄｃ／ｄｃコンバータ | |
| US20220166324A1 (en) | Resonant switching power converter and driving circuit thereof | |
| EP1429222B1 (en) | Buck converter | |
| JP3397456B2 (ja) | 直流−直流変換装置 | |
| JP2003088105A (ja) | スイッチングレギュレータ | |
| US5357415A (en) | Switching regulator having at least one regulated output voltage | |
| CN114204811B (zh) | 具电感值与电压调变锯齿波的固定导通时间电源转换器 | |
| US11870347B2 (en) | Spread spectrum modulation of rising and falling edge delays for current mode switching converters | |
| US10289136B1 (en) | Converting apparatus and method thereof | |
| JP2007067508A (ja) | 鋸波生成回路及び直流−直流コンバータ | |
| JP3101696B2 (ja) | スイッチングレギュレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |