DE102023107229A1

DE102023107229A1 - Steuerungen für programmierbare leistungsversorgungen und assoziierte systeme und verfahren

Info

Publication number: DE102023107229A1
Application number: DE102023107229.3A
Authority: DE
Inventors: Punith Kumar Reddy Surkanti; Anurag Veerabathini; Jan Feliks Swidzinski; Nesaruddin A. Khan
Original assignee: Maxim Integrated Products Inc
Current assignee: Maxim Integrated Products Inc
Priority date: 2022-03-31
Filing date: 2023-03-22
Publication date: 2023-10-05
Also published as: US20230315136A1

Abstract

Ein Verfahren zum Steuern einer Leistungsversorgung umfasst (1) Erzeugen eines Stromfehlersignals, das eine Differenz zwischen (a) einem Betrag eines Ausgangsstroms der Leistungsversorgung und (b) einem Betrag eines Referenzstromwerts repräsentiert, und (2) Bereitstellen des Stromfehlersignals zur Einspeisung in einen Spannungsrückkopplungsknoten der Leistungsversorgung. Eine Steuerung für eine Leistungsversorgung umfasst (1) ein Stromsteuersubsystem, ausgelegt zum Regeln eines Betrags eines Ausgangsstroms der Leistungsversorgung, und (2) ein Spannungssteuersubsystem, ausgelegt zum Regeln eines Betrags einer Ausgangsspannung der Leistungsversorgung, wobei das Spannungssteuersubsystem mit dem Stromsteuersubsystem logisch in Reihe geschaltet ist.

Description

HINTERGRUND
Die Möglichkeit, eine Ausgangsspannung und/oder einen Ausgangsstrom einer Leistungsversorgung genau zu steuern, bietet wesentliche Vorteile. Man stelle sich beispielsweise ein Szenario vor, in dem (1) ein Linearregler zum Steuern des Ladens einer Batterie verwendet wird (2) und eine Leistungsversorgung dazu verwendet wird, dem Linearregler eine große elektrische Leistung bereitzustellen. Die Verlustleistung in dem Linearregler ist proportional zu einer Differenz zwischen (1) einer Eingangsspannung in den Linearregler, also einer Ausgangsspannung der Leistungsversorgung, und (2) einer Ausgangsspannung des Linearreglers, also einer Spannung zum Laden der Batterie. Somit ist es wünschenswert, die Ausgangsspannung der Leistungsversorgung genau zu steuern, sodass sie so nah wie möglich bei der Ausgangsspannung des Linearreglers liegt und gleichzeitig die Dropout-Spannung des Linearreglers berücksichtigt wird, um eine Verlustleistung in dem Linearregler auf ein Minimum zu reduzieren.
Als ein weiteres Beispiel stelle man sich ein Szenario vor, in dem eine Leistungsversorgung dazu ausgelegt ist, eine Batterie direkt oder indirekt zu laden. Oftmals ist es wünschenswert, eine Batterie bei einem konstanten Strombetrag zu laden, etwa wenn die Batterie einen relativ niedrigen Ladepegel aufweist. Daher ist eine genaue Steuerung des Ausgangsstrombetrags der Leistungsversorgung wünschenswert, um einen gewünschten Ladestrom für die Batterie zu erreichen.
KURZDARSTELLUNG
In einem ersten Aspekt umfasst ein Verfahren zum Steuern einer Leistungsversorgung (1) Erzeugen eines Stromfehlersignals, das eine Differenz zwischen (a) einem Betrag eines Ausgangsstroms der Leistungsversorgung und (b) einem Betrag eines Referenzstromwerts repräsentiert, und (2) Bereitstellen des Stromfehlersignals zur Einspeisung in einen Spannungsrückkopplungsknoten der Leistungsversorgung.
In einer Ausführungsform des ersten Aspekts umfasst das Verfahren ferner Sperren des Flusses des Stromfehlersignals zu dem Spannungsrückkopplungsknoten als Reaktion darauf, dass der Betrag des Ausgangsstroms den Betrag des Referenzstromwerts überschreitet.
In einer anderen Ausführungsform des ersten Aspekts umfasst das Verfahren ferner Freigeben des Flusses des Stromfehlersignals zu dem Spannungsrückkopplungsknoten als Reaktion darauf, dass der Betrag des Ausgangsstroms den Betrag des Referenzstromwerts nicht überschreitet.
In einer anderen Ausführungsform des ersten Aspekts umfasst das Verfahren ferner Sperren des Flusses des Stromfehlersignals zu dem Spannungsrückkopplungsknoten als Reaktion auf den Ablauf einer Verzögerungsdauer, die dadurch ausgelöst wird, dass der Betrag des Ausgangsstroms den Betrag des Referenzstromwerts überschreitet.
In einer anderen Ausführungsform des ersten Aspekts umfasst das Verfahren ferner Freigeben des Flusses des Stromfehlersignals zu dem Spannungsrückkopplungsknoten als Reaktion darauf, dass der Betrag des Ausgangsstroms den Betrag des Referenzstromwerts nicht überschreitet.
In einer anderen Ausführungsform des ersten Aspekts ist der Spannungsrückkopplungsknoten der Leistungsversorgung ein Widerstandsteilerknoten.
In einer anderen Ausführungsform des ersten Aspekts umfasst das Verfahren ferner Variieren eines Widerstands einer elektrisch mit dem Widerstandsteilerknoten gekoppelten resistiven Vorrichtung, um einen Betrag einer Ausgangsspannung der Leistungsversorgung zu ändern.
In einer anderen Ausführungsform des ersten Aspekts umfasst die resistive Vorrichtung einen Sigma-Delta-Digital-Analog-Wandler (DAC).
In einer anderen Ausführungsform des ersten Aspekts umfasst das Verfahren ferner wiederholtes Koppeln und Entkoppeln eines Einheitswiderstands des Sigma-Delta-DAC des Widerstandsteilerknotens.
In einer anderen Ausführungsform des ersten Aspekts ist die Leistungsversorgung Teil eines programmierbaren Universal-Serial-Bus(USB)-Leistungssystems.
In einem zweiten Aspekt umfasst eine Steuerung für eine Leistungsversorgung (1) ein Stromsteuersubsystem, ausgelegt zum Regeln eines Betrags eines Ausgangsstroms der Leistungsversorgung, und (2) ein Spannungssteuersubsystem, ausgelegt zum Regeln eines Betrags einer Ausgangsspannung der Leistungsversorgung, wobei das Spannungssteuersubsystem mit dem Stromsteuersubsystem logisch in Reihe geschaltet ist.
In einer Ausführungsform des zweiten Aspekts sind das Stromsteuersubsystem und das Spannungssteuersubsystem dazu ausgelegt, gleichzeitig zu arbeiten, während die Steuerung den Betrieb der Leistungsversorgung steuert.
In einer anderen Ausführungsform des zweiten Aspekts (1) ist das Spannungssteuersubsystem ferner dazu ausgelegt, ein Spannungsfehlersignal zu erzeugen, das eine Differenz zwischen (a) einer Spannung an einem Spannungsrückkopplungsknoten und (b) einem Referenzspannungswert repräsentiert, und (2) ist das Stromsteuersubsystem ferner dazu ausgelegt, (i) ein Stromfehlersignal zu erzeugen, das eine Differenz zwischen (a) dem Betrag des Ausgangsstroms der Leistungsversorgung und (b) dem Betrag eines Referenzstromwerts repräsentiert, und (ii) das Stromfehlersignal in den Spannungsrückkopplungsknoten einzuspeisen.
In einer anderen Ausführungsform des zweiten Aspekts umfasst das Stromsteuersubsystem eine Umschaltschaltungsanordnung, ausgelegt zum Sperren des Flusses des Stromfehlersignals zu dem Spannungsrückkopplungsknoten zumindest teilweise basierend auf einer Beziehung zwischen (a) dem Betrag des Ausgangsstroms der Leistungsversorgung und (b) dem Betrag des Referenzstromwerts.
In einer anderen Ausführungsform des zweiten Aspekts (1) umfasst das Spannungssteuersubsystem einen Sigma-Delta-Digital-Analog-Wandler (DAC), der elektrisch mit dem Spannungsrückkopplungsknoten gekoppelt ist, und (2) ist das Spannungssteuersubsystem dazu ausgelegt, den Betrag der Ausgangsspannung durch Ändern eines Ersatzwiderstands des Sigma-Delta-DAC zu ändern.
In einem dritten Aspekt umfasst eine programmierbare Leistungsversorgung (1) ein Spannungssteuersubsystem, ausgelegt zum Erzeugen eines Spannungsfehlersignals, das eine Differenz zwischen (a) einer Spannung an einem Spannungsrückkopplungsknoten und (b) einem Referenzspannungswert repräsentiert; (2) ein Stromsteuersubsystem, das zu Folgendem ausgelegt ist: (i) Erzeugen eines Stromfehlersignals, das eine Differenz zwischen (a) dem Betrag eines Ausgangsstroms der Leistungsversorgung und (b) dem Betrag eines Referenzstromwerts repräsentiert, und (ii) Einspeisen des Stromfehlersignals in den Spannungsrückkopplungsknoten; und (3) eine Leistungsstufe, ausgelegt zum Arbeiten gemäß dem Spannungsfehlersignal.
In einer Ausführungsform des dritten Aspekts umfasst das Stromsteuersubsystem eine Umschaltschaltungsanordnung, ausgelegt zum Sperren des Flusses des Stromfehlersignals zu dem Spannungsrückkopplungsknoten zumindest teilweise basierend auf einer Beziehung zwischen (a) dem Betrag des Ausgangsstroms der Leistungsversorgung und (b) dem Betrag des Referenzstromwerts.
In einer anderen Ausführungsform des dritten Aspekts ist die Umschaltschaltungsanordnung ferner dazu ausgelegt, das Sperren des Flusses des Stromfehlersignals zu dem Spannungsrückkopplungsknoten bis zum Ablauf einer Verzögerungsdauer zu verzögern.
In einer anderen Ausführungsform des dritten Aspekts (1) umfasst das Spannungssteuersubsystem einen Sigma-Delta-Digital-Analog-Wandler (DAC), der elektrisch mit dem Spannungsrückkopplungsknoten gekoppelt ist, und (2) ist das Spannungssteuersubsystem dazu ausgelegt, den Betrag einer Ausgangsspannung der programmierbaren Leistungsversorgung durch Ändern eines Ersatzwiderstands des Sigma-Delta-DAC zu ändern.
In einer anderen Ausführungsform des dritten Aspekts ist die programmierbare Leistungsversorgung Teil eines programmierbaren Universal-Serial-Bus(USB)-Leistungssystems.
KURZE BESCHREIBUNG DER ZEICHNUNGEN

1 ist ein Blockdiagramm einer programmierbaren Leistungsversorgung gemäß einer Ausführungsform.
2 ist ein Schaltbild einer möglichen Ausführungsform einer Leistungsstufe der programmierbaren Leistungsversorgung von 1.
3 ist ein Schaltbild einer anderen möglichen Ausführungsform der Leistungsstufe der programmierbaren Leistungsversorgung von 1.
4 ist ein Schaltbild einer Ausführungsform eines Stromsteuersubsystems der programmierbaren Leistungsversorgung von 1.
5 ist ein Schaltbild einer Ausführungsform eines Spannungssteuersubsystems der programmierbaren Leistungsversorgung von 1.
6 ist ein Schaltbild einer Ausführungsform einer Stromfehlerschaltungsanordnung des Spannungssteuersubsystems von 5.
7 ist ein Blockdiagramm einer Ausführungsform der programmierbaren Leistungsversorgung von 1 einschließlich einer Ausführungsform des Stromsteuersubsystems von 4 und eines Falls des Spannungssteuersystems von 5.
8 ist ein Blockdiagramm eines Sigma-Delta-Digital-Analog-Wandlers (DAC) gemäß einer Ausführungsform.
9 ist ein Blockdiagramm eines Zelleneinheit-Arrays des Sigma-Delta-Digital-Analog-Wandlers (DAC) von 8 gemäß einer Ausführungsform.
10 ist ein Blockdiagramm einer möglichen Ausführungsform einer Zelleneinheit des Zelleneinheit-Arrays von 9.
11 ist ein Blockdiagramm einer anderen möglichen Ausführungsform einer Zelleneinheit des Zelleneinheit-Arrays von 9.
12 ist ein Blockdiagramm eines DAC-Managers des Sigma-Delta-DAC von 8 gemäß einer Ausführungsform.
13 ist ein Graph, der ein Beispiel dafür darstellt, wie ein Decodierer des DAC-Managers von 12 Spaltensignale und Zeilensignale erzeugen könnte, gemäß einer Ausführungsform.
14 ist ein Blockdiagramm eines programmierbaren Universal-Serial-Bus(USB)-Leistungssystems einschließlich einer Ausführungsform der programmierbaren Leistungsversorgung von 1 gemäß einer Ausführungsform.

AUSFÜHRLICHE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
Herkömmliche Leistungsversorgungen, die zum Steuern des Ausgangsspannungsbetrags und des Ausgangsstrombetrags ausgelegt sind, umfassen ein Spannungssteuersubsystem und ein Stromsteuersubsystem, die logisch parallel geschaltet sind. Das Spannungssteuersubsystem ist zum Steuern des Ausgangsspannungsbetrags ausgelegt und das Stromsteuersubsystem ist zum Steuern des Ausgangsstrombetrags ausgelegt. Herkömmliche Leistungsversorgung, die diese zwei Steuersubsysteme umfassen, sind dazu ausgelegt, gemäß einem Betriebsmodus der Leistungsversorgung zwischen dem Spannungssteuersubsystem und dem Stromsteuersubsystem umzuschalten. Beispielsweise kann eine Leistungsversorgung als Reaktion darauf, dass die Leistungsversorgung von einem Konstantspannungsbetriebsmodus zu einem Konstantstrombetriebsmodus übergeht, von dem Spannungssteuersubsystem zu dem Stromsteuersubsystem umschalten, und die Leistungsversorgung kann als Reaktion darauf, dass die Leistungsversorgung von dem Konstantstrombetriebsmodus zu dem Konstantspannungsbetriebsmodus übergeht, von dem Stromsteuersubsystem zu dem Spannungssteuersubsystem umschalten. Es ist jedoch oftmals schwierig, während des Umschaltens zwischen den zwei parallelen Steuersystemen einen streng geregelten Ausgangsspannungsbetrag und einen streng geregelten Ausgangsstrombetrag beizubehalten.
Hier werden Steuerungen für programmierbare Leistungsversorgungen (PPSs) und assoziierte Systeme und Verfahren offenbart, die den Stand der Technik wesentlich verbessern. Die neuen Steuerungen implementieren zumindest teilweise zwei Steuersubsysteme, d. h. ein Spannungssteuersubsystem und ein Stromsteuersubsystem, die logisch in Reihe geschaltet sind, anstatt logisch parallel geschaltet zu sein. Mit gewissen Ausführungsformen lässt sich vorteilhafterweise selbst während Übergängen zwischen Konstantstrom- und Konstantspannungsbetriebsmodi eine strenge Regelung und eine hohe Granularität sowohl des Ausgangsspannungsbetrags als auch des Ausgangsstrombetrags erreichen. Beispielsweise weisen einige Ausführungsformen einen programmierbaren Ausgangsspannungsbereich von 3,3 Volt bis 21 Volt mit programmierbaren Schritten von 10 Millivolt auf. Darüber hinaus weisen einige Ausführungsformen einen programmierbaren Ausgangsstrombereich von 1 Ampere bis 5 Ampere mit programmierbaren Schritten von 25 Milliampere auf. Ferner können bestimmte Ausführungsformen mit im Wesentlichen jeder Leistungsstufe verwendet werden, die sich anhand eines Spannungsfehlersignals steuern lässt, d. h. eines Signals, das eine Funktion einer Differenz zwischen einem tatsächlichen Ausgangsspannungsbetrag der Leistungsversorgung und einem Referenzspannungsbetrag ist.
1 ist ein Blockdiagramm einer programmierbaren Leistungsversorgung 100, die eine Steuerung 102, eine Leistungsstufe 104 und eine Stromerfassungsvorrichtung 105 umfasst, wobei die Steuerung 102 eine Ausführungsform der hier offenbarten neuen Steuerungen ist. Die Leistungsstufe 104 ist elektrisch zwischen einen Eingangsleistungsknoten 106 und einen Ausgangsleistungsknoten 108 gekoppelt und die Leistungsstufe 104 ist dazu ausgelegt, zumindest teilweise gemäß einem durch die Steuerung 102 erzeugten Spannungsfehlersignal v_err zu arbeiten. Insbesondere ist die Leistungsstufe 104 dazu ausgelegt, (a) als Reaktion auf das Spannungsfehlersignal v_err eine Eingangsspannung v_in an dem Eingangsleistungsknoten 106 in eine Ausgangsspannung v_out an dem Ausgangsleistungsknoten 108 umzuwandeln, und/oder (b) als Reaktion auf das Spannungsfehlersignal v_err einen Eingangsstrom i_in, der von dem Eingangsleistungsknoten 106 in die Leistungsstufe 104 fließt, in einen Ausgangsstrom i_out, der aus der Leistungsstufe 104 zu dem Ausgangsleistungsknoten 108 fließt, umzuwandeln. Die Polarität der Spannungen v_in und v_out und der Ströme i_in und i_out kann je nach Konfiguration der Leistungsstufe 104 und Betriebsbedingungen der Leistungsversorgung 100 positiv oder negativ sein. Darüber hinaus können zwei oder mehr von Spannung v_in, Spannung v_out, Strom i_in und Strom i_out unterschiedliche jeweilige Polaritäten aufweisen. Das Spannungsfehlersignal v_err kann je nach Konfiguration der Steuerung 102 entweder ein analoges Signal oder ein digitales Signal sein.
Während dies nicht erforderlich ist, ist in der Regel eine Last (nicht gezeigt) elektrisch mit dem Ausgangsleistungsknoten 108 gekoppelt, sodass die programmierbare Leistungsversorgung 100 der Last elektrische Leistung bereitstellt. Die Last muss nicht Teil der programmierbaren Leistungsversorgung 100 sein.
Die Leistungsstufe 104 kann im Wesentlichen eine Topologie aufweisen, solange sie in der Lage ist, zumindest teilweise unter der Steuerung des Spannungsfehlersignals v_err die oben erwähnte Spannungsbetragsumwandlung von v_in in v_out und/oder die oben erwähnte Strombetragsumwandlung von i_in in i_out durchzuführen. Beispielsweise umfasst die Leistungsstufe 104 in einigen Ausführungsformen einen Linearregler, in dem ein Durchlasselement, wie etwa ein Transistor, gemäß einem Wert des Spannungsfehlersignals v_err moduliert wird. Als weiteres Beispiel umfasst die Leistungsstufe 104 in gewissen Ausführungsformen einen Schaltwandler, der dazu ausgelegt ist, den Tastgrad und/oder die Schaltfrequenz gemäß dem Wert des Spannungsfehlersignals v_err zu variieren. Zu Beispielen möglicher Schaltwandler, die in der Leistungsstufe 104 enthalten sein können, gehören unter anderem einer oder mehrere aus Abwärtswandler, Aufwärtswandler, Abwärts-Aufwärts-Wandler, Cuk-Wandler, Sperrwandler, Eintaktflusswandler, Halbbrückenwandler, Vollbrückenwandler, Resonanzwandler und Schaltkondensatorwandler.
Die im Folgenden erörterten 2 und 3 veranschaulichen zwei mögliche Ausführungsformen der Leistungsstufe 104. Es versteht sich jedoch, dass die Leistungsstufe 104 nicht auf diese zwei Ausführungsbeispiele beschränkt ist.
2 ist ein Schaltbild einer Leistungsstufe 200, die eine mögliche Ausführungsform der Leistungsstufe 104 von 1 ist. Die Leistungsstufe 200 ist ein Linearregler und umfasst ein Durchlasselement 202 und eine Schnittstellenschaltungsanordnung 204. Ein Durchlasselement 202 ist elektrisch zwischen den Eingangsleistungsknoten 106 und den Ausgangsleistungsknoten 108 gekoppelt und das Durchlasselement 202 ist dazu ausgelegt, einen effektiven Widerstand aufzuweisen, der eine Funktion eines Ansteuersignals d von der Schnittstellenschaltungsanordnung 204 ist. In einigen Ausführungsformen umfasst das Durchlasselement 202 einen oder mehrere Transistoren, wie etwa Feldeffekttransistoren (FETs) und/oder Bipolartransistoren (BJTs), die dazu ausgelegt sind, gemäß dem Ansteuersignal d in ihren linearen Bereichen zu arbeiten.
Die Schnittstellenschaltungsanordnung 204 ist dazu ausgelegt, das Durchlasselement 202 mit der Steuerung 102 zu verknüpfen, indem sie das Spannungsfehlersignal v_err in eine zum Steuern des Durchlasselements 202 geeignete Form umwandelt. Beispielsweise kann die Schnittstellenschaltungsanordnung 204 in einer Ausführungsform, in der das Durchlasselement 202 einen oder mehrere FETs umfasst, dazu ausgelegt sein, die Spannung des Spannungsfehlersignals v_err auf einen Pegel zu verschieben, der zum Ansteuern jeweiliger Gates des einen oder der mehreren FETs geeignet ist. Als weiteres Beispiel kann das Durchlasselement 202 in einer Ausführungsform, in der das Durchlasselement 202 einen oder mehrere BJTs umfasst, dazu ausgelegt sein, das Spannungsfehlersignal v_err in einen Ansteuerungsstrom mit ausreichender Stärke zum Ansteuern jeweiliger Basen des einen oder der mehreren BJTs ausgelegt sein. Darüber hinaus sind einige Ausführungsformen der Schnittstellenschaltungsanordnung 204 dazu ausgelegt, eine Polaritätsumkehr durchzuführen, wie etwa in Ausführungsformen, in denen die Polarität des Spannungsfehlersignals v_err zu einer zum Ansteuern des Durchlasselements 202 erforderlichen Polarität entgegengesetzt ist. Ferner kann die Schnittstellenschaltungsanordnung 204 in Ausführungsformen, in denen das Spannungsfehlersignal v_err ein digitales Signal ist, zum Durchführen einer Digital-Analog-Umwandlung ausgelegt sein.
3 ist ein Schaltbild einer Leistungsstufe 300, die eine andere mögliche Ausführungsform der Leistungsstufe 104 von 1 ist. Die Leistungsstufe 300 ist ein Abwärtswandler und die Leistungsstufe 300 umfasst einen Eingangskondensator 302, eine Steuerschaltvorrichtung 304, eine Freilaufschaltvorrichtung 306, eine Induktivität 308, einen Ausgangskondensator 310 und eine Modulator-/Treiberschaltungsanordnung 312. Der Eingangskondensator 302 ist elektrisch zwischen den Eingangsleistungsknoten 106 und Masse gekoppelt und der Eingangskondensator 302 stellt einen Pfad für einen Eingangswelligkeitsstrom zur Leistungsstufe 300 bereit. Der Eingangskondensator 302 wird in einigen alternativen Ausführungsformen der Leistungsstufe 300 weggelassen, etwa in Ausführungsformen, in denen der Eingangsleistungsknoten 106 eine wesentlich andere Kapazität aufweist (nicht gezeigt).
Die Steuerschaltvorrichtung 304 ist elektrisch zwischen den Eingangsleistungsknoten 106 und den Schaltknoten 314 gekoppelt und die Freilaufschaltvorrichtung 306 ist elektrisch zwischen den Schaltknoten 314 und Masse gekoppelt. Jede Schaltvorrichtung 304 und 306 beinhaltet beispielsweise einen oder mehrere Transistoren. Die Steuerschaltvorrichtung 304 um die Freilaufschaltvorrichtung 306 werden als Reaktion auf Steuersignale Φ1 bzw. Φ2 wiederholt zwischen ihren offenen und geschlossenen Zuständen (nicht-leitenden und leitenden Zuständen) angesteuert. In einigen alternativen Ausführungsformen wird die Freilaufschaltvorrichtung 306 durch eine Diode ersetzt, die eine elektrisch mit Masse gekoppelte Anode und eine elektrisch mit dem Schaltknoten 314 gekoppelte Kathode aufweist.
Die Induktivität 308 ist elektrisch zwischen den Schaltknoten 314 und den Ausgangsleistungsknoten 108 gekoppelt und der Ausgangskondensator 310 ist elektrisch zwischen den Ausgangsleistungsknoten 108 und Masse gekoppelt. Der Ausgangskondensator 310 stellt einen Pfad für Ausgangswelligkeitsstrom der Leistungsstufe 300 bereit und der Ausgangskondensator 310 kann außerdem bei der Unterstützung transienter Lasten an der Leistungsstufe 300 helfen. Darüber hinaus hilft in einigen Ausführungsformen die Kapazität und/oder der Ersatzreihenwiderstand (ESR) des Ausgangskondensator 310, gewünschte Steuerschleifencharakteristiken der programmierbaren Leistungsversorgung 100, wie etwa eine gewünschte Phasenreserve und/oder eine gewünschte Verstärkungsreserve, zu erreichen. Der Ausgangskondensator 310 wird in einigen alternativen Ausführungsformen der Leistungsstufe 300 weggelassen, etwa in Ausführungsformen, in denen der Ausgangsleistungsknoten 108 eine wesentlich andere Kapazität aufweist (nicht gezeigt).
Die Modulator-/Treiberschaltungsanordnung 312 erzeugt das Steuersignal Φ1, um zu bewirken, dass die Leistungsstufe 300 als Reaktion auf das Spannungsfehlersignal v_err die Ausgangsspannung v_out und/oder den Ausgangsstrom i_out regelt. Beispielsweise steuert die Modulator-/Treiberschaltungsanordnung 312 in Ausführungsformen der Modulator-/Treiberschaltungsanordnung 312, die eine Pulsbreitenmodulations(PWM)-Steuerung implementieren, den Tastgrad des Steuersignals Φ1 basierend auf dem Spannungsfehlersignal v_err. Als weiteres Beispiel steuert die Modulator-/Treiberschaltungsanordnung 312 in Ausführungsformen der Modulator-/Treiberschaltungsanordnung 312, die eine Pulsbreitenmodulations(PWM)-Steuerung implementieren, die Frequenz des Steuersignals Φ1 basierend auf dem Spannungsfehlersignal v_err. Darüber hinaus erzeugt die Modulator-/Treiberschaltungsanordnung 312 das Steuersignal Φ2 derart, dass die Freilaufschaltvorrichtung 306 einen Pfad für durch die Induktivität 308 fließenden Strom bereitstellt, wenn die Steuerschaltvorrichtung 304 in ihrem offenen Zustand ist. Das Steuersignal Φ2 wird in alternativen Ausführungsformen der Leistungsstufe 300, in denen die Freilaufschaltvorrichtung 306 durch eine Diode ersetzt wird, weggelassen.
Unter erneuter Bezugnahme auf 1 ist die Stromerfassungsvorrichtung 105 dazu ausgelegt, ein Stromerfassungssignal i_o zu erzeugen, das den Betrag des Ausgangsstroms i_out repräsentiert. In einigen Ausführungsformen umfasst die Stromerfassungsschaltung 105 einen Stromerfassungswiderstand und/oder einen Hall-Effekt-Widerstand und/oder einen mit einem Leistungstransistor in der Leistungsstufe 104 abgeglichenen Nachbildungstransistor. Obgleich die Stromerfassungsvorrichtung 105 in der Darstellung ein eigenständiges Element ist, könnte die Stromerfassungsvorrichtung 105 zumindest teilweise in der Steuerung 102 und/oder der Leistungsstufe 104 integriert sein, ohne vom Schutzumfang hiervon abzuweichen. Das Stromerfassungssignal i_o könnte entweder ein Spannungssignal, dass den Betrag des Ausgangsstroms i_out repräsentiert, oder ein Stromsignal, das den Betrag des Ausgangsstroms i_out repräsentiert, sein und das Stromerfassungssignal i_o könnte je nach Implementierung der Stromerfassungsvorrichtung 105 entweder in analoger Form oder in digitaler Form vorliegen.
Die Steuerung 102 umfasst ein Stromsteuersubsystem 110 und ein Spannungssteuersubsystem 112. Das Stromsteuersubsystem 110 ist dazu ausgelegt, ein Stromfehlersignal i_err zumindest teilweise basierend auf einer Differenz zwischen (a) dem Betrag des Ausgangsstroms i_out, wie durch das Stromerfassungssignal i_o angegeben, und (b) einem Referenzstromwert zu erzeugen, um den Betrag des Ausgangsstroms i_out beispielsweise auf einen programmierten oder gewünschten Wert des Betrags des Ausgangsstroms i_out zu regeln. 4 ist beispielsweise ein Schaltbild eines Stromsteuersubsystems 400, das eine mögliche Ausführungsformen des Stromsteuersubsystems 110 von 1 ist. Das Stromsteuersubsystem 400 umfasst eine Stromfehlerschaltungsanordnung 402 und eine Umschaltschaltungsanordnung 404. Die Stromfehlerschaltungsanordnung 402 ist dazu ausgelegt, das Stromfehlersignal i_err zumindest teilweise basierend auf einer Differenz zwischen (a) dem Betrag des Ausgangsstroms i_out, wie durch das Stromerfassungssignal i_o repräsentiert, und (b) dem Betrag eines vorbestimmten Referenzstromwerts 406 zu erzeugen. Der Referenzstromwert 406 repräsentiert einen programmierten oder gewünschten Betrag des Ausgangsstroms i_out. Einige Ausführungsformen der Stromfehlerschaltungsanordnung 402 sind derart ausgelegt, dass das Stromfehlersignal i_err eine lineare Funktion einer Differenz zwischen dem Stromfehlersignal i_o und dem Referenzstromwert 406 ist, während in anderen Ausführungsformen die Stromfehlerschaltungsanordnung 402 derart ausgelegt ist, dass das Stromfehlersignal i_err eine nichtlineare Funktion einer Differenz zwischen dem Stromerfassungssignal i_o und dem Referenzstromwert 406 ist.
Wie nachstehend erörtert, wird in einem Konstantstrombetriebsmodus der programmierbaren Leistungsversorgung 100 das Stromfehlersignal i_err in einen Spannungsrückkopplungsknoten des Spannungssteuersubsystems 112 eingespeist, sodass das Spannungsfehlersignal v_err eine Funktion des Stromfehlersignals i_err sowie der Ausgangsspannung v_out ist. Es kann jedoch erwünscht sein, dass die programmierbare Leistungsversorgung 100 unter einigen Bedingungen in einem Konstantspannungsmodus arbeitet. Beispielsweise sind einige Ausführungsformen der programmierbaren Leistungsversorgung 100 zur Verwendung in einem Universal-Serial-Bus(USB)-Leistungssystem ausgelegt, und in diesen Ausführungsformen kann es erwünscht sein, dass die programmierbare Leistungsversorgung 100 in einem Konstantspannungsmodus arbeitet, etwa beim Laden einer Batterie, die sich ihrem vollständig geladenen Zustand nähert. Dementsprechend ist die Umschaltschaltungsanordnung 404 dazu ausgelegt, den Fluss des Stromfehlersignals i_err zu dem Spannungssteuersubsystem 112 zumindest teilweise basierend auf einer Beziehung zwischen (a) dem Betrag des Ausgangsstroms i_out und (b) dem Betrag des Referenzstromwerts 406 freizugeben und zu sperren. Die programmierbare Leistungsversorgung 100 arbeitet in einem Konstantstrommodus, wenn der Fluss des Stromfehlersignals i_err zu dem Spannungssteuersubsystem 112 freigegeben ist, und die programmierbare Leistungsversorgung 100 arbeitet in einem Konstantspannungsmodus, wenn der Fluss des Stromfehlersignals i_err zu dem Spannungssteuersubsystem 112 gesperrt ist.
Insbesondere umfasst die Umschaltschaltungsanordnung 404 eine Schaltvorrichtung 408 und eine Vergleichsschaltungsanordnung 410. Die Schaltvorrichtung 408 ist elektrisch zwischen die Stromfehlerschaltungsanordnung 402 und das Spannungssteuersubsystem 112 gekoppelt. Folglich ist der Fluss des Stromfehlersignals i_err zu dem Spannungssteuersubsystem 112 freigegeben, wenn die Schaltvorrichtung 408 geschlossen ist, und der Fluss des Stromfehlersignals i_err zu dem Spannungssteuersubsystem 112 ist gesperrt, wenn die Schaltvorrichtung 408 offen ist. Somit arbeitet die programmierbare Leistungsversorgung 100 in einem Konstantstrombetriebsmodus, wenn die Schaltvorrichtung 408 geschlossen ist, und die programmierbare Leistungsversorgung 100 arbeitet in einem Konstantspannungsbetriebsmodus, wenn die Schaltvorrichtung 408 offen ist. Die Schaltvorrichtung 408 schaltet unter der Steuerung der Vergleichsschaltungsanordnung 410, die dazu ausgelegt ist (a) den Betrag des Ausgangsstroms i_out und den Betrag des Referenzstromwerts 406 zu vergleichen, (b) zu bewirken, dass die Schaltvorrichtung 408 als Reaktion darauf, dass der Betrag des Ausgangsstroms i_out den Betrag des Referenzstromwerts 406 überschreitet, geöffnet wird, und (c) zu bewirken, dass die Schaltvorrichtung 408 als Reaktion darauf, dass der Betrag des Ausgangsstroms i_out den Betrag des Referenzstromwerts 406 nicht überschreitet, geschlossen wird, zwischen ihrem offenen und geschlossenen Zustand um.
Einige Ausführungsformen der Vergleichsschaltungsanordnung 410 weisen Hysterese auf, um die Verhinderung unerwünschter Oszillationen der Schaltvorrichtung 408 zwischen ihrem geschlossenen und offenen Zustand zu unterstützen. Darüber hinaus umfassen einige Ausführungsformen der Vergleichsschaltungsanordnung 410 eine Timing-Schaltungsanordnung (nicht gezeigt), die dazu ausgelegt ist, eine Änderung des Zustands der Schaltvorrichtung 408 als Reaktion auf eine Änderung der Beziehung zwischen dem Betrag des Ausgangsstroms i_out und dem Betrag des Referenzstromwerts 406 zu verzögern. Beispielsweise ist es in einigen Anwendungen der programmierbaren Leistungsversorgung 100 wünschenswert, schnell von einem Konstantspannungsbetriebsmodus in einen Konstantstrombetriebsmodus zu wechseln, und es ist wünschenswert, den Übergang von dem Konstantstrombetriebsmodus zu dem Konstantspannungsbetriebsmodus zu verzögern, um einen Glitch am Ausgangsleistungsknoten 108 zu verhindern. Dementsprechend sind einige Ausführungsformen der Vergleichsschaltungsanordnung 410 dazu ausgelegt, (a) zu bewirken, dass die Schaltvorrichtung 408 als Reaktion darauf, dass ein Betrag des Ausgangsstroms i_out auf einen Betrag des Referenzstromwerts 406 abfällt, schnell geschlossen wird, und (b) zu bewirken, dass die Schaltvorrichtung 408 als Reaktion auf den Ablauf einer Verzögerungsdauer, die dadurch ausgelöst wird, dass der Betrag des Ausgangsstroms i_out den Betrag des Referenzstromwerts 406 überschreitet, geöffnet wird. Die Verzögerungsdauer, die in einigen Ausführungsformen einstellbar oder programmierbar ist, verzögert den Übergang der programmierbaren Leistungsversorgung 100 von ihrem Konstantstrombetriebsmodus zu ihrem Konstantspannungsbetriebsmodus.
Unter erneuter Bezugnahme auf 1 ist das Spannungssteuersubsystem 112 dazu ausgelegt, die Leistungsstufe 104 über das Spannungsfehlersignal v_err zu steuern, um den Betrag der Ausgangsspannung v_out zu regeln. Insbesondere ist das Spannungssteuersubsystem 112 dazu ausgelegt, das Spannungsfehlersignal v_err derart zu erzeugen, dass das Signal eine Differenz zwischen (a) einer Spannung an einem Spannungsrückkopplungsknoten, wie etwa einem Widerstandsteilerknoten, und (b) einem Referenzspannungswert repräsentiert. 5 ist beispielsweise ein Schaltbild eines Spannungssteuersubsystems 500, das eine mögliche Ausführungsformen des Spannungssteuersubsystems 112 von 1 ist. Das Spannungssteuersubsystem 500 umfasst eine resistive Vorrichtung 502, eine resistive Vorrichtung 504 und eine Spannungsfehlerschaltungsanordnung 506. Die resistive Vorrichtung 502 ist elektrisch zwischen den Ausgangsleistungsknoten 108 und den Spannungsrückkopplungsknoten 508 gekoppelt und die resistive Vorrichtung 504 ist elektrisch zwischen den Spannungsrückkopplungsknoten 508 und Masse (oder einen anderen Referenzknoten als Masse) gekoppelt. Somit bilden die Widerstände 502 und 504 gemeinsam einen Spannungsteiler, und der Spannungsrückkopplungsknoten 508 ist ein Widerstandsteilerknoten. Das Stromfehlersignal i_err von dem Stromsteuersubsystem 110 wird auch in den Spannungsrückkopplungsknoten 508 eingespeist.
Die resistive Vorrichtung 502 umfasst beispielsweise einen oder mehrere Widerstände und/oder eine Schaltungsanordnung, die einen Widerstand nachahmt. Gleichermaßen umfasst die resistive Vorrichtung 504 beispielsweise einen oder mehrere Widerstände und/oder eine Schaltungsanordnung, die einen Widerstand nachahmt. Der Betrag der Ausgangsspannung v_out der programmierbaren Leistungsversorgung ist eine Funktion des Widerstands der Widerstandsvorrichtung 502 und des Widerstands der Widerstandsvorrichtung 504. Somit lässt sich der Betrag der Ausgangsspannung v_out durch Variieren des Widerstands der Widerstandsvorrichtung 502 und/oder des Widerstands der Widerstandsvorrichtung 504 variieren. Das Spannungssteuersubsystem 500 ist derart ausgelegt, dass (a) die resistive Vorrichtung 502 einen festen Widerstand aufweist und (b) die resistive Vorrichtung 504 einen variablen Widerstand, der programmierbar ist, aufweist, sodass sich der Betrag der Ausgangsspannung v_out durch Programmieren des Widerstands der resistiven Vorrichtung 504 einstellen lässt. In einigen alternativen Ausführungsformen jedoch weist die resistive Vorrichtung 502 einen programmierbaren Widerstand auf, während die resistive Vorrichtung 504 einen festen Widerstand aufweist, oder beide resistiven Vorrichtungen 502 und 504 weisen jeweilige programmierbare Widerstände auf, sodass sich der Betrag der Ausgangsspannung v_out durch Programmieren des Widerstands der resistiven Vorrichtung 502 anstelle oder zusätzlich zu der Programmierung des Widerstands der resistiven Vorrichtung 504 einstellen lässt.
Der Spannungsrückkopplungsknoten 508 weist eine Spannung v_f auf. Die Spannungsfehlerschaltungsanordnung 506 weist eine hohe Eingangsimpedanz auf, sodass die Spannungsfehlerschaltungsanordnung 506 den Spannungsrückkopplungsknoten 508 nicht wesentlich belastet. Das Spannungssteuersubsystem 110 sperrt den Fluss des Stromfehlersignals i_err in den Spannungsrückkopplungsknoten 508, wenn die programmierbare Leistungsversorgung 100 in ihrem Konstantspannungsmodus arbeitet. Dementsprechend ist der Betrag der Spannung v_f im Wesentlichen gleich dem Betrag der Ausgangsspannung v_out, herunterdividiert durch den durch die resistiven Vorrichtungen 502 und 504 gebildeten Spannungsteiler, während die programmierbare Leistungsversorgung 100 im Konstantspannungsmodus arbeitet. Dagegen gibt das Stromsteuersubsystem 110 die Einspeisung des Stromfehlersignals i_err in den Spannungsrückkopplungsknoten 508 frei, wenn die programmierbare Leistungsversorgung 100 in ihrem Konstantstrommodus arbeitet, und der Betrag der Spannung v_f ist somit eine Funktion sowohl des Betrags der Ausgangsspannung v_out als auch des Betrags des Ausgangsstroms i_out, während die programmierbare Leistungsversorgung 100 im Konstantstrommodus arbeitet. Eine solche Einspeisung des Stromfehlersignals i_err in den Spannungsrückkopplungsknoten 508 bewirkt, dass die programmierbare Leistungsversorgung 100 den Betrag der Ausgangsspannung v_out anpasst, um den Betrag des Ausgangsstroms i_out zu regeln, was zu einer nichtlinearen Verbesserung der Regelung der Ausgangsspannung v_out während transienter Belastung der programmierbaren Leistungsversorgung 100 relativ zu einer programmierbaren Leistungsversorgung ohne Einspeisung eines Stromfehlersignals in einen Spannungsrückkopplungsknoten führen kann.
Das Spannungssteuersubsystem 500 ist dazu ausgelegt, das Spannungsfehlersignal v_err zu erzeugen, das eine Differenz zwischen der Spannung v_f an dem Spannungsrückkopplungsknoten 508 und einem Referenzspannungswert 510 repräsentiert. Der Referenzspannungswert 510 könnte entweder fest oder dynamisch sein. Einige Ausführungsformen der Spannungsfehlerschaltungsanordnung 502 sind derart ausgelegt, dass das Spannungsfehlersignal v_err eine lineare Funktion einer Differenz zwischen der Spannung v_f und dem Referenzspannungswert 510 ist, während in anderen Ausführungsformen die Spannungsfehlerschaltungsanordnung 506 derart ausgelegt ist, dass das Spannungsfehlersignal v_err eine nichtlineare Funktion einer Differenz zwischen dem der Spannung v_f und dem Referenzstromwert 506 ist.
6 ist ein Schaltbild einer Spannungsfehlerschaltungsanordnung 600, das eine mögliche Ausführungsformen der Spannungsfehlerschaltungsanordnung 506 von 5 ist. Die Spannungsfehlerschaltungsanordnung 600 umfasst einen Transkonduktanzverstärker 602, einen Kondensator 604, einen Kondensator 606 und einen Widerstand 608. Der Transkonduktanzverstärker 602 umfasst einen Ausgang, der elektrisch mit einem Kompensationsknoten 610 gekoppelt ist. Der Kondensator 604 ist elektrisch zwischen den Kompensationsknoten 610 und Masse oder einen anderen Referenzknoten gekoppelt und der Kondensator 604 und der Widerstand 608 sind elektrisch zwischen dem Kompensationsknoten 610 und Masse oder einem anderen Referenzknoten in Reihe geschaltet. Der Transkonduktanzverstärker 602 ist dazu ausgelegt, einen Strom i_comp zu erzeugen, der in den Kompensationsknoten 610 fließt, und wobei i_comp proportional zu einer Differenz zwischen v_f an einem Spannungsrückkopplungsknoten 508 und dem Referenzspannungswert 510 ist. Der Kondensator 604, der Kondensator 606 und der Widerstand 608 bilden gemeinsam ein Typ-II-Kompensationsnetzwerk, das ein Spannungsfehlersignal v_err anhand des Kompensationsstroms i_comp erzeugt.
Die Konfiguration der Spannungsfehlerschaltungsanordnung 600 könnte variieren, ohne vom Schutzumfang hiervon abzuweichen. Beispielsweise könnte der Transkonduktanzverstärker 602 durch einen Spannungsverstärker ersetzt werden, mit entsprechenden Änderungen des Kompensationsnetzwerks, ohne die Funktionalität der Spannungsfehlerschaltungsanordnung 600 zu beeinträchtigen.
7 ist ein Blockdiagramm einer programmierbaren Leistungsversorgung 700, die eine Ausführungsform der programmierbaren Leistungsversorgung von 1 ist, in der (a) die Stromerfassungsvorrichtung 105 durch eine Stromerfassungsvorrichtung 705 umgesetzt wird und (b) die Steuerung 102 durch eine Steuerung 702 umgesetzt wird. Die Stromerfassungsvorrichtung 705 umfasst einen Stromerfassungswiderstand 707, der elektrisch zwischen den Ausgangsleistungsknoten 108 und eine durch die programmierbare Leistungsversorgung 700 gespeiste Last (nicht gezeigt) gekoppelt ist, sodass der Ausgangsstrom i_out durch den Stromerfassungswiderstand 707 fließt. Obgleich dies nicht erforderlich ist, weist der Stromerfassungswiderstand 707 in der Regel einen kleinen Widerstandswert auf, um einen signifikanten Spannungsabfall an dem Widerstand zu verhindern sowie um eine übermäßige Verlustleistung in dem Widerstand zu verhindern. Die Stromerfassungsvorrichtung 705 erzeugt eine Spannung v_r proportional zu dem Betrag des Ausgangsstroms i_out, wobei die Spannung v_r eine Ausführungsform des Stromerfassungssignals i_o von 1 ist.
Das Steuersubsystem 702 umfasst ein Stromsteuersubsystem 710 und einen Fall des Spannungssteuersubsystems 500 von 5. Das Stromsteuersubsystem 710 ist eine Ausführungsform des Stromsteuersubsystems 400 von 4 und das Stromsteuersubsystem 710 umfasst die folgenden Elemente: einen Transkonduktanzverstärker 714, einen Widerstand 716, einen Verstärker 718, einen Transkonduktanzverstärker 720, einen Kondensator 722, einen Widerstand 724, einen Kondensator 726, einen Verstärker 728, einen FET 730, einen FET 732, einen Verstärker 734, eine Diode 736, einen Widerstand 738 und einen Kondensator 740. Der Transkonduktanzverstärker 714, der Widerstand 716, der Verstärker 718, der Transkonduktanzverstärker 720, der Kondensators 722, der Widerstand 724, der Kondensator 726, der Verstärker 728 und der FET 730 bilden gemeinsam eine Ausführungsform der Stromfehlerschaltungsanordnung 402 von 4 und der Verstärker 734, die Diode 736, der Widerstand 738 und der Kondensator 740 bilden gemeinsam eine Ausführungsform der Vergleichsschaltungsanordnung 410 von 4. Der FET 732 ist eine Ausführungsform der Schaltvorrichtung 408 von 4.
Der Transkonduktanzverstärker 714 ist dazu ausgelegt, einen Strom i₇₁₄ als Reaktion auf die Spannung v_r von der Stromerfassungsvorrichtung 705 zu erzeugen und der Widerstand 716 ist dazu ausgelegt, den Strom i₇₁₄ in eine Spannung v₇₁₄ umzuwandeln. Der Verstärker 718 ist als Spannungsfolger ausgelegt und der Verstärker 718 ist dazu ausgelegt, eine Spannung v₇₁₈ mit dem gleichen Betrag wie die Spannung v₇₁₄ zu erzeugen. Der Betrag der Spannung v₇₁₈ ist proportional zu dem Betrag des Ausgangsstroms i_out. Der Transkonduktanzverstärker 720 ist dazu ausgelegt, einen Strom i₇₂₀ zu erzeugen, der in den Kompensationsknoten 742 fließt, und ein Betrag des Stroms i₇₂₀ ist proportional zu einer Differenz zwischen der Spannung v₇₁₈ und dem Referenzstromwert 406. Ein Ausgang des Transkonduktanzverstärkers 720 ist über den Kompensationsknoten 742 elektrisch mit einem nicht-invertierenden Eingang des Verstärkers 728 gekoppelt und der Kondensator 726 ist zwischen den Kompensationsknoten 742 und Masse oder einen anderen Referenzknoten gekoppelt. Der Kondensator 722 und der Widerstand 724 sind elektrisch zwischen dem Kompensation 742 und Masse oder einem anderen Referenzknoten in Reihe geschaltet. Der Kondensator 726, der Kondensator 722 und der Widerstand 724 bilden gemeinsam ein Typ-II-Kompensationsnetzwerk, das eine Spannung v₇₂₀ anhand des Stroms i₇₂₀ erzeugt.
Der Verstärker 728 und der FET 730 sind gemeinsam dazu ausgelegt, als durch den Betrag der Spannung v₇₂₀ gesteuerte Stromquelle zu arbeiten. Insbesondere ist der Verstärker 728 dazu ausgelegt, als Reaktion auf die Spannung v₇₂₀ ein Gate G des FET 730 über eine Spannung v₇₂₈ anzusteuern, um ein Stromfehlersignal i_err zu erzeugen, das zu dem FET 732 fließt. Der FET 732 ist dazu ausgelegt, den Fluss des Stromfehlersignals i_err als Reaktion auf eine durch den Verstärker 734 erzeugte Spannung v₇₃₄ freizugeben und zu sperren. Der Verstärker 734 ist dazu ausgelegt, die Spannung v₇₃₄ an seinem Ausgang derart zu erzeugen, dass die Spannung v₇₃₄ proportional zu einer Differenz zwischen dem Referenzstromwert 406 und der Spannung v₇₁₈ ist, wobei der Betrag der Spannung v₇₁₈ proportional zu dem Betrag des Ausgangsstroms i_out ist, wie oben erörtert. Die Diode 736 ist elektrisch zwischen den Ausgang des Verstärkers 734 und ein Gate G des FET 732 gekoppelt und der Kondensator 740 ist elektrisch zwischen das Gate G des FET 732 und Masse oder einen anderen Referenzknoten gekoppelt. Der Widerstand 738 ist elektrisch mit der Diode 736 parallel geschaltet.
Die Diode 736 stellt einen niederimpedanten Durchlasspfad zwischen dem Ausgang des Verstärkers 734 und dem Gate G des FET 732 bereit, sodass das Stromsteuersubsystem 710 dazu ausgelegt ist, den Kondensator 740 und die interne Gate-Kapazität des FET 732 schnell zu laden. Folglich ist das Stromsteuersubsystem 710 dazu ausgelegt, zu bewirken, dass der FET 732 von seinem Aus-Zustand (nicht leitenden Zustand) in seinen Ein-Zustand (leitenden Zustand) schaltet, wodurch der Fluss des Stromfehlersignals i_err zu dem Spannungssteuersubsystem 500 als Reaktion darauf, dass die programmierbare Leistungsversorgung 700 von einem Konstantspannungsbetriebsmodus zu einem Konstantstrombetriebsmodus übergeht, schnell freigegeben wird. Die Diode 736 stellt jedoch keinen Pfad zum Entladen des Kondensators 740 und der internen Gate-Kapazität des FET 732 bereit. Folglich muss diese Kapazität über den Widerstand 738 entladen werden, was das Schalten des FET 732 von seinem Aus-Zustand in seinen Ein-Zustand verlangsamt. Daher ist das Stromsteuersubsystem 710 dazu ausgelegt, den Übergang der programmierbaren Leistungsversorgung von ihrem Konstantstrombetriebsmodus zu ihrem Konstantspannungsbetriebsmodus für eine Verzögerungsdauer, die eine Funktion einer Widerstand-Kapazität(RC)-Zeitkonstanten T, definiert durch (a) den Widerstandswert des Widerstands 738 und (b) die Kapazität des Kondensators 740, ist, zu verzögern.
In einigen Ausführungsformen ist der Widerstandswert des Widerstands 738 und/oder die Kapazität des Kondensators 740 programmierbar, sodass die RC-Zeitkonstante T einstellbar oder programmierbar ist. In einigen alternativen Ausführungsformen werden der Widerstand 738 und der Kondensator 740 durch eine alternative Timing-Schaltungsanordnung zum Verzögern des Übergangs der programmierbaren Leistungsversorgung 700 von ihrem Konstantstrombetriebsmodus zu ihrem Konstantspannungsbetriebsmodus ersetzt. Darüber hinaus werden in bestimmten alternativen Ausführungsformen einige oder alle der Element des Stromsteuersubsystems 710 mit einer digitalen Schaltungsanordnung implementiert. Beispielsweise könnte die durch den Widerstand 738 und den Kondensator 740 gebildete RC-Zeitkonstante T durch einen digitalen Zeitgeber ersetzt werden. Als weiteres Beispiel könnten einige oder alle der Elemente des Stromsteuersubsystem 710 durch einen Prozessor ersetzt werden, der zum Ausführen von Anweisungen ausgelegt ist, beispielsweise in Form von in einem Datenspeicher gespeicherter Software und/oder Firmware, um einige oder alle der Funktionen des Stromsteuersubsystems 710 durchzuführen.
Unter erneuter Bezugnahme auf 5 lässt sich der Betrag der Ausgangsspannung v_out durch Programmieren des Widerstandswerts der resistiven Vorrichtung 504 einstellten, wie oben erörtert. In einigen Ausführungsformen umfasst die resistive Vorrichtung 504 einen Sigma Delta-Digital-Analog-Wandler (DAC), wobei ein Ersatzwiderstand des Sigma-Delta-DAC durch ein digitales Eingangssignal in den Sigma-Delta-DAC programmiert wird. Die Anmelder haben festgestellt, dass sich durch Implementieren der resistiven Vorrichtung 504 zumindest teilweise über einen Sigma-Delta-DAC vorteilhafterweise eine hohe Auflösung des Betrags der Ausgangsspannung v_out erreichen lässt. Beispielsweise kann in einigen Ausführungsformen der programmierbaren Leistungsversorgung 100, in denen die resistive Vorrichtung 504 zumindest teilweise über einen Sigma-Delta-DAC implementiert wird, der Betrag der Ausgangsspannung v_out mit einer Auflösung von 20 mV oder sogar 10 mV programmiert werden. In anderen Ausführungsformen der programmierbaren Leistungsversorgung 100 wird die resistive Vorrichtung 502 durch einen Sigma-Delta-DAC implementiert, oder beide resistiven Vorrichtungen 502 und 504 werden durch jeweilige Sigma-Delta-DACs implementiert.
8 ist ein Blockdiagramm eines Sigma-Delta-DAC 800, im Folgenden der Kürze halber als „DAC 800“ bezeichnet, der eine mögliche Ausführungsform der resistiven Vorrichtung 504 bei Implementierung der resistiven Vorrichtung 504 als Sigma-Delta-DAC ist. Der DAC 800 umfasst ein Zelleneinheit-Array 802 und einen DAC-Manager 804. Das Zelleneinheit-Array 802 umfasst mehrere Zeilen und Spalten aus Zelleneinheiten (in 8 nicht gezeigt), die durch den DAC-Manager 804 gesteuert werden, um einen Ersatzwiderstand R_eqv des Zelleneinheit-Arrays 802 zu erreichen, bei Blick von dem Spannungsrückkopplungsknoten 508 in das Zelleneinheit-Array 802 in Bezug auf Masse. Dementsprechend ist der Betrag der Ausgangsspannung v_out eine Funktion des Ersatzwiderstands R_eqv des Zelleneinheit-Array 802. Das Zelleneinheit-Array 802 umfasst in der Ausführungsform von 8 16 Spalten und 16 Zeilen aus Zelleneinheiten, also Spalten 0-15 und Zeilen 0-15 von Zelleneinheiten. Das Zelleneinheit-Array 802 könnte jedoch so modifiziert werden, dass es eine andere Anzahl von Zeilen und Spalten aus Zelleneinheiten aufweist. Die Auflösung der Programmierbarkeit des Betrags der Ausgangsspannung v_out nimmt allgemein mit zunehmender Anzahl an Spalten und/oder Zeilen zu, mit den möglichen Nachteilen erhöhter Komplexität und Kosten.
Der DAC-Manager 804 ist dazu ausgelegt, Spaltensignale COL, Zeilensignale ROW und ein Pulsbreitenmodulations(PWM)-Signal zum Steuern des Zelleneinheit-Arrays 802 zu erzeugen. Der DAC-Manager 804 ist dazu ausgelegt, ein jeweiliges COL-Signal für jede Spalte von Zelleneinheiten zu erzeugen und der DAC-Manager 804 erzeugt dementsprechend 16 Spaltensignale COL<0:15>. Gleichermaßen ist der DAC-Manager 804 dazu ausgelegt, ein jeweiliges ROW-Signal für jede Zeile von Zelleneinheiten zu erzeugen, und der DAC-Manager 804 erzeugt dementsprechend 16 Zeilensignale ROW<0:15>. Die Anzahl durch den DAC-Manager 804 erzeugter Spaltensignalen COL und Zeilensignale ROW variiert mit der Anzahl von Spalten von Zelleneinheiten bzw. Zeilen von Zelleneinheit des Zelleneinheit-Arrays 802. Der DAC-Manager 804 wird nachstehend in Bezug auf 12 näher beschrieben.
9 ist ein Blockdiagramm eines Zelleneinheit-Arrays 802, das das Zelleneinheit-Array detaillierter als in 8 zeigt. Das Zelleneinheit-Array 802 umfasst 16 Zeilen und 16 Spalten aus Zelleneinheiten 902, wodurch ein Array aus 256 Zelleneinheiten 902 gebildet wird. Jede Zelleneinheit ist in 9 mit 902(X,Y) gekennzeichnet, wobei sich X auf die Spaltenanzahl der Zelleneinheit 902 bezieht und sich Y auf die Zeilenanzahl der Zelleneinheit bezieht. Beispielsweise ist die Instanz der Zelleneinheiten 902 in Spalte 1 Zeile 14 als Zelleneinheit 902(1,14) gekennzeichnet. Jede Zelleneinheiten 902 ist elektrisch zwischen den Spannungsrückkopplungsknoten 508 und Masse (oder einen anderen Referenzknoten) gekoppelt und jede Zelleneinheit 902 empfängt die folgenden Signale als Steuersignale von dem DAC-Manager 804: (a) ein Spaltensignal COL, das der Spalte der Zelleneinheit 902 entspricht, (b) ein Zeilensignal ROW, das der Zeile der Zelleneinheiten 902 entspricht, und (c) das PWM-Signal. Beispielsweise befindet sich die Zelleneinheiten 902(1,14) in Spalte 1, Zeile 14, und die Zelleneinheit 902(1,14) empfängt dementsprechend die folgenden Steuersignale von den DAC-Manager 804: (a) ein Spaltensignal COL<1>, (b) ein Zeilensignal ROW<14> und (c) das PWM-Signal. In einigen alternativen Ausführungsformen, wie etwa nachstehend unter Bezugnahme auf 11 erörtert, empfangen eine oder mehrere Einheitszellen 902 darüber hinaus (a) das Spaltensignal COL für die nächste Spalte (falls zutreffend) und (b) das ROW-Signal für die nächste Zeile (falls zutreffend). Beispielsweise empfängt die Zelleneinheit 902(1,14) in den alternativen Ausführungsformen die folgenden Steuersignale von dem DAC-Manager 804: (a) ein Spaltensignal COL<1>, (b) ein Spaltensignal COL<2>, (c) ein Zeilensignal ROW<14>, (d) ein Zeilensignal ROW<15> und (e) das PWM-Signal.
Jede Zelleneinheiten 902 präsentiert einen jeweiligen Widerstand zwischen dem Spannungsrückkopplungsknoten 508 und Masse (oder einem anderen Referenzknoten), wie durch den DAC-Manager 804 gesteuert. Somit wird ein Ersatzwiderstand R_eqv des Zelleneinheit-Arrays 802 durch den gemeinsamen Widerstand aller Zelleneinheiten 902 bestimmt, und der DAC-Manager 804 kann den Ersatzwiderstand R_eqv durch Ändern der Betriebszustände einer oder mehrerer Zelleneinheiten 902 ändern. Die im Folgenden erörterten 10 und 11 veranschaulichen gemeinsam zwei unterschiedliche mögliche Ausführungsformen der Zelleneinheiten 902. Es versteht sich jedoch, dass die Zelleneinheiten 902 ohne Abweichung vom Schutzumfang hiervon auf andere Weise umgesetzt werden können.
10 ist ein Blockdiagramm einer Zelleneinheit 1002, die eine mögliche Ausführungsform der Zelleneinheit 902 von 9 ist. Die Zelleneinheit 1002 umfasst eine resistive Vorrichtung 1004, eine Schaltvorrichtung 1006, AND-Logik 1008 und OR-Logik 1010. Die resistive Vorrichtung 1004 und die Schaltvorrichtung 1006 sind elektrisch zwischen dem Spannungsrückkopplungsknoten 508 und Masse (oder einem anderen Referenzknoten) in Reihe geschaltet. Die Schaltvorrichtung 1006 ist in der Ausführungsform von 10 beispielsweise zur einfacheren Steuerung der Schaltvorrichtung auf Masse bezogen. In einigen alternativen Ausführungsformen sind jedoch topologische Positionen der resistiven Vorrichtung 1004 und der Schaltvorrichtung 1006 ausgetauscht, sodass die resistive Vorrichtung 1004 anstatt der Schaltvorrichtung 1006 auf Masse bezogen ist.
Die Schaltvorrichtung 1006 wird durch ein durch die AND-Logik 1008 erzeugtes Signal s₁ gesteuert, sodass (a) die Schaltvorrichtung 1006 geschlossen ist, wenn das Signal s₁ aktiv gesetzt ist, und (b) die Schaltvorrichtung 1006 offen ist, wenn das Signal s₁ inaktiv gesetzt ist. Die AND-Logik 1008 ist derart ausgelegt, dass das Signal s₁ aktiv gesetzt ist, wenn und nur wenn jedes der folgenden Signale aktiv gesetzt ist: (a) das durch die Zelleneinheit 1002 empfangene Spaltensignal COL(X), (b) das durch die Zelleneinheit 1002 empfangene Zeilensignal ROW(Y) und (c) ein durch die OR-Logik 1010 erzeugtes Signal s₂, wobei X und Y der Spalte bzw. der Zeile der Zelleneinheit 1002 entsprechen.
Die OR-Logik 1010 empfängt das PWM-Signal und ein LSB-Signal (LSB: niedrigstwertiges Bit) als Eingaben. Das LSB-Signal ist aktiv gesetzt, wenn die Zelleneinheit 1002 einem niedrigstwertigen Bit des Ersatzwiderstands Reqv entspricht, und das LSB-Signal ist andernfalls inaktiv gesetzt. Zu jedem gegebenen Zeitpunkt entspricht nur eine Instanz der Zelleneinheit 1002 des Zelleneinheit-Arrays 802 dem niedrigstwertigen Bit des Ersatzwiderstands R_eqv. In einigen Ausführungsformen wird das LSB-Signal innerhalb der Zelleneinheit 1002 erzeugt, während die Zelleneinheit 1002 in anderen Ausführungsformen das LSB-Signal von dem DAC-Manager 804 oder einer anderen externen Quelle empfängt. Die OR-Logik 1010 ist derart ausgelegt, dass das Signal s₂ aktiv gesetzt ist, wenn eine der folgenden Bedingungen wahr ist: (a) das PWM-Signal ist aktiv gesetzt oder (b) das LSB-Signal ist inaktiv gesetzt.
Die resistive Vorrichtung 1004 weist einen Widerstand R₀ auf, der als Einheitswiderstand bezeichnet werden kann. Somit präsentiert die Zelleneinheit 1002 einen Widerstand von R₀ zwischen dem Spannungsrückkopplungsknoten 508 und Masse, wenn (a) sowohl das Spaltensignal COL<X> als auch das Zeilensignal ROW<Y> aktiv gesetzt sind und (b) das LSB-Signal inaktiv gesetzt ist. Darüber hinaus präsentiert die Zelleneinheit 1002 einen unendlichen Widerstand zwischen dem Spannungsrückkopplungsknoten 508 und Masse, wenn das Spaltensignal COL<X> und/oder das Zeilensignal ROW<Y> inaktiv gesetzt ist. Darüber hinaus präsentiert die Zelleneinheit 1002 einen Widerstand von R₀ zwischen dem Spannungsrückkopplungsknoten 508 und Masse, wie durch das PWM-Signal moduliert, wenn (a) sowohl das Spaltensignal COL<X> als auch das Zeilensignal ROW<Y> aktiv gesetzt sind und (b) das LSB-Signal aktiv gesetzt ist.
Die OR-Logik 1008 und die AND-Logik 1010 werden beispielsweise durch digitale und/oder analoge Elektronikelemente implementiert. In einigen Ausführungsformen werden die OR-Logik 1008 und die AND-Logik 1010 zumindest teilweise durch einen Prozessor (nicht gezeigt) implementiert, der Anweisungen beispielsweise in der Form von in einem Datenspeicher (nicht gezeigt) gespeicherter Software oder Firmware ausführt. Obgleich die OR-Logik 1008 und die AND-Logik 1010 in der Darstellung separate Elemente sind, können diese zwei Elemente teilweise oder vollständig kombiniert werden, ohne vom Schutzumfang hiervon abzuweichen. Darüber hinaus könnten die OR-Logik 1008 und die AND-Logik 1010 durch ein oder mehrere alternative Elemente zum Steuern der Schaltvorrichtung 1006 ersetzt werden, solange die Zelleneinheit 1002 den zuvor erwähnten Widerstand zwischen dem Spannungsrückkopplungsknoten 508 und Masse als Funktion des Spaltensignals COL<X>, des Zeilensignals ROW<Y> und des PWM-Signals präsentiert.
11 ist ein Blockdiagramm einer Zelleneinheit 1102, die eine weitere mögliche Ausführungsform der Zelleneinheit 902 von 9 ist. Die Zelleneinheit 1102 umfasst eine Instanz der resistiven Vorrichtung 1004, eine Instanz der Schaltvorrichtung 1006, OR-Logik 1108, AND-Logik 1110, OR-Logik 1112 und AND-Logik 1114. Die resistive Vorrichtung 1004 und die Schaltvorrichtung 1006 sind auf die gleiche Weise wie oben in Bezug auf die Zelleneinheit 1002 von 10 erörtert ausgelegt. Die Schaltvorrichtung 1006 in 11 wird durch ein durch die OR-Logik 1108 erzeugtes Signal s₁ gesteuert, sodass (a) die Schaltvorrichtung 1006 geschlossen ist, wenn das Signal s₁ aktiv gesetzt ist, und (b) die Schaltvorrichtung 1006 offen ist, wenn das Signal s₁ inaktiv gesetzt ist. Die OR-Logik 1108 ist dazu ausgelegt, dass Signal s₁ aktiv zu setzen, wenn entweder (a) ein Zeilensignal ROW(Y+1) aktiv gesetzt ist oder (b) ein Signal s₂ von der AND-Logik 1110 aktiv gesetzt ist. Das Zeilensignal ROW<Y+1> ist das Zeilensignal für die Zeile, die unmittelbar auf die Zeile der Zelleneinheit 1102 folgt. Beispielsweise beträgt Y, wenn sich die Zelleneinheit 1102 in Zeile 2 befindet, 2, und das Zeilensignal ROW<Y+1> ist dementsprechend das Zeilensignal ROW<3>. In Instanzen der Zelleneinheit 1102, die sich in der letzten Zeile, d. h. Zeile 15 des Zelleneinheit-Arrays 802 befinden, ist die OR-Logik 1108 weggelassen, und die Schaltvorrichtung 1006 wird durch das Signal s₂ anstatt das Signal s₁ gesteuert.
Die AND-Logik 1110 ist dazu ausgelegt, das Signal s₂ aktiv zu setzen, wenn und nur wenn jedes der folgenden Signale aktiv gesetzt ist: (a) das Zeilensignal ROW<Y> und (b) ein durch die AND-Logik 1112 erzeugte Signal s₃. Das Zeilensignal ROW<Y> ist das Zeilensignal der Zelleneinheit 1102. Beispielsweise beträgt Y, wenn sich die Zelleneinheit 1102 in Zeile 2 befindet, 2, und das Zeilensignal ROW<Y> ist ROW<2>.
Die OR-Logik 1112 ist dazu ausgelegt, dass Signal s₃ aktiv zu setzen, wenn entweder (a) ein Spaltensignal COL(X+1) aktiv gesetzt ist oder (b) ein Signal s₄ von der AND-Logik 1114 aktiv gesetzt ist. Das Spaltensignal COL<X+1> ist das Spaltensignal für die Spalte, die unmittelbar auf die Spalte der Zelleneinheit 1102 folgt. Beispielsweise beträgt X, wenn sich die Zelleneinheit 1102 in Spalte 4 befindet, 4, und das Spaltensignal COL<X+1> ist dementsprechend das Zeilensignal COL<5>. In Instanzen der Zelleneinheit 1102, die sich in der letzten Spalte, d. h. Spalte 15 des Zelleneinheit-Arrays 802 befinden, ist die OR-Logik 1112 weggelassen, und AND-Logik empfängt Signal s₄ anstatt Signal s₃ als Eingabe.
Die AND-Logik 1114 ist dazu ausgelegt, das Signal s₄ aktiv zu setzen, wenn und nur wenn jedes der folgenden Signale aktiv gesetzt ist: (a) das Spaltensignal COL<X> und (b) das PWM-Signal. Das Spaltensignal COL<X> ist das Spaltensignal der Zelleneinheit 1102. Beispielsweise beträgt X, wenn sich die Zelleneinheit 1102 in Spalte 4 befindet, 4, und das Spaltensignal COL<X> ist COL<4>.
Die OR-Logik 1108, die AND-Logik 1110, die OR-Logik 1112 und die AND-Logik 1114 werden beispielsweise durch digitale und/oder analoge Elektronikelemente implementiert. In einigen Ausführungsformen werden die OR-Logik 1108, die AND-Logik 1110, die OR-Logik 1112 und die AND-Logik 1114 zumindest teilweise durch einen Prozessor (nicht gezeigt) implementiert, der Anweisungen beispielsweise in der Form von in einem Datenspeicher (nicht gezeigt) gespeicherter Software oder Firmware ausführt. Obgleich die OR-Logik 1108, die AND-Logik 1110, die OR-Logik 1112 und die AND-Logik 1114 in der Darstellung separate Elemente sind, können zwei oder mehr dieser Elemente teilweise oder vollständig kombiniert werden, ohne vom Schutzumfang hiervon abzuweichen. Darüber hinaus könnten die OR-Logik 1108, die AND-Logik 1110, die OR-Logik 1112 und die AND-Logik 1114 durch ein oder mehrere alternative Elemente zum Steuern der Schaltvorrichtung 1006, die die gleiche Funktion wie die zuvor erwähnte Logik durchführen, ersetzt werden.
12 ist ein Blockdiagramm eines DAC-Managers 804, das den DAC-Manager detaillierter als in 8 zeigt. Der DAC-Manager 804 umfasst einen endlichen Automaten (FSM) 1202, einen ROW/COL-Decodierer 1204 (im Folgenden der Kürze halber als „Decodierer 1204“ bezeichnet), und einen Sigma-Delta-Modulator 1206 (im Folgenden der Kürze halber als „Modulator 1206“ bezeichnet). Obgleich der FSM 1202, der Decodierer 1204 und der Modulator 1206 in der Darstellung separate Elemente sind, sind in einigen Ausführungsformen zwei oder mehr dieser Elemente zumindest teilweise kombiniert. Die Elemente des DAC-Managers 804 werden beispielsweise durch analoge und/oder digitale Elektronikelemente gebildet. In einigen Ausführungsformen werden ein oder mehrere Elemente des DAC-Managers 804 zumindest teilweise durch einen Prozessor (nicht gezeigt) implementiert, der Anweisungen beispielsweise in der Form von in einem Datenspeicher (nicht gezeigt) gespeicherter Software oder Firmware ausführt.
Der DAC 804 ist dazu ausgelegt, ein Signal v_{out_T} sowie ein Signal HRES zu empfangen, um einen Ersatzwiderstand R_eqv des DAC 800 zu programmieren und dadurch den Betrag der Ausgangsspannung v_out zu steuern. Das Signal v_{out_T} spezifiziert einen gewünschten Betrag der Ausgangsspannung v_out. In dem Beispiel von 12 ist das Signal v_{out_T} ein Signal mit elf Bit, wenn die programmierbare Leistungsversorgung 100 in einem Hochauflösungsmodus arbeitet, und das Signal v_{out_T} ist ein Signal mit zehn Bit, wenn die programmierbare Leistungsversorgung 100 in einem Standardauflösungsmodus arbeitet. Die Anzahl der Bits des Signals v_{out_T} könnte jedoch ohne Abweichung vom Schutzumfang hiervon variieren. Das Signal HRES gibt an, ob die programmierbare Leistungsversorgung 100 in dem Hochauflösungsmodus oder in dem Standardauflösungsmodus arbeitet, wobei sich Auflösung in diesem Zusammenhang auf eine Auflösung des Betrags der Ausgangsspannung v_out bezieht. Beispielsweise ist der Betrag der Ausgangsspannung v_out in gewissen Ausführungsformen in dem Hochauflösungsmodus der programmierbaren Leistungsversorgung 100 in Inkrementen von 10 Millivolt programmierbar, und in dem Standardauflösungsmodus der programmierbaren Leistungsversorgung 100 ist die Ausgangsspannung v_out in Inkrementen von 20 Millivolt programmierbar. In der Ausführungsform von 12 arbeitet die programmierbare Leistungsversorgung 100 in dem Hochauflösungsmodus, wenn das Signal HRES aktiv gesetzt ist, und die programmierbare Leistungsversorgung 100 arbeitet in dem Standardauflösungsmodus, wenn das Signal HRES inaktiv gesetzt ist.
Der FSM 1202 ist dazu ausgelegt, Bits des Signals v_{out_T} je nach Zustand des Signals HRES zwischen dem Decodierer 1204 und dem Modulator 1206 zu teilen. Insbesondere teilt der FSM, wenn das Signal HRES inaktiv gesetzt ist, Bits des Signals v_{out_T} wie folgt: (a) Bits <1:0> werden zu dem Modulator 1206 geführt und (b) Bits <9:2> werden zu dem Decodierer 1204 geführt. Ist dagegen das Signal HRES aktiv gesetzt, so teilt der FSM 1202 Bits des Signals v_{out_T} wie folgt: (a) Bits <2:0> werden zu dem Modulator 1206 geführt und (b) Bits <10:3> werden zu dem Decodierer 1204 geführt. Der FSM 1202 könnte dazu ausgelegt sein, Bits des Signals v_{out_T} auf andere Weise zu teilen, ohne vom Schutzumfang hiervon abzuweichen.
Der Decodierer 1204 ist dazu ausgelegt, Spaltensignale COL und Zeilensignale ROW aktiv zu setzen, um einen Ersatzwiderstand Reqv des Zelleneinheit-Arrays 802 zu erreichen, wie spezifiziert durch die Bits des Signals v_{out_T}, die zu dem Decodierer 1204 geführt werden, d. h. durch Bits <9:2> des Signals v_{out_T} in dem Standardauflösungsmodus und durch Bits <10:3> des Signals v_{out_T} in dem Hochauflösungsmodus. In einigen Ausführungsformen ist der Decodierer 1204 dazu ausgelegt, Spaltensignale COL und Zeilensignale ROW unter Verwendung eines Thermometercodierungsprozesses aktiv zu setzen, wobei Zelleneinheiten 902 nacheinander nach Spalte und Zeile als Reaktion auf eine Änderung des Signals v_{out_T} aktiviert oder deaktiviert werden, wobei eine Zelleneinheit 902 aktiviert wird, wenn sie einen Widerstand R₀ zwischen dem Spannungsrückkopplungsknoten 508 und Masse präsentiert, und eine Zelleneinheit 902 deaktiviert wird, wenn sie einen unendlichen Widerstand zwischen dem Spannungsrückkopplungsknoten 508 und Masse präsentiert. In gewissen Ausführungsformen ist der Decodierer 1204 dazu ausgelegt, Zelleneinheiten 902 der Reihe nach zu aktivieren, beginnend bei Spalte 0, Zeile 0, fortschreitend durch jede Spalte ab Zeile 0, und dann fortschreitend zu nachfolgenden Zeilen, wie erforderlich, um einen durch Bits <9:2> oder Bits <10:3> des Signals v_{out_T} spezifizierten Ersatzwiderstand zu erreichen.
Beispielsweise sei angenommen, dass Bits <9:2> oder Bits <10:3> des Signals v_{out_T} spezifizieren, dass R_eqv R₀/18 beträgt, was (a) einer Aktivierung von 18 Zelleneinheiten 902 des Zelleneinheit-Arrays 802 und (b) einer Deaktivierung von 238 Zelleneinheiten 902 des Zelleneinheit-Arrays 802 entspricht. Der Decodierer 1204 würde Spaltensignale COL und Zeilensignale ROW derart erzeugen, dass (a) Zelleneinheiten 902 aller 16 Spalten von Zeile 0 aktiviert sind, (b) Zelleneinheiten 902 von Spalten 0 und 1 von Zeile 1 aktiviert sind und (c) alle übrigen Zelleneinheiten 902 deaktiviert sind. In diesem Beispiel würde die Zelleneinheiten 902 in Spalte 1, Zeile 1 dem niedrigstwertigen Bit des Ersatzwiderstands R_eqv entsprechen. Als weiteres Beispiel sei angenommen, dass Bits <9:2> oder Bits <10:3> des Signals v_{out_T} spezifizieren, dass Reqv R₀/35 beträgt, was (a) einer Aktivierung von 35 Zelleneinheiten 902 des Zelleneinheit-Arrays 802 und (b) einer Deaktivierung von 221 Zelleneinheiten 902 des Zelleneinheit-Arrays 802 entspricht. Der Decodierer 1204 würde Spaltensignale COL und Zeilensignale ROW derart erzeugen, dass (a) Zelleneinheiten 902 aller 16 Spalten von Zeile 0 aktiviert sind, (b) Zelleneinheiten 902 aller 16 Spalten von Zeile 1 aktiviert sind und (c) Zelleneinheiten 902 von Spalten 0, 1 und 2 von Zeile 2 aktiviert sind und (d) alle übrigen Zelleneinheiten 902 deaktiviert sind. In diesem Beispiel würde die Zelleneinheiten 902 in Spalte 2, Zeile 2 dem niedrigstwertigen Bit des Ersatzwiderstands R_eqv entsprechen. 13 ist ein Graph 1300, der einen Beispiel dafür darstellt, wie der Decodierer 1204 Spaltensignale COL und Zeilensignal ROW erzeugen könnte, wenn die Zelleneinheiten 902 wie in 11 dargestellt implementiert sind. Der Betrag der Ausgangsspannung V_out nimmt entlang des Graphen 1300 von links nach rechts zu und der Betrag der Ausgangsspannung V_out nimmt entlang des Graphen 1300 von rechts nach links ab.
Unter erneuter Bezugnahme auf 12 ist der Decodierer 1204 darüber hinaus dazu ausgelegt, bei jeder Aktivsetzung eines Taktsignals CLK₁ eine Aktivsetzung von Spaltensignalen COL und Zeilensignalen ROW als Reaktion auf Bits <9:2> oder Bits <10:3> des Signals v_{out_T} zu aktualisieren. Dementsprechend ist die Frequenz, bei der der Decodierer 1204 auf eine Änderung des Signals v_{out_T} reagiert, gleich einer Frequenz des Taktsignals CLK₁.
Der Modulator 1206 ist ein Sigma-Delta-Modulator, der dazu ausgelegt ist, gemäß einem Taktsignal zu arbeiten, um das PWM-Signal so zu erzeugen, dass ein durchschnittlicher Tastgrad des PWM-Signals durch die Bits des Signals v_{out_T}, die zu dem Modulator 1206 geführt werden, d. h. durch Bits <1:0> des Signals v_{out_T} in dem Standardauflösungsmodus und durch Bits <2:0> des Signals v_{out_T} in dem Hochauflösungsmodus. Ein Taktsignal CLK₂ weist eine signifikant höhere Frequenz als das Taktsignal CLK₁ auf. Wie oben erörtert, entspricht zu jedem gegebenen Zeitpunkt eine Instanz einer Zelleneinheit 902 des Zelleneinheit-Arrays 802 dem niedrigstwertigen Bit des Ersatzwiderstands R_eqv, und das durch den Modulator 1206 erzeugte PWM-Signal moduliert R₀ dieser bestimmten Zelleneinheit 902 gemäß Bits <1:0> oder <2:0> des Signals v_{out_T}, sodass der Widerstand dieser bestimmten Zelleneinheit (z. B. die resistive Vorrichtung 1004) wiederholt mit dem Spannungsrückkopplungsknoten 508 gekoppelt und von diesem entkoppelt wird. Somit kann der durch diese bestimmte Instanz einer Zelleneinheit 902 präsentierte Widerstand als Funktion des durchschnittlichen Tastgrads des PWM-Signals zwischen R₀ und unendlich variieren, anstatt auf entweder R₀ oder unendlich beschränkt zu sein. Diese Fähigkeit zur Feinsteuerung des Widerstands der Instanz einer Zelleneinheiten 902, entsprechend dem niedrigstwertigen Bit des Ersatzwiderstands R_eqv, ermöglicht, dass der DAC 800 eine hohe Auflösung des programmierten Werts von R_eqv erreicht, was wiederum eine hohe Auflösung des programmierten Betrags der Ausgangsspannung v_out ermöglicht.
Unter erneuter Bezugnahme auf 1 ist die Steuerung 102 derart ausgelegt, dass das Stromsteuersubsystem 110 und das Spannungssteuersubsystem 112 logisch in Reihe geschaltet anstatt logisch parallel geschaltet sind. Insbesondere erzeugt das Stromsteuersubsystem 110 das Stromfehlersignal i_err, und das Spannungssteuersubsystem 112 erzeugt das Spannungsfehlersignal v_err teilweise basierend auf dem Stromfehlersignal i_err, sodass die Leistungsstufe 104 während des Konstantstrombetriebsmodus der programmierbaren Leistungsversorgung 100 durch die Reihenschaltung des Stromsteuersubsystems 110 und des Spannungssteuersubsystems 112 gesteuert wird. Darüber hinaus sind das Stromsteuersubsystem 110 und das Spannungssteuersubsystem 112 dazu ausgelegt, gleichzeitig zu arbeiten, während die Steuerung 102 den Betrieb der programmierbaren Leistungsversorgung 100 steuert. Insbesondere erzeugen das Spannungssteuersubsystem 112 und das Stromsteuersubsystem 110 das Spannungsfehlersignal v_err bzw. das Stromfehlersignal i_err gleichzeitig während des Betriebs der Steuerung 102, obgleich das Stromsteuersubsystem 110 dazu ausgelegt ist, den Fluss des Stromfehlersignal i_err zu dem Spannungssteuersubsystem 112 während des Konstantspannungsbetriebs der programmierbaren Leistungsversorgung 100 zu sperren. Eine solche Reihenkonfiguration der zwei Steuersubsysteme der Steuerung 102, sowie ihr gleichzeitiger Betrieb, fördern vorteilhafterweise die strenge Regelung der Ausgangsspannung v_out und/oder des Ausgangsstroms i_out, wenn die programmierbare Leistungsversorgung 100 zwischen Konstantspannungs- und Konstantstrombetriebsmodi übergeht.
14 ist ein Blockdiagramm eines programmierbaren USB-Leistungssystems 1400, das eine mögliche Anwendung der programmierbaren Leistungsversorgung 100 ist. Es versteht sich jedoch, dass die programmierbare Leistungsversorgung 100 nicht auf diese Anwendung beschränkt ist und die programmierbare Leistungsversorgung 100 in vielen anderen Anwendungen verwendet werden könnte, um einen programmierbaren Betrag einer Ausgangsspannung und/oder eines Ausgangsstroms zu erreichen.
Das programmierbare USB-Leistungssystem 1400 umfasst eine Instanz der programmierbaren Leistungsversorgung 100, einen USB-Stecker oder -Anschluss 1402, ein USB-Kabel 1404, ein Mobiltelefon 1406 und eine USB-Steuerung 1408. Einzelheiten der programmierbaren Leistungsversorgung 100 sind in 12 nicht gezeigt. In einigen Ausführungsformen umfasst der USB-Stecker oder -Anschluss 1402 einen USB-C-Stecker. Das Mobiltelefon 1406 wirkt als Last an der programmierbaren Leistungsversorgung 100 und das Mobiltelefon 1406 ist dementsprechend über den USB-Stecker oder -Anschluss 1402 und das USB Kabel 1404 elektrisch mit dem Ausgangsleistungsknoten 108 gekoppelt. Die USB-Steuerung 1408 ist dazu ausgelegt, ein Signal v_{out_T} und einen Referenzstromwert 406 an die programmierbare Leistungsversorgung 100 zu liefern, um den Betrag der Ausgangsspannung v_out bzw. des Ausgangsstroms i_out beispielsweise basierend auf Stromanforderungen des Mobiltelefons 1406 gemäß dem USB-Power-Delivery-Standard zu programmieren. Beispielsweise sind einige Ausführungsformen der USB-Steuerung 1408 dazu ausgelegt, das Signal V_{out T} und den Referenzstromwert 406 gemäß dem aktuellen Ladezustand einer Batterie (nicht gezeigt) des Mobiltelefons 1406 während des Ladens der Batterie zu variieren. Eine oder mehrere Kommunikationsleitungen 1410 koppeln die USB-Steuerung 1408 optional kommunikativ mit dem USB-Stecker oder -Anschluss 1402, sodass die USB-Steuerung 1408 über das USB-Kabel 1404 mit dem Mobiltelefon 1406 kommunizieren kann. Das Mobiltelefon 1406 könnte durch eine andere Art von USB-Vorrichtung ersetzt werden, ohne vom Schutzumfang hiervon abzuweichen.
Änderungen können an den obigen Verfahren, Vorrichtungen und Systemen vorgenommen werden, ohne vom Schutzumfang hiervon abzuweichen. Somit sei angemerkt, dass der in der obigen Beschreibung enthaltene und in den begleitenden Zeichnungen gezeigte Erfindungsgegenstand als veranschaulichend und nicht in einem einschränkenden Sinne interpretiert werden sollte. Die folgenden Ansprüche sollen vorliegend beschriebene allgemeine und spezielle Merkmale sowie alle Aussagen über den Schutzumfang des vorliegenden Verfahrens und Systems abdecken, die sprachlich gesehen unter diese fallen könnten.

Claims

Verfahren zum Steuern einer Leistungsversorgung, das Folgendes umfasst: Erzeugen eines Stromfehlersignals, das eine Differenz zwischen (a) einem Betrag eines Ausgangsstroms der Leistungsversorgung und (b) einem Betrag eines Referenzstromwerts repräsentiert; und Bereitstellen des Stromfehlersignals zur Einspeisung in einen Spannungsrückkopplungsknoten der Leistungsversorgung.
Verfahren nach Anspruch 1, ferner umfassend Sperren des Flusses des Stromfehlersignals zu dem Spannungsrückkopplungsknoten als Reaktion darauf, dass der Betrag des Ausgangsstroms den Betrag des Referenzstromwerts überschreitet.
Verfahren nach Anspruch 1 oder 2, ferner umfassend Sperren des Flusses des Stromfehlersignals zu dem Spannungsrückkopplungsknoten als Reaktion auf den Ablauf einer Verzögerungsdauer, die dadurch ausgelöst wird, dass der Betrag des Ausgangsstroms den Betrag des Referenzstromwerts überschreitet.
Verfahren nach einem der Ansprüche 1 bis 3, ferner umfassend Freigeben des Flusses des Stromfehlersignals zu dem Spannungsrückkopplungsknoten als Reaktion darauf, dass der Betrag des Ausgangsstroms den Betrag des Referenzstromwerts nicht überschreitet.
Verfahren nach einem der Ansprüche 1 bis 4, wobei der Spannungsrückkopplungsknoten der Leistungsversorgung ein Widerstandsteilerknoten ist.
Verfahren nach Anspruch 5, ferner umfassend Variieren eines Widerstands einer elektrisch mit dem Widerstandsteilerknoten gekoppelten resistiven Vorrichtung, um einen Betrag einer Ausgangsspannung der Leistungsversorgung zu ändern.
Verfahren nach Anspruch 6, wobei die resistive Vorrichtung einen Sigma-Delta-Digital-Analog-Wandler (DAC) umfasst.
Verfahren nach Anspruch 7, ferner umfassend wiederholtes Koppeln und Entkoppeln eines Einheitswiderstands des Sigma-Delta-DAC des Widerstandsteilerknotens.
Verfahren nach einem der Ansprüche 1 bis 8, wobei die Leistungsversorgung Teil eines programmierbaren Universal-Serial-Bus(USB)-Leistungssystems ist.
Steuerung für eine Leistungsversorgung, die Folgendes umfasst: ein Stromsteuersubsystem, ausgelegt zum Regeln eines Betrags eines Ausgangsstroms der Leistungsversorgung; und ein Spannungssteuersubsystem, ausgelegt zum Regeln eines Betrags einer Ausgangsspannung der Leistungsversorgung, wobei das Spannungssteuersubsystem mit dem Stromsteuersubsystem logisch in Reihe geschaltet ist.
Steuerung nach Anspruch 10, wobei das Stromsteuersubsystem und das Spannungssteuersubsystem dazu ausgelegt sind, gleichzeitig zu arbeiten, während die Steuerung den Betrieb der Leistungsversorgung steuert.
Steuerung nach Anspruch 10 oder 11, wobei: das Spannungssteuersubsystem ferner dazu ausgelegt ist, ein Spannungsfehlersignal zu erzeugen, das eine Differenz zwischen (a) einer Spannung an einem Spannungsrückkopplungsknoten und (b) einem Referenzspannungswert repräsentiert; und das Stromsteuersubsystem ferner zu Folgendem ausgelegt ist: Erzeugen eines Stromfehlersignals, das eine Differenz zwischen (a) dem Betrag des Ausgangsstroms der Leistungsversorgung und (b) dem Betrag eines Referenzstromwerts repräsentiert, und Einspeisen des Stromfehlersignals in den Spannungsrückkopplungsknoten.
Steuerung nach Anspruch 12, wobei das Stromsteuersubsystem eine Umschaltschaltungsanordnung umfasst, ausgelegt zum Sperren des Flusses des Stromfehlersignals zu dem Spannungsrückkopplungsknoten zumindest teilweise basierend auf einer Beziehung zwischen (a) dem Betrag des Ausgangsstroms der Leistungsversorgung und (b) dem Betrag des Referenzstromwerts.
Steuerung nach einem der Ansprüche 10 bis 13, wobei: das Spannungssteuersubsystem einen Sigma-Delta-Digital-Analog-Wandler (DAC) umfasst, der elektrisch mit dem Spannungsrückkopplungsknoten gekoppelt ist; und das Spannungssteuersubsystem dazu ausgelegt ist, den Betrag der Ausgangsspannung durch Ändern eines Ersatzwiderstands des Sigma-Delta-DAC zu ändern.
Programmierbare Leistungsversorgung, die Folgendes umfasst: ein Spannungssteuersubsystem, ausgelegt zum Erzeugen eines Spannungsfehlersignals, das eine Differenz zwischen (a) einer Spannung an einem Spannungsrückkopplungsknoten und (b) einem Referenzspannungswert repräsentiert; ein Stromsteuersubsystem, das zu Folgendem ausgelegt ist: Erzeugen eines Stromfehlersignals, das eine Differenz zwischen (a) einem Betrag eines Ausgangsstroms der Leistungsversorgung und (b) einem Betrag eines Referenzstromwerts repräsentiert, und Einspeisen des Stromfehlersignals in den Spannungsrückkopplungsknoten; und Leistungsstufe, ausgelegt zum Arbeiten gemäß dem Spannungsfehlersignal.
Programmierbare Leistungsversorgung nach Anspruch 15, wobei das Stromsteuersubsystem eine Umschaltschaltungsanordnung umfasst, ausgelegt zum Sperren des Flusses des Stromfehlersignals zu dem Spannungsrückkopplungsknoten zumindest teilweise basierend auf einer Beziehung zwischen (a) dem Betrag des Ausgangsstroms der Leistungsversorgung und (b) dem Betrag des Referenzstromwerts.
Programmierbare Leistungsversorgung nach Anspruch 16, wobei die Umschaltschaltungsanordnung ferner dazu ausgelegt ist, das Sperren des Flusses des Stromfehlersignals zu dem Spannungsrückkopplungsknoten bis zum Ablauf einer Verzögerungsdauer zu verzögern.
Programmierbare Leistungsversorgung nach einem der Ansprüche 15 bis 17, wobei: das Spannungssteuersubsystem einen Sigma-Delta-Digital-Analog-Wandler (DAC) umfasst, der elektrisch mit dem Spannungsrückkopplungsknoten gekoppelt ist; und das Spannungssteuersubsystem dazu ausgelegt ist, den Betrag einer Ausgangsspannung der programmierbaren Leistungsversorgung durch Ändern eines Ersatzwiderstands des Sigma-Delta-DAC zu ändern.
Verfahren nach einem der Ansprüche 15 bis 18, wobei die programmierbare Leistungsversorgung Teil eines programmierbaren Universal-Serial-Bus (USB)-Leistungssystems ist.