JPH0583940A - スイツチング電源装置 - Google Patents
スイツチング電源装置Info
- Publication number
- JPH0583940A JPH0583940A JP26722391A JP26722391A JPH0583940A JP H0583940 A JPH0583940 A JP H0583940A JP 26722391 A JP26722391 A JP 26722391A JP 26722391 A JP26722391 A JP 26722391A JP H0583940 A JPH0583940 A JP H0583940A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- diode
- capacitor
- parallel
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 部分共振型スイッチングレギュレータのコス
トの低減、及び損失の低減を図る。 【構成】 直流電源１に対して第１の絶縁ゲート型ＦＥ
Ｔ２とリアクトル３とトランス６の１次巻線４と第２の
絶縁ゲート型ＦＥＴ５との直列回路を接続する。１次巻
線４及びリアクトル３に並列にコンデンサＣ3 を第３及
び第４ののＦＥＴ７、８を介して並列に接続する。２次
巻線９に並列にダイオード１９を介してリアクトル１８
を接続する。リアクトル１８はオフ期間にエネルギーを
蓄積し、オン期間に負荷側に放出する。第１及び第２の
ＦＥＴ２、５は一定周期でオン・オフ制御する。第３及
び第４のＦＥＴ７、８はオフ期間の一部でオン制御す
る。
トの低減、及び損失の低減を図る。 【構成】 直流電源１に対して第１の絶縁ゲート型ＦＥ
Ｔ２とリアクトル３とトランス６の１次巻線４と第２の
絶縁ゲート型ＦＥＴ５との直列回路を接続する。１次巻
線４及びリアクトル３に並列にコンデンサＣ3 を第３及
び第４ののＦＥＴ７、８を介して並列に接続する。２次
巻線９に並列にダイオード１９を介してリアクトル１８
を接続する。リアクトル１８はオフ期間にエネルギーを
蓄積し、オン期間に負荷側に放出する。第１及び第２の
ＦＥＴ２、５は一定周期でオン・オフ制御する。第３及
び第４のＦＥＴ７、８はオフ期間の一部でオン制御す
る。
Description
【０００１】
【産業上の利用分野】本発明は、ゼロボルトスイッチン
グが可能なスイッチング電源装置に関する。
グが可能なスイッチング電源装置に関する。
【０００２】
【従来の技術】トランスとスイッチング素子とを直列に
接続し、スイッチング素子をオン・オフ制御することに
よってトランスの２次側に交流を発生させ、これを整流
することによって直流出力を得るスイッチングレギュレ
ータは広く使用されている。しかし、この種のスイッチ
ングレギュレータにおいては、スイッチング素子のオフ
転換期間及びオン転換期間に電流波形と電圧波形との重
なり合いが生じ、これに基づく電力損失が生じる。
接続し、スイッチング素子をオン・オフ制御することに
よってトランスの２次側に交流を発生させ、これを整流
することによって直流出力を得るスイッチングレギュレ
ータは広く使用されている。しかし、この種のスイッチ
ングレギュレータにおいては、スイッチング素子のオフ
転換期間及びオン転換期間に電流波形と電圧波形との重
なり合いが生じ、これに基づく電力損失が生じる。
【０００３】この種の問題を解決するために共振型スイ
ッチングレギュレータが研究されている。共振型スイッ
チングレギュレータでは、トランスのインダクタンス及
び／又は共振用リアクトルのインダクタンスとスイッチ
ング素子の寄生容量及び／又は共振用コンデンサの容量
との共振によってスイッチング素子の両端子間電圧波形
が決定され、スイッチング素子の両端子間電圧波形は正
弦波になり、ゼロボルトスイッチングが可能である。し
かし、出力電圧を制御すると、スイッチング周波数が変
化するという問題、及びスイッチング素子等に高い電圧
が印加されるという問題、及び制御が複雑になるという
問題がある。
ッチングレギュレータが研究されている。共振型スイッ
チングレギュレータでは、トランスのインダクタンス及
び／又は共振用リアクトルのインダクタンスとスイッチ
ング素子の寄生容量及び／又は共振用コンデンサの容量
との共振によってスイッチング素子の両端子間電圧波形
が決定され、スイッチング素子の両端子間電圧波形は正
弦波になり、ゼロボルトスイッチングが可能である。し
かし、出力電圧を制御すると、スイッチング周波数が変
化するという問題、及びスイッチング素子等に高い電圧
が印加されるという問題、及び制御が複雑になるという
問題がある。
【０００４】一方、スイッチング素子に並列にコンデン
サを接続し、ターンオフ時に共振動作でコンデンサを充
電してサージ電圧を吸収すると共に、スイッチング素子
の両端子間電圧の立上りを遅延させてスイッチング損失
を低減させ、その後、コンデンサのエネルギーを電源に
帰還させる方式の部分共振型スイッチングレギュレータ
が提案されている。
サを接続し、ターンオフ時に共振動作でコンデンサを充
電してサージ電圧を吸収すると共に、スイッチング素子
の両端子間電圧の立上りを遅延させてスイッチング損失
を低減させ、その後、コンデンサのエネルギーを電源に
帰還させる方式の部分共振型スイッチングレギュレータ
が提案されている。
【０００５】
【発明が解決しようとする課題】しかし、従来の部分共
振型スイッチングレギュレータでは共振用コンデンサの
エネルギーを電源に帰還させるために生じる電力損失が
効率の低下を招く。また、従来の部分共振型スイッチン
グレギュレータは特殊な回路構成となるために必然的に
コスト高になった。
振型スイッチングレギュレータでは共振用コンデンサの
エネルギーを電源に帰還させるために生じる電力損失が
効率の低下を招く。また、従来の部分共振型スイッチン
グレギュレータは特殊な回路構成となるために必然的に
コスト高になった。
【０００６】そこで、本発明の目的は高効率化及び低コ
スト化が可能なスイッチング電源装置を提供することに
ある。
スト化が可能なスイッチング電源装置を提供することに
ある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
の本発明は、直流電源と、前記直流電源の一端と他端と
の間に接続されたトランスの１次巻線と、前記直流電源
の一端と前記１次巻線の一端との間に接続された第１の
スイッチング素子と、前記１次巻線の他端と前記直流電
源の他端との間に接続された第２のスイッチング素子
と、前記第１のスイッチング素子と一体に形成されたダ
イオード又は独立のダイオードから成り、前記第１のス
イッチング素子に並列に接続されている第１のダイオー
ドと、前記第１のスイッチング素子の寄生容量又は独立
のコンデンサから成り、前記スイッチング素子に対して
並列に接続されている第１のコンデンサと、前記第２の
スイッチング素子と一体に形成されたダイオード又は独
立のダイオードから成り、前記第２のスイッチング素子
に並列に接続されている第２のダイオードと、前記第２
のスイッチング素子の寄生容量又は独立のコンデンサか
ら成り、前記第２のスイッチング素子に並列に接続され
た第２のコンデンサと、前記１次巻線のインダクタンス
及び／又は独立のインダクタンス素子から成り、前記第
１及び第２のスイッチング素子に対して直列に接続され
ている共振用インダクタンスと、前記１次巻線に対して
第３のスイッチング素子を介して並列に接続され且つ前
記第１及び第２のコンデンサよりも大きな静電容量を有
している第３のコンデンサと、前記第３のスイッチング
素子に一体に形成されたダイオード又は独立のダイオー
ドから成り、前記第３のスイッチング素子に対して並列
に接続されている第３のダイオードと、前記トランスの
２次巻線と、前記２次巻線に接続された整流平滑回路
と、前記第１及び第２のスイッチング素子をオン・オフ
制御する第１の制御パルスと前記第１及び第２のスイッ
チング素子のオフ期間の開始時点よりも後の時点と前記
オフ期間の終了時よりも前の時点との間で前記第３のス
イッチング素子をオン制御するための第２の制御パルス
とを形成するスイッチ制御回路と、前記２次巻線に並列
に接続されたリアクトルと、前記リアクトルに直列に接
続され且つ前記２次巻線の誘起電圧に基づいて前記整流
平滑回路に電流が流れない期間に前記２次巻線の誘起電
圧で順バイアスされる向きを有しているリアクトル用ダ
イオードとを備えたことを特徴とするスイッチング電源
装置に係わるものである。
の本発明は、直流電源と、前記直流電源の一端と他端と
の間に接続されたトランスの１次巻線と、前記直流電源
の一端と前記１次巻線の一端との間に接続された第１の
スイッチング素子と、前記１次巻線の他端と前記直流電
源の他端との間に接続された第２のスイッチング素子
と、前記第１のスイッチング素子と一体に形成されたダ
イオード又は独立のダイオードから成り、前記第１のス
イッチング素子に並列に接続されている第１のダイオー
ドと、前記第１のスイッチング素子の寄生容量又は独立
のコンデンサから成り、前記スイッチング素子に対して
並列に接続されている第１のコンデンサと、前記第２の
スイッチング素子と一体に形成されたダイオード又は独
立のダイオードから成り、前記第２のスイッチング素子
に並列に接続されている第２のダイオードと、前記第２
のスイッチング素子の寄生容量又は独立のコンデンサか
ら成り、前記第２のスイッチング素子に並列に接続され
た第２のコンデンサと、前記１次巻線のインダクタンス
及び／又は独立のインダクタンス素子から成り、前記第
１及び第２のスイッチング素子に対して直列に接続され
ている共振用インダクタンスと、前記１次巻線に対して
第３のスイッチング素子を介して並列に接続され且つ前
記第１及び第２のコンデンサよりも大きな静電容量を有
している第３のコンデンサと、前記第３のスイッチング
素子に一体に形成されたダイオード又は独立のダイオー
ドから成り、前記第３のスイッチング素子に対して並列
に接続されている第３のダイオードと、前記トランスの
２次巻線と、前記２次巻線に接続された整流平滑回路
と、前記第１及び第２のスイッチング素子をオン・オフ
制御する第１の制御パルスと前記第１及び第２のスイッ
チング素子のオフ期間の開始時点よりも後の時点と前記
オフ期間の終了時よりも前の時点との間で前記第３のス
イッチング素子をオン制御するための第２の制御パルス
とを形成するスイッチ制御回路と、前記２次巻線に並列
に接続されたリアクトルと、前記リアクトルに直列に接
続され且つ前記２次巻線の誘起電圧に基づいて前記整流
平滑回路に電流が流れない期間に前記２次巻線の誘起電
圧で順バイアスされる向きを有しているリアクトル用ダ
イオードとを備えたことを特徴とするスイッチング電源
装置に係わるものである。
【０００８】なお、請求項２に示すように、第３のコン
デンサに直列に第４のスイッチング素子を接続すること
ができる。
デンサに直列に第４のスイッチング素子を接続すること
ができる。
【０００９】また、請求項３に示すように、トランスに
３次巻線を設け、これをダイオードを介して第３のコン
デンサに並列に接続することができる。また、請求項４
に示すように、３次巻線に直列に第３のスイッチング素
子を接続し、第３のコンデンサを１次巻線にダイオード
を介して並列接続することができる。
３次巻線を設け、これをダイオードを介して第３のコン
デンサに並列に接続することができる。また、請求項４
に示すように、３次巻線に直列に第３のスイッチング素
子を接続し、第３のコンデンサを１次巻線にダイオード
を介して並列接続することができる。
【００１０】
【作用】請求項１の第１及び第２のスイッチング素子は
変換用スイッチング素子であり、一般の他励スイッチン
グレギュレータと同様にオン・オフ動作する。共振用イ
ンダクタンスと第１及び第２のコンデンサは比較的高い
周波数で共振する。従って、第１及び第２のスイッチン
グ素子の短いターンオフ期間及びターンオン期間におい
て第１及び第２のスイッチング素子の電圧が正弦波に沿
って変化する。第３のコンデンサ及び第３のスイッチン
グ素子は第１及び第２のコンデンサのエネルギー放出を
制御する。２次巻線に並列に接続されたリアクトルはオ
フ期間に第１及び第２のコンデンサから放出されたエネ
ルギーを蓄積する機能を有する。ここに蓄積されたエネ
ルギーはオン期間に負荷側に放出される。請求項２の第
４のスイッチング素子は第３のスイッチング素子と同様
に動作し、電圧分担軽減機能を有する。
変換用スイッチング素子であり、一般の他励スイッチン
グレギュレータと同様にオン・オフ動作する。共振用イ
ンダクタンスと第１及び第２のコンデンサは比較的高い
周波数で共振する。従って、第１及び第２のスイッチン
グ素子の短いターンオフ期間及びターンオン期間におい
て第１及び第２のスイッチング素子の電圧が正弦波に沿
って変化する。第３のコンデンサ及び第３のスイッチン
グ素子は第１及び第２のコンデンサのエネルギー放出を
制御する。２次巻線に並列に接続されたリアクトルはオ
フ期間に第１及び第２のコンデンサから放出されたエネ
ルギーを蓄積する機能を有する。ここに蓄積されたエネ
ルギーはオン期間に負荷側に放出される。請求項２の第
４のスイッチング素子は第３のスイッチング素子と同様
に動作し、電圧分担軽減機能を有する。
【００１１】請求項３及び４の３次巻線は第３のコンデ
ンサの充電電源として機能する。
ンサの充電電源として機能する。
【００１２】
【第１の実施例】次に、図１〜図４を参照して本発明の
第１の実施例のスイッチング電源装置を説明する。図１
において、例えば交流電源に接続された整流平滑回路か
ら成る直流電源１の一端と他端との間に第１のＦＥＴ２
と共振用リアクトル３とトランス６の１次巻線４と第２
のＦＥＴ５との直列回路が接続されている。第１及び第
２のＦＥＴ２、５は、夫々サブストレートをソースに接
続したＮチャンネル絶縁ゲート型（ＭＯＳ）電界効果ト
ランジスタであり、等価的に図示されているように第１
及び第２のスイッチング素子Ｑ1 、Ｑ2 と第１及び第２
のダイオードＤ1 、Ｄ2 と第１及び第２のコンデンサＣ
1 、Ｃ2 を含んでいる。第１及び第２のダイオードＤ1
、Ｄ2 はソース・ドレイン間に接続された内蔵ダイオ
ードであり、第１及び第２のコンデンサＣ1 、Ｃ2 はド
レイン・ソース間の寄生容量である。１次巻線４はイン
ダクタンスを有し、このインダクタンスと共振用リアク
トル３のインダクタンスとの和の共振用インダクタンス
Ｌr が第１及び第２のコンデンサＣ1 、Ｃ2 との和の共
振用キャパシタンスＣr と高い周波数で共振する。
第１の実施例のスイッチング電源装置を説明する。図１
において、例えば交流電源に接続された整流平滑回路か
ら成る直流電源１の一端と他端との間に第１のＦＥＴ２
と共振用リアクトル３とトランス６の１次巻線４と第２
のＦＥＴ５との直列回路が接続されている。第１及び第
２のＦＥＴ２、５は、夫々サブストレートをソースに接
続したＮチャンネル絶縁ゲート型（ＭＯＳ）電界効果ト
ランジスタであり、等価的に図示されているように第１
及び第２のスイッチング素子Ｑ1 、Ｑ2 と第１及び第２
のダイオードＤ1 、Ｄ2 と第１及び第２のコンデンサＣ
1 、Ｃ2 を含んでいる。第１及び第２のダイオードＤ1
、Ｄ2 はソース・ドレイン間に接続された内蔵ダイオ
ードであり、第１及び第２のコンデンサＣ1 、Ｃ2 はド
レイン・ソース間の寄生容量である。１次巻線４はイン
ダクタンスを有し、このインダクタンスと共振用リアク
トル３のインダクタンスとの和の共振用インダクタンス
Ｌr が第１及び第２のコンデンサＣ1 、Ｃ2 との和の共
振用キャパシタンスＣr と高い周波数で共振する。
【００１３】第３のコンデンサＣ3 の一端が第３のＦＥ
Ｔ７と共振用リアクトル３を介して１次巻線４の一端に
接続され、また第３のコンデンサＣ3 の他端が第４のＦ
ＥＴ８を介して１次巻線４の他端に接続されている。第
３のコンデンサＣ3 は第１及び第２のコンデンサＣ1 、
Ｃ2 に比べて十分に大きな静電容量を有する。第３及び
第４のＦＥＴ７、８は夫々サブストレートをソースに接
続したＮチャンネル絶縁ゲート型（ＭＯＳ）電界効果ト
ランジスタであり、第３及び第４のスイッチング素子Ｑ
3 、Ｑ4 と第３及び第４のダイオードＤ3 、Ｄ4 と、寄
生容量コンデンサＣ4 、Ｃ5 とを含む。第３及び第４の
ダイオードＤ3 、Ｄ4 はソース・ドレイン間に並列接続
されている。
Ｔ７と共振用リアクトル３を介して１次巻線４の一端に
接続され、また第３のコンデンサＣ3 の他端が第４のＦ
ＥＴ８を介して１次巻線４の他端に接続されている。第
３のコンデンサＣ3 は第１及び第２のコンデンサＣ1 、
Ｃ2 に比べて十分に大きな静電容量を有する。第３及び
第４のＦＥＴ７、８は夫々サブストレートをソースに接
続したＮチャンネル絶縁ゲート型（ＭＯＳ）電界効果ト
ランジスタであり、第３及び第４のスイッチング素子Ｑ
3 、Ｑ4 と第３及び第４のダイオードＤ3 、Ｄ4 と、寄
生容量コンデンサＣ4 、Ｃ5 とを含む。第３及び第４の
ダイオードＤ3 、Ｄ4 はソース・ドレイン間に並列接続
されている。
【００１４】トランス６の２次巻線９は、２つのダイオ
ード１０、１１と平滑用リアクトル１２と平滑用コンデ
ンサ１３とから成る整流平滑回路１４を介して一対の出
力端子１５、１６に接続されている。一対の出力端子１
５、１６間には負荷１７が接続されている。
ード１０、１１と平滑用リアクトル１２と平滑用コンデ
ンサ１３とから成る整流平滑回路１４を介して一対の出
力端子１５、１６に接続されている。一対の出力端子１
５、１６間には負荷１７が接続されている。
【００１５】オフ期間のエネルギーを蓄積するためのリ
アクトル１８がダイオード１９を介して２次巻線９に並
列接続されている。ダイオード１９の向きは、整流平滑
回路１４のダイオード１０がオフの期間における２次巻
線９の電圧で逆バイアスされる向きである。
アクトル１８がダイオード１９を介して２次巻線９に並
列接続されている。ダイオード１９の向きは、整流平滑
回路１４のダイオード１０がオフの期間における２次巻
線９の電圧で逆バイアスされる向きである。
【００１６】第１〜第４のスイッチング素子Ｑ1 〜Ｑ4
をオン・オフ制御するための制御回路２０の第１の制御
信号ライン２１は第１及び第２のＦＥＴ２、５のゲート
即ち第１及び第２のスイッチング素子Ｑ1 、Ｑ2 の制御
端子に接続され、第２の制御信号ライン２２は第３及び
第４のＦＥＴ７、８のゲート即ち第３及び第４のスイッ
チング素子Ｑ3 、Ｑ4 の制御端子に接続されている。ま
た、出力電圧を一定に制御するために、制御回路２０は
出力端子１５、１６に接続されている。
をオン・オフ制御するための制御回路２０の第１の制御
信号ライン２１は第１及び第２のＦＥＴ２、５のゲート
即ち第１及び第２のスイッチング素子Ｑ1 、Ｑ2 の制御
端子に接続され、第２の制御信号ライン２２は第３及び
第４のＦＥＴ７、８のゲート即ち第３及び第４のスイッ
チング素子Ｑ3 、Ｑ4 の制御端子に接続されている。ま
た、出力電圧を一定に制御するために、制御回路２０は
出力端子１５、１６に接続されている。
【００１７】図２は図１の制御回路２０を詳しく示す。
この制御回路２０は、出力端子１５、１６に接続された
電圧検出回路４０と、誤差増幅器４１、基準電圧源４
２、及びＰＷＭパルス形成回路４３等を含むＰＷＭ制御
ＩＣ４４と、ＮＯＴ回路４５と、第１及び第２の遅延回
路４６、４７と、第１及び第２のＡＮＤゲート４８、４
９と、第１及び第２の駆動回路５０、５１とから成る。
電圧検出回路４０は分圧回路から成り、この分圧点即ち
検出ラインが誤差増幅器４１の一方の入力端子に接続さ
れている。誤差増幅器４１はこの他方の入力端子に接続
された基準電圧源４２の基準電圧と電圧検出回路４０の
検出電圧との差に対応する信号を出力する。誤差増幅器
４１に接続されたＰＷＭ制御回路４３は、三角波発生器
と電圧コンパレータとを含み、コンパレータで一定周期
の三角波と誤差増幅器４１の出力信号とを比較し、一定
周期の方形波を発生する。なお、ＰＷＭ制御ＩＣ４４と
して市販のＭＢ３７５９、μＰＣ４９４等を使用するこ
とができる。第１のＡＮＤゲート４８の一方の入力端子
はＰＷＭ制御回路４３に直接に接続され、この他方の入
力端子は第１の遅延回路４６を介してＰＷＭ制御回路４
３に接続されている。第２のＡＮＤゲート４９の一方の
入力端子はＮＯＴ回路４５を介してＰＷＭ制御回路４３
に接続され、この他方の入力端子は第２の遅延回路４７
を介してＮＯＴ回路４５に接続されている。第１及び第
２のＡＮＤゲート４８、４９の出力端子は第１及び第２
の駆動回路５０、５１を介して第１及び第２のＦＥＴ制
御ライン２１、２２に接続されている。
この制御回路２０は、出力端子１５、１６に接続された
電圧検出回路４０と、誤差増幅器４１、基準電圧源４
２、及びＰＷＭパルス形成回路４３等を含むＰＷＭ制御
ＩＣ４４と、ＮＯＴ回路４５と、第１及び第２の遅延回
路４６、４７と、第１及び第２のＡＮＤゲート４８、４
９と、第１及び第２の駆動回路５０、５１とから成る。
電圧検出回路４０は分圧回路から成り、この分圧点即ち
検出ラインが誤差増幅器４１の一方の入力端子に接続さ
れている。誤差増幅器４１はこの他方の入力端子に接続
された基準電圧源４２の基準電圧と電圧検出回路４０の
検出電圧との差に対応する信号を出力する。誤差増幅器
４１に接続されたＰＷＭ制御回路４３は、三角波発生器
と電圧コンパレータとを含み、コンパレータで一定周期
の三角波と誤差増幅器４１の出力信号とを比較し、一定
周期の方形波を発生する。なお、ＰＷＭ制御ＩＣ４４と
して市販のＭＢ３７５９、μＰＣ４９４等を使用するこ
とができる。第１のＡＮＤゲート４８の一方の入力端子
はＰＷＭ制御回路４３に直接に接続され、この他方の入
力端子は第１の遅延回路４６を介してＰＷＭ制御回路４
３に接続されている。第２のＡＮＤゲート４９の一方の
入力端子はＮＯＴ回路４５を介してＰＷＭ制御回路４３
に接続され、この他方の入力端子は第２の遅延回路４７
を介してＮＯＴ回路４５に接続されている。第１及び第
２のＡＮＤゲート４８、４９の出力端子は第１及び第２
の駆動回路５０、５１を介して第１及び第２のＦＥＴ制
御ライン２１、２２に接続されている。
【００１８】図３の（Ａ）（Ｂ）（Ｃ）の波形は図２の
Ａ、Ｂ、Ｃ点の電圧波形を示す。ＰＷＭ制御回路４３か
らは図３の（Ａ）に示す方形波パルス（ＰＷＭパルス）
が周期Ｔを有して繰返して発生する。出力電圧が基準値
よりも高くなると、破線で示すようにパルス幅が狭くな
る。逆に出力電圧が基準値よりも低くなるとパルス幅が
広くなる。これは一般的なＰＷＭ制御のスイッチングレ
ギュレータの動作と同一である。第１のＡＮＤゲート４
８には図３の（Ａ）のパルスとこの遅延パルスとが入力
するので、ここからは図３の（Ｂ）の第１の制御パルス
が出力する。一方、第２のＡＮＤゲート４９には図３の
（Ａ）の反転パルスとこの遅延パルスが入力するので、
図３の（Ｃ）に示す第２の制御パルスが出力する。第１
及び第２のＡＮＤゲート４８、４９の第１及び第２の制
御パルスは駆動回路５０、５１を介して第１及び第２の
スイッチング素子Ｑ1 、Ｑ2 のゲートと第３及び第４の
スイッチング素子Ｑ3 、Ｑ4 のゲートに印加される。図
３の第１及び第２の遅延時間Ｔd は図４のｔ1 〜ｔ3期
間及びｔ5 〜ｔ7 期間に対応し、図１の１次巻線４とリ
アクトル３の合計のインダクタンスＬr と第１及び第２
のコンデンサＣ1 、Ｃ2 の合計の静電容量Ｃr とで決定
される共振周波数に従う正弦波のほぼπ／２（９０度）
期間に対応する。
Ａ、Ｂ、Ｃ点の電圧波形を示す。ＰＷＭ制御回路４３か
らは図３の（Ａ）に示す方形波パルス（ＰＷＭパルス）
が周期Ｔを有して繰返して発生する。出力電圧が基準値
よりも高くなると、破線で示すようにパルス幅が狭くな
る。逆に出力電圧が基準値よりも低くなるとパルス幅が
広くなる。これは一般的なＰＷＭ制御のスイッチングレ
ギュレータの動作と同一である。第１のＡＮＤゲート４
８には図３の（Ａ）のパルスとこの遅延パルスとが入力
するので、ここからは図３の（Ｂ）の第１の制御パルス
が出力する。一方、第２のＡＮＤゲート４９には図３の
（Ａ）の反転パルスとこの遅延パルスが入力するので、
図３の（Ｃ）に示す第２の制御パルスが出力する。第１
及び第２のＡＮＤゲート４８、４９の第１及び第２の制
御パルスは駆動回路５０、５１を介して第１及び第２の
スイッチング素子Ｑ1 、Ｑ2 のゲートと第３及び第４の
スイッチング素子Ｑ3 、Ｑ4 のゲートに印加される。図
３の第１及び第２の遅延時間Ｔd は図４のｔ1 〜ｔ3期
間及びｔ5 〜ｔ7 期間に対応し、図１の１次巻線４とリ
アクトル３の合計のインダクタンスＬr と第１及び第２
のコンデンサＣ1 、Ｃ2 の合計の静電容量Ｃr とで決定
される共振周波数に従う正弦波のほぼπ／２（９０度）
期間に対応する。
【００１９】次に、図４を参照して図１の回路の動作を
説明する。図４の波形は図１の各部の状態を示す。図１
の回路の動作は、図４のｔ0 〜ｔ1 区間と、ｔ1 〜ｔ2
区間と、ｔ2 〜ｔ3 区間と、ｔ3 〜ｔ4 区間と、ｔ4 〜
ｔ5 区間と、ｔ5 〜ｔ6 区間と、ｔ6 〜ｔ7 区間との６
つに分けて考えることができる。
説明する。図４の波形は図１の各部の状態を示す。図１
の回路の動作は、図４のｔ0 〜ｔ1 区間と、ｔ1 〜ｔ2
区間と、ｔ2 〜ｔ3 区間と、ｔ3 〜ｔ4 区間と、ｔ4 〜
ｔ5 区間と、ｔ5 〜ｔ6 区間と、ｔ6 〜ｔ7 区間との６
つに分けて考えることができる。
【００２０】ｔ0 〜ｔ1 区間においては、第１及び第２
のスイッチング素子Ｑ1 、Ｑ2 が制御信号（第１の制御
パルス）Ｖg1に夫々応答してオン状態にあり、第３及び
第４のスイッチング素子Ｑ3 、Ｑ4 はオフ状態にある。
また、第１〜第４のダイオードＤ1 〜Ｄ4及び平滑用ダ
イオード１１が非導通状態にあり、整流ダイオード１０
とリアクトル用ダイオード１９とが導通状態にある。従
って、電源１と第１のスイッチング素子Ｑ1 とリアクト
ル３と１次巻線４と第２のスイッチング素子Ｑ2 とから
成る回路によって第１及び第２のスイッチング素子Ｑ1
、Ｑ2 の電流Ｉq1、Ｉq2が図４に示すように流れる。
この電流Ｉq1、Ｉq2はリアクトル３と１次巻線４のイン
ダクタンスＬr のために時間と共に増大する。２次巻線
９の電圧Ｖs は図４に示すようにほぼ一定であり、この
２次電圧Ｖs に基づいて２次巻線９と整流ダイオード１
０と平滑用リアクトル１２と平滑用コンデンサ１３及び
負荷１７とから成る閉回路に２次電流Ｉs が図４に示す
ように流れる。また、第１及び第２のスイッチング素子
Ｑ1 、Ｑ2 のオフ期間にリアクトル１８に蓄積されたエ
ネルギーに基づいて、リアクトル１８とダイオード１０
とリアクトル１２とコンデンサ１３及び負荷１７とダイ
オード１９とから成る閉回路にリアクトル電流Ｉb が図
４に示すように流れる。
のスイッチング素子Ｑ1 、Ｑ2 が制御信号（第１の制御
パルス）Ｖg1に夫々応答してオン状態にあり、第３及び
第４のスイッチング素子Ｑ3 、Ｑ4 はオフ状態にある。
また、第１〜第４のダイオードＤ1 〜Ｄ4及び平滑用ダ
イオード１１が非導通状態にあり、整流ダイオード１０
とリアクトル用ダイオード１９とが導通状態にある。従
って、電源１と第１のスイッチング素子Ｑ1 とリアクト
ル３と１次巻線４と第２のスイッチング素子Ｑ2 とから
成る回路によって第１及び第２のスイッチング素子Ｑ1
、Ｑ2 の電流Ｉq1、Ｉq2が図４に示すように流れる。
この電流Ｉq1、Ｉq2はリアクトル３と１次巻線４のイン
ダクタンスＬr のために時間と共に増大する。２次巻線
９の電圧Ｖs は図４に示すようにほぼ一定であり、この
２次電圧Ｖs に基づいて２次巻線９と整流ダイオード１
０と平滑用リアクトル１２と平滑用コンデンサ１３及び
負荷１７とから成る閉回路に２次電流Ｉs が図４に示す
ように流れる。また、第１及び第２のスイッチング素子
Ｑ1 、Ｑ2 のオフ期間にリアクトル１８に蓄積されたエ
ネルギーに基づいて、リアクトル１８とダイオード１０
とリアクトル１２とコンデンサ１３及び負荷１７とダイ
オード１９とから成る閉回路にリアクトル電流Ｉb が図
４に示すように流れる。
【００２１】ｔ1 〜ｔ2 期間では第１及び第２のスイッ
チング素子Ｑ1 、Ｑ2 の制御信号Ｖg1と第３及び第４の
スイッチング素子Ｑ3 、Ｑ4 の制御信号Ｖg2との両方が
低レベルである。このためｔ1 〜ｔ2 期間では第１〜第
４のスイッチング素子Ｑ1 〜Ｑ4 がオフである。また、
第１〜第４のダイオードＤ1 〜Ｄ4 と、ダイオード１
０、１１、１９はｔ0 〜ｔ１期間と同一の状態を維持す
る。ｔ1 〜ｔ2 期間で第１及び第２のスイッチング素子
Ｑ1 、Ｑ2 がオフになると、第１及び第２のコンデンサ
Ｃ1 、Ｃ2 がリアクトル３と１次巻線４に直列に接続さ
れ、これ等のインダクタンスＬr と容量Ｃr による共振
が生じ、第１及び第２のコンデンサＣ1 、Ｃ2 の電圧即
ち第１及び第２のスイッチング素子Ｑ1 、Ｑ2 のドレイ
ン・ソース間電圧Ｖq1、Ｖq2が正弦波状に立上る。な
お、図４では図示を簡略化するために電圧Ｖq1、Ｖq2の
立上りを直線で示している。この共振時の電流は電源１
と第１のコンデンサＣ1 とリアクトル３と１次巻線４と
第２のコンデンサＣ2 とから成る回路に図４の電流Ｉq
1、Ｉq2の波形において斜線を付して示すように流れ
る。第１及び第２のスイッチング素子Ｑ1 、Ｑ2 に流れ
る電流は、図４の電流Ｉq1、Ｉq2からｔ1 〜ｔ2 期間の
斜線の部分を除去したものとなる。従って、第１及び第
２のスイッチング素子Ｑ1 、Ｑ2 の電圧Ｖq1、Ｖq2の立
上り期間に第１及び第２のスイッチング素子Ｑ1 、Ｑ2
の電流は零であり、第１及び第２のスイッチング素子Ｑ
1 、Ｑ2 の電力損失が低減する。このｔ1 〜ｔ2 期間の
終りの時点ｔ2で第１及び第２のコンデンサＣ1 、Ｃ2
の充電電圧Ｖq1、Ｖq2は電源電圧Ｖinの１／２になる。
チング素子Ｑ1 、Ｑ2 の制御信号Ｖg1と第３及び第４の
スイッチング素子Ｑ3 、Ｑ4 の制御信号Ｖg2との両方が
低レベルである。このためｔ1 〜ｔ2 期間では第１〜第
４のスイッチング素子Ｑ1 〜Ｑ4 がオフである。また、
第１〜第４のダイオードＤ1 〜Ｄ4 と、ダイオード１
０、１１、１９はｔ0 〜ｔ１期間と同一の状態を維持す
る。ｔ1 〜ｔ2 期間で第１及び第２のスイッチング素子
Ｑ1 、Ｑ2 がオフになると、第１及び第２のコンデンサ
Ｃ1 、Ｃ2 がリアクトル３と１次巻線４に直列に接続さ
れ、これ等のインダクタンスＬr と容量Ｃr による共振
が生じ、第１及び第２のコンデンサＣ1 、Ｃ2 の電圧即
ち第１及び第２のスイッチング素子Ｑ1 、Ｑ2 のドレイ
ン・ソース間電圧Ｖq1、Ｖq2が正弦波状に立上る。な
お、図４では図示を簡略化するために電圧Ｖq1、Ｖq2の
立上りを直線で示している。この共振時の電流は電源１
と第１のコンデンサＣ1 とリアクトル３と１次巻線４と
第２のコンデンサＣ2 とから成る回路に図４の電流Ｉq
1、Ｉq2の波形において斜線を付して示すように流れ
る。第１及び第２のスイッチング素子Ｑ1 、Ｑ2 に流れ
る電流は、図４の電流Ｉq1、Ｉq2からｔ1 〜ｔ2 期間の
斜線の部分を除去したものとなる。従って、第１及び第
２のスイッチング素子Ｑ1 、Ｑ2 の電圧Ｖq1、Ｖq2の立
上り期間に第１及び第２のスイッチング素子Ｑ1 、Ｑ2
の電流は零であり、第１及び第２のスイッチング素子Ｑ
1 、Ｑ2 の電力損失が低減する。このｔ1 〜ｔ2 期間の
終りの時点ｔ2で第１及び第２のコンデンサＣ1 、Ｃ2
の充電電圧Ｖq1、Ｖq2は電源電圧Ｖinの１／２になる。
【００２２】ｔ2 〜ｔ3 期間においては、第１〜第４の
スイッチング素子Ｑ1 〜Ｑ4 がオフ、第１〜第４のダイ
オードＤ1 〜Ｄ4 及び整流ダイオード１０がが非導通、
ダイオード１１、１９が導通状態にある。ｔ2 時点で第
１及び第２のコンデンサＣ1、Ｃ2 が入力電圧Ｖinの１
／２まで充電された後に、リアクトル３及び１次巻線４
のインダクタンスに基づく慣性により第１及び第２のコ
ンデンサＣ1 、Ｃ2 の充電電流が更に流れ、これ等の充
電電圧Ｖq1、Ｖq2は入力電圧Ｖinの１／２とフライバッ
ク電圧Ｖf の１／２との和（Ｖin＋Ｖf ）／２になる。
第１及び第２のコンデンサＣ1 、Ｃ2 の電圧Ｖq1、Ｖq2
の和が入力電圧Ｖinよりも高くなるため、１次巻線４に
は今迄と逆向きの電圧が印加され、２次巻線９の誘起電
圧の向きも今迄と逆になり、ダイオード１０は非導通に
なる。このオフ期間にはリアクトル１２の蓄積エネルギ
ーが負荷１７に供給される。また、この期間には２次巻
線９とダイオード１９とリアクトル１８の閉回路が形成
され、フライバック時のエネルギーの一部がリアクトル
１８に蓄積される。
スイッチング素子Ｑ1 〜Ｑ4 がオフ、第１〜第４のダイ
オードＤ1 〜Ｄ4 及び整流ダイオード１０がが非導通、
ダイオード１１、１９が導通状態にある。ｔ2 時点で第
１及び第２のコンデンサＣ1、Ｃ2 が入力電圧Ｖinの１
／２まで充電された後に、リアクトル３及び１次巻線４
のインダクタンスに基づく慣性により第１及び第２のコ
ンデンサＣ1 、Ｃ2 の充電電流が更に流れ、これ等の充
電電圧Ｖq1、Ｖq2は入力電圧Ｖinの１／２とフライバッ
ク電圧Ｖf の１／２との和（Ｖin＋Ｖf ）／２になる。
第１及び第２のコンデンサＣ1 、Ｃ2 の電圧Ｖq1、Ｖq2
の和が入力電圧Ｖinよりも高くなるため、１次巻線４に
は今迄と逆向きの電圧が印加され、２次巻線９の誘起電
圧の向きも今迄と逆になり、ダイオード１０は非導通に
なる。このオフ期間にはリアクトル１２の蓄積エネルギ
ーが負荷１７に供給される。また、この期間には２次巻
線９とダイオード１９とリアクトル１８の閉回路が形成
され、フライバック時のエネルギーの一部がリアクトル
１８に蓄積される。
【００２３】ｔ3 時点になると、第１及び第２のコンデ
ンサＣ1 、Ｃ2 の電圧Ｖq1、Ｖq2の和が第３のコンデン
サＣ3 の充電電圧Ｖc よりも高くなり、第３及び第４の
ダイオードＤ3 、Ｄ4 が導通状態になる。この結果、リ
アクトル３と１次巻線４のインダクタンスＬr に基づく
慣性による電流は第３のコンデンサＣ3 に流れる。図４
の電流Ｉc はこれを示す。第３のコンデンサＣ3 の電圧
Ｖc は充電又は放電によって変化するが、この容量が十
分に大きいので、電圧Ｖc の変動は極めて小さい。な
お、この電圧はフライバック電圧Ｖf となる。第３及び
第４のスイッチング素子Ｑ3 、Ｑ4 にはｔ3時点で制御
信号Ｖg2が印加されるが、インダクタンスＬr の慣性に
よる電流に対しては逆向きの極性を有するので、慣性に
よる電流は第３及び第４のダイオードＤ3 、Ｄ4 を通っ
て流れる。慣性による電流は図４のＩc に示すように徐
々に低減し、ｔ4 時点で零になる。第３及び第４のダイ
オードＤ3 、Ｄ4 のオン期間には第１及び第２のＦＥＴ
２、５の電圧Ｖq1、Ｖq2がクランプされ、ほぼ一定値に
保たれる。１次巻線４には第３のコンデンサＣ3 の電圧
Ｖc が印加され、これがトランス６のリセット電圧とし
て作用する。２次巻線９の電圧Ｖs は１次巻線４の電圧
に対応してほぼ一定に保たれる。このほぼ一定の電圧Ｖ
s がリアクトル１８に印加されるためにリアクトル１８
の電流Ｉb は徐々に増加する。
ンサＣ1 、Ｃ2 の電圧Ｖq1、Ｖq2の和が第３のコンデン
サＣ3 の充電電圧Ｖc よりも高くなり、第３及び第４の
ダイオードＤ3 、Ｄ4 が導通状態になる。この結果、リ
アクトル３と１次巻線４のインダクタンスＬr に基づく
慣性による電流は第３のコンデンサＣ3 に流れる。図４
の電流Ｉc はこれを示す。第３のコンデンサＣ3 の電圧
Ｖc は充電又は放電によって変化するが、この容量が十
分に大きいので、電圧Ｖc の変動は極めて小さい。な
お、この電圧はフライバック電圧Ｖf となる。第３及び
第４のスイッチング素子Ｑ3 、Ｑ4 にはｔ3時点で制御
信号Ｖg2が印加されるが、インダクタンスＬr の慣性に
よる電流に対しては逆向きの極性を有するので、慣性に
よる電流は第３及び第４のダイオードＤ3 、Ｄ4 を通っ
て流れる。慣性による電流は図４のＩc に示すように徐
々に低減し、ｔ4 時点で零になる。第３及び第４のダイ
オードＤ3 、Ｄ4 のオン期間には第１及び第２のＦＥＴ
２、５の電圧Ｖq1、Ｖq2がクランプされ、ほぼ一定値に
保たれる。１次巻線４には第３のコンデンサＣ3 の電圧
Ｖc が印加され、これがトランス６のリセット電圧とし
て作用する。２次巻線９の電圧Ｖs は１次巻線４の電圧
に対応してほぼ一定に保たれる。このほぼ一定の電圧Ｖ
s がリアクトル１８に印加されるためにリアクトル１８
の電流Ｉb は徐々に増加する。
【００２４】ｔ4 時点でインダクタンスＬr のエネルギ
ー放出による慣性電流が零になると、第３のコンデンサ
Ｃ3 の放電電流がコンデンサＣ3 、第４のスイッチング
素子Ｑ4 、１次巻線４、リアクトル３、第３のスイッチ
ング素子Ｑ3 の経路で流れる。第３及び第４のスイッチ
ング素子Ｑ3 、Ｑ4 は図４ではｔ3 時点からオン制御さ
れているが、実際に機能するのはｔ4 時点からであるの
で、これまでにオン制御しておけばよい。なお、ｔ4 〜
ｔ5 期間には、第１〜第４のダイオードＤ1 〜Ｄ4 及び
整流ダイオード１０が非導通、ダイオード１１、１８が
導通状態にある。
ー放出による慣性電流が零になると、第３のコンデンサ
Ｃ3 の放電電流がコンデンサＣ3 、第４のスイッチング
素子Ｑ4 、１次巻線４、リアクトル３、第３のスイッチ
ング素子Ｑ3 の経路で流れる。第３及び第４のスイッチ
ング素子Ｑ3 、Ｑ4 は図４ではｔ3 時点からオン制御さ
れているが、実際に機能するのはｔ4 時点からであるの
で、これまでにオン制御しておけばよい。なお、ｔ4 〜
ｔ5 期間には、第１〜第４のダイオードＤ1 〜Ｄ4 及び
整流ダイオード１０が非導通、ダイオード１１、１８が
導通状態にある。
【００２５】ｔ5 時点で第３及び第４のスイッチング素
子Ｑ1 、Ｑ4 がオフになると、リアクトル３及び１次巻
線４のインダクタンスＬrに蓄積されたエネルギーによ
って１次巻線４、リアクトル３、第１のコンデンサＣ1
、電源１、第２のコンデンサＣ2 から成る共振回路が
形成され、第１及び第２のコンデンサＣ1 、Ｃ2 の電荷
が放出され、第１及び第２のＦＥＴ２、５の電圧Ｖq1、
Ｖq2は徐々に低下する。第１及び第２のコンデンサＣ1
、Ｃ2 の電荷の放出期間には２次巻線９に下向きの電
圧が発生しているので、ダイオード１９は導通状態にあ
り、第１及び第２のコンデンサＣ1 、Ｃ2 が放出するエ
ネルギーの一部がリアクトル１８に移行する。なお、ｔ
5 〜ｔ6 期間に第３及び第４のＦＥＴ７、８の寄生容量
からなるコンデンサＣ4 、Ｃ5 に充電電流が流れる。第
１及び第２のコンデンサＣ1 、Ｃ2 の放電はｔ6 時点で
終了する。
子Ｑ1 、Ｑ4 がオフになると、リアクトル３及び１次巻
線４のインダクタンスＬrに蓄積されたエネルギーによ
って１次巻線４、リアクトル３、第１のコンデンサＣ1
、電源１、第２のコンデンサＣ2 から成る共振回路が
形成され、第１及び第２のコンデンサＣ1 、Ｃ2 の電荷
が放出され、第１及び第２のＦＥＴ２、５の電圧Ｖq1、
Ｖq2は徐々に低下する。第１及び第２のコンデンサＣ1
、Ｃ2 の電荷の放出期間には２次巻線９に下向きの電
圧が発生しているので、ダイオード１９は導通状態にあ
り、第１及び第２のコンデンサＣ1 、Ｃ2 が放出するエ
ネルギーの一部がリアクトル１８に移行する。なお、ｔ
5 〜ｔ6 期間に第３及び第４のＦＥＴ７、８の寄生容量
からなるコンデンサＣ4 、Ｃ5 に充電電流が流れる。第
１及び第２のコンデンサＣ1 、Ｃ2 の放電はｔ6 時点で
終了する。
【００２６】ｔ6 時点で第１及び第２のコンデンサＣ1
、Ｃ2 の電荷の放出が終了すると、インダクタンスＬr
の蓄積エネルギーに基づいて第１及び第２のコンデン
サＣ1、Ｃ2 を逆充電する向きの電流が流れようとする
が、第１及び第２のダイオードＤ1 、Ｄ2 が導通状態と
なるために第１及び第２のコンデンサＣ1 、Ｃ2 の電圧
即ちＦＥＴ２、５の電圧Ｖq1、Ｖq2は実質的に零ボルト
に保たれる。ｔ7 時点で再び第１及び第２のスイッチン
グ素子Ｑ1 、Ｑ2 の制御信号Ｖg1、Ｖq2が与えられ、こ
れ等がオンになる。この時、第１及び第２のＦＥＴ２、
５の電圧Ｖq1、Ｖq2は零ボルトであるので、損失の少な
いターンオンが達成される。ｔ7 時点の後はｔ0 〜ｔ7
期間と同一の動作が繰返される。
、Ｃ2 の電荷の放出が終了すると、インダクタンスＬr
の蓄積エネルギーに基づいて第１及び第２のコンデン
サＣ1、Ｃ2 を逆充電する向きの電流が流れようとする
が、第１及び第２のダイオードＤ1 、Ｄ2 が導通状態と
なるために第１及び第２のコンデンサＣ1 、Ｃ2 の電圧
即ちＦＥＴ２、５の電圧Ｖq1、Ｖq2は実質的に零ボルト
に保たれる。ｔ7 時点で再び第１及び第２のスイッチン
グ素子Ｑ1 、Ｑ2 の制御信号Ｖg1、Ｖq2が与えられ、こ
れ等がオンになる。この時、第１及び第２のＦＥＴ２、
５の電圧Ｖq1、Ｖq2は零ボルトであるので、損失の少な
いターンオンが達成される。ｔ7 時点の後はｔ0 〜ｔ7
期間と同一の動作が繰返される。
【００２７】
【第２の実施例】次に、図５に示す第２の実施例のスイ
ッチング電源装置を説明する。但し。図５及び後述する
図６において、図１と実質的に同一の部分には同一の符
号を付してその説明を省略する。
ッチング電源装置を説明する。但し。図５及び後述する
図６において、図１と実質的に同一の部分には同一の符
号を付してその説明を省略する。
【００２８】図５の回路は図１の回路にトランス６の３
次巻線６０とダイオード６１とを付加したものに相当す
る。３次巻線６０は１次巻線４及び２次巻線９に電磁結
合され且つダイオード６１を介して第３のコンデンサＣ
3 に並列に接続されている。３次巻線６０の極性はトラ
ンス６のフライバック電圧に基づいて図５で下向きの電
圧が誘起するように決定されている。
次巻線６０とダイオード６１とを付加したものに相当す
る。３次巻線６０は１次巻線４及び２次巻線９に電磁結
合され且つダイオード６１を介して第３のコンデンサＣ
3 に並列に接続されている。３次巻線６０の極性はトラ
ンス６のフライバック電圧に基づいて図５で下向きの電
圧が誘起するように決定されている。
【００２９】図５の回路の主要動作は図１の回路の動作
と実質的に同一であり、第３のコンデンサＣ3 の充電動
作のみが図１の回路と異なる。即ち、ｔ3 〜ｔ4 期間に
おける１次巻線４に基づくフライバック電圧Ｖf に対応
した電圧が３次巻線６０に得られ、これによって第３の
コンデンサＣ3 が充電される。即ち、図４のｔ3 〜ｔ4
期間に相当する期間に、第３のコンデンサＣ3 は、１次
巻線４とダイオードＤ4 とコンデンサＣ3 とダイオード
Ｄ3 とリアクトル３とから成る回路と、３次巻線６０と
コンデンサＣ3 とダイオード６１とから成る回路の両方
で充電される。第３のコンデンサＣ3 の電圧Ｖc はフラ
イバック電圧Ｖf とほぼ等しくなる。図５において第３
のコンデンサＣ3 の充電以外は図１と同一であるので、
第２の実施例によって第１の実施例と同一の作用効果を
得ることができる。
と実質的に同一であり、第３のコンデンサＣ3 の充電動
作のみが図１の回路と異なる。即ち、ｔ3 〜ｔ4 期間に
おける１次巻線４に基づくフライバック電圧Ｖf に対応
した電圧が３次巻線６０に得られ、これによって第３の
コンデンサＣ3 が充電される。即ち、図４のｔ3 〜ｔ4
期間に相当する期間に、第３のコンデンサＣ3 は、１次
巻線４とダイオードＤ4 とコンデンサＣ3 とダイオード
Ｄ3 とリアクトル３とから成る回路と、３次巻線６０と
コンデンサＣ3 とダイオード６１とから成る回路の両方
で充電される。第３のコンデンサＣ3 の電圧Ｖc はフラ
イバック電圧Ｖf とほぼ等しくなる。図５において第３
のコンデンサＣ3 の充電以外は図１と同一であるので、
第２の実施例によって第１の実施例と同一の作用効果を
得ることができる。
【００３０】
【第３の実施例】図６の第３の実施例のスイッチング電
源装置は、図５の回路の一部を変えたものである。即
ち、図６の回路は、図５と同様に３次巻線６０を有し、
これが第３のＦＥＴ７ａを介して第３のコンデンサＣ3
に並列接続されている。第３のＦＥＴ７ａは図５のＦＥ
Ｔ７と同様に第３のスイッチング素子Ｑ3 と第３のダイ
オードＤ3 と寄生容量Ｃ4 とを有する。第３のスイッチ
ング素子Ｑ3 のゲートは制御回路２０の出力制御ライン
２２に接続されている。第３のコンデンサＣ3 の一端は
ダイオード６２とリアクトル３を介して１次巻線４の一
端に接続され、その他端はダイオード６３を介して３次
巻線６０の他端に接続されている。図６において上記以
外の構成は図５と同一である。
源装置は、図５の回路の一部を変えたものである。即
ち、図６の回路は、図５と同様に３次巻線６０を有し、
これが第３のＦＥＴ７ａを介して第３のコンデンサＣ3
に並列接続されている。第３のＦＥＴ７ａは図５のＦＥ
Ｔ７と同様に第３のスイッチング素子Ｑ3 と第３のダイ
オードＤ3 と寄生容量Ｃ4 とを有する。第３のスイッチ
ング素子Ｑ3 のゲートは制御回路２０の出力制御ライン
２２に接続されている。第３のコンデンサＣ3 の一端は
ダイオード６２とリアクトル３を介して１次巻線４の一
端に接続され、その他端はダイオード６３を介して３次
巻線６０の他端に接続されている。図６において上記以
外の構成は図５と同一である。
【００３１】図６の回路の基本的動作は図１及び図５の
回路と同一であり、第３のコンデンサＣ3 の充電動作の
みが図１及び図５の回路と異なる。図１の回路では図４
のｔ3 〜ｔ4 期間における第３のコンデンサＣ3 の充電
回路が第３及び第４のＦＥＴ７、８を通る回路のみで形
成された。これに対し、図６の回路では、図４のｔ3〜
ｔ4 期間に相当する期間にリアクトル３と１次巻線４と
ダイオード６３と第３のコンデンサＣ3 とダイオード６
２から成る第１の充電回路と、３次巻線６０と第３のコ
ンデンサＣ3とダイオードＤ3 とから成る第２の充電回
路の両方が生じる。図６において図４のｔ4 〜ｔ5 期間
に相当する期間では、第３のコンデンサＣ3 と３次巻線
６０と第３のスイッチング素子Ｑ3 とから成る放電回路
で第３のコンデンサＣ3 の放電電流が流れる。
回路と同一であり、第３のコンデンサＣ3 の充電動作の
みが図１及び図５の回路と異なる。図１の回路では図４
のｔ3 〜ｔ4 期間における第３のコンデンサＣ3 の充電
回路が第３及び第４のＦＥＴ７、８を通る回路のみで形
成された。これに対し、図６の回路では、図４のｔ3〜
ｔ4 期間に相当する期間にリアクトル３と１次巻線４と
ダイオード６３と第３のコンデンサＣ3 とダイオード６
２から成る第１の充電回路と、３次巻線６０と第３のコ
ンデンサＣ3とダイオードＤ3 とから成る第２の充電回
路の両方が生じる。図６において図４のｔ4 〜ｔ5 期間
に相当する期間では、第３のコンデンサＣ3 と３次巻線
６０と第３のスイッチング素子Ｑ3 とから成る放電回路
で第３のコンデンサＣ3 の放電電流が流れる。
【００３２】図６の第３のコンデンサＣ3 の充電電圧は
フライバック電圧Ｖf である。図６の回路の基本動作は
図１及び図５の回路と同一であるので、これ等の回路と
同様な作用効果を有する。
フライバック電圧Ｖf である。図６の回路の基本動作は
図１及び図５の回路と同一であるので、これ等の回路と
同様な作用効果を有する。
【００３３】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 第１〜第４のダイオードＤ1 〜Ｄ4 をＦＥＴ
２、５、７、８の内蔵ダイオードとせずに独立のダイオ
ードとすることができる。 （２） 第１及び第２のコンデンサＣ1 、Ｃ2 としてＦ
ＥＴ２、５の寄生容量を使用しないで、独立のコンデン
サを接続することができる。 （３） ＦＥＴ２、５、７、８、７ａの代りに、バイポ
ーラトランジスタ又はサイリスタ又は接合型ＦＥＴ等の
スイッチング素子とダイオードとコンデンサの組み合せ
回路とすることができる。 （４） １次巻線４のインダクタンスが大きい場合には
リアクトル３を省くことができる。 （５） 図３の（Ｃ）の制御パルスのｔ4 時点の立上り
を遅らせることができる。 （６） 図１及び図５において第３及び第４のＦＥＴ
７、８のいずれか一方を省くことができる。
く、例えば次の変形が可能なものである。 （１） 第１〜第４のダイオードＤ1 〜Ｄ4 をＦＥＴ
２、５、７、８の内蔵ダイオードとせずに独立のダイオ
ードとすることができる。 （２） 第１及び第２のコンデンサＣ1 、Ｃ2 としてＦ
ＥＴ２、５の寄生容量を使用しないで、独立のコンデン
サを接続することができる。 （３） ＦＥＴ２、５、７、８、７ａの代りに、バイポ
ーラトランジスタ又はサイリスタ又は接合型ＦＥＴ等の
スイッチング素子とダイオードとコンデンサの組み合せ
回路とすることができる。 （４） １次巻線４のインダクタンスが大きい場合には
リアクトル３を省くことができる。 （５） 図３の（Ｃ）の制御パルスのｔ4 時点の立上り
を遅らせることができる。 （６） 図１及び図５において第３及び第４のＦＥＴ
７、８のいずれか一方を省くことができる。
【００３４】
【発明の効果】上述から明らかなように各請求項の発明
によれば、ゼロボルトスイッチングを容易に達成し、効
率を向上させることができる。
によれば、ゼロボルトスイッチングを容易に達成し、効
率を向上させることができる。
【図１】第１の実施例のスイッチング電源装置を示す回
路図である。
路図である。
【図２】図１の制御回路を詳しく示すブロック図であ
る。
る。
【図３】図２の各部の状態を示す波形図である。
【図４】図１の各部の状態を示す波形図である。
【図５】第２の実施例のスイッチング電源装置を示す回
路図である。
路図である。
【図６】第３の実施例のスイッチング電源装置を示す回
路図である。
路図である。
１ 電源 ３ リアクトル ６ トランス ４ １次巻線 ２、５、７、８ ＦＥＴ Ｑ1 、Ｑ2 、Ｑ3 、Ｑ4 スイッチング素子 Ｄ1 、Ｄ2 、Ｄ3 、Ｄ4 ダイオード Ｃ1 、Ｃ2 、Ｃ3 コンデンサ １８ リアクトル
Claims (4)
- 【請求項１】 直流電源と、 前記直流電源の一端と他端との間に接続されたトランス
の１次巻線と、 前記直流電源の一端と前記１次巻線の一端との間に接続
された第１のスイッチング素子と、 前記１次巻線の他端と前記直流電源の他端との間に接続
された第２のスイッチング素子と、 前記第１のスイッチング素子と一体に形成されたダイオ
ード又は独立のダイオードから成り、前記第１のスイッ
チング素子に並列に接続されている第１のダイオード
と、 前記第１のスイッチング素子の寄生容量又は独立のコン
デンサから成り、前記スイッチング素子に対して並列に
接続されている第１のコンデンサと、 前記第２のスイッチング素子と一体に形成されたダイオ
ード又は独立のダイオードから成り、前記第２のスイッ
チング素子に並列に接続されている第２のダイオード
と、 前記第２のスイッチング素子の寄生容量又は独立のコン
デンサから成り、前記第２のスイッチング素子に並列に
接続された第２のコンデンサと、 前記１次巻線のインダクタンス及び／又は独立のインダ
クタンス素子から成り、前記第１及び第２のスイッチン
グ素子に対して直列に接続されている共振用インダクタ
ンスと、 前記１次巻線に対して第３のスイッチング素子を介して
並列に接続され且つ前記第１及び第２のコンデンサより
も大きな静電容量を有している第３のコンデンサと、 前記第３のスイッチング素子に一体に形成されたダイオ
ード又は独立のダイオードから成り、前記第３のスイッ
チング素子に対して並列に接続されている第３のダイオ
ードと、 前記トランスの２次巻線と、 前記２次巻線に接続された整流平滑回路と、 前記第１及び第２のスイッチング素子をオン・オフ制御
する第１の制御パルスと前記第１及び第２のスイッチン
グ素子のオフ期間の開始時点よりも後の時点と前記オフ
期間の終了時よりも前の時点との間で前記第３のスイッ
チング素子をオン制御するための第２の制御パルスとを
形成するスイッチ制御回路と、 前記２次巻線に並列に接続されたリアクトルと、 前記リアクトルに直列に接続され且つ前記２次巻線の誘
起電圧に基づいて前記整流平滑回路に電流が流れない期
間に前記２次巻線の誘起電圧で順バイアスされる向きを
有しているリアクトル用ダイオードとを備えたことを特
徴とするスイッチング電源装置。 - 【請求項２】 前記第３のスイッチング素子は前記１次
巻線の一端と前記第３のコンデンサの一端との間に接続
されており、 更に、前記１次巻線の他端と前記第３のコンデンサの他
端との間に接続された第４のスイッチング素子と、前記
第４のスイッチング素子に一体に形成されたダイオード
又は独立のダイオードから成り、前記第４のスイッチン
グ素子に並列に接続された第４のダイオードとを備えて
いることを特徴とする請求項１記載のスイッチング電源
装置。 - 【請求項３】 更に、前記１次巻線及び前記２次巻線に
電磁結合され且つ前記第３のコンデンサに並列に接続さ
れた３次巻線と、 前記３次巻線に直列に接続され且つ前記第３のコンデン
サに充電電流を流す方向性を有しているダイオードとを
備えていることを特徴とする請求項１又は２記載のスイ
ッチング電源装置。 - 【請求項４】 直流電源と、 前記直流電源の一端と他端との間に接続されたトランス
の１次巻線と、 前記直流電源の一端と前記１次巻線の一端との間に接続
された第１のスイッチング素子と、 前記１次巻線の他端と前記直流電源の他端との間に接続
された第２のスイッチング素子と、 前記第１のスイッチング素子と一体に形成されたダイオ
ード又は独立のダイオードから成り、前記第１のスイッ
チング素子に並列に接続されている第１のダイオード
と、 前記第１のスイッチング素子の寄生容量又は独立のコン
デンサから成り、前記スイッチング素子に対して並列に
接続されている第１のコンデンサと、 前記第２のスイッチング素子と一体に形成されたダイオ
ード又は独立のダイオードから成り、前記第２のスイッ
チング素子に並列に接続されている第２のダイオード
と、 前記第２のスイッチング素子の寄生容量又は独立のコン
デンサから成り、前記第２のスイッチング素子に並列に
接続された第２のコンデンサと、 前記１次巻線のインダクタンス及び／又は独立のインダ
クタンス素子から成り、前記第１及び第２のスイッチン
グ素子に対して直列に接続されている共振用インダクタ
ンスと、 前記１次巻線に対してダイオードを介して並列に接続さ
れ且つ前記第１及び第２のコンデンサよりも大きな静電
容量を有している第３のコンデンサと、 前記トランスの２次巻線と、 前記２次巻線に接続された整流平滑回路と、 前記１次巻線及び前記２次巻線に電磁結合され且つ前記
第３のコンデンサに並列に接続された３次巻線と、 前記３次巻線に直列に接続された第３のスイッチング素
子と、 前記第３のスイッチング素子に一体に形成されたダイオ
ード又は独立のダイオードから成り、前記第３のスイッ
チング素子に対して並列に接続されている第３のダイオ
ードと、 前記第１及び第２のスイッチング素子をオン・オフ制御
する第１の制御パルスと前記第１及び第２のスイッチン
グ素子のオフ期間の開始時点よりも後の時点と前記オフ
期間の終了時よりも前の時点との間で前記第３のスイッ
チング素子をオン制御するための第２の制御パルスとを
形成するスイッチ制御回路と、 前記２次巻線に並列に接続されたリアクトルと、 前記リアクトルに直列に接続され且つ前記２次巻線の誘
起電圧に基づいて前記整流平滑回路に電流が流れない期
間に前記２次巻線の誘起電圧で順バイアスされる向きを
有しているリアクトル用ダイオードとを備えたことを特
徴とするスイッチング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26722391A JPH0583940A (ja) | 1991-09-18 | 1991-09-18 | スイツチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26722391A JPH0583940A (ja) | 1991-09-18 | 1991-09-18 | スイツチング電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0583940A true JPH0583940A (ja) | 1993-04-02 |
Family
ID=17441850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26722391A Pending JPH0583940A (ja) | 1991-09-18 | 1991-09-18 | スイツチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0583940A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009261050A (ja) * | 2008-04-14 | 2009-11-05 | Asti Corp | スイッチング電源装置用スナバ回路 |
| JP2011205785A (ja) * | 2010-03-25 | 2011-10-13 | Sanken Electric Co Ltd | スイッチモジュール及びそれを用いた共振型コンバータ装置 |
| JP2013110832A (ja) * | 2011-11-18 | 2013-06-06 | Sanyo Denki Co Ltd | スイッチング電源装置 |
| JP2013223328A (ja) * | 2012-04-16 | 2013-10-28 | Sanyo Denki Co Ltd | スイッチング電源装置 |
-
1991
- 1991-09-18 JP JP26722391A patent/JPH0583940A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009261050A (ja) * | 2008-04-14 | 2009-11-05 | Asti Corp | スイッチング電源装置用スナバ回路 |
| JP2011205785A (ja) * | 2010-03-25 | 2011-10-13 | Sanken Electric Co Ltd | スイッチモジュール及びそれを用いた共振型コンバータ装置 |
| JP2013110832A (ja) * | 2011-11-18 | 2013-06-06 | Sanyo Denki Co Ltd | スイッチング電源装置 |
| JP2013223328A (ja) * | 2012-04-16 | 2013-10-28 | Sanyo Denki Co Ltd | スイッチング電源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6269012B1 (en) | Energy efficient power supply with light-load detection | |
| US5804943A (en) | Resonant bilateral charging and discharging circuit | |
| US5204809A (en) | H-driver DC-to-DC converter utilizing mutual inductance | |
| US5343383A (en) | Rectifier for DC/DC converter | |
| JP4426115B2 (ja) | フローティングゲートを有する同期整流器のための一般的なセルフドライブ同期整流方式 | |
| US20200395855A1 (en) | Reduced voltage switching of a main switch in flyback power converters | |
| US7304463B2 (en) | DC-DC converter | |
| US5729444A (en) | High-efficiency DC-DC converter | |
| EP0929143A2 (en) | Switching regulator | |
| US11881787B2 (en) | Method and system of a power converter with secondary side active clamp | |
| US5977753A (en) | Buck regulator with plural outputs | |
| US5063488A (en) | Switching power source means | |
| KR20190064963A (ko) | Dc-dc 변환 시스템 | |
| US6744647B2 (en) | Parallel connected converters apparatus and methods using switching cycle with energy holding state | |
| JP3528920B2 (ja) | スイッチング電源装置 | |
| US5304875A (en) | Efficient transistor drive circuit for electrical power converter circuits and the like | |
| JPH0622551A (ja) | 共振型ｄｃ−ｄｃコンバータ | |
| US10958179B2 (en) | Reduced voltage switching of a main switch in flyback power converters | |
| JPH0583940A (ja) | スイツチング電源装置 | |
| US6917529B2 (en) | Unregulated DC-DC converter having synchronous rectification with efficient gate drives | |
| JPH05199093A (ja) | Ｐ−チヤネル電界効果トランジスタ駆動回路 | |
| JP4328417B2 (ja) | 電源回路 | |
| JPH0564448A (ja) | スイツチング電源装置 | |
| JPH0556638A (ja) | スイツチング電源装置 | |
| JP2652583B2 (ja) | スィツチング電源装置 |