JPH01195780A - 鋸歯波状電流発生回路配置 - Google Patents
鋸歯波状電流発生回路配置Info
- Publication number
- JPH01195780A JPH01195780A JP63318694A JP31869488A JPH01195780A JP H01195780 A JPH01195780 A JP H01195780A JP 63318694 A JP63318694 A JP 63318694A JP 31869488 A JP31869488 A JP 31869488A JP H01195780 A JPH01195780 A JP H01195780A
- Authority
- JP
- Japan
- Prior art keywords
- flyback
- period
- pulse
- capacitor
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 43
- 230000001939 inductive effect Effects 0.000 claims abstract description 18
- 238000002955 isolation Methods 0.000 claims 1
- 230000000737 periodic effect Effects 0.000 claims 1
- 238000009877 rendering Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 238000004804 winding Methods 0.000 description 4
- 230000000007 visual effect Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 101000997662 Homo sapiens Lysosomal acid glucosylceramidase Proteins 0.000 description 1
- 102100033342 Lysosomal acid glucosylceramidase Human genes 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
- H03K4/60—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth current is produced through an inductor
- H03K4/62—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth current is produced through an inductor using a semiconductor device operating as a switching device
Landscapes
- Details Of Television Scanning (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はストローク周期及び誘導性負荷を経るフライバ
ンク周期を有する鋸歯波状電流を発生するものであって
、誘導性負荷と、蓄積コンデンサと、各ストローク周期
の第１部第１据 が流れる単方向性装置と、各ストローク周期の第２部分
中前記鋸歯波状電流が流れる被制御スイッチと、この被
制御スイッチの主電流通路に平行に接続されたフライバ
ックコンデンサと、前記被制御スイッチのスイッチング
を制御するパルス列を発生するパルス発生源とを具える
鋸歯波状電流発生回路配置に関するものである。
ンク周期を有する鋸歯波状電流を発生するものであって
、誘導性負荷と、蓄積コンデンサと、各ストローク周期
の第１部第１据 が流れる単方向性装置と、各ストローク周期の第２部分
中前記鋸歯波状電流が流れる被制御スイッチと、この被
制御スイッチの主電流通路に平行に接続されたフライバ
ックコンデンサと、前記被制御スイッチのスイッチング
を制御するパルス列を発生するパルス発生源とを具える
鋸歯波状電流発生回路配置に関するものである。
この種回路配置は既知であり、誘導性負荷をライン偏向
コイルにより形成し、蓄積コンデンサを走査又はトレー
スコンデンサにより形成するライン偏向段の形態をとっ
ている。通常この型の偏向段は回路内のインダクタンス
及びキャパシタンス、主としてフライバックコンデンサ
により決まる固定されたフライバック周期を有する申−
ライン周波数で作動するように配置されている。かかる
偏向段をデータグラフィック表示に用いる場合には種々
の入力信号要求のため、フライバック時間を変化し得る
ようにする必要がある。この場合の一例はライン周波数
が時間毎に変化し得るようにすることであり、この際、
フライバック周期も所定のフライバック周期と走査周期
との比を得るために変化させるようにする必要がある。
コイルにより形成し、蓄積コンデンサを走査又はトレー
スコンデンサにより形成するライン偏向段の形態をとっ
ている。通常この型の偏向段は回路内のインダクタンス
及びキャパシタンス、主としてフライバックコンデンサ
により決まる固定されたフライバック周期を有する申−
ライン周波数で作動するように配置されている。かかる
偏向段をデータグラフィック表示に用いる場合には種々
の入力信号要求のため、フライバック時間を変化し得る
ようにする必要がある。この場合の一例はライン周波数
が時間毎に変化し得るようにすることであり、この際、
フライバック周期も所定のフライバック周期と走査周期
との比を得るために変化させるようにする必要がある。
かかるフライバック周期に対する変化は従来フライバッ
クコンデンサの値を変化させることによって達成してお
り、この場合にも、各容量値に対し単一の規定されたフ
ライバック時間を与える容量を変化するスイッチング配
置を必要とする。
クコンデンサの値を変化させることによって達成してお
り、この場合にも、各容量値に対し単一の規定されたフ
ライバック時間を与える容量を変化するスイッチング配
置を必要とする。
本発明の目的はフライバック周期の変化がフライバック
コンデンサの容量値を変化させる事なく達成し得る配置
を提供せんとするにある。
コンデンサの容量値を変化させる事なく達成し得る配置
を提供せんとするにある。
本発明はストローク周期及び誘導性負荷を経るフライバ
ック周期を有する鋸歯波状電流を発生するものであって
、誘導性負荷と、蓄積コンデンサと、各ストローク周期
の第１部第１据 が流れる単方向性装置と、各ストローク周期の第２部分
中前記鋸歯波状電流が流れる被制御スイ，。
ック周期を有する鋸歯波状電流を発生するものであって
、誘導性負荷と、蓄積コンデンサと、各ストローク周期
の第１部第１据 が流れる単方向性装置と、各ストローク周期の第２部分
中前記鋸歯波状電流が流れる被制御スイ，。
チと、この被制御スイッチの主電流通路に平行に接続さ
れたフライバックコンデンサと、前記被制御スイッチの
スイッチングを制御するパルス列を発生するパルス発生
源とを具える鋸歯波状電流発生回路配置において、前記
フライバックコンデンサの両端間の電圧がそのピーク値
に到達する際にこのフライバックコンデンサを前記誘導
性負荷及び蓄積コンデンサから周期的にかつ電気的に分
離し得るようにすると共に前記フライバック周期を越え
る有限周期後前記フライバックコンデンサをこれに再接
続するスイッチ手段を設けるようにしたことを特徴とす
る。
れたフライバックコンデンサと、前記被制御スイッチの
スイッチングを制御するパルス列を発生するパルス発生
源とを具える鋸歯波状電流発生回路配置において、前記
フライバックコンデンサの両端間の電圧がそのピーク値
に到達する際にこのフライバックコンデンサを前記誘導
性負荷及び蓄積コンデンサから周期的にかつ電気的に分
離し得るようにすると共に前記フライバック周期を越え
る有限周期後前記フライバックコンデンサをこれに再接
続するスイッチ手段を設けるようにしたことを特徴とす
る。
かかる回路配置によれば、種々のフライバック周期に対
しただ一つのフライバックコンデンサのみを必要とし、
従って、多数のフライバックコンデンサ間を切り換える
スイッチング配置を設ける必要はないと言う利点がある
。更に、被制御スイッチの両端間のピーク電圧は通常の
状態のようにフライバック周期により分割されたストロ
ーク周期に比例しないでストローク周期にのみ比例する
ようになり、従って、僅かなフライバック周期の変化に
は殆ど影響されなくなる。
しただ一つのフライバックコンデンサのみを必要とし、
従って、多数のフライバックコンデンサ間を切り換える
スイッチング配置を設ける必要はないと言う利点がある
。更に、被制御スイッチの両端間のピーク電圧は通常の
状態のようにフライバック周期により分割されたストロ
ーク周期に比例しないでストローク周期にのみ比例する
ようになり、従って、僅かなフライバック周期の変化に
は殆ど影響されなくなる。
本発明の他の例では、前記スイッチ手段は、エミッタ−
コレクタ通路が前記フライバックコンデンサ及び前記誘
導性負荷間に接続されたバイポーラトランジスタと、ピ
ーク値が到来する時間に、又は、この時間前に、前記ト
ランジスタを非導通状態とするパルス出力を発生すると
共に前記時間後の有限期間に前記トランジスタを導通状
態とするフライバック時間コントローラとを具えるよう
にする。これがため、前記パルス発生源からのパルス列
を前記フライバック時間コントローラの入力側に供給し
、前記被制御スイッチをスイッチオフするために用いる
前記パルス列の縁部を用いて前記フライバック時間コン
トローラからのパルス出力の縁部を発生させると共に他
の入力に応答して前記トランジスタを導通状態とするパ
ルス出力の縁部を発生させるようにする。
コレクタ通路が前記フライバックコンデンサ及び前記誘
導性負荷間に接続されたバイポーラトランジスタと、ピ
ーク値が到来する時間に、又は、この時間前に、前記ト
ランジスタを非導通状態とするパルス出力を発生すると
共に前記時間後の有限期間に前記トランジスタを導通状
態とするフライバック時間コントローラとを具えるよう
にする。これがため、前記パルス発生源からのパルス列
を前記フライバック時間コントローラの入力側に供給し
、前記被制御スイッチをスイッチオフするために用いる
前記パルス列の縁部を用いて前記フライバック時間コン
トローラからのパルス出力の縁部を発生させると共に他
の入力に応答して前記トランジスタを導通状態とするパ
ルス出力の縁部を発生させるようにする。
かかる例によれば、フライバック時間コントローラのパ
ルス出力を前記トランジスタに供給する前に増幅する必
要がある。
ルス出力を前記トランジスタに供給する前に増幅する必
要がある。
本発明の更に他の例では、前記スイッチ手段は、主電流
通路が前記フライバックコンデンサ及び前記誘導性負荷
間に接続されたサイリスクと、前記有限期間の終了時に
前記サイリスタを導通状態とするトリがパルスを発生す
るフライバック時間コントローラとを具え、前記サイリ
スタは前記鋸歯波状電流の極性が変化する際に前記スト
ローク期間中非導通状態となるようにする。従って、前
記パルス発生源からのパルス列をゲートパルスとして前
記フライバック時間コントローラの入力側に供給し、こ
のコントローラによって前記ゲートパルスの周期の外側
で前記トリガパルスを発生させるようにする。
通路が前記フライバックコンデンサ及び前記誘導性負荷
間に接続されたサイリスクと、前記有限期間の終了時に
前記サイリスタを導通状態とするトリがパルスを発生す
るフライバック時間コントローラとを具え、前記サイリ
スタは前記鋸歯波状電流の極性が変化する際に前記スト
ローク期間中非導通状態となるようにする。従って、前
記パルス発生源からのパルス列をゲートパルスとして前
記フライバック時間コントローラの入力側に供給し、こ
のコントローラによって前記ゲートパルスの周期の外側
で前記トリガパルスを発生させるようにする。
かかる例によれば、トリガパルスを特定のデユーティサ
イクルを有する信号の代わりにあらかじめ規定されたパ
ルスとすることができる。
イクルを有する信号の代わりにあらかじめ規定されたパ
ルスとすることができる。
図面につき本発明を説明する。
第１図は適当なライン周波数でパルス列を発生するライ
ン発振器ＬＯを具えるライン偏向段を示す。
ン発振器ＬＯを具えるライン偏向段を示す。
このパルス列をライン駆動回路ＤＲに供給してその出力
側に発生する駆動パルスをエミッタが接地されたｎｐｎ
型バイポーラライン出力トランジスタＴＲＩのベースに
供給する。トランジスタＴＲＩのコレクタを、ダイオー
ドＤＩ及びインダクタＬを経て正の電源ライン＋ｖＡに
接続し、互いの電源ラインは接地し、前記コレクタは他
のｎｐｎ型トイポーラトランジスタＴＲ２のコレクタに
も接続する。トランジスタＴＲＩのエミッタ及びコレク
タ間にはフライバックコンデンサＣ２を接続する。トラ
ンジスタＴＲ２のエミッタをライン偏向コイルしｙに接
続し、このコイルＬｙを走査コンデンサＣ８を経て接地
し、図示の極性のダイオードＤ２を前記偏向コイルＬｙ
及び走査コンデンサＣ８に並列に接続する。また図示の
極性の他のダイオードＤ３をトランジスタＴＲ２のエミ
ッタコレクタ電極間に接続する。
側に発生する駆動パルスをエミッタが接地されたｎｐｎ
型バイポーラライン出力トランジスタＴＲＩのベースに
供給する。トランジスタＴＲＩのコレクタを、ダイオー
ドＤＩ及びインダクタＬを経て正の電源ライン＋ｖＡに
接続し、互いの電源ラインは接地し、前記コレクタは他
のｎｐｎ型トイポーラトランジスタＴＲ２のコレクタに
も接続する。トランジスタＴＲＩのエミッタ及びコレク
タ間にはフライバックコンデンサＣ２を接続する。トラ
ンジスタＴＲ２のエミッタをライン偏向コイルしｙに接
続し、このコイルＬｙを走査コンデンサＣ８を経て接地
し、図示の極性のダイオードＤ２を前記偏向コイルＬｙ
及び走査コンデンサＣ８に並列に接続する。また図示の
極性の他のダイオードＤ３をトランジスタＴＲ２のエミ
ッタコレクタ電極間に接続する。
ライン発振器ＬＯのパルス列の出力をフライバック時間
コントローラＴＣの入力側Ｃに制御電圧又は信号を供給
する。フライバック時間コントローラＴＣの性質及び作
動を以下に詳細に説明する。コントローラＴＣのパルス
出力を他のｎ ｐｎ 型バイポーラトランジスタＴＲ３
のベースに供給し、このトランジスタＴＲ３のコレクタ
を変成器Ｔの一次巻線を経て低電圧源→■８の正ライン
に接続し、前記−次巻線をダンピングの目的で直列接続
の抵抗Ｒ１及びコンデンサＣＩによって分路する。変成
器Ｔの２次巻線の一６ＷをトランジスタＴＲ２のエミッ
タに接続し、２次巻線の他端を並列接続の図示の極性の
ダイオードＤ４及び抵抗Ｒ２を経てトランジスタＴＲ２
のベースに接続する。
コントローラＴＣの入力側Ｃに制御電圧又は信号を供給
する。フライバック時間コントローラＴＣの性質及び作
動を以下に詳細に説明する。コントローラＴＣのパルス
出力を他のｎ ｐｎ 型バイポーラトランジスタＴＲ３
のベースに供給し、このトランジスタＴＲ３のコレクタ
を変成器Ｔの一次巻線を経て低電圧源→■８の正ライン
に接続し、前記−次巻線をダンピングの目的で直列接続
の抵抗Ｒ１及びコンデンサＣＩによって分路する。変成
器Ｔの２次巻線の一６ＷをトランジスタＴＲ２のエミッ
タに接続し、２次巻線の他端を並列接続の図示の極性の
ダイオードＤ４及び抵抗Ｒ２を経てトランジスタＴＲ２
のベースに接続する。
ライン出力段の作動を考案するにまず最初、トランジス
タＴＲ２が全時間導通状態にあり、ダイオードＤ３の両
端間に短路回路を形成するものとする。
タＴＲ２が全時間導通状態にあり、ダイオードＤ３の両
端間に短路回路を形成するものとする。
次イでライン出力段が既知のように走査コンデンサＣ８
に蓄積された電圧で作動して、所望の鋸歯波状電流が偏
向コイルＬ、に流れ、この電流は最初トレース周期の第
１部分でダイオードＤ２に流れ、次いでトレース周期の
第２部分でトランジスタＴＲＩを流れるようになる。こ
の瞬時にフライバック周期が開始され、トランジスタＴ
ＲＩが非導通状態となり、このトランジスタ゛は駆動回
路ＤＲからの駆動パルスの制御のもとてトレース周期の
第２部分の開始時前にまたは開始時にすてに導通状態と
なっている。フライバック周期中ライン出力回路のイン
ダクタンス及びキャパシタンスが共振して１／２正弦波
のフライバックパルスを発生し、その後備の走査周期が
開始する。
に蓄積された電圧で作動して、所望の鋸歯波状電流が偏
向コイルＬ、に流れ、この電流は最初トレース周期の第
１部分でダイオードＤ２に流れ、次いでトレース周期の
第２部分でトランジスタＴＲＩを流れるようになる。こ
の瞬時にフライバック周期が開始され、トランジスタＴ
ＲＩが非導通状態となり、このトランジスタ゛は駆動回
路ＤＲからの駆動パルスの制御のもとてトレース周期の
第２部分の開始時前にまたは開始時にすてに導通状態と
なっている。フライバック周期中ライン出力回路のイン
ダクタンス及びキャパシタンスが共振して１／２正弦波
のフライバックパルスを発生し、その後備の走査周期が
開始する。
前記１／２正弦波のフライバックパルスのピーク前にト
ランジスタＴＲ２が非導通状態となると、−旦このピー
ク電圧に到達して、この電圧がダイオードＤ３により搬
送されるため、フライバックコンデンサＣ７の両端間に
蓄積された電圧はライン出力回路の残部から分離され、
トランジスタＴＲ２が再び導通状態となるまで放電し得
なくなり、この蓄積された電圧はダイオードＤＩにより
インダクタＬを経て漏洩し得なくなる。トランジスタＴ
Ｒ２が非導通状態に保持される周期を制御することによ
りフライバックパルスの長さをも制御し得、従ってフラ
イバック周期を長クシ、この周期中トランジスタＴＲ２
を絶えず導通状態とするか、又は比較的短期間にわたり
トランジスタＴＲ２を導通状態とする。第１図の偏向段
により達成され得るこの方法を偏向段に関連する波形を
示す第２図につき更に詳細に説明する。
ランジスタＴＲ２が非導通状態となると、−旦このピー
ク電圧に到達して、この電圧がダイオードＤ３により搬
送されるため、フライバックコンデンサＣ７の両端間に
蓄積された電圧はライン出力回路の残部から分離され、
トランジスタＴＲ２が再び導通状態となるまで放電し得
なくなり、この蓄積された電圧はダイオードＤＩにより
インダクタＬを経て漏洩し得なくなる。トランジスタＴ
Ｒ２が非導通状態に保持される周期を制御することによ
りフライバックパルスの長さをも制御し得、従ってフラ
イバック周期を長クシ、この周期中トランジスタＴＲ２
を絶えず導通状態とするか、又は比較的短期間にわたり
トランジスタＴＲ２を導通状態とする。第１図の偏向段
により達成され得るこの方法を偏向段に関連する波形を
示す第２図につき更に詳細に説明する。
第２ａ図はライン発振器ＬＯの出力側に存在し、好適に
は１：ｌのマークスペース比を有するライン周波数のパ
ルス列のパルスを示す。これらパルスは駆動段ＤＲによ
り増幅されかつトランジスタＴＲ１のベースに供給され
、その立ち上がり縁ｔ１、ｔ、。
は１：ｌのマークスペース比を有するライン周波数のパ
ルス列のパルスを示す。これらパルスは駆動段ＤＲによ
り増幅されかつトランジスタＴＲ１のベースに供給され
、その立ち上がり縁ｔ１、ｔ、。
によってこのトランジスタを導通状態とすると共に立ち
下がり縁１ 、、１ 、。によってこのトランジスタを
非導通状態にしてフライバック周期を開始し得るように
する。第２ｃ図はトランジスタＴＲ２のコレクタに存在
するフライバックパルスを示し、これから明らかなよう
にこのトランジスタはその電荷キャリアにより時間ｊ
３＋ ｊ ３０まで導通状態を継続する。ライン周波数
のパルス列もフリップフロップの形態とし得るフライバ
ック時間コントローラＴＣによってフリップフロップを
“１”の状態にセットし、ＩＩ ＯＩＩの状態にセット
される時間は制御入力側子Ｃに供給される電圧の大きさ
にによって決まるようにする。このコントローラの種々
の幅のパルス出力を第２ｂ、 ２ｄ及び２ｆ図に示し、
これらパルス出力ヲトランジスタＴＲ３のベースに供給
して増幅し、変成器Ｔと相俟ってトランジスタＴＲ２を
駆動するために用いる。ダイオード０４、抵抗Ｒ２及び
変成器Ｔの漏洩インダクタンスによってトランジスタＴ
Ｒ２の電荷蓄積時間、従って英国特許ＧＢＡ１、２３４
．６０７号に記載されているターンオフ特性を制御し得
るようにする。トランジスタＴＲ２のベースに対する駆
動を適宜行ってコントローラのパルス出力が１１１１１
の状態のときトランジスタが非導通状態となり、パ０″
′の状態のときトランジスタを導通状態とする。
下がり縁１ 、、１ 、。によってこのトランジスタを
非導通状態にしてフライバック周期を開始し得るように
する。第２ｃ図はトランジスタＴＲ２のコレクタに存在
するフライバックパルスを示し、これから明らかなよう
にこのトランジスタはその電荷キャリアにより時間ｊ
３＋ ｊ ３０まで導通状態を継続する。ライン周波数
のパルス列もフリップフロップの形態とし得るフライバ
ック時間コントローラＴＣによってフリップフロップを
“１”の状態にセットし、ＩＩ ＯＩＩの状態にセット
される時間は制御入力側子Ｃに供給される電圧の大きさ
にによって決まるようにする。このコントローラの種々
の幅のパルス出力を第２ｂ、 ２ｄ及び２ｆ図に示し、
これらパルス出力ヲトランジスタＴＲ３のベースに供給
して増幅し、変成器Ｔと相俟ってトランジスタＴＲ２を
駆動するために用いる。ダイオード０４、抵抗Ｒ２及び
変成器Ｔの漏洩インダクタンスによってトランジスタＴ
Ｒ２の電荷蓄積時間、従って英国特許ＧＢＡ１、２３４
．６０７号に記載されているターンオフ特性を制御し得
るようにする。トランジスタＴＲ２のベースに対する駆
動を適宜行ってコントローラのパルス出力が１１１１１
の状態のときトランジスタが非導通状態となり、パ０″
′の状態のときトランジスタを導通状態とする。
第２ｂ図の場合にはトランジスタＴＲ２を瞬時ｔ２及び
ｊ４ｓ ｉ２Ｑ及びｔ４Ｑ間の短い期間のみ非導通状態
とし、且つ、トランジスタがフライバックパルスのピー
ク上５．ｔ５ｏ前に導通状態となるため、フライバック
周期は偏向回路の容量素子及び誘導素子によって決まる
フライバック周期となり、フライバックパルスは通常第
２Ｃ図に示すように瞬時ｔ６＋ｔｓｏで決まる２正弦波
となる。第２ｄ図の場合には、トランジスタＴＲ２は、
フライバックパルスｔＳ＋ ｊｓ。
ｊ４ｓ ｉ２Ｑ及びｔ４Ｑ間の短い期間のみ非導通状態
とし、且つ、トランジスタがフライバックパルスのピー
ク上５．ｔ５ｏ前に導通状態となるため、フライバック
周期は偏向回路の容量素子及び誘導素子によって決まる
フライバック周期となり、フライバックパルスは通常第
２Ｃ図に示すように瞬時ｔ６＋ｔｓｏで決まる２正弦波
となる。第２ｄ図の場合には、トランジスタＴＲ２は、
フライバックパルスｔＳ＋ ｊｓ。
がそのピーク値に到達する（第２ｅ図）瞬時ｔＳｒ
ｔＳ。
ｔＳ。
を含む瞬時ｔ２及びｔ６、ｔ２０及びｔｓｏ間の長い周
期に亘って非導通状態となる。コンデンサＣｒの電荷は
、トランジスタＴＲ２が再び導通状態となり、最終的に
フライバック周期が瞬時１７．１．。で終了してフライ
バック周期の幅を第２Ｃ図の場合全体に亘って延長する
際の瞬時ｔ６＋ ｔ６ｏまでトランジスタＴＲ２に流れ
得ないようにする。トランジスタＴＲ２が第２ｆ図に示
すように周期ｔ７＋ ｔ２０及びｔ７０間で非導通状態
となり、フライバックパルスが瞬時ｔ８＋ ｔｆｉｎで
最終的に終了する場合にはフライバック周期を更に拡張
することができる。
期に亘って非導通状態となる。コンデンサＣｒの電荷は
、トランジスタＴＲ２が再び導通状態となり、最終的に
フライバック周期が瞬時１７．１．。で終了してフライ
バック周期の幅を第２Ｃ図の場合全体に亘って延長する
際の瞬時ｔ６＋ ｔ６ｏまでトランジスタＴＲ２に流れ
得ないようにする。トランジスタＴＲ２が第２ｆ図に示
すように周期ｔ７＋ ｔ２０及びｔ７０間で非導通状態
となり、フライバックパルスが瞬時ｔ８＋ ｔｆｉｎで
最終的に終了する場合にはフライバック周期を更に拡張
することができる。
第１図のライン偏向段は、種々のライン周波数と共に用
いることができ、特に、ライン周波数を低くして表示を
ほぼ過走査して供給されたビデオデータにより画像表示
管の完全な有効な表示面積を拡大し得るようにする多重
ライン周波数データグラフィック表示に用いることがで
きる。また、走査周期及びフライバック周期間の比を変
化させて種々の視覚源からライン当たり種々の視覚周期
を組込み得るようにした単一周波数ライン偏向段と共に
用いることができる。フライバック時間コントローラＴ
Ｃの制御入力側子Ｃに供給される制御電圧は、手動的に
調整し得ると共に視覚信号から取出し得る種々の可変電
圧電流から取出することができる。後者の場合には制御
電圧はブランキング周期の長さに反映されるようになる
。
いることができ、特に、ライン周波数を低くして表示を
ほぼ過走査して供給されたビデオデータにより画像表示
管の完全な有効な表示面積を拡大し得るようにする多重
ライン周波数データグラフィック表示に用いることがで
きる。また、走査周期及びフライバック周期間の比を変
化させて種々の視覚源からライン当たり種々の視覚周期
を組込み得るようにした単一周波数ライン偏向段と共に
用いることができる。フライバック時間コントローラＴ
Ｃの制御入力側子Ｃに供給される制御電圧は、手動的に
調整し得ると共に視覚信号から取出し得る種々の可変電
圧電流から取出することができる。後者の場合には制御
電圧はブランキング周期の長さに反映されるようになる
。
第１図の上述した記載では、トランジスタＴＲ２は、ト
ランジスタＴＲ３、変成器Ｔ及び関連する回路素子を具
える駆動段によってフライバック時間コントローラＴＣ
の出力により駆動する。単一トランジスタＴＲ２をダー
リントン構造の多重トランジスタにより置換する場合に
はかかるトランジスタをフライバック時間コントローラ
ＴＣの出力により直接駆動することができる。
ランジスタＴＲ３、変成器Ｔ及び関連する回路素子を具
える駆動段によってフライバック時間コントローラＴＣ
の出力により駆動する。単一トランジスタＴＲ２をダー
リントン構造の多重トランジスタにより置換する場合に
はかかるトランジスタをフライバック時間コントローラ
ＴＣの出力により直接駆動することができる。
第３図は第１図に示すライン偏向段の変形を示し、双方
の図において同一部分には同一符号を付して示す。第３
図ではトランジスタＴＲ２の代わりにサイリスクＴＨを
用いると共にこのサイリスクを導通せしめるに必要な駆
動レベルはトランジスタＴＲ２を導通せしめるに必要な
駆動レベルよりも著しく低いため、このトランジスタに
関連する駆動回路は必要でなくなる。上述した目的に対
してはフライバック時間コントローラＴＣの出力はこの
サイリスタＴＨを駆動するには充分である。第３図に示
す偏向回路の作動態様は、第１図に示す偏向回路の作動
態様とほぼ同一であり、この場合フライバックパルスの
幅はサイリスクＴＨを導通せしめる時間によって制御す
る。作動の詳細な相違は第４図につき説明する。第４図
は第３図のライン偏向段に関連する波形を示す。
の図において同一部分には同一符号を付して示す。第３
図ではトランジスタＴＲ２の代わりにサイリスクＴＨを
用いると共にこのサイリスクを導通せしめるに必要な駆
動レベルはトランジスタＴＲ２を導通せしめるに必要な
駆動レベルよりも著しく低いため、このトランジスタに
関連する駆動回路は必要でなくなる。上述した目的に対
してはフライバック時間コントローラＴＣの出力はこの
サイリスタＴＨを駆動するには充分である。第３図に示
す偏向回路の作動態様は、第１図に示す偏向回路の作動
態様とほぼ同一であり、この場合フライバックパルスの
幅はサイリスクＴＨを導通せしめる時間によって制御す
る。作動の詳細な相違は第４図につき説明する。第４図
は第３図のライン偏向段に関連する波形を示す。
第４ａ、 ４ｃ、 ４ｅ及び４ｇ図は第２ａ、 ２ｃ、
２ｅ及び２ｇ図に示すものと同一であり、前述したよ
うにライン発振器ＬＯの出力及び増幅幅のフライバック
パルスを示す。第１図において、トランジスタＴＲ２は
周期的に駆動されて非導通状態の被制御周期を発生する
が、第３図のサイリスクＴＨは、走査電流の極性が反転
する際、走査周期の中点またはその近くで自動的に非導
通状態となる。これがため、フライバック周期ｔ：ｂ
ｊ３Ｇの開始時にはサイリスタＴＨが既に非導通状態と
なっている。従ってフライバック時間コントローラＴＣ
は、サイリスクＴＨを導通状態とする必要のある瞬時に
短いトリガパルスを発生させるために必要であり、この
状態においてサイリスクＴＨは走査電流の次の反転まで
保持される。これは、制御入力側子Ｃに供給される制御
電圧信号の大きさまたは特性によって達成され、この際
局部発振器ＬＤからの入力はゲートパルスとして作用し
てフライバック周期の開始後の所定の周期の外側で、フ
ライバック時間コントローラＴＣがトリガパルスを発生
するのを防止し、この目的のために、ライン発振器ＬＯ
の出力の第２部分１．−１．、ｊｕｌ−ｊｌの幅が、そ
の第１部分ｔ２〜ｔｌＧに対し増大され得るようにする
。第４Ｃ図に示す条件に対し、第４ｂ図のトリガパルス
はフライバックパルスのピークｔＳ＋ ｔｓｏに、また
はその前に発生し得るようにし、これによってサイリス
タがピークの発生時に導通状態となるようにする。図示
の例ではこのパルスは瞬時１．、１．。に発生する。第
４ｅ図に示す条件に対し、トリガパルスは第４図におい
ては瞬時ｔ６＋ ｊ６０で発生し、第４ｇ図に対しては
トリガパルスは瞬時ｔｊ＋ ｊ’７Ｇに発生する。
２ｅ及び２ｇ図に示すものと同一であり、前述したよ
うにライン発振器ＬＯの出力及び増幅幅のフライバック
パルスを示す。第１図において、トランジスタＴＲ２は
周期的に駆動されて非導通状態の被制御周期を発生する
が、第３図のサイリスクＴＨは、走査電流の極性が反転
する際、走査周期の中点またはその近くで自動的に非導
通状態となる。これがため、フライバック周期ｔ：ｂ
ｊ３Ｇの開始時にはサイリスタＴＨが既に非導通状態と
なっている。従ってフライバック時間コントローラＴＣ
は、サイリスクＴＨを導通状態とする必要のある瞬時に
短いトリガパルスを発生させるために必要であり、この
状態においてサイリスクＴＨは走査電流の次の反転まで
保持される。これは、制御入力側子Ｃに供給される制御
電圧信号の大きさまたは特性によって達成され、この際
局部発振器ＬＤからの入力はゲートパルスとして作用し
てフライバック周期の開始後の所定の周期の外側で、フ
ライバック時間コントローラＴＣがトリガパルスを発生
するのを防止し、この目的のために、ライン発振器ＬＯ
の出力の第２部分１．−１．、ｊｕｌ−ｊｌの幅が、そ
の第１部分ｔ２〜ｔｌＧに対し増大され得るようにする
。第４Ｃ図に示す条件に対し、第４ｂ図のトリガパルス
はフライバックパルスのピークｔＳ＋ ｔｓｏに、また
はその前に発生し得るようにし、これによってサイリス
タがピークの発生時に導通状態となるようにする。図示
の例ではこのパルスは瞬時１．、１．。に発生する。第
４ｅ図に示す条件に対し、トリガパルスは第４図におい
ては瞬時ｔ６＋ ｊ６０で発生し、第４ｇ図に対しては
トリガパルスは瞬時ｔｊ＋ ｊ’７Ｇに発生する。
第１図は本発明ライン偏向段を一部ブロック図で示す回
路図、 第２図は第１図の回路の関連する波形を示す説明図、 第３図は第１図に示す回路の変形例を示す一部ブロック
図で示す回路図、 第４図は同じくその種々の個所の波形図である。 ＬＯ・・・ライン発振器 ＴＲＩ・・・ｎｐｎ 型バイポーラライン出力トランジ
スタ０１、 Ｄ２． Ｄ３・・・ダイオードＬ・・・イ
ンダクタ ＴＲ２，ＴＲ３・・・ｎｐｎ型バイポーラトランジスタ
Ｌｙ・・・ライン偏向コイル Ｃｓ・・・走査コンデンサ ＴＣ・・・フライバック時間コントローラＴｌｌ・・・
サイリスタ。 Ｆｉｇ、１ Ｆｉｇ、４
路図、 第２図は第１図の回路の関連する波形を示す説明図、 第３図は第１図に示す回路の変形例を示す一部ブロック
図で示す回路図、 第４図は同じくその種々の個所の波形図である。 ＬＯ・・・ライン発振器 ＴＲＩ・・・ｎｐｎ 型バイポーラライン出力トランジ
スタ０１、 Ｄ２． Ｄ３・・・ダイオードＬ・・・イ
ンダクタ ＴＲ２，ＴＲ３・・・ｎｐｎ型バイポーラトランジスタ
Ｌｙ・・・ライン偏向コイル Ｃｓ・・・走査コンデンサ ＴＣ・・・フライバック時間コントローラＴｌｌ・・・
サイリスタ。 Ｆｉｇ、１ Ｆｉｇ、４
Claims (1)
- 【特許請求の範囲】 １、ストローク周期及び誘導性負荷を経るフライバック
周期を有する鋸歯波状電流を発生するものであって、誘
導性負荷と、蓄積コンデンサと、各ストローク周期の第
１部分中鋸歯波状電流が流れる単方向性装置と、各スト
ローク周期の第２部分中前記鋸歯波状電流が流れる被制
御スイッチと、この被制御スイッチの主電流通路に平行
に接続されたフライバックコンデンサと、前記被制御ス
イッチのスイッチングを制御するパルス列を発生するパ
ルス発生源とを具える鋸歯波状電流発生回路配置におい
て、前記フライバックコンデンサの両端間の電圧がその
ピーク値に到達する際にこのフライバックコンデンサを
前記誘導性負荷及び蓄積コンデンサから周期的に、かつ
、電気的に分離し得るようにすると共に、前記フライバ
ック周期を越える有限周期後前記フライバックコンデン
サをこれに再接続するスイッチ手段を設けるようにした
ことを特徴とする鋸歯波状電流発生回路配置。 ２、前記スイッチ手段は、エミッタ−コレクタ通路が前
記フライバックコンデンサ及び前記誘導性負荷間に接続
されたバイポーラトランジスタと、ピーク値が到来する
時間に、又は時間前に前記トランジスタを非導通状態と
するパルス出力を発生すると共に前記時間後の有限期間
に前記トランジスタを導通状態とするフライバック時間
コントローラとを具えるようにしたことを特徴とする請
求項１に記載の鋸歯波状電流発生回路配置。 ３、前記パルス発生源からのパルス列を前記フライバッ
ク時間コントローラの入力側に供給し、前記被制御スイ
ッチをスイッチオフするために用いる前記パルス列の縁
部を用いて前記フライバック時間コントローラからのパ
ルス出力の縁部を発生させると共に他の入力に応答して
前記トランジスタを導通状態とするパルス出力の縁部を
発生させるようにしたことを特徴とする請求項２に記載
の鋸歯波状電流発生回路配置。 ４、前記スイッチ手段は、主電流通路が前記フライバッ
クコンデンサ及び前記誘導性負荷間に接続されたサイリ
スタと、前記有限期間の終了時に前記サイリスタを導通
状態とするトリガパルスを発生するフライバック時間コ
ントローラとを具え、前記サイリスタは前記鋸歯波状電
流の極性が変化する際に前記ストローク期間中非導通状
態となるようにしたことを特徴とする請求項１に記載の
鋸歯波状電流発生回路配置。 ５、前記パルス発生源からのパルス列をゲートパルスと
して前記フライバック時間コントローラの入力側に供給
し、このコントローラによって前記ゲートパルスの周期
の外側で前記トリガパルスを発生させるようにしたこと
を特徴とする請求項４に記載の鋸歯波状電流発生回路配
置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8729516 | 1987-12-18 | ||
| GB8729516A GB2214016A (en) | 1987-12-18 | 1987-12-18 | Variable flyback period |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01195780A true JPH01195780A (ja) | 1989-08-07 |
Family
ID=10628678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63318694A Pending JPH01195780A (ja) | 1987-12-18 | 1988-12-19 | 鋸歯波状電流発生回路配置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4890043A (ja) |
| EP (1) | EP0322030A3 (ja) |
| JP (1) | JPH01195780A (ja) |
| KR (1) | KR890011210A (ja) |
| GB (1) | GB2214016A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9100123D0 (en) * | 1991-01-04 | 1991-02-20 | Rca Licensing Corp | Raster corrected horizontal deflection |
| US5115171A (en) * | 1991-01-04 | 1992-05-19 | Rca Licensing Corporation | Raster distortion correction circuit |
| GB9215993D0 (en) * | 1992-07-28 | 1992-09-09 | Rca Thomson Licensing Corp | Raster corrected horizontal defelction |
| US5841248A (en) * | 1997-04-30 | 1998-11-24 | Rca Thomson Licensing Corporation | Charge controlled raster correction circuit |
| US6320332B1 (en) | 1999-10-08 | 2001-11-20 | Thomson Licensing S.A. | Raster distortion correction circuit |
| TWI459855B (zh) * | 2012-10-19 | 2014-11-01 | Raydium Semiconductor Corp | 具有維持電流電路之發光二極體驅動裝置及其運作方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4400652A (en) * | 1982-05-03 | 1983-08-23 | Squibb Vitatek, Inc. | Magnetic deflection sweep amplifier with intelligent flyback |
| NL8202499A (nl) * | 1982-06-21 | 1984-01-16 | Philips Nv | Schakelinrichting voor een beeldweergeefinrichting voor het opwekken van een zaagtandvormige lijnafbuigstroom. |
| US4607195A (en) * | 1983-03-21 | 1986-08-19 | U.S. Philips Corporation | Picture display device comprising a power supply circuit and a line deflection circuit |
| US4590408A (en) * | 1984-05-08 | 1986-05-20 | Systems Research Laboratories, Inc. | Linear/resonant CRT beam deflection circuit |
| JPS61199381A (ja) * | 1985-02-28 | 1986-09-03 | Nec Home Electronics Ltd | 水平偏向回路 |
| JPH0813094B2 (ja) * | 1985-04-19 | 1996-02-07 | 日本ビクター株式会社 | 水平偏向回路 |
| GB2177270A (en) * | 1985-06-19 | 1987-01-14 | Philips Electronic Associated | Line output circuit for generating a sawtooth current at two frequencies |
-
1987
- 1987-12-18 GB GB8729516A patent/GB2214016A/en not_active Withdrawn
-
1988
- 1988-11-02 US US07/266,182 patent/US4890043A/en not_active Expired - Fee Related
- 1988-12-13 EP EP19880202860 patent/EP0322030A3/en not_active Withdrawn
- 1988-12-15 KR KR1019880016687A patent/KR890011210A/ko not_active Application Discontinuation
- 1988-12-19 JP JP63318694A patent/JPH01195780A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR890011210A (ko) | 1989-08-14 |
| GB8729516D0 (en) | 1988-02-03 |
| GB2214016A (en) | 1989-08-23 |
| EP0322030A2 (en) | 1989-06-28 |
| US4890043A (en) | 1989-12-26 |
| EP0322030A3 (en) | 1991-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4385263A (en) | Television receiver, push-pull inverter, ferroresonant transformer power supply synchronized with horizontal deflection | |
| JPS59198871A (ja) | 電源回路 | |
| US4733141A (en) | Horizontal output circuit for correcting pin cushion distortion of a raster | |
| JP2544720B2 (ja) | 偏向巻線に偏向電流を発生させる装置 | |
| KR900008233B1 (ko) | 수평 편향 귀선 시간 절환 회로 | |
| JPH01195780A (ja) | 鋸歯波状電流発生回路配置 | |
| US4926098A (en) | Push-pull class-E bi-directional scanning circuit | |
| JPH0817447B2 (ja) | 陰極線管用の偏向回路 | |
| EP0206407A2 (en) | Line output circuit for generating a line frequency sawtooth current | |
| JP2635553B2 (ja) | 入力周波数で出力電流を発生させる装置 | |
| US4234826A (en) | Synchronous switched vertical deflection driven during both trace and retrace intervals | |
| US4362974A (en) | Commutated switched regulator with line isolation for transistor deflection | |
| KR100276494B1 (ko) | 편향 회로 장치 | |
| EP0178737B1 (en) | Line output circuit for generating a line frequency sawtooth current | |
| KR100799942B1 (ko) | 비디오 디스플레이 편향 장치 | |
| JPS596672A (ja) | 水平偏向電流発生回路配置 | |
| KR950001803Y1 (ko) | 모니터의 화면 리플잡음 제거회로 | |
| GB2215154A (en) | Power switch control circult, e.g. for television apparatus | |
| EP0272744A2 (en) | Circuit arrangement with a high voltage bipolar transistor | |
| JP3039609B2 (ja) | 水平偏向励振回路 | |
| JPH01286577A (ja) | テレビジョン装置の電源 | |
| JPH0523016Y2 (ja) | ||
| JPH0546377Y2 (ja) | ||
| JP2000013633A (ja) | 高圧回路 | |
| JPH1013705A (ja) | 水平偏向出力回路用電源回路 |