JP2988405B2

JP2988405B2 - スイッチング電源回路

Info

Publication number: JP2988405B2
Application number: JP8341940A
Authority: JP
Inventors: 洋介品田
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1996-12-20
Filing date: 1996-12-20
Publication date: 1999-12-13
Anticipated expiration: 2016-12-20
Also published as: JPH10191631A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はスイッチング電源回
路に関し、特にアクティブクランプ型のスイッチング電
源回路に関する。

【０００２】

【従来の技術】従来のスイッチング電源回路の回路図を
図８に、および図８に示した回路図における各部の波形
を図９に示す。

【０００３】この図の回路図において、スイッチング電
源回路は、入力電源１と並列にコンデンサ２を接続し、
入力電源１の正電位側に主トランスの５の一次巻線５ａ
の巻き始めの端子５（１）側を接続し、一次巻線５ａの
巻き終わりの端子５（３）側を主スイッチ４のドレイン
に接続し、主スイッチ４のソースを入力電源１の負電位
側に接続し、補助スイッチ３ｂのソースを一次巻線５ａ
の巻き終りの端子５（３）側に接続し、ドレインをコン
デンサ３ａの一端に接続し、コンデンサ３ａの他端を一
次巻線５ａの巻き始めの端子５（１）側に接続し、主ト
ランス５の二次巻線５ｂの巻き始めの端子５（４）側を
ダイオード６ａのアノードに接続し、二次巻線５ｂの巻
き終わりの端子５（５）側をダイオード６ｂのアノード
に接続し、ダイオード６ａのカソードとダイオード６ｂ
のカソードとを接続し、コイル７ａの一端をダイオード
６ａのカソードに接続し、コイル７ａの他端をコンデン
サ７ｂの一端に接続し、コンデンサ７ｂの他端をダイオ
ード６ｂのアノードに接続し、コンデンサ７ｂの両端に
負荷抵抗８を接続して構成される。

【０００４】次に図１と図２とを併せて参照して動作に
ついて説明する。

【０００５】まず、以下に使用する記号について次のよ
うに定義する。

【０００６】Ｎｐは主トランス５の一次巻線５ａの巻数
であり、Ｎｓは主トランス５の二次巻線５ｂの巻数であ
り、Ｖｉｎは入力電源１の電圧であり、Ｖｃはコンデン
サ３ａの電圧である。

【０００７】また図９では、主スイッチ４がターンオン
する時刻をｔ０、主スイッチ４がターンオフする時刻を
ｔ１、補助スイッチ３ｂがターンオフする時刻をｔ２、
補助スイッチ３ｂがターンオフする時刻をｔ３、および
主スイッチ４が再びターンオフする時刻をｔ４としてい
る。

【０００８】主スイッチ４の駆動パルスＰ１と、補助ス
イッチ３ｂの駆動パルスＰ２とは互いに逆動作をし、ま
た共にオフ状態の期間ｔ１〜ｔ２、およびｔ３〜ｔ４を
有する。

【０００９】期間ｔ０〜ｔ１において、主スイッチ４は
オンの状態であり、この期間において主トランス５の一
次巻線５ａの巻き始めの端子５（１）側と二次巻線５ｂ
の巻き始めの端子５（４）側とに正の電圧が加わり、二
次巻線５ｂにはＶｉｎ・Ｎｓ／Ｎｐの電圧が発生して、
負荷抵抗８を流れる負荷電流は二次巻線５ｂの巻き始め
の端子５（４）側→ダイオード６ａ→コイル７→負荷抵
抗８→二次巻線５ｂの巻き終わりの端子５（５）側のル
ートで流れる。

【００１０】また、期間ｔ０〜ｔ１において、補助スイ
ッチ３ｂはオフの状態であり、この期間において補助ス
イッチ３ｂのドレイン・ソース間にはＶｉｎ＋Ｖｃの電
圧が印加される。

【００１１】期間ｔ１〜ｔ２において、主スイッチ４と
補助スッチ３ｂとは共にオフの状態であり、この期間に
おいて期間ｔ０〜ｔ１で主トランス５に蓄積された励磁
エレネルギーが一次巻線５ａの巻き終わりの端子５
（３）側→補助スイッチ３ｂの寄生ダイオード→コンデ
ンサ３ａ→一次巻線５ａの巻き始めの端子５（１）側の
ルートでコンデンサ３ａに吸収される。

【００１２】期間ｔ２〜ｔ３において、補助スイッチ３
ｂがオンの状態になるため、期間ｔ１〜ｔ２に引き続
き、主トランス５に蓄積された励磁エネルギーは主トラ
ンス５の一次巻線５ａの巻き終わりの端子５（３）側→
補助スイッチ３ｂ→コンデンサ３ａ→一次巻線５ａの巻
き始め端子５（１）側のルートでコンデンサ２に吸収さ
れる。

【００１３】主トランス５に蓄積された励磁エネルギー
が全てコンデンサ３ａに移ると、今度はコンデンサ３ａ
に蓄積されたエネルギーがコンデンサ３ａ→補助スイッ
チ３ｂ→一次巻線５ａの巻き終わり端子５（３）側→巻
き始め端子５（１）側→コンデンサ３ａのルートで再び
主トランス５に吸収される。

【００１４】ここで、補助スイッチ３ｂは、主トランス
５に蓄積された励磁エネルギーが全てコンデンサ３ａに
移る前にターンオフすれば良い。

【００１５】次に、時刻ｔ３で補助スイッチ３ｂがター
ンオフすると、期間ｔ３〜ｔ４において、主スイッチ４
のドレイン・ソース間寄生容量Ｃ３に蓄積されていたエ
ネルギーが寄生容量Ｃ３→一次巻線５ａの巻き終わり端
子５（３）側→巻き始めの端子５（１）側→入力電源１
の正電位側→負電位側→寄生容量Ｃ３のルートで主トラ
ンス５に吸収される。

【００１６】ここで、コンデンサ３ａとして、コンデン
サ３ａ自身と主トランス５の一次インダクタンスとによ
る時定数がスイッチング電源回路のスイッチング周期に
比べて十分大きくなるような容量のものを使用すること
により、期間ｔ１〜ｔ３において、主トランス５のリセ
ット電圧はコンデンサ３ａによりクランプされたほぼ直
線近似可能な共振波形となり、また、期間ｔ３〜ｔ４に
おいては主トランス５の一次インダクタンスと主スイッ
チ４のドレイン・ソース間寄生容量Ｃ３とにより急速な
立ち下がりの共振波形となって主トランス５のリセット
電圧はほぼ矩形波に近い波形となる。

【００１７】そして、コイル７ａは、期間ｔ０〜ｔ１の
間に蓄積されたエネルギーを期間ｔ１〜ｔ４で負荷抵抗
８へ放出し、このときの負荷電流はコイル７ａ→負荷抵
抗８→ダイオード６ｂ→コイル７ａのルートで流れる。

【００１８】以上説明したように、主スイッチ４がオフ
の期間ｔ１〜ｔ４において、主トランス５のリセット電
圧がほぼ矩形波になるため、主スイッチ４および補助ス
イッチ３ａのドレイン・ソース間電圧のピーク値（Ｖｉ
ｎ＋Ｖｃ）およびダイオード６ａの電圧を小さくするこ
とができるため、主スイッチ４およびダイオード６ａに
低耐圧品、すなわち低オン抵抗および低寄生容量品を使
用することができ、損失を小さくすることができる。

【００１９】

【発明が解決しようとする課題】この従来のスイッチン
グ電源回路の問題点は、補助スイッチ３ｂの耐圧が主ス
イッチ４の耐圧と同じ程度必要であり、また、クランプ
用のコンデンサ３ａの耐圧も主スイッチ４の耐圧の半分
程度必要なことである。

【００２０】例えば、入力電圧Ｖｉｎが４８Ｖのスイッ
チング電源を考えると、補助スイッチ３ｂには１８０Ｖ
耐圧品、およびクランプ用のコンデンサ３ａには１００
Ｖ耐圧品程度が必要であった。このため補助スイッチ４
およびクランプ用のコンデンサ３ａの形状が比較的大き
なものとなり、アクティブクランプ回路３が小型化でき
なかった。

【００２１】その理由は、補助スイッチ３ｂとコンデン
サ３ａとの直列回路を主トランス５の一次巻線５ａと並
列に接続しているからである。

【００２２】従って、本発明の目的は、部品を小型化す
ることによりアクティブクランプ回路３を小型化するこ
とにある。

【００２３】

【課題を解決するための手段】本発明によるスイッチン
グ電源回路は、主トランスの一次巻線と入力電源をオン
・オフする主スイッチとの直列回路を前記入力電源と並
列に接続し、前記主スイッチがオン時に前記主トランス
の一次側から二次側にエネルギーが伝わる向きに前記主
トランスの二次巻線を整流回路の入力に並列に接続し、
前記整流回路の出力をコイルとコンデンサとで直列に構
成される平滑回路の入力に並列に接続し、前記平滑回路
の出力である前記コンデンサと並列に負荷を接続して構
成されるスイッチング電源回路において、前記主トラン
スの前記一次巻線の途中に中間タップを設け、前記主ス
イッチに同期して動作する補助スイッチとコンデンサと
から成る直列回路を前記主トランスの前記一次巻線の前
記主スイッチと接続される反対側の一端と前記主トラン
スの前記一次巻線の中間タップとの間に接続して成る。

【００２４】本発明によるスイッチング電源回路は、入
力電源と並列に第１のコンデンサを接続し、前記入力電
源の正電位側に主トランスの一次巻線の巻き始めを接続
し、前記主トランスの前記一次巻線の巻き終わりを主ス
イッチング素子としての第１の電界効果トランジスタの
ドレインに接続し、前記第１の電界効果トランジスタの
ソースを前記入力電源の負電位側に接続し、補助スイッ
チング素子としての第２の電界効果トランジスタのソー
スを前記主トランスの一次巻線の途中の中間タップに接
続し、前記第２の電界効果トランジスタのドレインを第
２のコンデンサの一端に接続し、前記第２のコンデンサ
の他端を前記主トランスの一次巻線の巻き始めに接続
し、前記主トランスの二次巻線の巻き始めを第１のダイ
オードのアノードに接続し、前記主トランスの二次巻線
の巻き終わりを第２のダイオードのアノードに接続し、
前記第１のダイオードのカソードと前記第２のダイオー
ドのカソードとを接続し、コイルの一端を前記第１のダ
イオードのカソードに接続し、前記コイルの他端を第３
のコンデンサの一端に接続し、前記第３のコンデンサの
他端を前記第２のダイオードのアノードに接続し、前記
第３のコンデンサの両端に負荷抵抗を接続して成る。

【００２５】本発明によるスッチング電源回路は、前記
整流回路がダイオードで構成される。

【００２６】本発明によるスッチング電源回路は、前記
整流回路がトランジスタで構成される。

【００２７】本発明によるスッチング電源回路は、前記
整流回路のトランジスタが主トランスの二次巻線で駆動
される。

【００２８】本発明によるスッチング電源回路は、前記
整流回路のトランジスタが主トランスの補助巻線で駆動
される。

【００２９】本発明によるスッチング電源回路は、前記
第１のダイオード素子に代えて第３の電界効果トランジ
スタを使用、かつ前記第２のダイオード素子に代えて第
４の電界効果トランジスタを使用し、前記主トランスの
前記二次巻線の巻き始めを前記第３の電界効果トランジ
スタのゲートおよび前記第４の電界効果トランジスタの
ドレインに接続し、前記主トランスの前記二次巻線の巻
き終わりを前記第３の電界効果トランジスタのドレイン
および前記第４の電界効果トランジスタのゲートに接続
し、前記第３の電界効果トランジスタのソースと前記第
４の電界効果トランジスタのソースとを接続し、前記コ
イルの一端を前記第４の電界効果トランジスタのドレイ
ンに接続し、前記コイルの他端を前記第３のコンデンサ
の一端に接続し、前記第３のコンデンサの他端を前記第
４の電界効果トランジスタのソースに接続し、前記第３
のコンデンサの両端に前記負荷抵抗を接続して成る。

【００３０】本発明によるスイッチング電源回路は、前
記第１のダイオード素子に代えて第３の電界効果トラン
ジスタを使用、かつ前記第２のダイオード素子に代えて
第４の電界効果トランジスタを使用し、さらに前記主ト
ランスの前記二次巻線側に第１の補助巻線および第２の
補助巻線を設けて前記二次巻線の巻き始めと前記第１の
補助巻線の巻き終わりとを接続かつ前記二次巻線の巻き
終わりと前記第２の補助巻線の巻き始めとを接続して、
前記第１の補助巻線の巻き始めを前記第３の電界効果ト
ランジスタのゲートに接続し、前記二次巻線の巻き始め
を前記第３の電界効果トランジスタのソースに接続し、
前記二次巻線の巻き終わりを前記第４の電界効果トラン
ジスタのソースに接続し、前記第２の補助巻線の巻き終
わりを前記第４の電界効果トランジスタのゲートに接続
し、前記第３の電界効果トランジスタのドレインと前記
第４の電界効果トランジスタのドレインとを接続し、前
記コイルの一端を前記第４の電界効果トランジスタのド
レインに接続し、前記コイルの他端を前記第３のコンデ
ンサの一端に接続し、前記第３のコンデンサの他端を前
記第４の電界効果トランジスタのソースに接続し、前記
第３のコンデンサの両端に前記負荷抵抗を接続して成
る。

【００３１】本発明によるスイッチング電源回路は、前
記主トランスの前記二次巻線の巻き始めと前記第３の電
界効果トランジスタのゲートとの間の接続を第１の抵抗
素子を介して行い、かつ前記二次巻線の巻き終わりと前
記第４の電界効果トランジスタのゲートとの間の接続を
第２の抵抗素子を介して行う。

【００３２】本発明によるスイッチング電源回路は、前
記第１の抵抗素子の代りに第４のコンデンサを介在さ
せ、かつ前記第２の抵抗素子の代りに第５のコンデンサ
を介在させる。

【００３３】本発明によるスイッチング電源回路は、前
記第１の抵抗素子と並列にアノード側を前記主トランス
の前記二次巻線の巻き終わりに接続およびカソード側を
前記第３の電界効果トランジスタのゲートに接続し、か
つ前記第２の抵抗素子と並列にアノード側を前記二次巻
線の巻き始めに接続およびカソード側を前記第４の電界
効果トランジスタのゲートに接続する。

【００３４】

【発明の実施の形態】次に本発明の第１の実施の形態に
ついて図面を参照して説明する。図１は本発明の第１の
実施の形態を示すスイッチング電源回路の回路図であ
る。

【００３５】この図１によると、本発明によるスイッチ
ング電源回路は、入力電源１と並列にコンデンサ２を接
続し、入力電源１の正電位側に主トランス５の一次巻線
５ａの巻き始めの端子５（１）側を接続し、一次巻線５
ａの巻き終わりの端子５（３）側を主スイッチ４のドレ
インに接続し、主スイッチ４のソースを入力電源１の負
電位側に接続し、補助スイッチ３ｂのソースを一次巻線
５ａの途中の中間タップの端子５（２）側に接続し、ド
レインをコンデンサ３ａの一端に接続し、コンデンサ３
ａの他端を一次巻線５ａの巻き始めの端子５（１）側に
接続し、主トランス５の二次巻線５ｂの巻き始めの端子
５（４）側をダイオード６ａのアノードに接続し、二次
巻線５ｂの巻き終わりの端子５（５）側をダイオード６
ｂのアノードに接続し、ダイオード６ａのカソードとダ
イオード６ｂのカソードとを接続し、コイル７ａの一端
をダイオード６ａのカソードに接続し、コイル７ａの他
端をコンデンサ７ｂの一端に接続し、コンデンサ７ｂの
他端をダイオード６ｂのアノードに接続し、コンデンサ
７ｂの両端に負荷抵抗８を接続して構成する。

【００３６】次に図２を図１と併せて参照して動作につ
いて説明する。図２は図１に示した回路図における各部
波形である。

【００３７】期間ｔ０〜ｔ１において、主スイッチ４は
オン状態であり、主トランス５の一次巻線５ａ、二次巻
線５ｂの巻き始めの端子５（４）側に正の電圧が加わ
り、二次巻線５ｂにはＶｉｎ・Ｎｓ／（Ｎｐ１＋Ｎｐ
２）の電圧が発生し、負荷抵抗８を流れる負荷電流は二
次巻線５ｂの巻き始めの端子５（４）側→ダイオード６
ａ→コイル７ａ→負荷抵抗８→二次巻線５ｂの巻き終わ
りの端子５（５）側のルートで流れる。また、期間ｔ０
〜ｔ１において、補助スイッチ３ｂはオフ状態であり、
補助スイッチ３ｂのドレイン・ソース間にはＶｉｎ・Ｎ
ｐ１／（Ｎｐ１＋Ｎｐ２）＋Ｖｃの電圧が印加されてい
る。

【００３８】期間ｔ１〜ｔ２において、主スイッチ４と
補助スイッチ３ｂとは共にオフの状態であり、この期間
において期間ｔ０〜ｔ１で主トランス５に蓄積された励
磁エネルギーが一次巻線５ａの途中の中間タップの端子
５（２）側→補助スッチ３ｂの寄生ダイオード→コンデ
ンサ３ａ→一次巻線５ａの巻き始めの端子５（１）側の
ルートでコンデンサ３ａに吸収される。

【００３９】期間ｔ２〜ｔ３において、補助スッイチ３
ｂがオンの状態になるため、期間ｔ１〜ｔ２に引き続
き、主トランス５に蓄積された励磁エネルギーは主トラ
ンス５の一次巻線５ａの途中の中間タップの端子５
（２）側 →補助スイッチ３ｂ→コンデンサ３ａ→一次
巻線５ａの巻き始めの端子５（１）側のルートでコンデ
ンサ２に吸収される。

【００４０】主トランス５に蓄積された励磁エネルギー
が全てコンデンサ３ａに移ると、今度はコンデンサ３ａ
に蓄積されたエネルギーがコンデンサ３ａ→補助スイッ
チ３ｂ→一次巻線５ａの途中の中間タップの端子５
（２）側→一次巻線５ａの巻き始めの端子５（１）側→
コンデンサ３ａのルートで再び主トランス５に吸収され
る。

【００４１】ここで、補助スイッチ３ｂは、主トランス
５に蓄積された励磁エネルギーが全てコンデンサ３ａに
移る前にターンオンすれば良い。

【００４２】次に、時刻ｔ３で補助スイッチ３ｂがター
ンオフすると、期間ｔ３〜ｔ４において、主スイッチ４
のドレイン・ソース間寄生容量（図１には図示していな
い）に蓄積されていたエネルギーが寄生容量→一次巻線
５ａの巻き終わりの端子５（３）側→巻き始めの端子５
（１）側→入力電源１の正電位側→負電位側→寄生容量
のルートで主トランス５に吸収される。

【００４３】ここで、コンデンサ３ａとして、コンデン
サ３ａ自身と主トランス５の一次インダクタンスとによ
る時定数がスイッチング電源回路のスイッチング周期に
比べて十分大きくなるような容量のものを使用すること
により、期間ｔ１〜ｔ３において、主トランス５のリセ
ット電圧はコンデンサ３ａによりクランプされたほぼ直
線近似可能な共振波形となり、また、期間ｔ３〜ｔ４に
おいては主トランス５の一次インダクタンスと主スイッ
チ４のドレイン・ソース間寄生容量による急速な立ち下
がりの共振波形となって、主トランス５のリセット電圧
はほぼ矩形波に近い波形となる。

【００４４】そして、コイル７ａは、期間ｔ０〜ｔ１の
間に蓄積されたエネルギーを期間ｔ１〜ｔ４で付加抵抗
８へ放出し、このときの負荷電流はコイル７ａ→負荷抵
抗８→ダイオード６ｂ→コイル７ａのルートで流れる。

【００４５】このように、補助スイッチ３ｂのソースを
主トランス５の一次巻線５ａの途中の中間タップの端子
５（２）側に接続することで、コンデンサ３ａおよび補
助スイッチ３ｂの電圧を従来回路のときの電圧のＮｐ１
／（Ｎｐ１＋Ｎｐ２）に小さくすることができる。

【００４６】例えば、Ｎｐ１＝Ｎｐ２とするとコンデン
サ３ａ、補助スイッチ３ｂの電圧は従来回路の半分にな
る。入力電圧Ｖｉｎが４８Ｖのスイッチング電源を考え
ると、補助スイッチ３ｂには１００Ｖ耐圧品およびクラ
ンプ用のコンデンサ３ａには５０Ｖ耐圧品で良い。

【００４７】次に本発明の第２の実施の形態について図
３を参照して説明する。

【００４８】この図３のスイッチング電源回路では、一
次側は図１と同様の構成であり、二次側は、主トランス
５の二次巻線５ｂの巻き始めを端子５（４）側をトラン
ジスタ６ｃのゲートおよびトランジスタ６ｄのドレイン
に接続し、主トランス５の二次線５ｂの巻き終わりの端
子５（５）をトランジスタ６ｃのドレインおよびトラン
ジスタ６ｄのゲートに接続し、をトランジスタ６ｃのソ
ースとトランジスタ６ｄのソースを接続し、コイル７ａ
の一端をトランジスタ６ｄのドレインに接続し、コイル
７ａの他端をコンデンサ７ｂの一端に接続し、コンデン
サ７ｂの多端をトランジスタ６ｄのソースに接続し、コ
ンデンサ７ｂの両端に負荷抵抗８を接続して構成する。

【００４９】次に動作について説明すると、トランジス
タ６ｃおよび６ｄは主トランス５の二次巻線５ｄの電圧
で駆動しており、主スイッチ４がオンのときトランジス
タ６ｃはオンおよびトランジスタ６ｄはオフであり、主
スイッチ４がオフのときにトランジスタ６ｃはオフおよ
びトランジスタ６ｄはオンである。整流作用は整流回路
６にダイオード６ａおよび６ｂを使用した図１と同様で
ある。コンデンサ３ａおよび補助スイッチ３ｂの作用に
より、主スイッチ４がオフ時の主トランス５のリセット
電源は矩形波になるため、トランジスタ６ｄを理想的に
駆動できる。尚、コンデンサ３ａおよび補助スイッチ３
ｂがないとトランジスタ６ｄの駆動波形は正弦波状とな
る。

【００５０】次に本発明の第３の実施の形態について図
４を参照して説明する。

【００５１】この図４のスイッチング電源回路では、一
次側は図１と同様の構成であり、二次側は、主トランス
５の補助巻線５ｃの巻き始めの端子５（６）側をトラン
ジスタ６ｃのゲートに接続し、補助巻線５ｃの巻き終わ
りおよび二次巻線５ｂの巻き始めの端子５（４）側をト
ランジスタ６ｃのソースに接続し、主トンラス５の二次
巻線５ｂの巻き終わりおよび補助巻線５ｄの巻き始めの
端子５（５）側をトランジスタ６ｄのソースに接続し、
主トランス５の補助巻線５ｄの巻き終わりの端子５
（７）側をトランジスタ６ｄのゲートに接続し、トラン
ジスタ６ｃのドレインとトランジスタ６ｄのドレインと
を接続し、コイル７ａの一端をトランジスタ６ｄのドレ
インに接続し、コイル７ａの他端をコンデンサ７ｂの一
端に接続し、コンデンサ７ｂの他端をトランジスタ６ｄ
のソースに接続し、コンデンサ７ｂの両端に負荷抵抗８
を接続して構成する。

【００５２】次に動作について説明すると、トランジス
タ６ｃおよび６ｄは主トランス５の補助巻線５ｃおよび
５ｄでそれぞれ駆動している点が図３の回路と違うだけ
で、他の動作は図３と同様である。

【００５３】このように、図３および図４のスイッチン
グ電源回路では、二次側整流素子としてダイオードより
も導通損失の少ないトランジスタを使用しているので、
図１のスイッチング電源回路よりさらにスイッチング電
源の効率改善が可能となる。

【００５４】次に第４の実施の形態である図５のスイッ
チング電源回路では、トランジスタ６ｃおよび６ｄのゲ
ート駆動素子として抵抗Ｒ１およびＲ２をそれぞれ用い
ている。これらの抵抗値を調整することでトランジスタ
６ｃおよび６ｄの各端子間のリンギングを抑えることが
できる。

【００５５】また第５の実施の形態である図６のスイッ
チング電源回路では、トランジスタ６ｃおよび６ｄのゲ
ート駆動素子として抵抗Ｒ１とダイオードＲＣ１および
抵抗Ｒ２とダイオードＲＣ２との並列回路をそれぞれ用
いている。これによって、トランジスタ６ｃおよび６ｄ
のターンオフを早めることができる。

【００５６】さらに第６の実施の形態である図７のスイ
ッチング電源回路では、トランジスタ６ｃおよび６ｄの
ゲート駆動素子としてコンデンサＣ１およびＣ２を用い
ている。これによって、トランジスタ６ｃおよび６ｄの
駆動電圧を交流にすることでき、トランジスタ６ｃおよ
び６ｄの動作を早めることができる。また、コンデンサ
Ｃ１およびＣ２の容量を調整することで、トランジスタ
６ｃおよび６ｄの駆動電圧値を調整することができる。

【００５７】このように、図５，図６および図７のスイ
ッチング電源回路では、Ｒ１，Ｒ２，ＲＣ１，ＲＣ２，
Ｃ１およびＣ２等の駆動素子により、整流回路６のトラ
ンジスタ６ｃおよび６ｄを最適に駆動できるので、図
１，図３および図４のスイッチング電源回路よりさらに
スイッチング電源の効率改善が可能となる。

【００５８】このように本発明のスイッチング電源回路
は、主スイッチング４がオフ時に、主トランス５の一次
巻線５ａの一端の端子５（１）側と主トランス５の一次
巻線５ａの途中の中間タップの端子５（２）側間との電
圧をクランプ用のコンデンサ３ａでクランプすることに
より、主トランス５のリセット電圧をクランプしている
ので、クランプ用のコンデンサ３ａの電圧が従来回路よ
り低くなる。

【００５９】この結果、クランプ用のコンデンサ３ａの
電圧が低くなること、主トランス５の一次巻線５ａの一
端５（１）と主トランス５の一次巻線５ａの途中の中間
タップの端子５（２）側間との電圧が差し引かれること
から、補助スイッチ３ｂの電圧も従来回路より低くな
る。

【００６０】従って、補助スイッチ３ｂとクランプ用の
コンデンサ３ａの耐圧が従来回路より低くて良い。

【００６１】

【発明の効果】本発明の効果は、補助スイッチおよびク
ランプ用のコンデンサとして従来よりは耐圧の低い部品
が使用できる為、アクティブクランプ回路の小型化が可
能となる。

【００６２】その理由は、本発明のスイッチング電源回
路は、主トランスの一次巻線の途中に中間タップを設
け、主スイッチに同期して動作する補助スイッチとクラ
ンプ用のコンデンサとから成る直列回路を、主スイッチ
一次巻線の一端と主トランス一次巻線の中間タップとの
間に接続しているため、補助スイッチおよびクランプ用
のコンデンサの電圧が従来よりは小さくなるからであ
る。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態のスイッチング電源
回路を示す回路図である。

【図２】同実施の形態のスイッチング電源回路の各部動
作波形図である。

【図３】本発明の第２の実施の形態のスイッチング電源
回路を示す回路図である。

【図４】本発明の第３の実施の形態のスイッチング電源
回路を示す回路図である。

【図５】本発明の第４の実施の形態のスイッチング電源
回路を示す回路図である。

【図６】本発明の第５の実施の形態のスイッチング電源
回路を示す回路図である。

【図７】本発明の第６の実施の形態のスイッチング電源
回路を示す回路図である。

【図８】従来のスイッチング電源回路を示す回路図であ
る。

【図９】従来のスイッチング電源回路の各部動作波形図
である。

【符号の説明】

１入力電源２コンデンサ３アクティブクランプ回路３ａコンデンサ３ｂ補助スイッチ４主スイッチ５主トランス５ａ一次巻線５ｂ二次巻線５ｃ，５ｄ補助巻線６整流回路６ａ，６ｂダイオード６ｃ，６ｄトランジスタ７平滑回路７ａコイル７ｂコンデンサ８負荷抵抗

Claims

(57)【特許請求の範囲】

【請求項１】主トランスの一次巻線と入力電源をオン
・オフする主スイッチとの直列回路を前記入力電源と並
列に接続し、前記主スイッチがオン時に前記主トランス
の一次側から二次側にエネルギーが伝わる向きに前記主
トランスの二次巻線を整流回路の入力に並列に接続し、
前記整流回路の出力をコイルとコンデンサとで直列に構
成される平滑回路の入力に並列に接続し、前記平滑回路
の出力である前記コンデンサと並列に負荷を接続して構
成されるスイッチング電源回路において、前記主トランスの前記一次巻線の途中に中間タップを設
け、前記主スイッチに同期して動作する補助スイッチと
コンデンサとから成る直列回路を前記主トランスの前記
一次巻線の前記主スイッチと接続される反対側の一端と
前記主トランスの前記一次巻線の中間タップとの間に接
続して成ることを特徴とするスイッチング電源回路。
【請求項２】入力電源と並列に第１のコンデンサを接
続し、前記入力電源の正電位側に主トランスの一次巻線
の巻き始めを接続し、前記主トランスの前記一次巻線の
巻き終わりを主スイッチング素子としての第１の電界効
果トランジスタのドレインに接続し、前記第１の電界効
果トランジスタのソースを前記入力電源の負電位側に接
続し、補助スイッチング素子としての第２の電界効果ト
ランジスタのソースを前記主トランスの一次巻線の途中
の中間タップに接続し、前記第２の電界効果トランジス
タのドレインを第２のコンデンサの一端に接続し、前記
第２のコンデンサの他端を前記主トランスの一次巻線の
巻き始めに接続し、前記主トランスの二次巻線の巻き始
めを第１のダイオードのアノードに接続し、前記主トラ
ンスの二次巻線の巻き終わりを第２のダイオードのアノ
ードに接続し、前記第１のダイオードのカソードと前記
第２のダイオードのカソードとを接続し、コイルの一端
を前記第１のダイオードのカソードに接続し、前記コイ
ルの他端を第３のコンデンサの一端に接続し、前記第３
のコンデンサの他端を前記第２のダイオードのアノード
に接続し、前記第３のコンデンサの両端に負荷抵抗を接
続して成ることを特徴とするスイッチング電源回路。
【請求項３】前記整流回路がダイオードで構成される
ことを特徴とする請求項１記載のスイッチング電源回
路。
【請求項４】前記整流回路がトランジスタで構成され
ることを特徴とする請求項１記載のスイッチング電源回
路。
【請求項５】前記整流回路のトランジスタが主トラン
スの二次巻線で駆動されることを特徴とする請求項１記
載のスイッチング電源回路。
【請求項６】前記整流回路のトランジスタが主トラン
スの補助巻線で駆動されることを特徴とする請求項１記
載のスイッチング電源回路。
【請求項７】前記第１のダイオード素子に代えて第３
の電界効果トランジスタを使用、かつ前記第２のダイオ
ード素子に代えて第４の電界効果トランジスタを使用
し、前記主トランスの前記二次巻線の巻き始めを前記第
３の電界効果トランジスタのゲートおよび前記第４の電
界効果トランジスタのドレインに接続し、前記主トラン
スの前記二次巻線の巻き終わりを前記第３の電界効果ト
ランジスタのドレインおよび前記第４の電界効果トラン
ジスタのゲートに接続し、前記第３の電界効果トランジ
スタのソースと前記第４の電界効果トランジスタのソー
スとを接続し、前記コイルの一端を前記第４の電界効果
トランジスタのドレインに接続し、前記コイルの他端を
前記第３のコンデンサの一端に接続し、前記第３のコン
デンサの他端を前記第４の電界効果トランジスタのソー
スに接続し、前記第３のコンデンサの両端に前記負荷抵
抗を接続して成ることを特徴とする請求項２記載のスイ
ッチング電源回路。
【請求項８】前記第１のダイオード素子に代えて第３
の電界効果トランジスタを使用、かつ前記第２のダイオ
ード素子に代えて第４の電界効果トランジスタを使用
し、さらに前記主トランスの前記二次巻線側に第１の補
助巻線および第２の補助巻線を設けて前記二次巻線の巻
き始めと前記第１の補助巻線の巻き終わりとを接続かつ
前記二次巻線の巻き終わりと前記第２の補助巻線の巻き
始めとを接続して、前記第１の補助巻線の巻き始めを前
記第３の電界効果トランジスタのゲートに接続し、前記
二次巻線の巻き始めを前記第３の電界効果トランジスタ
のソースに接続し、前記二次巻線の巻き終わりを前記第
４の電界効果トランジスタのソースに接続し、前記第２
の補助巻線の巻き終わりを前記第４の電界効果トランジ
スタのゲートに接続し、前記第３の電界効果トランジス
タのドレインと前記第４の電界効果トランジスタのドレ
インとを接続し、前記コイルの一端を前記第４の電界効
果トランジスタのドレインに接続し、前記コイルの他端
を前記第３のコンデンサの一端に接続し、前記第３のコ
ンデンサの他端を前記第４の電界効果トランジスタのソ
ースに接続し、前記第３のコンデンサの両端に前記負荷
抵抗を接続して成ることを特徴とする請求項２記載のス
イッチング電源回路。
【請求項９】前記主トランスの前記二次巻線の巻き始
めと前記第３の電界効果トランジスタのゲートとの間の
接続を第１の抵抗素子を介して行い、かつ前記二次巻線
の巻き終わりと前記第４の電界効果トランジスタのゲー
トとの間の接続を第２の抵抗素子を介して行うことを特
徴とする請求項７記載のスイッチング電源回路。
【請求項１０】前記第１の抵抗素子の代りに第４のコ
ンデンサを介在させ、かつ前記第２の抵抗素子の代りに
第５のコンデンサを介在させることを特徴とする請求項
７または９記載のスイッチング電源回路。
【請求項１１】前記第１の抵抗素子と並列にアノード
側を前記主トランスの前記二次巻線の巻き終わりに接続
およびカソード側を前記第３の電界効果トランジスタの
ゲートに接続し、かつ前記第２の抵抗素子と並列にアノ
ード側を前記二次巻線の巻き始めに接続およびカソード
側を前記第４の電界効果トランジスタのゲートに接続す
ることを特徴とする請求項７または９記載のスイチング
電源回路。