JP2003088115A - スイッチングコンバータ - Google Patents
スイッチングコンバータInfo
- Publication number
- JP2003088115A JP2003088115A JP2001279337A JP2001279337A JP2003088115A JP 2003088115 A JP2003088115 A JP 2003088115A JP 2001279337 A JP2001279337 A JP 2001279337A JP 2001279337 A JP2001279337 A JP 2001279337A JP 2003088115 A JP2003088115 A JP 2003088115A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- field effect
- winding
- transformer
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 本発明は出力電圧の安定化のために可飽和リ
アクトルを用いるスイッチングコンバータにおいて整流
回路における損失を低減することを目的とする。 【解決手段】 トランス２０とその一次側巻線２１の電
流を周期的にオンオフ制御する一次側スイッチング回路
２５とトランス２０の二次側巻線２２に接続された可飽
和リアクトルとその出力側に接続された整流回路とその
出力側に接続された平滑回路とを備えるスイッチングコ
ンバータにおいて、前記整流回路に含まれる整流素子の
うちトランス２０の一次側巻線２１に流れる電流と同相
の電流を出力側に流す整流素子として電界効果トランジ
スタＱ３を設けるとともに、可飽和リアクトルＳＣＴに
その巻線と磁気的に結合された二次巻線３２を設け、そ
の二次巻線３２に誘起する電圧に基づいて電界効果トラ
ンジスタＱ３をオンオフ制御する同期整流制御回路１０
を設けた。
アクトルを用いるスイッチングコンバータにおいて整流
回路における損失を低減することを目的とする。 【解決手段】 トランス２０とその一次側巻線２１の電
流を周期的にオンオフ制御する一次側スイッチング回路
２５とトランス２０の二次側巻線２２に接続された可飽
和リアクトルとその出力側に接続された整流回路とその
出力側に接続された平滑回路とを備えるスイッチングコ
ンバータにおいて、前記整流回路に含まれる整流素子の
うちトランス２０の一次側巻線２１に流れる電流と同相
の電流を出力側に流す整流素子として電界効果トランジ
スタＱ３を設けるとともに、可飽和リアクトルＳＣＴに
その巻線と磁気的に結合された二次巻線３２を設け、そ
の二次巻線３２に誘起する電圧に基づいて電界効果トラ
ンジスタＱ３をオンオフ制御する同期整流制御回路１０
を設けた。
Description
【０００１】
【発明の属する技術分野】本発明は、電源などに用いら
れるスイッチングコンバータに関し、特に可飽和リアク
トルを用いたフォワードコンバータにおけるトランス二
次側の回路の改良に関する。
れるスイッチングコンバータに関し、特に可飽和リアク
トルを用いたフォワードコンバータにおけるトランス二
次側の回路の改良に関する。
【０００２】
【従来の技術】スイッチングコンバータにおいては、ト
ランスの一次側巻線に印加する直流電力を周期的にオン
オフし、前記トランスの二次側巻線に誘起する交流電力
を整流及び平滑し、電圧の変換された直流電力を出力電
力として得る。また、フォワードコンバータの場合には
前記トランスの一次側巻線に励磁電流を流すときに二次
側巻線に誘起する電力を整流回路で取り出して利用す
る。
ランスの一次側巻線に印加する直流電力を周期的にオン
オフし、前記トランスの二次側巻線に誘起する交流電力
を整流及び平滑し、電圧の変換された直流電力を出力電
力として得る。また、フォワードコンバータの場合には
前記トランスの一次側巻線に励磁電流を流すときに二次
側巻線に誘起する電力を整流回路で取り出して利用す
る。
【０００３】また、スイッチングコンバータにおいては
出力電圧を安定化するための回路を設ける必要がある。
出力電圧を安定化する回路を低コストで実現するため
に、従来より図３に示すような回路構成を採用し、可飽
和リアクトルＳＲを用いて出力電圧の安定化を行ってい
る。図３の回路においては、トランスの二次側巻線１０
１に誘起する交流電力は、可飽和リアクトルＳＲを介し
てダイオード１０２，１０３に印加される。ダイオード
１０２，１０３によって整流された電力（脈流）は、平
滑回路１０４で平滑され直流電力になる。
出力電圧を安定化するための回路を設ける必要がある。
出力電圧を安定化する回路を低コストで実現するため
に、従来より図３に示すような回路構成を採用し、可飽
和リアクトルＳＲを用いて出力電圧の安定化を行ってい
る。図３の回路においては、トランスの二次側巻線１０
１に誘起する交流電力は、可飽和リアクトルＳＲを介し
てダイオード１０２，１０３に印加される。ダイオード
１０２，１０３によって整流された電力（脈流）は、平
滑回路１０４で平滑され直流電力になる。
【０００４】電圧検出回路１０５は、平滑回路１０４か
ら出力される直流の出力電圧を検出し、出力電圧に応じ
たリセット電流をダイオード１０６を介して可飽和リア
クトルＳＲに供給する。可飽和リアクトルＳＲはそれに
流れる電流によって磁気飽和するまでの間はインピーダ
ンスが高く、磁気飽和するとインピーダンスが低くな
る。トランスの二次側巻線１０１に電圧が誘起しても、
可飽和リアクトルＳＲのインピーダンスが高い期間は出
力側に電力が供給されず、可飽和リアクトルＳＲのイン
ピーダンスが低いオン期間にのみ出力側に電力が供給さ
れる。
ら出力される直流の出力電圧を検出し、出力電圧に応じ
たリセット電流をダイオード１０６を介して可飽和リア
クトルＳＲに供給する。可飽和リアクトルＳＲはそれに
流れる電流によって磁気飽和するまでの間はインピーダ
ンスが高く、磁気飽和するとインピーダンスが低くな
る。トランスの二次側巻線１０１に電圧が誘起しても、
可飽和リアクトルＳＲのインピーダンスが高い期間は出
力側に電力が供給されず、可飽和リアクトルＳＲのイン
ピーダンスが低いオン期間にのみ出力側に電力が供給さ
れる。
【０００５】従って、可飽和リアクトルＳＲの前記オン
期間の長さに応じて整流回路の入力に供給される電力が
変化し、出力電圧が変化する。トランスの二次側巻線１
０１の電流が可飽和リアクトルＳＲに流れ初めてから可
飽和リアクトルＳＲが飽和するまでの時間は、電圧検出
回路１０５から供給されるリセット電流に応じて変化す
る。
期間の長さに応じて整流回路の入力に供給される電力が
変化し、出力電圧が変化する。トランスの二次側巻線１
０１の電流が可飽和リアクトルＳＲに流れ初めてから可
飽和リアクトルＳＲが飽和するまでの時間は、電圧検出
回路１０５から供給されるリセット電流に応じて変化す
る。
【０００６】すなわち、電圧検出回路１０５は出力電圧
が安定化するように、可飽和リアクトルＳＲに供給する
リセット電流の大きさを制御する。従って、出力電圧が
安定化するように可飽和リアクトルＳＲの前記オン期間
の長さが制御される。
が安定化するように、可飽和リアクトルＳＲに供給する
リセット電流の大きさを制御する。従って、出力電圧が
安定化するように可飽和リアクトルＳＲの前記オン期間
の長さが制御される。
【０００７】
【発明が解決しようとする課題】図３に示すような回路
においては、整流回路を構成するダイオード１０２の順
方向電圧降下によって発生する損失が無視できない。特
に、負荷に対して低い電圧を供給する必要のあるスイッ
チングコンバータにおいては、電力変換効率を改善する
ためにダイオード１０２における損失を低減する必要が
ある。
においては、整流回路を構成するダイオード１０２の順
方向電圧降下によって発生する損失が無視できない。特
に、負荷に対して低い電圧を供給する必要のあるスイッ
チングコンバータにおいては、電力変換効率を改善する
ためにダイオード１０２における損失を低減する必要が
ある。
【０００８】本発明は、出力電圧の安定化のために可飽
和リアクトルを用いるスイッチングコンバータにおいて
整流回路における損失を低減することを目的とする。
和リアクトルを用いるスイッチングコンバータにおいて
整流回路における損失を低減することを目的とする。
【０００９】
【課題を解決するための手段】請求項１のスイッチング
コンバータは、トランスと、前記トランスの一次側巻線
の電流を周期的にオンオフ制御する一次側スイッチング
回路と、前記トランスの二次側巻線に接続された可飽和
リアクトルと、前記可飽和リアクトルの出力側に接続さ
れた整流回路と、前記整流回路の出力側に接続された平
滑回路とを備えるスイッチングコンバータにおいて、前
記整流回路に含まれる整流素子のうち、前記トランスの
一次側巻線に流れる電流と同相の電流を出力側に流す整
流素子として電界効果トランジスタを設けるとともに、
前記可飽和リアクトルにその巻線と磁気的に結合された
二次巻線を設け、前記可飽和リアクトルの二次巻線に誘
起する電圧に基づいて前記電界効果トランジスタをオン
オフ制御する同期整流制御回路を設けたことを特徴とす
る。
コンバータは、トランスと、前記トランスの一次側巻線
の電流を周期的にオンオフ制御する一次側スイッチング
回路と、前記トランスの二次側巻線に接続された可飽和
リアクトルと、前記可飽和リアクトルの出力側に接続さ
れた整流回路と、前記整流回路の出力側に接続された平
滑回路とを備えるスイッチングコンバータにおいて、前
記整流回路に含まれる整流素子のうち、前記トランスの
一次側巻線に流れる電流と同相の電流を出力側に流す整
流素子として電界効果トランジスタを設けるとともに、
前記可飽和リアクトルにその巻線と磁気的に結合された
二次巻線を設け、前記可飽和リアクトルの二次巻線に誘
起する電圧に基づいて前記電界効果トランジスタをオン
オフ制御する同期整流制御回路を設けたことを特徴とす
る。
【００１０】請求項１においては、可飽和リアクトルと
直列に接続された電界効果トランジスタをオンオフ制御
することにより同期整流を行うことができる。電界効果
トランジスタのオン抵抗はダイオードと比べて非常に小
さいので、整流に伴う電力損失を大幅に低減できる。ま
た、可飽和リアクトルに二次巻線を設けるので、可飽和
リアクトルの一時巻線に流れる電流と相似波形の信号
を、可飽和リアクトルの一時巻線から電気的に分離して
二次巻線から取り出すことができ、この信号を前記電界
効果トランジスタをオンオフ制御するために利用でき
る。
直列に接続された電界効果トランジスタをオンオフ制御
することにより同期整流を行うことができる。電界効果
トランジスタのオン抵抗はダイオードと比べて非常に小
さいので、整流に伴う電力損失を大幅に低減できる。ま
た、可飽和リアクトルに二次巻線を設けるので、可飽和
リアクトルの一時巻線に流れる電流と相似波形の信号
を、可飽和リアクトルの一時巻線から電気的に分離して
二次巻線から取り出すことができ、この信号を前記電界
効果トランジスタをオンオフ制御するために利用でき
る。
【００１１】請求項２は、請求項１のスイッチングコン
バータにおいて、前記可飽和リアクトルの二次巻線と前
記電界効果トランジスタとの間にダイオードを接続した
ことを特徴とする。前記可飽和リアクトルの二次巻線に
は両極性の電圧（交流電圧）が現れる。しかし、請求項
２では、前記可飽和リアクトルの二次巻線と前記電界効
果トランジスタとの間にダイオードを接続してあるの
で、逆極性の電圧が前記電界効果トランジスタに印加さ
れるのを防止できる。
バータにおいて、前記可飽和リアクトルの二次巻線と前
記電界効果トランジスタとの間にダイオードを接続した
ことを特徴とする。前記可飽和リアクトルの二次巻線に
は両極性の電圧（交流電圧）が現れる。しかし、請求項
２では、前記可飽和リアクトルの二次巻線と前記電界効
果トランジスタとの間にダイオードを接続してあるの
で、逆極性の電圧が前記電界効果トランジスタに印加さ
れるのを防止できる。
【００１２】請求項３は、請求項１のスイッチングコン
バータにおいて、互いに逆極性で直列に接続した２つの
ツェナーダイオードで構成される電圧制限回路を前記可
飽和リアクトルの二次巻線に接続したことを特徴とす
る。前記可飽和リアクトルの二次巻線には、一時的に過
大な電圧が現れる可能性がある。しかし、請求項３では
電圧制限回路の働きにより前記可飽和リアクトルの二次
巻線から出力される正極性及び負極性の電圧が所定以上
になるのを防止でき、回路の破壊や誤動作を防止でき
る。
バータにおいて、互いに逆極性で直列に接続した２つの
ツェナーダイオードで構成される電圧制限回路を前記可
飽和リアクトルの二次巻線に接続したことを特徴とす
る。前記可飽和リアクトルの二次巻線には、一時的に過
大な電圧が現れる可能性がある。しかし、請求項３では
電圧制限回路の働きにより前記可飽和リアクトルの二次
巻線から出力される正極性及び負極性の電圧が所定以上
になるのを防止でき、回路の破壊や誤動作を防止でき
る。
【００１３】請求項４は、請求項１のスイッチングコン
バータにおいて、前記電界効果トランジスタのゲート−
ソース端子間をスイッチングする制御用トランジスタを
前記同期整流制御回路に設けたことを特徴とする。
バータにおいて、前記電界効果トランジスタのゲート−
ソース端子間をスイッチングする制御用トランジスタを
前記同期整流制御回路に設けたことを特徴とする。
【００１４】前記電界効果トランジスタのゲート−ソー
ス端子間には静電容量（入力容量）が存在する。従っ
て、前記電界効果トランジスタを導通状態にする際に
は、前記静電容量に電荷が蓄積される。しかし、電界効
果トランジスタのゲート−ソース端子間にはほとんど電
流は流れないので、前記静電容量に蓄積された電荷の働
きにより、前記電界効果トランジスタを非導通状態に制
御する際に、制御の遅れが生じる可能性がある。
ス端子間には静電容量（入力容量）が存在する。従っ
て、前記電界効果トランジスタを導通状態にする際に
は、前記静電容量に電荷が蓄積される。しかし、電界効
果トランジスタのゲート−ソース端子間にはほとんど電
流は流れないので、前記静電容量に蓄積された電荷の働
きにより、前記電界効果トランジスタを非導通状態に制
御する際に、制御の遅れが生じる可能性がある。
【００１５】請求項４においては、制御用トランジスタ
を用いて電界効果トランジスタのゲート−ソース端子間
の静電容量に蓄積された電荷を短時間で放電し、短時間
で前記電界効果トランジスタを非導通状態に制御するこ
とができる。請求項５は、請求項４のスイッチングコン
バータにおいて、前記制御用トランジスタのベース端子
と前記可飽和リアクトルの二次巻線との間にツェナーダ
イオードを接続したことを特徴とする。
を用いて電界効果トランジスタのゲート−ソース端子間
の静電容量に蓄積された電荷を短時間で放電し、短時間
で前記電界効果トランジスタを非導通状態に制御するこ
とができる。請求項５は、請求項４のスイッチングコン
バータにおいて、前記制御用トランジスタのベース端子
と前記可飽和リアクトルの二次巻線との間にツェナーダ
イオードを接続したことを特徴とする。
【００１６】請求項５においては、ツェナーダイオード
を前記制御用トランジスタのベース端子と前記可飽和リ
アクトルの二次巻線との間に接続することにより、前記
可飽和リアクトルの二次巻線に現れる電圧に従って前記
制御用トランジスタのオンオフを制御できる。
を前記制御用トランジスタのベース端子と前記可飽和リ
アクトルの二次巻線との間に接続することにより、前記
可飽和リアクトルの二次巻線に現れる電圧に従って前記
制御用トランジスタのオンオフを制御できる。
【００１７】
【発明の実施の形態】本発明のスイッチングコンバータ
の１つの実施の形態について、図１及び図２を参照して
説明する。この形態は、全ての請求項に対応する。
の１つの実施の形態について、図１及び図２を参照して
説明する。この形態は、全ての請求項に対応する。
【００１８】図１はこの形態のスイッチング電源回路の
構成を示す電気回路図である。図２はこの形態の回路各
部の波形を示す波形図である。この形態では、請求項１
のトランス，一次側スイッチング回路，可飽和リアクト
ル，電界効果トランジスタ，二次巻線及び同期整流制御
回路は、それぞれトランス２０，ＰＷＭ制御回路２５，
一次巻線３１，電界効果トランジスタＱ３，二次巻線３
２及び同期整流制御回路１０に対応する。
構成を示す電気回路図である。図２はこの形態の回路各
部の波形を示す波形図である。この形態では、請求項１
のトランス，一次側スイッチング回路，可飽和リアクト
ル，電界効果トランジスタ，二次巻線及び同期整流制御
回路は、それぞれトランス２０，ＰＷＭ制御回路２５，
一次巻線３１，電界効果トランジスタＱ３，二次巻線３
２及び同期整流制御回路１０に対応する。
【００１９】また、請求項２のダイオードはダイオード
Ｄ７に対応し、請求項３の電圧制限回路はツェナーダイ
オードＤ５，Ｄ６に対応し、請求項４の制御用トランジ
スタはトランジスタＱ４に対応し、請求項５のツェナー
ダイオードはツェナーダイオードＤ８に対応する。図１
のスイッチング電源回路について以下に説明する。トラ
ンス２０の一次巻線２１には、電界効果トランジスタＱ
１を介して直流電源２４が接続されている。また、トラ
ンス２０の三次巻線２３はダイオードＤ１を介して直流
電源２４と接続されている。
Ｄ７に対応し、請求項３の電圧制限回路はツェナーダイ
オードＤ５，Ｄ６に対応し、請求項４の制御用トランジ
スタはトランジスタＱ４に対応し、請求項５のツェナー
ダイオードはツェナーダイオードＤ８に対応する。図１
のスイッチング電源回路について以下に説明する。トラ
ンス２０の一次巻線２１には、電界効果トランジスタＱ
１を介して直流電源２４が接続されている。また、トラ
ンス２０の三次巻線２３はダイオードＤ１を介して直流
電源２４と接続されている。
【００２０】ＰＷＭ（パルス幅変調）制御回路２５は、
周期的に変化する高周波のパルス信号を電界効果トラン
ジスタＱ１に与える。従って、電界効果トランジスタＱ
１はオンオフを繰り返し、トランス２０の一次巻線２１
には直流電流が断続的に流れる。これにより、トランス
２０の二次巻線２２には交流電圧が誘起する。トランス
２０の二次巻線２２には、可飽和カレントトランスＳＣ
Ｔが接続されている。可飽和カレントトランスＳＣＴの
一次巻線３１は、一般的な可飽和リアクトルと同様の動
作を行う。すなわち、可飽和カレントトランスＳＣＴの
一次巻線３１における電力のスイッチング制御により、
このスイッチング電源回路の出力電圧が安定化される。
二次巻線３２には、一次巻線３１の電圧Ｖｓｒと同相で
相似形の電圧波形が現れる。
周期的に変化する高周波のパルス信号を電界効果トラン
ジスタＱ１に与える。従って、電界効果トランジスタＱ
１はオンオフを繰り返し、トランス２０の一次巻線２１
には直流電流が断続的に流れる。これにより、トランス
２０の二次巻線２２には交流電圧が誘起する。トランス
２０の二次巻線２２には、可飽和カレントトランスＳＣ
Ｔが接続されている。可飽和カレントトランスＳＣＴの
一次巻線３１は、一般的な可飽和リアクトルと同様の動
作を行う。すなわち、可飽和カレントトランスＳＣＴの
一次巻線３１における電力のスイッチング制御により、
このスイッチング電源回路の出力電圧が安定化される。
二次巻線３２には、一次巻線３１の電圧Ｖｓｒと同相で
相似形の電圧波形が現れる。
【００２１】可飽和カレントトランスＳＣＴの一次巻線
３１の出力側に接続された電界効果トランジスタＱ３及
びダイオードＤ３は整流回路を構成している。電界効果
トランジスタＱ３は同期整流動作を行う。この同期整流
に必要な制御信号を生成するために設けられた同期整流
制御回路１０が可飽和カレントトランスＳＣＴの二次巻
線３２に接続されている。すなわち、同期整流制御回路
１０は二次巻線３２に誘起する電圧に基づいて生成した
制御信号を電界効果トランジスタＱ３のゲート端子に与
える。
３１の出力側に接続された電界効果トランジスタＱ３及
びダイオードＤ３は整流回路を構成している。電界効果
トランジスタＱ３は同期整流動作を行う。この同期整流
に必要な制御信号を生成するために設けられた同期整流
制御回路１０が可飽和カレントトランスＳＣＴの二次巻
線３２に接続されている。すなわち、同期整流制御回路
１０は二次巻線３２に誘起する電圧に基づいて生成した
制御信号を電界効果トランジスタＱ３のゲート端子に与
える。
【００２２】同期整流制御回路１０には、トランジスタ
Ｑ４，ダイオードＤ７，ツェナーダイオードＤ５，Ｄ６
及びＤ８が設けてある。２つのツェナーダイオードＤ
５，Ｄ６は、互いに逆極性で直列に接続してある。な
お、電界効果トランジスタＱ３のゲート−ソース端子間
には入力容量Ｃｉｓが存在する。また、図示しないが各
電界効果トランジスタＱ１，Ｑ３のソース−ドレイン端
子間には寄生ダイオード（ボディダイオード）が形成さ
れている。
Ｑ４，ダイオードＤ７，ツェナーダイオードＤ５，Ｄ６
及びＤ８が設けてある。２つのツェナーダイオードＤ
５，Ｄ６は、互いに逆極性で直列に接続してある。な
お、電界効果トランジスタＱ３のゲート−ソース端子間
には入力容量Ｃｉｓが存在する。また、図示しないが各
電界効果トランジスタＱ１，Ｑ３のソース−ドレイン端
子間には寄生ダイオード（ボディダイオード）が形成さ
れている。
【００２３】図１の回路における同期整流動作につい
て、図２の波形を参照しながら説明する。電界効果トラ
ンジスタＱ１がオン状態になりトランス２０の一次巻線
２１に電流が流れる時には、その励磁電流のエネルギー
によって二次巻線２２には電圧Ｖ２２として正極性の電
圧が現れる（図２のｔ１〜ｔ３：Ｔｏｎの期間）。
て、図２の波形を参照しながら説明する。電界効果トラ
ンジスタＱ１がオン状態になりトランス２０の一次巻線
２１に電流が流れる時には、その励磁電流のエネルギー
によって二次巻線２２には電圧Ｖ２２として正極性の電
圧が現れる（図２のｔ１〜ｔ３：Ｔｏｎの期間）。
【００２４】また、電圧Ｖ２２によって電流が流れ始め
るとき（図２のｔ１）には、可飽和カレントトランスＳ
ＣＴが飽和していないので一次巻線３１のインピーダン
スは大きい。従って、一次巻線３１の電圧Ｖｓｒ及び二
次巻線３２の電圧（Ｖｓｒと同じ波形）として正極性の
十分に大きな電圧が現れる（図２のｔ１〜ｔ２）。一次
巻線３１に電流が流れ始めてからある時間が経過すると
（図２のｔ２）、可飽和カレントトランスＳＣＴが飽和
状態になり一次巻線３１は低インピーダンスに切り替わ
る。従って、一次巻線３１の電圧Ｖｓｒ及び二次巻線３
２の電圧は非常に小さくなる（図２のｔ２〜ｔ３）。
るとき（図２のｔ１）には、可飽和カレントトランスＳ
ＣＴが飽和していないので一次巻線３１のインピーダン
スは大きい。従って、一次巻線３１の電圧Ｖｓｒ及び二
次巻線３２の電圧（Ｖｓｒと同じ波形）として正極性の
十分に大きな電圧が現れる（図２のｔ１〜ｔ２）。一次
巻線３１に電流が流れ始めてからある時間が経過すると
（図２のｔ２）、可飽和カレントトランスＳＣＴが飽和
状態になり一次巻線３１は低インピーダンスに切り替わ
る。従って、一次巻線３１の電圧Ｖｓｒ及び二次巻線３
２の電圧は非常に小さくなる（図２のｔ２〜ｔ３）。
【００２５】図２の時刻ｔ１においては、可飽和カレン
トトランスＳＣＴの二次巻線３２に誘起する正極性の電
圧（Ｖｓｒと同じ波形）がダイオードＤ１を介して電界
効果トランジスタＱ３のゲート端子に印加される。この
電圧は、入力容量Ｃｉｓを急速に充電し、短時間で電界
効果トランジスタＱ３をオフ状態からオン状態に切り替
える。
トトランスＳＣＴの二次巻線３２に誘起する正極性の電
圧（Ｖｓｒと同じ波形）がダイオードＤ１を介して電界
効果トランジスタＱ３のゲート端子に印加される。この
電圧は、入力容量Ｃｉｓを急速に充電し、短時間で電界
効果トランジスタＱ３をオフ状態からオン状態に切り替
える。
【００２６】図２の時刻ｔ２になると、可飽和カレント
トランスＳＣＴの二次巻線３２に誘起する電圧（Ｖｓｒ
と同じ波形）が小さくなる。しかし、ダイオードＤ７に
は逆極性の電圧が印加されるのでダイオードＤ７には電
流が流れない。また、電界効果トランジスタＱ３の入力
インピーダンスは非常に大きいので電界効果トランジス
タＱ３の入力容量Ｃｉｓに蓄積された電荷はトランジス
タＱ４がオンになるまでは放電せず、入力容量Ｃｉｓに
蓄積された電荷によって電界効果トランジスタＱ３はオ
ン状態に保持される。
トランスＳＣＴの二次巻線３２に誘起する電圧（Ｖｓｒ
と同じ波形）が小さくなる。しかし、ダイオードＤ７に
は逆極性の電圧が印加されるのでダイオードＤ７には電
流が流れない。また、電界効果トランジスタＱ３の入力
インピーダンスは非常に大きいので電界効果トランジス
タＱ３の入力容量Ｃｉｓに蓄積された電荷はトランジス
タＱ４がオンになるまでは放電せず、入力容量Ｃｉｓに
蓄積された電荷によって電界効果トランジスタＱ３はオ
ン状態に保持される。
【００２７】電界効果トランジスタＱ３がオンの間（図
２のＴｓｒの期間）は、電界効果トランジスタＱ３を通
って出力側の回路に電流ｉＬが流れる。この場合の電界
効果トランジスタＱ３の抵抗は非常に小さいので、電界
効果トランジスタＱ３における電圧降下Ｖｘ（Ｖｆ）は
非常に小さくなる。従って、整流に伴って生じる電力損
失が低減される。
２のＴｓｒの期間）は、電界効果トランジスタＱ３を通
って出力側の回路に電流ｉＬが流れる。この場合の電界
効果トランジスタＱ３の抵抗は非常に小さいので、電界
効果トランジスタＱ３における電圧降下Ｖｘ（Ｖｆ）は
非常に小さくなる。従って、整流に伴って生じる電力損
失が低減される。
【００２８】図２の時刻ｔ３になり、電界効果トランジ
スタＱ１がトランス２０の一次巻線２１に流れる電流を
遮断すると、可飽和カレントトランスＳＣＴの一次巻線
３１に流れる電流が遮断されるので、可飽和カレントト
ランスＳＣＴの二次巻線３２には負極性の電圧が現れ
る。このとき、トランジスタＱ４のエミッタ端子には電
界効果トランジスタＱ３の入力容量Ｃｉｓに蓄積された
電荷によって生じる正極性の電圧が印加され、トランジ
スタＱ４のベース端子には二次巻線３２に現れる負極性
の電圧がツェナーダイオードＤ８を介して印加される。
スタＱ１がトランス２０の一次巻線２１に流れる電流を
遮断すると、可飽和カレントトランスＳＣＴの一次巻線
３１に流れる電流が遮断されるので、可飽和カレントト
ランスＳＣＴの二次巻線３２には負極性の電圧が現れ
る。このとき、トランジスタＱ４のエミッタ端子には電
界効果トランジスタＱ３の入力容量Ｃｉｓに蓄積された
電荷によって生じる正極性の電圧が印加され、トランジ
スタＱ４のベース端子には二次巻線３２に現れる負極性
の電圧がツェナーダイオードＤ８を介して印加される。
【００２９】そのため、トランジスタＱ４のベース−エ
ミッタ端子間は順方向にバイアスされ、トランジスタＱ
４はオフ状態からオン状態に切り替わる。これにより、
入力容量Ｃｉｓに蓄積された電荷はトランジスタＱ４を
介して急速に放電する。そして、入力容量Ｃｉｓの電荷
が放電すると電界効果トランジスタＱ３はオン状態から
オフ状態に切り替わる。なお、図２に示すＶｇｓ（Ｑ
３）は電界効果トランジスタＱ３のゲート−ソース端子
間の電圧を表している。
ミッタ端子間は順方向にバイアスされ、トランジスタＱ
４はオフ状態からオン状態に切り替わる。これにより、
入力容量Ｃｉｓに蓄積された電荷はトランジスタＱ４を
介して急速に放電する。そして、入力容量Ｃｉｓの電荷
が放電すると電界効果トランジスタＱ３はオン状態から
オフ状態に切り替わる。なお、図２に示すＶｇｓ（Ｑ
３）は電界効果トランジスタＱ３のゲート−ソース端子
間の電圧を表している。
【００３０】すなわち、電界効果トランジスタＱ３は可
飽和カレントトランスＳＣＴの一次巻線３１に流れる電
流に同期して、電界効果トランジスタＱ１のオンオフと
ほぼ同じタイミングでオンオフ制御される。そして、電
界効果トランジスタＱ１がオン状態になる期間Ｔｏｎの
間だけ電界効果トランジスタＱ３もオン状態になる。従
って、トランス２０の一次巻線２１に流れる励磁電流の
エネルギーによってトランス２０の二次巻線２２に生じ
る電力を電界効果トランジスタＱ３で整流し、出力側の
回路に供給することができる。
飽和カレントトランスＳＣＴの一次巻線３１に流れる電
流に同期して、電界効果トランジスタＱ１のオンオフと
ほぼ同じタイミングでオンオフ制御される。そして、電
界効果トランジスタＱ１がオン状態になる期間Ｔｏｎの
間だけ電界効果トランジスタＱ３もオン状態になる。従
って、トランス２０の一次巻線２１に流れる励磁電流の
エネルギーによってトランス２０の二次巻線２２に生じ
る電力を電界効果トランジスタＱ３で整流し、出力側の
回路に供給することができる。
【００３１】二次巻線３２に接続された２つのツェナー
ダイオードＤ５，Ｄ６は、二次巻線３２から出力される
電圧が必要以上に高くなるのを防止する。電界効果トラ
ンジスタＱ３及びダイオードＤ３で構成される整流回路
から出力される脈流電圧Ｖｓは、チョークコイルＬ１及
びコンデンサＣ１で構成される平滑回路で平滑され、直
流電圧として出力端子２６，２７に出力される。
ダイオードＤ５，Ｄ６は、二次巻線３２から出力される
電圧が必要以上に高くなるのを防止する。電界効果トラ
ンジスタＱ３及びダイオードＤ３で構成される整流回路
から出力される脈流電圧Ｖｓは、チョークコイルＬ１及
びコンデンサＣ１で構成される平滑回路で平滑され、直
流電圧として出力端子２６，２７に出力される。
【００３２】電圧検出回路４０は、出力端子２６，２７
に現れる出力電圧Ｖｏを安定化するために、出力電圧Ｖ
ｏの大きさに応じて可飽和カレントトランスＳＣＴの一
次巻線３１に与えるリセット電流ｉｒの大きさを制御す
る。このリセット電流ｉｒは、ダイオードＤ４を介して
一次巻線３１に流れる。この電圧検出回路４０は、シャ
ントレギュレータＭ１，トランジスタＱ２，コンデンサ
Ｃ２及び抵抗器Ｒ１〜Ｒ６を備えている。
に現れる出力電圧Ｖｏを安定化するために、出力電圧Ｖ
ｏの大きさに応じて可飽和カレントトランスＳＣＴの一
次巻線３１に与えるリセット電流ｉｒの大きさを制御す
る。このリセット電流ｉｒは、ダイオードＤ４を介して
一次巻線３１に流れる。この電圧検出回路４０は、シャ
ントレギュレータＭ１，トランジスタＱ２，コンデンサ
Ｃ２及び抵抗器Ｒ１〜Ｒ６を備えている。
【００３３】例えば、出力電圧Ｖｏが規定の電圧よりも
大きい場合、電圧検出回路４０はリセット電流ｉｒを大
きくする。この場合、次に可飽和カレントトランスＳＣ
Ｔの一次巻線３１に順方向の電流が流れるときには、飽
和するまでにより大きな電流を一次巻線３１に流す必要
があるので、図２のｔ２のタイミングが変わり、可飽和
カレントトランスＳＣＴがオン状態（飽和状態）になる
期間Ｔｓｒは短くなり、出力電圧Ｖｏは小さくなる。
大きい場合、電圧検出回路４０はリセット電流ｉｒを大
きくする。この場合、次に可飽和カレントトランスＳＣ
Ｔの一次巻線３１に順方向の電流が流れるときには、飽
和するまでにより大きな電流を一次巻線３１に流す必要
があるので、図２のｔ２のタイミングが変わり、可飽和
カレントトランスＳＣＴがオン状態（飽和状態）になる
期間Ｔｓｒは短くなり、出力電圧Ｖｏは小さくなる。
【００３４】また、出力電圧Ｖｏが規定の電圧よりも小
さい場合、電圧検出回路４０はリセット電流ｉｒを小さ
くする。この場合、次に可飽和カレントトランスＳＣＴ
の一次巻線３１に順方向の電流が流れるときには、それ
以前より小さな電流を一次巻線３１に流すだけで飽和が
生じるので、可飽和カレントトランスＳＣＴがオン状態
になる期間Ｔｓｒは長くなり、出力電圧Ｖｏは大きくな
る。
さい場合、電圧検出回路４０はリセット電流ｉｒを小さ
くする。この場合、次に可飽和カレントトランスＳＣＴ
の一次巻線３１に順方向の電流が流れるときには、それ
以前より小さな電流を一次巻線３１に流すだけで飽和が
生じるので、可飽和カレントトランスＳＣＴがオン状態
になる期間Ｔｓｒは長くなり、出力電圧Ｖｏは大きくな
る。
【００３５】
【発明の効果】以上のように、本発明によれば出力電圧
の安定化のために可飽和リアクトルを用いるスイッチン
グコンバータにおいても、同期整流を行うことができ、
整流回路における損失を大幅に低減することができる。
の安定化のために可飽和リアクトルを用いるスイッチン
グコンバータにおいても、同期整流を行うことができ、
整流回路における損失を大幅に低減することができる。
【図１】実施の形態のスイッチング電源回路の構成を示
す電気回路図である。
す電気回路図である。
【図２】実施の形態の回路各部の波形を示す波形図であ
る。
る。
【図３】従来例のスイッチング電源の二次側回路の構成
を示す電気回路図である。
を示す電気回路図である。
１０ 同期整流制御回路
２０ トランス
２１ 一次巻線
２２ 二次巻線
２３ 三次巻線
２４ 直流電源
２５ ＰＷＭ制御回路
２６，２７ 出力端子
３１ 一次巻線
３２ 二次巻線
４０ 電圧検出回路
Ｑ１，Ｑ３ 電界効果トランジスタ
Ｑ２，Ｑ４ トランジスタ
ＳＣＴ 可飽和カレントトランス
Ｃｉｓ 入力容量
Ｃ１，Ｃ２ コンデンサ
Ｌ１ チョークコイル
Ｍ１ シャントレギュレータ
Ｄ１，Ｄ３，Ｄ４，Ｄ７ ダイオード
Ｄ５，Ｄ６，Ｄ８ ツェナーダイオード
Ｒ１〜Ｒ６ 抵抗器
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 久保田 義喜
神奈川県川崎市高津区坂戸１丁目17番３号
富士通電装株式会社内
Ｆターム(参考） 5H006 AA02 CA02 CB07 CC08 DC05
5H730 AA14 AS01 BB23 BB57 BB85
BB94 DD04 EE08 EE10 EE19
EE45 EE59 FD01 FG01 FG05
Claims (5)
- 【請求項１】 トランスと、前記トランスの一次側巻線
の電流を周期的にオンオフ制御する一次側スイッチング
回路と、前記トランスの二次側巻線に接続された可飽和
リアクトルと、前記可飽和リアクトルの出力側に接続さ
れた整流回路と、前記整流回路の出力側に接続された平
滑回路とを備えるスイッチングコンバータにおいて、 前記整流回路に含まれる整流素子のうち、前記トランス
の一次側巻線に流れる電流と同相の電流を出力側に流す
整流素子として電界効果トランジスタを設けるととも
に、 前記可飽和リアクトルにその巻線と磁気的に結合された
二次巻線を設け、 前記可飽和リアクトルの二次巻線に誘起する電圧に基づ
いて前記電界効果トランジスタをオンオフ制御する同期
整流制御回路を設けたことを特徴とするスイッチングコ
ンバータ。 - 【請求項２】 請求項１のスイッチングコンバータにお
いて、前記可飽和リアクトルの二次巻線と前記電界効果
トランジスタとの間にダイオードを接続したことを特徴
とするスイッチングコンバータ。 - 【請求項３】 請求項１のスイッチングコンバータにお
いて、互いに逆極性で直列に接続した２つのツェナーダ
イオードで構成される電圧制限回路を前記可飽和リアク
トルの二次巻線に接続したことを特徴とするスイッチン
グコンバータ。 - 【請求項４】 請求項１のスイッチングコンバータにお
いて、前記電界効果トランジスタのゲート−ソース端子
間をスイッチングする制御用トランジスタを前記同期整
流制御回路に設けたことを特徴とするスイッチングコン
バータ。 - 【請求項５】 請求項４のスイッチングコンバータにお
いて、前記制御用トランジスタのベース端子と前記可飽
和リアクトルの二次巻線との間にツェナーダイオードを
接続したことを特徴とするスイッチングコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001279337A JP3623765B2 (ja) | 2001-09-14 | 2001-09-14 | スイッチングコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001279337A JP3623765B2 (ja) | 2001-09-14 | 2001-09-14 | スイッチングコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003088115A true JP2003088115A (ja) | 2003-03-20 |
| JP3623765B2 JP3623765B2 (ja) | 2005-02-23 |
Family
ID=19103549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001279337A Expired - Fee Related JP3623765B2 (ja) | 2001-09-14 | 2001-09-14 | スイッチングコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3623765B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110728090A (zh) * | 2019-10-10 | 2020-01-24 | 重庆大学 | 用于换流变压器内部磁场分布的场路耦合数值计算方法 |
| JP2020018121A (ja) * | 2018-07-26 | 2020-01-30 | 油研工業株式会社 | フォワードコンバータ式誘導負荷駆動回路 |
-
2001
- 2001-09-14 JP JP2001279337A patent/JP3623765B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020018121A (ja) * | 2018-07-26 | 2020-01-30 | 油研工業株式会社 | フォワードコンバータ式誘導負荷駆動回路 |
| CN110728090A (zh) * | 2019-10-10 | 2020-01-24 | 重庆大学 | 用于换流变压器内部磁场分布的场路耦合数值计算方法 |
| CN110728090B (zh) * | 2019-10-10 | 2024-01-30 | 重庆大学 | 用于换流变压器内部磁场分布的场路耦合数值计算方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3623765B2 (ja) | 2005-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8456868B2 (en) | Controller for a resonant switched-mode power converter | |
| US20190149057A1 (en) | Flyback converter | |
| US6317341B1 (en) | Switching circuit, method of operation thereof and single stage power factor corrector employing the same | |
| JP2001025243A (ja) | スイッチング電源装置 | |
| JPH08182321A (ja) | 導通形コンバータ | |
| JP4830408B2 (ja) | 電力変換装置 | |
| US7400519B2 (en) | Switching power supply | |
| JP3574849B2 (ja) | Ｄｃ−ｄｃコンバータ装置 | |
| JP4683364B2 (ja) | 複合共振型スイッチング電源装置 | |
| JP4605532B2 (ja) | 多出力型スイッチング電源装置 | |
| JP3623765B2 (ja) | スイッチングコンバータ | |
| JPH1118426A (ja) | スイッチング電源回路 | |
| JP4201161B2 (ja) | スイッチング電源装置 | |
| JPH08168244A (ja) | スイッチング電源装置 | |
| JP4329450B2 (ja) | 直流変換装置 | |
| JPH0622560A (ja) | Ｄｃ−ａｃコンバータ | |
| JP2797599B2 (ja) | スイッチング電源装置 | |
| JP4718773B2 (ja) | コンバータ | |
| JP2002136110A (ja) | 非絶縁チョッパコンバータ | |
| JP3400425B2 (ja) | チョッパ型スイッチング電源装置 | |
| JP3169873B2 (ja) | 電源装置 | |
| JPH11225474A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH114578A (ja) | 電圧変換装置 | |
| JP2009303357A (ja) | 同期整流回路 | |
| JPH08331841A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040813 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041022 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041125 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |