JPS5930628Y2

JPS5930628Y2 - スイツチング電源用駆動回路

Info

Publication number: JPS5930628Y2
Application number: JP4139280U
Authority: JP
Inventors: 澄夫松本
Original assignee: 富士電気化学株式会社
Priority date: 1980-03-31
Filing date: 1980-03-31
Publication date: 1984-08-31
Also published as: JPS56145384U

Description

【考案の詳細な説明】本考案はパルス幅制御式スイッチングレギュレータ電源
のスイッチングトランジスタを駆動する回路の改良に関
し、更に詳しくは、出力電圧に応じて制御されるパルス
幅に対応したベース電流の上に、電源の負荷に応じたオ
ーバードライブ電流が重畳した電流でスイッチングトラ
ンジスタを駆動することにより、該トランジスタの損失
を抑えると共にダミー負荷を小さくシ、駆動回路の効率
を改良したものである。

パルス幅制御式スイッチングレギュレータ電源の一例を
第１図に示す。

交流入力を整流・平滑回路１で直流にし、スイッチング
回路２を用いて矩形波状の高周波に変換する。

この高周波電圧は主トランス３で変圧され、整流・平滑
回路４で整流・平滑化される。

この直流出力は、電圧比較回路５で基準電圧と比較され
、電圧−パルス幅制御回路６でその電圧差に応じて変え
られたパルス幅の信号を作成し、その信号を駆動回路７
に送って、それによって前記スイッチング回路２の導通
期間を制御し、出力電圧を安定化するのである。

スイッチングレギュレータ電源の損失としては、トラン
スのヒステリシス損、巻線の損失、ダイオードの損失、
スイッチングトランジスタの損失等がある。

スイッチングトランジスタの損失は、コレクタ電流Ｉｃ
、コレクタ・エミッタ間電圧ｖｃＥの立上り、立下り部
、すなわちスイッチング動作における過渡部分の損失が
大きい。

スイッチング電源は、小型化のため、スイッチング周波
数を高くする方向に技術的努力がなされているが、高周
波化すると、トランジスタの立上り時間、立下り時間、
蓄積時間（ストレージタイム）がパルス導通期間に占め
る比率が大きくなり、損失が増加し、電源効率が低下す
る。

これを改良するため、トランジスタのオン時（コレクタ
電流の立上り時）にベース電流をオーバードライブし、
トランジスタのオフ時、ベース電位ＶＢＥをむしろ負電
圧にしてベース領域の過剰キャリヤを早く引抜くことが
行われている。

このような思想に基づ〈従来の駆動回路の一例を第２図
に示す。

スイッチングトランジスタＱ１のベース・エミッタ間に
、抵抗Ｒ１とコンデンサＣ１との並列回路と駆動用パル
ストランスＴ２の２次側との直列回路を接続し、該トラ
ンスＴ２の１次側と駆動用トランジスタＱ２とを電源■
２に直列に接続した構成である。

なお、Ｒ２，Ｃ２，Ｄ２はＱｌがオンからオフに移った
場合にＱｌに生じるはねかえり電圧を制御する回路であ
り、Ｒａ、ＤｓはＱ２のオフ時におけるＱ２のコレク
タ電圧を抑制する回路である。

つまり、Ｒ１とＣ１とによって、Ｑｌのコレクタ電圧の
立下り時（Ｑ、のオン時）にはベース電圧が高くなるの
でオーバードライブされ、Ｑｌのコレクタ電圧の立上り
時（Ｑｌのオフ時）にはベース電圧が負電圧になるので
ベース領域の過剰キャリヤが急速に取除かれ、ストレー
ジ時間を短くしているのである。

ところが、このような従来の駆動回路は、スイッチング
トランジスタに流れる電流Ｉｃが大きい場合（電源負荷
が重い場合）も小さい場合（電源負荷が軽い場合）も常
に同じドライブパワー、すなわちスイッチングトランジ
スタのベース電流■８は同じ大きさである。

設計する場合には、スイッチングトランジスタに供給す
るベース電流が最大コレクタ電流Ｉｃｍａｘを十分流し
うるような値に設定される。

ｎ・Ｉｃｍａｘ／ｈＦ’Ｂ＝Ｉｂｍａｘ（ｎ
ニオ−バードライブファクタ）このことは、負荷が無負
荷に近い場合でもＩｂｍａｘを供給することを意味し、
損失となる。

また、オーバードライブファクタｎを大きくとるとＩｃ
の立上り時間が短縮できるが、その反面、蓄積時間が増
加する。

従って、このようなスイッチングレギュレータ電源では
、その出力負荷が軽くなると出力電圧が増加するので、
電圧−パルス幅変換回路の出力パルス幅は出力電圧を減
少させるため狭くなり、スイッチングトランジスタのオ
ン時間が短くなるように働く。

しかしながら蓄積時間があるため、ある程度以下にはオ
ン時間が短くならない。

オン時間中での蓄積時間、立上り、立下り時間の占める
比率が大きいと、スイッチング動作が不安定になり、遂
にはスイッチングレギュレータ電源自体が発振現象を起
すことさえある。

かかる現象は、特にスイッチング周波数を高くする場合
に起り易くなり、大きな問題となる。

一般に、これを防ぐため、電源の出力にダミー負荷を接
続する方式が採られているが、電源の効率を低下させる
ので好ましくない。

本考案の目的は、このような従来技術の欠点を解消し、
無負荷時においても発振現象が生じないようにすると共
に、電源の効率をより向上させうるようなスイッチング
電源用の駆動回路を提供することにある。

かかる目的を達成するため、本考案では電源出力負荷に
応じてスイッチングトランジスタのベース電流を制御す
るよう構成されており、電源出力負荷の状態の検出のた
めスイッチングトランジスタに直列に挿入されたそのコ
レクタ電流検出トランスを装備している。

以下、図面に基づき本考案について詳述する。

第３図は本考案の一実施例を示す回路図である。

駆動回路７′以外は従来のものと同じ回路構成であって
よい。

対応する部品には同一符号を付し、詳細な説明は省略す
る。

本考案では、スイッチングトランジスタＱ１に直列に該
トランジスタＱ１のコレクタ電流■ｃ検出トランスＴ３
の１次側巻線を接続して、２次側にコレクタ電流Ｉｃの
変化に比例した電圧が誘起されるようにする。

また、このトランスＴ３の２次側巻線と抵抗Ｒ４との直
列回路と、インダクタンスＬと抵抗Ｒ５との直列回路と
を前記スイッチングトランジスタＱ１のベース・エミッ
タ間に並列に接続すると共に、該トランジスタＱ１のベ
ースと、該ベースの駆動源（駆動用パルストランスＴ２
との間にダイオードＤ、と抵抗曳との並列回路を接続し
てなる。

ダイオードＤ５の極性はＱｌのベース側がアノードで、
Ｔ２側がカソードである。

なお、トランジスタＱ１のベース・エミッタ間に接続さ
れているダイオードＤ６．Ｄ７の直列回路は、ベース・
エミッタ間に印加された負電圧が、ベース・エミッタ間
逆耐電圧を超えてトランジスタを破壊するのを防ぐ保護
回路である。

また抵抗Ｒ４，Ｒ６は電流制限抵抗である。

この駆動回路７′の動作は次の如くである。

電源の出力電圧の増減により電圧−パルス幅変換回路６
の出力パルスはパルス幅が変化する。

駆動用トランジスタＱ２は、この変化したパルス幅のパ
ルス電圧によりスイッチングされる。

Ｑ２のスイッチングにより生じたＱｌのベースを駆動す
るパルス電圧は、Ｔ２を介して図中のｅ、ｆ点に現われ
る。

パルス電圧が０点が負、ｆ点が正のとき、電流はｒ点→
Ｒ５→Ｌ→Ｄ５→ｅ点という経路で流れる。

パルス幅期間τ終了後、Ｌに流れている電流ｉＬは、ｅ
、ｆ間の駆動パルス電圧をＥとすると、次のようになる
。

（ただし、ＶＤ５はダイオードＤ５の順方向電圧降下で
ある）すなわちパルス幅に比例した電流がインダクタン
スＬ中を流れる。

Ｒ５はＬに流れる電流を制限するための制限抵抗である
。

次にｅ点が正、１点が負の極性の電圧になると、インダ
クタンスＬ中を流れていた電流はＲ５が不導通となるの
でＱｌのベースに流れ込む。

すなわちｈ→Ｑ１ベース→Ｑ１エミッタ→Ｒ５→Ｌとい
う経路で流れる。

と同時にｅ点が正方向電圧なのでｅ点→鳥→Ｑ１ベース
→Ｑ１エミッタ→ｆ点の方向の電流も流れる。

鳥はベース電流の絶対値を調整する抵抗であり、Ｒ６を
通して流すベース電流は、Ｌから供給されるベース電流
に比較して極めて小さくなるような値に定められる。

更に本考案では、コレクタ電流検出トランスＴ３によっ
てコレクタ電流の変化に比例した電圧をもトランジスタ
Ｑ１のベースに印加するので、電源の負荷（コレクタ電
流の大小）に応じたオーバードライブ電流が負荷の大小
（パルス幅）に応じたベース電流の上に重畳され、理想
的なベース駆動電流を供給できるのである。

このように本回路は、パルス幅に応じて、すなわち電源
の出力電流に応じてベース電流を増減し、出力電圧の制
御を安定に動作させ、かつその効率をよくする効果をも
たらすが、他にも重要な機能を果す。

それは、スイッチングトランジスタＱ１がオフになった
とき、ベース領域の余剰キャリヤを急速に除去する機能
である。

Ｑｌがオフ、すなわちｅ点が負電圧になると、Ｑｌのベ
ースに蓄積された余剰キャリヤが電流となって流れ去る
経路が存在し、また、トランスＴ３による電圧が負方向
に印加されるのでこれによっても余剰キャリヤを引去る
ことができるから、極めて短時間のうちに蓄積キャリヤ
を除去することができる。

本考案の特徴をより一層明らかにするため、従来技術（
第２図に示したもの）と対比してベース電流波形の違い
を示したのが第４図である。

同図において、Ａは本考案回路における最大負荷時の、
Ａ′は従来回路における最大負荷時のベース電流波形を
示し、またＢは本考案回路における軽負荷時の、Ｂ′は
従来回路における軽負荷時のベース電流波形を示してい
る。

これらを見比らべれば効果の差異は一目瞭然であろう。

以上、ＮＰＮ１ＰＮＰ型トランジスタスイッチングレギ
ュレータ電源を例にとって説明したが、本考案はこれに
限定されるものでなく、ＰＮＰ型トランジスタを用いた
もの、プッシュプル回路を用いたスイッチングレギュレ
ータ、フルブリッジ回路、ハーフブリッジ回路を用いた
パルス幅制御式スイッチングレギュレータのスイッチン
グトランジスタ等を駆動する回路に適用できるものであ
るＯ本考案は、上記のように構成されているから、電源の負
荷状態に応じたベース電流を供給でき、その結果、効率
を改善できると共に、Ｑｌのオン時には電源の負荷状態
に応じたオーバードライブ電流を供給し、Ｑｌのオフ時
には電源の負荷状態に応じた逆電圧をＱｌのベースに印
加できるので蓄積時間を短かくすることができ、高周波
におけるスイッチング動作のより一層の安定化を図るこ
とができる等、実用上すぐれた効果を奏しうるものであ
る。

【図面の簡単な説明】

第１図はスイッチングレギュレータ電源の一例を示すブ
ロック図、第２図は従来回路の一例を示す図、第３図は
本考案に係る駆動回路の一例を示す図、第４図は本考案
と従来例とにおけるベース電流波形の比較設明図である
。２・・・・・・スイッチング回路、３・・・・・・主ト
ランス、４・・・・・・整流・平滑回路、５・・・・・
・電圧比較回路、６・・・・・・電圧−パルス幅制御回
路、７・・・・・・駆動回路、Ｑ、・・・・・・スイッ
チングトランジスタ、Ｔ２・・・・・・駆動用パルスト
ランス、Ｔ３・・・・・・コレクタ電流検出用トランス
、Ｑ２・・・・・・駆動用トランジスタ、Ｒ４，Ｒ５゜
均・・・・・・抵抗、Ｌ・・・・・・インダクタンス、
Ｒ５・・・・・・ダイオード。

Claims

【実用新案登録請求の範囲】

パルス幅制御式スイッチングレギュレータ電源のスイッ
チングトランジスタを駆動する回路であって、スイッチ
ング！・ランジスタに直列に該トランジスタのコレクク
電流検出トランスの１次側巻線を接続して２次側にコレ
クタ電流の変化に比例した電圧が出力するようにし、そ
の２次側巻線と抵抗との直列回路と、インダクタンスと
抵抗との直列回路とを前記スイッチングトランジスタの
ベース・エミッタ間に並列に接続すると共に、該トラン
ジスタのベースと、該ベースの駆動源との間にダイオー
ドと抵抗の並列回路を接続してなり、電源の負荷に応じ
たオーバードライブ電流が、出力電圧に応じて制御され
るパルス幅に対応したベース電流の上に重畳されるよう
にしたスイッチング電源用１駆動回路。