JPH10215568A - Dc−dcコンバータ - Google Patents
Dc−dcコンバータInfo
- Publication number
- JPH10215568A JPH10215568A JP1561697A JP1561697A JPH10215568A JP H10215568 A JPH10215568 A JP H10215568A JP 1561697 A JP1561697 A JP 1561697A JP 1561697 A JP1561697 A JP 1561697A JP H10215568 A JPH10215568 A JP H10215568A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- converter
- switching element
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Dc-Dc Converters (AREA)
- Amplifiers (AREA)
Abstract
グ素子を完全に駆動できるDC−DCコンバータを提供
する。 【解決手段】 DC−DCコンバータ10は、入力端子
V1、V1’と出力端子V2、V2’との間に、入力コ
ンデンサCi、スイッチング素子、例えばN−MOSF
ETQ1、ダイオードD1、平滑回路2及び出力電圧検
出用分圧抵抗5が挿入される。また、N−MOSFET
Q1のドレインDとソースSとの間には、ブートストラ
ップ回路3が接続され、ブートストラップ回路3を構成
するダイオードDBとコンデンサCBとの接続点BとN
−MOSFETQ1のゲートGとの間には、スイッチン
グ素子ドライブ回路4が接続される。さらに、出力電圧
検出用分圧抵抗5の抵抗R1とR2の接続点と、スイッ
チング素子ドライブ回路4との間には、誤差増幅回路6
及びパルス幅変調回路7が接続される。また、出力端子
V2とパルス幅変調回路7との間には、発振回路12と
リップル電圧検出回路13とで構成される周波数可変回
路11が接続される。
Description
ータに関し、特に、スイッチング素子と、ブートストラ
ップ回路と、制御回路と、スイッチング素子ドライブ回
路とを備えるDC−DCコンバータに関する。
回路図を示す。 DC−DCコンバータ1は他励降圧型
であり、入力端子V1、V1’と出力端子V2、V2’
との間に、入力コンデンサCi、スイッチング素子、例
えばNチャネルMOS−FET(以下、N―MOSFE
T)Q1、ダイオードD1及び平滑回路2が挿入され
る。そして、N−MOSFETQ1のドレインDとソー
スSとの間には、N−MOSFETQ1がオフしたとき
に、入力電圧Viと、N−MOSFETQ1とダイオー
ドD1の接続点Aの電圧との差をダイオードDBを介し
てコンデンサCBに充電する回路、いわゆるブートスト
ラップ回路3が接続され、ブートストラップ回路3のダ
イオードDBとコンデンサCBとの接続点Bと、 N−
MOSFETQ1のゲートとの間には、スイッチング素
子ドライブ回路4が接続される。したがって、スイッチ
ング素子ドライブ回路4は、N−MOSFETQ1をオ
ンさせるゲート電圧を、ブートストラップ回路3を構成
するダイオードDBとコンデンサCBとの接続点Bから
得ることとなる。
は、ダイオードD1、平滑回路2及び出力電圧検出用分
圧抵抗5が接続される。このうち、平滑回路2はコイル
L1と出力コンデンサCoからなり、出力電圧検出用分
圧抵抗5は抵抗R1と抵抗R2の直列回路からなる。さ
らに、出力電圧検出用分圧抵抗5の抵抗R1と抵抗R2
の接続点と、スイッチング素子ドライブ回路4との間に
は、誤差増幅回路6及びパルス幅変調回路7が接続され
る。
ータ1では、出力電圧Voが出力電圧検出用分圧抵抗5
の抵抗R1と抵抗R2で分圧され、出力電圧Voに比例
する電圧が、誤差増幅回路6によって、基準電圧と比較
され、出力電圧Voに比例する電圧が基準電圧より低く
なるときは、パルス幅変調回路7及びスイッチング素子
ドライブ回路4を介してN−MOSFETQ1のスイッ
チング時間当たりのオン時間割であるオンデューティD
を大きくして、出力側に伝達するエネルギーを増やし、
出力電圧Voを上昇させる。一方、出力電圧Voに比例
する電圧が基準電圧より高くなるときは、パルス幅変調
回路7及びスイッチング素子ドライブ回路4を介してN
−MOSFETQ1のオンデューティDを小さくして、
出力側に伝達するエネルギーを減らし、出力電圧Voを
低下させる。以上の動作を繰り返して、出力電圧Voを
安定化する。
な従来のDC−DCコンバータでは、入力電圧が下が
り、出力電流が小さくなり、無負荷状態に近づくと、ブ
ートストラップ回路による充電電圧が低下しスイッチン
グ素子への駆動電圧が低下するため、スイッチング素子
が動作しなくなるという問題があった。
めになされたものであり、無負荷時から軽負荷時におい
て、スイッチング素子を完全に駆動できるDC−DCコ
ンバータを提供することを目的とする。
るため本発明は、スイッチング素子と、ダイオード及び
コンデンサからなるブートストラップ回路と、スイッチ
ング素子ドライブ回路と、パルス幅変調回路と、誤差増
幅器回路とを備え、入力電圧に比べ出力電圧を降圧する
ように変換するとともに、出力電圧と基準電圧とを比較
増幅して前記パルス幅変調回路と前記スイッチング素子
ドライブ回路を介して前記スイッチング素子の開閉を制
御するDC−DCコンバータにおいて、前記出力電圧、
あるいは入力電圧のリップル電圧を検出し、該リップル
電圧の大きさに比例して、前記スイッチング素子のスイ
ッチング周波数を変化させる周波数可変回路を備えたこ
とを特徴とする。
り制御することを特徴とする。
リップル電圧にて、前記周波数可変回路を構成する抵抗
の抵抗値を制御することを特徴とする。
出力電圧、あるいは入力電圧のリップル電圧の大きさに
比例してパルス幅変調回路を制御する発振周波数を変化
させる周波数可変回路を備えているため、リップル電圧
の大きさに応じて、スイッチング素子のスイッチング周
波数を変化させることができる。
施例を説明する。なお、各実施例中において、従来例と
同一もしくは同等の部分には同一番号を付し、その詳細
な説明は省略する。
タの第1の実施例の回路図を示す。DC−DCコンバー
タ10は、入力端子V1、V1’と出力端子V2、V
2’との間に、入力コンデンサCi、スイッチング素
子、例えばN−MOSFETQ1、ダイオードD1、平
滑回路2及び出力電圧検出用分圧抵抗5が挿入される。
とソースSとの間には、ブートストラップ回路3が接続
され、ブートストラップ回路3を構成するダイオードD
BとコンデンサCBとの接続点BとN−MOSFETQ
1のゲートGとの間には、スイッチング素子ドライブ回
路4が接続される。
ンデンサCoからなり、出力電圧検出用分圧抵抗5は抵
抗R1と抵抗R2の直列回路からなる。また、出力電圧
検出用分圧抵抗5の抵抗R1とR2の接続点と、スイッ
チング素子ドライブ回路4との間には、誤差増幅回路6
及びパルス幅変調回路7が接続される。さらに、出力端
子V2とパルス幅変調回路7との間には、周波数可変回
路11が接続され、この周波数可変回路11は、パルス
幅変調回路7を制御するための発振周波数を決定する発
振回路12と、出力端子V2に発生する出力リップル電
圧Voripを検出するためのリップル電圧検出回路1
3とで構成される。
ータ10では、リップル電圧検出回路13で出力リップ
ル電圧Voripを検出し、その出力リップル電圧Vo
ripの大きさに応じて、発振回路12の発振周波数を
決定する。そして、その発振周波数に応じて、パルス幅
変調回路7により、スイッチング素子ドライブ回路4に
送られるパルス幅が決定され、そのパルス幅に応じて、
スイッチング素子ドライブ回路4により、 N−MOS
FETQ1のスイッチング周波数fswが決定される。
タの第2の実施例の回路図を示す。DC−DCコンバー
タ20は、第1の実施例のDC−DCコンバータ10
(図1)とほぼ同様の構成をしているが、入力端子V1
に発生する電圧、すなわち入力リップル電圧Virip
を検出する点で異なる。
ータ20では、リップル電圧検出回路13で入力リップ
ル電圧Viripを検出し、その入力リップル電圧Vi
ripの大きさに応じて、発振回路12の発振周波数を
決定する。そして、その発振周波数に応じて、パルス幅
変調回路7により、スイッチング素子ドライブ回路4に
送られるパルス幅が決定され、そのパルス幅に応じて、
スイッチング素子ドライブ回路4により、 N−MOS
FETQ1のスイッチング周波数fswが決定される。
−DCコンバータでは、出力リップル電圧、あるいは入
力リップル電圧の大きさに比例してパルス幅変調回路を
制御する発振周波数を変化させる周波数可変回路を備え
ているため、リップル電圧の大きさに応じて、 N−M
OSFETのスイッチング周波数を変化させることがで
きる。したがって、入力電圧が下がり、出力電流が小さ
くなり、無負荷状態に近づいても、 N−MOSFET
のスイッチング周波数を下げ、 N−MOSFETを完
全に駆動できるため、入力電圧の高低、出力電流の大小
に関係なく安定した出力電圧を得ることができる。
−MOSFETのスイッチング周波数を下げることがで
きるため、スイッチング動作による損失を減少させ、そ
の結果、DC−DCコンバータの効率を高くすることが
できる。
タの第3の実施例の回路図を示す。DC−DCコンバー
タ30は、第1の実施例のDC−DCコンバータ10
(図1)と比較して、周波数可変回路31の構成が異な
る。
ップル電圧検出回路13及びオン・オフ回路32で構成
され、 オン・オフ回路32に入力される外部信号Sに
より、周波数可変回路31のオン、オフを制御するもの
である。
ンバータでは、外部信号により、周波数可変回路のオ
ン、オフを制御するため、ノイズなどを嫌う無線装置な
どに使用するとき、あるいはDC−DCコンバータの発
生ノイズが大きくなる高出力状態で使用するときには、
周波数可変回路をオフすることにより、スイッチング素
子のスイッチング周波数を一定にすることができる。し
たがって、発生のノイズの周波数帯域を一定に保つこと
ができる。
タの第4の実施例の回路図を示す。DC−DCコンバー
タ40は、第1の実施例のDC−DCコンバータ10
(図1)と比較して、周波数可変回路41の構成が異な
る。
コンデンサC1、スイッチング素子、例えばバイポーラ
トランジスタQ2、オシレータOSC、平滑回路42、
交流増幅回路43及びリップル電圧検出回路13で構成
される。
レクタはオシレータOSCを介してパルス幅変調回路7
に接続され、抵抗R3を介して接地される。また、バイ
ポーラトランジスタQ2のエミッタは抵抗R4を介して
接地され、ベースと出力端子V1との間には、平滑回路
42、交流増幅回路43及びリップル電圧検出回路13
が接続される。さらに、オシレータOSCとグランドと
の間には、コンデンサC1が接続される。
pを周波数可変回路41のリップル電圧検出回路13で
検出し、その検出された電圧を交流増幅回路43で増幅
し、その増幅された電圧を平滑回路42で平滑し、その
平滑された電圧でバイポーラトランジスタQ2のコレク
タ・エミッタ間に流れる電流を制御する。
は、出力リップル電圧Voripが小さいため、バイポ
ーラトランジスタQ2はほとんどオフ状態となり、抵抗
R3とコンデンサC1で決定されるスイッチング周波数
でN−MOSFETQ1のスイッチング動作を行うこと
となる。
々に大きくなり、それにともなって、バイポーラトラン
ジスタQ2のベース電圧が増加すると、 抵抗R4に流
れる電流も増加するため、抵抗R4の見かけ上の抵抗値
が減少し、その結果、抵抗R3と抵抗R4との合成抵抗
と、コンデンサC1とで決定されるN−MOSFETQ
1のスイッチング周波数は徐々に増加していく。
ンバータでは、出力リップル電圧Voripにて、抵抗
R4に流れる電流を変化させることにより、抵抗R4の
見かけ上の抵抗値を変化させることができるため、 N
−MOSFETQ1のスイッチング周波数を容易に変化
させることができる。
ば、出力電圧、あるいは入力電圧のリップル電圧の大き
さに比例してパルス幅変調回路を制御する発振周波数を
変化させる周波数可変回路を備えているため、リップル
電圧の大きさに応じて、スイッチング素子のスイッチン
グ周波数を変化させることができる。したがって、入力
電圧が下がり、出力電流が小さくなり、無負荷状態に近
づいても、 スイッチング素子のスイッチング周波数を
下げ、 スイッチング素子を完全に駆動できるため、入
力電圧の高低、出力電流の大小に関係なく安定した出力
電圧を得ることができる。
イッチング素子のスイッチング周波数を下げることがで
きるため、スイッチング動作による損失を減少させ、そ
の結果、DC−DCコンバータの効率を高くすることが
できる。
ば、外部信号により、周波数可変回路のオン、オフを制
御するため、ノイズなどを嫌う無線装置などに使用する
とき、あるいはDC−DCコンバータの発生ノイズが大
きくなる高出力状態で使用するときには、周波数可変回
路をオフすることにより、スイッチング素子のスイッチ
ング周波数を一定にすることができる。したがって、発
生のノイズの周波数帯域を一定に保つことができる。
ば、出力電圧、あるいは入力電圧のリップル電圧にて、
周波数可変回路を構成する抵抗に流れる電流を制御する
ことにより、抵抗の見かけ上の抵抗値を制御することが
できるため、スイッチング素子のスイッチング周波数を
容易に制御することができる。
施例の回路図である。
施例の回路図である。
施例の回路図である。
施例の回路図である。
Claims (3)
- 【請求項1】 スイッチング素子と、ダイオード及びコ
ンデンサからなるブートストラップ回路と、スイッチン
グ素子ドライブ回路と、パルス幅変調回路と、誤差増幅
器回路とを備え、入力電圧に比べ出力電圧を降圧するよ
うに変換するとともに、出力電圧と基準電圧とを比較増
幅して前記パルス幅変調回路と前記スイッチング素子ド
ライブ回路を介して前記スイッチング素子の開閉を制御
するDC−DCコンバータにおいて、 前記出力電圧、あるいは入力電圧のリップル電圧を検出
し、該リップル電圧の大きさに比例して、前記スイッチ
ング素子のスイッチング周波数を変化させる周波数可変
回路を備えたことを特徴とするDC−DCコンバータ。 - 【請求項2】 前記周波数可変回路を外部信号により制
御することを特徴とする請求項1に記載のDC−DCコ
ンバータ。 - 【請求項3】 前記出力電圧、あるいは入力電圧のリッ
プル電圧にて、前記周波数可変回路を構成する抵抗の抵
抗値を制御することを特徴とする請求項1あるいは請求
項2に記載のDC−DCコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01561697A JP3444468B2 (ja) | 1997-01-29 | 1997-01-29 | Dc−dcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01561697A JP3444468B2 (ja) | 1997-01-29 | 1997-01-29 | Dc−dcコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10215568A true JPH10215568A (ja) | 1998-08-11 |
JP3444468B2 JP3444468B2 (ja) | 2003-09-08 |
Family
ID=11893650
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01561697A Expired - Fee Related JP3444468B2 (ja) | 1997-01-29 | 1997-01-29 | Dc−dcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3444468B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1020981A2 (en) * | 1999-01-18 | 2000-07-19 | Murata Manufacturing Co., Ltd. | Switching power supply unit |
US6850047B2 (en) | 2002-10-30 | 2005-02-01 | Denso Corporation | Switching regulator and power supply using the same |
US7030680B2 (en) * | 2003-02-26 | 2006-04-18 | Integrated Discrete Devices, Llc | On chip power supply |
JP2006352399A (ja) * | 2005-06-15 | 2006-12-28 | Sanyo Electric Co Ltd | 遅延回路 |
JP2011229378A (ja) * | 2010-04-14 | 2011-11-10 | Jubing Sia | 知能型多段電力変換のスイッチング電源装置 |
JP2013039024A (ja) * | 2011-06-24 | 2013-02-21 | Valeo Japan Co Ltd | コンプレッサハウジング用プリント回路基板 |
WO2013187269A1 (ja) * | 2012-06-11 | 2013-12-19 | 株式会社村田製作所 | スイッチング電源装置 |
JP2014018026A (ja) * | 2012-07-11 | 2014-01-30 | Denso Corp | スイッチング電源回路 |
CN109596881A (zh) * | 2018-12-07 | 2019-04-09 | 浙江正泰仪器仪表有限责任公司 | 一种交流电压采样电路及系统 |
-
1997
- 1997-01-29 JP JP01561697A patent/JP3444468B2/ja not_active Expired - Fee Related
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1020981A2 (en) * | 1999-01-18 | 2000-07-19 | Murata Manufacturing Co., Ltd. | Switching power supply unit |
EP1020981A3 (en) * | 1999-01-18 | 2001-11-21 | Murata Manufacturing Co., Ltd. | Switching power supply unit |
US6850047B2 (en) | 2002-10-30 | 2005-02-01 | Denso Corporation | Switching regulator and power supply using the same |
US7030680B2 (en) * | 2003-02-26 | 2006-04-18 | Integrated Discrete Devices, Llc | On chip power supply |
JP2006352399A (ja) * | 2005-06-15 | 2006-12-28 | Sanyo Electric Co Ltd | 遅延回路 |
JP2011229378A (ja) * | 2010-04-14 | 2011-11-10 | Jubing Sia | 知能型多段電力変換のスイッチング電源装置 |
JP2013039024A (ja) * | 2011-06-24 | 2013-02-21 | Valeo Japan Co Ltd | コンプレッサハウジング用プリント回路基板 |
WO2013187269A1 (ja) * | 2012-06-11 | 2013-12-19 | 株式会社村田製作所 | スイッチング電源装置 |
CN104350671A (zh) * | 2012-06-11 | 2015-02-11 | 株式会社村田制作所 | 开关转换电源装置 |
JP5825433B2 (ja) * | 2012-06-11 | 2015-12-02 | 株式会社村田製作所 | スイッチング電源装置 |
JP2014018026A (ja) * | 2012-07-11 | 2014-01-30 | Denso Corp | スイッチング電源回路 |
CN109596881A (zh) * | 2018-12-07 | 2019-04-09 | 浙江正泰仪器仪表有限责任公司 | 一种交流电压采样电路及系统 |
Also Published As
Publication number | Publication date |
---|---|
JP3444468B2 (ja) | 2003-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6489756B2 (en) | DC-DC converter with switchable control mode | |
US5777519A (en) | High efficiency power amplifier | |
US7564228B2 (en) | Switching regulator | |
US7307405B2 (en) | Transition mode operating device for the correction of the power factor in switching power supply units | |
JP2835299B2 (ja) | 自励式dc−dcコンバータ | |
CA2139027A1 (en) | Circuit arrangement | |
JPH04372212A (ja) | 増幅回路およびオーディオ信号増幅回路 | |
JP3691500B2 (ja) | スイッチング電源装置 | |
JPH10215568A (ja) | Dc−dcコンバータ | |
US7176638B2 (en) | Discharge lamp lighting circuit | |
US20070133232A1 (en) | Technique to improve dynamic response of two-stage converters | |
JP2591466B2 (ja) | 電力増幅回路 | |
JP3802678B2 (ja) | 降圧チョッパ形直流−直流変換装置の制御方法 | |
JP3233035B2 (ja) | Dc−dcコンバータ | |
JP3237511B2 (ja) | Dc−dcコンバータ | |
JPH10215569A (ja) | Dc−dcコンバータ | |
US20050030779A1 (en) | Controlling circuit for a pulse width modulated DC/DC converter | |
JP3120649B2 (ja) | Dc−dcコンバータの電圧制御アンプ出力クランプ回路 | |
JPS5820549B2 (ja) | スイツチング レギユレ−タ | |
JPH08331849A (ja) | 整流回路 | |
JPS5930032B2 (ja) | 定電圧制御方式 | |
JPS6041830Y2 (ja) | Dc−dcコンバ−タ | |
JP2514594Y2 (ja) | スイッチング電源のスイッチングfet駆動回路 | |
JP3560100B2 (ja) | 共振型dc−dcコンバータ | |
JP2000350444A (ja) | Dc/dcコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20080627 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090627 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20100627 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20110627 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |