JP3237511B2 - Ｄｃ−ｄｃコンバータ - Google Patents
Ｄｃ−ｄｃコンバータInfo
- Publication number
- JP3237511B2 JP3237511B2 JP09551896A JP9551896A JP3237511B2 JP 3237511 B2 JP3237511 B2 JP 3237511B2 JP 09551896 A JP09551896 A JP 09551896A JP 9551896 A JP9551896 A JP 9551896A JP 3237511 B2 JP3237511 B2 JP 3237511B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- converter
- resistor
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＤＣ−ＤＣコンバ
ータに関し、特に、スイッチ素子とブートストラップ回
路と制御回路とＦＥＴドライブ回路とを備える他励降圧
型ＤＣ−ＤＣコンバータに関する。
ータに関し、特に、スイッチ素子とブートストラップ回
路と制御回路とＦＥＴドライブ回路とを備える他励降圧
型ＤＣ−ＤＣコンバータに関する。
【０００２】
【従来の技術】図４に、従来の他励降圧型ＤＣ−ＤＣコ
ンバータ５０の基本回路図を示す。図４において、入力
端子Ｖ１、Ｖ１’と出力端子Ｖ２、Ｖ２’との間に、入
力コンデンサＣｉ、スイッチ素子、例えばＮチャネルＭ
ＯＳ−ＦＥＴ（Ｎ−ＭＯＳＦＥＴ）Ｑ１、ダイオードＤ
１、平滑回路１が挿入されている。Ｎ−ＭＯＳＦＥＴＱ
１のドレインＤとソースＳとの間には、Ｎ−ＭＯＳＦＥ
ＴＱ１がオフしたときの入力電圧Ｖｉと出力電圧Ｖｏの
差をダイオードＤＢを介してコンデンサＣＢに充電する
回路、いわゆるブートストラップ回路２が接続され、ブ
ートストラップ回路２のダイオードＤＢとコンデンサＣ
Ｂとの接続点ＡとＮ−ＭＯＳＦＥＴＱ１のゲートとの間
には、ＦＥＴドライブ回路３が接続されている。従っ
て、ＦＥＴドライブ回路３は、Ｎ−ＭＯＳＦＥＴＱ１を
オンさせるゲート電圧を、ブートストラップ回路２を構
成するダイオードＤＢとコンデンサＣＢとの接続点Ａか
ら得る。
ンバータ５０の基本回路図を示す。図４において、入力
端子Ｖ１、Ｖ１’と出力端子Ｖ２、Ｖ２’との間に、入
力コンデンサＣｉ、スイッチ素子、例えばＮチャネルＭ
ＯＳ−ＦＥＴ（Ｎ−ＭＯＳＦＥＴ）Ｑ１、ダイオードＤ
１、平滑回路１が挿入されている。Ｎ−ＭＯＳＦＥＴＱ
１のドレインＤとソースＳとの間には、Ｎ−ＭＯＳＦＥ
ＴＱ１がオフしたときの入力電圧Ｖｉと出力電圧Ｖｏの
差をダイオードＤＢを介してコンデンサＣＢに充電する
回路、いわゆるブートストラップ回路２が接続され、ブ
ートストラップ回路２のダイオードＤＢとコンデンサＣ
Ｂとの接続点ＡとＮ−ＭＯＳＦＥＴＱ１のゲートとの間
には、ＦＥＴドライブ回路３が接続されている。従っ
て、ＦＥＴドライブ回路３は、Ｎ−ＭＯＳＦＥＴＱ１を
オンさせるゲート電圧を、ブートストラップ回路２を構
成するダイオードＤＢとコンデンサＣＢとの接続点Ａか
ら得る。
【０００３】また、Ｎ−ＭＯＳＦＥＴＱ１の出力側に
は、ダイオードＤ１、平滑回路１及び出力電圧検出用分
圧抵抗４が接続されている。このうち、平滑回路１はコ
イルＬ１と出力コンデンサＣｏからなり、出力電圧検出
用分圧抵抗４は抵抗Ｒ１と抵抗Ｒ２の直列回路からな
る。さらに、抵抗Ｒ１とＲ２の接続点と、ＦＥＴドライ
ブ回路３の間には、誤差増幅回路５及び制御回路６が接
続されている。
は、ダイオードＤ１、平滑回路１及び出力電圧検出用分
圧抵抗４が接続されている。このうち、平滑回路１はコ
イルＬ１と出力コンデンサＣｏからなり、出力電圧検出
用分圧抵抗４は抵抗Ｒ１と抵抗Ｒ２の直列回路からな
る。さらに、抵抗Ｒ１とＲ２の接続点と、ＦＥＴドライ
ブ回路３の間には、誤差増幅回路５及び制御回路６が接
続されている。
【０００４】以上のように構成されたＤＣ−ＤＣコンバ
ータでは、出力電圧検出用分圧抵抗４の抵抗Ｒ１とＲ２
で分圧され、出力電圧Ｖｏに比例する電圧が、誤差増幅
回路５によって、基準電圧と比較され、出力電圧Ｖｏを
安定化する。
ータでは、出力電圧検出用分圧抵抗４の抵抗Ｒ１とＲ２
で分圧され、出力電圧Ｖｏに比例する電圧が、誤差増幅
回路５によって、基準電圧と比較され、出力電圧Ｖｏを
安定化する。
【０００５】
【発明が解決しようとする課題】ところが、上記の従来
のＤＣ−ＤＣコンバータでは、入力電圧が下がり、出力
電圧が小さくなると、ブートストラップ回路による充電
電圧が低下し、スイッチ素子への駆動電圧が低下するた
め、スイッチ素子が動作しなくなるという問題点があっ
た。
のＤＣ−ＤＣコンバータでは、入力電圧が下がり、出力
電圧が小さくなると、ブートストラップ回路による充電
電圧が低下し、スイッチ素子への駆動電圧が低下するた
め、スイッチ素子が動作しなくなるという問題点があっ
た。
【０００６】このことを図を用いて説明する。Ｎ−ＭＯ
ＳＦＥＴＱ１とダイオードＤ１との接続点Ｂの電圧（Ｖ
Ｂ）の波形、ブートストラップ回路２のダイオードＤＢ
とコンデンサＣＢとの接続点Ａの電圧（ＶＡ）の波形、
Ｎ−ＭＯＳＦＥＴＱ１のゲート・ソース間電圧（ＶＧ
Ｓ）の波形をそれぞれ図５（ａ）〜図５（ｃ）に示す。
図５（ａ）〜図５（ｃ）中において、実線は入力電圧Ｖ
ｉが高い場合、破線は入力電圧Ｖｉが低い場合である。
ＳＦＥＴＱ１とダイオードＤ１との接続点Ｂの電圧（Ｖ
Ｂ）の波形、ブートストラップ回路２のダイオードＤＢ
とコンデンサＣＢとの接続点Ａの電圧（ＶＡ）の波形、
Ｎ−ＭＯＳＦＥＴＱ１のゲート・ソース間電圧（ＶＧ
Ｓ）の波形をそれぞれ図５（ａ）〜図５（ｃ）に示す。
図５（ａ）〜図５（ｃ）中において、実線は入力電圧Ｖ
ｉが高い場合、破線は入力電圧Ｖｉが低い場合である。
【０００７】図５（ａ）に示すように、入力電圧Ｖｉが
高い場合には、ダイオードＤ１にも十分な電流が流れる
ため、Ｎ−ＭＯＳＦＥＴＱ１がオフ時の接続点Ｂの電圧
はほぼグランドレベル（０Ｖ）となっている（図中実
線）が、入力電圧Ｖｉが低くなると、ダイオードＤ１に
流れる電流が少なくなるため、接続点Ｂの電圧はグラン
ドレベルまで落ちなくなる（図中破線）。すると、図５
（ｂ）に示すように、接続点Ａの電圧が徐々に下がる
（図中破線）。そのため、図５（ｃ）に示すように、Ｎ
−ＭＯＳＦＥＴＱ１のゲート・ソース間電圧も低くな
る。そして、このゲート・ソース間電圧が下がって、Ｎ
−ＭＯＳＦＥＴＱ１をオンするためのしきい値電圧Ｖｔ
ｈを下回った場合（図中破線）、Ｎ−ＭＯＳＦＥＴＱ１
をオンすることができなくなる。
高い場合には、ダイオードＤ１にも十分な電流が流れる
ため、Ｎ−ＭＯＳＦＥＴＱ１がオフ時の接続点Ｂの電圧
はほぼグランドレベル（０Ｖ）となっている（図中実
線）が、入力電圧Ｖｉが低くなると、ダイオードＤ１に
流れる電流が少なくなるため、接続点Ｂの電圧はグラン
ドレベルまで落ちなくなる（図中破線）。すると、図５
（ｂ）に示すように、接続点Ａの電圧が徐々に下がる
（図中破線）。そのため、図５（ｃ）に示すように、Ｎ
−ＭＯＳＦＥＴＱ１のゲート・ソース間電圧も低くな
る。そして、このゲート・ソース間電圧が下がって、Ｎ
−ＭＯＳＦＥＴＱ１をオンするためのしきい値電圧Ｖｔ
ｈを下回った場合（図中破線）、Ｎ−ＭＯＳＦＥＴＱ１
をオンすることができなくなる。
【０００８】本発明は、このような問題点を解決するた
めになされたものであり、入力電圧が下がっても、スイ
ッチ素子を完全に駆動することができるＤＣ−ＤＣコン
バータを提供することを目的とする。
めになされたものであり、入力電圧が下がっても、スイ
ッチ素子を完全に駆動することができるＤＣ−ＤＣコン
バータを提供することを目的とする。
【０００９】
【課題を解決するための手段】上述する問題点を解決す
るため本発明は、Ｎ−ＭＯＳＦＥＴからなるスイッチ素
子と、該スイッチ素子の制御端子に接続されたＦＥＴド
ライブ回路と、該ＦＥＴドライブ回路を介して前記スイ
ッチ素子の開閉を制御する制御回路と、出力電圧を基準
電圧と比較・増幅して前記制御回路に入力することによ
って出力電圧を安定化する誤差増幅器と、前記スイッチ
素子のドレインおよびソースと前記ＦＥＴドライブ回路
に接続されたブートストラップ回路と、を有する他励降
圧型ＤＣ−ＤＣコンバータにおいて、前記ブートストラ
ップ回路は、前記スイッチング素子のドレインにアノー
ドが接続されたダイオードと、該ダイオードのカソード
と前記スイッチング素子のソースの間に接続されたコン
デンサからなるとともに、前記ダイオードと前記コンデ
ンサの接続点が、前記スイッチング素子ドライブ回路に
接続されてなり、入力電圧に比例して前記スイッチ素子
のスイッチング周波数を変化させる周波数可変回路を備
え、入力電圧低下時にスイッチング周波数を低下させる
ことによって、前記ＦＥＴドライブ回路に駆動電圧を供
給する前記ブートストラップ回路の能力を維持すること
を特徴とする。
るため本発明は、Ｎ−ＭＯＳＦＥＴからなるスイッチ素
子と、該スイッチ素子の制御端子に接続されたＦＥＴド
ライブ回路と、該ＦＥＴドライブ回路を介して前記スイ
ッチ素子の開閉を制御する制御回路と、出力電圧を基準
電圧と比較・増幅して前記制御回路に入力することによ
って出力電圧を安定化する誤差増幅器と、前記スイッチ
素子のドレインおよびソースと前記ＦＥＴドライブ回路
に接続されたブートストラップ回路と、を有する他励降
圧型ＤＣ−ＤＣコンバータにおいて、前記ブートストラ
ップ回路は、前記スイッチング素子のドレインにアノー
ドが接続されたダイオードと、該ダイオードのカソード
と前記スイッチング素子のソースの間に接続されたコン
デンサからなるとともに、前記ダイオードと前記コンデ
ンサの接続点が、前記スイッチング素子ドライブ回路に
接続されてなり、入力電圧に比例して前記スイッチ素子
のスイッチング周波数を変化させる周波数可変回路を備
え、入力電圧低下時にスイッチング周波数を低下させる
ことによって、前記ＦＥＴドライブ回路に駆動電圧を供
給する前記ブートストラップ回路の能力を維持すること
を特徴とする。
【００１０】また、前記周波数可変回路が入力端子間に
設けられた電圧検出回路からなることを特徴とする。
設けられた電圧検出回路からなることを特徴とする。
【００１１】本発明のＤＣ−ＤＣコンバータによれば、
入力電圧の高低に比例して、周波数可変回路から制御回
路に、周波数可変回路で決定されるスイッチング周波数
が伝達され、そのスイッチング周波数でＮ−ＭＯＳＦＥ
ＴＱ１がオン、オフを繰り返すことにより、エネルギー
がコイルＬ１に蓄えられ、出力電圧Ｖｏを伝えることが
できる。
入力電圧の高低に比例して、周波数可変回路から制御回
路に、周波数可変回路で決定されるスイッチング周波数
が伝達され、そのスイッチング周波数でＮ−ＭＯＳＦＥ
ＴＱ１がオン、オフを繰り返すことにより、エネルギー
がコイルＬ１に蓄えられ、出力電圧Ｖｏを伝えることが
できる。
【００１２】
【発明の実施の形態】以下、図面を参照して本発明の実
施例を説明する。なお、各実施例中において、従来例と
同一もしくは同等の部分には同一番号を付し、その詳細
な説明は省略する。
施例を説明する。なお、各実施例中において、従来例と
同一もしくは同等の部分には同一番号を付し、その詳細
な説明は省略する。
【００１３】図１に、本発明のＤＣ−ＤＣコンバータの
基本回路図を示す。ＤＣ−ＤＣコンバータ１０は、入力
端子Ｖ１、Ｖ１’と出力端子Ｖ２、Ｖ２’との間に、周
波数可変回路１１、例えば入力電圧検出回路、入力コン
デンサＣｉ、Ｎ−ＭＯＳＦＥＴＱ１、ダイオードＤ１、
平滑回路１が挿入されている。
基本回路図を示す。ＤＣ−ＤＣコンバータ１０は、入力
端子Ｖ１、Ｖ１’と出力端子Ｖ２、Ｖ２’との間に、周
波数可変回路１１、例えば入力電圧検出回路、入力コン
デンサＣｉ、Ｎ−ＭＯＳＦＥＴＱ１、ダイオードＤ１、
平滑回路１が挿入されている。
【００１４】そして、Ｎ−ＭＯＳＦＥＴＱ１のドレイン
とソースとの間には、ブートストラップ回路２が接続さ
れ、ブートストラップ回路２を構成するダイオードＤＢ
とコンデンサＣＢとの接続点ＡとＮ−ＭＯＳＦＥＴＱ１
のゲートとの間には、ＦＥＴドライブ回路３が接続され
ている。
とソースとの間には、ブートストラップ回路２が接続さ
れ、ブートストラップ回路２を構成するダイオードＤＢ
とコンデンサＣＢとの接続点ＡとＮ−ＭＯＳＦＥＴＱ１
のゲートとの間には、ＦＥＴドライブ回路３が接続され
ている。
【００１５】また、Ｎ−ＭＯＳＦＥＴＱ１の出力側に
は、ダイオードＤ１、コイルＬ１と出力コンデンサＣｏ
からなる平滑回路１及び抵抗Ｒ１と抵抗Ｒ２の直列回路
からなる出力電圧検出用分圧抵抗４が接続されている。
さらに、出力電圧検出用分圧抵抗４を構成する抵抗Ｒ１
とＲ２の接続点と、ＦＥＴドライブ回路３の間には、誤
差増幅回路５及び制御回路６が接続され、制御回路６は
周波数可変回路１１とも接続されている。
は、ダイオードＤ１、コイルＬ１と出力コンデンサＣｏ
からなる平滑回路１及び抵抗Ｒ１と抵抗Ｒ２の直列回路
からなる出力電圧検出用分圧抵抗４が接続されている。
さらに、出力電圧検出用分圧抵抗４を構成する抵抗Ｒ１
とＲ２の接続点と、ＦＥＴドライブ回路３の間には、誤
差増幅回路５及び制御回路６が接続され、制御回路６は
周波数可変回路１１とも接続されている。
【００１６】図２に、本発明に係るＤＣ−ＤＣコンバー
タの第１の実施例の回路図を示す。ＤＣ−ＤＣコンバー
タ１０は、従来のＤＣ−ＤＣコンバータ５０とほぼ同様
の構成をしているが、入力端子Ｖ１、Ｖ１’間に周波数
可変回路１１が接続されている点で異なる。
タの第１の実施例の回路図を示す。ＤＣ−ＤＣコンバー
タ１０は、従来のＤＣ−ＤＣコンバータ５０とほぼ同様
の構成をしているが、入力端子Ｖ１、Ｖ１’間に周波数
可変回路１１が接続されている点で異なる。
【００１７】周波数可変回路１１は、ツェナーダイオー
ドＺＤ、抵抗Ｒ３〜Ｒ８、コンデンサＣ１、Ｃ２、スイ
ッチング素子Ｑ２及びオシレータＯＳＣからなる。そし
て、ツェナーダイオードＺＤ、抵抗Ｒ３、Ｒ４が入力端
子Ｖ１、Ｖ１’間に直列に接続され、抵抗Ｒ３、Ｒ４の
接続点は、抵抗Ｒ５、スイッチング素子Ｑ２、抵抗Ｒ６
及びオシレータＯＳＣを介して制御回路６に接続されて
いる。
ドＺＤ、抵抗Ｒ３〜Ｒ８、コンデンサＣ１、Ｃ２、スイ
ッチング素子Ｑ２及びオシレータＯＳＣからなる。そし
て、ツェナーダイオードＺＤ、抵抗Ｒ３、Ｒ４が入力端
子Ｖ１、Ｖ１’間に直列に接続され、抵抗Ｒ３、Ｒ４の
接続点は、抵抗Ｒ５、スイッチング素子Ｑ２、抵抗Ｒ６
及びオシレータＯＳＣを介して制御回路６に接続されて
いる。
【００１８】また、スイッチング素子Ｑ２のコレクタは
抵抗Ｒ６、ベースは抵抗Ｒ５にそれぞれ接続され、スイ
ッチング素子Ｑ２のエミッタは抵抗Ｒ７を介してグラン
ドに接続されている。さらに、スイッチング素子Ｑ２の
ベースと抵抗Ｒ５の接続点とグランドとの間には、コン
デンサＣ１が接続され、オシレータＯＳＣと抵抗Ｒ５の
接続点とグランドとの間には、抵抗Ｒ８が接続され、オ
シレータＯＳＣとグランドとの間には、コンデンサＣ２
が接続されている。
抵抗Ｒ６、ベースは抵抗Ｒ５にそれぞれ接続され、スイ
ッチング素子Ｑ２のエミッタは抵抗Ｒ７を介してグラン
ドに接続されている。さらに、スイッチング素子Ｑ２の
ベースと抵抗Ｒ５の接続点とグランドとの間には、コン
デンサＣ１が接続され、オシレータＯＳＣと抵抗Ｒ５の
接続点とグランドとの間には、抵抗Ｒ８が接続され、オ
シレータＯＳＣとグランドとの間には、コンデンサＣ２
が接続されている。
【００１９】次に、第１の実施例のＤＣ−ＤＣコンバー
タ１０の動作説明をする。入力電圧Ｖｉが低い場合に
は、抵抗Ｒ８とコンデンサＣ２で決定されるスイッチン
グ周波数でオシレータＯＳＣが発振し、スイッチング周
波数が制御回路６に伝達され、そのスイッチング周波数
でＮ−ＭＯＳＦＥＴＱ１がオン、オフを繰り返すことに
より、エネルギーがコイルＬ１に蓄えられ、出力電圧Ｖ
ｏを伝えることができる。
タ１０の動作説明をする。入力電圧Ｖｉが低い場合に
は、抵抗Ｒ８とコンデンサＣ２で決定されるスイッチン
グ周波数でオシレータＯＳＣが発振し、スイッチング周
波数が制御回路６に伝達され、そのスイッチング周波数
でＮ−ＭＯＳＦＥＴＱ１がオン、オフを繰り返すことに
より、エネルギーがコイルＬ１に蓄えられ、出力電圧Ｖ
ｏを伝えることができる。
【００２０】一方、入力電圧Ｖｉが上昇し、入力電圧Ｖ
ｉがツェナーダイオードＺＤのツェナー電圧Ｖｚを越え
ると、スイッチ素子Ｑ２のベースにベース電圧Ｖｂ＝Ｒ
２・（Ｖｉ−Ｖｚ）／（Ｒ３＋Ｒ４）が印加され、徐々
にスイッチ素子Ｑ２がオン状態になってくる。そして、
ベース電圧Ｖｂがスイッチ素子Ｑ２をオン状態にするの
に十分な電圧になったときに、オシレータＯＳＣは抵抗
（Ｒ６＋Ｒ７）と抵抗Ｒ８の合成抵抗（Ｒ６＋Ｒ７）・
Ｒ８／（Ｒ６＋Ｒ７＋Ｒ８）とコンデンサＣ２で決定さ
れるスイッチング周波数で発振し、スイッチング周波数
が制御回路６に伝達され、そのスイッチング周波数でＮ
−ＭＯＳＦＥＴＱ１がオン、オフを繰り返すことによ
り、エネルギーがコイルＬ１に蓄えられ、出力電圧Ｖｏ
を伝えることができる。
ｉがツェナーダイオードＺＤのツェナー電圧Ｖｚを越え
ると、スイッチ素子Ｑ２のベースにベース電圧Ｖｂ＝Ｒ
２・（Ｖｉ−Ｖｚ）／（Ｒ３＋Ｒ４）が印加され、徐々
にスイッチ素子Ｑ２がオン状態になってくる。そして、
ベース電圧Ｖｂがスイッチ素子Ｑ２をオン状態にするの
に十分な電圧になったときに、オシレータＯＳＣは抵抗
（Ｒ６＋Ｒ７）と抵抗Ｒ８の合成抵抗（Ｒ６＋Ｒ７）・
Ｒ８／（Ｒ６＋Ｒ７＋Ｒ８）とコンデンサＣ２で決定さ
れるスイッチング周波数で発振し、スイッチング周波数
が制御回路６に伝達され、そのスイッチング周波数でＮ
−ＭＯＳＦＥＴＱ１がオン、オフを繰り返すことによ
り、エネルギーがコイルＬ１に蓄えられ、出力電圧Ｖｏ
を伝えることができる。
【００２１】図３に、本発明に係るＤＣ−ＤＣコンバー
タの第２の実施例の回路図を示す。ＤＣ−ＤＣコンバー
タ１５は、第１の実施例のＤＣ−ＤＣコンバータ１０と
比較して、周波数可変回路１１の構成が異なる。
タの第２の実施例の回路図を示す。ＤＣ−ＤＣコンバー
タ１５は、第１の実施例のＤＣ−ＤＣコンバータ１０と
比較して、周波数可変回路１１の構成が異なる。
【００２２】周波数可変回路１１は、抵抗Ｒ３〜Ｒ１
３、コンデンサＣ１、Ｃ２、スイッチング素子Ｑ２、Ｑ
３、オペアンプＩＣ１及びオシレータＯＳＣからなる。
そして、抵抗Ｒ３、Ｒ４が入力端子Ｖ１、Ｖ１’間に直
列に接続され、抵抗Ｒ３、Ｒ４の接続点は、抵抗Ｒ５、
オペアンプＩＣ１、抵抗Ｒ６、スイッチング素子Ｑ２、
Ｑ３、抵抗Ｒ７及びオシレータＯＳＣを介して制御回路
６に接続されている。
３、コンデンサＣ１、Ｃ２、スイッチング素子Ｑ２、Ｑ
３、オペアンプＩＣ１及びオシレータＯＳＣからなる。
そして、抵抗Ｒ３、Ｒ４が入力端子Ｖ１、Ｖ１’間に直
列に接続され、抵抗Ｒ３、Ｒ４の接続点は、抵抗Ｒ５、
オペアンプＩＣ１、抵抗Ｒ６、スイッチング素子Ｑ２、
Ｑ３、抵抗Ｒ７及びオシレータＯＳＣを介して制御回路
６に接続されている。
【００２３】また、オペアンプＩＣ１の反転入力端子は
抵抗Ｒ５に接続され、非反転入力端子は抵抗Ｒ８及び基
準電圧Ｖｒｅｆを介してグランドに接続されている。こ
の際、オペアンプＩＣ１の反転入力端子と出力は抵抗Ｒ
９を介して接続されている。
抵抗Ｒ５に接続され、非反転入力端子は抵抗Ｒ８及び基
準電圧Ｖｒｅｆを介してグランドに接続されている。こ
の際、オペアンプＩＣ１の反転入力端子と出力は抵抗Ｒ
９を介して接続されている。
【００２４】さらに、オペアンプＩＣ１の出力は抵抗Ｒ
６を介してスイッチ素子Ｑ２のベースに接続され、スイ
ッチ素子Ｑ２のコレクタはスイッチ素子Ｑ３のベース、
スイッチ素子Ｑ２のエミッタは抵抗Ｒ８を介してグラン
ドにそれぞれ接続されている。この際、抵抗Ｒ６とスイ
ッチ素子Ｑ２のベースの接続点はコンデンサＣ１を介し
てグランドに接続され、スイッチ素子Ｑ２のコレクタと
スイッチ素子Ｑ３のベースとの接続点は抵抗Ｒ１１を介
して基準電圧Ｖｒｅｆに接続されている。
６を介してスイッチ素子Ｑ２のベースに接続され、スイ
ッチ素子Ｑ２のコレクタはスイッチ素子Ｑ３のベース、
スイッチ素子Ｑ２のエミッタは抵抗Ｒ８を介してグラン
ドにそれぞれ接続されている。この際、抵抗Ｒ６とスイ
ッチ素子Ｑ２のベースの接続点はコンデンサＣ１を介し
てグランドに接続され、スイッチ素子Ｑ２のコレクタと
スイッチ素子Ｑ３のベースとの接続点は抵抗Ｒ１１を介
して基準電圧Ｖｒｅｆに接続されている。
【００２５】また、スイッチング素子Ｑ３のコレクタは
抵抗Ｒ７を介してオシレータＯＳＣに、エミッタは抵抗
Ｒ１２を介してグランドにそれぞれ接続されている。こ
の際、抵抗Ｒ７とオシレータＯＳＣの接続点とグランド
との間には、抵抗Ｒ１３が接続され、オシレータＯＳＣ
とグランドとの間には、コンデンサＣ２が接続されてい
る。
抵抗Ｒ７を介してオシレータＯＳＣに、エミッタは抵抗
Ｒ１２を介してグランドにそれぞれ接続されている。こ
の際、抵抗Ｒ７とオシレータＯＳＣの接続点とグランド
との間には、抵抗Ｒ１３が接続され、オシレータＯＳＣ
とグランドとの間には、コンデンサＣ２が接続されてい
る。
【００２６】次に、第２の実施例のＤＣ−ＤＣコンバー
タ１５の動作説明をする。入力電圧Ｖｉが低い場合に
は、抵抗Ｒ１３とコンデンサＣ２で決定されるスイッチ
ング周波数でオシレータＯＳＣが発振し、スイッチング
周波数が制御回路６に伝達され、そのスイッチング周波
数でＮ−ＭＯＳＦＥＴＱ１がオン、オフを繰り返すこと
により、エネルギーがコイルＬ１に蓄えられ、出力電圧
Ｖｏを伝えることができる。
タ１５の動作説明をする。入力電圧Ｖｉが低い場合に
は、抵抗Ｒ１３とコンデンサＣ２で決定されるスイッチ
ング周波数でオシレータＯＳＣが発振し、スイッチング
周波数が制御回路６に伝達され、そのスイッチング周波
数でＮ−ＭＯＳＦＥＴＱ１がオン、オフを繰り返すこと
により、エネルギーがコイルＬ１に蓄えられ、出力電圧
Ｖｏを伝えることができる。
【００２７】一方、入力電圧Ｖｉが上昇し、Ｖ１＝Ｒ４
・Ｖｉ／（Ｒ３＋Ｒ４）が基準電圧Ｖｒｅｆを越える
と、徐々にスイッチ素子Ｑ２がオフ状態になり、徐々に
スイッチ素子Ｑ３がオン状態になってくる。そして、ス
イッチ素子Ｑ３がオン状態になったときに、オシレータ
ＯＳＣは抵抗（Ｒ７＋Ｒ１２）と抵抗Ｒ１３の合成抵抗
（Ｒ７＋Ｒ１２）・Ｒ１３／（Ｒ７＋Ｒ１２＋Ｒ１３）
とコンデンサＣ２で決定されるスイッチング周波数で発
振し、スイッチング周波数が制御回路６に伝達され、そ
のスイッチング周波数でＮ−ＭＯＳＦＥＴＱ１がオン、
オフを繰り返すことにより、エネルギーがコイルＬ１に
蓄えられ、出力電圧Ｖｏを伝えることができる。
・Ｖｉ／（Ｒ３＋Ｒ４）が基準電圧Ｖｒｅｆを越える
と、徐々にスイッチ素子Ｑ２がオフ状態になり、徐々に
スイッチ素子Ｑ３がオン状態になってくる。そして、ス
イッチ素子Ｑ３がオン状態になったときに、オシレータ
ＯＳＣは抵抗（Ｒ７＋Ｒ１２）と抵抗Ｒ１３の合成抵抗
（Ｒ７＋Ｒ１２）・Ｒ１３／（Ｒ７＋Ｒ１２＋Ｒ１３）
とコンデンサＣ２で決定されるスイッチング周波数で発
振し、スイッチング周波数が制御回路６に伝達され、そ
のスイッチング周波数でＮ−ＭＯＳＦＥＴＱ１がオン、
オフを繰り返すことにより、エネルギーがコイルＬ１に
蓄えられ、出力電圧Ｖｏを伝えることができる。
【００２８】上述したように、第１及び第２の実施例の
ＤＣ−ＤＣコンバータ１０、１５によれば、入力電圧Ｖ
ｉの高低に比例して、周波数可変回路１１でスイッチン
グ周波数が決定される、すなわち入力電圧が下がるとと
もに、Ｎ−ＭＯＳＦＥＴＱ１のスイッチング周波数を低
くすることにより、Ｎ−ＭＯＳＦＥＴＱ１を完全に駆動
することができる。従って、入力電圧Ｖｉの高低に関係
なく、安定した出力電圧Ｖｏを得ることができる。
ＤＣ−ＤＣコンバータ１０、１５によれば、入力電圧Ｖ
ｉの高低に比例して、周波数可変回路１１でスイッチン
グ周波数が決定される、すなわち入力電圧が下がるとと
もに、Ｎ−ＭＯＳＦＥＴＱ１のスイッチング周波数を低
くすることにより、Ｎ−ＭＯＳＦＥＴＱ１を完全に駆動
することができる。従って、入力電圧Ｖｉの高低に関係
なく、安定した出力電圧Ｖｏを得ることができる。
【００２９】また、ＤＣ−ＤＣコンバータの変換効率
（Ｖｏ／Ｖｉ）を下げることなく、簡単に回路が構成で
きる。
（Ｖｏ／Ｖｉ）を下げることなく、簡単に回路が構成で
きる。
【００３０】なお、第１及び第２の実施例における回路
は、一例であり、入力電圧が下がるにともないスイッチ
素子のスイッチング周波数を下げることができる周波数
可変回路であればよい。
は、一例であり、入力電圧が下がるにともないスイッチ
素子のスイッチング周波数を下げることができる周波数
可変回路であればよい。
【００３１】また、ＦＥＴドライブ回路、誤差増幅回
路、制御回路及びオシレータを１つの制御ＩＣ内に集積
してもよい。この場合には、ＤＣ−ＤＣコンバータを実
装するプリント基板を小形にすることができる。その結
果、ＤＣ−ＤＣコンバータを搭載する電子機器等の小形
化が可能となる。
路、制御回路及びオシレータを１つの制御ＩＣ内に集積
してもよい。この場合には、ＤＣ−ＤＣコンバータを実
装するプリント基板を小形にすることができる。その結
果、ＤＣ−ＤＣコンバータを搭載する電子機器等の小形
化が可能となる。
【００３２】
【発明の効果】本発明のＤＣ−ＤＣコンバータによれ
ば、入力電圧の高低に比例して、周波数可変回路でスイ
ッチング周波数が決定される、すなわち入力電圧が下が
るとともに、スイッチ素子のスイッチング周波数を低く
することにより、スイッチ素子を完全に駆動することが
できる。従って、入力電圧の高低に関係なく、安定した
出力電圧を得ることができる。
ば、入力電圧の高低に比例して、周波数可変回路でスイ
ッチング周波数が決定される、すなわち入力電圧が下が
るとともに、スイッチ素子のスイッチング周波数を低く
することにより、スイッチ素子を完全に駆動することが
できる。従って、入力電圧の高低に関係なく、安定した
出力電圧を得ることができる。
【００３３】また、ＤＣ−ＤＣコンバータの変換効率
（出力電圧／入力電圧）を下げることなく、簡単に回路
が構成できる。
（出力電圧／入力電圧）を下げることなく、簡単に回路
が構成できる。
【図１】本発明のＤＣ−ＤＣコンバータの基本回路図で
ある。
ある。
【図２】本発明のＤＣ−ＤＣコンバータに係る第１の実
施例の回路図である。
施例の回路図である。
【図３】本発明のＤＣ−ＤＣコンバータに係る第２の実
施例の回路図である。
施例の回路図である。
【図４】従来のＤＣ−ＤＣコンバータの基本回路図であ
る。
る。
【図５】図４のＤＣ−ＤＣコンバータの動作を説明する
ための電圧波形図である。
ための電圧波形図である。
１０、１５ ＤＣ−ＤＣコンバータ ２ ブートストラップ回路 ３ ＦＥＴドライブ回路 ５ 誤差増幅器 ６ 制御回路 １１ 周波数可変回路（電圧検出回路） ＣＢ コンデンサ ＤＢ ダイオード Ｑ１ スイッチ素子（Ｎ−ＭＯＳＦＥＴ）
Claims (2)
- 【請求項１】 Ｎ−ＭＯＳＦＥＴからなるスイッチ素子
と、該スイッチ素子の制御端子に接続されたＦＥＴドラ
イブ回路と、該ＦＥＴドライブ回路を介して前記スイッ
チ素子の開閉を制御する制御回路と、出力電圧を基準電
圧と比較・増幅して前記制御回路に入力することによっ
て出力電圧を安定化する誤差増幅器と、前記スイッチ素
子のドレインおよびソースと前記ＦＥＴドライブ回路に
接続されたブートストラップ回路と、を有する他励降圧
型ＤＣ−ＤＣコンバータにおいて、前記ブートストラップ回路は、前記スイッチング素子の
ドレインにアノードが接続されたダイオードと、該ダイ
オードのカソードと前記スイッチング素子のソースの間
に接続されたコンデンサからなるとともに、前記ダイオ
ードと前記コンデンサの接続点が、前記スイッチング素
子ドライブ回路に接続されてなり、 入力電圧に比例して前記スイッチ素子のスイッチング周
波数を変化させる周波数可変回路を備え、入力電圧低下
時にスイッチング周波数を低下させることによって、前
記ＦＥＴドライブ回路に駆動電圧を供給する前記ブート
ストラップ回路の能力を維持することを特徴とするＤＣ
−ＤＣコンバータ。 - 【請求項２】 前記周波数可変回路が入力端子間に設け
られた電圧検出回路を有することを特徴とする請求項１
に記載のＤＣ−ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09551896A JP3237511B2 (ja) | 1996-04-17 | 1996-04-17 | Ｄｃ−ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09551896A JP3237511B2 (ja) | 1996-04-17 | 1996-04-17 | Ｄｃ−ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09285110A JPH09285110A (ja) | 1997-10-31 |
| JP3237511B2 true JP3237511B2 (ja) | 2001-12-10 |
Family
ID=14139796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09551896A Expired - Fee Related JP3237511B2 (ja) | 1996-04-17 | 1996-04-17 | Ｄｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3237511B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4111109B2 (ja) | 2002-10-30 | 2008-07-02 | 株式会社デンソー | スイッチングレギュレータ及び電源装置 |
| KR100652212B1 (ko) | 2002-12-30 | 2006-11-30 | 엘지.필립스 엘시디 주식회사 | 액정패널의 제조방법 및 이에 사용되는 씰패턴 형성장치 |
| KR100724313B1 (ko) * | 2006-02-28 | 2007-06-04 | 조영창 | 전원변환방법 및 이를 수행하기 위한 전원변환장치 |
| JP5783928B2 (ja) * | 2012-02-15 | 2015-09-24 | 日立オートモティブシステムズ株式会社 | 車載用降圧スイッチング電源、車載用電子制御装置、およびアイドルストップシステム |
| JP5942652B2 (ja) * | 2012-07-11 | 2016-06-29 | 株式会社デンソー | スイッチング電源回路 |
| CN104377769B (zh) * | 2014-11-18 | 2017-02-22 | 上海空间电源研究所 | 一种卫星用高效率蓄电池充电控制装置 |
-
1996
- 1996-04-17 JP JP09551896A patent/JP3237511B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09285110A (ja) | 1997-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6665197B2 (en) | Circuit configuration for producing a switching signal for a current-controlled switch-mode power supply | |
| US10003271B2 (en) | Systems and methods for constant voltage control and constant current control | |
| US7812580B2 (en) | Power supply apparatus having switchable switching regulator and linear regulator | |
| US7602154B2 (en) | Phase compensation driving scheme for synchronous rectifiers | |
| US5408402A (en) | Clock-controlled frequency converter having current limitation | |
| JP4669306B2 (ja) | 擬似共振方式スイッチング電源装置及びそれを用いた擬似共振方式スイッチング電源回路 | |
| US7321223B2 (en) | Switching power supply apparatus | |
| JPH0357713B2 (ja) | ||
| JP3237511B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| US20020074976A1 (en) | Dc-to-dc converter and electronic device using the same | |
| JP3233035B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| US6038144A (en) | DC-DC converter | |
| JPH10215568A (ja) | Ｄｃ−ｄｃコンバータ | |
| US7154762B2 (en) | Power source apparatus | |
| KR100426606B1 (ko) | Ｄｃ ―ｄｃ 컨버터 및 이를 사용한 전자장치 | |
| JPH0951672A (ja) | 自励式の降圧型ｄｃ−ｄｃコンバータ | |
| JP3387271B2 (ja) | スイッチング電源制御回路 | |
| CA2402464A1 (en) | Switching power supply | |
| US20230387805A1 (en) | Switching power supply circuit and switching power supply device | |
| KR100219095B1 (ko) | 슬롭 보상회로와 이를 포함하는 스위치 모드 파워 서플라이및 그 방법 | |
| CN112968611B (zh) | 控制电路以及应用其的开关电源 | |
| JPH11341799A (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| JPS587833Y2 (ja) | ジレイハツシンガタコンバ−タソウチ | |
| JP2000287460A (ja) | 自励式スイッチング電源回路 | |
| JP5039372B2 (ja) | スイッチング電源の制御回路およびそれを利用した電源装置ならびに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071005 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081005 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091005 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |