JP5942652B2 - スイッチング電源回路 - Google Patents
スイッチング電源回路 Download PDFInfo
- Publication number
- JP5942652B2 JP5942652B2 JP2012155455A JP2012155455A JP5942652B2 JP 5942652 B2 JP5942652 B2 JP 5942652B2 JP 2012155455 A JP2012155455 A JP 2012155455A JP 2012155455 A JP2012155455 A JP 2012155455A JP 5942652 B2 JP5942652 B2 JP 5942652B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- frequency
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
(第1の実施形態)
以下、第1の実施形態について図1および図2を参照しながら説明する。
図1に示す電源回路1は、トランジスタT1、駆動回路2、ダイオードD1、インダクタL1、コンデンサC1、電圧制御回路3、ブートストラップ回路4などを備えている。トランジスタT1は、Nチャネル型のMOSトランジスタであり、電源入力端子P1および電源出力端子P2の間の電源供給経路に介在する。電源回路1は、トランジスタT1の駆動をPWM(Pulse Width Modulation)制御することにより、電源入力端子P1に与えられる入力電圧Viを降圧して電源出力端子P2から出力電圧Voとして出力する降圧型のスイッチング電源回路である。
まず、ブートストラップ回路4の動作について説明する。トランジスタT1がオフでありダイオードD1がオンしている期間、ノードN1の電圧が−VF(VFはダイオードD1の順方向電圧)になるため、電源入力端子P1からダイオードD2を介してコンデンサC2に対する充電が行われる。これにより、コンデンサC2は、ほぼ入力電圧Viに充電された状態となる。その後、トランジスタT1がオンされる(ダイオードD1はオフする)と、ノードN1の電圧がほぼ入力電圧Viとなるため、ノードN2の電圧は、ノードN1の電圧(≒Vi)にコンデンサC2の充電電圧(≒Vi)が加算された値(≒2×Vi)になる。このように昇圧されたノードN2の電圧が、駆動回路2を通じてゲートに与えられることでトランジスタT1はオン駆動される。
以下、本発明の第2の実施形態について図3および図4を参照して説明する。
図1に示した第1の実施形態の電源回路1は、誤差信号Saの検出値に応じて三角波信号Scの周波数が2段階に切り替えられるものであった。これに対し、図3に示す本実施形態の電源回路21は、誤差信号Saの検出値に応じて三角波信号Scの周波数が3段階に切り替えられる。図3に示す電源回路21の電圧制御回路22は、図1に示した電源回路1の電圧制御回路3に対し、基準電圧生成回路9、コンパレータCP1および三角波発振回路10に代えて基準電圧生成回路23、24、コンパレータCP21、CP22、切替信号出力回路25および三角波発振回路26を備えている点が異なる。
以下、本発明の第3の実施形態について図5〜図7を参照して説明する。
図1に示した第1の実施形態の電源回路1は、誤差信号Saの検出値に応じて三角波信号Scの周波数が2段階に切り替えられるものであった。これに対し、図5に示す本実施形態の電源回路31は、誤差信号Saの検出値に応じて三角波信号Scの周波数が無段階(リニア)に切り替えられる。図5に示す電源回路31の電圧制御回路32は、図1に示した電源回路1の電圧制御回路3に対し、基準電圧生成回路9およびコンパレータCP1が省かれている点と、三角波発振回路10に代えて三角波発振回路33を備えている点とが異なる。
図6に示すように、三角波発振回路33は、電流出力回路35、充放電回路36、コンデンサC31、コンパレータCP31、インバータ回路37などを備えている。電流出力回路35において、PNP形バイポーラのトランジスタT31a、T31bと、PNP形バイポーラのトランジスタT32a、T32bと、NPN形バイポーラのトランジスタT33a、T33bとは、それぞれがミラー対を構成している。PNP形バイポーラのトランジスタT34のベースには、検出電圧Vd2が与えられる。トランジスタT34のエミッタは、電源(Vcc)に接続されている。
以下、本発明の第4の実施形態について図8〜図10を参照して説明する。
上記各実施形態では、誤差信号Saの検出値に応じて三角波信号Scの周波数が切り替えることにより出力オフ期間が調整されるようになっていた。これに対し、図8に示す本実施形態の電源回路41は、誤差信号Saの検出値に応じてデューティ信号Sdを整形する(詳細は後述する)ことにより出力オフ期間が調整される。
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、次のような変形または拡張が可能である。
ブートストラップ回路4のコンデンサC2を充電するための電源は、入力電圧Viを供給するものに限らずともよく、適宜変更可能である。
第1の実施形態において、コンパレータCP1としてヒステリシス付きのコンパレータを用い、第1周波数f1から第2周波数f2に切り替えるための閾値と、第2周波数f2から第1周波数f1に切り替えるための閾値とを別々に設定してもよい。このような構成を採用すれば、入力電圧Viが例えばノイズなどの影響により変動する場合に、三角波信号Scの周波数がむやみに切り替えられてしまうことが抑制される。また、第2の実施形態についても上記と同様にして第1閾値および第2閾値にヒステリシスを持たせる変更を行ってもよい。
Claims (3)
- 電源入力端子(P1)および電源出力端子(P2)の間の電源供給経路に介在するNチャネル型のMOSトランジスタ(T1)の駆動をPWM制御することにより、前記電源入力端子(P1)に与えられる入力電圧を降圧して前記電源出力端子(P2)から出力する降圧型のスイッチング電源回路(1、21、31、41)において、
前記電源出力端子(P2)における出力電圧の目標値に対応した基準電圧を生成する基準電圧生成回路(8)と、
前記出力電圧に応じた検出電圧を出力する電圧検出回路(6)と、
前記基準電圧に対する前記検出電圧の誤差を増幅した誤差信号を出力する誤差増幅回路(OP1)と、
前記誤差信号および所定の周波数を持つ三角波信号を比較し、その比較結果に応じたデューティを持つデューティ信号を生成するデューティ信号生成回路(CP2)と、
前記デューティ信号に基づいて前記MOSトランジスタ(T1)を駆動するための駆動電圧を前記MOSトランジスタ(T1)のゲートに出力する駆動回路(2)と、
前記MOSトランジスタ(T1)がオフ駆動される期間にコンデンサ(C2)への充電を行い、前記MOSトランジスタ(T1)がオン駆動される期間に前記コンデンサ(C2)の端子電圧を前記駆動回路(2)に供給することにより、前記MOSトランジスタ(T1)をオンするための駆動電圧を前記入力電圧より高い電圧に昇圧するブートストラップ回路(4)と、
前記誤差信号のレベルを検出する誤差レベル検出手段(11、27、34)と、
前記誤差信号の検出値に応じて前記デューティ信号のオフ期間を調整する調整するオフ期間調整手段(13、29、35、44)と、
を備え、
前記オフ期間調整手段は、前記入力電圧が低下して前記誤差信号の検出値が大きくなるほど前記三角波信号の周波数を低くするように切り替えてオフ期間を長くし、前記入力電圧が上昇して前記誤差信号の検出値が小さくなるほど前記三角波の周波数を高くするように切り替えてオフ期間を短くする周波数切替手段(13、29、35)を備えていることを特徴とするスイッチング電源回路。 - 前記周波数切替手段(13、29)は、前記誤差信号の検出値に応じて前記三角波信号の周波数を段階的に切り替えることを特徴とする請求項1に記載のスイッチング電源回路。
- 前記周波数切替手段(13)は、前記誤差信号の検出値に応じて前記三角波信号の周波数を2段階に切り替えることを特徴とする請求項1または2に記載のスイッチング電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012155455A JP5942652B2 (ja) | 2012-07-11 | 2012-07-11 | スイッチング電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012155455A JP5942652B2 (ja) | 2012-07-11 | 2012-07-11 | スイッチング電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014018026A JP2014018026A (ja) | 2014-01-30 |
JP5942652B2 true JP5942652B2 (ja) | 2016-06-29 |
Family
ID=50112218
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012155455A Expired - Fee Related JP5942652B2 (ja) | 2012-07-11 | 2012-07-11 | スイッチング電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5942652B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016131414A (ja) * | 2015-01-13 | 2016-07-21 | 新電元工業株式会社 | スイッチング電源 |
JP7075199B2 (ja) | 2017-11-17 | 2022-05-25 | 株式会社Soken | 電力変換装置の制御装置 |
CN112600416B (zh) * | 2021-03-03 | 2021-06-08 | 珠海智融科技有限公司 | 降低压差的方法、存储介质、电路结构及电源装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3237511B2 (ja) * | 1996-04-17 | 2001-12-10 | 株式会社村田製作所 | Dc−dcコンバータ |
JP3233035B2 (ja) * | 1996-08-09 | 2001-11-26 | 株式会社村田製作所 | Dc−dcコンバータ |
US5705919A (en) * | 1996-09-30 | 1998-01-06 | Linear Technology Corporation | Low drop-out switching regulator architecture |
JP3444468B2 (ja) * | 1997-01-29 | 2003-09-08 | 株式会社村田製作所 | Dc−dcコンバータ |
JP4106979B2 (ja) * | 2002-06-25 | 2008-06-25 | ソニー株式会社 | 電子装置 |
JP4080396B2 (ja) * | 2003-08-08 | 2008-04-23 | 富士通株式会社 | Dc/dcコンバータ、半導体装置、電子機器、及びバッテリパック |
-
2012
- 2012-07-11 JP JP2012155455A patent/JP5942652B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014018026A (ja) | 2014-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4997891B2 (ja) | Dc−dcコンバータ及びdc−dcコンバータの制御方法 | |
JP4666345B2 (ja) | チャージポンプ回路 | |
JP5405891B2 (ja) | 電源装置、制御回路、電源装置の制御方法 | |
JP2007124748A (ja) | Dc−dcコンバータ、dc−dcコンバータの制御回路及びdc−dcコンバータの制御方法 | |
US8294299B2 (en) | Control device for DC-DC converter and related DC-DC converter | |
JP2007159233A (ja) | 電源回路 | |
JP6510288B2 (ja) | チャージポンプ回路 | |
US7535284B2 (en) | Switching control circuit | |
JP5366032B2 (ja) | ランプ信号生成回路及びランプ信号調整回路 | |
JP5456495B2 (ja) | 昇降圧型のスイッチング電源の制御回路、昇降圧型のスイッチング電源、及び昇降圧型のスイッチング電源の制御方法 | |
US20120081091A1 (en) | Control circuit, dcdc converter, and driving method | |
JP3648223B2 (ja) | Dc−dcコンバータ及びdc−dcコンバータの駆動回路 | |
US9467044B2 (en) | Timing generator and timing signal generation method for power converter | |
US7545207B2 (en) | Control circuit and method for a switching amplifier | |
JP4487649B2 (ja) | 昇降圧型dc−dcコンバータの制御装置 | |
JP5942652B2 (ja) | スイッチング電源回路 | |
JP6060794B2 (ja) | 変換装置 | |
JP5789086B2 (ja) | 制御回路及びスイッチング電源の制御方法 | |
JP2013247574A (ja) | Pwm信号生成回路および半導体装置 | |
JP5966503B2 (ja) | 昇降圧型dc−dcコンバータおよび携帯機器 | |
US8018207B2 (en) | Switching regulator | |
US10122258B2 (en) | DC-DC converter with pull-up or pull-down current and associated control method | |
US9467134B2 (en) | Pulse width modulation control unit, voltage regulator and control method thereof | |
US9800151B2 (en) | Converter | |
US7388426B2 (en) | Control circuit and method for a switching amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151020 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151211 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160509 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5942652 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |