JP2007159233A

JP2007159233A - 電源回路

Info

Publication number: JP2007159233A
Application number: JP2005349368A
Authority: JP
Inventors: Hiroshi Fujiwara; 博史藤原
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2005-12-02
Filing date: 2005-12-02
Publication date: 2007-06-21
Anticipated expiration: 2025-12-02
Also published as: US20070127277A1; US7324358B2; CN1976189A; CN1976189B; JP4693047B2

Abstract

【課題】軽負荷時に周波数不定の高周波動作となるのを防止する。
【解決手段】チャージポンプ３０は、コンデンサＣ１の充電経路にスイッチＳＷ１，ＳＷ５と、放電経路にスイッチＳＷ４，ＳＷ６とをそれぞれ直列接続で有している。ＰＷＭ制御回路４０からチャージポンプ３０の出力電圧に応じたＰＷＭ信号が最小オンデューティを規定されて出力される。チャージポンプ制御回路５０からクロック信号とＰＷＭ信号との論理積信号Ｓ１，Ｓ４とその遅延信号Ｓ５，Ｓ６とがチャージポンプ３０に出力され、ＳＷ１，ＳＷ５はＳ１，Ｓ５により同時オンしないように制御され、ＳＷ４，ＳＷ６はＳ２，Ｓ６により同時オンしないように、またはわずかの時間同時オンするように制御される。
【選択図】図１

Description

本発明はチャージポンプを備えた電源回路に関し、特に、チャージポンプ出力を負帰還によりレギュレートする電源回路に関する。

携帯電話、携帯情報端末（ＰＤＡ：Personal Digital Assistants）などの携帯情報機器の表示装置は、消費電力低減のために低い電源電圧で動作するように構成されているが、一方、処理した情報を表示する表示パネルは当該電源電圧よりも高い電圧を必要とする場合がよくある。そのために、表示パネルを駆動する回路においては、電源電圧を昇圧して必要な駆動電圧を発生する電源回路を内蔵させていることが一般的である。

係る電源回路の一例が特許文献１に示されている。この電源回路１００はチャージポンプ型で、本願図面の図３に示すように、チャージポンプ１０とレギュレータ２０とを有している。これにより、チャージポンプ１０の昇圧動作をさせるクロック信号ＣＬＫ１のパルスを、レギュレータ２０によりチャージポンプ１０の出力電圧に応じてスキップさせて、電源電圧ＶＤＤを所望の電圧値に昇圧した電圧をチャージポンプ１０からＶｏｕｔとして出力させる。チャージポンプ１０およびレギュレータ２０の具体的な構成および動作の説明については、上記特許文献１に詳細に記載されているので、ここでは省略する。

上述のチャージポンプ型電源回路に対して、低い電源電圧を昇圧することができる電源回路として、チョッパ型電源回路の一例が特許文献２に示されている。この電源回路は、本願図面では図示しないが、ＤＴＣ（Dead Time Contorol）を有するＰＷＭ制御を用いた回路構成となっている。
特開２００５−２０９７１号公報（図３、４）特開平１１−１８４１９号公報

ところで、上述のチャージポンプ型電源回路１００において、特許文献１にも述べられているが、クロック信号ＣＬＫ２が周波数不定の高周波となる場合があり、この高周波動作によりノイズが発生する虞がある。そして、このノイズにより電源回路を構成する半導体集積回路内の隣接するロジック回路等の誤動作を誘発させる虞がある。これらの不具合について、特許文献２に記載はない。すなわち、特許文献２は、本願発明の課題を認識してなされたものではない。

本発明の電源回路は、スイッチ制御によるコンデンサの充放電を用いたチャージポンプ動作を、クロック信号とチャージポンプ出力の負帰還信号との論理積信号により制御して、電源電圧からの昇圧電圧を出力する電源回路において、前記負帰還信号がＰＷＭ信号であり、前記論理積信号が前記クロック信号と常に同一周波数であることを特徴とする。

本発明によれば、チャージポンプのスイッチを制御する制御信号がクロック信号と常に同一周波数であるため、軽負荷時においても全てのスイッチを決まった周波数で動作させ続け、周波数不定の高周波動作に至らないため、ノイズの発生を防止できる。これにより、電源回路を構成する半導体集積回路内の隣接するロジック回路等において、ノイズによる誤動作が発生するのを防止できる。

以下、図面を参照しながら、本発明の実施の形態につき詳細に説明する。図１に本発明の一実施形態による電源回路２００を示す。電源回路２００は、チャージポンプ３０と、ＰＷＭ信号を生成するＰＷＭ制御回路４０と、チャージポンプ３０の制御信号を生成するチャージポンプ制御回路５０とを有している。

チャージポンプ３０は、図３に示すチャージポンプ１０と同様にスイッチＳＷ１〜ＳＷ４とコンデンサＣ１，Ｃ２とを有している。そして、さらにコンデンサＣ１の充電経路にスイッチＳＷ１に直列接続されたスイッチＳＷ５を有し、
コンデンサＣ１の放電経路にスイッチＳＷ４に直列接続されたスイッチＳＷ６を有している。

ＰＷＭ制御回路４０は、分圧回路４１、基準電圧源４２、誤差増幅器４３、位相補正回路４４、鋸歯状信号発生回路４５、ＤＴＣ電圧発生回路４６、第１コンパレータ４７、第２コンパレータ４８およびＯＲ回路４９を有している。

分圧回路４１は、出力電圧Ｖoutを抵抗Ｒ１，Ｒ２で分圧した電圧Ｖｄを分圧点Ｐから誤差増幅器４３の反転入力端に出力する。基準電圧源４２は、出力電圧Ｖoutを所定の電圧で出力するために、Ｖref＝Ｖout／（１＋Ｒ１／Ｒ２）で規定される基準電圧Ｖrefを誤差増幅器４３の非反転入力端に出力する。誤差増幅器４３は、分圧電圧Ｖｄと基準電圧Ｖrefとの差を増幅し、誤差電圧Ｖｅとして第１コンパレータ４７の非反転入力端に出力する。位相補正回路４４は、誤差増幅器４３の反転入力端と出力端間に接続されて位相差を補正する。

鋸歯状信号発生回路４５は、クロック信号ＣＬＫの１／２周期の鋸歯状信号ＴＯをコンパレータ４７，４８の反転入力端に出力する。ＤＴＣ電圧発生回路４６は、ＰＷＭ信号の最小パルス幅（最小オンデューティ）を規定するためのＤＴＣ電圧をコンパレータ４８の非反転入力端に出力する。第１コンパレータ４７は、誤差電圧Ｖｅと鋸歯状信号ＴＯとを比較し、鋸歯状信号ＴＯより誤差電圧Ｖｅのほうが高い期間中には"Ｈ"レベル、低い期間中には"Ｌ"レベルとなるパルスをコンパレータ出力ＣＰＳ１としてＯＲ回路４９の一方の入力端に出力する。第２コンパレータ４８は、ＤＴＣ電圧Ｖdtcと鋸歯状信号ＴＯとを比較し、鋸歯状信号ＴＯよりＤＴＣ電圧Ｖdtcのほうが高い期間中には"Ｈ"レベル、低い期間中には"Ｌ"レベルとなる最小オンデューティを規定するパルスをコンパレータ出力ＣＰＳ２としてＯＲ回路４９の他方の入力端に出力する。ＯＲ回路４９は、コンパレータ出力ＣＰＳ１とコンパレータ出力ＣＰＳ２とを論理和し、ＰＷＭ信号として出力する。

従って、コンパレータ４７，４８およびＯＲ回路４９の構成により、誤差電圧ＶｅおよびＤＴＣ電圧Ｖdtcのうち高いほうと、鋸歯状信号ＴＯとが比較され、鋸歯状信号ＴＯのほうが低い期間中には"Ｈ"レベル、高い期間中には"Ｌ"レベルとなるＰＷＭ信号が出力されることになる。この結果、ＰＷＭ信号は、誤差電圧ＶｅがＤＴＣ電圧Ｖdtcより高い場合は、出力電圧Ｖoutに応じたパルス幅で、誤差電圧ＶｅがＤＴＣ電圧Ｖdtcより低い場合は、最小オンデューティとして規定されたパルス幅で、ＰＷＭ制御回路４０からチャージポンプ制御回路５０に供給されることになる。

チャージポンプ制御回路５０は、ＡＮＤ回路５１，５２、インバータ５３および遅延バッファ５４，５５を有している。

ＡＮＤ回路５１は、クロック信号ＣＬＫをＰＷＭ信号と論理積し、制御信号Ｓ４として出力する。ＡＮＤ回路５２は、クロック信号ＣＬＫをインバータ５３を介してＰＷＭ信号と論理積し、制御信号Ｓ１として出力する。遅延バッファ５４は、ＡＮＤ回路５１の出力を所定時間遅延させて制御信号Ｓ６として出力する。遅延バッファ５５は、ＡＮＤ回路５２の出力を所定時間遅延させて制御信号Ｓ５として出力する。ここで、遅延バッファ５４，５５の遅延時間は、ＰＷＭ信号が最小オンデューティのとき、制御信号Ｓ４とＳ６、Ｓ１とＳ５のパルスがそれぞれオーバーラップしないように、例えば、最小オンデューティのパルス幅分に設定される。また、クロック信号ＣＬＫは、そのまま制御信号Ｓ３として出力されるとともに、インバータ５３を介して制御信号Ｓ２として出力される。制御信号Ｓ１〜Ｓ６は、チャージポンプ制御回路４０からチャージポンプ３０の各スイッチＳＷ１〜ＳＷ６にそれぞれ出力される。

上記構成の電源回路２００の動作について図２を参照して説明する。尚、重負荷および軽負荷の状態での動作説明は省略し、負荷電流Io≒0の無負荷に近い軽負荷状態での動作についてのみ説明する。スイッチＳＷ３はクロック信号ＣＬＫにより制御され、スイッチＳＷ２はクロック信号ＣＬＫの反転信号により制御される。無負荷に近い軽負荷状態において、出力電圧Ｖoutが目標電圧を超えている場合、ＰＷＭ信号はＤＴＣ電圧Ｖdtcで規定された最小オンデューティで出力されているので、ＡＮＤ回路５１，５２の出力も最小オンデューティで出力されている。コンデンサＣ１の放電経路に設けられたスイッチＳＷ４，ＳＷ６のタイミングを見ると、スイッチＳＷ４は直接、ＡＮＤ回路５１の出力で動作しており、スイッチＳＷ６はＡＮＤ回路５１の出力を遅延バッファ５４を介することにより遅延を持たせて動作している。ＡＮＤ回路５１から最小オンデューティで出力されているとき、スイッチＳＷ４，ＳＷ６は同時にオンする時間がないため、コンデンサＣ１からＣ２へ放電しない。従って、このとき、スイッチＳＷ４，ＳＷ６がクロック信号ＣＬＫと同一周波数で制御されているにもかかわらず、出力電圧Ｖoutは上昇しない。

コンデンサＣ１の充電経路に設けられたスイッチＳＷ１，ＳＷ５も同じく、スイッチＳＷ１は直接、ＡＮＤ回路５２の出力で動作しており、スイッチＳＷ５はＡＮＤ回路５２の出力を遅延バッファ５５を介することにより遅延を持たせて動作している。ＡＮＤ回路５２から最小オンデューティで出力されているとき、スイッチＳＷ１，ＳＷ５は同時にオンする時間がないため、コンデンサＣ１は電源電圧ＶＤＤにより充電されない。従って、このとき、スイッチＳＷ１，ＳＷ５がクロック信号ＣＬＫと同一周波数で制御されているにもかかわらず、コンデンサＣ１の充電電圧は上昇しない。

出力電圧Ｖoutが目標電圧より下がった場合、ＰＷＭ信号はＤＴＣ電圧Ｖdtcで規定された最小オンデューティのパルス幅より長く出力されるので、ＡＮＤ回路５１，５２の出力も最小オンデューティのパルス幅より長く出力される。スイッチＳＷ４，ＳＷ６のタイミングを見ると、スイッチＳＷ４，ＳＷ６とも最小オンデューティのパルス幅より長く動作するので、スイッチＳＷ４，ＳＷ６は同時にオンする時間がある（図２のＳＷ４×ＳＷ６の波形を参照）。従って、この同時オンの期間、コンデンサＣ１からＣ２へ放電し、出力電圧Ｖoutは上昇する。スイッチＳＷ１，ＳＷ５も同じく、スイッチＳＷ１，ＳＷ５は同時にオンする時間がある。スイッチＳＷ１，ＳＷ５も同じく、最小オンデューティのパルス幅より長く動作するので、スイッチＳＷ１，ＳＷ５は同時にオンする時間があるため、その期間だけコンデンサＣ１は電源電圧ＶＤＤにより充電される。

以上に説明したように、無負荷に近い軽負荷状態において、スイッチＳＷ１〜ＳＷ６は、クロック信号ＣＬＫの周波数と同一周波数の制御信号Ｓ１〜Ｓ６によりスイッチ制御されるため、周波数不定の高周波によるスイッチ制御がされず、ノイズが発生する虞がない。そのため、このノイズによる回路の誤動作を誘発させる虞がない。また、無負荷に近い軽負荷状態において、スイッチＳＷ１，ＳＷ５およびスイッチＳＷ４，ＳＷ６が、ＤＴＣ電圧Ｖdtcで規定された最小オンデューティで制御されるにもかかわらず、それぞれ同時にオンしない。そのため、チャージポンプ３０のオンデューティは実質的に０となり、コンデンサＣ１の充電動作および放電動作が停止でき、出力電圧Ｖoutの目標電圧からの上昇およびコンデンサＣ１の充電電圧の上昇を防止できる。

尚、図１の電源回路２００において、無負荷に近い軽負荷状態でスイッチＳＷ４，ＳＷ６が同時オンしないタイミングが続くと、出力電圧Ｖoutの出力リップルは周波数不定となる。出力電圧Ｖoutを正電源ラインとして回路を動作させる時、このリップルが電源リップルとなり、使用する回路によってはその周波数不定のリップルを嫌う場合がある。例として、電源電圧除去比（ＳＶＲＲ）が低くなる周波数帯を持つシリーズレギュレータの正電源に電源回路２００の出力電圧Ｖoutを用いた場合、出力電圧ＶoutのリップルとレギュレータのＳＶＲＲが低くなる周波数帯が一致すると、レギュレータの出力に出力電圧Ｖoutのリップルが現れる可能性がある。これを回避するには出力電圧Ｖoutのリップルも一定の周波数にする必要がある。

このため、図１の電源回路２００において、ＰＷＭ信号がＤＴＣ電圧Ｖdtcで規定された最小オンデューティで出力されているときでも、スイッチＳＷ４，ＳＷ６がＤＴＣ電圧Ｖdtcで規定された最小オンデューティより短いわずかな時間で同時オンするように構成する。すなわち、ＡＮＤ回路５１の出力につながる遅延バッファ５４の遅延時間を設定することで、コンデンサＣ１は無負荷に近い軽負荷状態でもクロック信号ＣＬＫで決定された周波数，遅延バッファ５４の遅延時間で決定された最小オンデューティで放電する。従って、この放電動作がそのまま出力電圧Ｖoutのリップルとなるため、出力電圧Ｖoutの出力リップルが周波数不定となることはない。

スイッチＳＷ４，ＳＷ６が同時にオンする時間がない構成と比較すると、一定周波数で放電が行われるため、わずかに出力電圧Ｖoutが上昇する。しかし、スイッチＳＷ１，ＳＷ５は、ＰＷＭ信号がＤＴＣ電圧Ｖdtcで規定された最小オンデューティで出力されているときでも、同時オンしない。そのため、コンデンサＣ１への充電が行われず、コンデンサＣ１は放電一方となり、出力電圧Ｖoutの上昇は「（電源電圧ＶＤＤ＋コンデンサＣ１の両端電圧）＝出力電圧Ｖout」となった時停止し、上昇し続けることはない。

本発明の一実施形態の電源回路２００の回路図。図１に示す電源回路２００の動作を示す信号波形図。従来の電源回路１００の回路図

符号の説明

３０チャージポンプ
４０ＰＷＭ制御回路
４６ＤＴＣ電圧発生回路
５０チャージポンプ制御回路
５４，５５遅延バッファ
スイッチＳＷ１，ＳＷ４，ＳＷ５，ＳＷ６

Claims

スイッチ制御によるコンデンサの充放電を用いたチャージポンプ動作を、クロック信号とチャージポンプ出力の負帰還信号との論理積信号により制御して、電源電圧からの昇圧電圧を出力する電源回路において、
前記負帰還信号がＰＷＭ信号であり、前記論理積信号が前記クロック信号と常に同一周波数であることを特徴とする電源回路。
前記ＰＷＭ信号が最小オンデューティを有することを特徴とする請求項１記載の電源回路。
前記コンデンサの少なくとも放電経路に、前記論理積信号と論理積信号の遅延信号とにより制御される２つの直列接続されたスイッチを有することを特徴とする請求項２記載の電源回路。
前記ＰＷＭ信号が最小オンデューティのとき、前記２つのスイッチが同時にオンしないようにしたことを特徴とする請求項３記載の電源回路。
前記コンデンサの充電経路と放電経路とにそれぞれ、前記論理積信号と論理積信号の遅延信号とにより制御される２つの直列接続されたスイッチを有し、前記ＰＷＭ信号が最小オンデューティのとき、前記充電経路の前記２つのスイッチは同時にオンせず、前記放電経路の前記２つのスイッチは最小オンデューティより短い時間で同時にオンするようにしたことを特徴とする請求項２記載の電源回路。
制御信号の入力によりコンデンサの充放電をスイッチ制御して電源電圧からの昇圧電圧が出力されるチャージポンプと、
チャージポンプの出力電圧に応じたＰＷＭ信号を生成するＰＷＭ制御回路と、
クロック信号と前記ＰＷＭ信号との論理積信号を前記制御信号として生成するチャージポンプ制御回路とを有する電源回路であって、
前記制御信号が前記クロック信号と常に同一周波数であることを特徴とする電源回路。
前記ＰＷＭ制御回路が、ＰＷＭ信号の最小オンデューティを規定するＤＴＣ電圧発生回路を有することを特徴とする請求項６記載の電源回路。
前記チャージポンプ制御回路が、さらに、前記論理積信号の遅延信号を生成する遅延バッファを有し、
前記チャージポンプが、前記コンデンサの少なくとも放電経路に、前記論理積信号と前記遅延信号とにより制御される２つの直列接続されたスイッチを有することを特徴とする請求項７記載の電源回路。
前記ＰＷＭ信号が最小オンデューティのとき、前記２つのスイッチが同時にオンしないようにしたことを特徴とする請求項８記載の電源回路。
前記チャージポンプ制御回路が、さらに、前記制御信号として前記クロック信号と前記ＰＷＭ信号との論理積信号の遅延信号を生成し、
前記チャージポンプが、前記コンデンサの充電経路と放電経路とにそれぞれ、前記論理積信号と前記遅延信号とにより制御される２つの直列接続されたスイッチを有し、前記ＰＷＭ信号が最小オンデューティのとき、前記充電経路の前記２つのスイッチは同時にオンせず、前記放電経路の前記２つのスイッチは最小オンデューティより短い時間で同時にオンするようにしたことを特徴とする請求項７記載の電源回路。