JP4425727B2

JP4425727B2 - 電源回路

Info

Publication number: JP4425727B2
Application number: JP2004190575A
Authority: JP
Inventors: 弘和河越
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2004-02-27
Filing date: 2004-06-29
Publication date: 2010-03-03
Anticipated expiration: 2024-06-29
Also published as: CN1661894A; US7358794B2; US20050189984A1; CN100448144C; JP2005278383A

Description

本発明はチャージポンプを備えた電源回路に関し、特に携帯電話やＰＤＡなどの比較的負荷が軽い携帯機器の表示装置を駆動するドライバＩＣ等に内蔵されるのに好適な電源回路であって、スキップモードレギュレータによりチャージポンプ出力をレギュレートする電源回路に関する。

従来のこの種の電源回路１００（例えば、特許文献１を参照）について、電源電圧を昇圧変換する電源回路を例にして、図１１を参照して説明する。電源回路１００は、クロック信号ＣＬＫ１に同期してスイッチ動作して昇圧電圧を出力するチャージポンプ１０と、チャージポンプ１０の出力電圧に応じてクロック信号ＣＬＫ１のパルスをスキップさせることによりチャージポンプ１０の出力をレギュレートさせるレギュレータ２０とで構成されている。

チャージポンプ１０は、図１２に一例を示すように、コンデンサＣ１，Ｃ２とスイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４とを有している。電源端子ＶＤＤと接地端子Ｇｎｄ間にスイッチＳＷ１、コンデンサＣ１およびスイッチＳＷ２が直列接続されている。電源端子ＶＤＤとコンデンサＣ１およびスイッチＳＷ２の接続点間にスイッチＳＷ３が接続されている。スイッチＳＷ１およびコンデンサＣ１の接続点と接地端子Ｇｎｄ間にスイッチＳＷ４およびコンデンサＣ２が直列接続され、その直列接続点をチャージポンプ１０の出力端として出力端子Ｖoutに接続されている。スイッチＳＷ１，ＳＷ２とスイッチＳＷ３，ＳＷ４とは、クロック信号ＣＬＫ２入力により相補的にオン／オフ制御される。

チャージポンプ１０の昇圧動作について説明する。先ず、"Ｈ"レベルのクロック信号ＣＬＫ２入力により、スイッチＳＷ１，ＳＷ２がオン、スイッチＳＷ３，ＳＷ４がオフになり、電源電圧VDDによりコンデンサC１が充電される。次に、"Ｌ"レベルのクロック信号ＣＬＫ２入力により、スイッチＳＷ１，ＳＷ２がオフ、スイッチＳＷ３，ＳＷ４がオンになり、コンデンサC１に充電された電圧に電源電圧VDDが重畳された電圧でコンデンサC２が充電される。このオン／オフ制御が繰り返されて、チャージポンプ１０の出力端に昇圧電圧が出力される。コンデンサC１，Ｃ２の充電電圧が飽和するようにオン／オフ制御される場合は、チャージポンプ１０の出力端に電源電圧VDDの2倍の昇圧電圧が出力される。この電源回路１００では、コンデンサC２の充電電圧が不飽和となるように、クロック信号ＣＬＫ２のパルスを所定時間、スキップさせて（この例では、"Ｈ"レベルにして）、スイッチＳＷ３，ＳＷ４をオフ制御して昇圧動作を停止することにより、チャージポンプ１０の出力端に電源電圧VDDの2倍より低い昇圧電圧が出力される。

レギュレータ２０は、図１１に示すように、分圧回路２１、コンパレータ２２、基準電圧源２３およびＮＡＮＤ回路２４を有している。分圧回路２１は、チャージポンプ１０の出力端と接地端子Ｇｎｄ間に直列接続された分圧抵抗Ｒ１，Ｒ２からなり分圧点Ｐｄから分圧電圧Ｖｄを出力する。コンパレータ２２は、反転入力端に分圧点Ｐｄが接続され、非反転入力端に基準電圧源２３が接続されて、分圧電圧Ｖｄを基準電圧Ｖrefと比較し、基準電圧Ｖrefより分圧電圧Ｖｄが高いとき"Ｌ"レベル、低いとき"Ｈ"レベルのコンパレータ出力Ｖｃとなる。コンパレータ２２は、出力Ｖｃが周波数不定の高周波で"Ｈ"レベルと"Ｌ"レベルにならないように、図示しない周辺回路によりヒステリシスを持たせている。ＮＡＮＤ回路２４は、一入力端にクロック信号入力端子ＣＬＫ１が接続され、他入力端にコンパレータ２２の出力端が接続され、クロック信号入力端子ＣＬＫ１からの第１クロック信号ＣＬＫ１とコンパレータ出力Ｖｃとで否定論理積され、第２クロック信号ＣＬＫ２としてチャージポンプ１０のクロック入力端に供給される。

上記構成の電源回路１００の動作を図１３を併用して説明する。電源端子ＶＤＤにバッテリー等の直流電源により電源電圧ＶＤＤ、例えば、ＶＤＤ＝３ｖが供給される。クロック信号入力端子ＣＬＫ１に、例えば、１０ｋＨｚのクロック信号ＣＬＫ１が、図１３（ａ）に示すように、供給される。分圧回路２１の分圧抵抗Ｒ１，Ｒ２が、例えばＲ１／Ｒ２＝１に設定されて、チャージポンプ１０の出力端電位が分圧回路２１の分圧点Ｐｄで分圧され、その分圧電圧Ｖｄがコンパレータ２２で基準電圧Ｖref、例えば、Ｖref＝２．５ｖと比較される。コンパレータ２２は、Ｖref±Ｖｗ／２のヒステリシス幅を有しているとする。時刻Ｔ１において、図１３（ｄ）に示すようにＶｄ<Ｖref＋Ｖｗ／２であり、図１３（ｂ）に示すようにコンパレータ２２の出力電圧Ｖｃは "Ｈ"レベルである。この"Ｈ"レベルがＮＡＮＤ回路２４でクロック信号ＣＬＫ１と否定論理積され、図１３（ｃ）に示すようにＮＡＮＤ回路２４からクロック信号ＣＬＫ２としてクロック信号ＣＬＫ１が反転されたＣＬＫ１バーを出力している。チャージポンプ１０は、そのクロック信号ＣＬＫ２＝ＣＬＫ１バーの入力によりＶｄ>Ｖref＋Ｖｗ／２になるまで、すなわち、出力端子電圧Ｖoutがレギュレート電圧Ｖout＝Ｖref×（１＋Ｒ１／Ｒ２）＝２．５×（１＋１）＝５ｖを上回るまで、昇圧動作を続ける。

時刻Ｔ２において、図１３（ｄ）に示すようにＶｄ>Ｖref＋Ｖｗ／２になると、図１３（ｂ）に示すようにコンパレータ２２の出力電圧Ｖｃは"Ｈ"レベルから"Ｌ"レベルに反転する。この"Ｌ"レベルがＮＡＮＤ回路２４でクロック信号ＣＬＫ１と否定論理積され、図１３（ｃ）に示すようにＮＡＮＤ回路２４からクロック信号ＣＬＫ２としてクロック信号ＣＬＫ１のパルスがスキップされて"Ｈ"レベルを出力する。チャージポンプ１０はそのクロック信号ＣＬＫ２＝"Ｈ"レベルの入力によりＶｄ<Ｖref−Ｖｗ／２になるまで、すなわち、出力端子電圧Ｖoutがレギュレート電圧Ｖout＝Ｖref×（１＋Ｒ１／Ｒ２）＝５ｖを下回るまで、昇圧動作が停止される。

時刻Ｔ３において、図１３（ｄ）に示すようにＶｄ<Ｖref−Ｖｗ／２になると、図１３（ｂ）に示すようにコンパレータ２２の出力電圧Ｖｃは"Ｌ"レベルから"Ｈ"レベルに反転する。この"Ｈ"レベルにより、時刻Ｔ１のときと同様に、ＮＡＮＤ回路２４からクロック信号ＣＬＫ２としてクロック信号ＣＬＫ１が反転されたＣＬＫ１バーを出力し、チャージポンプ１０はそのクロック信号ＣＬＫ２＝ＣＬＫ１バーの入力によりＶｄ>Ｖref＋Ｖｗ／２になるまで昇圧動作を続ける。以下、これらの動作を繰り返すことによって、電源回路１００は、図１３（ｄ）に示すように、分圧電圧ＶｄがＶref±Ｖｗ／２のヒステリシス幅の間に収まるように動作し、出力端子Ｖoutにレギュレート電圧Ｖout＝Ｖref×（１＋Ｒ１／Ｒ２）＝２．５×（１＋１）＝５ｖが出力される。
特開２０００−１６６２２０号公報（図１，３，５〜７）

ところで、従来の電源回路１００は、コンパレータ２２の出力Ｖｃが周波数不定の高周波で"Ｈ"レベルと"Ｌ"レベルにならないように、コンパレータ２２にヒステリシスを持たせている。このヒステリシスは、出力端子Ｖoutに接続される負荷の変動によるコンパレータ２２からの周波数不定の高周波出力を補償するに十分でなければならない。しかし、このヒステリシスを増加させた場合、出力端子電圧Ｖoutが所望値を上回ると、出力端子電圧Ｖoutがこのヒステリシス分だけ所望値より低下するまでコンパレータ２２がチャージポンプの昇圧動作を停止させることになり、出力端子電圧Ｖoutのリップルが大きくなるという問題がある。

従って、本発明の目的は、回路規模をあまり大きくすることなく、安定したレギュレート電圧Ｖoutを出力できる電源回路を提供することである。

（１）本発明の電源回路は、クロック信号により昇圧動作するチャージポンプの出力に応じた電圧をコンパレータで基準電圧と比較し、基準電圧を上回ったときのコンパレータ出力によりクロック信号のパルスをスキップさせて昇圧動作を停止させるとともに、基準電圧を下回ったときのコンパレータ出力によりクロック信号のパルスのスキップを停止させて昇圧動作を復帰させることによりチャージポンプからレギュレート電圧を出力する電源回路において、前記コンパレータの速度が、チャージポンプの出力に応じた電圧が基準電圧を上回った時点からコンパレータ出力が反転するまでは速く、チャージポンプの出力に応じた電圧が基準電圧を下回った時点からコンパレータ出力が反転するまでは遅くなるように制御されることを特徴とする。
（２）本発明の電源回路は、上記（１）項の電源回路において、前記コンパレータは、オペアンプと、オペアンプの出力波形を整形して２値電圧を出力するインバータと、オペアンプにバイアス電流を供給するバイアス電流源と、バイアス電流を制御するバイアス電流制御回路とを有し、オペアンプがバイアス電流制御回路により、前記コンパレータの速度を速くするとき高バイアスに制御され、前記コンパレータの速度を遅くするとき低バイアスに制御されることを特徴する。
（３）本発明の電源回路は、上記（２）項の電源回路において、前記オペアンプは、前記バイアス電流が供給されるＭＯＳトランジスタを有し、前記バイアス電流制御回路は、前記オペアンプのＭＯＳトランジスタにミラー接続された第１ＭＯＳトランジスタと、前記低バイアスのとき前記オペアンプのＭＯＳトランジスタにミラー接続される第２ＭＯＳトランジスタと、前記第２ＭＯＳトランジスタの前記オペアンプのＭＯＳトランジスタへのミラー接続のオン／オフ制御をするスイッチ素子とを有することを特徴とする。
（４）本発明の電源回路は、上記（３）項の電源回路において、前記スイッチ素子は、前記インバータの出力により制御されることを特徴とする。

上記手段によれば、コンパレータの速度が、チャージポンプの出力に応じた電圧が基準電圧を上回った時点からコンパレータ出力が反転するまでは速く、チャージポンプの出力に応じた電圧が基準電圧を下回った時点からコンパレータ出力が反転するまでは遅くなるように制御されるようにしたので、比較的負荷が軽い場合、ヒステリシスを持たせたコンパレータで構成される電源回路ほど出力のリップルを大きくすることなく、コンパレータの出力が周波数不定の高周波で"Ｈ"レベルと"Ｌ"レベルになるのを抑制できる。

本発明によれば、チャージポンプの高周波動作を抑制でき、比較的負荷が軽い場合、出力リップルをさほど大きくすることなく、動消費電流増大を抑制でき、携帯電話やＰＤＡなどの比較的負荷が軽い用途に好適である。

本発明のチャージポンプを備えた電源回路は、クロック信号により昇圧動作するチャージポンプの出力に応じた電圧をコンパレータで基準電圧と比較し、基準電圧を上回ったときのコンパレータ出力によりクロック信号のパルスをスキップさせて昇圧動作を停止させるとともに、基準電圧を下回ったときのコンパレータ出力によりクロック信号のパルスのスキップを停止させて昇圧動作を復帰させることによりチャージポンプからレギュレート電圧を出力する電源回路において、コンパレータの速度が、チャージポンプの出力に応じた電圧が基準電圧を上回った時点からコンパレータ出力が反転するまでは速く、チャージポンプの出力に応じた電圧が基準電圧を下回った時点からコンパレータ出力が反転するまでは遅くなるように制御される。コンパレータは、オペアンプと、オペアンプの出力波形を整形して２値電圧を出力するインバータと、オペアンプにバイアス電流を供給するバイアス電流源と、バイアス電流を制御するバイアス電流制御回路とを有し、オペアンプがバイアス電流制御回路により、コンパレータの速度を速くするとき高バイアスに制御され、コンパレータの速度を遅くするとき低バイアスに制御される。オペアンプは、バイアス電流が供給されるＭＯＳトランジスタを有し、バイアス電流制御回路は、オペアンプのＭＯＳトランジスタにミラー接続された第１ＭＯＳトランジスタと、オペアンプが低バイアスに制御されるときオペアンプのＭＯＳトランジスタにミラー接続される第２ＭＯＳトランジスタと、第２ＭＯＳトランジスタのオペアンプのＭＯＳトランジスタへのミラー接続のオン／オフ制御をするスイッチ素子とを有する。スイッチ素子は、インバータの出力により制御される。

以下に、本発明の実施例１の電源回路２００について図１を参照して説明する。尚、図１１と同一のものについては同一符号を付して、その説明を省略する。図１１の電源回路１００と異なる点は、レギュレータ２０の替わりにレギュレータ３０を有する点である。レギュレータ３０は、分圧回路３１、コンパレータ３２、基準電圧源３３およびＮＡＮＤ回路３４を有している。分圧回路３１は、チャージポンプ１０の出力端と接地端子Ｇｎｄ間に直列接続された分圧抵抗Ｒ１，Ｒ２からなり分圧点Ｐｄから分圧電圧Ｖｄを出力する。コンパレータ３２は、反転入力端に分圧点Ｐｄが接続され、非反転入力端に基準電圧源３３が接続されて、分圧電圧Ｖｄを基準電圧Ｖrefと比較し、基準電圧Ｖrefより分圧電圧Ｖｄが高いとき"Ｌ"レベル、低いとき"Ｈ"レベルのコンパレータ出力Ｖｃとなる。

コンパレータ３２は、図２に示すように、オペアンプ３５と、インバータ３６，３７と、バイアス電流源３８と、バイアス電流制御回路３９とを有している。オペアンプ３５は、ＰチャネルＭＯＳトランジスタＭ１，Ｍ２とＮチャネルＭＯＳトランジスタＭ３〜Ｍ５とからなる差動増幅段と、ＰチャネルＭＯＳトランジスタＭ６とＮチャネルＭＯＳトランジスタＭ７とからなる出力段とで構成されている。ＭＯＳトランジスタＭ６，Ｍ７の接続点Ｐ１はインバータ３６，３７に接続され、インバータ３６，３７により接続点Ｐ１の電位Ｖ１の波形を整形してインバータ３７から"Ｈ"および"Ｌ"レベルの電圧Ｖｃを出力する。ＭＯＳトランジスタＭ５，Ｍ７のゲートはバイアス電流制御回路３９に接続され、バイアス電流源３８からの電流をバイアス電流制御回路３９により制御してＭＯＳトランジスタＭ５，Ｍ７にバイアス電流を供給する。

バイアス電流制御回路３９は、バイアス電流源３８と接地端子とにドレインとソースとで接続されてＭＯＳトランジスタＭ５，Ｍ７にミラー接続されたＮチャネルＭＯＳトランジスタＭ８と、ソースが接地端子に接続されておりドレインがバイアス電流源３８に接続されることによってＭＯＳトランジスタＭ５，Ｍ７にミラー接続されるダイオード接続のＮチャネルＭＯＳトランジスタＭ９と、ＭＯＳトランジスタＭ９のドレインをバイアス電流源３８に接続するトランスファーゲートＴＧを構成するＮチャネルＭＯＳトランジスタＭ１０およびＰチャネルＭＯＳトランジスタＭ１１と、ＭＯＳトランジスタＭ９のゲートを接地電位にするプルダウンスイッチを構成するＮチャネルＭＯＳトランジスタＭ１２とを有している。ＭＯＳトランジスタＭ１０のゲートはインバータ３６とインバータ３７との接続点Ｐ２に接続され、ＭＯＳトランジスタＭ１１，Ｍ１２のゲートはインバータ３７の出力端に接続されている。

コンパレータ３２の動作について、図３を参照して説明する。尚、トランジスタサイズ（Ｗ／Ｌ＝ゲート幅／ゲート長）として、Ｍ５の（Ｗ／Ｌ）＝Ｍ７の（Ｗ／Ｌ）＝２０、Ｍ８の（Ｗ／Ｌ）＝１０、Ｍ９の（Ｗ／Ｌ）＝３０を例に説明する。
（１）時刻ｔ１において、コンパレータ３２の−入力は＋入力より電位が低いため、接続点Ｐ１の電位Ｖ１は"Ｈ"レベル、接続点Ｐ２の電位Ｖ２は"Ｌ"レベル、および出力電圧Ｖｃは"Ｈ"レベルである。このとき、バイアス電流制御回路３９において、ＭＯＳトランジスタＭ１０，Ｍ１１はオフ状態、ＭＯＳトランジスタＭ１２はオン状態であり、各ＭＯＳトランジスタＭ５，Ｍ７はＭＯＳトランジスタＭ８がミラー接続されてバイアス電流が供給される。従って、ＭＯＳトランジスタＭ８と各ＭＯＳトランジスタＭ５，Ｍ７とのミラー比は１：２となり、バイアス電流源３８から供給される電流をＩ１とすると、ＭＯＳトランジスタＭ５，Ｍ７に流れる電流Ｉ２はＩ２＝２×Ｉ１となる。

（２）時刻ｔ２になりコンパレータ３２の−入力が＋入力より電位が高くなると、接続点Ｐ１の電位Ｖ１は"Ｈ"レベルから低下し始める。接続点Ｐ２の電位Ｖ２はＶ１がインバータ３６の閾値電圧Ｖthに低下するまで"Ｌ"レベルのままであり、従って、それまで出力電圧Ｖｃは"Ｈ"レベルのままである。また、このとき、バイアス電流制御回路３９において、ＭＯＳトランジスタＭ１０，Ｍ１１はオフ状態、ＭＯＳトランジスタＭ１２はオン状態のままであり、ＭＯＳトランジスタＭ５，Ｍ７に流れる電流Ｉ２はＩ２＝２×Ｉ１のままである。このため、時刻ｔ２からＶ１がインバータ３６の閾値電圧Ｖthに低下するまでの遅延時間ｔd1は短く、例えば、ｔd1＝０．２μｓである。

（３）時刻ｔ２から遅延時間ｔd1を経過すると電位Ｖ１がインバータ３６の閾値電圧Ｖthより低下し、電位Ｖ２は"Ｌ"レベルから"Ｈ"レベルに反転し、それとともに、出力電圧Ｖｃは"Ｈ"レベルから"Ｌ"レベルに反転する。また、このとき、電位Ｖ２＝"Ｈ"レベル、出力電圧Ｖｃ＝"Ｌ"レベルにより、バイアス電流制御回路３９において、ＭＯＳトランジスタＭ１０，Ｍ１１はオン状態、ＭＯＳトランジスタＭ１２はオフ状態になり、各ＭＯＳトランジスタＭ５，Ｍ７はＭＯＳトランジスタＭ８とＭ９とでミラー接続されてバイアス電流が供給される。従って、ＭＯＳトランジスタＭ８＋Ｍ９と各ＭＯＳトランジスタＭ５，Ｍ７とのミラー比は２：１となり、ＭＯＳトランジスタＭ５，Ｍ７に流れる電流Ｉ２はＩ２＝Ｉ１／２となる。従って、時刻ｔ２から遅延時間ｔd1を経過してからの電位Ｖ１の立ち下がり速度は、時刻ｔ２から遅延時間ｔd1を経過するまでの立ち下がり速度より遅くなる。しかし、時刻ｔ２から遅延時間ｔd1を経過する時点で、出力電圧Ｖｃは"Ｌ"レベルとなっており、この立ち下がり速度が遅くなることは出力電圧Ｖｃに影響しない。従って、コンパレータ３２の−入力が＋入力より電位が高くなった時点から出力電圧Ｖｃが"Ｈ"レベルから"Ｌ"レベルに反転するまでの速度は、遅延時間ｔd1で決定され、このときの遅延時間ｔd1が短いため、速い。

（４）時刻ｔ３になりコンパレータ３２の−入力が＋入力より電位が低くなると、接続点Ｐ１の電位Ｖ１は"Ｌ"レベルから上昇し始める。接続点Ｐ２の電位Ｖ２はＶ１がインバータ３６の閾値電圧Ｖthに上昇するまで"Ｈ"レベルのままであり、従って、それまで出力電圧Ｖｃは"Ｌ"レベルのままである。また、このとき、バイアス電流制御回路３９において、ＭＯＳトランジスタＭ１０，Ｍ１１はオン状態、ＭＯＳトランジスタＭ１２はオフ状態のままであり、ＭＯＳトランジスタＭ５，Ｍ７に流れる電流Ｉ２はＩ２＝Ｉ１／２のままである。このため、時刻ｔ３からＶ１がインバータ３６の閾値電圧Ｖthに上昇するまでの遅延時間ｔd2は、Ｉ２＝２×Ｉ１のときより長くなり、例えば、遅延時間ｔd2＝０．８μｓと、遅延時間ｔd1＝０．２μｓの約４倍の長さである。

（５）時刻ｔ３から遅延時間ｔd2を経過すると電位Ｖ１がインバータ３６の閾値電圧Ｖthより上昇し、電位Ｖ２は"Ｈ"レベルから"Ｌ"レベルに反転し、それとともに、出力電圧Ｖｃは"Ｌ"レベルから"Ｈ"レベルに反転する。また、このとき、電位Ｖ２＝"Ｌ"レベル、出力電圧Ｖｃ＝"Ｈ"レベルにより、バイアス電流制御回路３９において、ＭＯＳトランジスタＭ１０，Ｍ１１はオフ状態、ＭＯＳトランジスタＭ１２はオン状態になり、各ＭＯＳトランジスタＭ５，Ｍ７はＭＯＳトランジスタＭ８でミラー接続されてバイアス電流が供給される。従って、ＭＯＳトランジスタＭ８と各ＭＯＳトランジスタＭ５，Ｍ７とのミラー比は１：２となり、ＭＯＳトランジスタＭ５，Ｍ７に流れる電流Ｉ２はＩ２＝２×Ｉ１となる。従って、時刻ｔ３から遅延時間ｔd2を経過してからの電位Ｖ１の立ち上がり速度は、時刻ｔ３から遅延時間ｔd2を経過するまでの立ち上がり速度より速くなる。従って、コンパレータ３２の−入力が＋入力より電位が低くなってから出力電圧Ｖｃが"Ｌ"レベルから"Ｈ"レベルに反転するまでの速度は、遅延時間ｔd2で決定され、このときの遅延時間ｔd2が長いため、遅い。

上記構成の電源回路２００の動作を図４を併用して説明する。電源端子ＶＤＤにバッテリー等の直流電源により電源電圧ＶＤＤ、例えば、ＶＤＤ＝３ｖが供給される。クロック信号入力端子ＣＬＫ１に、例えば、１０ｋＨｚのクロック信号ＣＬＫ１が、図４（ａ）に示すように、供給される。分圧回路３１の分圧抵抗Ｒ１，Ｒ２が、例えばＲ１／Ｒ２＝１に設定されて、チャージポンプ１０の出力端電位が分圧回路３１の分圧点Ｐｄで分圧され、その分圧電圧Ｖｄがコンパレータ３２で基準電圧Ｖref、例えば、Ｖref＝２．５ｖと比較される。時刻Ｔ１１において、図４（ｄ）に示すようにＶｄ<Ｖrefであり、図４（ｂ）に示すようにコンパレータ３２の出力電圧Ｖｃは "Ｈ"レベルである。この"Ｈ"レベルがＮＡＮＤ回路３４でクロック信号ＣＬＫ１と否定論理積され、図４（ｃ）に示すようにＮＡＮＤ回路３４からクロック信号ＣＬＫ２としてクロック信号ＣＬＫ１が反転されたＣＬＫ１バーを出力している。チャージポンプ１０は、そのクロック信号ＣＬＫ２＝ＣＬＫ１バーの入力により分圧電圧Ｖｄが基準電圧Ｖrefを上回るまで、すなわち、出力端子電圧Ｖoutがレギュレート電圧Ｖout＝Ｖref×（１＋Ｒ１／Ｒ２）＝２．５×（１＋１）＝５ｖを上回るまで、昇圧動作を続ける。

時刻Ｔ１２において、図４（ｄ）に示すようにＶｄ>Ｖrefになると、時刻Ｔ１２から遅延時間ｔd1を経過後に、図４（ｂ）に示すようにコンパレータ３２の出力電圧Ｖｃは"Ｈ"レベルから"Ｌ"レベルに反転する。この"Ｌ"レベルがＮＡＮＤ回路３４でクロック信号ＣＬＫ１と否定論理積され、図４（ｃ）に示すようにＮＡＮＤ回路３４からクロック信号ＣＬＫ２としてクロック信号ＣＬＫ１のパルスがスキップされて"Ｈ"レベルを出力する。チャージポンプ１０はそのクロック信号ＣＬＫ２＝"Ｈ"レベルの入力により時刻Ｔ１２から遅延時間ｔd1＋ｔd2を経過する時刻Ｔ１３まで昇圧動作が停止される。

時刻Ｔ１３になると、図４（ｂ）に示すようにコンパレータ３２は"Ｈ"レベルを出力する。この"Ｈ"レベルにより、時刻Ｔ１１のときと同様に、ＮＡＮＤ回路３４からクロック信号ＣＬＫ２としてクロック信号ＣＬＫ１が反転されたＣＬＫ１バーを出力し、チャージポンプ１０はそのクロック信号ＣＬＫ２＝ＣＬＫ１バーの入力により分圧電圧Ｖｄが基準電圧Ｖrefを上回るまで昇圧動作を続ける。以下、これらの動作を繰り返すことによって、電源回路２００は、図４（ｄ）に示すように、分圧電圧Ｖｄが基準電圧Ｖrefを上回るまでの昇圧動作と、分圧電圧Ｖｄが基準電圧Ｖrefを上回ってから遅延時間ｔd2経過するまでの昇圧動作の停止とを繰り返して、出力端子Ｖoutにレギュレート電圧Ｖout＝Ｖref×（１＋Ｒ１／Ｒ２）＝２．５×（１＋１）＝５ｖが出力される。

以上のように、バイアス電流制御回路３９によりオペアンプ３５のバイアスを、コンパレータ３２の出力に応じて、"Ｈ"レベルのとき高バイアスに、"Ｌ"レベルのとき低バイアスに制御するようにしているので、コンパレータ３２の速度は、出力が"Ｈ"レベルから"Ｌ"レベルに反転するときは速く、"Ｌ"レベルから"Ｈ"レベルに反転するときは遅くなる。この結果、分圧電圧Ｖｄが基準電圧Ｖrefを上回ったときはパルススキップによる昇圧動作の停止を早く開始することにより、出力端子電圧Ｖoutがオーバーシュートするのを防止できる。また、パルススキップ開始から昇圧動作への復帰を遅くすることによりコンパレータ３２の出力が周波数不定の高周波で"Ｈ"レベルと"Ｌ"レベルになるのを抑制するようにしたので、チャージポンプ１０の高周波動作を抑えることができ、動消費電流増大を抑制できる。この電源回路２００は、携帯電話やＰＤＡなどの比較的負荷が軽い回路に用いることにより、遅延時間を比較的大きくしても、昇圧動作への復帰時点の出力端子電圧Ｖoutをヒステリシスを持たせたコンパレータで構成される電源回路ほどレギュレート電圧Ｖoutから低下させることはなく、出力リップルはさほど大きくならない。

次に、電源回路２００に用いられるコンパレータ３２の他の例のコンパレータ３２ａについて、図５を参照して説明する。尚、図２のコンパレータ３２と同一のものについては同一符号を付して、その説明を省略する。図２のコンパレータ３２と異なる点は、バイアス電流制御回路３９の替わりにバイアス電流制御回路３９ａを有する点である。バイアス電流制御回路３９ａは、オペアンプ３５のＭＯＳトランジスタＭ５，Ｍ７へのＭＯＳトランジスタＭ９のミラー接続制御をトランスファ−ゲートＴＧではなくＭＯＳトランジスタにより行なうことによりバイアス電流制御回路３９よりさらに簡単な回路構成としている。バイアス電流制御回路３９ａは、バイアス電流源３８と接地端子とにドレインとソースとで接続されてＭＯＳトランジスタＭ５，Ｍ７にミラー接続されたＮチャネルＭＯＳトランジスタＭ８と、
ドレインがバイアス電流源３８に接続されておりソースが接地端子に接続されることによってＭＯＳトランジスタＭ５，Ｍ７にミラー接続されるダイオード接続のＮチャネルＭＯＳトランジスタＭ９と、ＭＯＳトランジスタＭ９のソースを接地端子に接続するＮチャネルＭＯＳトランジスタＭ１３とを有している。ＭＯＳトランジスタＭ１３のゲートはインバータ３６とインバータ３７との接続点Ｐ２に接続されている。

コンパレータ３２ａの動作について、コンパレータ３２と異なる点のみ説明する。オペアンプ３５のＭＯＳトランジスタＭ５，Ｍ７へのＭＯＳトランジスタＭ９のミラー接続制御をオフ制御するとき、コンパレータ３２のバイアス電流制御回路３９では、ＭＯＳトランジスタＭ１０，Ｍ１１がオフ制御、ＭＯＳトランジスタＭ１２がオン制御されるのに対して、コンパレータ３２ａのバイアス電流制御回路３９ａでは、ＭＯＳトランジスタＭ１３がオフ制御される。また、ＭＯＳトランジスタＭ９のミラー接続制御をオン制御するとき、コンパレータ３２のバイアス電流制御回路３９では、ＭＯＳトランジスタＭ１０，Ｍ１１がオン制御、ＭＯＳトランジスタＭ１２がオフ制御されるのに対して、コンパレータ３２ａのバイアス電流制御回路３９ａでは、ＭＯＳトランジスタＭ１３がオン制御される。

以下に、本発明の実施例２の電源回路３００について図６を参照して説明する。尚、図１と同一のものについては同一符号を付して、その説明を省略する。図１の電源回路２００と異なる点は、レギュレータ３０の替わりにレギュレータ４０を有する点である。レギュレータ４０は、分圧回路４１、コンパレータ４２、基準電圧源４３およびＯＲ回路４４を有している。分圧回路４１は、チャージポンプ１０の出力端と接地端子Ｇｎｄ間に直列接続された分圧抵抗Ｒ１，Ｒ２からなり分圧点Ｐｄから分圧電圧Ｖｄを出力する。コンパレータ４２は、非反転入力端に分圧点Ｐｄが接続され、反転入力端に基準電圧源４３が接続されて、分圧電圧Ｖｄを基準電圧Ｖrefと比較し、基準電圧Ｖrefより分圧電圧Ｖｄが高いとき"Ｈ"レベル、低いとき"Ｌ"レベルのコンパレータ出力Ｖｃとなる。

コンパレータ４２は、図７に示すように、オペアンプ４５と、インバータ４６，４７と、バイアス電流源４８と、バイアス電流制御回路４９とを有している。オペアンプ４５は、ＰチャネルＭＯＳトランジスタＭ１，Ｍ２とＮチャネルＭＯＳトランジスタＭ３〜Ｍ５とからなる差動増幅段と、ＰチャネルＭＯＳトランジスタＭ６とＮチャネルＭＯＳトランジスタＭ７とからなる出力段とで構成されている。ＭＯＳトランジスタＭ６，Ｍ７の接続点Ｐ１はインバータ４６，４７に接続され、インバータ４６，４７により接続点Ｐ１の電位Ｖ１の波形を整形してインバータ４７から"Ｈ"および"Ｌ"レベルの電圧Ｖｃを出力する。ＭＯＳトランジスタＭ５，Ｍ７のゲートはバイアス電流制御回路４９に接続され、バイアス電流源４８からの電流をバイアス電流制御回路４９により制御してＭＯＳトランジスタＭ５，Ｍ７にバイアス電流を供給する。

バイアス電流制御回路４９は、バイアス電流源４８と接地端子とにドレインとソースとで接続されてＭＯＳトランジスタＭ５，Ｍ７にミラー接続されたＮチャネルＭＯＳトランジスタＭ８と、ソースが接地端子に接続されておりドレインがバイアス電流源４８に接続されることによってＭＯＳトランジスタＭ５，Ｍ７にミラー接続されるダイオード接続のＮチャネルＭＯＳトランジスタＭ９と、ＭＯＳトランジスタＭ９のドレインをバイアス電流源４８に接続するトランスファーゲートＴＧを構成するＮチャネルＭＯＳトランジスタＭ１０およびＰチャネルＭＯＳトランジスタＭ１１と、ＭＯＳトランジスタＭ９のゲートを接地電位にするプルダウンスイッチを構成するＮチャネルＭＯＳトランジスタＭ１２とを有している。ＭＯＳトランジスタＭ１０のゲートはインバータ４７の出力端に接続され、ＭＯＳトランジスタＭ１１，Ｍ１２のゲートはインバータ４６とインバータ４７との接続点Ｐ２に接続されている。

コンパレータ４２の動作について、図８を参照して説明する。尚、トランジスタサイズ（Ｗ／Ｌ＝ゲート幅／ゲート長）として、Ｍ５の（Ｗ／Ｌ）＝Ｍ７の（Ｗ／Ｌ）＝２０、Ｍ８の（Ｗ／Ｌ）＝１０、Ｍ９の（Ｗ／Ｌ）＝３０を例に説明する。
（１）時刻ｔ１において、コンパレータ４２の＋入力は−入力より電位が低いため、接続点Ｐ１の電位Ｖ１は"Ｌ"レベル、接続点Ｐ２の電位Ｖ２は"Ｈ"レベル、および出力電圧Ｖｃは"Ｌ"レベルである。このとき、バイアス電流制御回路４９において、ＭＯＳトランジスタＭ１０，Ｍ１１はオフ状態、ＭＯＳトランジスタＭ１２はオン状態であり、各ＭＯＳトランジスタＭ５，Ｍ７はＭＯＳトランジスタＭ８がミラー接続されてバイアス電流が供給される。従って、ＭＯＳトランジスタＭ８と各ＭＯＳトランジスタＭ５，Ｍ７とのミラー比は１：２となり、バイアス電流源４８から供給される電流をＩ１とすると、ＭＯＳトランジスタＭ５，Ｍ７に流れる電流Ｉ２はＩ２＝２×Ｉ１となる。

（２）時刻ｔ２になりコンパレータ４２の＋入力が−入力より電位が高くなると、接続点Ｐ１の電位Ｖ１は"Ｌ"レベルから上昇し始める。接続点Ｐ２の電位Ｖ２はＶ１がインバータ４６の閾値電圧Ｖthに上昇するまで"Ｈ"レベルのままであり、従って、それまで出力電圧Ｖｃは"Ｌ"レベルのままである。また、このとき、バイアス電流制御回路４９において、ＭＯＳトランジスタＭ１０，Ｍ１１はオフ状態、ＭＯＳトランジスタＭ１２はオン状態のままであり、ＭＯＳトランジスタＭ５，Ｍ７に流れる電流Ｉ２はＩ２＝２×Ｉ１のままである。このため、時刻ｔ２からＶ１がインバータ４６の閾値電圧Ｖthに上昇するまでの遅延時間ｔd1は短く、例えば、ｔd1＝０．２μｓである。

（３）時刻ｔ２から遅延時間ｔd1を経過すると電位Ｖ１がインバータ４６の閾値電圧Ｖthより上昇し、電位Ｖ２は"Ｈ"レベルから"Ｌ"レベルに反転し、それとともに、出力電圧Ｖｃは"Ｌ"レベルから"Ｈ"レベルに反転する。また、このとき、電位Ｖ２＝"Ｌ"レベル、出力電圧Ｖｃ＝"Ｈ"レベルにより、バイアス電流制御回路４９において、ＭＯＳトランジスタＭ１０，Ｍ１１はオン状態、ＭＯＳトランジスタＭ１２はオフ状態になり、各ＭＯＳトランジスタＭ５，Ｍ７はＭＯＳトランジスタＭ８とＭ９とでミラー接続されてバイアス電流が供給される。従って、ＭＯＳトランジスタＭ８＋Ｍ９と各ＭＯＳトランジスタＭ５，Ｍ７とのミラー比は２：１となり、ＭＯＳトランジスタＭ５，Ｍ７に流れる電流Ｉ２はＩ２＝Ｉ１／２となる。従って、時刻ｔ２から遅延時間ｔd1を経過してからの電位Ｖ１の立ち上がり速度は、時刻ｔ２から遅延時間ｔd1を経過するまでの立ち上がり速度より遅くなる。しかし、時刻ｔ２から遅延時間ｔd1を経過する時点で、出力電圧Ｖｃは"Ｈ"レベルとなっており、この立ち上がり速度が遅くなることは出力電圧Ｖｃに影響しない。従って、コンパレータ４２の＋入力が−入力より電位が高くなってから出力電圧Ｖｃが"Ｌ"レベルから"Ｈ"レベルに反転するまでの速度は、遅延時間ｔd1で決定され、このときの遅延時間ｔd1が短いため、速い。

（４）時刻ｔ３になりコンパレータ４２の＋入力が−入力より電位が低くなると、接続点Ｐ１の電位Ｖ１は"Ｈ"レベルから低下し始める。接続点Ｐ２の電位Ｖ２はＶ１がインバータ４６の閾値電圧Ｖthに低下するまで"Ｌ"レベルのままであり、従って、それまで出力電圧Ｖｃは"Ｈ"レベルのままである。また、このとき、バイアス電流制御回路４９において、ＭＯＳトランジスタＭ１０，Ｍ１１はオン状態、ＭＯＳトランジスタＭ１２はオフ状態のままであり、ＭＯＳトランジスタＭ５，Ｍ７に流れる電流Ｉ２はＩ２＝Ｉ１／２のままである。このため、時刻ｔ３からＶ１がインバータ４６の閾値電圧Ｖthに低下するまでの遅延時間ｔd2は、Ｉ２＝２×Ｉ１のときより大きくなり、例えば、遅延時間ｔd2＝０．８μｓと、遅延時間ｔd1＝０．２μｓの約４倍の長さである。

（５）時刻ｔ３から遅延時間ｔd2を経過すると電位Ｖ１がインバータ４６の閾値電圧Ｖthより低下し、電位Ｖ２は"Ｌ"レベルから"Ｈ"レベルに反転し、それとともに、出力電圧Ｖｃは"Ｈ"レベルから"Ｌ"レベルに反転する。また、このとき、電位Ｖ２＝"Ｈ"レベル、出力電圧Ｖｃ＝"Ｌ"レベルにより、バイアス電流制御回路４９において、ＭＯＳトランジスタＭ１０，Ｍ１１はオフ状態、ＭＯＳトランジスタＭ１２はオン状態になり、各ＭＯＳトランジスタＭ５，Ｍ７はＭＯＳトランジスタＭ８でミラー接続されてバイアス電流が供給される。従って、ＭＯＳトランジスタＭ８と各ＭＯＳトランジスタＭ５，Ｍ７とのミラー比は１：２となり、ＭＯＳトランジスタＭ５，Ｍ７に流れる電流Ｉ２はＩ２＝２×Ｉ１となる。従って、時刻ｔ３から遅延時間ｔd2を経過してからの電位Ｖ１の立ち下がり速度は、時刻ｔ３から遅延時間ｔd2を経過するまでの立ち上がり速度より速くなる。従って、コンパレータ４２の＋入力が−入力より電位が低くなってから出力電圧Ｖｃが"Ｈ"レベルから"Ｌ"レベルに反転するまでの速度は、遅延時間ｔd2で決定され、このときの遅延時間ｔd2が長いため、遅い。

上記構成の電源回路３００の動作を図９を併用して説明する。電源端子ＶＤＤにバッテリー等の直流電源により電源電圧ＶＤＤ、例えば、ＶＤＤ＝３ｖが供給される。クロック信号入力端子ＣＬＫ１バーにクロック信号ＣＬＫ１の反転信号ＣＬＫ１バーが、図９（ａ）に示すように、供給される。分圧回路４１の分圧抵抗Ｒ１，Ｒ２が、例えばＲ１／Ｒ２＝１に設定されて、チャージポンプ１０の出力端電位が分圧回路４１の分圧点Ｐｄで分圧され、その分圧電圧Ｖｄがコンパレータ４２で基準電圧Ｖref、例えば、Ｖref＝２．５ｖと比較される。時刻Ｔ１１において、図９（ｄ）に示すようにＶｄ<Ｖrefであり、図９（ｂ）に示すようにコンパレータ４２の出力電圧Ｖｃは "Ｌ"レベルである。この"Ｌ"レベルがＯＲ回路４４でクロック信号ＣＬＫ１と論理和され、図９（ｃ）に示すようにＯＲ回路４４からクロック信号ＣＬＫ２としてそのままクロック信号ＣＬＫ１を出力している。チャージポンプ１０は、そのクロック信号ＣＬＫ２＝ＣＬＫ１の入力により分圧電圧Ｖｄが基準電圧Ｖrefを上回るまで、すなわち、出力端子電圧Ｖoutがレギュレート電圧Ｖout＝Ｖref×（１＋Ｒ１／Ｒ２）＝２．５×（１＋１）＝５ｖを上回るまで、昇圧動作を続ける。

時刻Ｔ１２において、図９（ｄ）に示すようにＶｄ>Ｖrefになると、時刻Ｔ１２から遅延時間ｔd1を経過後に、図９（ｂ）に示すようにコンパレータ４２の出力電圧Ｖｃは"Ｌ"レベルから"Ｈ"レベルに反転する。この"Ｈ"レベルがＯＲ回路４４でクロック信号ＣＬＫ１バーと論理和され、図９（ｃ）に示すようにＯＲ回路４４からクロック信号ＣＬＫ２としてクロック信号ＣＬＫ１のパルスがスキップされて"Ｈ"レベルを出力する。チャージポンプ１０はそのクロック信号ＣＬＫ２＝"Ｈ"レベルの入力により時刻Ｔ１２から遅延時間ｔd1＋ｔd2を経過する時刻Ｔ１３まで昇圧動作が停止される。

時刻Ｔ１３になると、図９（ｂ）に示すようにコンパレータ４２は"Ｌ"レベルを出力する。この"Ｌ"レベルにより、時刻Ｔ１１のときと同様に、ＯＲ回路４４からクロック信号ＣＬＫ２としてそのままクロック信号ＣＬＫ１を出力し、チャージポンプ１０はそのクロック信号ＣＬＫ２＝ＣＬＫ１の入力により分圧電圧Ｖｄが基準電圧Ｖrefを上回るまで昇圧動作を続ける。以下、これらの動作を繰り返すことによって、電源回路３００は、図９（ｄ）に示すように、分圧電圧Ｖｄが基準電圧Ｖrefを上回るまでの昇圧動作と、分圧電圧Ｖｄが基準電圧Ｖrefを上回ってから遅延時間ｔd2経過するまでの昇圧動作の停止とを繰り返して、出力端子Ｖoutにレギュレート電圧Ｖout＝Ｖref×（１＋Ｒ１／Ｒ２）＝２．５×（１＋１）＝５ｖが出力される。

以上のように、バイアス電流制御回路４９によりオペアンプ４５のバイアスを、コンパレータ４２の出力に応じて、"Ｌ"レベルのとき高バイアスに、"Ｈ"レベルのとき低バイアスに制御するようにしているので、コンパレータ４２の速度は、出力が"Ｌ"レベルから"Ｈ"レベルに反転するときは速く、"Ｈ"レベルから"Ｌ"レベルに反転するときは遅くなる。この結果、分圧電圧Ｖｄが基準電圧Ｖrefを上回ったときはパルススキップによる昇圧動作の停止を早く開始することにより、出力端子電圧Ｖoutがオーバーシュートするのを防止できる。また、パルススキップ開始から昇圧動作への復帰を遅くすることによりコンパレータ４２の出力が周波数不定の高周波で"Ｈ"レベルと"Ｌ"レベルになるのを抑制するようにしたので、チャージポンプ１０の高周波動作を抑えることができる。この電源回路３００は、携帯電話やＰＤＡなどの比較的負荷が軽い回路に用いることにより、遅延時間を比較的大きくしても、昇圧動作への復帰時点の出力端子電圧Ｖoutをヒステリシスを持たせたコンパレータで構成される電源回路ほどレギュレート電圧Ｖoutから低下させることはなく、出力リップルはさほど大きくならない。

次に、電源回路３００に用いられるコンパレータ４２の他の例のコンパレータ４２ａについて、図１０を参照して説明する。尚、図７のコンパレータ４２と同一のものについては同一符号を付して、その説明を省略する。図７のコンパレータ４２と異なる点は、バイアス電流制御回路４９の替わりにバイアス電流制御回路４９ａを有する点である。バイアス電流制御回路４９ａは、オペアンプ４５のＭＯＳトランジスタＭ５，Ｍ７へのＭＯＳトランジスタＭ９のミラー接続制御をトランスファーゲートＴＧではなくＭＯＳトランジスタにより行なうことによりバイアス電流制御回路４９よりさらに簡単な回路構成としている。バイアス電流制御回路４９ａは、バイアス電流源４８と接地端子とにドレインとソースとで接続されてＭＯＳトランジスタＭ５，Ｍ７にミラー接続されたＮチャネルＭＯＳトランジスタＭ８と、
ドレインがバイアス電流源４８に接続されておりソースが接地端子に接続されることによってＭＯＳトランジスタＭ５，Ｍ７にミラー接続されるダイオード接続のＮチャネルＭＯＳトランジスタＭ９と、ＭＯＳトランジスタＭ９のソースを接地端子に接続するＮチャネルＭＯＳトランジスタＭ１３とを有している。ＭＯＳトランジスタＭ１３のゲートはインバータ４７の出力端に接続されている。

コンパレータ４２ａの動作について、コンパレータ４２と異なる点のみ説明する。オペアンプ４５のＭＯＳトランジスタＭ５，Ｍ７へのＭＯＳトランジスタＭ９のミラー接続制御をオフ制御するとき、コンパレータ４２のバイアス電流制御回路４９では、ＭＯＳトランジスタＭ１０，Ｍ１１がオフ制御、ＭＯＳトランジスタＭ１２がオン制御されるのに対して、コンパレータ４２ａのバイアス電流制御回路４９ａでは、ＭＯＳトランジスタＭ１３がオフ制御される。また、ＭＯＳトランジスタＭ９のミラー接続制御をオン制御するとき、コンパレータ４２のバイアス電流制御回路４９では、ＭＯＳトランジスタＭ１０，Ｍ１１がオン制御、ＭＯＳトランジスタＭ１２がオフ制御されるのに対して、コンパレータ４２ａのバイアス電流制御回路４９ａでは、ＭＯＳトランジスタＭ１３がオン制御される。

尚、上記実施例において、チャージポンプ１０のクロック信号ＣＬＫ２入力による動作を"Ｈ"レベルのとき、スイッチＳＷ１，ＳＷ２がオン、スイッチＳＷ３，ＳＷ４がオフすることで説明したが、"Ｌ"レベルのとき、スイッチＳＷ１，ＳＷ２がオン、スイッチＳＷ３，ＳＷ４がオフするものであってもよい。この場合、実施例１では、ＮＡＮＤ回路３４ではなくＡＮＤ回路を用い、実施例２では、ＯＲ回路４４ではなくＮＯＲ回路を用いる。また、上記実施例１および２では、チャージポンプを２倍昇圧型を例に説明したが、他の整数倍昇圧型のチャージポンプに適用することもできる。また、昇圧型を例に説明したが、降圧型に適用することもできる。さらに、正の昇圧型を例に説明したが、負の昇圧型に適用することもできる。

本発明の実施例１の電源回路２００の回路図。図１の電源回路２００に用いられるコンパレータ３２の回路図。図２に示すコンパレータ３２の動作を示す信号波形図。図１に示す電源回路２００の動作を示す信号波形図。図１の電源回路２００に用いられるコンパレータ３２の他の例の回路図。本発明の実施例２の電源回路３００の回路図。図６の電源回路３００に用いられるコンパレータ４２の回路図。図７に示すコンパレータ４２の動作を示す信号波形図。図６に示す電源回路３００の動作を示す信号波形図。図６の電源回路３００に用いられるコンパレータ４２の他の例の回路図。従来の電源回路１００の回路図図１、図６および図１１に示す電源回路に用いられるチャージポンプ１０の一例の回路図。図１１に示す電源回路１００の動作を示す信号波形図。

符号の説明

１０チャージポンプ
３０，４０レギュレータ
３１，４１分圧回路
３２，３２ａ，４２，４２ａコンパレータ
３３，４３基準電圧源
３４ＮＡＮＤ回路
４４ＯＲ回路
３５，４５オペアンプ
３６，３７，４６，４７インバータ
３８，４８定電流源
３９，３９ａ，４９，４９ａバイアス電流制御回路
２００，３００電源回路
ＴＧトランスファ−ゲート
Ｍ５，Ｍ７，Ｍ８，Ｍ９，Ｍ１３ＮチャネルＭＯＳトランジスタ

Claims

クロック信号により昇圧動作するチャージポンプの出力に応じた電圧をコンパレータで基準電圧と比較し、基準電圧を上回ったときのコンパレータ出力によりクロック信号のパルスをスキップさせて昇圧動作を停止させるとともに、基準電圧を下回ったときのコンパレータ出力によりクロック信号のパルスのスキップを停止させて昇圧動作を復帰させることによりチャージポンプからレギュレート電圧を出力する電源回路において、
前記コンパレータの速度が、チャージポンプの出力に応じた電圧が基準電圧を上回った時点からコンパレータ出力が反転するまでは速く、チャージポンプの出力に応じた電圧が基準電圧を下回った時点からコンパレータ出力が反転するまでは遅くなるように制御されることを特徴とする電源回路。
前記コンパレータは、オペアンプと、オペアンプの出力波形を整形して２値電圧を出力するインバータと、オペアンプにバイアス電流を供給するバイアス電流源と、バイアス電流を制御するバイアス電流制御回路とを有し、オペアンプがバイアス電流制御回路により、前記コンパレータの速度を速くするとき高バイアスに制御され、前記コンパレータの速度を遅くするとき低バイアスに制御されることを特徴とする請求項１記載の電源回路。
前記オペアンプは、前記バイアス電流が供給されるＭＯＳトランジスタを有し、
前記バイアス電流制御回路は、前記オペアンプのＭＯＳトランジスタにミラー接続された第１ＭＯＳトランジスタと、前記低バイアスのとき前記オペアンプのＭＯＳトランジスタにミラー接続される第２ＭＯＳトランジスタと、前記第２ＭＯＳトランジスタのミラー接続のオン／オフ制御をするスイッチ素子とを有することを特徴とする請求項２記載の電源回路。
前記スイッチ素子は、前記インバータの出力により制御されることを特徴とする請求項３記載の電源回路。