JP5160820B2 - 昇圧電源回路および昇圧電圧制御方法 - Google Patents

Description

本発明は、昇圧電源回路および昇圧電圧制御方法に関し、特にコンデンサを用いたチャージポンプ方式の昇圧電源回路、昇圧電圧制御方法に関する。

携帯電話用の液晶表示パネル駆動ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）には、チャージポンプ方式の電源回路が内蔵されている。この電源回路は、電池等から供給される電圧（供給電圧）から、液晶表示パネルを駆動するためのパネル駆動用電圧を生成して供給する。携帯電話機市場は、さまざまなメーカがさまざまな種類の携帯電話機を製造している状況にある。そのような中で、表示パネル駆動ＩＣとしては汎用性が重要であり、さまざまな供給電圧から所定の駆動用電圧を設定の変更をせずに生成する必要がある。

また、液晶表示パネルの狭額縁化などにより、表示パネル駆動ＩＣも小型化を要求されている。さらに、色階調の増加など高画質化により、電源回路の出力電圧品質の画質への影響も無視できない状況となっている。したがって、より小型でより能力の高い電源回路、即ち、負荷電流による電圧低下の少ない小型の電源回路が必要となる。そのため、チップサイズおよび能力的に有利な低圧トランジスタが多く用いられる。低圧トランジスタは、同じチャネル幅の高圧トランジスタと比較してオン抵抗が小さく、高圧トランジスタを使用した回路より小さいサイズで低抵抗のスイッチを構成することが可能である。

供給電圧から駆動用電圧を生成するチャージポンプ方式の電源回路は、例えば、特開２００５−２０９２２号公報等に開示されている。図１に示されるように、このチャージポンプ方式の電源回路は、昇圧回路７９０と、制御回路７８０と、比較器７７３と、平滑コンデンサ７９９とを具備し、出力電圧ＶＤＣ２を負荷回路（図示せず）に供給する。

昇圧回路７９０は、トランジスタ（スイッチ）７９１〜７９４と昇圧コンデンサ７９７とを備える。トランジスタ７９１とトランジスタ７９３とは、昇圧コンデンサ７９７に供給電圧ＶＤＣを印加して充電するスイッチである。トランジスタ７９２は、充電された昇圧コンデンサ７９７を供給電圧ＶＤＣと直列に接続して昇圧するスイッチである。トランジスタ７９４は、昇圧電圧を昇圧出力ＶＤＣ２として負荷回路に供給するスイッチである。

比較器７７３は、昇圧コンデンサ７９７の充電電圧を基準電圧ＶＲと比較し、比較結果を制御回路７８０に出力する。制御回路７８０は、ＡＮＤ回路７８１、ＮＡＮＤ回路７８２、ＮＯＴ回路７８３を備え、比較器７７３が出力する比較結果および昇圧クロックＣＬＫに基づいて、昇圧回路７９０のトランジスタ７９１〜７９４のオン／オフを制御する。

昇圧回路７９０の出力は、平滑コンデンサ７９９によって平滑化され、負荷回路に供給される。平滑化された出力電圧ＶＤＣ２が供給される回路には、制御回路７８０のＡＮＤ回路７８１、ＮＡＮＤ回路７８２、ＮＯＴ回路７８３等も含まれる。

この電源回路の動作が説明される。昇圧コンデンサ７９７のＧＮＤから遠い側の端子とトランジスタ７９３のドレイン端子およびトランジスタ７９４のソース端子が接続するノードａの電圧Ｖａは、比較器７７３により基準電圧ＶＲと比較される。比較器７７３の出力は、ノードａの電圧Ｖａが基準電圧ＶＲより低いとき（Ｖａ＜ＶＲ）、Ｈｉｇｈとなり、ノードａの電圧Ｖａが基準電圧ＶＲ以上になるとき（Ｖａ≧ＶＲ）、Ｌｏｗとなる。

昇圧クロックＣＬＫがＬｏｗのとき、トランジスタ７９２とトランジスタ７９４とはゲートがＨｉｇｈになるため、どちらもオフする。このとき、Ｖａ＜ＶＲにより比較器７７３の出力がＨｉｇｈになると、ＡＮＤ回路７８１の２入力はどちらもＨｉｇｈになるためトランジスタ７９１がオンし、ＮＡＮＤ回路７８２の２入力もどちらもＨｉｇｈになるため、トランジスタ７９３もオンする。このとき、ノードａの電圧Ｖａは、昇圧コンデンサ７９７の充電電圧ＶＣと等しくなる。したがって、昇圧コンデンサ７９７に供給電圧ＶＤＣが印加され、昇圧コンデンサ７９７は充電される。即ち、昇圧クロックＣＬＫがＬｏｗのときでＶａ＜ＶＲである期間は、昇圧コンデンサ７９７の充電期間となる。

昇圧クロックＣＬＫがＬｏｗのとき、Ｖａ≧ＶＲすなわちＶＣ≧ＶＲにより比較器７７３の出力がＬｏｗになると、ＡＮＤ７８１の出力はＬｏｗになるためトランジスタ７９１がオフになり、ＡＮＤ７８２の出力はＨｉｇｈになるため、トランジスタ７９３もオフになる。したがって、昇圧コンデンサ７９７の充電は停止される。このとき昇圧コンデンサ７９７は充電も放電もせずにそのときの充電電圧を保持する。このように、昇圧コンデンサ７９７は、その充電電圧ＶＣが基準電圧ＶＲと同じ電圧になるまで充電される。

昇圧クロックＣＬＫがＨｉｇｈのとき、トランジスタ７９２とトランジスタ７９４とはゲートがＬｏｗになるため、どちらもオンする。このとき、ＡＮＤ７８１の出力はＬｏｗになるため、トランジスタ７９１はオフし、ＮＡＮＤ７８２の出力はＨｉｇｈになるため、トランジスタ７９３はオフする。したがって、昇圧コンデンサ７９７とトランジスタ７９１との接続ノードには、トランジスタ７９２を介して供給電圧ＶＤＣが印加され、接続ノードａの電圧Ｖａは、供給電圧ＶＤＣと昇圧コンデンサ７９７の充電電圧ＶＣを足した値（ＶＤＣ＋ＶＣ）に昇圧される。この昇圧電圧がオン状態であるトランジスタ７９４を介して平滑コンデンサ７９９に接続され、初期値として電圧ＶＤＣ２＝（ＶＤＣ＋ＶＣ）が負荷回路に供給される。したがって、昇圧クロックがＨｉｇｈの期間は、昇圧出力期間となる。

このように、上記の電源回路では、充電電圧ＶＣは、基準電圧ＶＲによって設定可能であり、基準電圧ＶＲをこえることはない。しかし、昇圧電圧出力期間になった直後の出力電圧ＶＤＣ２＝（ＶＤＣ＋ＶＣ）から分かるように、出力電圧ＶＤＣ２は、供給電圧ＶＤＣの変動の影響を受ける。例えば、供給電圧ＶＤＣ＝３ボルトのとき、出力電圧ＶＤＣ２＝５ボルトが得られるように基準電圧ＶＲを設定する。理想的には供給電圧ＶＤＣと出力電圧ＶＤＣ２との関係は、図２に示されるようになる。供給電圧ＶＤＣ＝３ボルトのときは出力電圧ＶＤＣ２＝５ボルトであるが、供給電圧ＶＤＣが低くなれば出力電圧ＶＤＣ２も低くなって電圧不足になり、供給電圧ＶＤＣが高くなれば出力電圧ＶＤＣ２も高くなって素子耐圧を超える恐れがある。即ち、上記の電源回路では、出力電圧ＶＤＣ２を一定にするためには、供給電圧ＶＤＣに応じて基準電圧ＶＲの設定を変更する必要がある。

図３には、特開２００５−２７８３８３号公報に開示されるチャージポンプ方式の電源回路の回路図が示される。この電源回路は、昇圧回路８９０と、比較回路８７０と、制御回路８８０と、平滑コンデンサ８９９とを具備し、出力電圧ＶＤＣ２を負荷回路（図示せず）に供給する。

昇圧回路８９０は、トランジスタ（スイッチ）８９１〜８９４と昇圧コンデンサ８９７とを備える。トランジスタ８９１とトランジスタ８９３とは、昇圧コンデンサ８９７に供給電圧ＶＤＣを印加して充電するスイッチである。トランジスタ８９２は、充電された昇圧コンデンサ８９７を供給電圧ＶＤＣと直列に接続して昇圧するスイッチである。トランジスタ８９４は、昇圧電圧を昇圧出力ＶＤＣ２として負荷回路に供給するスイッチである。

比較回路８７０は、比較器８７３と抵抗素子８７１、８７２とを備える。抵抗素子８７１、８７２は、昇圧回路８９０の出力電圧ＶＤＣ２を分圧し、比較電圧ＶＣＭＰを生成する。比較器８７３は、比較電圧ＶＣＭＰと基準電圧ＶＲとを比較し、比較結果ＶＣＴＬを制御回路８８０に出力する。制御回路８８０は、レベルシフト回路８８３、ＮＡＮＤ回路８８１、ＮＯＴ回路８８２を備え、比較回路８７０が出力する比較結果ＶＣＴＬおよび昇圧クロックＣＬＫに基づいて、昇圧回路８９０のトランジスタ８９１〜８９４のオン／オフを制御する。

昇圧回路８９０の出力は、平滑コンデンサ８９９によって平滑化され、負荷回路に供給される。平滑化された出力電圧ＶＤＣ２が供給される回路には、制御回路８８０のＮＡＮＤ回路８８１、ＮＯＴ回路８８２、レベルシフト回路８８３等も含まれる。

次に、図４を参照して、この電源回路の動作が説明される。昇圧クロックＣＬＫがＬｏｗのとき（図４（ａ））、ＮＡＮＤ回路８８１の出力はＨｉｇｈになり、トランジスタ８９１とトランジスタ８９３とはオン状態になり、トランジスタ８９２とトランジスタ８９４とはオフ状態になる。したがって、昇圧コンデンサ８９７に供給電圧ＶＤＣが印加され、充電電圧ＶＣが供給電圧ＶＤＣと等しくなるまで充電される（図４（ｂ））。

昇圧クロックＣＬＫがＨｉｇｈのとき（図４（ａ））、比較結果ＶＣＴＬがＨｉｇｈであると、ＮＯＴ回路８８２の出力はＨｉｇｈになる。出力電圧ＶＤＣ２が放電されて所定の電圧Ｖ２より低い電圧になっているため（図４（ｄ））、比較回路８７０の出力はＨｉｇｈになっており、ＮＡＮＤ回路８８１の出力はＬｏｗになる。したがって、トランジスタ８９１およびトランジスタ８９３はオフ状態に、トランジスタ８９２およびトランジスタ８９４はオン状態になる。即ち、昇圧コンデンサ８９７とトランジスタ８９１との接続ノードには、トランジスタ８９２を介して供給電圧ＶＤＣが印加され、その接続ノードの電圧ＶＣ⁻は図４（ｃ）に示されるように、電圧ＶＤＣになる。したがって、昇圧コンデンサ８９７とトランジスタ８９３との接続ノードは、供給電圧ＶＤＣ分だけ昇圧される。昇圧コンデンサ８９７の電圧をＶＣとすると、昇圧コンデンサ８９７とトランジスタ８９３との接続ノードの電圧ＶＣ^＋は、ＶＤＣ＋ＶＣとなる（図４（ｂ））。昇圧コンデンサ８９７とトランジスタ８９３との接続ノードは、トランジスタ８９４を介して平滑コンデンサ８９９に接続され、電圧ＶＤＣ２＝（ＶＤＣ＋ＶＣ）が供給される。充電電圧ＶＣは、供給電圧ＶＤＣと等しくなるまで充電されているため、出力電圧ＶＤＣ２は瞬間的に電圧ＶＤＣの２倍の電圧になる（図４（ｄ））。

比較器８７３は、出力電圧ＶＤＣ２が抵抗素子８７１、８７２により分圧された比較電圧ＶＣＭＰと基準電圧ＶＲとを比較する。比較器８７３の出力は、比較電圧ＶＣＭＰが基準電圧ＶＲより低いとき（ＶＣＭＰ＜ＶＲ）、Ｈｉｇｈになり、比較電圧ＶＣＭＰが基準電圧ＶＲ以上になると（ＶＣＭＰ≧ＶＲ）、Ｌｏｗになる。比較回路８７０の出力がＨｉｇｈであると、制御回路８８０のＮＡＮＤ回路８８１の出力がＬｏｗになり、昇圧回路８９０は放電を継続する。比較回路８７０の出力がＬｏｗになると、ＮＡＮＤ回路８８１の出力はＨｉｇｈとなって、昇圧回路８９０は放電を停止する。

昇圧回路８９０が充電状態から放電状態に切り替わった瞬間に出力電圧ＶＤＣ２がＶＤＣの２倍の電圧になるため、比較回路８７０の出力はＬｏｗとなり、昇圧回路８９０は、放電状態から充電状態に切り替わる。平滑コンデンサ８９９に蓄えられた電荷が放電し、出力電圧ＶＤＣ２は、負荷回路の電力消費に応じて徐々に低下する。出力電圧ＶＤＣ２を分圧して得られる比較電圧ＶＣＭＰが基準電圧ＶＲを下回ると、比較回路８７０の出力はＨｉｇｈになり、昇圧回路８９０は放電状態になる。

この電源回路では、上記のように、出力電圧ＶＤＣ２は、その分圧された比較電圧ＶＣＭＰが基準電圧ＶＲと等しくなるように制御される。したがって、この電源回路は、供給電圧ＶＤＣが変動しても設定を変更することなしに出力電圧ＶＤＣ２を所定の電圧Ｖ２にすることができる。しかし、昇圧コンデンサ８９７は、充電期間に供給電圧ＶＤＣまで充電されるため、出力電圧ＶＤＣ２は、図４（ｄ）に示されるように、放電開始直後に所定の電圧Ｖ２を超えて供給電圧ＶＤＣの２倍近い電圧になる。即ち、この瞬間の出力電圧ＶＤＣ２に耐えるように、出力電圧ＶＤＣ２が供給される素子は、耐圧を高くしておく必要がある。また、この瞬間的な出力電圧ＶＤＣ２の上昇は、ランダムに発生するノイズとなる。出力電圧ＶＤＣ２は、図５に示されるように、ソースドライバの電源であり、このノイズはソースドライバの出力に影響を及ぼす。ソースドライバ出力の揺れが、パネル表示周波数と同期していない場合、表示に横縞などを発生させる原因になり、表示画質が劣化する。

特開２００５−２０９２２号公報 特開２００５−２７８３８３号公報

上述のように、従来の電源回路では、広い供給電圧の範囲において、所定の出力電圧を得るためには、供給電圧に応じて設定を変更する必要があったり、ノイズが発生したり、素子耐圧を超えたりすることがあった。

本発明は、設定を変更することなしに、広い範囲の供給電圧から所定の出力電圧を得る電源回路を提供する。

以下に、［発明を実施するための最良の形態］で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明の観点では、昇圧電源回路は、昇圧コンデンサ（２１）と、第１スイッチ（１３）と、第２スイッチ（１２）と、加算比較回路（６０、７０）と、制御回路（８０）とを具備する。第１スイッチ（１３）は、昇圧コンデンサ（２１）に第１電圧（ＶＤＣ）を印加して充電する。第２スイッチ（１２）は、充電された昇圧コンデンサ（２１）に第２電圧（ＶＤＣ）を直列に接続して昇圧する。加算比較回路（６０、７０）は、充電しているときの昇圧コンデンサ（２１）の電圧と第２電圧とを加算して所定の閾値と比較する。制御回路（８０）は、加算比較回路（６０、７０）の比較結果に基づいて、第１スイッチ（１３）の開閉を制御する。第１電圧と第２電圧とは同じ電圧であってもよい。

本発明の他の観点では、昇圧電圧制御方法は、充電ステップと、昇圧ステップと、加算ステップと、比較ステップと、制御ステップとを具備する。充電ステップでは、昇圧コンデンサに第１電圧が印加されて充電される。昇圧ステップでは、充電された昇圧コンデンサに第２電圧が直列に接続されて昇圧される。加算ステップでは、充電しているときの昇圧コンデンサの電圧と第２電圧とが加算され、加算結果が出力される。比較ステップでは、加算結果と所定の閾値とが比較され、比較結果が出力される。制御ステップでは、比較結果に基づいて、昇圧コンデンサへの充電が停止される。

また、本発明の他の観点では、昇圧電源回路は、昇圧コンデンサ（２１）と、第１スイッチ（１３）と、第２スイッチ（１２）と、加算比較回路（６０、７０）と、制御回路（８０）とを具備する。第１スイッチ（１３）は、抵抗部（３３）を介して第１電圧（ＶＤＣ）を昇圧コンデンサ（２１）に印加して充電する。第２スイッチ（１２）は、充電された昇圧コンデンサ（２１）に第２電圧（ＶＤＣ）を直列に接続して昇圧する。加算比較回路（６０、７０）は、充電しているときの昇圧コンデンサ（２１）の電圧と第２電圧とを加算して所定の閾値と比較する。制御回路（８０）は、加算比較回路（６０、７０）の比較結果に基づいて、第１スイッチ（１３）の開閉を制御する。第１電圧と第２電圧とは同じ電圧であってもよい。

さらに、本発明の他の観点では、昇圧電圧制御方法は、充電ステップと、昇圧ステップと、加算ステップと、比較ステップと、制御ステップとを具備する。充電ステップでは、抵抗部を介して昇圧コンデンサに第１電圧が印加されて充電される。昇圧ステップでは、充電された昇圧コンデンサに第２電圧が直列に接続されて昇圧される。加算ステップでは、充電しているときの昇圧コンデンサの電圧と第２電圧とが加算され、加算結果が出力される。比較ステップでは、加算結果と所定の閾値とが比較され、比較結果が出力される。制御ステップでは、比較結果に基づいて、昇圧コンデンサへの充電が停止される。

本発明によれば、設定を変更することなしに広い範囲の供給電圧から所定の出力電圧を得る電源回路を提供することができる。

図を参照して、本発明を実施するための最良の形態が説明される。図６は、本発明の実施の形態に係る液晶表示装置の構成を示すブロック図である。液晶表示装置９００は、液晶表示パネル９０１、データ側駆動回路９０２、走査側駆動回路９０３、電源回路９０４、表示制御回路９０５を備える。

液晶表示パネル９０１は、図６の横方向に配列されて縦方向に延びるデータ線９０６と、縦方向に配列されて横方向に延びる走査線９０７とを備える。データ線９０６と走査線９０７との交点に画素が形成され、各画素は、単色の場合、図６に示されるように、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）９０８、画素容量９０９、液晶素子９１０とを備える。ＴＦＴ９０８のゲートは走査線９０７に接続され、ソース（ドレイン）はデータ線９０６に接続されている。また、ＴＦＴ９０８のドレイン（ソース）は、画素容量９０９及び液晶素子９１０に接続され、画素容量９０９及び液晶素子９１０の他端はコモン電極ＣＯＭに接続されている。液晶素子９１０は、容量性の素子であり、画素容量９０９および液晶素子９１０を合わせてパネル容量と称することにする。また、多色の液晶表示パネルの場合には、各画素はＲ、Ｇ、Ｂのドットの集合になり、各ドットに対してＴＦＴ９０８、画素容量９０９、液晶素子９１０とを備える。液晶表示パネルの動作は基本的には同じである。

データ側駆動回路９０２は、デジタル画像信号（以下データと称する）に基づいて生成されるアナログ信号電圧（階調電圧）を出力し、データ線９０６を駆動する。走査側駆動回路９０３は、ＴＦＴ９０８の選択／非選択電圧を出力し、走査線９０７を駆動する。電源回路９０４は、アナログ信号電圧を出力するデータ側駆動回路９０２や選択／非選択電圧を出力する走査側駆動回路９０３に電源電圧を供給する。表示制御回路９０５は、データ線９０６および走査線９０７を駆動するタイミング信号と電源回路９０４の昇圧動作を制御するタイミング信号とを生成し、走査側駆動回路９０３、データ側駆動回路９０２および電源回路９０４を制御する。表示制御回路９０５からタイミング信号として、電源回路９０４に表示クロック信号ＤＣＣＬＫが供給される。

図７を参照して、第１の実施の形態に係る電源回路が説明される。電源回路は、図７に示されるように、昇圧回路１０、加算回路６０、比較回路７０、制御回路８０、トランスファゲート４０、平滑コンデンサ９０を具備し、負荷回路（図示せず）に出力電圧ＶＤＣ２を供給する。

昇圧回路１０は、トランジスタ１１〜１４と、昇圧コンデンサ２１とを備える。トランジスタ１１とトランジスタ１３とは、供給電圧ＶＤＣにより昇圧コンデンサ２１を充電するスイッチである。トランジスタ１２は、充電された昇圧コンデンサ２１を供給電圧ＶＤＣと直列に接続して昇圧するスイッチである。トランジスタ１４は、昇圧コンデンサ２１に蓄えられた電荷を昇圧された電圧で放電するスイッチである。トランスファゲート４０は、２つのトランジスタ及びＮＯＴ回路を含み、充電中の昇圧コンデンサ２１の電圧ＶＣを取り出すスイッチである。

加算回路６０は、演算増幅器６８と抵抗素子６１、６２、６４、６５とを備え、トランスファゲート４０を介して取り出した昇圧コンデンサ２１の電圧ＶＣと、供給電圧ＶＤＣとを加算する。加算回路６０は、加算結果を比較回路７０に出力する。比較回路７０は、比較器７８と抵抗素子７１、７２とを備え、加算回路６０の出力電圧と基準電圧ＶＲＥＦとを比較する。比較結果は、制御回路８０に出力される。制御回路８０は、ＮＡＮＤ回路８１、レベルシフト回路８２、ＮＯＴ回路８３を備え、比較回路７０の比較結果に基づいて、昇圧回路１０の各トランジスタ（スイッチ）およびトランスファゲート４０のオン／オフを制御する。

昇圧回路１０の出力は、平滑コンデンサ９０によって平滑化され、負荷回路に供給される。平滑化された出力電圧ＶＤＣ２が供給される回路には、制御回路８０のＮＡＮＤ回路８１、レベルシフト回路８２、ＮＯＴ回路８３、加算回路６０の演算増幅器６８等も含まれる。

図８を参照して、第１の実施の形態に係る電源回路の動作が説明される。

昇圧クロックＤＣＣＬＫは、図８（ａ）に示されるように、表示装置の表示用クロックに同期するクロック信号である。電源回路は、この昇圧クロックＤＣＣＬＫに同期して動作する。

比較回路７０の出力ＶＣＴＬがＨｉｇｈであって（図８（ｂ））、昇圧クロックＤＣＣＬＫがＬｏｗのとき、即ち、図８の左端の状態であるとする。ＮＯＴ回路８３の出力がＨｉｇｈ、ＮＡＮＤ回路８１の出力がＬｏｗであるから、トランジスタ１１とトランジスタ１３とがオン状態になり、トランジスタ１２とトランジスタ１４とがオフ状態になる。したがって、昇圧コンデンサ２１は、トランジスタ１１、１３を介して供給電圧ＶＤＣが供給され、充電が開始される。図８（ｃ）に示されるように、昇圧コンデンサ２１とトランジスタ１３との接続ノードの電圧ＶＣ^＋は、充電期間の開始とともに上昇する。

このとき、トランスファゲート４０はオン状態であり、充電中の昇圧コンデンサ２１の電圧ＶＣを加算回路６０に出力する。加算回路６０は、充電されて上昇する電圧ＶＣと供給電圧ＶＤＣとを加算する。即ち、加算結果は、昇圧コンデンサ２１の放電が開始されるときの電圧ＶＣ^＋に対応することになる。抵抗素子６１および抵抗素子６２の抵抗値が等しく、抵抗素子６４の抵抗値をＲ６４、抵抗素子６５の抵抗値をＲ６５とすると、加算回路６０の出力電圧ＶＡＤＤは、
ＶＡＤＤ＝（１＋Ｒ６５／Ｒ６４）・（ＶＤＣ＋ＶＣ）／２ …（１）
となる。

この加算回路６０の出力電圧ＶＡＤＤは、比較回路７０に入力される。比較回路７０では、電圧ＶＡＤＤは抵抗素子７１、７２により分圧され、比較器７８は分圧された電圧ＶＣＭＰと基準電圧ＶＲＥＦとを比較する。抵抗素子７１の抵抗値をＲ７１、抵抗素子７２の抵抗値をＲ７２とすると、電圧ＶＣＭＰは、
ＶＣＭＰ＝ＶＡＤＤ・Ｒ７２／（Ｒ７１＋Ｒ７２） …（２）
となる。比較器７８は、ＶＣＭＰ＜ＶＲＥＦのときＨｉｇｈを出力し、ＶＣＭＰ≧ＶＲＥＦのときＬｏｗを出力する。即ち、比較回路７０は、昇圧コンデンサ２１の充電電圧ＶＣが所定の電圧値Ｖ１より低いとき、比較結果ＶＣＴＬとしてＨｉｇｈを制御回路８０に出力する。充電が進んで充電電圧が所定の電圧値Ｖ１を超えると、比較回路７０はＬｏｗを出力する。

制御回路８０は、比較回路７０の比較結果ＶＣＴＬをレベルシフト回路８２によりレベル変換し、ＮＡＮＤ回路８１に入力する。ＮＡＮＤ回路８１は、ＮＯＴ回路８３の出力がＨｉｇｈであるから、比較結果ＶＣＴＬがＨｉｇｈのときはＬｏｗを出力してトランジスタ１３をオンする。トランジスタ１３がオン状態になって、昇圧コンデンサ２１の充電が進むと比較結果ＶＣＴＬがＬｏｗになり、ＮＡＮＤ回路８１がＨｉｇｈを出力してトランジスタ１３をオフ状態にする。したがって、昇圧コンデンサ２１の充電電圧ＶＣが所定の電圧Ｖ１を超えると、トランジスタ１３がオフするため昇圧コンデンサ２１の充電が停止される。このように、昇圧クロックＤＣＣＬＫがＬｏｗのときは、昇圧回路１０は充電状態にあり、昇圧コンデンサ２１を所定の電圧Ｖ１まで充電する。

昇圧クロックＤＣＣＬＫがＨｉｇｈになると、ＮＯＴ回路８３の出力がＬｏｗになり、ＮＡＮＤ回路８１の出力がＨｉｇｈになる。したがって、トランジスタ１１とトランジスタ１３とがオフ状態になり、トランジスタ１２とトランジスタ１４とがオン状態になる。昇圧コンデンサ２１とトランジスタ１１との接続ノードに、トランジスタ１２を介して供給電圧ＶＤＣが供給される。したがって、昇圧コンデンサ２１とトランジスタ１１との接続ノードの電圧Ｖ⁻は、図８（ｄ）に示されるように、一気に電圧ＶＤＣまで引き上げられる。したがって、トランジスタ１３に接続されているノードの電圧ＶＣ^＋は、図８（ｃ）に示されるように、電圧Ｖ１から電圧Ｖ２に持ち上げられる。同時に、昇圧コンデンサ２１とトランジスタ１３との接続ノードが、トランジスタ１４を介して平滑コンデンサ９０に接続され、平滑コンデンサ９０が充電される。即ち、負荷回路に平滑コンデンサ９０を介して電圧ＶＤＣ２＝（ＶＣ＋ＶＤＣ）が供給されることになる。

昇圧回路１０は、平滑コンデンサ９０を充電しながら負荷回路に電圧を供給するため、出力電圧ＶＤＣ２は、図８（ｅ）に示されるように、電圧Ｖ２まで上昇する前に降下し始める。このとき、トランスファゲート４０はオフ状態になり、加算回路６０の状態は変化しない。昇圧コンデンサ２１に蓄えられた電荷が平滑コンデンサ９０、負荷回路に移動するため、出力電圧ＶＤＣ２は、徐々に下がっていく。なお、昇圧コンデンサ２１の電圧ＶＣは、電荷が放電されて、図８（ｃ）に破線で示されるように、徐々に低下する。このように、昇圧クロックＤＣＣＬＫがＨｉｇｈのとき、昇圧回路１０は放電状態になる。

上述のように、電源回路は動作するが、出力電圧ＶＤＣ２の初期の電圧が所望の電圧値Ｖ２になるためには、充電期間中に昇圧コンデンサ２１の電圧ＶＣが電圧値Ｖ１になるまで充電されるとよい。ＶＤＣ＋ＶＣ＝Ｖ２となるように電圧ＶＣまで充電され、比較回路７０が昇圧コンデンサ２１の充電を停止させていればよい。即ち、ＶＣＭＰ＝ＶＲＥＦとなっていればよい。これらを上記の（１）式、（２）式に代入し、
（１＋Ｒ６５／Ｒ６４）・Ｖ２／２＝ＶＲＥＦ・（Ｒ７１＋Ｒ７２）／Ｒ７２ …（３）
が導き出される。

（３）式を満たすように、Ｒ６４、Ｒ６５、Ｒ７１、Ｒ７２を設定することにより、出力電圧ＶＤＣ２の初期の電圧が所望の電圧値Ｖ２になるように、昇圧コンデンサ２１は電圧値Ｖ１まで充電される。例えば、Ｒ６４＝Ｒ６５、Ｒ７１＝Ｒ７２とすると、Ｖ２＝２・ＶＲＥＦとなり、出力電圧は基準電圧の２倍に設定される。したがって、基準電圧ＶＲＥＦを所望の電圧値Ｖ２の１／２に設定しておけばよいことになる。このとき、昇圧コンデンサ２１の電圧ＶＣは、放電開始時に所望の電圧値Ｖ２を超えるまで充電されることはない。また、加算回路６０によって充電電圧ＶＣに供給電圧ＶＤＣが加算された電圧を比較対象とするため、供給電圧ＶＤＣが変わっても昇圧コンデンサ２１の充電電圧ＶＣは、放電開始時に所定の電圧値Ｖ２を超えない。

なお、図９に加算回路６０および比較回路７０の他の構成が示される。演算増幅器（比較器）の入力に、抵抗素子６１、６２を介して充電電圧ＶＣおよび供給電圧ＶＤＣを接続し、加算回路６０と比較回路７０とを併合する。原理的にはこのような回路でも動作は可能であるが、図７に示されるように、加算回路６０および比較回路７０を組み合わせた回路が好ましい。

上述のように、加算回路６０、比較回路７０および制御回路８０により、昇圧コンデンサ２１の充電電圧ＶＣは、ＶＣ＋ＶＤＣ＝Ｖ２となるように調整される。そのため、電力消費による変動はあるが、供給電圧ＶＤＣが変化しても出力電圧ＶＤＣ２は一定（Ｖ２）になる。例えば、供給電圧ＶＤＣ＝３．０ボルト、出力電圧ＶＤＣ２＝５．０ボルトに設定された電源回路において、供給電圧ＶＤＣと出力電圧ＶＤＣ２との関係は、図１０に示されるようになる。

したがって、低い供給電圧から高い供給電圧まで設定の変更なしに使用することが可能になる。また、出力電圧ＶＤＣ２の目標電圧値Ｖ２を素子耐圧以下に設定することにより、素子耐圧を超えることはない。さらに、充電期間中に昇圧コンデンサ２１に供給電圧ＶＤＣが接続されるため、図８（ｅ）に示されるように、放電周期は表示クロックに同期する。したがって、昇圧出力にノイズが発生せず、横縞などの表示画質の劣化が起きない。

図１１に、第２の実施の形態に係る電源回路の回路図が示される。この電源回路は、昇圧回路１００と、加算回路６０と、比較回路７０と、制御回路１８０と、トランスファゲート１４０、２４０と、平滑コンデンサ９０とを具備し、負荷回路（図示せず）に出力電圧ＶＤＣ２を供給する。

昇圧回路１００は、トランジスタ１１１〜１１４と昇圧コンデンサ１２１とを含む第１の昇圧回路と、トランジスタ２１１〜２１４と昇圧コンデンサ２２１とを含む第２の昇圧回路とを備える。第１の昇圧回路および第２の昇圧回路は、第１の実施の形態において説明された昇圧回路１０と同じ構成であり、同じように動作する。

第１の昇圧回路において、トランジスタ１１１とトランジスタ１１３とは、供給電圧ＶＤＣにより昇圧コンデンサ１２１を充電するスイッチである。トランジスタ１１２とトランジスタ１１４とは、昇圧コンデンサ１２１に蓄えられた電荷を供給電圧ＶＤＣで持ち上げて放電し、平滑コンデンサ９０に出力電圧ＶＤＣ２を供給するスイッチである。トランスファゲート１４０は、２つのトランジスタ及びＮＯＴ回路を含み、充電中の昇圧コンデンサ１２１の電圧ＶＣ１を取り出すスイッチである。

第２の昇圧回路において、トランジスタ２１１とトランジスタ２１３とは、供給電圧ＶＤＣにより昇圧コンデンサ２２１を充電するスイッチである。トランジスタ２１２とトランジスタ２１４とは、昇圧コンデンサ２２１に蓄えられた電荷を供給電圧ＶＤＣで持ち上げて放電し、平滑コンデンサ９０に出力電圧ＶＤＣ２を供給するスイッチである。トランスファゲート２４０は、２つのトランジスタ及びＮＯＴ回路を含み、充電中の昇圧コンデンサ２２１の電圧ＶＣ２を取り出すスイッチである。

加算回路６０は、演算増幅器６８と抵抗素子６１〜６５とを備える。トランスファゲート１４０が導通状態のとき、加算回路６０は、トランスファゲート１４０を介して取り出した昇圧コンデンサ１２１の電圧と供給電圧ＶＤＣとを加算して出力する。トランスファゲート２４０が導通状態のとき、加算回路６０は、トランスファゲート２４０を介して取り出した昇圧コンデンサ２２１の電圧と供給電圧ＶＤＣとを加算して出力する。比較回路７０は、比較器７８と抵抗素子７１、７２とを備え、加算回路６０の出力電圧と基準電圧ＶＲＥＦとを比較する。比較結果は、制御回路１８０に出力される。

制御回路１８０は、ＮＡＮＤ回路１８１、２８１と、レベルシフト回路１８２、２８２と、ＡＮＤ回路１８６、２８６と、ＮＯＴ回路１８３、１８７とを備える。制御回路１８０は、比較回路７０の比較結果に基づいて、昇圧回路１００の各トランジスタ（スイッチ）およびトランスファゲート１４０、２４０のオン／オフを制御する。ＡＮＤ回路１８６、２８６とＮＯＴ回路１８７は、昇圧クロックＤＣＣＬＫに同期して、第１の昇圧回路と第２の昇圧回路とが交互に充電期間と昇圧出力期間とを繰り返すように制御し、それぞれの充電期間の比較結果を対応するＮＡＮＤ回路１８１、２８１に与える。

昇圧回路１００の出力は、平滑コンデンサ９０によって平滑化され、負荷回路に供給される。平滑化された出力電圧ＶＤＣ２が供給される回路には、制御回路１８０のＮＡＮＤ回路１８１、２８１、レベルシフト回路１８２、２８２、ＮＯＴ回路１８３、加算回路６０の演算増幅器６８等も含まれる。

第２の実施の形態に係る電源回路の動作が説明される。
比較回路７０の出力がＨｉｇｈであるとする。昇圧クロックＤＣＣＬＫがＬｏｗのとき、ＮＯＴ回路１８３はＨｉｇｈを出力し、トランジスタ１１１をオン状態に、トランジスタ１１２及び１１４をオフ状態にする。ＮＯＴ回路１８７の出力がＨｉｇｈになるため、ＡＮＤ回路１８６はＨｉｇｈを出力し、ＮＡＮＤ回路１８１はＬｏｗを出力してトランジスタ１１３をオン状態にする。したがって、昇圧コンデンサ１２１は、トランジスタ１１１、１１３を介して供給電圧ＶＤＣに接続され、充電される。昇圧コンデンサ２１とトランジスタ１３との接続ノードの電圧ＶＣ^＋は、充電期間の開始とともに上昇する。

このとき、トランスファゲート１４０は、オン状態であり、充電中の昇圧コンデンサ２１の電圧ＶＣ１を加算回路６０に出力する。トランスファゲート２４０はオフ状態であり、加算回路６０は、充電されて上昇する電圧ＶＣ１と供給電圧ＶＤＣとを加算する。即ち、加算結果は、昇圧コンデンサ１２１の放電が開始されるときの電圧ＶＣ^＋に対応することになる。

加算回路６０の加算結果は、比較回路７０に入力される。比較回路７０では、加算結果は抵抗素子７１、７２により分圧され、比較器７８は分圧された電圧ＶＣＭＰと基準電圧ＶＲＥＦとを比較する。比較回路７０は、昇圧コンデンサ１２１の充電電圧が所定の電圧値Ｖ１より低いとき、比較結果としてＨｉｇｈを制御回路８０に出力する。充電が進んで充電電圧が所定の電圧値Ｖ１を超えると、比較回路７０はＬｏｗを出力する。

比較結果がＬｏｗになると、制御回路１８０のＡＮＤ回路１８６はＬｏｗを出力する。ＡＮＤ回路１８６の出力は、レベルシフト回路１８２によりレベル変換されてＮＡＮＤ回路１８１に入力される。ＮＡＮＤ回路１８１はＨｉｇｈを出力し、トランジスタ１１３をオフ状態にする。したがって、昇圧コンデンサ１２１の充電電圧ＶＣ１が所定の電圧Ｖ１を超えると、トランジスタ１１３がオフするため充電状態が停止される。

一方、第２の昇圧回路では、昇圧クロックＤＣＣＬＫがＬｏｗであるから、ＮＡＮＤ回路２８１はＨｉｇｈを出力し、トランジスタ２１１及び２１３はオフ状態、トランジスタ２１２及び２１４はオン状態である。昇圧コンデンサ２２１とトランジスタ２１１との接続ノードは、トランジスタ２１２を介して供給電圧ＶＤＣが供給され、昇圧コンデンサ２２１とトランジスタ２１３との接続ノードは、トランジスタ２１４を介して平滑コンデンサ９０に接続され、出力電圧ＶＤＣ２を供給する。即ち、第２の昇圧回路は、昇圧クロックＤＣＣＬＫがＬｏｗのとき放電状態にある。

昇圧クロックＤＣＣＬＫがＨｉｇｈのとき、ＮＯＴ回路１８３はＬｏｗを出力し、ＮＡＮＤ回路１８１はＨｉｇｈを出力する。したがって、第１の昇圧回路のトランジスタ１１１、１１３はオフ状態になり、トランジスタ１１２、１１４はオン状態になる。昇圧コンデンサ１２１とトランジスタ１１１との接続ノードに、トランジスタ１１２を介して供給電圧ＶＤＣが供給され、昇圧コンデンサ２２１とトランジスタ１１３との接続ノードは、トランジスタ１１４を介して平滑コンデンサ９０に接続され、出力電圧ＶＤＣ２を供給する。即ち、第１の昇圧回路は、放電状態に切り替わる。

一方、第２の昇圧回路では、比較回路７０の出力がＨｉｇｈであると、ＡＮＤ回路２８６がＨｉｇｈを出力し、ＮＡＮＤ回路２８１がＬｏｗを出力するため、トランジスタ２１１、２１３がオン状態になり、トランジスタ２１２、２１４はオフ状態になる。したがって、昇圧コンデンサ２２１は、供給電圧ＶＤＣにより充電される。このとき、トランスファゲート２４０はオン状態であるため、昇圧コンデンサ２２１の電圧ＶＣ２は、トランスファゲート２４０を介して加算回路６０に供給される。また、トランスファゲート１４０はオフ状態であるため、加算回路６０は、昇圧コンデンサ２２１の電圧ＶＣ２と、供給電圧ＶＤＣとを加算する。比較回路７０は、加算回路６０の出力電圧を抵抗素子７１、７２により電圧ＶＣＭＰを得て、基準電圧ＶＲＥＦと比較する。

比較回路７０は、昇圧コンデンサ２２１の電圧ＶＣ２が所定の電圧Ｖ１より低いとき、比較結果としてＨｉｇｈを出力し、電圧ＶＣ２が所定の電圧を超えるとＬｏｗを出力する。比較回路７０がＬｏｗを出力すると、制御回路１８０のＡＮＤ回路２８６はＬｏｗを出力し、ＮＡＮＤ回路２８１がＨｉｇｈを出力する。したがって、トランジスタ２１３はオフ状態になって、昇圧コンデンサ２２１の充電が停止される。

このように、第１の昇圧回路は、昇圧クロックＤＣＬＫがＬｏｗの期間を充電期間とし、昇圧クロックＤＣＣＬＫがＨｉｇｈの期間を昇圧出力期間とする。第２の昇圧回路は、昇圧クロックＤＣＣＬＫがＨｉｇｈの期間を充電期間とし、昇圧クロックＤＣＣＬＫがＬｏｗの期間を昇圧出力期間とする。したがって、昇圧回路１００は、第１の昇圧回路と第２の昇圧回路とが互いに補完するように動作し、負荷電流に対して昇圧出力電圧ＶＤＣ２の低下が少ない（電源能力が高い）回路となる。

充電されている昇圧コンデンサ１２１または２２１の電圧と供給電圧ＶＤＣとが加算され、加算結果に応じてトランジスタ１１３またはトランジスタ２１３がオン／オフされるため、出力電圧ＶＤＣ２が素子耐圧を超えることはない。また、低い供給電圧から高い供給電圧まで設定の変更なしに使用することが可能になる。さらに、放電周期は昇圧クロックＤＣＣＬＫに同期するため、昇圧出力にノイズが発生せず、横縞などの表示画質の劣化が起きない。

図１２に、第３の実施の形態に係る電源回路の回路図が示される。この電源回路は、昇圧回路２０と、加算回路６０と、比較回路７０と、制御回路８０と、トランスファゲート４０、４１と、平滑コンデンサ９０とを具備し、負荷回路（図示せず）に出力電圧ＶＤＣ２を供給する。

昇圧回路２０は、トランジスタ１１〜１７と、昇圧コンデンサ２１〜２２を備える。トランジスタ１１とトランジスタ１３とは、昇圧コンデンサ２１に供給電圧ＶＤＣを印加して充電するスイッチである。トランジスタ１２は、昇圧コンデンサ２１に供給電圧ＶＤＣを直列に接続して、昇圧コンデンサ２１に蓄えられた電荷を昇圧するスイッチである。トランスファゲート４０は、２つのトランジスタ及びＮＯＴ回路を含み、充電中の昇圧コンデンサ２１の電圧ＶＣ１を取り出すスイッチである。トランジスタ１５とトランジスタ１６とは、供給電圧ＶＤＣを印加して昇圧コンデンサ２２を充電するスイッチである。トランジスタ１４は、昇圧コンデンサ２２に蓄えられた電荷を、トランジスタ１２によって昇圧された昇圧コンデンサ２１の電圧ＶＣ１で昇圧するスイッチである。トランジスタ１７は、昇圧コンデンサ２２に蓄えられた電荷を放電し、平滑コンデンサ９０に出力電圧ＶＤＣ２を供給するスイッチである。トランスファゲート４１は、２つのトランジスタ及びＮＯＴ回路を含み、充電中の昇圧コンデンサ２２の電圧ＶＣ２を取り出すスイッチである。

加算回路６０は、演算増幅器６８と抵抗素子６１〜６５とを備え、トランスファゲート４０を介して取り出した昇圧コンデンサ２１の電圧ＶＣ１と、昇圧コンデンサ２２の電圧ＶＣ２と、供給電圧ＶＤＣとを加算する。比較回路７０は、比較器７８と抵抗素子７１、７２とを備え、加算回路６０の出力電圧と基準電圧ＶＲＥＦとを比較する。比較結果は、制御回路８０に出力される。制御回路８０は、ＮＡＮＤ回路８１、レベルシフト回路８２、ＮＯＴ回路８３を備える。制御回路８０は、昇圧クロックＤＣＣＬＫ及び比較回路７０の比較結果に基づいて、昇圧回路２０の各トランジスタ（スイッチ）およびトランスファゲート４０、４１のオン／オフを制御する。

昇圧回路２０の出力は、平滑コンデンサ９０によって平滑化され、負荷回路に供給される。平滑化された出力電圧ＶＤＣ２が供給される回路には、制御回路８０のＮＡＮＤ回路８１、レベルシフト回路８２、ＮＯＴ回路８３、加算回路６０の演算増幅器６８等も含まれる。

第３の実施の形態に係る電源回路の動作が説明される。
比較回路７０の出力ＶＣＴＬがＨｉｇｈであるとする。昇圧クロックＤＣＣＬＫがＬｏｗのとき、ＮＯＴ回路８３の出力がＨｉｇｈ、ＮＡＮＤ回路８１の出力がＬｏｗであるから、トランジスタ１１、１３、１５、１６がオン状態になり、トランジスタ１２、１４、１７がオフ状態になる。したがって、昇圧コンデンサ２１はトランジスタ１１、１３を介して、昇圧コンデンサ２２はトランジスタ１５、１６を介して供給電圧ＶＤＣが供給され、充電される。

このとき、トランスファゲート４０及びトランスファゲート４１はオン状態であり、充電中の昇圧コンデンサ２１及び２２の充電電圧ＶＣ１、ＶＣ２を加算回路６０に出力する。加算回路６０は、昇圧コンデンサ２１の充電電圧ＶＣ１と昇圧コンデンサ２２の充電電圧ＶＣ２と供給電圧ＶＤＣとを加算して、出力電圧ＶＡＤＤを比較回路７０に出力する。抵抗素子６１〜６３の抵抗値が等しく、抵抗素子６４の抵抗値をＲ６４、抵抗素子６５の抵抗値をＲ６５とすると、加算回路６０の出力電圧ＶＡＤＤは、
ＶＡＤＤ＝（１＋Ｒ６５／Ｒ６４）・（ＶＣ１＋ＶＣ２＋ＶＤＣ）／３ …（４）
となる。

比較回路７０は、電圧ＶＡＤＤを抵抗素子７１、７２により分圧した電圧ＶＣＭＰと基準電圧ＶＲＥＦとを比較器７８により比較する。抵抗素子７１の抵抗値をＲ７１、抵抗素子７２の抵抗値をＲ７２とすると、電圧ＶＣＭＰは、
ＶＣＭＰ＝ＶＡＤＤ・Ｒ７２／（Ｒ７１＋Ｒ７２） …（５）
となる。したがって、比較器７８は、ＶＣＭＰ＜ＶＲＥＦのときＨｉｇｈを出力し、ＶＣＭＰ≧ＶＲＥＦのときＬｏｗを出力する。比較器７８の出力がＨｉｇｈのとき、制御回路８０のＮＡＮＤ回路８１の出力がＬｏｗとなり、昇圧回路２０は充電状態となる。比較器７８の出力がＬｏｗのとき、ＮＡＮＤ回路８１の出力がＨｉｇｈとなり、トランジスタ１３、１６がオフとなって昇圧コンデンサ２１、２２の充電を停止する。

昇圧クロックＤＣＣＬＫがＨｉｇｈになると、ＮＯＴ回路８３の出力がＬｏｗ、ＮＡＮＤ回路８１の出力がＨｉｇｈとなり、トランジスタ１１、１３、１５、１６がオフ、トランジスタ１２、１４、１７がオンとなる。したがって、供給電圧ＶＤＣ、昇圧コンデンサＣ２１、昇圧コンデンサＣ２２が直列接続になって、平滑コンデンサ９０に電圧ＶＤＣ＋ＶＣ１＋ＶＣ２が印加される。即ち、出力電圧ＶＤＣ２は、電圧ＶＤＣ＋ＶＣ１＋ＶＣ２となる。

所望の昇圧出力電圧ＶＤＣ２の電圧値をＶ３とすると、ＶＤＣ＋ＶＣ１＋ＶＣ２＝Ｖ３のとき、ＶＣＭＰ＝ＶＲＥＦとなればよいから、（４）式、（５）式にこれらを代入すると、次式が導き出せる。
（１＋Ｒ６５／Ｒ６４）・Ｖ３／３＝ＶＲＥＦ・（Ｒ７１＋Ｒ７２）／Ｒ７２ …（６）

この（６）式を満たすようにＲ６４、Ｒ６５、Ｒ７１、Ｒ７２を選定することにより、出力電圧ＶＤＣ２＝Ｖ３となるように、充電電圧ＶＣ１、ＶＣ２が調整される。

このように、第３の実施の形態に係る電源回路は、昇圧コンデンサを２個使用し、最大で供給電圧ＶＤＣの３倍の昇圧出力電圧を生成することができる回路である。このような回路においても、充電時に昇圧コンデンサ２１、２２に充電される電圧ＶＣ１、ＶＣ２と供給電圧ＶＤＣとを加算し、加算結果に応じてトランジスタ１３、１６のオン／オフを制御することにより、第１の実施の形態と同様の効果が得られる。

さらに昇圧コンデンサを増加して、昇圧倍率を上げる場合においても、充電期間の各昇圧コンデンサの充電電圧を全て加算し、加算結果に応じて各昇圧コンデンサに充電する電圧を供給するスイッチのオン／オフを制御することにより、同様の効果が得られる。

図１３に、第４の実施の形態に係る電源回路の回路図が示される。この電源回路は、昇圧回路３０と、加算回路６０と、比較回路７０と、制御回路８０と、トランスファゲート４０、４１と、平滑コンデンサ９０とを具備し、負荷回路（図示せず）に出力電圧ＶＤＣ２を供給する。

昇圧回路３０は、トランジスタ１１〜１８と、昇圧コンデンサ２１〜２３とを備える。トランジスタ１１、トランジスタ１３、トランジスタ１８は、昇圧コンデンサ２１と昇圧コンデンサ２３とを直列に接続して供給電圧ＶＤＣを印加し、充電するスイッチである。トランジスタ１２は、昇圧コンデンサ２１に供給電圧ＶＤＣを直列に接続して昇圧コンデンサ２１に蓄えられた電荷を昇圧するスイッチである。トランスファゲート４０は、２つのトランジスタ及びＮＯＴ回路を含み、充電中の昇圧コンデンサ２１の電圧ＶＣ１を取り出すスイッチである。トランジスタ１５とトランジスタ１６とは、供給電圧ＶＤＣを印加して昇圧コンデンサ２２を充電するスイッチである。トランジスタ１４は、昇圧コンデンサ２２に昇圧コンデンサ２１を直列に接続し、昇圧コンデンサ２２に蓄えられた電荷を昇圧コンデンサ２１の充電電圧ＶＣ１＋供給電圧ＶＤＣで昇圧するスイッチである。トランジスタ１７は、昇圧コンデンサ２２に蓄えられた電荷を放電し、平滑コンデンサ９０に出力電圧ＶＤＣ２を供給するスイッチである。トランスファゲート４１は、２つのトランジスタ及びＮＯＴ回路を含み、充電中の昇圧コンデンサ２２の電圧ＶＣ２を取り出すスイッチである。

加算回路６０は、演算増幅器６８と抵抗素子６１〜６５とを備え、トランスファゲート４０を介して取り出した昇圧コンデンサ２１の電圧ＶＣ１と、トランスファゲート４１を介して取り出した昇圧コンデンサ２２の電圧ＶＣ２と、供給電圧ＶＤＣとを加算する。比較回路７０は、比較器７８と抵抗素子７１、７２とを備え、加算回路６０の出力電圧と基準電圧ＶＲＥＦとを比較する。比較結果は、制御回路８０に出力される。制御回路８０は、ＮＡＮＤ回路８１、レベルシフト回路８２、ＮＯＴ回路８３、８４を備える。制御回路８０は、昇圧クロックＤＣＣＬＫ及び比較回路７０の比較結果に基づいて、昇圧回路３０の各トランジスタ（スイッチ）およびトランスファゲート４０、４１のオン／オフを制御する。

昇圧回路３０の出力は、平滑コンデンサ９０によって平滑化され、負荷回路に供給される。平滑化された出力電圧ＶＤＣ２が供給される回路には、制御回路８０のＮＡＮＤ回路８１、レベルシフト回路８２、ＮＯＴ回路８３および８４、加算回路６０の演算増幅器６８等も含まれる。

第４の実施の形態に係る電源回路の動作が説明される。
比較回路７０の出力がＨｉｇｈであるとする。昇圧クロックＤＣＣＬＫがＬｏｗのとき、ＮＯＴ回路８３の出力がＨｉｇｈ、ＮＡＮＤ回路８１の出力がＬｏｗであるから、トランジスタ１１、１３、１５、１６、１８がオン状態になり、トランジスタ１２、１４、１７がオフ状態になる。したがって、昇圧コンデンサ２１、２３は、トランジスタ１３を介して直列に接続され、トランジスタ１１、１８を介して供給電圧ＶＤＣが供給されて充電される。昇圧コンデンサ２１、２３は、それぞれ供給電圧ＶＤＣの１／２までの電圧に充電される。昇圧コンデンサ２２は、トランジスタ１５、１６を介して供給電圧ＶＤＣが供給されて供給電圧ＶＤＣまでの電圧に充電される。

このとき、トランスファゲート４０及び４１はオン状態であり、充電中の昇圧コンデンサ２１及び２２の充電電圧ＶＣ１、ＶＣ２を加算回路６０に出力する。加算回路６０は、昇圧コンデンサ２１の充電電圧ＶＣ１と昇圧コンデンサ２２の充電電圧ＶＣ２と供給電圧ＶＤＣとを加算して、出力電圧ＶＡＤＤを比較回路７０に出力する。比較回路７０は、抵抗素子７１、７２により出力電圧ＶＡＤＤを分圧して、基準電圧ＶＲＥＦと比較し、比較結果を制御回路８０に出力する。第３の実施の形態で説明されたように、制御回路８０は、比較結果に基づいてトランジスタ１６及び１８のオン／オフ状態を制御し、出力電圧ＶＤＣ２が所望の電圧になるように、充電電圧ＶＣ１及びＶＣ２を調整する。

昇圧クロックＤＣＣＬＫがＨｉｇｈのとき、昇圧コンデンサ２１と昇圧コンデンサ２２とはトランジスタ１４を介して直列に接続され、供給電圧ＶＤＣ＋充電電圧ＶＣ１＋充電電圧ＶＣ２なる電圧を、トランジスタ１７を介して平滑コンデンサ９０に供給する。

このように、本実施の形態に係る電源回路は、昇圧用のコンデンサを３個使用し、最大で供給電圧ＶＤＣの２．５倍の昇圧出力電圧を生成することができる。この回路においても、充電時に昇圧コンデンサ２１、２２に充電される電圧と、供給電圧ＶＤＣとを加算し、加算結果に応じてトランジスタ１６、１８のオン／オフを制御することにより、上記と同様の効果を得ることができる。

さらに、図１４を参照して、第５の実施の形態に係る電源回路が説明される。本実施の形態に係る電源回路は、図１４に示されるように、昇圧回路１０と、加算回路６０と、比較回路７０と、制御回路８０と、トランスファゲート４０と、平滑コンデンサ９０とを具備し、負荷回路（図示せず）に出力電圧ＶＤＣ２を供給する。昇圧回路１０、比較回路７０、制御回路８０、トランスファゲート４０は、第１の実施の形態に示される回路と同じである。加算回路６０は、演算増幅器６８と抵抗素子６１〜６５とを備え、昇圧コンデンサ２１の充電電圧ＶＣと供給電圧ＶＤＣと、さらに昇圧回路１０の出力ＶＤＣ２とを加算する。

抵抗素子６１〜６５の抵抗値をＲ６１〜Ｒ６５とし、Ｒ６１＝Ｒ６２＝Ｒ６３とすると、加算回路６０の出力ＶＡＤＤは、
ＶＡＤＤ＝（１＋Ｒ６５／Ｒ６４）×（ＶＣ＋ＶＤＣ＋ＶＤＣ２）／３ …（７）
となる。また、比較回路７０は、加算回路６０の出力ＶＡＤＤを抵抗素子７１、７２により分圧して比較電圧ＶＣＭＰを得る。抵抗素子７１、７２の抵抗値をＲ７１、Ｒ７２とすると、比較電圧ＶＣＭＰは、
ＶＣＭＰ＝ＶＡＤＤ×Ｒ７２／（Ｒ７１＋Ｒ７２） …（８）
となる。

したがって、比較回路７０は、ＶＣＭＰ＜ＶＲＥＦのときＨｉｇｈを出力し、ＶＣＭＰ≧ＶＲＥＦのときＬｏｗを出力する。比較回路７０の出力がＨｉｇｈのとき、制御回路８０のＮＡＮＤ回路８１の出力は、Ｌｏｗとなって充電を継続する。比較回路７０の出力がＬｏｗのとき、ＮＡＮＤ回路８１の出力はＨｉｇｈとなってトランジスタ１３をオフ状態にし、昇圧コンデンサ２１の充電を停止する。

昇圧クロックＤＣＣＬＫがＨｉｇｈのとき、トランジスタ１１、１３がオフ状態になり、トランジスタ１２、１４がオン状態になることにより、電圧ＶＣ＋ＶＤＣ＝ＶＤＣ２が平滑コンデンサ９０に供給される。所望の昇圧出力電圧値をＶ２とし、出力電圧ＶＤＣ２との差分（ＶＤＣ２の不足分）をΔＶ（＝Ｖ２−ＶＤＣ２）とすると、
Ｖ２＋ΔＶ＝ＶＣ＋ＶＤＣ …（９）
となれば、ΔＶを補える。このことから、この条件下で、ＶＣＭＰ＝ＶＲＥＦとなるように調整されると、所望の電圧Ｖ２が得られる。（７）〜（９）式から
（１＋Ｒ６５／Ｒ６４）×２×Ｖ２／３＝ＶＲＥＦ×（Ｒ７１＋Ｒ７２）／Ｒ７２ …（１０）
が導き出せる。したがって、（１０）式を満たすように、Ｒ７１、Ｒ７２、Ｒ６４、Ｒ６５を選定することにより、ＶＤＣ２＝Ｖ２となるように昇圧コンデンサ２１の充電電圧ＶＣが調整される。

第１から第４の実施の形態では、昇圧出力電圧ＶＤＣ２の影響を受けずに昇圧コンデンサに充電される電圧が決定される。本実施の形態では、充電期間中の出力電圧ＶＤＣ２を加えているため、（９）式に示されるように、出力電圧ＶＤＣ２が低下した分だけ充電電圧ＶＣが高くなるまで、昇圧コンデンサ２１は充電される。したがって、出力電圧ＶＤＣ２は、より所望の電圧値Ｖ２に近い電圧に保たれる。図１５に、負荷電流と昇圧出力電圧との関係が示される。図中の（ａ）は、図１４に示される電源回路の特性を示し、図中の（ｂ）は図７に示される電源回路の特性を示す。本実施の形態に係る電源回路の方が、より負荷電流による昇圧出力電圧の低下が少なく、能力の高い昇圧回路であることが分かる。

上述のように、チャージポンプ方式昇圧電源回路において、昇圧用のコンデンサの充電中の電圧を監視し、その電圧に応じてスイッチのオン／オフを制御することにより、低い供給電圧から高い供給電圧まで、素子耐圧を超えることなく所定の出力電圧を生成することが可能になる。また、充電期間のみスイッチを制御するため、昇圧出力にランダムなノイズを重畳させることはない。したがって、ノイズによる表示画面の横縞をなくすことができる。昇圧出力電圧も監視対象にすることにより、さらに、負荷電流による昇圧出力電圧の低下の少ない、より電流供給能力の高い昇圧回路が実現できる。

高い能力を得るために、昇圧回路内のトランジスタのオン抵抗を小さくすることが考えられる。その場合、昇圧コンデンサに充電を開始するときに短時間に大きな電流が各トランジスタに流れる。すなわち、図１６（ａ）に示されるように、電源（電圧ＶＤＣ）から電流ＩＶＤＣが昇圧回路１０に対して流れるため、電源を供給する配線の配線抵抗の影響を受け、昇圧回路１０やソースドライバ９２０に供給される電源電圧、接地電圧が揺れる。また、図１６（ｂ）に示されるように、供給される電源電圧が変動するため、ソースドライバ９２０に含まれるバイアス生成回路の出力が変動し、その変動がソースドライバ９２０の出力に現れる。

例えば、昇圧回路１０内の電圧は、図１７に示されるように変動する。図１７（ａ）にソースドライバ９２０の回路内接地電圧ＶＳＳ、図１７（ｂ）にソースドライバ９２０の回路内電源電圧ＶＤＣ、図１７（ｃ）に昇圧回路１０に流入する電流ＩＶＤＣが示される。これらの電圧、電流は、昇圧クロックＤＣＣＬＫ（図１７（ｆ））に同期して大きく変動することが分かる。図１７（ｄ）に昇圧コンデンサの電源側ノードの電圧ＶＣ^＋、図１７（ｅ）に接地側ノードの電圧ＶＣ⁻が示され、昇圧コンデンサの充電開始時に大きな電流（ＩＶＤＣ）が流れることが分かる。このように、電源電圧ＶＤＣ、接地電圧ＶＳＳが大きく変動すると、その影響を受けてソースドライバ９２０の出力が変動し、表示装置に無用の横縞等が表示されて画質劣化の原因となる。このような画質劣化の原因を排除する必要がある。

図１８に第６の実施の形態に係る電源回路の回路図が示される。この電源回路は、昇圧回路３０と、加算回路６０と、比較回路７０と、制御回路８０と、トランスファゲート４０、４１と、平滑コンデンサ９０とを具備し、負荷回路（図示せず）に出力電圧ＶＤＣ２を供給する。この電源回路は、第４の実施の形態において説明された電源回路とほぼ同じであり、昇圧回路３０内に抵抗素子が追加されている点が異なる。昇圧回路３０は、トランジスタ１８と昇圧コンデンサ２３との間に抵抗素子３３が挿入され、トランジスタ１６と昇圧コンデンサ２２との間に抵抗素子３２が挿入されている。

したがって、昇圧回路３０は、トランジスタ１１〜１８と、昇圧コンデンサ２１〜２３と、抵抗素子３２〜３３とを備える。トランジスタ１１、トランジスタ１３、トランジスタ１８は、昇圧コンデンサ２１と昇圧コンデンサ２３とを直列に接続して供給電圧ＶＤＣを印加し、充電するスイッチである。抵抗素子３３は、トランジスタ１８と昇圧コンデンサ２３との間に接続され、昇圧コンデンサ２１、２３を充電する充電電流を制限する。トランジスタ１２は、昇圧コンデンサ２１に供給電圧ＶＤＣを直列に接続して昇圧コンデンサ２１に蓄えられた電荷を昇圧するスイッチである。トランスファゲート４０は、２つのトランジスタ及びＮＯＴ回路を含み、充電中の昇圧コンデンサ２１の電圧ＶＣ１を取り出すスイッチである。トランジスタ１５とトランジスタ１６とは、供給電圧ＶＤＣを印加して昇圧コンデンサ２２を充電するスイッチである。抵抗素子３２は、トランジスタ１６と昇圧コンデンサ２２との間に接続され、昇圧コンデンサ２２を充電する電流を制限する。トランジスタ１４は、昇圧コンデンサ２２に昇圧コンデンサ２１を直列に接続し、昇圧コンデンサ２２に蓄えられた電荷を昇圧コンデンサ２１の充電電圧ＶＣ１＋供給電圧ＶＤＣで昇圧するスイッチである。トランジスタ１７は、昇圧コンデンサ２２に蓄えられた電荷を放電し、平滑コンデンサ９０に出力電圧ＶＤＣ２を供給するスイッチである。トランスファゲート４１は、２つのトランジスタ及びＮＯＴ回路を含み、充電中の昇圧コンデンサ２２の電圧ＶＣ２を取り出すスイッチである。

加算回路６０は、演算増幅器６８と抵抗素子６１〜６５とを備え、トランスファゲート４０を介して取り出した昇圧コンデンサ２１の電圧ＶＣ１と、トランスファゲート４１を介して取り出した昇圧コンデンサ２２の電圧ＶＣ２と、供給電圧ＶＤＣとを加算する。比較回路７０は、比較器７８と抵抗素子７１、７２とを備え、加算回路６０の出力電圧と基準電圧ＶＲＥＦとを比較する。比較結果は、制御回路８０に出力される。制御回路８０は、ＮＡＮＤ回路８１、レベルシフト回路８２、ＮＯＴ回路８３、８４を備える。制御回路８０は、昇圧クロックＤＣＣＬＫ及び比較回路７０の比較結果に基づいて、昇圧回路３０の各トランジスタ（スイッチ）およびトランスファゲート４０、４１のオン／オフを制御する。

昇圧回路３０の出力は、平滑コンデンサ９０によって平滑化され、負荷回路に供給される。平滑化された出力電圧ＶＤＣ２が供給される回路には、制御回路８０のＮＡＮＤ回路８１、レベルシフト回路８２、ＮＯＴ回路８３および８４、加算回路６０の演算増幅器６８等も含まれる。

第６の実施の形態に係る電源回路の動作が説明される。
まず、比較回路７０の出力がＨｉｇｈであるとする。昇圧クロックＤＣＣＬＫがＬｏｗのとき、ＮＯＴ回路８３の出力がＨｉｇｈ、ＮＡＮＤ回路８１の出力がＬｏｗであるから、トランジスタ１１、１３、１５、１６、１８がオン状態になり、トランジスタ１２、１４、１７がオフ状態になる。したがって、昇圧コンデンサ２１、２３は、トランジスタ１３を介して直列に接続され、トランジスタ１１、１８および抵抗素子３３を介して供給電圧ＶＤＣが供給されて充電される。昇圧コンデンサ２１、２３は、それぞれ供給電圧ＶＤＣの１／２までの電圧に充電される。このとき、昇圧コンデンサ２１、２３を充電する電流は、抵抗素子３３により制限される。昇圧コンデンサ２２は、トランジスタ１５、１６および抵抗素子３２を介して供給電圧ＶＤＣが供給されて供給電圧ＶＤＣまでの電圧に充電される。昇圧コンデンサ２２を充電する電流は、抵抗素子３２により制限される。ここでは、抵抗素子３２、３３を独立の素子として記載しているが、トランジスタ１６、１８のオン抵抗を利用してもよい。すなわち、所定の電流値が流れるように、トランジスタ１６、１８のオン抵抗を調整して抵抗素子３２、３３に代替することが可能である。

このとき、トランスファゲート４０及び４１はオン状態であり、充電中の昇圧コンデンサ２１及び２２の充電電圧ＶＣ１、ＶＣ２を加算回路６０に出力する。加算回路６０は、昇圧コンデンサ２１の充電電圧ＶＣ１と昇圧コンデンサ２２の充電電圧ＶＣ２と供給電圧ＶＤＣとを加算して、出力電圧ＶＡＤＤを比較回路７０に出力する。比較回路７０は、抵抗素子７１、７２により出力電圧ＶＡＤＤを分圧して、基準電圧ＶＲＥＦと比較し、比較結果を制御回路８０に出力する。第３の実施の形態で説明されたように、制御回路８０は、比較結果に基づいてトランジスタ１６及び１８のオン／オフ状態を制御し、出力電圧ＶＤＣ２が所望の電圧になるように、充電電圧ＶＣ１及びＶＣ２を調整する。

昇圧クロックＤＣＣＬＫがＨｉｇｈのとき、昇圧コンデンサ２１と昇圧コンデンサ２２とはトランジスタ１４を介して直列に接続され、供給電圧ＶＤＣ＋充電電圧ＶＣ１＋充電電圧ＶＣ２なる電圧を、トランジスタ１７を介して平滑コンデンサ９０に供給する。

このように、本実施の形態では、第４の実施の形態において説明された電源回路に充電時の電源電流ＩＶＤＣを制限するための抵抗素子３２、３３が付加されている。そのため、図１９に示されるように、昇圧コンデンサ２１〜２３に充電を開始するときの電流（図１９（ｂ））の変化が緩和され、供給電圧ＶＤＣの変動を抑制することができる（図１９（ａ））。ここでは、第４の実施の形態の回路に基づいて説明されたが、他の実施の形態の回路においても同じように供給電圧ＶＤＣの変動を抑制することができる。

図２０に第７の実施の形態に係る電源回路の回路図が示される。この電源回路は、昇圧回路３０と、加算回路６０と、比較回路７０と、制御回路８０と、トランスファゲート４０、４１と、平滑コンデンサ９０とを具備し、負荷回路（図示せず）に出力電圧ＶＤＣ２を供給する。この電源回路は、第４の実施の形態において説明された電源回路とほぼ同じであり、昇圧回路３０内に抵抗素子が追加されている点が異なる。昇圧回路３０は、トランジスタ１８およびトランジスタ１６と供給電圧ＶＤＣとの間に抵抗素子９６が挿入されている。

したがって、昇圧回路３０は、トランジスタ１１〜１８と、昇圧コンデンサ２１〜２３と、抵抗素子９６とを備える。トランジスタ１１、トランジスタ１３、トランジスタ１８は、昇圧コンデンサ２１と昇圧コンデンサ２３とを直列に接続し、抵抗素子９６を介して供給電圧ＶＤＣを印加し、充電するスイッチである。トランジスタ１２は、昇圧コンデンサ２１に供給電圧ＶＤＣを直列に接続して昇圧コンデンサ２１に蓄えられた電荷を昇圧するスイッチである。トランスファゲート４０は、２つのトランジスタ及びＮＯＴ回路を含み、充電中の昇圧コンデンサ２１の電圧ＶＣ１を取り出すスイッチである。トランジスタ１５とトランジスタ１６とは、抵抗素子９６を介して供給電圧ＶＤＣを印加して昇圧コンデンサ２２を充電するスイッチである。抵抗素子９６は、昇圧コンデンサ２１〜２３を充電する充電電流を制限する。トランジスタ１４は、昇圧コンデンサ２２に昇圧コンデンサ２１を直列に接続し、昇圧コンデンサ２２に蓄えられた電荷を昇圧コンデンサ２１の充電電圧ＶＣ１＋供給電圧ＶＤＣで昇圧するスイッチである。トランジスタ１７は、昇圧コンデンサ２２に蓄えられた電荷を放電し、平滑コンデンサ９０に出力電圧ＶＤＣ２を供給するスイッチである。トランスファゲート４１は、２つのトランジスタ及びＮＯＴ回路を含み、充電中の昇圧コンデンサ２２の電圧ＶＣ２を取り出すスイッチである。

加算回路６０は、演算増幅器６８と抵抗素子６１〜６５とを備え、トランスファゲート４０を介して取り出した昇圧コンデンサ２１の電圧ＶＣ１と、トランスファゲート４１を介して取り出した昇圧コンデンサ２２の電圧ＶＣ２と、供給電圧ＶＤＣとを加算する。比較回路７０は、比較器７８と抵抗素子７１、７２とを備え、加算回路６０の出力電圧と基準電圧ＶＲＥＦとを比較する。比較結果は、制御回路８０に出力される。制御回路８０は、ＮＡＮＤ回路８１、レベルシフト回路８２、ＮＯＴ回路８３、８４を備える。制御回路８０は、昇圧クロックＤＣＣＬＫ及び比較回路７０の比較結果に基づいて、昇圧回路３０の各トランジスタ（スイッチ）およびトランスファゲート４０、４１のオン／オフを制御する。

昇圧回路３０の出力は、平滑コンデンサ９０によって平滑化され、負荷回路に供給される。平滑化された出力電圧ＶＤＣ２が供給される回路には、制御回路８０のＮＡＮＤ回路８１、レベルシフト回路８２、ＮＯＴ回路８３および８４、加算回路６０の演算増幅器６８等も含まれる。

第７の実施の形態に係る電源回路の動作が説明される。
まず、比較回路７０の出力がＨｉｇｈであるとする。昇圧クロックＤＣＣＬＫがＬｏｗのとき、ＮＯＴ回路８３の出力がＨｉｇｈ、ＮＡＮＤ回路８１の出力がＬｏｗであるから、トランジスタ１１、１３、１５、１６、１８がオン状態になり、トランジスタ１２、１４、１７がオフ状態になる。したがって、昇圧コンデンサ２１、２３は、トランジスタ１３を介して直列に接続され、トランジスタ１１、１８および抵抗素子９６を介して供給電圧ＶＤＣが供給されて充電される。昇圧コンデンサ２１、２３は、それぞれ供給電圧ＶＤＣの１／２までの電圧に充電される。このとき、昇圧コンデンサ２１、２３を充電する電流は、抵抗素子９６により制限される。昇圧コンデンサ２２は、トランジスタ１５、１６および抵抗素子９６を介して供給電圧ＶＤＣが供給され、供給電圧ＶＤＣまでの電圧に充電される。昇圧コンデンサ２２を充電する電流は、抵抗素子９６により制限され、充電開始時の充電電流による供給電圧ＶＤＣの揺れを抑制することが可能となる。

このとき、トランスファゲート４０及び４１はオン状態であり、充電中の昇圧コンデンサ２１及び２２の充電電圧ＶＣ１、ＶＣ２を加算回路６０に出力する。加算回路６０は、昇圧コンデンサ２１の充電電圧ＶＣ１と昇圧コンデンサ２２の充電電圧ＶＣ２と供給電圧ＶＤＣとを加算して、出力電圧ＶＡＤＤを比較回路７０に出力する。比較回路７０は、抵抗素子７１、７２により出力電圧ＶＡＤＤを分圧して、基準電圧ＶＲＥＦと比較し、比較結果を制御回路８０に出力する。第３の実施の形態で説明されたように、制御回路８０は、比較結果に基づいてトランジスタ１６及び１８のオン／オフ状態を制御し、出力電圧ＶＤＣ２が所望の電圧になるように、充電電圧ＶＣ１及びＶＣ２を調整する。

昇圧クロックＤＣＣＬＫがＨｉｇｈのとき、昇圧コンデンサ２１と昇圧コンデンサ２２とはトランジスタ１４を介して直列に接続され、供給電圧ＶＤＣ＋充電電圧ＶＣ１＋充電電圧ＶＣ２なる電圧を、トランジスタ１７を介して平滑コンデンサ９０に供給する。

この電源回路を搭載する液晶表示ドライバＩＣ９４０は、図２１に示されるように、ガラス基板９５０上に実装される。液晶表示ドライバＩＣ９４０の電源は、フレキシブル基板９６０を介して供給される。フレキシブル基板９６０上の電源配線９６２とガラス基板９５０上の電源配線９５２、９５３とは、接続部９５５、９５６において接続されている。液晶表示ドライバＩＣ９４０は、バンプ９４２を備え、バンプ９４２を介してガラス基板９５０上の電源配線９５２、９５３に接続されている。したがって、電源に関する接続抵抗は、バンプ９４２の数、ガラス基板９５０上の電源配線９５２／９５３の幅、接続部９５５／９５６の接続抵抗により決まる。

すなわち、図２１に示されるように、ガラス基板９５０上の配線を電源配線９５２と電源配線９５３とに分割することにより、その抵抗値を変えることができる。配線９５２を極力太く、バンプ９４２の数を多くして抵抗値は、ほぼゼロになるように低く設定される。一方、配線９５３の幅、バンプ９４２の数は、抵抗素子９６に相当する抵抗値が得られるように調整される。したがって、電源配線９５２を介して抵抗がほぼゼロで電源がトランジスタ１２に供給され、トランジスタ１６、１８には電源配線９５３を介して抵抗素子９６に相当する抵抗値で電源が供給されることになる。このように、配線抵抗を抵抗素子９６の代替とすることができる。すなわち、実装の特徴を利用することにより、抵抗素子の削減なども可能となる。ここでは、第４の実施の形態の回路に基づいて説明されたが、他の実施の形態の回路においても同じように抵抗素子の削減なども可能となる。

図２２に第８の実施の形態に係る電源回路の回路図が示される。この電源回路は、昇圧回路５０と、加算回路６０と、比較回路７０と、比較回路１７０と、制御回路３８０と、トランスファゲート４０、４１と、平滑コンデンサ９０とを具備し、負荷回路（図示せず）に出力電圧ＶＤＣ２を供給する。この電源回路は、第４の実施の形態において説明された電源回路に比較して、昇圧回路３０内の昇圧コンデンサ２１〜２３を充電するトランジスタ１６、１８に並列にトランジスタ３６、３８が接続され、そのトランジスタ３６、３８の動作を制御するための比較回路１７０が追加され、制御回路３８０にゲート回路が追加されている。

昇圧回路５０は、トランジスタ１１〜１８、３６、３８と、昇圧コンデンサ２１〜２３とを備える。トランジスタ１６とトランジスタ３６とは並列に接続され、トランジスタ１８とトランジスタ３８とは並列に接続される。トランジスタ１１、トランジスタ１３、トランジスタ１８／３８は、昇圧コンデンサ２１と昇圧コンデンサ２３とを直列に接続して供給電圧ＶＤＣを印加し、充電するスイッチである。トランジスタ１２は、昇圧コンデンサ２１に供給電圧ＶＤＣを直列に接続して昇圧コンデンサ２１に蓄えられた電荷を昇圧するスイッチである。トランスファゲート４０は、２つのトランジスタ及びＮＯＴ回路を含み、充電中の昇圧コンデンサ２１の電圧ＶＣ１を取り出すスイッチである。トランジスタ１５とトランジスタ１６／３６とは、供給電圧ＶＤＣを印加して昇圧コンデンサ２２を充電するスイッチである。トランジスタ１４は、昇圧コンデンサ２２に昇圧コンデンサ２１を直列に接続し、昇圧コンデンサ２２に蓄えられた電荷を昇圧コンデンサ２１の充電電圧ＶＣ１＋供給電圧ＶＤＣで昇圧するスイッチである。トランジスタ１７は、昇圧コンデンサ２２に蓄えられた電荷を放電し、平滑コンデンサ９０に出力電圧ＶＤＣ２を供給するスイッチである。トランスファゲート４１は、２つのトランジスタ及びＮＯＴ回路を含み、充電中の昇圧コンデンサ２２の電圧ＶＣ２を取り出すスイッチである。

加算回路６０は、演算増幅器６８と抵抗素子６１〜６５とを備え、トランスファゲート４０を介して取り出した昇圧コンデンサ２１の電圧ＶＣ１と、トランスファゲート４１を介して取り出した昇圧コンデンサ２２の電圧ＶＣ２と、供給電圧ＶＤＣとを加算する。比較回路７０は、比較器７８と抵抗素子７１、７２とを備え、加算回路６０の出力電圧と基準電圧ＶＲＥＦとを比較する。その比較結果ＶＣＴＬは、制御回路３８０に出力される。比較回路１７０は、比較器１７８と抵抗素子１７１、１７２とを備え、供給電圧ＶＤＣと基準電圧ＶＲＥＦとを比較する。その比較結果ＶＣＴＬ２は、制御回路３８０に出力される。比較回路１７０において比較される供給電圧ＶＤＣは、充電電流による電圧降下の影響を受けないことが好ましく、この電源回路における供給電圧ＶＤＣの入力端付近の電圧が比較されることが好ましい。

制御回路３８０は、ＮＡＮＤ回路８１、８８と、レベルシフト回路８２、８６と、ＮＯＴ回路８３、８４、８７とを備える。制御回路３８０は、昇圧クロックＤＣＣＬＫ、比較回路７０および比較回路１７０の比較結果に基づいて、昇圧回路５０の各トランジスタ（スイッチ）およびトランスファゲート４０、４１のオン／オフを制御する。比較回路１７０の出力ＶＣＴＬ２は、ＮＡＮＤ回路８１、８８を排他的に動作させる。すなわち、供給電圧ＶＤＣが所定の電圧より低いときＮＡＮＤ回路８１を有効にし、供給電圧ＶＤＣが所定の電圧より高いときＮＡＮＤ回路８８を有効にする。ＮＡＮＤ回路８１によりトランジスタ１８、１６がオンになり、ＮＡＮＤ回路８８によりトランジスタ３８、３６がオンになる。トランジスタ３８、３６のオン抵抗をトランジスタ１８、１６のオン抵抗より大きくなるように設定することにより、トランジスタ３８、３６がオン状態になるときの充電電流を制限することができる。

昇圧回路５０の出力は、平滑コンデンサ９０によって平滑化され、負荷回路に供給される。平滑化された出力電圧ＶＤＣ２が供給される回路には、制御回路３８０のＮＡＮＤ回路８１、８８、レベルシフト回路８２、８６、ＮＯＴ回路８３、８４、８７、加算回路６０の演算増幅器６８等も含まれる。

第８の実施の形態に係る電源回路の動作が説明される。
比較回路１７０において、比較器１７８は、供給電圧ＶＤＣを抵抗素子１７１および１７２により分圧した電圧と基準電圧ＶＲＥＦとを比較し、比較結果ＶＣＴＬ２を出力する。すなわち、供給電圧ＶＤＣが所定の電圧より高いか低いかを示す比較結果ＶＣＴＬ２が、レベルシフト回路８６を介して制御回路３８０に出力される。ここでは、供給電圧ＶＤＣが所定の電圧より高いとき、比較結果ＶＣＴＬ２はＬｏｗを示し、供給電圧ＶＤＣが所定の電圧より低いとき、比較結果ＶＣＴＬ２はＨｉｇｈを示す。

一方、制御回路３８０において、ＮＡＮＤ回路８１とＮＡＮＤ回路８８とは排他的に動作して、比較結果ＶＣＴＬ２を選択信号とする選択回路を構成する。したがって、比較結果ＶＣＴＬ２がＨｉｇｈのときＮＡＮＤ回路８１側の回路が有効に動作し、比較結果ＶＣＴＬ２がＬｏｗのときＮＡＮＤ回路８８側の回路が有効に動作する。比較結果ＶＣＴＬ２がＨｉｇｈを示すとき、すなわち、供給電圧ＶＤＣが所定の電圧より低いとき、ＮＡＮＤ回路８１が有効に動作してトランジスタ１８、１６を駆動し、この電源回路は、第４の実施の形態において説明されたように動作する。また、比較結果ＶＣＴＬ２がＬｏｗを示すとき、すなわち、供給電圧ＶＤＣが所定の電圧より高いとき、ＮＡＮＤ回路８８が有効に動作し、トランジスタ１８、１６に替えてトランジスタ３８、３６を駆動する。昇圧コンデンサ２１〜２３を充電するときに供給電圧ＶＤＣに接続される経路が切り替わり、その抵抗値が切り替わるだけである。

すなわち、供給電圧ＶＤＣが所定の電圧より高く、昇圧コンデンサ２１〜２３に充電する電圧が高い場合、オン抵抗の大きいトランジスタ３８、３６が駆動され、昇圧コンデンサ２１〜２３を充電する充電電流が制限される。したがって、昇圧回路に流れる電流が急激に変化することがなくなり、供給電圧ＶＤＣが大きく変動することはなくなる。また、供給電圧ＶＤＣが所定の電圧より低く、昇圧コンデンサ２１〜２３に充電する電圧が低い場合、オン抵抗の小さいトランジスタ１８、１６が駆動され、電流制限はない。したがって、充電開始時の充電電流が比較的少ない場合には、電流制限が行われず、能力は低下しない。

このように、本実施の形態に係る電源回路は、第４の実施の形態において説明された電源回路に、供給電圧ＶＤＣの高さに応じてオン抵抗を切り替える充電用スイッチ（トランジスタ）を備えるものである。このような回路により、充電開始時の充電電流によって供給電圧ＶＤＣに揺れが起きるような高い供給電圧ＶＤＣの場合に高オン抵抗スイッチ（トランジスタ３６／３８）が選択されて充電電流が抑制され、充電開始時の充電電流が小さくて供給電圧ＶＤＣに揺れが起きにくいような低い供給電圧ＶＤＣの場合に低オン抵抗スイッチ（トランジスタ１６／１８）が選択されて充電能力を確保することが可能となる。

図２３に、第９の実施の形態に係る電源回路の回路図が示される。この電源回路は、昇圧回路３０と、加算回路６０と、比較回路７０と、制御回路８０と、トランスファゲート４０、４１と、平滑コンデンサ９０とを具備し、負荷回路（図示せず）に出力電圧ＶＤＣ２を供給する。

昇圧回路３０は、トランジスタ１１〜１８と、昇圧コンデンサ２１〜２３とを備える。トランジスタ１１、トランジスタ１３、トランジスタ１８は、昇圧コンデンサ２１と昇圧コンデンサ２３とを直列に接続して供給電圧ＶＤＣを印加し、充電するスイッチである。トランジスタ１２は、昇圧コンデンサ２１に供給電圧ＶＤＣを直列に接続して昇圧コンデンサ２１に蓄えられた電荷を昇圧するスイッチである。トランスファゲート４０は、２つのトランジスタ及びＮＯＴ回路を含み、充電中の昇圧コンデンサ２１の電圧ＶＣ１を取り出すスイッチである。トランジスタ１５とトランジスタ１６とは、供給電圧ＶＤＣを印加して昇圧コンデンサ２２を充電するスイッチである。トランジスタ１４は、昇圧コンデンサ２２に昇圧コンデンサ２１を直列に接続し、昇圧コンデンサ２２に蓄えられた電荷を昇圧コンデンサ２１の充電電圧ＶＣ１＋供給電圧ＶＤＣで昇圧するスイッチである。トランジスタ１７は、昇圧コンデンサ２２に蓄えられた電荷を放電し、平滑コンデンサ９０に出力電圧ＶＤＣ２を供給するスイッチである。トランスファゲート４１は、２つのトランジスタ及びＮＯＴ回路を含み、充電中の昇圧コンデンサ２２の電圧ＶＣ２を取り出すスイッチである。トランジスタ１１およびトランジスタ１５のソースは、接地電圧ＧＮＤを供給する回路内の共通配線ＶＳＳには接続されず、共通配線ＶＳＳから分離されて接地電圧ＧＮＤを供給する独立配線ＶＳＣに直接接続される。すなわち、昇圧回路３０の接地電圧は、共通配線ＶＳＳの接地電圧から分離され、独立配線ＶＳＣの接地電圧に接続されている。したがって、比較回路７０、加算回路６０、制御回路８０の接地電圧ＶＳＳは、昇圧回路３０に流れる電流の影響を受けず、安定する。

加算回路６０は、演算増幅器６８と抵抗素子６１〜６５とを備え、トランスファゲート４０を介して取り出した昇圧コンデンサ２１の電圧ＶＣ１と、トランスファゲート４１を介して取り出した昇圧コンデンサ２２の電圧ＶＣ２と、供給電圧ＶＤＣとを加算する。比較回路７０は、比較器７８と抵抗素子７１、７２とを備え、加算回路６０の出力電圧と基準電圧ＶＲＥＦとを比較する。比較結果は、制御回路８０に出力される。制御回路８０は、ＮＡＮＤ回路８１、レベルシフト回路８２、ＮＯＴ回路８３、８４を備える。制御回路８０は、昇圧クロックＤＣＣＬＫ及び比較回路７０の比較結果に基づいて、昇圧回路３０の各トランジスタ（スイッチ）およびトランスファゲート４０、４１のオン／オフを制御する。

昇圧回路３０の出力は、平滑コンデンサ９０によって平滑化され、負荷回路に供給される。平滑化された出力電圧ＶＤＣ２が供給される回路には、制御回路８０のＮＡＮＤ回路８１、レベルシフト回路８２、ＮＯＴ回路８３および８４、加算回路６０の演算増幅器６８等も含まれる。

第９の実施の形態に係る電源回路の動作が説明される。回路各部の動作は、第４の実施の形態に係る電源回路の各部の動作と同じである。

まず、比較回路７０の出力がＨｉｇｈであるとする。昇圧クロックＤＣＣＬＫがＬｏｗのとき、ＮＯＴ回路８３の出力がＨｉｇｈ、ＮＡＮＤ回路８１の出力がＬｏｗであるから、トランジスタ１１、１３、１５、１６、１８がオン状態になり、トランジスタ１２、１４、１７がオフ状態になる。したがって、昇圧コンデンサ２１、２３は、トランジスタ１３を介して直列に接続され、トランジスタ１１、１８を介して供給電圧ＶＤＣが供給されて充電される。昇圧コンデンサ２１、２３は、それぞれ供給電圧ＶＤＣの１／２までの電圧に充電される。このとき、充電電流は、トランジスタ１１のソースから独立配線ＶＳＣを介して接地電圧ＧＮＤへ流れる。昇圧コンデンサ２２は、トランジスタ１５、１６を介して供給電圧ＶＤＣが供給され、供給電圧ＶＤＣまでの電圧に充電される。充電電流は、トランジスタ１５のソースから独立配線ＶＳＣを介して接地電圧ＧＮＤへ流れる。

このとき、トランスファゲート４０及び４１はオン状態であり、充電中の昇圧コンデンサ２１及び２２の充電電圧ＶＣ１、ＶＣ２を加算回路６０に出力する。加算回路６０は、昇圧コンデンサ２１の充電電圧ＶＣ１と昇圧コンデンサ２２の充電電圧ＶＣ２と供給電圧ＶＤＣとを加算して、出力電圧ＶＡＤＤを比較回路７０に出力する。比較回路７０は、抵抗素子７１、７２により出力電圧ＶＡＤＤを分圧して、基準電圧ＶＲＥＦと比較し、比較結果を制御回路８０に出力する。第３の実施の形態で説明されたように、制御回路８０は、比較結果に基づいてトランジスタ１６及び１８のオン／オフ状態を制御し、出力電圧ＶＤＣ２が所望の電圧になるように、充電電圧ＶＣ１及びＶＣ２を調整する。

昇圧クロックＤＣＣＬＫがＨｉｇｈのとき、昇圧コンデンサ２１と昇圧コンデンサ２２とはトランジスタ１４を介して直列に接続され、供給電圧ＶＤＣ＋充電電圧ＶＣ１＋充電電圧ＶＣ２なる電圧を、トランジスタ１７を介して平滑コンデンサ９０に供給する。

このように、昇圧コンデンサ２１〜２３が充電されるときの充電電流は、トランジスタ１１および１５のソースから独立配線ＶＳＣへ流れるため、図２４に示されるように、共通配線ＶＳＳに充電電流による電圧の揺れが生じない。すなわち、本実施の形態では、充電用の経路にあるスイッチ（トランジスタ１１および１５）のソースを共通配線ＶＳＳから分離し、独立配線ＶＳＣに接続することにより、充電電流による共通配線ＶＳＳの電圧の揺らぎを抑制することができ、液晶表示装置の表示画質の劣化を防ぐことができる。

上述のように、高い能力を必要とする場合には、充電用スイッチの電圧供給側にのみ所定の抵抗素子を挿入することにより、能力の低下を最小限に抑えつつ充電時の電流を制限する。或いは、供給電圧ＶＤＣの大きさに応じて低オン抵抗スイッチと高オン抵抗スイッチとを切り替えることにより、供給電圧ＶＤＣの大きさに応じて充電時の電流を制限する。充電時の電流を制限することにより、充電開始時の充電電流による供給電圧ＶＤＣの揺れを抑制することができる。したがって、横縞などの表示画質の劣化が起きない。また、充電用経路のコンデンサの低電位側のスイッチ（トランジスタ）のソースを回路内共通配線ＶＳＳと分離し、独立配線ＶＳＣと接続することにより、充電時の電流による回路内共通配線ＶＳＳの電圧の揺れをなくすことができ、横縞などの表示画質の劣化が起きない。なお、本発明が上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜組み合わせ変更され得ることは明らかである。

従来のチャージポンプ方式の電源回路の例１を示す図である。 例１における供給電圧と出力電圧との関係を示す図である。 従来のチャージポンプ方式の電源回路の例２を示す図である。 例２における各ノードの電圧波形を示す図である。 ソースドライバの出力に与える影響を説明する図である。 本発明の実施の形態に係る液晶表示装置の構成を示すブロック図である。 本発明の第１の実施の形態に係る電源回路の回路図である。 本発明の第１の実施の形態に係る電源回路の各ノードにおける電圧波形を示す図である。 本発明の第１の実施の形態に係る加算比較回路の他の例を示す図である。 本発明の第１の実施の形態に係る供給電圧ＶＤＣと出力電圧ＶＤＣ２との関係を示す図である。 本発明の第２の実施の形態に係る電源回路の回路図である。 本発明の第３の実施の形態に係る電源回路の回路図である。 本発明の第４の実施の形態に係る電源回路の回路図である。 本発明の第５の実施の形態に係る電源回路の回路図である。 負荷電流と昇圧出力電圧との関係を示す図である。 ソースドライバ回路の充電電流を説明する図である。 従来の電源回路の充電時の供給電圧ＶＤＣ、接地電圧ＶＳＳの変動を説明する図である。 本発明の第６の実施の形態に係る電源回路の回路図である。 本発明の第６の実施の形態に係る充電時の供給電圧ＶＤＣの例を示す図である。 本発明の第７の実施の形態に係る電源回路の回路図である。 本発明の第７の実施の形態に係る抵抗の実装例を示す図である。 本発明の第８の実施の形態に係る電源回路の回路図である。 本発明の第９の実施の形態に係る電源回路の回路図である。 本発明の第９の実施の形態に係る充電時の接地電圧ＶＳＳの例を示す図である。

符号の説明

１０ 昇圧回路
１１〜１８ トランジスタ
２０ 昇圧回路
２１〜２３ 昇圧コンデンサ
３０ 昇圧回路
３２、３３ 抵抗素子
３６、３８ トランジスタ
４０、４１ トランスファゲート
５０ 昇圧回路
６０ 加算回路
６１〜６５ 抵抗素子
６８ 演算増幅器
７０ 比較回路
７１、７２ 抵抗素子
７８ 比較器
８０ 制御回路
８１、８８ ＮＡＮＤ回路
８２、８６ レベルシフト回路
８３、８７ ＮＯＴ回路
９０ 平滑コンデンサ
９６ 配線抵抗
１００ 昇圧回路
１１１〜１１４、２１１〜２１４ トランジスタ
１２１、２２１ 昇圧コンデンサ
１４０、２４０ トランスファゲート
１７０ 比較回路
１７１、１７２ 抵抗素子
１７８ 比較器
１８０ 制御回路
１８１、２８１ ＮＡＮＤ回路
１８２、２８２ レベルシフト回路
１８３、２８３ ＮＯＴ回路
１８６、２８６ ＡＮＤ回路
１８７ ＮＯＴ回路
３８０ 制御回路
７８０ 制御回路
７８１ ＡＮＤ回路
７８２ ＮＡＮＤ回路
７８３ ＮＯＴ回路
７９０ 昇圧回路
７９１〜７９４ トランジスタ
７９７ 昇圧コンデンサ
７９９ 平滑コンデンサ
８７０ 比較回路
８７１、８７２ 抵抗素子
８８０ 制御回路
８８１ ＮＡＮＤ回路
８８２ ＮＯＴ回路
８８３ レベルシフト回路
８９０ 昇圧回路
８９１〜８９４ トランジスタ
８９７ 昇圧コンデンサ
８９９ 平滑コンデンサ
９００ 表示装置
９０１ 液晶表示パネル
９０２ データ側駆動回路
９０３ 走査側駆動回路
９０４ 電源回路
９０５ 表示制御回路
９０６ データ線
９０７ 走査線
９０８ ＴＦＴ
９０９ 画素容量
９１０ 液晶素子
９２０ ソースドライバ
９４０ ドライバＩＣ
９４２ バンプ
９５０ ガラス基板
９５２、９５３ 配線
９５５、９５６ 配線接続部
９６０ フレキシブル基板
９６２ 配線

Claims (21)

1. 昇圧コンデンサと、
   前記昇圧コンデンサに第１電圧を印加して充電する第１スイッチと、
   充電された前記昇圧コンデンサに第２電圧を直列に接続して昇圧する第２スイッチと、
   充電しているときの前記昇圧コンデンサの電圧と前記第２電圧とを加算した加算結果と、所定の閾値とを比較し、比較結果を出力する加算比較回路と、
   前記比較結果に基づいて、前記第１スイッチの開閉を制御する制御回路と
   を具備する
   昇圧電源回路。
2. 前記制御回路は、昇圧クロックに同期して前記昇圧コンデンサに充電する充電動作と、
   前記昇圧コンデンサに充電された電荷を放電する放電動作とを交互に繰り返すように前記第１スイッチおよび前記第２スイッチの開閉を制御し、
   前記充電動作中に、前記加算結果が前記所定の閾値を超えたときに前記第１スイッチを制御して充電を停止する
   請求項１に記載の昇圧電源回路。
3. 前記昇圧コンデンサの充電中の電圧を取り出す抽出スイッチをさらに具備する
   請求項１または請求項２に記載の昇圧電源回路。
4. 昇圧コンデンサに第１電圧を印加して充電する充電ステップと、
   充電された前記昇圧コンデンサに第２電圧を直列に接続して昇圧する昇圧ステップと、
   充電しているときの前記昇圧コンデンサの電圧と前記第２電圧とを加算して加算結果を出力する加算ステップと、
   前記加算結果と所定の閾値とを比較して比較結果を出力する比較ステップと、
   前記比較結果に基づいて、前記昇圧コンデンサへの充電を停止させる制御ステップと
   を具備する
   昇圧電圧制御方法。
5. 外部から入力される昇圧クロックに同期して、前記充電ステップと前記昇圧ステップとを交互に繰り返し、
   前記制御ステップは、前記充電ステップの途中で前記加算結果が前記所定の閾値を超えたとき、前記昇圧コンデンサへの充電を停止させるステップを含む
   請求項４に記載の昇圧電圧制御方法。
6. 前記昇圧コンデンサの充電中の電圧を取り出す充電電圧抽出ステップをさらに具備する
   請求項４または請求項５に記載の昇圧電圧制御方法。
7. 昇圧コンデンサと、
   抵抗部を介して第１電圧を前記昇圧コンデンサに印加して充電する第１スイッチと、
   充電された前記昇圧コンデンサに第２電圧を直列に接続して昇圧する第２スイッチと、
   充電しているときの前記昇圧コンデンサの電圧と前記第２電圧とを加算した加算結果と、所定の閾値とを比較し、比較結果を出力する加算比較回路と、
   前記比較結果に基づいて、前記第１スイッチの開閉を制御する制御回路と
   を具備する
   昇圧電源回路。
8. 前記抵抗部は、前記第１スイッチが閉じたときのオン抵抗であり、前記昇圧コンデンサを充電するときの充電電流を制限する
   請求項７に記載の昇圧電源回路。
9. 前記抵抗部は、前記昇圧コンデンサに電圧を供給する配線の配線抵抗であり、前記昇圧コンデンサを充電するときの充電電流を制限する
   請求項７に記載の昇圧電源回路。
10. 前記第１電圧と所定の第２閾値とを比較して第２比較結果を出力する第２比較回路をさらに具備し、
    前記第２比較結果に基づいて、前記抵抗部の抵抗値を変える
    請求項７に記載の昇圧電源回路。
11. 前記抵抗部は、第１抵抗と第２抵抗とを備え、
    前記第２比較結果に基づいて、前記第１抵抗と前記第２抵抗とを切り替えて前記抵抗部の抵抗値を変える
    請求項１０に記載の昇圧電源回路。
12. 前記第１スイッチは、オン抵抗値の異なる第１トランジスタと、第２トランジスタとを備え、
    前記第１抵抗は前記第１トランジスタのオン抵抗であり、前記第２抵抗は、前記第２トランジスタのオン抵抗である
    請求項１１に記載の昇圧電源回路。
13. 前記昇圧コンデンサの接地側のノードは、接地電圧を供給する回路内の共通配線から分離された独立配線を介して接地される
    請求項１および請求項７から請求項１２のいずれかに記載の昇圧電源回路。
14. 前記制御回路は、昇圧クロックに同期して前記昇圧コンデンサに充電する充電動作と、
    前記昇圧コンデンサに充電された電荷を放電する放電動作とを交互に繰り返すように前記第１スイッチおよび前記第２スイッチの開閉を制御し、
    前記充電動作中に、前記加算結果が前記所定の閾値を超えたときに前記第１スイッチを制御して充電を停止する
    請求項７から請求項１３のいずれかに記載の昇圧電源回路。
15. 前記昇圧コンデンサの充電中の電圧を取り出す抽出スイッチをさらに具備する
    請求項７から請求項１４のいずれかに記載の昇圧電源回路。
16. 抵抗部を介して第１電圧を昇圧コンデンサに印加して充電する充電ステップと、
    充電された前記昇圧コンデンサに第２電圧を直列に接続して昇圧する昇圧ステップと、
    充電しているときの前記昇圧コンデンサの電圧と前記第２電圧とを加算して加算結果を出力する加算ステップと、
    前記加算結果と所定の閾値とを比較して比較結果を出力する比較ステップと、
    前記比較結果に基づいて、前記昇圧コンデンサへの充電を停止させる制御ステップと
    を具備する昇圧電圧制御方法。
17. 前記第１電圧と所定の第２閾値とを比較して第２比較結果を出力する第２比較ステップをさらに具備し、
    前記充電ステップは、前記第２比較結果に基づいて、前記抵抗部の抵抗値を変えるステップを備える
    請求項１６に記載の昇圧電圧制御方法。
18. 前記抵抗部は、第１抵抗と第２抵抗とを備え、
    前記充電ステップは、前記第２比較結果に基づいて、前記第１抵抗と前記第２抵抗とを切り替えて前記抵抗部の抵抗値を変えるステップを備える
    請求項１６に記載の昇圧電圧制御方法。
19. 前記昇圧コンデンサの接地側のノードが接地電圧を供給する回路内の共通配線から分離された独立配線を介して接地されるステップをさらに具備する
    請求項４および請求項１６から請求項１８のいずれかに記載の昇圧電圧制御方法。
20. 外部から入力される昇圧クロックに同期して、前記充電ステップと前記昇圧ステップとを交互に繰り返し、
    前記制御ステップは、前記充電ステップの途中で前記加算結果が前記所定の閾値を超えたとき、前記昇圧コンデンサへの充電を停止させるステップを含む
    請求項１６から請求項１９のいずれかに記載の昇圧電圧制御方法。
21. 前記昇圧コンデンサの充電中の電圧を取り出す充電電圧抽出ステップをさらに具備する
    請求項１６から請求項２０のいずれかに記載の昇圧電圧制御方法。

Images