JP4968904B2 - 表示パネル駆動装置、表示パネル駆動方法および表示装置 - Google Patents

Description

本発明は、表示装置および表示装置を駆動する表示パネル駆動装置、表示パネル駆動方法に関し、特にパルススキップ方式の昇圧回路を有する表示パネル駆動装置、表示パネル駆動方法および表示装置に関する。

携帯電話向けＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：液晶表示装置）コントローラドライバＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）は、液晶表示パネルを駆動するために電源電圧を昇圧する昇圧回路を内蔵することが多い。この昇圧回路にはパルススキップ方式が採用されることが多いが、その昇圧回路の動作時のリップルがソースドライブ回路（ソースドライバ）の出力に出ることがあった。

パルススキップ方式の昇圧回路は、入力電源電圧にほぼ比例したリップルを発生する。ソースドライブ回路の電源配線や入力回路における干渉により、ソースドライブ回路の出力にリップルが発生してしまう。それにより横縞表示ノイズが発生するため、このノイズを除去もしくは低減することが求められている。

図１に、パルススキップ方式の昇圧回路を内蔵する液晶パネル駆動装置の回路図が示される。液晶パネル駆動装置は、パルススキップ方式の昇圧回路８と、ソースドライブ回路３０とを具備する。昇圧回路８は、ソースドライブ回路３０の電源回路であり、供給される入力電源電圧ＶＤＣを出力電源電圧ＶＤＣ２に昇圧してソースドライブ回路３０に供給する。昇圧回路８は、例えば、特開２００５−２７８３８３号公報に開示されているが、ここではチャージポンプ回路１０と、分圧抵抗Ｒ１、Ｒ２と、平滑容量Ｃ３と、コンパレータＣＭＰ１と、レベルシフト回路１４と、否定論理積回路１２と、否定論理回路１１とを備える。

チャージポンプ回路１０は、トランジスタＴ１１〜Ｔ１４と昇圧容量Ｃ１とを備え、チャージポンプ方式により２倍昇圧を行う。トランジスタＴ１１は、ＮチャネルＭＯＳトランジスタであり、そのソースは接地され、ドレインはトランジスタＴ１２のドレインおよび昇圧容量Ｃ１に接続される。トランジスタＴ１２は、ＰチャネルＭＯＳトランジスタであり、そのソースは電源電圧ＶＤＣに接続される。昇圧容量Ｃ１の他方の電極に接続されるノードは、トランジスタＴ１３のドレインに接続され、ＰチャネルＭＯＳトランジスタＴ１４を介してチャージポンプ回路１０の出力（出力電源電圧ＶＤＣ２）に接続される。トランジスタＴ１３は、ＰチャネルＭＯＳトランジスタであり、そのソースは電源電圧ＶＤＣに接続される。トランジスタＴ１１、Ｔ１２、Ｔ１４のゲートは、否定論理積回路１２の出力に接続され、駆動される。否定論理積回路１２の出力は、さらに否定論理回路１１を介してトランジスタＴ１３のゲートに接続される。

チャージポンプ回路１０の出力は、平滑容量Ｃ３により平滑化される。平滑化された出力電源電圧ＶＤＣ２は、平滑容量Ｃ３に並列に接続される分圧抵抗Ｒ１およびＲ２により分圧され、出力モニタ電圧ｍｏが生成される。出力モニタ電圧ｍｏは、コンパレータＣＭＰ１に入力される。コンパレータＣＭＰ１は、出力モニタ電圧ｍｏと、ＢＧＲ（Ｂａｎｄ Ｇａｐ Ｒｅｆｅｒｅｎｃｅ）回路により生成された基準電圧ＲＥＦ１とを比較し、出力信号ｐｓを出力する。ここでは、コンパレータＣＭＰ１は、出力モニタ電圧ｍｏが基準電圧ＲＥＦ１を超えると“Ｌ”を出力し、基準電圧ＲＥＦ１以下のときは“Ｈ”を出力する。比較結果を示す信号ｐｓは、レベルシフト回路１４によりレベル変換されて否定論理積回路１２に入力される。抵抗Ｒ１およびＲ２の抵抗比を変えることにより、電圧ＶＤＣ２を設定することができる。

否定論理積回路１２は、この比較結果と昇圧クロックＣＬＫとの否定論理積（ｇｃ）をトランジスタＴ１１、Ｔ１２、Ｔ１４のゲートに供給する。したがって、出力モニタ電圧ｍｏが基準電圧ＲＥＦ１を超えると、コンパレータＣＭＰ１は“Ｌ”を出力してチャージポンプ回路１０への昇圧クロックの供給を停止する。平滑容量Ｃ３は放電状態となってソースドライブ回路３０に電源供給を行う。出力モニタ電圧ｍｏが基準電圧ＲＥＦ１以下のとき、チャージポンプ回路１０に昇圧クロックが供給されて、チャージポンプ回路１０は平滑容量Ｃ３を充電するとともにソースドライブ回路３０に電源供給を行う。

レベルシフト回路１４、否定論理回路１１、否定論理積回路１２、ソースドライブ回路３０は、昇圧回路８の出力ＶＤＣ２に接続される。チャージポンプ回路１０およびコンパレータＣＭＰ１は、入力電源電圧ＶＤＣに接続される。

ソースドライブ回路３０は、例えば、特開平５−３５２１１号公報に開示されているが、ガンマ抵抗３２と、デコーダ回路３３と、ソースアンプ回路３５と、スイッチ３７、３８とを備える。ガンマ抵抗３２は、ガンマ補正するための基準電圧を生成する。デコーダ回路３３は、この基準電圧から表示データにより指示される電圧を選択して所望の階調電圧を生成する。この階調電圧は、ボルテージフォロア接続されているソースアンプ回路３５により電流増幅されて液晶表示パネルに出力され（ＳＯＵＴ）、液晶表示パネルのパネル容量ＣＬが駆動される。デコーダ回路３３およびソースドライブ回路３５は、昇圧回路８の出力ＶＤＣ２に接続される。

スイッチ３７およびソースアンプ回路３５は、表示駆動用のクロック信号ＳＣＡにより制御される。ここでは、クロック信号ＳＣＡが“Ｈ”のとき、スイッチ３７が閉成状態になり、ソースアンプ回路３５はパネル容量ＣＬを駆動する。この状態をソースアンプ駆動状態と呼ぶことにする。クロック信号ＳＣＡが“Ｌ”のとき、スイッチ３７は開放状態になり、また、ソースアンプ回路３５は駆動を停止してハイインピーダンス状態になる。スイッチ３８は、ソースアンプ回路３５の入力と出力との間に接続され、表示駆動用のクロック信号ＳＣＢにより制御される。ここでは、クロック信号ＳＣＢが“Ｈ”のとき、スイッチ３８が閉成状態になり、デコーダ回路３３の出力は、直接パネル容量ＣＬを駆動する。この状態をガンマ抵抗直接駆動状態と呼ぶことにする。このデコーダ回路３３は、負荷であるパネル容量ＣＬを駆動する能力がほとんどないが、ソースドライブ回路３０の出力電圧を安定化する。これにより、ソースアンプ回路３５の消費電力を抑制することが可能となる。クロック信号ＳＣＢが“Ｌ”のとき、スイッチ３８は開放状態になり、ガンマ抵抗直接駆動状態は解除される。ここでは、スイッチ３７によりソースアンプ回路３５の出力が断続されるように説明するが、ソースアンプ回路３５がその機能を内蔵していてもよい。

この液晶パネル駆動装置の動作が、図２を参照して説明される。液晶表示パネルを駆動するタイミングを示す表示クロック信号として、図２（ａ）にクロック信号ＳＣＡ、図２（ｂ）にクロック信号ＳＣＢが示される。ソースアンプ回路３５は、クロック信号ＳＣＡが“Ｈ”のとき、パネル容量ＣＬを駆動し、ソースドライブ回路３０はソースアンプ駆動状態になる。デコーダ回路３３は、クロック信号ＳＣＢが“Ｈ”のとき、パネル容量ＣＬに直接接続され、ソースドライブ回路３０はガンマ抵抗直接駆動状態になる。図２（ｃ）に示されるように、クロック信号ＳＣＣが“Ｈ”のときは、ソースドライブ回路３０は、ハイインピーダンス状態（ＨｉＺ）となる。クロック信号ＳＣＡ、クロック信号ＳＣＢ、クロック信号ＳＣＣの“Ｈ”の期間は重複せず、液晶表示パネルはこれらのクロック信号に同期して駆動される。これらのクロック信号の周期は、液晶表示パネルによって異なる。

昇圧回路８に供給される昇圧クロックＣＬＫは、表示用のクロック信号に同期している必要はないが、ここでは、図２（ｅ）に示されるように、表示用のクロック信号に比べて長い周期のクロック信号とする。

図２（ｄ）に示されるように、コンパレータＣＭＰ１の出力信号ｐｓは、コンパレータＣＭＰ１に入力される出力モニタ電圧ｍｏ（図２（ｇ）実線）と基準電圧ＲＥＦ１（図２（ｇ）破線）との比較結果である。図２（ｇ）の実線で示される出力モニタ電圧ｍｏが、破線で示される基準電圧ＲＥＦ１を超える場合に、信号ｐｓは“Ｌ”となり、基準電圧ＲＥＦ１を下回ると“Ｈ”になる。ここでは、コンパレータＣＭＰ１は、“Ｈ”出力時と“Ｌ”出力時とで動作速度が異なるように設定されているため、基準電圧ＲＥＦ１を超過した場合と、基準電圧ＲＥＦ１を下回った場合とでは信号ｐｓが変化するタイミングが異なる。コンパレータＣＭＰ１は、この立ち上がりと立ち下がりにおける動作速度を変えることによりヒステリシス特性を有することになる。

したがって、否定論理積回路１２は、図２（ｆ）に示されるように、出力モニタ電圧ｍｏが基準電圧ＲＥＦ１以下のときに昇圧クロックＣＬＫが“Ｈ”になると、出力ｇｃを“Ｌ”にする。出力ｇｃが“Ｌ”になると、昇圧容量Ｃ１に充電した電荷はトランジスタＴ１４を介して出力され、平滑容量Ｃ３を充電するとともにソースドライブ回路３０等に供給される。出力電圧ＶＤＣ２が上昇し、出力モニタ電圧ｍｏが基準電圧ＲＥＦ１を超えると、コンパレータＣＭＰ１の出力ｐｓは、図２（ｄ）に示されるように、“Ｌ”に立ち下がり、出力ｇｃが“Ｈ”に戻る。トランジスタＴ１４はオフ状態になり、ソースドライブ回路３０等への出力電源電圧ＶＤＣ２の供給は平滑容量Ｃ３が行うことになる。したがって、出力電源電圧ＶＤＣ２は徐々に低下していく。図２（ｇ）に示されるように、ソースドライブ回路３０等の電力消費が大きく、昇圧クロックＣＬＫが“Ｈ”であるうちに出力モニタ電圧ｍｏが基準電圧ＲＥＦ１以下になると、コンパレータＣＭＰ１の出力が“Ｈ”になる（図２（ｄ））。否定論理積回路１２の出力ｇｃは“Ｌ”になり（図２（ｆ））、平滑容量Ｃ３は充電される。したがって、出力電源電圧ＶＤＣ２は、負荷となるソースドライブ回路３０等の消費電流に応じて不規則に変化する。即ち、消費電流が大きいと、基準電圧ＲＥＦ１以下になるまでの時間が短くなる。また、平滑容量Ｃ３の充電を開始するときの電圧ＶＤＣ２が低ければ平滑容量Ｃ３が充電されて基準電圧ＲＥＦ１を越えるまでの時間は長くなる。このように、出力電圧ＶＤＣ２が上昇し過ぎることが防止され、また出力電圧ＶＤＣ２が下降したときには充電される。即ち、昇圧回路８は、ソースドライブ回路３０等の消費電流に応じて不規則に充放電動作を行うことになる。

昇圧回路８が充放電動作を繰り返すとき、出力電源電圧ＶＤＣ２は、トランジスタＴ１４のオン／オフに伴うリップルを含んでしまう。したがって、このリップルが、デコーダ回路３３やソースアンプ回路３５を介してソースドライブ回路３０からノイズとして出力される。即ち、クロック信号ＳＣＡが“Ｈ”になっているソースアンプ駆動時（図２（ａ））、および、クロック信号ＳＣＢが“Ｈ”になっているガンマ抵抗直接駆動時（図２（ｂ））には、ソースドライブ回路３０がパネル容量ＣＬに接続されているため、液晶表示パネルに横縞表示ノイズとして現れることがあった。特に、ソースアンプ駆動期間の後半からガンマ抵抗直接駆動期間にかけて、パネル容量ＣＬの充放電がほぼ終了して流れる電流が少なくなるため、リップルの影響が大きい。さらに、パルススキップ方式の昇圧回路は、入力電源電圧にほぼ比例したリップルを発生する。したがって、チャージポンプ回路１０の電源電圧ＶＤＣが高い場合に、その影響も大きくなる。

特開２００５−２７８３８３号公報 特開平０５−０３５２１１号公報

このように、昇圧回路に由来するノイズがソースドライブ回路から出力され、表示性能に影響することがあった。したがって、本発明は、昇圧回路の昇圧クロックが表示性能に影響を与えないように動作する表示パネル駆動装置を提供する。

以下に、［発明を実施するための最良の形態］で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明の観点では、表示パネル駆動装置は、駆動回路（３０）と、昇圧回路（８）とを具備する。駆動回路（３０）は、表示パネルの動作タイミングを示す動作タイミング信号（ＳＣＡ、ＳＣＢ、ＳＣＣ）に基づいて階調電圧を出力する。昇圧回路（８）は、チャージポンプ回路（１０）と、パルススキップ回路とを備え、駆動回路（３０）に接続される昇圧電源を生成する。チャージポンプ回路（１０）は、昇圧クロック（ＣＬＫ）に基づいて、入力電源の入力電圧（ＶＤＣ）を昇圧して昇圧電源を生成する。パルススキップ回路は、昇圧電源の出力電圧（ＶＤＣ２）を監視して、チャージポンプ回路（１０）の昇圧動作を制御する。このパルススキップ回路は、動作タイミング信号に同期してチャージポンプ回路（１０）の昇圧動作を開始させる信号を出力する。

本発明の他の観点では、表示パネル駆動方法は、チャージポンプステップと、パルススキップステップと、駆動ステップとを具備する。チャージポンプステップは、昇圧クロック（ＣＬＫ）に基づいて、入力電源の入力電圧（ＶＤＣ）を昇圧して昇圧電源を生成するステップである。パルススキップステップは、昇圧電源の出力電圧（ＶＤＣ２）を監視して、チャージポンプステップの昇圧動作を制御するステップである。駆動ステップは、昇圧電源に接続され、表示パネルの動作タイミングを示す動作タイミング信号（ＳＣＡ、ＳＣＢ、ＳＣＣ）に基づいて階調電圧を出力するステップである。パルススキップステップは、この動作タイミング信号に同期してチャージポンプステップの昇圧動作を開始させるステップを備える。

本発明によれば、昇圧回路の昇圧クロックが表示性能に影響を与えないように動作する表示パネル駆動装置を提供することができる。また、本発明によれば、横縞表示ノイズを低減した表示パネル駆動装置を提供することができる。

図を参照して、本発明を実施するための最良の形態が説明される。図１０は、本発明の実施の形態に係る液晶表示装置の構成を示すブロック図である。液晶表示装置１００は、液晶表示パネル１０１、データ側駆動回路１０２、走査側駆動回路１０３、電源回路１０４、制御回路１０５を備える。

液晶表示パネル１０１は、図１０の横方向に配列され、縦方向に延びるデータ線１０６と、縦方向に配列され、横方向に延びる走査線１０７とを備える。データ線１０６と走査線１０７との交点に画素が形成され、各画素は、単色の場合、図１０に示されるように、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）１０８、画素容量１０９、液晶素子１１０とを備える。ＴＦＴ１０８のゲートは走査線１０７に接続され、ソース（ドレイン）はデータ線１０６に接続されている。また、ＴＦＴ１０８のドレイン（ソース）は、画素容量１０９及び液晶素子１１０に接続され、画素容量１０９及び液晶素子１１０の他端はコモン電極ＣＯＭに接続されている。液晶素子１１０は、容量性の素子であり、画素容量１０９および液晶素子１１０を合わせてパネル容量と称することにする。また、多色の液晶表示パネルの場合には、各画素はＲ、Ｇ、Ｂのドットの集合になり、各ドットに対してＴＦＴ１０８、画素容量１０９、液晶素子１１０とを備える。液晶表示パネルの動作は基本的には同じである。

データ側駆動回路１０２は、デジタル画像信号（以下データと称する）に基づいて生成されるアナログ信号電圧（階調電圧）を出力し、データ線１０６を駆動する。走査側駆動回路１０３は、ＴＦＴ１０８の選択／非選択電圧を出力し、走査線１０７を駆動する。電源回路１０４は、アナログ信号電圧を出力するデータ側駆動回路１０２や選択／非選択電圧を出力する走査側駆動回路１０３に電源電圧を供給する。制御回路１０５は、データ線１０６および走査線１０７を駆動するタイミング信号と電源回路１０４の昇圧動作を制御するタイミング信号とを生成し、走査側駆動回路１０３、データ側駆動回路１０２および電源回路１０４を制御する。制御回路１０５からのタイミング信号として、データ側駆動回路１０２にタイミング信号ＳＣＡ、ＳＣＢが供給され、電源回路１０４にタイミング信号ＣＬＫ、ＳＣＡ、ＳＣＢ、ＳＣＣ、ＳＣＤが供給される。タイミング信号ＣＬＫ、ＳＣＡ、ＳＣＢ、ＳＣＣ、ＳＣＤの詳細は、後述する。

（第１の実施の形態）
図３に、本発明の第１の実施の形態に係るパルススキップ方式の昇圧回路を内蔵する液晶パネル駆動装置の回路図が示される。液晶パネル駆動装置は、パルススキップ方式の昇圧回路８と、ソースドライブ回路３０とを具備する。図３に示される回路は、上述の電源回路１０４とデータ側駆動回路１０２に含まれ、データ側駆動回路１０２は１本のデータ線を駆動する回路に相当する。したがって、液晶パネル駆動装置は、複数のソースドライブ回路３０と共通に接続される昇圧回路８とを備えるが、ここでは省略して説明する。昇圧回路８は、ソースドライブ回路３０の電源回路であり、供給される入力電源電圧ＶＤＣを出力電源電圧ＶＤＣ２に昇圧してソースドライブ回路３０に供給する。昇圧回路８は、チャージポンプ回路１０と、分圧抵抗Ｒ１、Ｒ２と、平滑容量Ｃ３と、コンパレータＣＭＰ１と、スキップ信号制御回路４０と、レベルシフト回路１４と、否定論理積回路１２と、否定論理回路１１とを備える。

チャージポンプ回路１０は、トランジスタＴ１１〜Ｔ１４と昇圧容量Ｃ１とを備え、チャージポンプ方式により２倍昇圧を行う。トランジスタＴ１１は、ＮチャネルＭＯＳトランジスタであり、そのソースは接地され、ドレインはトランジスタＴ１２のドレインおよび昇圧容量Ｃ１に接続される。トランジスタＴ１２は、ＰチャネルＭＯＳトランジスタであり、そのソースは電源電圧ＶＤＣに接続される。昇圧容量Ｃ１の他方の電極に接続されるノードは、トランジスタＴ１３のドレインに接続され、ＰチャネルＭＯＳトランジスタＴ１４を介してチャージポンプ回路１０の出力（出力電源電圧ＶＤＣ２）に接続される。トランジスタＴ１３は、ＰチャネルＭＯＳトランジスタであり、そのソースは電源電圧ＶＤＣに接続される。トランジスタＴ１１、Ｔ１２、Ｔ１４のゲートは、否定論理積回路１２の出力に接続され、駆動される。否定論理積回路１２の出力は、さらに否定論理回路１１を介してトランジスタＴ１３のゲートに接続される。

チャージポンプ回路１０の出力は、平滑容量Ｃ３により平滑化される。平滑化された出力電源電圧ＶＤＣ２は、平滑容量Ｃ３に並列に接続される分圧抵抗Ｒ１およびＲ２により分圧され、出力モニタ電圧ｍｏが生成される。出力モニタ電圧ｍｏは、コンパレータＣＭＰ１に入力される。コンパレータＣＭＰ１は、出力モニタ電圧ｍｏと、ＢＧＲ（Ｂａｎｄ Ｇａｐ Ｒｅｆｅｒｅｎｃｅ）回路により生成された基準電圧ＲＥＦ１とを比較し、出力信号ｐｓを出力する。ここでは、コンパレータＣＭＰ１は、ヒステリシス特性を有しないコンパレータが用いられ、出力モニタ電圧ｍｏが基準電圧ＲＥＦ１を超えると“Ｌ”を出力し、基準電圧ＲＥＦ１以下のときは“Ｈ”を出力する。比較結果を示す信号ｐｓは、スキップ信号制御回路４０に入力される。なお、コンパレータＣＭＰ１は、ヒステリシス特性を有するものであってもよい。

スキップ信号制御回路４０は、フリップフロップ４６と、否定論理回路４１と、論理和回路４２とを含む。フリップフロップ４６は、入力ＣＫに入力される信号ｐｓの立ち下がりに同期して入力Ｄに印加される電圧レベルを内部に保持しつつ、出力Ｑ（反転出力ＱＮ）に出力する。ここでは、入力Ｄは、電源電圧ＶＤＣに接続されているため、フリップフロップ４６は、信号ｐｓの立ち下がりに同期して、出力Ｑを“Ｈ”、出力ＱＮを“Ｌ”にする。また、信号ｐｓは、否定論理回路４１を介して論理和回路４２に入力される。論理和回路４２は、この信号とクロック信号ＳＣＤとの論理和をフリップフロップ４６の入力Ｒに出力する。フリップフロップ４６は、入力Ｒに入力される信号の立ち下がりに応答して内部状態をリセットし、出力Ｑを“Ｌ”に、出力ＱＮを“Ｈ”にする。したがって、スキップ信号制御回路４０は、クロック信号ＳＣＤの立ち下がり時点からコンパレータＣＭＰ１の出力信号ｐｓの立ち下がり時点まで、出力ＱＮから信号ｓｔ＝“Ｈ”を出力する。

スキップ信号制御回路４０の出力信号ｓｔは、レベルシフト回路１４によりレベル変換されて否定論理積回路１２に入力される。否定論理積回路１２は、この比較結果と昇圧クロックＣＬＫとの否定論理積（ｇｃ）をトランジスタＴ１１、Ｔ１２、Ｔ１４のゲートに供給する。したがって、スキップ信号制御回路４０の出力信号ｓｔが“Ｌ”であるとき、チャージポンプ回路１０への昇圧クロックの供給が停止される。平滑容量Ｃ３は放電状態となってソースドライブ回路３０に電源供給を行う。出力信号ｓｔが“Ｈ”であるとき、チャージポンプ回路１０に昇圧クロックが供給されて、チャージポンプ回路１０は平滑容量Ｃ３を充電するとともにソースドライブ回路３０に電源供給を行う。

レベルシフト回路１４、否定論理回路１１、否定論理積回路１２、ソースドライブ回路３０は、昇圧回路８の出力ＶＤＣ２に接続される。チャージポンプ回路１０、コンパレータＣＭＰ１およびスキップ信号制御回路４０は、入力電源電圧ＶＤＣに接続される。

ソースドライブ回路３０は、ガンマ抵抗３２と、デコーダ回路３３と、ソースアンプ回路３５と、スイッチ３７、３８とを備える。ガンマ抵抗３２は、ガンマ補正するための基準電圧を生成する。デコーダ回路３３は、この基準電圧から表示データにより指示される電圧を選択して所望の階調電圧を生成する。この階調電圧は、ボルテージフォロア接続されているソースアンプ回路３５により電流増幅されて液晶表示パネルに出力され（ＳＯＵＴ）、液晶表示パネルのパネル容量ＣＬが駆動される。デコーダ回路３３およびソースドライブ回路３５は、昇圧回路８の出力ＶＤＣ２に接続される。

スイッチ３７およびソースアンプ回路３５は、表示駆動用のクロック信号ＳＣＡにより制御される。ここでは、クロック信号ＳＣＡが“Ｈ”のとき、スイッチ３７が閉成状態になり、ソースアンプ回路３５はパネル容量ＣＬを駆動する。この状態をソースアンプ駆動状態と呼ぶことにする。クロック信号ＳＣＡが“Ｌ”のとき、スイッチ３７は開放状態になり、また、ソースアンプ回路３５は駆動を停止してハイインピーダンス状態になる。スイッチ３８は、ソースアンプ回路３５の入力と出力との間に接続され、表示駆動用のクロック信号ＳＣＢにより制御される。ここでは、クロック信号ＳＣＢが“Ｈ”のとき、スイッチ３８が閉成状態になり、デコーダ回路３３の出力は、直接パネル容量ＣＬを駆動する。この状態をガンマ抵抗直接駆動状態と呼ぶことにする。このデコーダ回路３３は、負荷であるパネル容量ＣＬを駆動する能力がほとんどないが、ソースドライブ回路３０の出力電圧を安定化する。これにより、ソースアンプ回路３５の消費電力を抑制することが可能となる。クロック信号ＳＣＢが“Ｌ”のとき、スイッチ３８は開放状態になり、ガンマ抵抗直接駆動状態は解除される。ここでは、スイッチ３７によりソースアンプ回路３５の出力が断続されるように説明するが、ソースアンプ回路３５がその機能を内蔵していてもよい。

この液晶パネル駆動装置の動作が、図４を参照して説明される。液晶表示パネルを駆動するタイミングを示す表示クロック信号として、図４（ａ）にクロック信号ＳＣＡ、図４（ｂ）にクロック信号ＳＣＢが示される。ソースアンプ回路３５は、クロック信号ＳＣＡが“Ｈ”のとき、パネル容量ＣＬを駆動し、ソースドライブ回路３０はソースアンプ駆動状態になる。クロック信号ＳＣＢが“Ｈ”のとき、デコーダ回路３３は、パネル容量ＣＬに直接接続され、ソースドライブ回路３０はガンマ抵抗直接駆動状態になる。図４（ｃ）に示されるように、クロック信号ＳＣＣが“Ｈ”のときは、ソースドライブ回路３０は、ハイインピーダンス状態（ＨｉＺ）となる。クロック信号ＳＣＡ、クロック信号ＳＣＢ、クロック信号ＳＣＣの“Ｈ”の期間は重複せず、液晶表示パネルはこれらのクロック信号に同期して駆動される。これらのクロック信号の周期は、液晶表示パネルによって異なる。

図４（ｄ）に、クロック信号ＳＣＤが示される。クロック信号ＳＣＤは、クロック信号ＳＣＣの立ち上がりエッジから所定のパルス幅を有する“Ｌ”レベルの１ショット形のクロック信号である。即ち、クロック信号ＳＣＤは、ソースドライブ回路３０がハイインピーダンス（ＨｉＺ）になる期間の開始を示す。

昇圧回路８に供給される昇圧クロックＣＬＫは、表示用のクロック信号に同期している必要はないが、ここでは、図４（ｇ）に示されるように、表示用のクロック信号の２倍の周期を有するクロック信号とする。このように、ソースドライブ回路３０がハイインピーダンス状態である期間中に、立ち上がりエッジまたは立ち下りエッジがあるように昇圧クロックＣＬＫが設定されることが好ましい。さらに、昇圧クロックのエッジは、この期間を２分するように設定されることがより好ましい。

図４（ｅ）に示されるように、コンパレータＣＭＰ１が信号ｐｓとして“Ｈ”を出力しているとき、即ち、出力モニタ電圧ｍｏ（図４（ｉ）実線）が基準電圧ＲＥＦ１（図４（ｉ）破線）に達していないとき、クロック信号ＳＣＤ（図４（ｄ））が“Ｌ”になると、フリップフロップ４６の入力Ｒは“Ｌ”になり、スキップ信号制御回路４０は、信号ｓｔを“Ｈ”にする（図４（ｆ））。

信号ｓｔが“Ｈ”になり、昇圧クロックＣＬＫが“Ｈ”になると、否定論理積回路１２は、図４（ｈ）に示されるように、出力ｇｃを“Ｌ”にする。トランジスタＴ１１、Ｔ１３はオフ状態になり、トランジスタＴ１２、Ｔ１４はオン状態になり、昇圧容量Ｃ１に充電された電圧が出力され、平滑容量Ｃ３を充電しつつ、ソースドライブ回路３０等の負荷に供給される。即ち、出力電源電圧ＶＤＣ２が上昇し、図４（ｉ）に実線で示されるように、出力モニタ電圧ｍｏが上昇する。コンパレータＣＭＰ１は、出力モニタ電圧ｍｏが基準電圧ＲＥＦ１を超過したことを検出すると、出力信号ｐｓを“Ｌ”にする（図４（ｅ））。出力信号ｐｓが“Ｌ”になると、フリップフロップ４６は、入力Ｄに印加される信号を取り込み、出力ＱＮ即ち信号ｓｔを“Ｌ”にする（図４（ｆ））。信号ｓｔが“Ｌ”になると、否定論理積回路１２の出力ｇｃが“Ｈ”になり（図４（ｈ））、トランジスタＴ１１、Ｔ１３がオン状態になり、トランジスタＴ１２、Ｔ１４がオフ状態になる。即ち、チャージポンプ回路１０の出力がハイインピーダンスとなって、昇圧回路８は、平滑容量Ｃ３からの放電によってソースドライブ回路３０に電源供給する。平滑容量Ｃ３は、放電によりその電圧ＶＤＣ２を徐々に下げる。やがて、コンパレータＣＭＰ１は、出力モニタ電圧ｍｏが基準電圧ＲＥＦ１より下がったことを検出し（図４（ｉ））、信号ｐｓを“Ｈ”とする。図４（ｅ）に示されるように、信号ｐｓが“Ｈ”になっても、即ち、出力電源電圧ＶＤＣ２が所定の電圧より下がっても、即時にチャージポンプ回路１０を動作させることはない。出力電源電圧ＶＤＣ２が所定の電圧より下がり、かつ、クロック信号ＳＣＤが立ち下がるとき、チャージポンプ回路１０の動作が開始される。

昇圧回路８の負荷が軽く、平滑容量Ｃ３の放電が緩やかである場合の動作は、図５に示される。クロック信号ＳＣＤが立ち下がるとき（図５（ｄ）に示される２つ目の“Ｌ”パルス）、出力モニタ電圧ｍｏが基準電圧ＲＥＦ１を超えていると、信号ｐｓ（図５（ｅ））が“Ｌ”のままであるため、論理和回路４２の出力は変化せず、フリップフロップ４６の状態は変化しない。したがって、信号ｓｔ（図５（ｆ））は、“Ｌ”の状態を継続し、昇圧クロックＣＬＫが各トランジスタに供給されず、チャージポンプ回路１０は充放電動作を行わない。

したがって、出力電源電圧ＶＤＣ２が所定の基準の電圧を超えているとき、無駄にチャージポンプ回路１０が動作することもなく、また、ソースアンプ駆動期間の後半からガンマ抵抗直接駆動期間にかけて、チャージポンプ回路１０が動作することもない。ソースドライブ回路３０がハイインピーダンスである期間（クロック信号ＳＣＣが“Ｈ”である期間）、および、ソースアンプ駆動期間の開始直後の期間にチャージポンプ回路１０を動作させるため、多少のリップルが発生しても表示性能に影響することは無くなる。即ち、ソースドライブ回路３０がアンプ駆動状態またはガンマ抵抗直接駆動状態のときに、ソースドライブ回路３０に供給する電源電圧ＶＤＣ２を安定化させることができ、昇圧回路８の動作に伴う電源リップルによる表示品質の劣化を防ぐことができる。

（第２の実施の形態）
図６を参照して第２の実施の形態が説明される。昇圧回路８の出力のリップルは、入力電源電圧ＶＤＣが高い程に大きくなる。入力電源電圧ＶＤＣが高く、横縞表示ノイズが発生しやすいときに、第１の実施の形態と同様に昇圧回路８が表示クロック信号に同期して動作する表示パネル駆動装置が説明される。

第２の実施の形態に係る表示パネル駆動装置は、第１の実施の形態に係る表示パネル駆動装置に、入力電源電圧ＶＤＣを監視する電源電圧モニタ回路５０が追加されている。さらに、スキップ信号制御回路４０に選択回路４８が追加されている。その他の回路は、第１の実施の形態に係る表示パネル駆動回路と同じであり、これらの追加回路を主に説明する。

入力電源電圧ＶＤＣをモニタする電源電圧モニタ回路５０は、入力電源電圧ＶＤＣが分圧抵抗Ｒ３／Ｒ４により分圧されて生成される入力モニタ電圧ｍｉと、バンドギャップリファレンス回路（ＢＧＲ）により生成される基準電圧ＲＥＦ２とを比較するコンパレータＣＭＰ２を備える。ここでは、コンパレータＣＭＰ２は、入力モニタ電圧ｍｉが基準電圧ＲＥＦ２を超えると“Ｈ”を出力し、基準電圧ＲＥＦ２が入力モニタ電圧ｍｉより高いとき“Ｌ”を出力する。このコンパレータＣＭＰ２の出力信号により、選択回路４８が選択する信号が決定される。分圧抵抗Ｒ３およびＲ４の抵抗比を変えることにより、監視する入力電源電圧ＶＤＣの閾値を設定することができる。負荷の状態や供給する入力電源電圧ＶＤＣの状態に応じて、この抵抗比を切り替えるようにすることは容易であり、外部から入力される信号によりこの設定ができることが好ましい。

スキップ信号制御回路４０の選択回路４８は、コンパレータＣＭＰ１の出力信号ｐｓと、フリップフロップ４６の出力信号ｑｎとを入力し、コンパレータＣＭＰ２の出力が“Ｈ”のとき信号ｑｎを、“Ｌ”のとき信号ｐｓを選択して信号ｓｔとして出力する。即ち、入力電源電圧ＶＤＣが所定の電圧より高いとき信号ｑｎが選択され、所定の電圧より低いとき信号ｐｓが選択される。したがって、電源電圧ＶＤＣが所定の電圧より高いとき、第１の実施の形態において説明されたように、クロック信号ＳＣＤをトリガにしてチャージポンプ回路１０が動作する。即ち、ソースドライブ回路３０がハイインピーダンスになるタイミングに同期して、チャージポンプ回路１０は充放電動作を開始して平滑容量Ｃ３を充電する。入力電源電圧ＶＤＣが所定の電圧より低いときは、コンパレータＣＭＰ１の出力信号ｐｓの状態に基づいて、チャージポンプ回路１０は充放電動作を行う。

このように、入力電源電圧ＶＤＣが一定電圧を超えていることを検出する電源電圧モニタ回路５０が追加され、昇圧回路８のリップルが大きくなる入力電源電圧ＶＤＣが高い時に、スキップ信号制御回路４０が有効になる。そのため、ソースドライブ回路３０の出力へのリップルの影響を抑制することができ、表示性能に影響を与えなくなる。また、電源電圧ＶＤＣが低いとき、チャージポンプ回路１０がクロックＳＣＤの周期でしか動作しないと、昇圧回路８は電流駆動能力が低下する。入力電源電圧ＶＤＣが低いときは、昇圧出力に現れるリップルの影響は小さく、ソースアンプ駆動期間やガンマ抵抗直接駆動期間にチャージポンプ回路１０を動作させることにより、昇圧回路８は電流駆動能力を確保することができる。

（第３の実施の形態）
図７に、第３の実施の形態に係る液晶パネル駆動装置の回路図が示される。この液晶パネル駆動装置は、昇圧回路８の出力のリップルが大きくなる入力電源電圧ＶＤＣが高い場合に、チャージポンプ回路１０が動作する期間を制限する。第２の実施の形態に係る液晶パネル駆動装置のスキップ信号制御回路４０が削除され、チャージポンプ回路１０が動作する期間を制限するための回路が追加される。その他は、第２の実施の形態に係る液晶パネル駆動装置と同じであるため、相違点を主に説明する。

電源電圧モニタ回路５０の出力と、チャージポンプ回路１０が動作する期間を設定するクロック信号ＳＣＣＮとは否定論理積回路１６に入力される。クロック信号ＳＣＣＮは、クロック信号ＳＣＣを論理反転した信号である。したがって、クロック信号ＳＣＣＮ（“Ｈ”）は、ソースドライブ回路３０がソースアンプ回路３５またはデコーダ回路３３によりパネル容量ＣＬを駆動する期間を示す信号である。また、電源電圧モニタ回路５０の出力（“Ｈ”）は、入力モニタ電圧ｍｉが基準電圧ＲＥＦ２を超えている期間を示す信号である。したがって、否定論理積回路１６の出力は、入力モニタ電圧ｍｉが基準電圧ＲＥＦ２より低いとき、または、ソースアンプ回路３５がハイインピーダンス状態になっているとき、“Ｈ”となる。否定論理積回路１６の出力は、レベルシフト回路２４によりレベル変換され、否定論理積回路１３に入力される。

否定論理積回路１３は、レベル変換された否定論理積回路１６の出力およびコンパレータＣＭＰ１の出力と、昇圧クロックＣＬＫとを入力し、チャージポンプ回路１０を充放電する信号ｇｃを生成する。これ以外は、第２の実施の形態と同じである。

次に、液晶パネル駆動装置の動作が説明される。入力モニタ電圧ｍｉが基準電圧ＲＥＦ２より低い場合（コンパレータＣＭＰ２の出力は“Ｌ”）、否定論理積回路１６の出力が“Ｈ”となるため、従来の液晶パネル駆動装置と同じように、出力電源電圧ＶＤＣ２が所定の電圧より低くなると（コンパレータＣＭＰ１の出力信号ｐｓが“Ｈ”）、チャージポンプ回路１０が動作を開始する。即ち、この場合、チャージポンプ回路１０の動作タイミングは、従来の動作タイミングと同じように、出力電源電圧ＶＤＣ２のレベルにより決定される。

図８に、入力モニタ電圧ｍｉが基準電圧ＲＥＦ２を超える場合（電源電圧モニタ回路５０：コンパレータＣＭＰ２の出力が“Ｈ”）の動作タイミングが示される。液晶表示パネルを駆動するタイミングを示す表示クロック信号として、図８（ａ）にクロック信号ＳＣＡ、図８（ｂ）にクロック信号ＳＣＢ、図８（ｃ）にクロック信号ＳＣＣ、図８（ｄ）にクロック信号ＳＣＣＮが示される。クロック信号ＳＣＡが“Ｈ”のとき、ソースアンプ回路３５がパネル容量ＣＬを駆動し、ソースドライブ回路３０はソースアンプ駆動状態になる。クロック信号ＳＣＢが“Ｈ”のとき、デコーダ回路３３の出力がパネル容量ＣＬに直接接続され、ソースドライブ回路３０はガンマ抵抗直接駆動状態になる。図８（ｃ）に示されるように、クロック信号ＳＣＣが“Ｈ”のとき、ソースドライブ回路３０は、ハイインピーダンス状態（ＨｉＺ）となる。クロック信号ＳＣＣＮは、クロックＳＣＣを論理反転した信号である。クロック信号ＳＣＡ、クロック信号ＳＣＢ、クロック信号ＳＣＣの“Ｈ”の期間は重複せず、液晶表示パネルはこれらのクロックに同期して駆動される。これらのクロックの周期は、液晶表示パネルによって異なる。

電源電圧モニタ回路５０の出力が“Ｈ”である場合、否定論理積回路１６の出力は、図８（ｆ）に示されるように、ソースドライブ回路３０がハイインピーダンス状態になっているときのみ“Ｈ”になる。したがって、図８（ｉ）に示されるように、出力モニタ電圧ｍｏが基準電圧ＲＥＦ１より低くなり、コンパレータＣＭＰ１の出力信号ｐｓ（図８（ｅ））が“Ｈ”になっても、ソースドライブ回路３０がハイインピーダンス状態にならなければ（表示クロックＳＣＣＮが“Ｌ”）、チャージポンプ回路１０は充放電の動作を開始しない（図８（ｈ））。

図８（ｇ）に示される昇圧クロックＣＬＫは、否定論理積回路１３によりソースドライブ回路３０がハイインピーダンスの期間だけチャージポンプ回路１０に供給される。即ち、否定論理積回路１３の出力ｇｃは、図８（ｈ）に示されるように、ソースドライブ回路３０がハイインピーダンス状態になっているときチャージポンプ回路１０を充放電動作させる。したがって、チャージポンプ回路１０の充放電の動作は、ソースドライブ回路３０がハイインピーダンスになっている期間に限定されることになる。

このように、入力電源電圧ＶＤＣが高い場合であって、ソースドライブ回路３０の出力がハイインピーダンスの時にのみ、チャージポンプ回路１０が充放電動作することにより、昇圧回路８の動作に伴うノイズがソースドライブ回路３０の出力に影響しないようになる。この場合、ソースドライブ回路３０がハイインピーダンスである期間が短いと、昇圧回路８の電流供給能力が低下するおそれがある。そのため、電源電圧モニタ回路５０を搭載することにより、電源電圧ＶＤＣが高く、電流供給能力に余裕のある時に有効である。負荷が軽く、昇圧回路８の電流供給能力に余裕がある場合は、電源電圧ＶＤＣの高低によらず、ソースドライブ回路３０がハイインピーダンスであるときにチャージポンプ回路１０を充放電動作させても良い。

（第４の実施の形態）
図９に第４の実施の形態に係る表示パネル駆動装置の回路図が示される。この表示パネル駆動装置は、電流供給能力を向上させるために、昇圧位相が異なるチャージポンプ回路を２回路搭載する。それ以外は第３の実施の形態と同じように構成される。

追加されるチャージポンプ回路２０は、トランジスタＴ２１〜Ｔ２４と、昇圧容量Ｃ２とを備える。トランジスタＴ２１〜Ｔ２４は、チャージポンプ回路１０のトランジスタＴ１１〜Ｔ１４に対応し、チャージポンプ回路１０と同じように接続される。トランジスタＴ２１〜Ｔ２４のゲートに接続され、各トランジスタのオン／オフを制御するための信号を生成する否定論理回路２１および否定論理積回路２３は、それぞれ否定論理回路１１および否定論理積回路１３に対応する。否定論理積回路２３に供給されるクロック信号は、昇圧クロックＣＬＫを否定論理回路１８により位相反転した信号である。したがって、チャージポンプ回路２０は、チャージポンプ回路１０と昇圧するクロック信号の位相が異なる。チャージポンプ回路１０が昇圧容量Ｃ１に充電している期間にチャージポンプ回路２０は昇圧容量Ｃ２を放電し、チャージポンプ回路２０が昇圧容量Ｃ２に充電している期間にチャージポンプ回路１０は昇圧容量Ｃ１を放電する。チャージポンプ回路１０とチャージポンプ回路２０とは、交互に平滑容量Ｃ３を充電することになり、昇圧回路８の電流供給能力は向上する。昇圧回路８の電流供給能力が不足する場合、クロック位相を変えたチャージポンプ回路を組み合わせることにより、補うことが可能となる。他の実施の形態においても組み合わせることは可能である。

このように、表示パネル駆動装置は、電源電圧ＶＤＣが一定電圧を超えていることを検出する電源電圧モニタ回路５０を備え、横縞表示ノイズが発生しやすい入力電源電圧ＶＤＣが高い場合、ソースドライブ回路３０の出力がハイインピーダンス状態になっているときに昇圧回路８の昇圧動作を行うように制御する。これにより、ソースドライブ回路３０の出力へのノイズを大幅に低減することができる。

本発明では、ソースドライブ回路の出力がハイインピーダンス状態になっている期間に同期して昇圧回路８は昇圧動作を開始する。これにより、昇圧回路８は、ソースドライブ回路３０がソースアンプ駆動状態またはガンマ抵抗直接駆動状態のときに、電源電圧を安定化して供給することができ、昇圧回路８の動作に伴う電源リップルによる表示品質の劣化を防ぐことができる。特に、入力電源電圧ＶＤＣが高いときは、リップルが大きくなるため、電源電圧モニタ回路５０を備え、入力電源電圧を監視することにより、ソースドライブ回路３０の出力へのノイズを大幅に低減できる。

従来の表示パネル駆動装置を説明する回路図である。 従来の表示パネル駆動装置の動作を説明するタイムチャートである。 本発明の第１の実施の形態に係る表示パネル駆動装置を説明する回路図である。 同表示パネル駆動装置の動作を説明するタイムチャートである。 同表示パネル駆動装置の動作を説明するタイムチャートである。 本発明の第２の実施の形態に係る表示パネル駆動装置を説明する回路図である。 本発明の第３の実施の形態に係る表示パネル駆動装置を説明する回路図である。 同表示パネル駆動装置の動作を説明するタイムチャートである。 本発明の第４の実施の形態に係る表示パネル駆動装置を説明する回路図である。 本発明の実施の形態に係る液晶表示パネルの構成を示すブロック図である。

符号の説明

８ 昇圧回路
１０ チャージポンプ回路
１１、２１ ＮＯＴ回路
１２ ＮＡＮＤ回路（２入力）
１３、２３ ＮＡＮＤ回路（３入力）
１４ レベルシフト回路
１６ ＮＡＮＤ回路
１８ ＮＯＴ回路
２０ チャージポンプ回路
２４ レベルシフト回路
３０ ソースドライブ回路
３２ ガンマ抵抗
３３ デコーダ回路
３５ ソースアンプ
３７、３８ スイッチ
４０ スキップ信号制御回路
４１ ＮＯＴ回路
４２ ＯＲ回路
４６ フリップフロップ
４８ セレクタ回路
５０ 電源電圧モニタ回路
１００ 表示装置
１０１ 液晶表示パネル１０１
１０２ データ側駆動回路
１０３ 走査側駆動回路
１０４ 電源回路
１０５ 制御回路
１０６ データ線
１０７ 走査線
１０８ ＴＦＴ
１０９ 画素容量
１１０ 液晶素子
Ｃ０ パネル容量
Ｃ１、Ｃ２ 昇圧容量
Ｃ３ 平滑容量
ＣＭＰ１、ＣＭＰ２ コンパレータ
Ｒ１〜Ｒ４ 抵抗器
Ｔ１１〜Ｔ１４、Ｔ２１〜Ｔ２４ トランジスタ

Claims (10)

1. 表示パネルの動作タイミングを示す動作タイミング信号に基づいて階調電圧を前記表示パネルの画素に出力する駆動回路と、前記動作タイミング信号は、前記駆動回路の出力がハイインピーダンス状態であることを示すＨｉＺ信号を含み、
   前記駆動回路に接続される昇圧電源を生成する昇圧回路とを具備し、
   前記昇圧回路は、
   昇圧クロックに基づいて、入力電源の入力電圧を昇圧して前記昇圧電源を生成するチャージポンプ回路と、
   前記昇圧電源の出力電圧を監視して、前記チャージポンプ回路の昇圧動作を制御するパルススキップ回路とを備え、
   前記パルススキップ回路は、前記出力電圧が所定の出力基準電圧に満たなく、かつ、前記ＨｉＺ信号が前記ハイインピーダンス状態を示す期間に前記動作タイミング信号に同期して前記チャージポンプ回路の昇圧動作を開始させるように前記昇圧クロックを供給する
   表示パネル駆動装置。
2. さらに、前記入力電圧を監視する電源電圧モニタ回路を備え、
   前記入力電圧が所定の入力基準電圧を越えていることを前記電源電圧モニタ回路が検出した場合、前記パルススキップ回路は、前記出力電圧が前記出力基準電圧に満たなく、かつ、前記ＨｉＺ信号が前記ハイインピーダンス状態を示す期間に、前記昇圧クロックを供給する
   請求項１に記載の表示パネル駆動装置。
3. 前記入力電圧が前記入力基準電圧に満たない場合、前記パルススキップ回路は、前記出力電圧が前記出力基準電圧に満たないとき前記昇圧クロックを供給し、前記出力電圧が前記出力基準電圧を越えたとき前記昇圧クロックの供給を停止する
   請求項２に記載の表示パネル駆動装置。
4. 前記昇圧クロックは、前記タイミング信号の２倍の周期であって、前記ＨｉＺ信号がハイインピーダンス状態を示す期間に立ち上がりエッジまたは立ち下がりエッジを有する
   請求項１から請求項３のいずれかに記載の表示パネル駆動装置。
5. 前記昇圧回路は、
   前記昇圧クロックの第１相に同期して昇圧動作する第１チャージポンプ回路と、
   前記昇圧クロックの第２相に同期して昇圧動作する第２チャージポンプ回路と
   を備え、前記第１チャージポンプ回路と前記第２チャージポンプ回路とは補完するように動作する
   請求項１から請求項４のいずれかに記載の表示パネル駆動装置。
6. 請求項１から請求項５のいずれかに記載の表示パネル駆動装置と前記表示パネルとを備える表示装置。
7. 昇圧クロックに基づいて、入力電源の入力電圧を昇圧して昇圧電源を生成するチャージポンプステップと、
   前記昇圧電源の出力電圧を監視して、前記チャージポンプステップの昇圧動作を制御するパルススキップステップと、
   前記昇圧電源に接続され、表示パネルの動作タイミングを示す動作タイミング信号に基づいて階調電圧を出力する駆動ステップと
   を具備し、
   前記動作タイミング信号は、前記駆動回路の出力がハイインピーダンス状態を示すＨｉＺ信号を含み、
   前記パルススキップステップは、前記出力電圧が所定の出力基準電圧に満たなく、かつ、前記ＨｉＺ信号が前記ハイインピーダンス状態を示す期間に、前記動作タイミング信号に同期して前記昇圧クロックを供給し、前記チャージポンプステップの昇圧動作を開始させるステップを備える
   表示パネル駆動方法。
8. さらに、前記入力電圧を監視する電源電圧モニタステップを備え、
   前記電源電圧モニタステップにおいて前記入力電圧が所定の入力基準電圧を越えたことが検出された場合、前記パルススキップステップは、前記出力電圧が所定の出力基準電圧に満たなく、かつ、前記ＨｉＺ信号が前記ハイインピーダンス状態を示す期間に、前記昇圧クロックを供給するステップを備える
   請求項７に記載の表示パネル駆動方法。
9. 前記入力電圧が前記入力基準電圧に満たない場合、前記スキップ制御ステップは、前記出力電圧が前記出力基準電圧に満たないとき前記昇圧クロックの供給を指示し、前記出力電圧が前記出力基準電圧を越えたとき前記昇圧クロックの供給停止を指示するステップを備える
   請求項８に記載の表示パネル駆動方法。
10. 前記チャージポンプステップは、
    前記昇圧クロックの第１相に同期して昇圧動作する第１チャージポンプステップと、
    前記昇圧クロックの第２相に同期して昇圧動作する第２チャージポンプステップと
    を備え、前記第１チャージポンプステップにおける昇圧動作と前記第２チャージポンプステップにおける昇圧動作とは補完するように動作する
    請求項７から請求項９のいずれかに記載の表示パネル駆動方法。

Images