JP2004354518A - 駆動電圧発生回路およびそれを用いる液晶駆動装置 - Google Patents
駆動電圧発生回路およびそれを用いる液晶駆動装置 Download PDFInfo
- Publication number
- JP2004354518A JP2004354518A JP2003149712A JP2003149712A JP2004354518A JP 2004354518 A JP2004354518 A JP 2004354518A JP 2003149712 A JP2003149712 A JP 2003149712A JP 2003149712 A JP2003149712 A JP 2003149712A JP 2004354518 A JP2004354518 A JP 2004354518A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- circuit
- power supply
- output buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】昇圧回路34で作成された電源電圧VOUTを用いて、出力バッファ回路B0〜B4が、予め定める安定化された液晶駆動電圧V0〜V4を作成し、出力するようにした駆動電圧発生回路31において、昇圧不足を抑制する。
【解決手段】前記出力バッファ回路B0〜B4において、基準電圧V0’〜V4’と実際の駆動電圧V0〜V4との差に応じてオペアンプA1,A2によって制御され、プッシュプル動作によって前記電源電圧VOUTから前記駆動電圧V0〜V4を作成するトランジスタMP1,MN1に対して、制御トランジスタMP2,MN2を設け、前記昇圧回路34から電源電圧VOUTの出力される期間の一部で、前記トランジスタMP1のゲートをMP2でプルアップし、トランジスタMN1のゲートをMN2でプルダウンすることで、出力段をハイインピーダンスにし、前記電源電圧VOUTが確実に立ち上がるようにする。
【選択図】 図1
【解決手段】前記出力バッファ回路B0〜B4において、基準電圧V0’〜V4’と実際の駆動電圧V0〜V4との差に応じてオペアンプA1,A2によって制御され、プッシュプル動作によって前記電源電圧VOUTから前記駆動電圧V0〜V4を作成するトランジスタMP1,MN1に対して、制御トランジスタMP2,MN2を設け、前記昇圧回路34から電源電圧VOUTの出力される期間の一部で、前記トランジスタMP1のゲートをMP2でプルアップし、トランジスタMN1のゲートをMN2でプルダウンすることで、出力段をハイインピーダンスにし、前記電源電圧VOUTが確実に立ち上がるようにする。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、液晶駆動装置などとして実現される駆動電圧発生回路および前記液晶駆動装置における昇圧回路の起動に関するものである。
【0002】
【従来の技術】
図4は、液晶表示装置の概略的構成を示すブロック図である。MPU1は、画像処理等を行ない、各種制御信号や表示データ等をMPUバス2を介して出力する。前記各種制御信号や表示データ等は、液晶ドライバ3に入力され、それらの信号や表示データ等に応じて作成された駆動信号によって、前記STN液晶パネル等のLCDパネル4が表示駆動される。
【0003】
前記液晶ドライバ3は、前記MPU1から転送されてきた表示データを表示データRAM5へ蓄積し、該表示データRAM5のデータに応じて、液晶駆動電圧選択信号を作成し、液晶駆動出力部6に与える。前記液晶駆動出力部6にはまた、液晶駆動電圧発生・昇圧回路7からの6種類の駆動電圧V0,V1,V2,V3,V4,V5が与えられており、前記液晶駆動電圧選択信号に応じて、これらの駆動電圧V0〜V5が選択されて、前記駆動信号としてLCDパネル4に与えられる。
【0004】
前記駆動電圧V0〜V5は、前記液晶駆動電圧発生・昇圧回路7にて作成され、最も低い駆動電圧V5には、GND電位が使用されるので、実際に発生するのは、V0〜V4の駆動電圧になる。これらの駆動電圧V0〜V4は、線順次走査方式で、かつ電圧平均化法で交流駆動を行なうときの一般的な電圧であるので、説明は省略する(ここでは、前記STN液晶の駆動方式で説明している)。
【0005】
前記駆動電圧V0〜V5は、適宜選択されてマトリクス型液晶表示装置のセグメント側およびコモン側に与えられ、これらのセグメント電極とコモン電極との間に印加される電圧によって、液晶の透過率を変化させ、所望とする表示が行われる。このような6電源を使用した駆動方式については、特開昭58−176694号公報や特開平2−33190号公報等に述べられている。
【0006】
図5は、前記液晶駆動電圧発生・昇圧回路7として用いられる典型的な従来技術の駆動電圧発生回路11の電気的構成を示すブロック図である。この駆動電圧発生回路11は、5つの駆動電圧V0〜V4を作成し、前記液晶駆動出力部6に与える。この駆動電圧発生回路11は、大略的に、最も高い駆動電圧V0’ を発生するV0電圧発生回路12と、その駆動電圧V0’ をGND電位との間で抵抗分圧して、4つの基準電圧V1’ 〜V4’ を作成する基準電圧回路13と、その基準電圧V1’ 〜V4’ を低インピーダンス化して、前記駆動電圧V0〜V4として出力する5つの出力バッファ回路b0〜b4と、これらの回路12,13,b0〜b4へ電源電圧VOUTを供給する昇圧回路14とを備えて構成されている。
【0007】
図6は、前記昇圧回路14の一構成例を示す電気回路図である。この昇圧回路14は、いわゆるチャージポンプ回路であり、この図6の例では、前記MPU1等と共通の電源電圧Vccが入力され、3つのコンデンサC1〜C3を用いて、3倍に昇圧して前記電源電圧VOUTとして出力している。昇圧する倍数、すなわちコンデンサの段数は、要求される出力電源電圧VOUTと入力電源電圧Vccとに応じて、適宜選択される。
【0008】
前記コンデンサC1のハイ側端子およびロー側端子には、前記電源電圧VccおよびGND電位がそれぞれスイッチS1およびスイッチS2を介して接続されるとともに、コンデンサC2のハイ側端子および前記電源電圧VccがそれぞれスイッチS3およびスイッチS4を介して接続される。前記コンデンサC2のハイ側端子およびロー側端子には、前記コンデンサC1のハイ側端子およびGND電位がそれぞれ前記スイッチS3およびスイッチS5を介して接続されるとともに、コンデンサC3のハイ側端子およびロー側端子がそれぞれスイッチS6およびスイッチS7を介して接続される。
【0009】
前記スイッチS1,S2,S6,S7は発振回路15からのクロックCKによって制御され、スイッチS3,S4,S5は前記クロックCKをインバータ16で反転したクロックCKBによって制御される。発振回路15は、前記LCDパネル4内のシフトクロックを分周するなどして、前記クロックCKを作成する。
【0010】
したがって、先ずスイッチS1,S2がオン(S6,S7も同様に動作するけれども、ここでは説明の都合上、省略する)し、スイッチS3,S4,S5がオフすると、コンデンサC1は前記電源電圧Vccに充電される。次に、スイッチS1,S2がオフし、スイッチS3,S4,S5がオンすると、スイッチS4を介する前記電源電圧VccにコンデンサC1の充電電圧Vccが加算された2Vccの電圧に、コンデンサC2が充電される。続いて、スイッチS6,S7がオン(S1,S2も同様に動作するけれども、ここでは説明の都合上、省略する)し、スイッチS3,S4,S5がオフすると、コンデンサC3のロー側端子への電圧Vccに、前記コンデンサC2の充電電圧2Vccが写された該コンデンサC3の充電電圧が加算された電圧3Vccが、該コンデンサC3のハイ側端子から前記電源電圧VOUTとして出力される。
【0011】
チャージが完全に行われ、電荷の移動も完全に行われれば、1回の動作で昇圧は完了するが、実際は電荷の移動等が完全に行われないので、所望の電圧になるまで、上記動作を繰返す必要がある。また、コンデンサは自然放電するので、所望の電圧を保持するためにも、上記動作を繰返す必要がある。
【0012】
また、図7は、前記V0電圧発生回路12の一構成例を示すブロック図である。上述のようにして作成された電源電圧VOUTを用いて、このV0電圧発生回路12は、前述のように、液晶駆動電圧の最大の電圧V0’ を生成する。したがって、VOUT>V0’ である。このV0電圧発生回路12は、一般的なオペアンプによる非反転増幅回路であり、前述のようにオペアンプOPと、入力抵抗R1,R2と、帰還抵抗R3,R4とを備えて構成される。前記オペアンプOPの非反転入力端には、前記液晶ドライバ3のロジック駆動電圧やMPU1等と共通の前記電源電圧Vccが、入力抵抗R1,R2で分圧されて入力される。このオペアンプOPからの出力電圧V0’ は、帰還抵抗R3,R4で分圧されて反転入力端に入力される。
【0013】
前記入力抵抗R1,R2での分圧倍数は、たとえば0.9倍であり、このオペアンプOPの増幅倍数は、電源電圧VOUTを供給する前記昇圧回路14の昇圧倍数と同じになるよう、帰還抵抗R4を調整して決定される。たとえば、昇圧倍数が2倍であれば、帰還抵抗R4をR3と同じ値にして、2倍の増幅回路にし、昇圧倍数が4倍でれば、帰還抵抗R4をR3の3倍にして、4倍の増幅回路に設定する。こうして、該V0電圧発生回路12の出力電圧V0’ は、必ず、昇圧回路14の出力電圧VOUTより小さく、たとえば前記0.9×VOUTとなる。前記入力抵抗R1,R2での分圧倍数は、オペアンプOPの電源に前記昇圧回路14の出力電圧VOUTを使用している関係で、該電圧VOUT付近の出力電圧を発生できないので、0.9倍としているけれども、オペアンプOPの特性によって、1.0倍未満のさらに大きな値に設定されてもよい。
【0014】
なお、本発明には、さらに他の先行技術である特開平4−67217号公報および特開平5−268050号公報が存在するが、説明の都合上、後述する。
【0015】
【特許文献1】
特開昭58−176694号公報(公開日:昭和58年10月17日)
【0016】
【特許文献2】
特開平2−33190号公報(公開日:平成2年2月2日)
【0017】
【特許文献3】
特開平4−67217号公報(公開日:平成4年3月3日)
【0018】
【特許文献4】
特開平5−268050号公報(公開日:平成5年10月15日)
【0019】
【発明が解決しようとする課題】
上述のように構成される駆動電圧発生回路11では、電源が投入されると、先ず昇圧回路14にて電源電圧VOUTを作成し、その後出力バッファ回路b0〜b4を動作させ、駆動電圧V0〜V4を負荷容量である液晶パネルへ与え、液晶表示を行う。このとき,電源電圧VOUTは一時的に低下するとともに、駆動電圧V0〜V4も低下する。該駆動電圧V0〜V4が立ち上がるためには、電源電圧VOUTが復帰すると同時に、出力バッファ回路b0〜b4により駆動電圧V0〜V4を復帰させる必要があり、昇圧回路14の電源電圧VOUTから、駆動電圧V0〜V4へ電流を供給し、電圧を上昇させる必要がある。つまり、昇圧回路14にて電源電圧VOUTを上昇させるが、同時にこの電源電圧VOUTから駆動電圧V0〜V4へ電流が流れて電圧を降下させることになり、昇圧回路14は、該電圧降下を上回る電流を供給しないと、所望とする電圧に立ち上がらないことになる。
【0020】
ここで、TFTの液晶ドライバは、出力にアナログスイッチを備えており、STNの液晶ドライバも出力にスイッチを備えている。したがって、ドライバに全てのアナログスイッチ(スイッチ)をオフする回路を追加すれば、上記電圧降下は抑制できるが、一般的にドライバは常時パネルに電圧を与えるので、全てのスイッチをオフする機能は備えておらず(常にどれかのスイッチがオンしている)、上記電圧降下が問題となる。
【0021】
また、前記出力バッファ回路b0〜b4は、コンパレータ回路を使用し、入力と出力との電圧が等しくなったとき、出力を駆動する電流が少なくなる。そして、入力と出力との電圧が異なる間は、入力電圧=出力電圧となるように出力段の駆動用トランジスタを介して電流が供給される。そのような出力バッファ回路については、たとえば特開2002−290172号公報に説明されている。このため、出力バッファ回路b0〜b4の駆動能力が高く、入力と出力との電圧を速く補正することができれば、昇圧回路14から電流が流れる期間が少なくなり(電圧の降下期間が少なくなり)、該昇圧回路14は電源電圧VOUTを所望の電圧に昇圧できる。
【0022】
しかしながら、ドライバの設計時に使用のパネルを想定し、ドライブ能力が設計されているものの、特定のパネル用にドライバを設計することは僅かであり、多くのパネルは、既存のドライバを流用して作成されている。特に安価なパネルでは、新たにドライバを設計するとコストが高くなるので、既存のドライバが使用される。そこで、想定したパネルよりも負荷容量が大きいパネルと組合わせられた場合、出力バッファ回路b0〜b4の駆動能力が不足し、昇圧回路14の充電期間(以下の図7におけるT2)内で、入力と出力との電圧を補正できなくなり、電圧降下が続き、昇圧回路14は目標電圧を出力できなくなる。
【0023】
このときのタイミングを図8に示す。参照符T1が昇圧回路14の出力期間、参照符T2が昇圧回路14の充電期間である。クロックCKがハイレベルの期間(参照符T1で示す前記アクティブの期間)、出力電源電圧VOUTは上昇する。V0電圧発生回路12は、前記のようなオペアンプOPから成る増幅回路であるので、出力電圧V0’に、該オペアンプOPの電源電圧VOUT以上の電圧は出力できない。この出力電圧V0’の上昇に伴い、各分圧電圧V0’〜V4’が上昇し、駆動電圧V0〜V4も上昇する(図8ではV0のみ表示)。目標電圧VOUTt,V0’tと実際の出力電圧VOUT,V0’とに差がある場合は、該電圧VOUT,V0’の電圧上昇の割合も大きくなるが、目標電圧VOUTt,V0’tに近付く程、上昇割合が小さくなる。この出力期間T1における電源電圧VOUTの上昇量が、図8で示す充電期間T2での降下量と同じになったとき、出力電源電圧VOUTの昇圧が見掛け上無くなり、昇圧不足が起こる。
【0024】
その昇圧不足の対策として、特開平4−67217号公報では、図9で示すように、電圧検出回路22を設け、昇圧回路21が一定の電圧になるまで、該昇圧回路21から電源電圧VDD2の供給を受ける周辺回路をリセットしておくことが記載されている。しかしながら、前記駆動電圧発生回路11では、昇圧回路14の電圧不足を発生する原因が、出力バッファ回路b0〜b4が出力負荷容量である液晶パネルを駆動するときに発生する電源電圧VOUTの低下を、該昇圧回路14が再び電源電圧VOUTを上昇させようとするときに起こる、つまりリセット解除後に起こるので、該昇圧回路14が立ち上がるまでの間、このように周辺回路をリセットする方式は使用することはできない。
【0025】
また、特開平5−268050号公報には、出力負荷の大きさに応じてバッファ回路の個数を変更し、出力波形のなまりを防止することが記載されている。図10に、その回路を示す。BUFFINの信号は、SEL0〜SEL(n−1)の選択信号で選ばれたバッファBUF1〜BUFnを介して、BUFOUTから出力される。そして、選択信号SEL0〜SEL(n−1)を選択することで、使用するバッファBUF1〜BUFnの数を選ぶことができ、出力負荷インピーダンスに合ったバッファの能力を選択できるようになっている。
【0026】
したがって、このようにして前記各出力バッファ回路b0〜b4の駆動能力を調整することで、入力電圧と出力電圧との補正期間を短くでき、電源電圧VOUTの降下期間を短くし、大きく昇圧不足が生じることを防止することができる。しかしながら、出力負荷インピーダンスに応じて並列バッファの使用個数を変更するということは、予め余剰のバッファをIC内部に用意しておく必要があり、デバイスコストの増大を招く。特に、アナログ回路であるバッファ回路は、回路サイズも大きく、また、動作電流も大きいのが一般的である。
【0027】
本発明の目的は、昇圧回路で作成された電源電圧を用いて、出力バッファ回路が、予め定める安定化された駆動電圧を作成し、出力するようにした駆動電圧発生回路において、昇圧不足を抑制することができる駆動電圧発生回路およびそれを用いる液晶駆動装置を提供することである。
【0028】
【課題を解決するための手段】
本発明の駆動電圧発生回路は、昇圧回路で作成された電源電圧を用いて、出力バッファ回路が、予め定める安定化された駆動電圧を作成し、出力するようにした駆動電圧発生回路において、前記昇圧回路の昇圧動作開始時に、前記出力バッファ回路の出力段をハイインピーダンスにする出力段制御手段を備えることを特徴とする。
【0029】
上記の構成によれば、液晶駆動装置のように、チャージポンプなどの昇圧回路で作成された電源電圧を用いて、オペアンプなどで構成される出力バッファ回路が、予め定める安定化された駆動電圧を作成し、出力するようにした駆動電圧発生回路において、出力段制御手段を設け、該出力段制御手段は、昇圧回路の昇圧動作開始時に、所望の電源電圧が得られるまでの間や、予め定める期間に亘って、前記出力バッファ回路の出力段をハイインピーダンスにする。
【0030】
したがって、当初は出力バッファ回路からの駆動電圧は立ち上がらないけれども、負荷容量などに拘わらず、昇圧回路は確実に立ち上がり、要求される電源電圧を作成することができる。その後に、出力バッファ回路の出力段がローインピーダンスに切換わると、該出力バッファ回路からの駆動電圧も確実に立ち上がり、結果として、昇圧不足を招くことなく、規定の電源電圧および駆動電圧に、短時間で立ち上がることができる。また、出力バッファ回路の駆動用トランジスタが動作する期間が短くなり、低消費電力化を図ることができる。
【0031】
また、本発明の駆動電圧発生回路では、前記出力バッファ回路の出力段は、P,N両極性のトランジスタが前記昇圧回路からの電源ラインに直列に介在されて構成され、前記出力段制御手段は、P型トランジスタのゲートをプルアップし、N型トランジスタのゲートをプルダウンすることで、前記出力段のトランジスタを前記ハイインピーダンスにすることを特徴とする。
【0032】
上記の構成によれば、出力バッファ回路の出力段が、PMOSトランジスタのソースが前記昇圧回路からのハイレベルの電源ラインに接続され、NMOSトランジスタのソースが前記昇圧回路からのローレベルの電源ラインに接続され、それらのトランジスタのドレインが共通に前記駆動電圧の出力端となり、2つのトランジスタのプッシュプル動作で、前記予め定める安定化された駆動電圧を出力するように構成される場合、P,N各トランジスタのゲートに、それぞれプルアップトランジスタおよびプルダウントランジスタなどを設け、前記昇圧回路の昇圧動作開始時に、前記プルアップトランジスタおよびプルダウントランジスタがオンするなどして、前記出力段のトランジスタをオープンとすることで、該出力段をハイインピーダンスにする。
【0033】
こうして、前記出力段制御手段を具体的に構成することができるとともに、簡単な回路(トランジスタや)の追加のみで実現できるので、回路規模の増大を招くことはない。
【0034】
さらにまた、本発明の駆動電圧発生回路では、前記出力段制御手段は、前記出力バッファ回路と負荷との間に直列に介在される第1のスイッチであることを特徴とする。
【0035】
上記の構成によれば、通常駆動時には前記第1のスイッチがオンすることで前記駆動電圧の出力が可能となり、前記昇圧回路の昇圧動作開始時には該第1のスイッチはオフとなることで、前記出力段をハイインピーダンスにする。
【0036】
こうして、前記出力段制御手段を具体的に構成することができるとともに、簡単な回路(アナログスイッチ)の追加のみで実現できるので、回路規模の増大を招くことはない。
【0037】
また、本発明の駆動電圧発生回路では、前記出力バッファ回路は、前記駆動電圧の基準となる電圧と、出力している駆動電圧とが相互に逆極性で入力されて比較し、両者の差に対応した電圧をそれぞれ出力する2つのオペアンプと、前記各オペアンプからの出力がゲートにそれぞれ与えられ、前記昇圧回路からの電源ラインに直列に介在されるP,N両極性のトランジスタとを備えるとともに、前記オペアンプの入出力間を短絡する第2のスイッチをさらに備えることを特徴とする。
【0038】
上記の構成によれば、出力バッファ回路の出力段が、PMOSトランジスタのソースが前記昇圧回路からのハイレベルの電源ラインに接続され、NMOSトランジスタのソースが前記昇圧回路からのローレベルの電源ラインに接続され、それらのトランジスタのドレインが共通に前記駆動電圧の出力端となり、2つのトランジスタのプッシュプル動作で、前記予め定める安定化された駆動電圧を出力するように構成される場合、前記2つのトランジスタのゲートをそれぞれ駆動するオペアンプには、駆動電圧の基準となる電圧と、出力している駆動電圧とが相互に逆極性で入力され、これらのオペアンプによって、たとえば基準電圧に対して、出力している駆動電圧が低ければPMOSトランジスタのインピーダンスが小さくされ、NMOSトランジスタのインピーダンスが大きくされて前記駆動電圧が高くされて該基準電圧に一致するように制御される。
【0039】
そのような構成において、さらにオペアンプの入出力間を短絡する第2のスイッチが設けられ、前記昇圧回路の昇圧動作開始時には該第2のスイッチがオンとなり、オペアンプの入出力間が短絡される。通常、オペアンプの帰還側は、入力電圧と同様になるよう推移するが、このようにより積極的に帰還側の電圧を入力電圧と同電圧にすることで、オペアンプが動作しないようにでき、該オペアンプの消費電流を少なくし、昇圧回路をより速く立ち上げることができる。
【0040】
さらにまた、本発明の液晶駆動装置は、前記の駆動電圧発生回路を用いることを特徴とする。
【0041】
上記の構成によれば、昇圧不足を抑制することができる液晶駆動装置を実現することができる。
【0042】
また、本発明の液晶駆動装置は、予め定める基準電圧を分圧抵抗で分圧して得られた複数の電圧をそれぞれ出力バッファ回路へ入力し、複数の該出力バッファ回路が、昇圧回路で作成された電源電圧を用いて、それぞれ駆動電圧として負荷へ出力する電圧を入力電圧と等しい値に安定化するようにした液晶駆動装置において、前記昇圧回路の昇圧動作開始時に、前記出力バッファ回路の出力段をハイインピーダンスにする出力段制御手段を備えることを特徴とする。
【0043】
上記の構成によれば、チャージポンプなどから成る昇圧回路で作成された電源電圧を用いて、オペアンプなどで構成される複数の出力バッファ回路が、予め定める基準電圧を分圧抵抗で分圧して得られた電圧を低インピーダンス化して、液晶駆動に使用される駆動電圧としてそれぞれ出力するようにした液晶駆動装置において、出力段制御手段を設け、該出力段制御手段は、昇圧回路の昇圧動作開始時に、所望の電源電圧が得られるまでの間や、予め定める期間に亘って、前記出力バッファ回路の出力段をハイインピーダンスにする。
【0044】
したがって、当初は出力バッファ回路からの駆動電圧は立ち上がらないけれども、負荷容量などに拘わらず、昇圧回路は確実に立ち上がり、要求される電源電圧を作成することができる。その後に、出力バッファ回路の出力段がローインピーダンスに切換わると、該出力バッファ回路からの駆動電圧も確実に立ち上がり、結果として、昇圧不足を招くことなく、規定の電源電圧および駆動電圧に、短時間で立ち上がることができる。また、出力バッファ回路の駆動用トランジスタが動作する期間が短くなり、低消費電力化を図ることができる。
【0045】
【発明の実施の形態】
本発明の実施の一形態について、図1および図2に基づいて説明すれば、以下のとおりである。
【0046】
図1は、本発明の実施の一形態の駆動電圧発生回路31の電気的構成を示すブロック図である。この駆動電圧発生回路31は、前記図4で示す液晶駆動電圧発生・昇圧回路7として用いられ、5つの駆動電圧V0〜V4を作成し、前記液晶駆動出力部6に与える。この駆動電圧発生回路31は、大略的に、最も高い駆動電圧V0’ を発生するV0電圧発生回路32と、その駆動電圧V0’ をGND電位との間で抵抗分圧して、4つの基準電圧V1’ 〜V4’ を作成する基準電圧回路33と、その基準電圧V1’ 〜V4’ を低インピーダンス化して、前記駆動電圧V0〜V4として出力する5つの出力バッファ回路B0〜B4と、これらの回路32,33,B0〜B4へ電源電圧VOUTを供給する昇圧回路34とを備えて構成されている。昇圧回路34は、たとえば前記図6で示す昇圧回路14と同様に、チャージポンプ回路で構成されている。同様に、V0電圧発生回路32は、たとえば前記図7で示すV0電圧発生回路12で構成することができる。
【0047】
注目すべきは、この駆動電圧発生回路31では、前記出力バッファ回路B0〜B4は、オペアンプA1,A2と、出力段のP,N両極性のトランジスタMP1,MN1とを備えるとともに、制御トランジスタMP2,MN2を備えていることである。前記トランジスタMP1,MN1は、前記昇圧回路34からの電源電圧VOUTの電源ラインとGNDラインとの間に直列に接続される。すなわち、PMOSトランジスタMP1のソースが前記電源電圧VOUTの電源ラインに接続され、NMOSトランジスタMN1のソースが前記GNDラインに接続され、それらのトランジスタMP1,MN1のドレインが共通に前記駆動電圧V0〜V4の出力端となり、2つのトランジスタMP1,MN1のプッシュプル動作で、前記予め定める安定化された駆動電圧V0〜V4を出力する
前記オペアンプA1,A2には、前記基準電圧V1’ 〜V4’ と、出力している駆動電圧V0〜V4とが、相互に逆極性で入力され、それらの比較結果に応じて、前記トランジスタMP1,MN1のゲートを駆動する。たとえば、前記基準電圧V1’ 〜V4’ に対して、出力している駆動電圧V0〜V4が低ければ、オペアンプA1はPMOSトランジスタMP1のインピーダンスを小さくし、オペアンプA2はNMOSトランジスタMN1のインピーダンスを大きくし、こうして前記駆動電圧V0〜V4が高くされて、該基準電圧V1’ 〜V4’ に一致するように制御される。
【0048】
そして、制御トランジスタMP2は、PMOSトランジスタMP1のゲートをプルアップし、制御トランジスタMN2は、NMOSトランジスタMN1のゲートをプルダウンするように接続されており、それらのゲートには、図示しない制御回路から、相互に逆相の制御信号CTL,CTLBが入力される。これらの制御信号CTL,CTLBが非アクティブであるとき、すなわち制御信号CTLがハイレベルであり、制御信号CTLBがローレベルであるときには、制御トランジスタMP2,MN2は共にオフし、オペアンプA1,A2によるトランジスタMP1,MN1の制御が有効になって、前記駆動電圧V0〜V4の制御が行われる。
【0049】
これに対して、前記制御信号CTL,CTLBがアクティブであるとき、すなわち制御信号CTLがローレベルであり、制御信号CTLBがハイレベルであるときには、制御トランジスタMP2,MN2は共にオンし、トランジスタMP1,MN1のゲートが、それぞれプルアップおよびプルダウンされて、共にオープン(ハイインピーダンス)状態となる。したがって、オペアンプA1,A2による制御が無効になって、前記駆動電圧V0〜V4の制御も行われなくなる。
【0050】
図2は、上述のように構成される駆動電圧発生回路31の動作を説明するための波形図である。この駆動電圧発生回路31でも、前記図8で示す駆動電圧発生回路11と同様に、動作期間は、基本的には、参照符T1で示す出力期間と、参照符T2で示す充電期間とで構成されている。しかしながら、この駆動電圧発生回路31では、前記出力期間T1の一部に、前記出力バッファ回路B0〜B4の出力段をハイインピーダンスにし、前記昇圧回路34の出力段のコンデンサC3を充電する充電期間T3が設定されている。この充電期間T3では、前記コンデンサC2からの電荷は、駆動電圧V0〜V4として出力されず、前記コンデンサC3の充電のみに使用され、前記制御信号CTL,CTLBがアクティブとなり、前記電源電圧VOUTが速やかに上昇する。
【0051】
したがって、前記出力期間T1において、出力バッファ回路B0〜B4が働き、昇圧回路34から該出力バッファ回路B0〜B4へ電流が流れて、前記電源電圧VOUTと同時に駆動電圧V0〜V4が上昇することで、電源電圧VOUTの上昇が鈍くなっても、充電期間T3に出力バッファ回路B0〜B4を強制的にオフさせることで、前記駆動電圧V0〜V4の上昇は無くなるけれども、電源電圧VOUTの上昇は急峻になる。充電期間T2は、昇圧用のコンデンサC1,C2の充電期間になるので、出力電圧VOUTおよび駆動電圧V0〜V4の電圧の上昇は無く、自然放電による電圧の降下が発生する。
【0052】
再び、出力期間T1になると、出力電圧VOUTおよび駆動電圧V0〜V4が上昇し、これらの期間T1,T2を繰返し、出力電圧VOUTおよび駆動電圧V0〜V4が目標電圧に到達した後の期間T4からは、その目標電圧で安定している。このとき、出力電圧VOUTには、自然放電による電圧の降下を補充するだけで済むので、前記トランジスタMP1,MN1は、殆どオフしている。
【0053】
外部ノイズ等によって、駆動電圧V0〜V4が目標電圧から外れた場合、前記トランジスタMP1,MN1が動作し、出力電圧VOUTが降下した場合、前記期間T1からT2の動作を行い、該出力電圧VOUTを速やかに安定させることができる。前記期間T4からは、前記制御信号CTL,CTLBを非アクティブのままとして、制御トランジスタMP2,MN2を共にオフしたままとしてもよい。このように、前記制御信号CTL,CTLBは、昇圧回路34の昇圧動作開始時に、所望の電源電圧が得られるまでの間や、予め定める期間に亘って、アクティブにすればよい。
【0054】
このように電源電圧VOUTの出力期間T1の一部に出力バッファ回路B0〜B4の出力段をハイインピーダンスにする充電期間T3を設けることで、当初は該出力バッファ回路からの駆動電圧V0〜V4は立ち上がり難くなるけれども、負荷容量などに拘わらず、昇圧回路34は確実に立ち上がり、要求される電源電圧VOUTを作成することができる。その後の出力期間T1に、駆動電圧V0〜V4も確実に立ち上がり、結果として、昇圧不足を招くことなく、規定の電源電圧VOUTおよび駆動電圧V0〜V4に、短時間で立ち上がることができる。また、出力バッファ回路B0〜B4の駆動用トランジスタMP1,MN1が動作する期間が短くなり、低消費電力化を図ることもできる。
【0055】
また、その出力バッファ回路B0〜B4の出力段をハイインピーダンスにするにあたっては、制御トランジスタMP2,MN2を設けるだけであるので、簡単な回路の追加のみで実現でき、回路規模の増大を招くこともない。
【0056】
本発明の実施の他の形態について、図3に基づいて説明すれば、以下のとおりである。
【0057】
図3は、本発明の実施の他の形態の駆動電圧発生回路41の電気的構成を示すブロック図である。この駆動電圧発生回路41は、前述の駆動電圧発生回路31に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。
【0058】
前述の駆動電圧発生回路31が、出力バッファ回路B0〜B4の駆動用トランジスタMP1,MN1のゲートを、制御トランジスタMP2,MN2によってそれぞれプルアップおよびプルダウンすることで、該出力バッファ回路B0〜B4の出力段をハイインピーダンスとし、電源電圧VOUTの昇圧不足を防止しているのに対して、この駆動電圧発生回路41では、出力バッファ回路B0a〜B4aと液晶駆動出力部6との間に、第1のスイッチSW1を直列に介在し、該スイッチSW1をオフすることで、前記出力段をハイインピーダンスにする。したがって、前記出力バッファ回路B0a〜B4aは、オペアンプA1,A2とトランジスタMP1,MN1とを備えた通常構成の出力バッファ回路である。
【0059】
また、前記出力バッファ回路B0a〜B4aには、オペアンプA1,A2の入出力間を短絡する第2のスイッチSW2がさらに設けられている。前記スイッチSW1と、このスイッチSW2とは、相互に逆相の信号で制御され、前記充電期間T3には、スイッチSW2がオンされ、スイッチSW1がオフされ、前記出力期間T1の充電期間T3以外の期間および充電期間T2では、スイッチSW2はオフされ、スイッチSW1がオンされる。
【0060】
したがって、前記充電期間T3には、出力バッファ回路B0a〜B4aの出力段がハイインピーダンスとなり、昇圧不足が防止される。このようにしてもまた、簡単なスイッチSW1の追加のみで出力バッファ回路B0a〜B4aの出力段をハイインピーダンスにでき、回路規模の増大を招くことはない。
【0061】
また、前記充電期間T3には、オペアンプA1,A2の入出力間が短絡される。ここで、通常、オペアンプの帰還側は、入力電圧と同様になるよう推移するが、このようにより積極的に帰還側の電圧を入力電圧と同電圧にすることで、前記充電期間T3にオペアンプA1,A2が動作しないようにでき、該オペアンプA1,A2の消費電流を少なくし、昇圧回路34をより速く立ち上げることができる。
【0062】
なお、上述の説明はSTN液晶駆動装置で説明したけれども、昇圧動作を行い、液晶の階調表示用電圧を生成するTFT液晶駆動装置の電源生成回路部にも適用することができる。
【0063】
【発明の効果】
本発明の駆動電圧発生回路は、以上のように、液晶駆動装置のように、チャージポンプなどの昇圧回路で作成された電源電圧を用いて、オペアンプなどで構成される出力バッファ回路が、予め定める安定化された駆動電圧を作成し、出力するようにした駆動電圧発生回路において、出力段制御手段を設け、該出力段制御手段は、昇圧回路の昇圧動作開始時に、所望の電源電圧が得られるまでの間や、予め定める期間に亘って、前記出力バッファ回路の出力段をハイインピーダンスにする。
【0064】
それゆえ、当初は出力バッファ回路からの駆動電圧は立ち上がらないけれども、負荷容量などに拘わらず、昇圧回路は確実に立ち上がり、要求される電源電圧を作成することができる。その後に、出力バッファ回路の出力段がローインピーダンスに切換わると、該出力バッファ回路からの駆動電圧も確実に立ち上がり、結果として、昇圧不足を招くことなく、規定の電源電圧および駆動電圧に、短時間で立ち上がることができる。また、出力バッファ回路の駆動用トランジスタが動作する期間が短くなり、低消費電力化を図ることができる。
【0065】
また、本発明の駆動電圧発生回路は、以上のように、前記出力バッファ回路の出力段を、P,N両極性のトランジスタを前記昇圧回路からの電源ラインに直列に介在して構成し、前記出力段制御手段が、P型トランジスタのゲートをプルアップし、N型トランジスタのゲートをプルダウンすることで、前記出力段のトランジスタを前記ハイインピーダンスにする。
【0066】
それゆえ、前記出力段制御手段を具体的に構成することができるとともに、簡単な回路(トランジスタや)の追加のみで実現できるので、回路規模の増大を招くことはない。
【0067】
さらにまた、本発明の駆動電圧発生回路は、以上のように、前記出力段制御手段を、前記出力バッファ回路と負荷との間に直列に介在される第1のスイッチで実現し、通常駆動時には該第1のスイッチがオンすることで前記駆動電圧の出力が可能となり、前記昇圧回路の昇圧動作開始時には該第1のスイッチがオフとなることで、前記出力段をハイインピーダンスにする。
【0068】
それゆえ、前記出力段制御手段を具体的に構成することができるとともに、簡単な回路(アナログスイッチ)の追加のみで実現できるので、回路規模の増大を招くことはない。
【0069】
また、本発明の駆動電圧発生回路は、以上のように、出力バッファ回路の出力段が、PMOSトランジスタのソースが前記昇圧回路からのハイレベルの電源ラインに接続され、NMOSトランジスタのソースが前記昇圧回路からのローレベルの電源ラインに接続され、それらのトランジスタのドレインが共通に前記駆動電圧の出力端となり、2つのトランジスタのプッシュプル動作で、前記予め定める安定化された駆動電圧を出力するように構成される場合、前記2つのトランジスタのゲートをそれぞれ駆動するオペアンプに、駆動電圧の基準となる電圧と、出力している駆動電圧とを相互に逆極性で入力し、これらのオペアンプによって、駆動電圧を基準電圧に一致するように制御するとともに、さらにオペアンプの入出力間を短絡する第2のスイッチを設け、前記昇圧回路の昇圧動作開始時には該第2のスイッチをオンとし、オペアンプの入出力間を短絡する。
【0070】
それゆえ、通常、オペアンプの帰還側は、入力電圧と同様になるよう推移するが、このようにより積極的に帰還側の電圧を入力電圧と同電圧にすることで、オペアンプが動作しないようにでき、該オペアンプの消費電流を少なくし、昇圧回路をより速く立ち上げることができる。
【0071】
さらにまた、本発明の液晶駆動装置は、以上のように、前記の駆動電圧発生回路を用いる。
【0072】
それゆえ、昇圧不足を抑制することができる液晶駆動装置を実現することができる。
【0073】
また、本発明の液晶駆動装置は、以上のように、チャージポンプなどから成る昇圧回路で作成された電源電圧を用いて、オペアンプなどで構成される複数の出力バッファ回路が、予め定める基準電圧を分圧抵抗で分圧して得られた電圧を低インピーダンス化して、液晶駆動に使用される駆動電圧としてそれぞれ出力するようにした液晶駆動装置において、出力段制御手段を設け、該出力段制御手段は、昇圧回路の昇圧動作開始時に、所望の電源電圧が得られるまでの間や、予め定める期間に亘って、前記出力バッファ回路の出力段をハイインピーダンスにする。
【0074】
それゆえ、当初は出力バッファ回路からの駆動電圧は立ち上がらないけれども、負荷容量などに拘わらず、昇圧回路は確実に立ち上がり、要求される電源電圧を作成することができる。その後に、出力バッファ回路の出力段がローインピーダンスに切換わると、該出力バッファ回路からの駆動電圧も確実に立ち上がり、結果として、昇圧不足を招くことなく、規定の電源電圧および駆動電圧に、短時間で立ち上がることができる。また、出力バッファ回路の駆動用トランジスタが動作する期間が短くなり、低消費電力化を図ることができる。
【図面の簡単な説明】
【図1】本発明の実施の一形態の駆動電圧発生回路の電気的構成を示すブロック図である。
【図2】図1で示す駆動電圧発生回路の動作を説明するための波形図である。
【図3】本発明の実施の他の形態の駆動電圧発生回路の電気的構成を示すブロック図である。
【図4】一般的な液晶表示装置の概略的構成を示すブロック図である。
【図5】典型的な従来技術の駆動電圧発生回路の電気的構成を示すブロック図である。
【図6】昇圧回路の一構成例を示す電気回路図である。
【図7】V0電圧発生回路の一構成例を示すブロック図である。
【図8】想定したパネルよりも負荷容量が大きいパネルと組合わせた場合における従来技術の波形図である。
【図9】他の従来技術のブロック図である。
【図10】さらに他の従来技術のブロック図である。
【符号の説明】
1 MPU
2 MPUバス
3 液晶ドライバ
4 LCDパネル
5 表示データRAM
6 液晶駆動出力部
7 液晶駆動電圧発生・昇圧回路(駆動電圧発生回路)
15 発振回路
16 インバータ
31,41 駆動電圧発生回路
32 V0電圧発生回路
33 基準電圧回路
34 昇圧回路
A1,A2 オペアンプ
B0〜B4;B0a〜B4a 出力バッファ回路
C1〜C3 コンデンサ
MP1 トランジスタ(PMOSトランジスタ)
MN1 トランジスタ(NMOSトランジスタ)
MP2,MN2 制御トランジスタ(出力段制御手段)
OP オペアンプ
R1,R2 入力抵抗
R3,R4 帰還抵抗
S1〜S7 スイッチ
SW1 第1のスイッチ(出力段制御手段)
SW2 第2のスイッチ
【発明の属する技術分野】
本発明は、液晶駆動装置などとして実現される駆動電圧発生回路および前記液晶駆動装置における昇圧回路の起動に関するものである。
【0002】
【従来の技術】
図4は、液晶表示装置の概略的構成を示すブロック図である。MPU1は、画像処理等を行ない、各種制御信号や表示データ等をMPUバス2を介して出力する。前記各種制御信号や表示データ等は、液晶ドライバ3に入力され、それらの信号や表示データ等に応じて作成された駆動信号によって、前記STN液晶パネル等のLCDパネル4が表示駆動される。
【0003】
前記液晶ドライバ3は、前記MPU1から転送されてきた表示データを表示データRAM5へ蓄積し、該表示データRAM5のデータに応じて、液晶駆動電圧選択信号を作成し、液晶駆動出力部6に与える。前記液晶駆動出力部6にはまた、液晶駆動電圧発生・昇圧回路7からの6種類の駆動電圧V0,V1,V2,V3,V4,V5が与えられており、前記液晶駆動電圧選択信号に応じて、これらの駆動電圧V0〜V5が選択されて、前記駆動信号としてLCDパネル4に与えられる。
【0004】
前記駆動電圧V0〜V5は、前記液晶駆動電圧発生・昇圧回路7にて作成され、最も低い駆動電圧V5には、GND電位が使用されるので、実際に発生するのは、V0〜V4の駆動電圧になる。これらの駆動電圧V0〜V4は、線順次走査方式で、かつ電圧平均化法で交流駆動を行なうときの一般的な電圧であるので、説明は省略する(ここでは、前記STN液晶の駆動方式で説明している)。
【0005】
前記駆動電圧V0〜V5は、適宜選択されてマトリクス型液晶表示装置のセグメント側およびコモン側に与えられ、これらのセグメント電極とコモン電極との間に印加される電圧によって、液晶の透過率を変化させ、所望とする表示が行われる。このような6電源を使用した駆動方式については、特開昭58−176694号公報や特開平2−33190号公報等に述べられている。
【0006】
図5は、前記液晶駆動電圧発生・昇圧回路7として用いられる典型的な従来技術の駆動電圧発生回路11の電気的構成を示すブロック図である。この駆動電圧発生回路11は、5つの駆動電圧V0〜V4を作成し、前記液晶駆動出力部6に与える。この駆動電圧発生回路11は、大略的に、最も高い駆動電圧V0’ を発生するV0電圧発生回路12と、その駆動電圧V0’ をGND電位との間で抵抗分圧して、4つの基準電圧V1’ 〜V4’ を作成する基準電圧回路13と、その基準電圧V1’ 〜V4’ を低インピーダンス化して、前記駆動電圧V0〜V4として出力する5つの出力バッファ回路b0〜b4と、これらの回路12,13,b0〜b4へ電源電圧VOUTを供給する昇圧回路14とを備えて構成されている。
【0007】
図6は、前記昇圧回路14の一構成例を示す電気回路図である。この昇圧回路14は、いわゆるチャージポンプ回路であり、この図6の例では、前記MPU1等と共通の電源電圧Vccが入力され、3つのコンデンサC1〜C3を用いて、3倍に昇圧して前記電源電圧VOUTとして出力している。昇圧する倍数、すなわちコンデンサの段数は、要求される出力電源電圧VOUTと入力電源電圧Vccとに応じて、適宜選択される。
【0008】
前記コンデンサC1のハイ側端子およびロー側端子には、前記電源電圧VccおよびGND電位がそれぞれスイッチS1およびスイッチS2を介して接続されるとともに、コンデンサC2のハイ側端子および前記電源電圧VccがそれぞれスイッチS3およびスイッチS4を介して接続される。前記コンデンサC2のハイ側端子およびロー側端子には、前記コンデンサC1のハイ側端子およびGND電位がそれぞれ前記スイッチS3およびスイッチS5を介して接続されるとともに、コンデンサC3のハイ側端子およびロー側端子がそれぞれスイッチS6およびスイッチS7を介して接続される。
【0009】
前記スイッチS1,S2,S6,S7は発振回路15からのクロックCKによって制御され、スイッチS3,S4,S5は前記クロックCKをインバータ16で反転したクロックCKBによって制御される。発振回路15は、前記LCDパネル4内のシフトクロックを分周するなどして、前記クロックCKを作成する。
【0010】
したがって、先ずスイッチS1,S2がオン(S6,S7も同様に動作するけれども、ここでは説明の都合上、省略する)し、スイッチS3,S4,S5がオフすると、コンデンサC1は前記電源電圧Vccに充電される。次に、スイッチS1,S2がオフし、スイッチS3,S4,S5がオンすると、スイッチS4を介する前記電源電圧VccにコンデンサC1の充電電圧Vccが加算された2Vccの電圧に、コンデンサC2が充電される。続いて、スイッチS6,S7がオン(S1,S2も同様に動作するけれども、ここでは説明の都合上、省略する)し、スイッチS3,S4,S5がオフすると、コンデンサC3のロー側端子への電圧Vccに、前記コンデンサC2の充電電圧2Vccが写された該コンデンサC3の充電電圧が加算された電圧3Vccが、該コンデンサC3のハイ側端子から前記電源電圧VOUTとして出力される。
【0011】
チャージが完全に行われ、電荷の移動も完全に行われれば、1回の動作で昇圧は完了するが、実際は電荷の移動等が完全に行われないので、所望の電圧になるまで、上記動作を繰返す必要がある。また、コンデンサは自然放電するので、所望の電圧を保持するためにも、上記動作を繰返す必要がある。
【0012】
また、図7は、前記V0電圧発生回路12の一構成例を示すブロック図である。上述のようにして作成された電源電圧VOUTを用いて、このV0電圧発生回路12は、前述のように、液晶駆動電圧の最大の電圧V0’ を生成する。したがって、VOUT>V0’ である。このV0電圧発生回路12は、一般的なオペアンプによる非反転増幅回路であり、前述のようにオペアンプOPと、入力抵抗R1,R2と、帰還抵抗R3,R4とを備えて構成される。前記オペアンプOPの非反転入力端には、前記液晶ドライバ3のロジック駆動電圧やMPU1等と共通の前記電源電圧Vccが、入力抵抗R1,R2で分圧されて入力される。このオペアンプOPからの出力電圧V0’ は、帰還抵抗R3,R4で分圧されて反転入力端に入力される。
【0013】
前記入力抵抗R1,R2での分圧倍数は、たとえば0.9倍であり、このオペアンプOPの増幅倍数は、電源電圧VOUTを供給する前記昇圧回路14の昇圧倍数と同じになるよう、帰還抵抗R4を調整して決定される。たとえば、昇圧倍数が2倍であれば、帰還抵抗R4をR3と同じ値にして、2倍の増幅回路にし、昇圧倍数が4倍でれば、帰還抵抗R4をR3の3倍にして、4倍の増幅回路に設定する。こうして、該V0電圧発生回路12の出力電圧V0’ は、必ず、昇圧回路14の出力電圧VOUTより小さく、たとえば前記0.9×VOUTとなる。前記入力抵抗R1,R2での分圧倍数は、オペアンプOPの電源に前記昇圧回路14の出力電圧VOUTを使用している関係で、該電圧VOUT付近の出力電圧を発生できないので、0.9倍としているけれども、オペアンプOPの特性によって、1.0倍未満のさらに大きな値に設定されてもよい。
【0014】
なお、本発明には、さらに他の先行技術である特開平4−67217号公報および特開平5−268050号公報が存在するが、説明の都合上、後述する。
【0015】
【特許文献1】
特開昭58−176694号公報(公開日:昭和58年10月17日)
【0016】
【特許文献2】
特開平2−33190号公報(公開日:平成2年2月2日)
【0017】
【特許文献3】
特開平4−67217号公報(公開日:平成4年3月3日)
【0018】
【特許文献4】
特開平5−268050号公報(公開日:平成5年10月15日)
【0019】
【発明が解決しようとする課題】
上述のように構成される駆動電圧発生回路11では、電源が投入されると、先ず昇圧回路14にて電源電圧VOUTを作成し、その後出力バッファ回路b0〜b4を動作させ、駆動電圧V0〜V4を負荷容量である液晶パネルへ与え、液晶表示を行う。このとき,電源電圧VOUTは一時的に低下するとともに、駆動電圧V0〜V4も低下する。該駆動電圧V0〜V4が立ち上がるためには、電源電圧VOUTが復帰すると同時に、出力バッファ回路b0〜b4により駆動電圧V0〜V4を復帰させる必要があり、昇圧回路14の電源電圧VOUTから、駆動電圧V0〜V4へ電流を供給し、電圧を上昇させる必要がある。つまり、昇圧回路14にて電源電圧VOUTを上昇させるが、同時にこの電源電圧VOUTから駆動電圧V0〜V4へ電流が流れて電圧を降下させることになり、昇圧回路14は、該電圧降下を上回る電流を供給しないと、所望とする電圧に立ち上がらないことになる。
【0020】
ここで、TFTの液晶ドライバは、出力にアナログスイッチを備えており、STNの液晶ドライバも出力にスイッチを備えている。したがって、ドライバに全てのアナログスイッチ(スイッチ)をオフする回路を追加すれば、上記電圧降下は抑制できるが、一般的にドライバは常時パネルに電圧を与えるので、全てのスイッチをオフする機能は備えておらず(常にどれかのスイッチがオンしている)、上記電圧降下が問題となる。
【0021】
また、前記出力バッファ回路b0〜b4は、コンパレータ回路を使用し、入力と出力との電圧が等しくなったとき、出力を駆動する電流が少なくなる。そして、入力と出力との電圧が異なる間は、入力電圧=出力電圧となるように出力段の駆動用トランジスタを介して電流が供給される。そのような出力バッファ回路については、たとえば特開2002−290172号公報に説明されている。このため、出力バッファ回路b0〜b4の駆動能力が高く、入力と出力との電圧を速く補正することができれば、昇圧回路14から電流が流れる期間が少なくなり(電圧の降下期間が少なくなり)、該昇圧回路14は電源電圧VOUTを所望の電圧に昇圧できる。
【0022】
しかしながら、ドライバの設計時に使用のパネルを想定し、ドライブ能力が設計されているものの、特定のパネル用にドライバを設計することは僅かであり、多くのパネルは、既存のドライバを流用して作成されている。特に安価なパネルでは、新たにドライバを設計するとコストが高くなるので、既存のドライバが使用される。そこで、想定したパネルよりも負荷容量が大きいパネルと組合わせられた場合、出力バッファ回路b0〜b4の駆動能力が不足し、昇圧回路14の充電期間(以下の図7におけるT2)内で、入力と出力との電圧を補正できなくなり、電圧降下が続き、昇圧回路14は目標電圧を出力できなくなる。
【0023】
このときのタイミングを図8に示す。参照符T1が昇圧回路14の出力期間、参照符T2が昇圧回路14の充電期間である。クロックCKがハイレベルの期間(参照符T1で示す前記アクティブの期間)、出力電源電圧VOUTは上昇する。V0電圧発生回路12は、前記のようなオペアンプOPから成る増幅回路であるので、出力電圧V0’に、該オペアンプOPの電源電圧VOUT以上の電圧は出力できない。この出力電圧V0’の上昇に伴い、各分圧電圧V0’〜V4’が上昇し、駆動電圧V0〜V4も上昇する(図8ではV0のみ表示)。目標電圧VOUTt,V0’tと実際の出力電圧VOUT,V0’とに差がある場合は、該電圧VOUT,V0’の電圧上昇の割合も大きくなるが、目標電圧VOUTt,V0’tに近付く程、上昇割合が小さくなる。この出力期間T1における電源電圧VOUTの上昇量が、図8で示す充電期間T2での降下量と同じになったとき、出力電源電圧VOUTの昇圧が見掛け上無くなり、昇圧不足が起こる。
【0024】
その昇圧不足の対策として、特開平4−67217号公報では、図9で示すように、電圧検出回路22を設け、昇圧回路21が一定の電圧になるまで、該昇圧回路21から電源電圧VDD2の供給を受ける周辺回路をリセットしておくことが記載されている。しかしながら、前記駆動電圧発生回路11では、昇圧回路14の電圧不足を発生する原因が、出力バッファ回路b0〜b4が出力負荷容量である液晶パネルを駆動するときに発生する電源電圧VOUTの低下を、該昇圧回路14が再び電源電圧VOUTを上昇させようとするときに起こる、つまりリセット解除後に起こるので、該昇圧回路14が立ち上がるまでの間、このように周辺回路をリセットする方式は使用することはできない。
【0025】
また、特開平5−268050号公報には、出力負荷の大きさに応じてバッファ回路の個数を変更し、出力波形のなまりを防止することが記載されている。図10に、その回路を示す。BUFFINの信号は、SEL0〜SEL(n−1)の選択信号で選ばれたバッファBUF1〜BUFnを介して、BUFOUTから出力される。そして、選択信号SEL0〜SEL(n−1)を選択することで、使用するバッファBUF1〜BUFnの数を選ぶことができ、出力負荷インピーダンスに合ったバッファの能力を選択できるようになっている。
【0026】
したがって、このようにして前記各出力バッファ回路b0〜b4の駆動能力を調整することで、入力電圧と出力電圧との補正期間を短くでき、電源電圧VOUTの降下期間を短くし、大きく昇圧不足が生じることを防止することができる。しかしながら、出力負荷インピーダンスに応じて並列バッファの使用個数を変更するということは、予め余剰のバッファをIC内部に用意しておく必要があり、デバイスコストの増大を招く。特に、アナログ回路であるバッファ回路は、回路サイズも大きく、また、動作電流も大きいのが一般的である。
【0027】
本発明の目的は、昇圧回路で作成された電源電圧を用いて、出力バッファ回路が、予め定める安定化された駆動電圧を作成し、出力するようにした駆動電圧発生回路において、昇圧不足を抑制することができる駆動電圧発生回路およびそれを用いる液晶駆動装置を提供することである。
【0028】
【課題を解決するための手段】
本発明の駆動電圧発生回路は、昇圧回路で作成された電源電圧を用いて、出力バッファ回路が、予め定める安定化された駆動電圧を作成し、出力するようにした駆動電圧発生回路において、前記昇圧回路の昇圧動作開始時に、前記出力バッファ回路の出力段をハイインピーダンスにする出力段制御手段を備えることを特徴とする。
【0029】
上記の構成によれば、液晶駆動装置のように、チャージポンプなどの昇圧回路で作成された電源電圧を用いて、オペアンプなどで構成される出力バッファ回路が、予め定める安定化された駆動電圧を作成し、出力するようにした駆動電圧発生回路において、出力段制御手段を設け、該出力段制御手段は、昇圧回路の昇圧動作開始時に、所望の電源電圧が得られるまでの間や、予め定める期間に亘って、前記出力バッファ回路の出力段をハイインピーダンスにする。
【0030】
したがって、当初は出力バッファ回路からの駆動電圧は立ち上がらないけれども、負荷容量などに拘わらず、昇圧回路は確実に立ち上がり、要求される電源電圧を作成することができる。その後に、出力バッファ回路の出力段がローインピーダンスに切換わると、該出力バッファ回路からの駆動電圧も確実に立ち上がり、結果として、昇圧不足を招くことなく、規定の電源電圧および駆動電圧に、短時間で立ち上がることができる。また、出力バッファ回路の駆動用トランジスタが動作する期間が短くなり、低消費電力化を図ることができる。
【0031】
また、本発明の駆動電圧発生回路では、前記出力バッファ回路の出力段は、P,N両極性のトランジスタが前記昇圧回路からの電源ラインに直列に介在されて構成され、前記出力段制御手段は、P型トランジスタのゲートをプルアップし、N型トランジスタのゲートをプルダウンすることで、前記出力段のトランジスタを前記ハイインピーダンスにすることを特徴とする。
【0032】
上記の構成によれば、出力バッファ回路の出力段が、PMOSトランジスタのソースが前記昇圧回路からのハイレベルの電源ラインに接続され、NMOSトランジスタのソースが前記昇圧回路からのローレベルの電源ラインに接続され、それらのトランジスタのドレインが共通に前記駆動電圧の出力端となり、2つのトランジスタのプッシュプル動作で、前記予め定める安定化された駆動電圧を出力するように構成される場合、P,N各トランジスタのゲートに、それぞれプルアップトランジスタおよびプルダウントランジスタなどを設け、前記昇圧回路の昇圧動作開始時に、前記プルアップトランジスタおよびプルダウントランジスタがオンするなどして、前記出力段のトランジスタをオープンとすることで、該出力段をハイインピーダンスにする。
【0033】
こうして、前記出力段制御手段を具体的に構成することができるとともに、簡単な回路(トランジスタや)の追加のみで実現できるので、回路規模の増大を招くことはない。
【0034】
さらにまた、本発明の駆動電圧発生回路では、前記出力段制御手段は、前記出力バッファ回路と負荷との間に直列に介在される第1のスイッチであることを特徴とする。
【0035】
上記の構成によれば、通常駆動時には前記第1のスイッチがオンすることで前記駆動電圧の出力が可能となり、前記昇圧回路の昇圧動作開始時には該第1のスイッチはオフとなることで、前記出力段をハイインピーダンスにする。
【0036】
こうして、前記出力段制御手段を具体的に構成することができるとともに、簡単な回路(アナログスイッチ)の追加のみで実現できるので、回路規模の増大を招くことはない。
【0037】
また、本発明の駆動電圧発生回路では、前記出力バッファ回路は、前記駆動電圧の基準となる電圧と、出力している駆動電圧とが相互に逆極性で入力されて比較し、両者の差に対応した電圧をそれぞれ出力する2つのオペアンプと、前記各オペアンプからの出力がゲートにそれぞれ与えられ、前記昇圧回路からの電源ラインに直列に介在されるP,N両極性のトランジスタとを備えるとともに、前記オペアンプの入出力間を短絡する第2のスイッチをさらに備えることを特徴とする。
【0038】
上記の構成によれば、出力バッファ回路の出力段が、PMOSトランジスタのソースが前記昇圧回路からのハイレベルの電源ラインに接続され、NMOSトランジスタのソースが前記昇圧回路からのローレベルの電源ラインに接続され、それらのトランジスタのドレインが共通に前記駆動電圧の出力端となり、2つのトランジスタのプッシュプル動作で、前記予め定める安定化された駆動電圧を出力するように構成される場合、前記2つのトランジスタのゲートをそれぞれ駆動するオペアンプには、駆動電圧の基準となる電圧と、出力している駆動電圧とが相互に逆極性で入力され、これらのオペアンプによって、たとえば基準電圧に対して、出力している駆動電圧が低ければPMOSトランジスタのインピーダンスが小さくされ、NMOSトランジスタのインピーダンスが大きくされて前記駆動電圧が高くされて該基準電圧に一致するように制御される。
【0039】
そのような構成において、さらにオペアンプの入出力間を短絡する第2のスイッチが設けられ、前記昇圧回路の昇圧動作開始時には該第2のスイッチがオンとなり、オペアンプの入出力間が短絡される。通常、オペアンプの帰還側は、入力電圧と同様になるよう推移するが、このようにより積極的に帰還側の電圧を入力電圧と同電圧にすることで、オペアンプが動作しないようにでき、該オペアンプの消費電流を少なくし、昇圧回路をより速く立ち上げることができる。
【0040】
さらにまた、本発明の液晶駆動装置は、前記の駆動電圧発生回路を用いることを特徴とする。
【0041】
上記の構成によれば、昇圧不足を抑制することができる液晶駆動装置を実現することができる。
【0042】
また、本発明の液晶駆動装置は、予め定める基準電圧を分圧抵抗で分圧して得られた複数の電圧をそれぞれ出力バッファ回路へ入力し、複数の該出力バッファ回路が、昇圧回路で作成された電源電圧を用いて、それぞれ駆動電圧として負荷へ出力する電圧を入力電圧と等しい値に安定化するようにした液晶駆動装置において、前記昇圧回路の昇圧動作開始時に、前記出力バッファ回路の出力段をハイインピーダンスにする出力段制御手段を備えることを特徴とする。
【0043】
上記の構成によれば、チャージポンプなどから成る昇圧回路で作成された電源電圧を用いて、オペアンプなどで構成される複数の出力バッファ回路が、予め定める基準電圧を分圧抵抗で分圧して得られた電圧を低インピーダンス化して、液晶駆動に使用される駆動電圧としてそれぞれ出力するようにした液晶駆動装置において、出力段制御手段を設け、該出力段制御手段は、昇圧回路の昇圧動作開始時に、所望の電源電圧が得られるまでの間や、予め定める期間に亘って、前記出力バッファ回路の出力段をハイインピーダンスにする。
【0044】
したがって、当初は出力バッファ回路からの駆動電圧は立ち上がらないけれども、負荷容量などに拘わらず、昇圧回路は確実に立ち上がり、要求される電源電圧を作成することができる。その後に、出力バッファ回路の出力段がローインピーダンスに切換わると、該出力バッファ回路からの駆動電圧も確実に立ち上がり、結果として、昇圧不足を招くことなく、規定の電源電圧および駆動電圧に、短時間で立ち上がることができる。また、出力バッファ回路の駆動用トランジスタが動作する期間が短くなり、低消費電力化を図ることができる。
【0045】
【発明の実施の形態】
本発明の実施の一形態について、図1および図2に基づいて説明すれば、以下のとおりである。
【0046】
図1は、本発明の実施の一形態の駆動電圧発生回路31の電気的構成を示すブロック図である。この駆動電圧発生回路31は、前記図4で示す液晶駆動電圧発生・昇圧回路7として用いられ、5つの駆動電圧V0〜V4を作成し、前記液晶駆動出力部6に与える。この駆動電圧発生回路31は、大略的に、最も高い駆動電圧V0’ を発生するV0電圧発生回路32と、その駆動電圧V0’ をGND電位との間で抵抗分圧して、4つの基準電圧V1’ 〜V4’ を作成する基準電圧回路33と、その基準電圧V1’ 〜V4’ を低インピーダンス化して、前記駆動電圧V0〜V4として出力する5つの出力バッファ回路B0〜B4と、これらの回路32,33,B0〜B4へ電源電圧VOUTを供給する昇圧回路34とを備えて構成されている。昇圧回路34は、たとえば前記図6で示す昇圧回路14と同様に、チャージポンプ回路で構成されている。同様に、V0電圧発生回路32は、たとえば前記図7で示すV0電圧発生回路12で構成することができる。
【0047】
注目すべきは、この駆動電圧発生回路31では、前記出力バッファ回路B0〜B4は、オペアンプA1,A2と、出力段のP,N両極性のトランジスタMP1,MN1とを備えるとともに、制御トランジスタMP2,MN2を備えていることである。前記トランジスタMP1,MN1は、前記昇圧回路34からの電源電圧VOUTの電源ラインとGNDラインとの間に直列に接続される。すなわち、PMOSトランジスタMP1のソースが前記電源電圧VOUTの電源ラインに接続され、NMOSトランジスタMN1のソースが前記GNDラインに接続され、それらのトランジスタMP1,MN1のドレインが共通に前記駆動電圧V0〜V4の出力端となり、2つのトランジスタMP1,MN1のプッシュプル動作で、前記予め定める安定化された駆動電圧V0〜V4を出力する
前記オペアンプA1,A2には、前記基準電圧V1’ 〜V4’ と、出力している駆動電圧V0〜V4とが、相互に逆極性で入力され、それらの比較結果に応じて、前記トランジスタMP1,MN1のゲートを駆動する。たとえば、前記基準電圧V1’ 〜V4’ に対して、出力している駆動電圧V0〜V4が低ければ、オペアンプA1はPMOSトランジスタMP1のインピーダンスを小さくし、オペアンプA2はNMOSトランジスタMN1のインピーダンスを大きくし、こうして前記駆動電圧V0〜V4が高くされて、該基準電圧V1’ 〜V4’ に一致するように制御される。
【0048】
そして、制御トランジスタMP2は、PMOSトランジスタMP1のゲートをプルアップし、制御トランジスタMN2は、NMOSトランジスタMN1のゲートをプルダウンするように接続されており、それらのゲートには、図示しない制御回路から、相互に逆相の制御信号CTL,CTLBが入力される。これらの制御信号CTL,CTLBが非アクティブであるとき、すなわち制御信号CTLがハイレベルであり、制御信号CTLBがローレベルであるときには、制御トランジスタMP2,MN2は共にオフし、オペアンプA1,A2によるトランジスタMP1,MN1の制御が有効になって、前記駆動電圧V0〜V4の制御が行われる。
【0049】
これに対して、前記制御信号CTL,CTLBがアクティブであるとき、すなわち制御信号CTLがローレベルであり、制御信号CTLBがハイレベルであるときには、制御トランジスタMP2,MN2は共にオンし、トランジスタMP1,MN1のゲートが、それぞれプルアップおよびプルダウンされて、共にオープン(ハイインピーダンス)状態となる。したがって、オペアンプA1,A2による制御が無効になって、前記駆動電圧V0〜V4の制御も行われなくなる。
【0050】
図2は、上述のように構成される駆動電圧発生回路31の動作を説明するための波形図である。この駆動電圧発生回路31でも、前記図8で示す駆動電圧発生回路11と同様に、動作期間は、基本的には、参照符T1で示す出力期間と、参照符T2で示す充電期間とで構成されている。しかしながら、この駆動電圧発生回路31では、前記出力期間T1の一部に、前記出力バッファ回路B0〜B4の出力段をハイインピーダンスにし、前記昇圧回路34の出力段のコンデンサC3を充電する充電期間T3が設定されている。この充電期間T3では、前記コンデンサC2からの電荷は、駆動電圧V0〜V4として出力されず、前記コンデンサC3の充電のみに使用され、前記制御信号CTL,CTLBがアクティブとなり、前記電源電圧VOUTが速やかに上昇する。
【0051】
したがって、前記出力期間T1において、出力バッファ回路B0〜B4が働き、昇圧回路34から該出力バッファ回路B0〜B4へ電流が流れて、前記電源電圧VOUTと同時に駆動電圧V0〜V4が上昇することで、電源電圧VOUTの上昇が鈍くなっても、充電期間T3に出力バッファ回路B0〜B4を強制的にオフさせることで、前記駆動電圧V0〜V4の上昇は無くなるけれども、電源電圧VOUTの上昇は急峻になる。充電期間T2は、昇圧用のコンデンサC1,C2の充電期間になるので、出力電圧VOUTおよび駆動電圧V0〜V4の電圧の上昇は無く、自然放電による電圧の降下が発生する。
【0052】
再び、出力期間T1になると、出力電圧VOUTおよび駆動電圧V0〜V4が上昇し、これらの期間T1,T2を繰返し、出力電圧VOUTおよび駆動電圧V0〜V4が目標電圧に到達した後の期間T4からは、その目標電圧で安定している。このとき、出力電圧VOUTには、自然放電による電圧の降下を補充するだけで済むので、前記トランジスタMP1,MN1は、殆どオフしている。
【0053】
外部ノイズ等によって、駆動電圧V0〜V4が目標電圧から外れた場合、前記トランジスタMP1,MN1が動作し、出力電圧VOUTが降下した場合、前記期間T1からT2の動作を行い、該出力電圧VOUTを速やかに安定させることができる。前記期間T4からは、前記制御信号CTL,CTLBを非アクティブのままとして、制御トランジスタMP2,MN2を共にオフしたままとしてもよい。このように、前記制御信号CTL,CTLBは、昇圧回路34の昇圧動作開始時に、所望の電源電圧が得られるまでの間や、予め定める期間に亘って、アクティブにすればよい。
【0054】
このように電源電圧VOUTの出力期間T1の一部に出力バッファ回路B0〜B4の出力段をハイインピーダンスにする充電期間T3を設けることで、当初は該出力バッファ回路からの駆動電圧V0〜V4は立ち上がり難くなるけれども、負荷容量などに拘わらず、昇圧回路34は確実に立ち上がり、要求される電源電圧VOUTを作成することができる。その後の出力期間T1に、駆動電圧V0〜V4も確実に立ち上がり、結果として、昇圧不足を招くことなく、規定の電源電圧VOUTおよび駆動電圧V0〜V4に、短時間で立ち上がることができる。また、出力バッファ回路B0〜B4の駆動用トランジスタMP1,MN1が動作する期間が短くなり、低消費電力化を図ることもできる。
【0055】
また、その出力バッファ回路B0〜B4の出力段をハイインピーダンスにするにあたっては、制御トランジスタMP2,MN2を設けるだけであるので、簡単な回路の追加のみで実現でき、回路規模の増大を招くこともない。
【0056】
本発明の実施の他の形態について、図3に基づいて説明すれば、以下のとおりである。
【0057】
図3は、本発明の実施の他の形態の駆動電圧発生回路41の電気的構成を示すブロック図である。この駆動電圧発生回路41は、前述の駆動電圧発生回路31に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。
【0058】
前述の駆動電圧発生回路31が、出力バッファ回路B0〜B4の駆動用トランジスタMP1,MN1のゲートを、制御トランジスタMP2,MN2によってそれぞれプルアップおよびプルダウンすることで、該出力バッファ回路B0〜B4の出力段をハイインピーダンスとし、電源電圧VOUTの昇圧不足を防止しているのに対して、この駆動電圧発生回路41では、出力バッファ回路B0a〜B4aと液晶駆動出力部6との間に、第1のスイッチSW1を直列に介在し、該スイッチSW1をオフすることで、前記出力段をハイインピーダンスにする。したがって、前記出力バッファ回路B0a〜B4aは、オペアンプA1,A2とトランジスタMP1,MN1とを備えた通常構成の出力バッファ回路である。
【0059】
また、前記出力バッファ回路B0a〜B4aには、オペアンプA1,A2の入出力間を短絡する第2のスイッチSW2がさらに設けられている。前記スイッチSW1と、このスイッチSW2とは、相互に逆相の信号で制御され、前記充電期間T3には、スイッチSW2がオンされ、スイッチSW1がオフされ、前記出力期間T1の充電期間T3以外の期間および充電期間T2では、スイッチSW2はオフされ、スイッチSW1がオンされる。
【0060】
したがって、前記充電期間T3には、出力バッファ回路B0a〜B4aの出力段がハイインピーダンスとなり、昇圧不足が防止される。このようにしてもまた、簡単なスイッチSW1の追加のみで出力バッファ回路B0a〜B4aの出力段をハイインピーダンスにでき、回路規模の増大を招くことはない。
【0061】
また、前記充電期間T3には、オペアンプA1,A2の入出力間が短絡される。ここで、通常、オペアンプの帰還側は、入力電圧と同様になるよう推移するが、このようにより積極的に帰還側の電圧を入力電圧と同電圧にすることで、前記充電期間T3にオペアンプA1,A2が動作しないようにでき、該オペアンプA1,A2の消費電流を少なくし、昇圧回路34をより速く立ち上げることができる。
【0062】
なお、上述の説明はSTN液晶駆動装置で説明したけれども、昇圧動作を行い、液晶の階調表示用電圧を生成するTFT液晶駆動装置の電源生成回路部にも適用することができる。
【0063】
【発明の効果】
本発明の駆動電圧発生回路は、以上のように、液晶駆動装置のように、チャージポンプなどの昇圧回路で作成された電源電圧を用いて、オペアンプなどで構成される出力バッファ回路が、予め定める安定化された駆動電圧を作成し、出力するようにした駆動電圧発生回路において、出力段制御手段を設け、該出力段制御手段は、昇圧回路の昇圧動作開始時に、所望の電源電圧が得られるまでの間や、予め定める期間に亘って、前記出力バッファ回路の出力段をハイインピーダンスにする。
【0064】
それゆえ、当初は出力バッファ回路からの駆動電圧は立ち上がらないけれども、負荷容量などに拘わらず、昇圧回路は確実に立ち上がり、要求される電源電圧を作成することができる。その後に、出力バッファ回路の出力段がローインピーダンスに切換わると、該出力バッファ回路からの駆動電圧も確実に立ち上がり、結果として、昇圧不足を招くことなく、規定の電源電圧および駆動電圧に、短時間で立ち上がることができる。また、出力バッファ回路の駆動用トランジスタが動作する期間が短くなり、低消費電力化を図ることができる。
【0065】
また、本発明の駆動電圧発生回路は、以上のように、前記出力バッファ回路の出力段を、P,N両極性のトランジスタを前記昇圧回路からの電源ラインに直列に介在して構成し、前記出力段制御手段が、P型トランジスタのゲートをプルアップし、N型トランジスタのゲートをプルダウンすることで、前記出力段のトランジスタを前記ハイインピーダンスにする。
【0066】
それゆえ、前記出力段制御手段を具体的に構成することができるとともに、簡単な回路(トランジスタや)の追加のみで実現できるので、回路規模の増大を招くことはない。
【0067】
さらにまた、本発明の駆動電圧発生回路は、以上のように、前記出力段制御手段を、前記出力バッファ回路と負荷との間に直列に介在される第1のスイッチで実現し、通常駆動時には該第1のスイッチがオンすることで前記駆動電圧の出力が可能となり、前記昇圧回路の昇圧動作開始時には該第1のスイッチがオフとなることで、前記出力段をハイインピーダンスにする。
【0068】
それゆえ、前記出力段制御手段を具体的に構成することができるとともに、簡単な回路(アナログスイッチ)の追加のみで実現できるので、回路規模の増大を招くことはない。
【0069】
また、本発明の駆動電圧発生回路は、以上のように、出力バッファ回路の出力段が、PMOSトランジスタのソースが前記昇圧回路からのハイレベルの電源ラインに接続され、NMOSトランジスタのソースが前記昇圧回路からのローレベルの電源ラインに接続され、それらのトランジスタのドレインが共通に前記駆動電圧の出力端となり、2つのトランジスタのプッシュプル動作で、前記予め定める安定化された駆動電圧を出力するように構成される場合、前記2つのトランジスタのゲートをそれぞれ駆動するオペアンプに、駆動電圧の基準となる電圧と、出力している駆動電圧とを相互に逆極性で入力し、これらのオペアンプによって、駆動電圧を基準電圧に一致するように制御するとともに、さらにオペアンプの入出力間を短絡する第2のスイッチを設け、前記昇圧回路の昇圧動作開始時には該第2のスイッチをオンとし、オペアンプの入出力間を短絡する。
【0070】
それゆえ、通常、オペアンプの帰還側は、入力電圧と同様になるよう推移するが、このようにより積極的に帰還側の電圧を入力電圧と同電圧にすることで、オペアンプが動作しないようにでき、該オペアンプの消費電流を少なくし、昇圧回路をより速く立ち上げることができる。
【0071】
さらにまた、本発明の液晶駆動装置は、以上のように、前記の駆動電圧発生回路を用いる。
【0072】
それゆえ、昇圧不足を抑制することができる液晶駆動装置を実現することができる。
【0073】
また、本発明の液晶駆動装置は、以上のように、チャージポンプなどから成る昇圧回路で作成された電源電圧を用いて、オペアンプなどで構成される複数の出力バッファ回路が、予め定める基準電圧を分圧抵抗で分圧して得られた電圧を低インピーダンス化して、液晶駆動に使用される駆動電圧としてそれぞれ出力するようにした液晶駆動装置において、出力段制御手段を設け、該出力段制御手段は、昇圧回路の昇圧動作開始時に、所望の電源電圧が得られるまでの間や、予め定める期間に亘って、前記出力バッファ回路の出力段をハイインピーダンスにする。
【0074】
それゆえ、当初は出力バッファ回路からの駆動電圧は立ち上がらないけれども、負荷容量などに拘わらず、昇圧回路は確実に立ち上がり、要求される電源電圧を作成することができる。その後に、出力バッファ回路の出力段がローインピーダンスに切換わると、該出力バッファ回路からの駆動電圧も確実に立ち上がり、結果として、昇圧不足を招くことなく、規定の電源電圧および駆動電圧に、短時間で立ち上がることができる。また、出力バッファ回路の駆動用トランジスタが動作する期間が短くなり、低消費電力化を図ることができる。
【図面の簡単な説明】
【図1】本発明の実施の一形態の駆動電圧発生回路の電気的構成を示すブロック図である。
【図2】図1で示す駆動電圧発生回路の動作を説明するための波形図である。
【図3】本発明の実施の他の形態の駆動電圧発生回路の電気的構成を示すブロック図である。
【図4】一般的な液晶表示装置の概略的構成を示すブロック図である。
【図5】典型的な従来技術の駆動電圧発生回路の電気的構成を示すブロック図である。
【図6】昇圧回路の一構成例を示す電気回路図である。
【図7】V0電圧発生回路の一構成例を示すブロック図である。
【図8】想定したパネルよりも負荷容量が大きいパネルと組合わせた場合における従来技術の波形図である。
【図9】他の従来技術のブロック図である。
【図10】さらに他の従来技術のブロック図である。
【符号の説明】
1 MPU
2 MPUバス
3 液晶ドライバ
4 LCDパネル
5 表示データRAM
6 液晶駆動出力部
7 液晶駆動電圧発生・昇圧回路(駆動電圧発生回路)
15 発振回路
16 インバータ
31,41 駆動電圧発生回路
32 V0電圧発生回路
33 基準電圧回路
34 昇圧回路
A1,A2 オペアンプ
B0〜B4;B0a〜B4a 出力バッファ回路
C1〜C3 コンデンサ
MP1 トランジスタ(PMOSトランジスタ)
MN1 トランジスタ(NMOSトランジスタ)
MP2,MN2 制御トランジスタ(出力段制御手段)
OP オペアンプ
R1,R2 入力抵抗
R3,R4 帰還抵抗
S1〜S7 スイッチ
SW1 第1のスイッチ(出力段制御手段)
SW2 第2のスイッチ
Claims (6)
- 昇圧回路で作成された電源電圧を用いて、出力バッファ回路が、予め定める安定化された駆動電圧を作成し、出力するようにした駆動電圧発生回路において、
前記昇圧回路の昇圧動作開始時に、前記出力バッファ回路の出力段をハイインピーダンスにする出力段制御手段を備えることを特徴とする駆動電圧発生回路。 - 前記出力バッファ回路の出力段は、P,N両極性のトランジスタが前記昇圧回路からの電源ラインに直列に介在されて構成され、
前記出力段制御手段は、P型トランジスタのゲートをプルアップし、N型トランジスタのゲートをプルダウンすることで、前記出力段のトランジスタを前記ハイインピーダンスにすることを特徴とする請求項1記載の駆動電圧発生回路。 - 前記出力段制御手段は、前記出力バッファ回路と負荷との間に直列に介在される第1のスイッチであることを特徴とする請求項1記載の駆動電圧発生回路。
- 前記出力バッファ回路は、
前記駆動電圧の基準となる電圧と、出力している駆動電圧とが相互に逆極性で入力されて比較し、両者の差に対応した電圧をそれぞれ出力する2つのオペアンプと、
前記各オペアンプからの出力がゲートにそれぞれ与えられ、前記昇圧回路からの電源ラインに直列に介在されるP,N両極性のトランジスタとを備えるとともに、
前記オペアンプの入出力間を短絡する第2のスイッチをさらに備えることを特徴とする請求項3記載の駆動電圧発生回路。 - 前記請求項1〜4の何れか1項に記載の駆動電圧発生回路を用いることを特徴とする液晶駆動装置。
- 予め定める基準電圧を分圧抵抗で分圧して得られた複数の電圧をそれぞれ出力バッファ回路へ入力し、複数の該出力バッファ回路が、昇圧回路で作成された電源電圧を用いて、それぞれ駆動電圧として負荷へ出力する電圧を入力電圧と等しい値に安定化するようにした液晶駆動装置において、
前記昇圧回路の昇圧動作開始時に、前記出力バッファ回路の出力段をハイインピーダンスにする出力段制御手段を備えることを特徴とする液晶駆動装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003149712A JP2004354518A (ja) | 2003-05-27 | 2003-05-27 | 駆動電圧発生回路およびそれを用いる液晶駆動装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003149712A JP2004354518A (ja) | 2003-05-27 | 2003-05-27 | 駆動電圧発生回路およびそれを用いる液晶駆動装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004354518A true JP2004354518A (ja) | 2004-12-16 |
Family
ID=34045738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003149712A Withdrawn JP2004354518A (ja) | 2003-05-27 | 2003-05-27 | 駆動電圧発生回路およびそれを用いる液晶駆動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004354518A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103377635A (zh) * | 2012-04-11 | 2013-10-30 | 矽创电子股份有限公司 | 显示面板的驱动电路 |
CN103794185A (zh) * | 2013-06-17 | 2014-05-14 | 矽创电子股份有限公司 | 显示面板的驱动电路及其驱动模块与显示装置和制造方法 |
KR101451492B1 (ko) | 2011-07-01 | 2014-10-15 | 시트로닉스 테크놀로지 코퍼레이션 | 디스플레이 패널용의 면적 절약형 구동 회로 |
US10720119B2 (en) | 2016-01-27 | 2020-07-21 | Mitsubishi Electric Corporation | Drive device and liquid crystal display apparatus |
WO2023130880A1 (zh) * | 2022-01-07 | 2023-07-13 | 荣耀终端有限公司 | 充电电路、电子设备以及充电系统 |
-
2003
- 2003-05-27 JP JP2003149712A patent/JP2004354518A/ja not_active Withdrawn
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101451492B1 (ko) | 2011-07-01 | 2014-10-15 | 시트로닉스 테크놀로지 코퍼레이션 | 디스플레이 패널용의 면적 절약형 구동 회로 |
CN103377635A (zh) * | 2012-04-11 | 2013-10-30 | 矽创电子股份有限公司 | 显示面板的驱动电路 |
KR101464076B1 (ko) | 2012-04-11 | 2014-11-21 | 시트로닉스 테크놀로지 코퍼레이션 | 디스플레이 패널을 위한 구동 회로 |
US9761195B2 (en) | 2012-04-11 | 2017-09-12 | Sitronix Technology Corp. | Driving circuit for increasing a driving power supply voltage for a display panel |
CN103794185A (zh) * | 2013-06-17 | 2014-05-14 | 矽创电子股份有限公司 | 显示面板的驱动电路及其驱动模块与显示装置和制造方法 |
US10720119B2 (en) | 2016-01-27 | 2020-07-21 | Mitsubishi Electric Corporation | Drive device and liquid crystal display apparatus |
WO2023130880A1 (zh) * | 2022-01-07 | 2023-07-13 | 荣耀终端有限公司 | 充电电路、电子设备以及充电系统 |
CN116455006A (zh) * | 2022-01-07 | 2023-07-18 | 荣耀终端有限公司 | 充电电路、电子设备以及充电系统 |
CN116455006B (zh) * | 2022-01-07 | 2024-04-05 | 荣耀终端有限公司 | 充电电路、电子设备以及充电系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8339819B2 (en) | Booster circuit and display device | |
US8305371B2 (en) | Apparatus and method for generating VCOM voltage in display device with buffer amplifier and charge pump | |
JP2007199203A (ja) | 駆動装置およびその駆動方法 | |
JP2004004609A (ja) | 液晶表示装置の駆動電圧発生回路及びその方法 | |
JP2008145681A (ja) | 表示パネル駆動装置、表示パネル駆動方法および表示装置 | |
JP2001286126A (ja) | チャージポンプ型電源回路及びこれを用いた表示装置用駆動装置及び表示装置 | |
JP4974520B2 (ja) | チャージポンプ回路、lcdドライバic、電子機器 | |
US8143938B2 (en) | Boost circuit and liquid crystal display device using boost circuit | |
JP2004354518A (ja) | 駆動電圧発生回路およびそれを用いる液晶駆動装置 | |
US7453290B2 (en) | Supply voltage removal detecting circuit, display device and method for removing latent image | |
JP4357698B2 (ja) | リセット回路及び電源装置 | |
JPH11296143A (ja) | アナログバッファおよび表示装置 | |
JP5937853B2 (ja) | ガンマ補正電圧発生回路およびそれを備える電子機器 | |
JP2005084559A (ja) | パワーオンリセット回路 | |
US20100295835A1 (en) | Voltage Boosting Circuit and Display Device Including the Same | |
US8289081B2 (en) | Differential amplifier, method for inverting output polarity of the same, and source driver | |
JP4397401B2 (ja) | オペアンプ及びそれが用いられる液晶表示装置の駆動回路 | |
JP2005092401A (ja) | 電源回路 | |
JP2980048B2 (ja) | 液晶駆動用レベル電源回路 | |
JP4865367B2 (ja) | 半導体集積回路、表示装置、及び電子機器 | |
JP6659805B2 (ja) | 昇圧回路の制御方法 | |
JP4724486B2 (ja) | 駆動用電源回路 | |
JP4994652B2 (ja) | チャージポンプ回路、lcdドライバic、電子機器 | |
JP4269457B2 (ja) | 電源装置、表示装置及び表示装置の駆動方法 | |
JP3922176B2 (ja) | 表示装置用駆動電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060801 |