JP2005192350A - 降圧式チャージポンプタイプ型電源回路およびモノリシック集積回路 - Google Patents

Abstract

【課題】降圧式チャージポンプ型電源回路において、負荷変動が小さく高出力で、スイッチングノイズの小さい、高精度な負電源出力を実現する。
【解決手段】電荷の蓄積と搬送する第１のコンデンサ１４および第１のコンデンサ１４から搬送された電荷を蓄積させる第２のコンデンサ１５を出力に備えた降圧式チャージポンプ型電源出力回路１と、降圧式チャージポンプ型電源出力回路１の出力電圧を負帰還させるために電圧を検出する電圧比較コンパレータ２ａと、パルススキップ回路２ｂで構成されるフィードバック回路２と、フィードバック回路２のクロック出力を第１のコンデンサ１４に蓄積させるチャージスイッチ分別回路３と、第１のコンデンサ１４の電荷を第２のコンデンサ１５に搬送と蓄積させるトランスファースイッチ分別回路４とから構成する。
【選択図】図１

Description

本発明は、降圧式チャージポンプタイプ型電源回路およびモノリシック集積回路に関するものである。

図８，図９は従来の降圧式チャージポンプ型回路の構成図である。

図８に示す例では、クロック入力を、第１のコンデンサ３９に電荷をチャージスイッチ分別回路４３と第１のコンデンサ３９の電荷を第２のコンデンサ４０に搬送と蓄積させるトランスファースイッチ分別回路４４から構成された出力により、チャージスイッチオン，トランスファースイッチオフ時に、ＳＷＸ３７と第１のショットキーダイオード４１間に加わる電圧を第１のコンデンサ３９に電荷として蓄積し、また、次のタイミングのチャージスイッチオフ，トランスファースイッチオン時に、Ａ点をトランスファースイッチ分別回路４４でＧＮＤ電位に接地し、第１のコンデンサ３９に蓄積された電荷のＢ点は、第１のショットキーダイオード４１では、ＧＮＤ以下の負電位から絶縁され、第２のショットキーダイオード４２を経由して第２のコンデンサ４０に第１のコンデンサ３９から搬送され、第２のコンデンサ４０に電荷が蓄積されることをクロック入力ごとに繰り返し実施し、負電圧出力を出力する降圧式電源回路が構成されていた。

図９に示す例では、クロック入力を、第１のコンデンサ５０に電荷をチャージスイッチ分別回路５２と第１のコンデンサ５０の電荷を第２のコンデンサ５１に搬送と蓄積させるトランスファースイッチ分別回路５３から構成された出力により、電荷の蓄積と搬送する第１のコンデンサ５０と第２のコンデンサ５１から搬送された電荷を蓄積させるコンデンサを出力に備えた降圧式電源回路で構成されていた。

しかしながら、前記従来の構成では、システム電源化あるいは磁気ディスク，光ディスク，携帯電話などの情報通信分野の基幹モノリシックＩＣにおいて、他の機能と共に１チップに内蔵化されるようになり、内蔵される電源に対する要求は、高出力に安定した出力を構成する電源としては、負荷変動に対して変動が大きくなる問題があり、出力のスイッチングが高スピードであるため、出力に大きなスイッチングノイズが発生し、高精度な電源出力精度を出すことに問題があった。

また、約−０．７Ｖ以下の負電源出力を出力するために、ＧＮＤ（接地）電位に接地され約−０．７Ｖ以下の負電圧を保つための電荷放電逆流防止と電荷伝達機能の役割を果たすショットキーダイオード等の高価な外付け部品が必要になるという問題があった。

また、降圧式電源は、トランジスタで構成されるが、トランジスタのスイッチング遅れによる影響で、電源電圧源とＧＮＤ間に直列に接続される２つのトランジスタスイッチにお互いがＯＮしてしまうと、瞬間的に短絡電流が流れ、素子の劣化あるいは破損を招いてしまう問題があった。

本発明は、前記従来の問題点を解決するものであり、近年の電源におけるシステム電源化あるいは磁気ディスク，光ディスク，携帯電話などの情報通信分野の基幹モノリシックＩＣにおいて、他の機能と共に１チップに内蔵化されるようになったことに対応して、内蔵される電源の高出力・低ノイズ・省部品・高精度化を実現するための降圧式チャージポンプ型電源回路およびモノリシックＩＣを提供することを目的とする。

前記課題を解決するために、本発明の請求項１記載の降圧式チャージポンプ型電源回路は、電荷の蓄積と搬送する第１のコンデンサおよび前記第１のコンデンサから搬送された電荷を蓄積させる第２のコンデンサを出力に備えた降圧式チャージポンプ型電源出力回路と、前記降圧式チャージポンプ型電源出力回路の出力電圧を負帰還させるために電圧を検出する電圧比較コンパレータと、パルススキップ回路で構成されるフィードバック回路と、前記フィードバック回路のクロック出力を前記第１のコンデンサに蓄積させるチャージスイッチ分別回路と、前記第１のコンデンサの電荷を前記第２のコンデンサに搬送と蓄積させるトランスファースイッチ分別回路とから構成し、前記第１のコンデンサに対する電荷の蓄積および前記第２のコンデンサへの電荷の搬送と蓄積を前記クロック入力ごとに繰り返し実施して、負電圧出力を出力することを特徴とするものである。

請求項１記載の降圧式チャージポンプ型電源回路によれば、負電圧の出力電圧を監視し、出力の負荷変動に対してフィードバック制御を行うことによって、高出力の負荷変動の小さい、安定な電源出力が可能になり、また、高価なシュットキーダイオード等の外付け部品を使用することなく、コスト面で有利である。

請求項２記載の降圧式チャージポンプ型電源回路は、請求項１に記載される降圧式チャージポンプ型電源回路において、チャージスイッチ分別回路あるいはトランスファースイッチ分別回路のいずれか一方の入力側にディレイ回路を接続し、フィードバック回路のクロック出力と前記ディレイ回路の出力を論理合成した出力により、前記降圧式チャージポンプ電源出力回路の出力に対して短絡電流を防止することを特徴とするものである。

請求項２記載の降圧式チャージポンプ型電源回路によれば、降圧式チャージポンプ型電源出力回路において、前記第１のコンデンサにチャージスイッチさせる動作から、前記第２のコンデンサにトランスファースイッチさせる動作の間に休止期間を設けることで、電源電圧源からＧＮＤ間にあるトランジスタスイッチを経由する短絡電流を防ぎ、スイッチ素子の劣化や破損を防止し、安定な電源を構成することを可能にする。

請求項３記載の降圧式チャージポンプ型電源回路は、請求項１又は請求項２の何れかに記載される降圧式チャージポンプ型電源回路において、該降圧式チャージポンプ型電源出力回路の出力スイッチ動作から発生する出力ノイズを低減させるために、出力スイッチの立ち上りスルーレートまたは立ち下りスルーレートを低減させるドライブ回路を設けたことを特徴とするものである。

請求項３記載の降圧式チャージポンプ型電源回路によれば、出力スイッチ動作から発生する出力ノイズを低減させることを可能とし、高精度な安定した負電源出力を構成できる。

請求項４記載のモノリシック集積回路は、請求項１〜３いずれか１項記載の降圧式チャージポンプ型電源回路において、電源電圧源に接続された第１のスイッチの一方を該第１のコンデンサと第３のスイッチに接続し、前記第３のスイッチの一方をＧＮＤ電位に接地し、前記第１のコンデンサの一方を第２のスイッチと第４のスイッチに接続し、前記第２のスイッチの一方をＧＮＤ電位に接地し、前記第４のスイッチの一方を前記第２のコンデンサに接続して出力電源を構成し、前記第２のコンデンサの一方をＧＮＤ電位に接続し、前記第１のスイッチと前記第２のスイッチがオンした状態で、かつ前記第３のスイッチと前記第４のスイッチがオフした状態で、電源電圧源より電荷の蓄積を前記第１のコンデンサに行い、前記第１のスイッチと前記第２のスイッチがオフした状態で、かつ前記第３のスイッチと前記第４のスイッチがオンした状態で、前記第１のコンデンサから搬送された電荷を蓄積させる前記第２のコンデンサの出力を繰り返す機能を備えた降圧式チャージポンプ型電源出力回路の回路構成を含み、サブ基板から誘電体により絶縁分離して形成されたことを特徴とするものである。

請求項４記載の降圧式チャージポンプ型電源回路によれば、このように負電圧出力を従来のＰＮ接合分離方式のプロセスを用いたＩＣで構成した場合、素子間の負電圧に対する絶縁耐圧は、ＰＮ接合電圧（約０．７Ｖ）で規定されるため、負電圧（約−０．７Ｖ以下）のかかる素子を、ショットキーダイオードやＭＯＳＦＥＴトランジスタなどは、外付け部品で構成する問題があったものを、モノリシックＩＣ化する場合にサブ基板から誘電体により絶縁分離されて形成されて構成されることで、降圧式チャージポンプ電源回路以外の回路機能と共に１チップＩＣに内蔵化できるようになる。

本発明は、降圧式チャージポンプ型電源出力回路で高価なショットキーダイオ一ドを不要とし、負電圧出力をフィードバック回路で帰還することで、電流負荷変動に対して変動が小さくし、高出力の安定した電源を構成でき、短絡防止機能のあるチャージスイッチ回路とトランプァースイッチ回路によって、出カトランジスタ素子の劣化と破損を防ぎ、スルーレート低減付きドライブ回路によって、負電圧出力のノイズを低減させ、高精度な負電源出力が構成でき、モノリシックＩＣを構成する場合にサブ基板から誘電体による絶縁分離させることで、負電圧出力の半導体素子から絶縁されているので、素子間のｐｎ接合による約−０．７Ｖのクランプ電圧の制約を受けずに、任意に要望の負電圧電圧値が設定できるので、近年のシステム電源化あるいは磁気ディスク，光ディスク，携帯電話などの情報通信分野の基幹モノリシックＩＣにおいて、他の機能と共に１チップに内蔵化できる高出力・低ノイズ・省部品・高精度化に優れた降圧式チャージポンプ型電源回路を実現することができる。

以下、本発明の実施形態について、図面を参照しながら説明する。

図１は本発明の実施形態における降圧式チャージポンプ型電源回路の構成図である。

降圧式チャージポンプ型電源出力回路１において、電源電圧源に接続された第１のスイッチ（ＳＷ１）１０の一方は第１のコンデンサ１４と第３のスイッチ（ＳＷ３）１２に接続され、第３のスイッチ１２の一方はＧＮＤ電位に接地される。第１のコンデンサ１４の他方は第２のスイッチ（ＳＷ２）１１と第４のスイッチ（ＳＷ４）１３に接続され、第２のスイッチ１１の一方はＧＮＤ電位に接地され、第４のスイッチ１３の一方は第２のコンデンサ１５に接続され出力電源を構成し、第２のコンデンサ１５の他方はＧＮＤ電位に接続される。

さらに、第１のスイッチ１０と第２のスイッチ１１がＯＮした状態で、かつ第３のスイッチ１２と第４のスイッチ１３がＯＦＦした状態で、電源電圧源より電荷の蓄積を第１のコンデンサ１４に行い、第１のスイッチ１０と第２のスイッチ１１がＯＦＦした状態で、かつ第３のスイッチ１２と第４のスイッチ１３が０Ｎした状態で、第１のコンデンサ１４から搬送された電荷を蓄積させる第２のコンデンサ１５を出力に備えた降圧式チャージポンプ型電源出力回路から負電圧出力する。前記負電圧出力を電圧比較コンパレータ（またはヒスコンパレータ）２ａに入力し、基準電圧と比較した結果をＲＳフリィブプロップ回路とインバータ回路，ＮＡＮＤ回路で構成されるパルススキップ回路２ｂに入力する。

電圧比較コンパレータ２ａとパルススキップ回路２ｂで構成されるフィードバック回路２の出力であるＤクロックで降圧式チャージポンプ型電源出力回路１の貫通防止のための休止区間を設定し、チャージスイッチ分別回路３で第１のブリスイッチ（ＰＳＷ１）６と第２のブリスイッチ７（ＰＳＷ２）を分別し、トランスファースイッチ分別回路４で第３のブリスイッチ（ＰＳＷ３）８と第４のブリスイッチ（ＰＳＷ４）９を分別する。

チャージスイッチ分別回路３とトランスファースイッチ分別回路４の出力をスルーレート低減付きドライブ回路５に入力し、スルーレート低減付きドライブ回路５のチャージスイッチとトランスファースイッチの出力を降圧式チャージポンプ型電源出力回路に入力して、フィードバック制御を行うことにより、高出力で負荷変動が少なく高精度で低ノイズの安定な負電圧出力を得る。

図２は本実施形態におけるチャージスイッチ分別回路とトランスファー分別回路のタイミングチャートを示す。

図２において、チャージスイッチ分別回路の出力は、第１のプリスイッチ６，第２のプリスイッチ７で、トランスファースイッチ回路の出力は、第３のプリスイッチ８，第４のプリスイッチ９である。第１のプリスイッチ６，第２のプリスイッチ７は、Ｄクロック信号とｄｅ１ａｙ信号（遅延信号）とのＮＯＲ回路により作成され、第３のプリスイッチ８，第４のプリスイッチ９は、Ｄクロック信号とディレイ（ｄｅｌａｙ）信号とのＮＡＮＤ回路により作成される。このようにすることにより、第１のプリスイッチ６，第２のプリスイッチ７と第３のプリスイッチ８，第４のプリスイッチ９との間に短絡電流防止の休止期間Ｔｅ１，Ｔｅ２を設けることができる。

図３（ａ），（ｂ）は本実施形態におけるフィードバック回路におけるタイミングチャートでの動作説明図、およびフィードバック回路有無での出力電圧の負荷変動説明図を示す。図１と図３（ａ），（ｂ）を参照して動作を説明する。

図１において、負電圧出力の電圧を検出するために、電圧検出抵抗を基準電源１に接続し、電圧検出抵抗の分圧値を電圧比較コンパレータ２ａに入力し、他方の基準電源２と比較した出力（Ｃポイント）をＲＳフリップフロップ回路に入力し、クロック入力をＲＳフリップフロップ回路とインバータ回路に入力し、ＲＳフリップフロップ回路とインバータ回路の出力をＮＡＮＤ回路に入力し、パルススキップ回路２ｂを構成し、フィードバック回路のＤクロックの出力を得て、Ｄクロックがハイレベルとローレベルを繰り返すことにより、降圧式チャージポンプ回路出力の第２のコンデンサ１５に電荷の蓄積が繰り返される。

図３（ａ）において、負電圧出力Ｖｏｕｔが下降し、電圧比較コンパレータのローレベル閾値電圧であるＶｔｈＬに達するとＣポイントがローレベルになり、ローレベルの期間のみクロック入力が省かれた形でＤクロックの出力が停止され、負電圧出力Ｖｏｕｔは、降圧式チャージポンプ回路出力の第２のコンデンサ１５に電荷の蓄積は休止し、出力負荷電流がある場合、あるいは負電圧出力Ｖｏｕｔにリーク電流がある場合に電圧値が上昇する。反対に、負電圧出力Ｖｏｕｔが上昇し、電圧比較コンパレータのローレベル閾値電圧であるＶｔｈＨに達すると、Ｃポイントがハイレベルになり、ハイレベルの期間のみクロック入力が伝達する形でＤクロックが出力され、負電圧出力Ｖｏｕｔは、降圧式チャージポンプ回路出力の第２のコンデンサ１５に電荷の蓄積は繰り返され、出力負荷電流がある場合でも、電圧値が降圧する。

以上のように、フィードバック回路を有することにより、図３（ｂ）に示すように、負電圧出力Ｖｏｕｔは、フィードバック回路なしの場合と比較して、出力負荷電流に対して電圧変動の少ない安定な負電圧電源を構成することができる。

図４は本実施形態における降圧式チャージポンプ型電源出力回路をＰｃｈまたはＮｃｈＭＯＳＦＥＴパワートランジスタのバックゲートに接続した場合を示した回路図である。

図４において、電源電圧源に接続されたＰｃｈＭＯＳＦＥＴパワートタンジスタ１９のソースとバックゲート（ＳＷ１のゲート１：２３）の該ＰｃｈＭＯＳＦＥＴパワートランジスタ１９のドレイン（他方）は、第１のコンデンサ１４と第１のＮｃｈＭＯＳＦＥＴパワートランジスタ２１のドレイン（ＳＷ３のゲート３：２５）に接続され、第１のＮｃｈＭＯＳＦＥＴパワートランジスタ２１のソースとバックゲート（ＳＷ３の他方）はＧＮＤ電位に接地される。第１のコンデンサ１４の他方は、第２のＮｃｈＭＯＳＦＥＴパワートランジスタ２０のドレイン（ＳＷ２のゲート２：２４）と第３のＮｃｈＭＯＳＦＥＴパワートランジスタ２２のドレイン（ＳＷ４のゲート４：２６）に接続され、第２のＮｃｈＭＯＳＦＥＴパワートランジスタ２０のソース（ＳＷ２４の他方）はＧＮＤ電位に接地され、第２のＮｃｈＭＯＳＦＥＴパワートランジスタ２０のバックゲートと第３のＮｃｈＭＯＳＦＥＴパワートランジスタ２２のソースとバックゲート（スイッチ２６の他方）は、第２のコンデンサ１５に接続され出力電源を構成し、第２のコンデンサ１５の他方はＧＮＤ電位に接続されることにより、負電圧出力を得ることができる。

次に、動作について説明する。

ＰｃｈＭＯＳＦＥＴパワートランジスタ２３（ＳＷ１）と第２のＮｃｈＭＯＳＦＥＴパワートランジスタ２０（ＳＷ２）がＯＮした状態で、かつ第１のＮｃｈＭＯＳＦＥＴパワートランジスタ２１（ＳＷ３）とＮｃｈＭＯＳＦＥＴパワートランジスタ２２（ＳＷ４）がＯＦＦした状態で、電源電圧源より電荷の蓄積を第１のコンデンサ１４に行い、ＰｃｈＭＯＳＦＥＴパワートランジスタ２３と第２のＮｃｈＭＯＳＦＥＴパワートランジスタ２０がＯＦＦした状態で、かつ第１のＮｃｈＭＯＳＦＥＴパワートランジスタ２１と第３のＮｃｈＭＯＳＦＥＴパワートランジスタ２２がＯＮした状態で、第１のコンデンサ１４から搬送された電荷を第２のコンデンサ１５に蓄積することを繰り返し実施することにより負電圧出力が得られる。

図５（ａ），（ｂ）は本実施形態におけるスルーレート低減付きドライブ回路例を従来例と比較して示す説明図である。

図５（ａ）は、従来例におけるスイッチ（ＳＷ）であるＰｃｈＭＯＳＦＥＴパワートランジスタ２９のドレイン出力に接続された負荷抵抗（Ｚ１）３０の出力に係る説明図である（ただし、一方がＧＮＤに接地された負荷抵抗）。ＭＯＮ３１の出力は、ＰＳＷ２７のクロック入力を、バッファ２８を経由して、ＰｃｈＭＯＳＦＥＴパワートランジスタ２９のゲートに入力すると、スルーレートが高く、ＭＯＮ３１の出力にはスイッチングノイズが発生する。

図５（ｂ）は、本実施形態におけるＰｃｈＭＯＳＦＥＴパワートランジスタ３３のドレイン出力に接続された負荷抵抗（Ｚ２）３６の出力に係る説明図である（ただし、一方がＧＮＤに接地された負荷抵抗）。ＭＯＮ３５の出力は、ＰＳＷ３２のクロック入力を、バッファ２８を経由し、ＰｃｈＭＯＳＦＥＴパワートランジスタ３３のゲートに接続される抵抗３４に入力すると、ＰｃｈＭＯＳＦＥＴパワートランジスタ３３のＣｇｓ（ゲートとソース間の容量）、Ｃｇｄ（ゲートとドレイン間の容量）と抵抗３４で構成されるローパスフィルタの効果により、ＰｃｈＭＯＳＦＥＴパワートランジスタ３３のゲートに入力のスルーレートは緩やかになり、ＭＯＮ３５の出力におけるスイッチングノイズは除去される。以上の効果によって、スイッチングノイズによる負電圧出力のノイズ電圧は１００分の１程度（５００ｍＶ→５ｍＶ）に低減することができる。

図６（ａ），図６（ｂ）は、図１に示す実施形態におけるスルーレート低減付きドライブ回路機能の有無による降圧式チャージポンプ型電源回路を従来例と比較して示す説明図である。

図６（ａ）は従来例として比較するために本実施形態の図１に示す構成より、スルーレート低減付きドライブ回路の機能をなくした状態で降圧式チャージポンプ型電源回路を構成した場合において、スルーレートが高いドライブ回路からノイズが大きい負電圧出力までのタイミングチャートと動作説明図である。

スルーレートが高いドライブ回路においてスイッチ（ＳＷ）１のゲート１（２３）とＳＷ２のゲート２（２４）がＯＮした状態で、かつＳＷ３のゲート３（２５）とＳＷ４のゲート４（２６）が０ＦＦした状態で、電源電圧源より電荷の蓄積を第１のコンデンサ１４に行い、ＳＷ１のゲート１とＳＷ２のゲート２が０ＦＦした状態で、かつＳＷ３のゲート３とＳＷ４のゲート４がＯＮした状態で、第１のコンデンサ１４から搬送された電荷を蓄積されることが繰り返されることを、ＳＷ１（ゲート１），ＳＷ２（ゲート２），ＳＷ３（ゲート３），ＳＷ４（ゲート４）の動作説明図に示している。

ＡとＢは、電荷の蓄積と搬送を繰り返す第１のコンデンサ１４の両端の電圧の動作を示している。ＡとＢの電圧差の分が第１のコンデンサ１４に蓄えられた電荷を示す。式にあてはめると、Ｑ＝ＣＶで示される。ただし、Ｑ：第１のコンデンサに蓄えられた電荷、Ｃ：第１のコンデンサ、Ｖ：ＡとＢの電圧差である。

ＡとＢには、ＳＷ１（ゲート１），ＳＷ２（ゲート２），ＳＷ３（ゲート３），ＳＷ４（ゲート４）のスイッチングのスルーレートが高いため、ＡとＢの電圧には、スイッチングノイズが発生している。第２のコンデンサ１５には、第１のコンデンサ１４からの電荷の搬送がされ、電荷が蓄積されるため、ＡとＢからのスイチングノイズが、負電圧出力（一３Ｖ）に同期してノイズ成分（約５００ｍＶ）が発生してしまうことが容易に理解できる。

図６（ｂ）は、本実施形態の図１における降圧式チャージポンプ型電源回路でのスルーレート低減付きドライブ回路から低ノイズの負電圧出力までのタイミングチャートと動作説明図である。

スルーレート低減付きドライブ回路において、ＳＷ１のゲート１とＳＷ２のゲートが０Ｎした状態で、かつＳＷ３のゲート３とＳＷ４のゲート４が０ＦＦした状態で、電源電圧源より電荷の蓄積を第１のコンデンサ１４に行い、ＳＷ１のゲート１とＳＷ２のゲート２がＯＦＦした状態で、かつＳＷ３のゲート３とＳＷ４のゲート４がＯＮした状態で、第１のコンデンサ１４から搬送された電荷を蓄積されることが繰り返しされることを、ＳＷ１（ゲート１），ＳＷ２（ゲート２），ＳＷ３（ゲート３），ＳＷ４（ゲート４）にスルーレートが緩やかになっている動作説明図に示している。

ＡとＢは電荷の蓄積と搬送を繰り返す第１のコンデンサ１４の両端の電圧の動作を示している。ＡとＢの電圧差の分が第１のコンデンサ１４に蓄えられた電荷を示す。式にあてはめると、Ｑ＝ＣＶで示される。ただし、Ｑ：第１のコンデンサに蓄えられた電荷、Ｃ：第１のコンデンサ、Ｖ：ＡとＢの電圧差である。

ＡとＢには、ＳＷ１（ゲート１），ＳＷ２（ゲート２），ＳＷ３（ゲート３），ＳＷ４（ゲート４）のスイッチングのスルーレートが低いため、ＡとＢの電圧には、スイッチングノイズが発生しない。第２のコンデンサ１５には、第１のコンデンサ１４からの電荷の搬送がされ電荷が蓄積されるので、ＡとＢからのスイチングノイズが極力低減するため、負電圧出力（−３Ｖ）に同期してノイズ成分（約５ｍＶ）が低減することを容易に理解することができる。

図７（ａ），（ｂ）は、従来例としてのｐｎ接合分離方式のプロセス説明図と、本発明の実施形態におけるサブ（ｓｕｂ）基板から誘電体により絶縁分離されて形成された構成を有するプロセス説明図である。

図７（ａ）は従来例のプロセスにおけるＮｃｈＭＯＳの例を示している。

図７（ａ）からＮｃｈＭＯＳのバックゲートは、ｓｕｂ基板と接続され電位がＧＮＤに接地されていることが分かる。図４の本実施形態にあてはめると、ＮｃｈＭＯＳのバックゲートがＧＮＤに接続され、ＳＷ２とＳＷ４のソースとドレインは、ｓｕｂ基板からのｐｎ接合分離のため負電圧出力電圧が約−０．７Ｖ（ｐｎ接合電圧）での制限を受けて、負電圧出力の電圧値を任意にコントロールできないことが容易に理解される。

図７（ｂ）は、本発明に係るプロセスにおける実施形態として、ＮｃｈＭＯＳの例を示している。図７（ｂ）からＮｃｈＭＯＳのバックゲートは、ｓｕｂ基板からＳｉ０_２膜（誘電体）により絶縁分離されていることが分かる。図４の本実施形態にあてはめると、ＳＷ２とＳＷ４のバックゲートとソースとドレインとは、ｓｕｂ基板から誘電体により絶縁分離されて構成されるため、負電圧出力電圧は電圧制限されず、−０．７Ｖ以下の電圧値を任意にコントロールできることが理解できる。

本発明は、システム電源化あるいは磁気ディスク，光ディスク，携帯電話などの情報通信分野の基幹モノリシックＩＣにおいて、他の機能と共に１チップに内蔵化され、かつ内蔵される電源に対して高出力・低ノイズ・省部品・高精度化が要求されるチャージポンプ型電源回路に用いて有効である。

本発明の実施形態における降圧式チャージポンプ型電源回路の構成図 図１の実施形態におけるチャージスイッチ分別回路とトランススイッチ分別回路の貫通対策のタイミングチャート （ａ）は図１の実施形態におけるフィードバック回路のタイミングチャートでの動作説明図、（ｂ）は図１の実施形態におけるフィードバック回路有無での出力電圧の負荷変動説明図 本実施形態である図１の降圧式チャージポンプ型電源出力回路におけるＰｃｈまたはＮｃｈＭＯＳＦＥＴパワートランジスタのバックゲートの接続を示した回路図 （ａ）は従来例の図４における出力ノイズ発生時のスルーレートが高いときの入力クロックＰＳＷとＳＷのゲートとＰｃｈＭＯＳＦＥＴパワートランジスタの出力ＭＯＮのドライブ回路動作説明図、（ｂ）は本実施形態の図４における出力ノイズ対策のスルーレート低減効果を示す入力クロックＰＳＷとＳＷのゲートとゲート入力抵抗を挿入したＰｃｈＭＯＳＦＥＴパワートランジスタの出力ＭＯＮのドライブ回路動作説明図 従来例として比較するために、本実施形態の図１の構成より、スルーレート低減付きドライブ回路の機能をなくした状態で、降圧式チャージポンプ型電源回路を構成した場合において、スルーレートが高いドライブ回路からノイズが大きい負電圧出力までのタイミングチャートと動作説明図 本実施形態の図１における降圧式チャージポンプ型電源回路でのスルーレート低減ドライブ回路から低ノイズの負電圧出力までのタイミングチャートと動作説明図 （ａ）は従来例としてのｐｎ接合分離方式のプロセス説明図、（ｂ）本発明のｓｕｂ基板から誘電体により絶縁分離されて形成された構成を有するプロセス説明図 従来例としての２つのコンデンサで構成される降圧式チャージポンプ型電源回路の構成図 は従来例としての２つのコンデンサと２つのショットキーダイオードで構成される降圧式チャージポンプ型電源回路の構成図

符号の説明

１ 降圧式チャージポンプ型電源出力回路
２ フィードバック回路
３ チャージスイッチ分別回路
４ トランスファースイッチ分別回路
５ スルーレート低減付きドライブ回路
６ ＰＳＷ１（スイッチ１のコントロールのためのチャージスイッチ分別回路出力）
７ ＰＳＷ２（スイッチ２のコントロールのためのチャージスイッチ分別回路出力）
８ ＰＳＷ３（スイッチ３のコントロールのためのトランスファースイッチ分別回路出力）
９ ＰＳＷ４（スイッチ４のコントロールのためのトランスファースイッチ分別回路出力）
１０ ＳＷ１
１１ ＳＷ２
１２ ＳＷ３
１３ ＳＷ４
１４ 電荷の蓄積と搬送をするための第１のコンデンサ
１５ 電荷の蓄積と負電圧出力を出すための第２のコンデンサ
１６ Ｄクロック（チャージスイッチ分別回路とトランスファースイッチ分別回路のタイミング発生入力クロック）
１７ Ｔｅ１（短絡防止のためのｄｅＩａｙ時間１（遅延時間１））
１８ Ｔｅ２（短絡防止のためのｄｅ１ａｙ時間２（遅延時間２））
１９ ＰｃｈＭＯＳＦＥＴパワートランジスタ
２０ 第１のＮｃｈＭＯＳＦＥＴパワートランジスタ
２１ 第２のＮｃｈＭＯＳＦＥＴパワートランジスタ
２２ 第３のＮｃｈＭＯＳＦＥＴパワートランジスタ
２３ ＰｃｈＭＯＳＦＥＴパワートランジスタのゲート１
２４ 第１のＮｃｈＭＯＳＦＥＴパワートランジスタのゲート２
２５ 第２のＮｃｈＭＯＳＦＥＴパワートランジスタのゲート３
２６ 第３のＮｃｈＭＯＳＦＥＴパワートランジスタのゲート４
２７，３２ ＰＳＷ（バッファ入力のクロック）
２８ バッファ
２９，３３ ＰｃｈＭＯＳＦＥＴパワートランジスタ
３０ ＰｃｈＭＯＳＦＥＴパワートランジスタのドレインに接続される負荷抵抗
３１，３５ ＭＯＮ（ＰｃｈＭＯＳＦＥＴパワートランジスタ５のドレインと負荷抵抗間にかかる電圧モニタ）
３４ バッファ出力とＰｃｈＭＯＳＦＥＴパワートランジスタ６のゲート間に挿入しスルーレート低減しローパスフィルタ効果のある抵抗

Claims (4)

1. 電荷の蓄積と搬送する第１のコンデンサおよび前記第１のコンデンサから搬送された電荷を蓄積させる第２のコンデンサを出力に備えた降圧式チャージポンプ型電源出力回路と、前記降圧式チャージポンプ型電源出力回路の出力電圧を負帰還させるために電圧を検出する電圧比較コンパレータと、パルススキップ回路で構成されるフィードバック回路と、前記フィードバック回路のクロック出力を前記第１のコンデンサに蓄積させるチャージスイッチ分別回路と、前記第１のコンデンサの電荷を前記第２のコンデンサに搬送と蓄積させるトランスファースイッチ分別回路とから構成し、前記第１のコンデンサに対する電荷の蓄積および前記第２のコンデンサへの電荷の搬送と蓄積を前記クロック入力ごとに繰り返し実施して、負電圧出力を出力することを特徴とする降圧式チャージポンプ型電源回路。
2. 前記チャージスイッチ分別回路あるいは前記トランスファースイッチ分別回路のいずれか一方の入力側にディレイ回路を接続し、前記フィードバック回路のクロック出力と前記ディレイ回路の出力を論理合成した出力により、前記降圧式チャージポンプ電源出力回路の出力に対して短絡電流を防止することを特徴とする請求項１記載の降圧式チャージポンプタイプ型電源回路。
3. 前記降圧式チャージポンプ型電源回路において、該降圧式チャージポンプ型電源出力回路の出力スイッチ動作から発生する出力ノイズを低減させるために、出力スイッチの立ち上りスルーレートまたは立ち下りスルーレートを低減させるドライブ回路を設けたことを特徴とする請求項１または２記載の降圧式チャージポンプタイプ型電源回路。
4. 請求項１〜３いずれか１項記載の降圧式チャージポンプ型電源回路において、電源電圧源に接続された第１のスイッチの一方を該第１のコンデンサと第３のスイッチに接続し、前記第３のスイッチの一方をＧＮＤ電位に接地し、前記第１のコンデンサの一方を第２のスイッチと第４のスイッチに接続し、前記第２のスイッチの一方をＧＮＤ電位に接地し、前記第４のスイッチの一方を前記第２のコンデンサに接続して出力電源を構成し、前記第２のコンデンサの一方をＧＮＤ電位に接続し、前記第１のスイッチと前記第２のスイッチがオンした状態で、かつ前記第３のスイッチと前記第４のスイッチがオフした状態で、電源電圧源より電荷の蓄積を前記第１のコンデンサに行い、前記第１のスイッチと前記第２のスイッチがオフした状態で、かつ前記第３のスイッチと前記第４のスイッチがオンした状態で、前記第１のコンデンサから搬送された電荷を蓄積させる前記第２のコンデンサの出力を繰り返す機能を備えた降圧式チャージポンプ型電源出力回路の回路構成を含み、サブ基板から誘電体により絶縁分離して形成されたことを特徴とするモノリシック集積回路。
   
   

Images