JP3887093B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP3887093B2 JP3887093B2 JP01741098A JP1741098A JP3887093B2 JP 3887093 B2 JP3887093 B2 JP 3887093B2 JP 01741098 A JP01741098 A JP 01741098A JP 1741098 A JP1741098 A JP 1741098A JP 3887093 B2 JP3887093 B2 JP 3887093B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- display device
- display
- control signal
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0257—Reduction of after-image effects
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/027—Arrangements or methods related to powering off a display
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置等の表示装置に関し、特に、表示用電圧を発生する駆動回路の表示用電圧の制御に関するものである。
【０００２】
【従来の技術】
近年、電話やパーソナルコンピュータ等、表示装置を有する電子機器が増加している。特に、ノートブック型のパーソナルコンピュータ、携帯電話、小型テレビ等の携帯機器における機能の増加及びその携帯機器の普及に伴い、これらの携帯機器に液晶表示装置（以下、ＬＣＤと称する）を有するものが増えている。
【０００３】
ＬＣＤは、表示手段であるディスプレイ部分を駆動するためにＬＣＤ駆動回路を有する。このＬＣＤ駆動回路は、表示手段にて必要とされる複数の表示用電圧を発生するものである。これら複数の表示用電圧は昇圧回路を動作させることにより発生させている。昇圧回路は、電源電圧源から供給される電源電圧、例えば、ＶＤＤに基づいて複数の表示用電圧を生成するものである。
【０００４】
昇圧回路としては、チャージポンプ方式のものが知られている。この場合、昇圧回路から発生する複数の表示用電圧を伝達する信号線と基準電圧源、例えば、接地電圧源との間に、表示手段の電源として使用される電荷を蓄積したキャパシタが必要となる。
【０００５】
【発明が解決しようとする課題】
このようなＬＣＤ駆動回路において、何らかの原因により電源電圧源の電源電圧ＶＤＤが急激に低下した場合、上述のキャパシタに充電された電荷が放電されないことがある。このため、表示用電圧を伝達する信号線に長時間電荷が残ることとなる。これにより、表示手段であるディスプレイ部分に表示が残るため、表示情報が第三者に不用意に見られてしまうこと、表示手段の寿命の低下、再起動時の誤動作等の課題があった。
【０００６】
特に、携帯機器においては、電池を電源とするものや充電式バッテリを電源とするため、機器の動作中に、電源遮断をスイッチにて行わずに、電池の取り外しをしたり、充電した電荷が無くなったりすることがある。よって、携帯機器において、上述の課題の解決は特に要求される。
【０００７】
また、上記課題の解決手段としては、電源電圧が急激に低下しても、確実に動作することが要求される。
【０００８】
さらに、上記課題の解決手段としては、できるだけ簡易な構成で実現し、表示装置自身の小型化、低コスト化を阻害しないことが望ましい。
【０００９】
本発明は上記の課題を解決するため、電源電圧の急激な低下に対しても表示手段であるディスプレイ部分に表示が残らない表示装置の実現を目的とする。
【００１０】
また、本発明は、上記目的を、電源電圧が急激に低下しても確実に達成する表示装置を実現することを目的とする。
【００１１】
また、本発明は、上記目的を、表示装置自身の小型化、低コスト化を阻害することなく実現することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、本発明の表示装置は、所定電圧に基づいて複数の表示用電圧を生成し、複数の表示用電圧により表示手段における所望の表示を行う表示装置において、所定電圧を受けて複数の表示用電圧を生成し、第１の制御信号により複数の表示用電圧の生成が禁止される表示用電圧生成手段と、複数の表示用電圧のいずれかをそれぞれ伝達する複数の配線と、複数の配線それぞれに接続された複数の電荷蓄積手段と、第２の制御信号により、複数の配線の電圧を一定値に設定する設定手段と、所定電圧を受けて所定電圧の低下を監視して、所定電圧の低下を検出した時に第３の制御信号を発生し、１の制御信号または第３の制御信号を第２の制御信号として出力する監視手段とを有するものである。
【００１３】
また、本発明の表示装置は、監視手段は複数の配線にそれぞれ接続された複数の電荷蓄積手段の１つに蓄積された電荷により駆動可能としたものであってもよい。
【００１４】
また、本発明の表示装置は、表示用電圧生成手段による表示用電圧生成を指示する第４の制御信号により生成処理が制御され、監視手段を駆動可能にするために用いられる複数の電荷蓄積手段の１つと接続される複数の配線の１つに対して、第４の制御信号に応答して、所定電圧を一時的に供給する一時供給手段を設けたものであってもよい。
【００１５】
また、本発明の表示装置は、監視手段を駆動可能にするために用いられる複数の電荷蓄積手段の１つと接続される複数の配線の１つと設定手段との間に抵抗手段を設けたものであってもよい。
【００１６】
また、本発明の表示装置は、監視手段を駆動可能にするために用いられる複数の電荷蓄積手段の１つの蓄積容量を他の電荷蓄積手段の蓄積容量より大きくしたものでってもよい。
【００１７】
また、本発明の表示装置は、設定手段は、一方の電極が複数の配線の対応する１つに接続され、他方の電極には一定値の電圧が供給され、制御電極には第２の制御信号が与えられる複数のトランジスタからなり、監視手段を駆動可能にするために用いられる複数の電荷蓄積手段の１つに接続される複数のトランジスタの１つのオン抵抗は、設定手段を構成する他のトランジスタのオン抵抗より大きいものであってもよい。
【００１８】
また、本発明の表示装置は、所定電圧は取り外し可能な電圧供給手段から供給されるものであってもよい。
【００１９】
また、本発明の表示装置は、表示装置及び電圧供給手段は携帯機器に取付けられるものであってもよい。
【００２０】
【発明の実施の形態】
本発明の表示装置についてを図面を用いて以下に詳細に説明する。図１は本発明の第１の実施の形態における表示装置の特に駆動回路１００の回路図である。実施例においては、表示装置としてＬＣＤを用いるものとする。
【００２１】
なお、駆動回路１００における第１の電源電圧として、例えば、電源電圧ＶＤＤは、電源電圧源として、例えば、電子装置の外部から供給されるものであったり、電子装置内に内蔵されたバッテリから供給されるものであったり、その供給源は様々のものがある。特に、バッテリとしては充電式のもの、電子装置から取り外し可能なものであってもよい。
【００２２】
図１において、駆動回路１００は、表示用電圧生成手段である昇圧回路１０、設定手段であるＮチャネル型ＭＯＳトランジスタ２２、２４、２６、電荷蓄積手段であるキャパシタ３２、３４、３６、監視手段５０から構成されている。
【００２３】
昇圧回路１０には、端子２から電源電圧ＶＤＤが供給され、端子４から電源電圧ＶＤＤより低い基準電圧ＶＲＥＦが供給される。昇圧回路１０は電源電圧ＶＤＤまたは基準電圧ＶＲＥＦを昇圧することにより複数の表示用電圧Ｖ１、Ｖ２、Ｖ３を発生する。なお、実施例では、表示用電圧をＶ１〜Ｖ３の３つとしているが、これは、本発明を簡略的に説明するために単に３つの表示用電圧としているにすぎず、４つ以上の表示用電圧を準備するものとしてもよい。なお、昇圧回路１０の具体的な回路図は示さないが、チャージポンプ方式で複数の表示用電圧を生成する構成とする。
【００２４】
昇圧回路１０にて発生された表示用電圧Ｖ１、Ｖ２、Ｖ３はそれぞれ表示用電圧を伝達する配線４２、４４、４６にて伝達される。このため、配線４２に接続された端子１２は表示用電圧Ｖ１に設定可能となり、配線４４に接続された端子１４は表示用電圧Ｖ２に設定可能となり、配線４６に接続された端子１６は表示用電圧Ｖ３に設定可能となる。
【００２５】
また、昇圧回路１０は、端子６から入力される第１の制御信号としての昇圧停止信号であるリセット信号により、昇圧動作が停止可能となる。このリセット信号は、図示せぬ中央処理装置（以下、ＣＰＵとも称する）から昇圧の停止時に発生されるものである。
【００２６】
トランジスタ２２の第１電極は配線４２に接続され、第２電極は接地電圧ＶＳＳが供給される。トランジスタ２４の第１電極は配線４４に接続され、第２電極は接地電圧ＶＳＳが供給される。トランジスタ２６の第１電極は配線４６に接続され、第２電極は接地電圧ＶＳＳが供給される。トランジスタ２２、２４、２６のゲート電極には監視手段５０の出力である第２の制御信号としてのリセット信号を受信するように構成されている。このため、トランジスタ２２、２４、２６は監視手段５０の出力であるリセット信号により、配線４２、４４、４６と接地電圧ＶＳＳとを電気的に導通状態とするものである。
【００２７】
キャパシタ３２、３４、３６はそれぞれ配線４２、４４、４６と第２の電源として、例えば接地電圧ＶＳＳとの間に接続されている。これらのキャパシタはそれぞれ対応する配線と接地電圧ＶＳＳとの間で必要となる電荷を充電するものである。この充電された電荷に基づき端子１２、１４、１６に接続された図示せぬ表示手段を駆動する。なお、これらキャパシタはＭＯＳトランジスタ構成のＭＯＳキャパシタとしてもよい。このようにすれば、他の構成の製造工程同時に形成でき、また、素子レイアウト上でも他のトランジスタのレイアウトとともに考慮することができる。
【００２８】
監視手段５０は、比較手段であるコンパレータ６０、キャパシタ６２、インピーダンス素子である抵抗６４、整流素子であるダイオード６６、リセット信号を発生する論理回路であるＮＯＲ７０により構成されている。
【００２９】
コンパレータ６０の一方の入力端子である負側端子は端子２と接続されることにより、電源電圧ＶＤＤが供給されている。コンパレータ６０の他方の入力端子である正側端子はキャパシタ６２の一方の端子に接続されている。キャパシタ６２の他方の端子には接地電圧ＶＳＳが供給されている。抵抗６４はキャパシタ６２と並列接続されている。つまり、抵抗６４は、一端がコンパレータ６０の正側端子に接続され、他端に接地電圧ＶＳＳが供給されている。ダイオード６６はＰ側端子であるアノードがコンパレータ６０の負側端子に接続され、Ｎ側端子であるカソードがコンパレータ６０の正側端子に接続されている。
【００３０】
コンパレータ６０の出力端子から出力される、第３の制御信号である検出信号はＮＯＲ７０の一方の入力端子に入力される。ＮＯＲ７０の他方の入力端子には端子６から入力されるリセット信号が入力される。ＮＯＲ７０の出力は、監視手段５０の出力としてトランジスタ２２、２４、２６のゲート電極へそれぞれ供給される。
【００３１】
また、コンパレータ６０には、配線４２の電圧と、接地電圧ＶＳＳとが供給される。つまり、コンパレータ６０は配線４２の電圧と接地電圧ＶＳＳにより、負側端子及び正側端子からの入力に対する比較動作を実施可能な構成となっている。
【００３２】
なお、キャパシタ６２をＭＯＳトランジスタ構成のＭＯＳキャパシタ、抵抗６４をＭＯＳ抵抗、ダイオード６６をＭＯＳトランジスタをダイオード接続したＭＯＳダイオードで構成してもよい。このようにすれば、他の構成の製造工程で同時に形成でき、また、素子レイアウト上でも他のトランジスタのレイアウトとともに考慮することができる。
【００３３】
このように構成された駆動回路１００の動作について、図面を用いて以下に説明する。図２は駆動回路１００の動作を説明するタイミングチャートである。
【００３４】
図２において、ａは端子２から入力される電源電圧ＶＤＤの電圧レベル（コンパレータ６０の負側端子に供給される電圧レベルでもある）、ｂは配線４２にて伝達される表示用電圧Ｖ１の電圧レベル、ｃはコンパレータ６０の正側端子に供給される電圧レベル、ｄはコンパレータ６０の出力の電圧レベル、ｅは端子６から入力されるリセット信号の電圧レベル、ｆは監視手段５０の出力となるＮＯＲ７０の出力の電圧レベルである。なお、図２中のＨはハイレベル（ここでは、電源電圧ＶＤＤの電圧レベルとする）、Ｌはローレベル（ここでは、接地電圧ＶＳＳの電圧レベルとする）を示すものとする。
【００３５】
図２において、初期状態であるタイミングｔ０において、電源電圧ＶＤＤはハイレベルに設定されているものとする。また、配線４２も昇圧回路１０にて昇圧された電圧レベルＶＤＤ＋α（αは電源電圧ＶＤＤより昇圧された分の電圧）に設定されているものとする。コンパレータ６０の負側端子は、電源電圧ＶＤＤからダイオード６６、抵抗６４を通して電流が流れるため、電圧レベルＶＤＤーＶＢＥ（ＶＢＥはダイオード６６に順方向電流を流した場合のＰ側端子とＮ側端子との間の電圧差）に設定されている。
【００３６】
また、コンパレータ６０は配線４２の電圧レベルが昇圧されていることにより動作状態である。ここで、負側端子に供給されている電圧ＶＤＤと正側端子に供給されている電圧ＶＤＤーＶＢＥとはＶＤＤ＞ＶＤＤーＶＢＥである。このため、コンパレータ６０の出力はローレベルとなっている。
【００３７】
また、端子６から入力されるリセット信号もローレベル（ここでは、リセット信号がローレベルの場合は昇圧回路１０の昇圧動作を停止指示していないものとし、リセット信号がハイレベルの場合は昇圧回路１０の昇圧動作を停止指示するものとする）に設定されている。よって、ＮＯＲ７０の２つの入力に供給される電圧はともにローレベルのため、ＮＯＲ７０の出力電圧はローレベルとなる。このため、トランジスタ２２、２４、２６は非活性状態（オフ状態であり、各トランジスタにおけるソースとドレイン間が電気的に非導通状態）である。
【００３８】
なお、図示していないが、配線４４、４６にもそれぞれ表示用電圧Ｖ２、Ｖ３が伝達されているものとする。このため、キャパシタ３２、３４、３６はそれぞれ電荷が充電されているものとする。また、キャパシタ６２にも電荷が充電されているものとする。
【００３９】
タイミングｔ１において、例えば、バッテリが取り外される等の何らかの原因により、電源電圧ＶＤＤが低下した場合、ダイオード６６及び抵抗６４を通して流れる電流も低下する。このため、コンパレータ６０の正側端子の電圧はキャパシタ６２と抵抗６４の時定数により接地電圧ＶＳＳレベルへ低下する。ここで、キャパシタ６２と抵抗６４の時定数に基づくキャパシタ６２の放電により、コンパレータ６０の正側端子の電圧の低下速度は電源電圧ＶＤＤの低下速度より充分に遅いものとしておく。
【００４０】
また、配線４２にて伝達される表示用電圧Ｖ１は、電源電圧ＶＤＤの低下に伴う昇圧回路１０の昇圧動作停止のため、昇圧はされなくなる。しかしながら、キャパシタ３２の放電により、配線４２の電圧の低下速度は遅い。これは、配線４４、４６も同様である。このため、電源電圧ＶＤＤが低下しても、表示手段であるディスプレイ部分に表示用電圧が供給されていることとなる。第１の実施の形態はこれを解決する。
【００４１】
なお、コンパレータ６０は電圧の低下速度が遅い配線４２の電圧により動作可能状態となっている。しかしながら、負側端子に供給される電源電圧ＶＤＤの電圧が低下した初期時点では、正側端子に供給される電圧ＶＤＤーＶＢＥより高いため、コンパレータ６０の出力電圧はローレベルのままである。
【００４２】
また、電源電圧ＶＤＤの低下のため、図示せぬＣＰＵからリセット信号も発生されないため、リセット信号の電圧はローレベルのままである。このため、ＮＯＲ７０の２つの入力に供給される電圧はともにローレベルのため、ＮＯＲ７０の出力電圧はローレベルのままである。このため、トランジスタ２２、２４、２６は非活性状態である。負側端子に供給される電源電圧ＶＤＤ及び正側端子に供給される電圧ＶＤＤーＶＢＥはともに低下するが、この状態は、負側端子に供給される電圧が正側端子に供給される電圧より低くなるまで維持される。
【００４３】
タイミングｔ２において、コンパレータ６０の負側端子に供給される電圧ＶＤＤの電圧レベルが正側端子に供給される電圧ＶＤＤーＶＢＥより低くなるものとする。このため、コンパレータ６０は、正側端子の電圧より負側端子の電圧が低くなったことを検出し、その結果として、コンパレータ６０の出力電圧をハイレベルにする。
【００４４】
コンパレータ６０の出力電圧のレベル変化に伴い、監視手段５０の出力である、ＮＯＲ７０の出力電圧もハイレベルとなる。ＮＯＲ７０の出力電圧のレベル変化に伴い、トランジスタ２２、２４、２６はそれぞれ活性化状態（オン状態であり、各トランジスタにおけるソースとドレイン間が電気的に導通状態）となる。
【００４５】
トランジスタ２２、２４、２６の活性化により、キャパシタ３２、３４、３６の電荷を放電し、配線４２、４４、４６の電圧を接地電圧ＶＳＳに引き下げる。よって、表示手段であるディスプレイ部分へ表示用電圧を供給することを防ぐことができる。これらの動作時において、ダイオード６６の両端子にかかる電圧は逆方向電圧となるため、キャパシタ６２の電荷は放電されることはない。このため、例えば、駆動回路１００を再動作（再び、電源電圧ＶＤＤをハイレベルにすること）する場合、コンパレータ６０をより早期にもとの状態に戻せることが期待できる。
【００４６】
タイミングｔ３において、配線４２の電圧がローレベルになったことに伴い、コンパレータ６０の動作が不能となるので、コンパレータ６０出力電圧は不定（高抵抗状態）となる。図２においては、説明を簡略化するためローレベルとしている。これに伴い、ＮＯＲ７０の出力電圧もローレベルとなる。なお、このコンパレータ６０の出力が不定な状態は、コンパレータ６０に動作電圧を供給する配線４２の電圧がＶＤＤ以上になるまで続くが、図２においてはローレベルとしている。
【００４７】
なお、タイミングｔ２、ｔ３において、リセット信号はローレベルのままである。
【００４８】
この後、例えば、タイミングｔ４において、駆動回路１００を再動作し、電源電圧ＶＤＤ、配線４２、４４、４６のそれぞれの電圧、正側端子の電圧、コンパレータ６０の出力電圧、リセット端子６の電圧、ＮＯＲの出力電圧を、それぞれ初期状態（タイミングｔ０）と同様の状態とする。
【００４９】
タイミングｔ５において、例えば、図示せぬＣＰＵからの指示によりリセット信号の電圧をハイレベルにされた場合、ＮＯＲ７０の出力電圧はハイレベルに変化する。このため、トランジスタ２２、２４、２６は導通状態となため、配線４２、４４、４６の電圧を接地電圧ＶＳＳに低下することが可能である。
【００５０】
以上、詳細に説明したように、第１の実施の形態によれば、表示装置の動作中に、電源電圧ＶＤＤが何らかの原因で立ち下がった場合に、表示用電圧を接地電圧ＶＳＳレベルにすることができる。よって、表示手段であるディスプレイ部分に表示が残らない表示装置を提供できる。
【００５１】
また、第１の実施の形態における駆動回路１００のコンパレータ６０は、電源電圧ＶＤＤ以外の電圧により動作するため、確実に表示用電圧を接地電圧ＶＳＳにすることができる。上記実施の形態においては、コンパレータ６０は配線４２の電圧により動作可能としているが、他の電源電圧ＶＤＤの電圧低下に影響されない電圧供給手段を設けて、その電圧供給手段からの電圧によりコンパレータ６０を動作させるようにしてもよい。ただし、上記実施の形態にすれば、特別な電圧供給手段を準備する必要がないため、より好ましい。また、コンパレータ６０は配線４２から動作のための電圧を供給されているが、他の配線４４あるいは配線４６から供給されるものであってもよい。
【００５２】
さらに、第１の実施の形態における起動回路１００においては、監視手段５０を素子数が少なく簡単な構成としており、表示装置自身の小型化、低コスト化を阻害することがない。
【００５３】
次に、本発明の第２の実施の形態における表示装置についてを図面を用いて以下に詳細に説明する。図３は本発明の第２の実施の形態における表示装置の特に駆動回路２００の回路図である。なお、図３において、第１の実施の形態における駆動回路１００と同様な構成においては、同様な符号を付けている。
【００５４】
図３において、特徴的なのは、一時供給手段としてのスタートアップ回路１５０を有することである。スタートアップ回路１５０は端子１０２から伝達されるセット信号に応答して、電源電圧ＶＤＤが供給される端子２とコンパレータ６０の動作のための電圧を供給する配線４２とを一時的（例えば、一定時間）に短絡する機能を有するものである。ここで、セット信号とは、昇圧回路１０の昇圧動作の開始を指示する信号であり、図示せぬＣＰＵから供給されるものである。図３においては、セット信号がローレベルの場合は昇圧回路１０の昇圧動作の開始指示していないものとし、セット信号が一時的にハイレベルになった時、そのレベル変化により、昇圧回路１０の昇圧動作を開始指示するものとする。このため、セット信号は昇圧回路１０にも伝達されている。なお、セット信号が一時的でなくハイレベルの時は、そのレベルにより、昇圧回路１０の昇圧動作を開始指示するものとしてもよい。
【００５５】
なお、第１の実施の形態においてはセット信号を示していないが、駆動回路１００においても、セット信号により昇圧動作を開始するようにしてもよいことはいうまでもない。駆動回路１００においては、スタートアップ回路１５０を準備していないもののため、例えば、リセット信号がローレベルの時に昇圧動作を開始する構成としてもよい。
【００５６】
図３における他の構成については、第１の実施の形態の駆動回路１００と同様である。
【００５７】
第２の実施の形態の駆動回路２００の動作についてを以下に図面を用いて詳細に説明する。図４は第２の実施の形態における駆動回路２００の動作を説明するタイミングチャートである。
【００５８】
図４において、初期状態であるタイミングｔ０において、既にセット信号の電圧が一時的にハイレベルとなっているものとしている。このため、タイミングｔ０における電源電圧ＶＤＤ、配線４２、４４、４６のそれぞれの電圧、正側端子の電圧、コンパレータ６０の出力電圧、リセット端子６の電圧、ＮＯＲの出力電圧は図２の場合と同様である。また、セット信号の電圧をローレベルとしているので、駆動回路２００の各構成は駆動回路１００と同様な動作状態となるため、タイミングｔ３まで図２の場合と同様である。
【００５９】
タイミングｔ３以降において、配線４２の電圧が接地電圧となるため、コンパレータ６０に対する動作のための電圧が接地電圧ＶＳＳとなる。このため、コンパレータ６０は不能となり、コンパレータ６０の出力電圧は不定となる。これに伴い、ＮＯＲ７０の出力電圧も不定となる。よって、この場合、トランジスタ２２、２４、２６は活性化状態となって、昇圧回路１０の動作時に、配線４２、４４、４６の電圧の上昇を妨げてしまうことが考慮される。第２の実施の形態ではこれを解決するものである。
【００６０】
タイミングｔ４において、駆動回路２００を再動作し、端子２の電圧を電源電圧ＶＤＤレベルにする。これに伴い、コンパレータ６０の正側端子の電圧もＶＤＤーＶＢＥレベルになる。なお、昇圧回路１０は動作していないため、コンパレータ６０には配線４２から動作可能となる電圧は供給されていない。
【００６１】
タイミングｔ４’において、電源電圧がＶＤＤレベルで安定化し、図示せぬＣＰＵからの指示により、セット信号の電圧がローレベルからハイレベルへ変化する。このため、昇圧回路１０は昇圧動作を開始するとともに、スタートアップ回路１５０は端子２と端子１２を一時的に短絡する。このスタートアップ回路１５０の動作により、電源電圧ＶＤＤに基づく電荷を高速にキャパシタ３２に充電することができる。この時、トランジスタ２２が活性化状態であったとしても、トランジスタ２２のオン抵抗によりキャパシタ３２への充電ができる。キャパシタ３２への充電をより確実にするため、トランジスタ２２のオン抵抗をトランジスタ２４、２６のオン抵抗より高くしておいてもよい。トランジスタ２２、２４、２６のオン抵抗を全て高くしてもよいが、本発明の目的をより確実に実施することを考慮すれば、トランジスタ２２のみ高くすることが好ましい。
【００６２】
この結果、配線４２の電圧がＶＤＤレベルとなると、コンパレータ６０は動作可能となる。この時、コンパレータ６０の負側端子にはＶＤＤレベルの電源電圧が供給され、正側端子にはＶＤＤーＶＢＥレベルの電圧が供給されているので、コンパレータ６０の出力電圧をローレベルに確定することができる。よって、この後、リセット信号がハイレベルになった時（タイミングｔ５時）または電源電圧ＶＤＤが低下した時以外はトランジスタ２２、２４、２６は非活性状態となる。
【００６３】
以上、詳細に説明したように、第２の実施の形態によれば、上記第１の実施の形態での目的を達成することができる上、コンパレータ６０の出力電圧が不定となることによる、コンパレータ６０の動作のための電圧の供給が妨げられることを防ぎ、本願発明の目的をより確実に実現することができる。
【００６４】
また、第２の実施の形態においては、スタートアップ回路１５０が追加されるのみであり、例えば、スタートアップ回路１５０の簡単な構成として、セット信号により端子２と端子１２の間を短絡するスイッチとすれば、駆動回路２００の構成を大幅に増加することもない。また、スイッチとしてトランジスタを用いたとすれば、駆動回路の他の構成の製造工程で同時に準備することができる。
【００６５】
次に、第３の実施の形態における表示装置について、図面を用いて以下に説明する。図５は本発明の第３の実施の形態における表示装置の特に駆動回路３００の回路図である。なお、図５において、第２の実施の形態における駆動回路２００と同様な構成においては、同様な符号を付けている。
【００６６】
図５において特徴的な構成は、端子１２とトランジスタ２２とを接続する配線にインピーダンス素子である抵抗２０２を設けていることである。図５における他の構成は図３の駆動回路２００と同様である。
【００６７】
図５における駆動回路３００の動作について、以下に説明する。なお、駆動回路３００の動作は、抵抗２０２に関わる部分を除き、駆動回路２００の動作とほぼ同様のため、動作説明には図４のタイミングチャートを用いるものとする。
【００６８】
図４におけるタイミングｔ０〜ｔ２までは、駆動回路３００は駆動回路２００と同様である。
【００６９】
タイミングｔ２において、コンパレータ６０の出力電圧がローレベルからハイレベルとなり、これに伴い、ＮＯＲ７０の出力電圧もローレベルからハイレベルとなる。このため、トランジスタ２２、２４、２６は活性化状態となる。よって、キャパシタ３２、３４、３６の電荷が、各キャパシタと各トランジスタのオン抵抗による時定数に基づき放電される。この時、抵抗２０２を設けているため、配線４２における電圧の時定数はＣ１×（Ｒｔ１＋ＲＸ）となる。ここで、Ｃ１はキャパシタ３２の容量値、Ｒｔ１はトランジスタ２２のオン抵抗値、ＲＸは抵抗２０２の抵抗値である。
【００７０】
このように、配線４２に対する時定数は配線４４、４６に対する時定数より長い。よって、配線４２の放電にかかる時間は、配線４４、４６の放電にかかる時間より長くなる。つまり、配線４２はより長い時間コンパレータ６０の動作のための電圧を供給することができる。よって、配線４４、４６を完全に放電させる前にコンパレータ６０の動作が停止することが抑制される。よって、本発明の目的をより確実に実現することができる。また、第２の実施の形態における効果（キャパシタ３２への充電）もより確実に行うことができる。
【００７１】
また、第３の実施の形態と同様な効果は、抵抗２０２を設ける代わりに、キャパシタ３２の容量を他のキャパシタ３４、３６の容量より大きくしておくことでも達成することができる。
【００７２】
また、抵抗２０２をＭＯＳ抵抗とすれば、駆動回路３００の他の構成の製造工程にて同時に準備することができるので、より好ましい。
【００７３】
以上、本発明の表示装置、特に駆動回路について、詳細に説明したが、本発明の表示装置は上述の構成に限られるものではなく、様々な変形が可能である。
【００７４】
例えば、Ｎチャネル型ＭＯＳトランジスタとＰチャネル型ＭＯＳトランジスタとを逆にしてしてもよい。この場合、ＮＯＲ等の構成も、上記実施の形態の動作を満足するように変更が必要となることも考慮される。
【００７５】
また、ＬＣＤとして上記実施の形態を説明したが、本発明と同様な駆動回路を用いることが可能な他の表示装置であれば、本発明を適用することは可能である。
【００７６】
【発明の効果】
本発明の表示装置を適用することにより、電源電圧の急激な低下に対しても表示手段であるディスプレイ部分に表示が残らない表示装置を実現することができる。
【００７７】
また、本発明の表示装置を適用することにより、上記目的を、電源電圧が急激に低下しても確実に達成する表示装置を実現することができる。
【００７８】
また、本発明の表示装置を適用することにより、上記目的を、表示装置自身の小型化、低コスト化を阻害することなく実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における表示装置の特に、表示手段を駆動する駆動回路１００の回路図である。
【図２】図１の駆動回路１００の動作を説明するタイミングチャートである。
【図３】本発明の第２の実施の形態における表示装置の特に、表示手段を駆動する駆動回路２００の回路図である。
【図４】図３の駆動回路２００の動作を説明するタイミングチャートである。
【図５】本発明の第３の実施の形態における表示装置の特に、表示手段を駆動する駆動回路３００の回路図である。
【符号の説明】
１００、２００、３００ 駆動回路
１０ 昇圧回路
２２、２４、２６ トランジスタ
３２、３４、３６、６２ キャパシタ
４２、４４、４６ 配線
５０ 監視手段
６０ コンパレータ
６４、２０２ 抵抗
６６ ダイオード
７０ ＮＯＲ
１５０ スタートアップ回路
【発明の属する技術分野】
本発明は、液晶表示装置等の表示装置に関し、特に、表示用電圧を発生する駆動回路の表示用電圧の制御に関するものである。
【０００２】
【従来の技術】
近年、電話やパーソナルコンピュータ等、表示装置を有する電子機器が増加している。特に、ノートブック型のパーソナルコンピュータ、携帯電話、小型テレビ等の携帯機器における機能の増加及びその携帯機器の普及に伴い、これらの携帯機器に液晶表示装置（以下、ＬＣＤと称する）を有するものが増えている。
【０００３】
ＬＣＤは、表示手段であるディスプレイ部分を駆動するためにＬＣＤ駆動回路を有する。このＬＣＤ駆動回路は、表示手段にて必要とされる複数の表示用電圧を発生するものである。これら複数の表示用電圧は昇圧回路を動作させることにより発生させている。昇圧回路は、電源電圧源から供給される電源電圧、例えば、ＶＤＤに基づいて複数の表示用電圧を生成するものである。
【０００４】
昇圧回路としては、チャージポンプ方式のものが知られている。この場合、昇圧回路から発生する複数の表示用電圧を伝達する信号線と基準電圧源、例えば、接地電圧源との間に、表示手段の電源として使用される電荷を蓄積したキャパシタが必要となる。
【０００５】
【発明が解決しようとする課題】
このようなＬＣＤ駆動回路において、何らかの原因により電源電圧源の電源電圧ＶＤＤが急激に低下した場合、上述のキャパシタに充電された電荷が放電されないことがある。このため、表示用電圧を伝達する信号線に長時間電荷が残ることとなる。これにより、表示手段であるディスプレイ部分に表示が残るため、表示情報が第三者に不用意に見られてしまうこと、表示手段の寿命の低下、再起動時の誤動作等の課題があった。
【０００６】
特に、携帯機器においては、電池を電源とするものや充電式バッテリを電源とするため、機器の動作中に、電源遮断をスイッチにて行わずに、電池の取り外しをしたり、充電した電荷が無くなったりすることがある。よって、携帯機器において、上述の課題の解決は特に要求される。
【０００７】
また、上記課題の解決手段としては、電源電圧が急激に低下しても、確実に動作することが要求される。
【０００８】
さらに、上記課題の解決手段としては、できるだけ簡易な構成で実現し、表示装置自身の小型化、低コスト化を阻害しないことが望ましい。
【０００９】
本発明は上記の課題を解決するため、電源電圧の急激な低下に対しても表示手段であるディスプレイ部分に表示が残らない表示装置の実現を目的とする。
【００１０】
また、本発明は、上記目的を、電源電圧が急激に低下しても確実に達成する表示装置を実現することを目的とする。
【００１１】
また、本発明は、上記目的を、表示装置自身の小型化、低コスト化を阻害することなく実現することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、本発明の表示装置は、所定電圧に基づいて複数の表示用電圧を生成し、複数の表示用電圧により表示手段における所望の表示を行う表示装置において、所定電圧を受けて複数の表示用電圧を生成し、第１の制御信号により複数の表示用電圧の生成が禁止される表示用電圧生成手段と、複数の表示用電圧のいずれかをそれぞれ伝達する複数の配線と、複数の配線それぞれに接続された複数の電荷蓄積手段と、第２の制御信号により、複数の配線の電圧を一定値に設定する設定手段と、所定電圧を受けて所定電圧の低下を監視して、所定電圧の低下を検出した時に第３の制御信号を発生し、１の制御信号または第３の制御信号を第２の制御信号として出力する監視手段とを有するものである。
【００１３】
また、本発明の表示装置は、監視手段は複数の配線にそれぞれ接続された複数の電荷蓄積手段の１つに蓄積された電荷により駆動可能としたものであってもよい。
【００１４】
また、本発明の表示装置は、表示用電圧生成手段による表示用電圧生成を指示する第４の制御信号により生成処理が制御され、監視手段を駆動可能にするために用いられる複数の電荷蓄積手段の１つと接続される複数の配線の１つに対して、第４の制御信号に応答して、所定電圧を一時的に供給する一時供給手段を設けたものであってもよい。
【００１５】
また、本発明の表示装置は、監視手段を駆動可能にするために用いられる複数の電荷蓄積手段の１つと接続される複数の配線の１つと設定手段との間に抵抗手段を設けたものであってもよい。
【００１６】
また、本発明の表示装置は、監視手段を駆動可能にするために用いられる複数の電荷蓄積手段の１つの蓄積容量を他の電荷蓄積手段の蓄積容量より大きくしたものでってもよい。
【００１７】
また、本発明の表示装置は、設定手段は、一方の電極が複数の配線の対応する１つに接続され、他方の電極には一定値の電圧が供給され、制御電極には第２の制御信号が与えられる複数のトランジスタからなり、監視手段を駆動可能にするために用いられる複数の電荷蓄積手段の１つに接続される複数のトランジスタの１つのオン抵抗は、設定手段を構成する他のトランジスタのオン抵抗より大きいものであってもよい。
【００１８】
また、本発明の表示装置は、所定電圧は取り外し可能な電圧供給手段から供給されるものであってもよい。
【００１９】
また、本発明の表示装置は、表示装置及び電圧供給手段は携帯機器に取付けられるものであってもよい。
【００２０】
【発明の実施の形態】
本発明の表示装置についてを図面を用いて以下に詳細に説明する。図１は本発明の第１の実施の形態における表示装置の特に駆動回路１００の回路図である。実施例においては、表示装置としてＬＣＤを用いるものとする。
【００２１】
なお、駆動回路１００における第１の電源電圧として、例えば、電源電圧ＶＤＤは、電源電圧源として、例えば、電子装置の外部から供給されるものであったり、電子装置内に内蔵されたバッテリから供給されるものであったり、その供給源は様々のものがある。特に、バッテリとしては充電式のもの、電子装置から取り外し可能なものであってもよい。
【００２２】
図１において、駆動回路１００は、表示用電圧生成手段である昇圧回路１０、設定手段であるＮチャネル型ＭＯＳトランジスタ２２、２４、２６、電荷蓄積手段であるキャパシタ３２、３４、３６、監視手段５０から構成されている。
【００２３】
昇圧回路１０には、端子２から電源電圧ＶＤＤが供給され、端子４から電源電圧ＶＤＤより低い基準電圧ＶＲＥＦが供給される。昇圧回路１０は電源電圧ＶＤＤまたは基準電圧ＶＲＥＦを昇圧することにより複数の表示用電圧Ｖ１、Ｖ２、Ｖ３を発生する。なお、実施例では、表示用電圧をＶ１〜Ｖ３の３つとしているが、これは、本発明を簡略的に説明するために単に３つの表示用電圧としているにすぎず、４つ以上の表示用電圧を準備するものとしてもよい。なお、昇圧回路１０の具体的な回路図は示さないが、チャージポンプ方式で複数の表示用電圧を生成する構成とする。
【００２４】
昇圧回路１０にて発生された表示用電圧Ｖ１、Ｖ２、Ｖ３はそれぞれ表示用電圧を伝達する配線４２、４４、４６にて伝達される。このため、配線４２に接続された端子１２は表示用電圧Ｖ１に設定可能となり、配線４４に接続された端子１４は表示用電圧Ｖ２に設定可能となり、配線４６に接続された端子１６は表示用電圧Ｖ３に設定可能となる。
【００２５】
また、昇圧回路１０は、端子６から入力される第１の制御信号としての昇圧停止信号であるリセット信号により、昇圧動作が停止可能となる。このリセット信号は、図示せぬ中央処理装置（以下、ＣＰＵとも称する）から昇圧の停止時に発生されるものである。
【００２６】
トランジスタ２２の第１電極は配線４２に接続され、第２電極は接地電圧ＶＳＳが供給される。トランジスタ２４の第１電極は配線４４に接続され、第２電極は接地電圧ＶＳＳが供給される。トランジスタ２６の第１電極は配線４６に接続され、第２電極は接地電圧ＶＳＳが供給される。トランジスタ２２、２４、２６のゲート電極には監視手段５０の出力である第２の制御信号としてのリセット信号を受信するように構成されている。このため、トランジスタ２２、２４、２６は監視手段５０の出力であるリセット信号により、配線４２、４４、４６と接地電圧ＶＳＳとを電気的に導通状態とするものである。
【００２７】
キャパシタ３２、３４、３６はそれぞれ配線４２、４４、４６と第２の電源として、例えば接地電圧ＶＳＳとの間に接続されている。これらのキャパシタはそれぞれ対応する配線と接地電圧ＶＳＳとの間で必要となる電荷を充電するものである。この充電された電荷に基づき端子１２、１４、１６に接続された図示せぬ表示手段を駆動する。なお、これらキャパシタはＭＯＳトランジスタ構成のＭＯＳキャパシタとしてもよい。このようにすれば、他の構成の製造工程同時に形成でき、また、素子レイアウト上でも他のトランジスタのレイアウトとともに考慮することができる。
【００２８】
監視手段５０は、比較手段であるコンパレータ６０、キャパシタ６２、インピーダンス素子である抵抗６４、整流素子であるダイオード６６、リセット信号を発生する論理回路であるＮＯＲ７０により構成されている。
【００２９】
コンパレータ６０の一方の入力端子である負側端子は端子２と接続されることにより、電源電圧ＶＤＤが供給されている。コンパレータ６０の他方の入力端子である正側端子はキャパシタ６２の一方の端子に接続されている。キャパシタ６２の他方の端子には接地電圧ＶＳＳが供給されている。抵抗６４はキャパシタ６２と並列接続されている。つまり、抵抗６４は、一端がコンパレータ６０の正側端子に接続され、他端に接地電圧ＶＳＳが供給されている。ダイオード６６はＰ側端子であるアノードがコンパレータ６０の負側端子に接続され、Ｎ側端子であるカソードがコンパレータ６０の正側端子に接続されている。
【００３０】
コンパレータ６０の出力端子から出力される、第３の制御信号である検出信号はＮＯＲ７０の一方の入力端子に入力される。ＮＯＲ７０の他方の入力端子には端子６から入力されるリセット信号が入力される。ＮＯＲ７０の出力は、監視手段５０の出力としてトランジスタ２２、２４、２６のゲート電極へそれぞれ供給される。
【００３１】
また、コンパレータ６０には、配線４２の電圧と、接地電圧ＶＳＳとが供給される。つまり、コンパレータ６０は配線４２の電圧と接地電圧ＶＳＳにより、負側端子及び正側端子からの入力に対する比較動作を実施可能な構成となっている。
【００３２】
なお、キャパシタ６２をＭＯＳトランジスタ構成のＭＯＳキャパシタ、抵抗６４をＭＯＳ抵抗、ダイオード６６をＭＯＳトランジスタをダイオード接続したＭＯＳダイオードで構成してもよい。このようにすれば、他の構成の製造工程で同時に形成でき、また、素子レイアウト上でも他のトランジスタのレイアウトとともに考慮することができる。
【００３３】
このように構成された駆動回路１００の動作について、図面を用いて以下に説明する。図２は駆動回路１００の動作を説明するタイミングチャートである。
【００３４】
図２において、ａは端子２から入力される電源電圧ＶＤＤの電圧レベル（コンパレータ６０の負側端子に供給される電圧レベルでもある）、ｂは配線４２にて伝達される表示用電圧Ｖ１の電圧レベル、ｃはコンパレータ６０の正側端子に供給される電圧レベル、ｄはコンパレータ６０の出力の電圧レベル、ｅは端子６から入力されるリセット信号の電圧レベル、ｆは監視手段５０の出力となるＮＯＲ７０の出力の電圧レベルである。なお、図２中のＨはハイレベル（ここでは、電源電圧ＶＤＤの電圧レベルとする）、Ｌはローレベル（ここでは、接地電圧ＶＳＳの電圧レベルとする）を示すものとする。
【００３５】
図２において、初期状態であるタイミングｔ０において、電源電圧ＶＤＤはハイレベルに設定されているものとする。また、配線４２も昇圧回路１０にて昇圧された電圧レベルＶＤＤ＋α（αは電源電圧ＶＤＤより昇圧された分の電圧）に設定されているものとする。コンパレータ６０の負側端子は、電源電圧ＶＤＤからダイオード６６、抵抗６４を通して電流が流れるため、電圧レベルＶＤＤーＶＢＥ（ＶＢＥはダイオード６６に順方向電流を流した場合のＰ側端子とＮ側端子との間の電圧差）に設定されている。
【００３６】
また、コンパレータ６０は配線４２の電圧レベルが昇圧されていることにより動作状態である。ここで、負側端子に供給されている電圧ＶＤＤと正側端子に供給されている電圧ＶＤＤーＶＢＥとはＶＤＤ＞ＶＤＤーＶＢＥである。このため、コンパレータ６０の出力はローレベルとなっている。
【００３７】
また、端子６から入力されるリセット信号もローレベル（ここでは、リセット信号がローレベルの場合は昇圧回路１０の昇圧動作を停止指示していないものとし、リセット信号がハイレベルの場合は昇圧回路１０の昇圧動作を停止指示するものとする）に設定されている。よって、ＮＯＲ７０の２つの入力に供給される電圧はともにローレベルのため、ＮＯＲ７０の出力電圧はローレベルとなる。このため、トランジスタ２２、２４、２６は非活性状態（オフ状態であり、各トランジスタにおけるソースとドレイン間が電気的に非導通状態）である。
【００３８】
なお、図示していないが、配線４４、４６にもそれぞれ表示用電圧Ｖ２、Ｖ３が伝達されているものとする。このため、キャパシタ３２、３４、３６はそれぞれ電荷が充電されているものとする。また、キャパシタ６２にも電荷が充電されているものとする。
【００３９】
タイミングｔ１において、例えば、バッテリが取り外される等の何らかの原因により、電源電圧ＶＤＤが低下した場合、ダイオード６６及び抵抗６４を通して流れる電流も低下する。このため、コンパレータ６０の正側端子の電圧はキャパシタ６２と抵抗６４の時定数により接地電圧ＶＳＳレベルへ低下する。ここで、キャパシタ６２と抵抗６４の時定数に基づくキャパシタ６２の放電により、コンパレータ６０の正側端子の電圧の低下速度は電源電圧ＶＤＤの低下速度より充分に遅いものとしておく。
【００４０】
また、配線４２にて伝達される表示用電圧Ｖ１は、電源電圧ＶＤＤの低下に伴う昇圧回路１０の昇圧動作停止のため、昇圧はされなくなる。しかしながら、キャパシタ３２の放電により、配線４２の電圧の低下速度は遅い。これは、配線４４、４６も同様である。このため、電源電圧ＶＤＤが低下しても、表示手段であるディスプレイ部分に表示用電圧が供給されていることとなる。第１の実施の形態はこれを解決する。
【００４１】
なお、コンパレータ６０は電圧の低下速度が遅い配線４２の電圧により動作可能状態となっている。しかしながら、負側端子に供給される電源電圧ＶＤＤの電圧が低下した初期時点では、正側端子に供給される電圧ＶＤＤーＶＢＥより高いため、コンパレータ６０の出力電圧はローレベルのままである。
【００４２】
また、電源電圧ＶＤＤの低下のため、図示せぬＣＰＵからリセット信号も発生されないため、リセット信号の電圧はローレベルのままである。このため、ＮＯＲ７０の２つの入力に供給される電圧はともにローレベルのため、ＮＯＲ７０の出力電圧はローレベルのままである。このため、トランジスタ２２、２４、２６は非活性状態である。負側端子に供給される電源電圧ＶＤＤ及び正側端子に供給される電圧ＶＤＤーＶＢＥはともに低下するが、この状態は、負側端子に供給される電圧が正側端子に供給される電圧より低くなるまで維持される。
【００４３】
タイミングｔ２において、コンパレータ６０の負側端子に供給される電圧ＶＤＤの電圧レベルが正側端子に供給される電圧ＶＤＤーＶＢＥより低くなるものとする。このため、コンパレータ６０は、正側端子の電圧より負側端子の電圧が低くなったことを検出し、その結果として、コンパレータ６０の出力電圧をハイレベルにする。
【００４４】
コンパレータ６０の出力電圧のレベル変化に伴い、監視手段５０の出力である、ＮＯＲ７０の出力電圧もハイレベルとなる。ＮＯＲ７０の出力電圧のレベル変化に伴い、トランジスタ２２、２４、２６はそれぞれ活性化状態（オン状態であり、各トランジスタにおけるソースとドレイン間が電気的に導通状態）となる。
【００４５】
トランジスタ２２、２４、２６の活性化により、キャパシタ３２、３４、３６の電荷を放電し、配線４２、４４、４６の電圧を接地電圧ＶＳＳに引き下げる。よって、表示手段であるディスプレイ部分へ表示用電圧を供給することを防ぐことができる。これらの動作時において、ダイオード６６の両端子にかかる電圧は逆方向電圧となるため、キャパシタ６２の電荷は放電されることはない。このため、例えば、駆動回路１００を再動作（再び、電源電圧ＶＤＤをハイレベルにすること）する場合、コンパレータ６０をより早期にもとの状態に戻せることが期待できる。
【００４６】
タイミングｔ３において、配線４２の電圧がローレベルになったことに伴い、コンパレータ６０の動作が不能となるので、コンパレータ６０出力電圧は不定（高抵抗状態）となる。図２においては、説明を簡略化するためローレベルとしている。これに伴い、ＮＯＲ７０の出力電圧もローレベルとなる。なお、このコンパレータ６０の出力が不定な状態は、コンパレータ６０に動作電圧を供給する配線４２の電圧がＶＤＤ以上になるまで続くが、図２においてはローレベルとしている。
【００４７】
なお、タイミングｔ２、ｔ３において、リセット信号はローレベルのままである。
【００４８】
この後、例えば、タイミングｔ４において、駆動回路１００を再動作し、電源電圧ＶＤＤ、配線４２、４４、４６のそれぞれの電圧、正側端子の電圧、コンパレータ６０の出力電圧、リセット端子６の電圧、ＮＯＲの出力電圧を、それぞれ初期状態（タイミングｔ０）と同様の状態とする。
【００４９】
タイミングｔ５において、例えば、図示せぬＣＰＵからの指示によりリセット信号の電圧をハイレベルにされた場合、ＮＯＲ７０の出力電圧はハイレベルに変化する。このため、トランジスタ２２、２４、２６は導通状態となため、配線４２、４４、４６の電圧を接地電圧ＶＳＳに低下することが可能である。
【００５０】
以上、詳細に説明したように、第１の実施の形態によれば、表示装置の動作中に、電源電圧ＶＤＤが何らかの原因で立ち下がった場合に、表示用電圧を接地電圧ＶＳＳレベルにすることができる。よって、表示手段であるディスプレイ部分に表示が残らない表示装置を提供できる。
【００５１】
また、第１の実施の形態における駆動回路１００のコンパレータ６０は、電源電圧ＶＤＤ以外の電圧により動作するため、確実に表示用電圧を接地電圧ＶＳＳにすることができる。上記実施の形態においては、コンパレータ６０は配線４２の電圧により動作可能としているが、他の電源電圧ＶＤＤの電圧低下に影響されない電圧供給手段を設けて、その電圧供給手段からの電圧によりコンパレータ６０を動作させるようにしてもよい。ただし、上記実施の形態にすれば、特別な電圧供給手段を準備する必要がないため、より好ましい。また、コンパレータ６０は配線４２から動作のための電圧を供給されているが、他の配線４４あるいは配線４６から供給されるものであってもよい。
【００５２】
さらに、第１の実施の形態における起動回路１００においては、監視手段５０を素子数が少なく簡単な構成としており、表示装置自身の小型化、低コスト化を阻害することがない。
【００５３】
次に、本発明の第２の実施の形態における表示装置についてを図面を用いて以下に詳細に説明する。図３は本発明の第２の実施の形態における表示装置の特に駆動回路２００の回路図である。なお、図３において、第１の実施の形態における駆動回路１００と同様な構成においては、同様な符号を付けている。
【００５４】
図３において、特徴的なのは、一時供給手段としてのスタートアップ回路１５０を有することである。スタートアップ回路１５０は端子１０２から伝達されるセット信号に応答して、電源電圧ＶＤＤが供給される端子２とコンパレータ６０の動作のための電圧を供給する配線４２とを一時的（例えば、一定時間）に短絡する機能を有するものである。ここで、セット信号とは、昇圧回路１０の昇圧動作の開始を指示する信号であり、図示せぬＣＰＵから供給されるものである。図３においては、セット信号がローレベルの場合は昇圧回路１０の昇圧動作の開始指示していないものとし、セット信号が一時的にハイレベルになった時、そのレベル変化により、昇圧回路１０の昇圧動作を開始指示するものとする。このため、セット信号は昇圧回路１０にも伝達されている。なお、セット信号が一時的でなくハイレベルの時は、そのレベルにより、昇圧回路１０の昇圧動作を開始指示するものとしてもよい。
【００５５】
なお、第１の実施の形態においてはセット信号を示していないが、駆動回路１００においても、セット信号により昇圧動作を開始するようにしてもよいことはいうまでもない。駆動回路１００においては、スタートアップ回路１５０を準備していないもののため、例えば、リセット信号がローレベルの時に昇圧動作を開始する構成としてもよい。
【００５６】
図３における他の構成については、第１の実施の形態の駆動回路１００と同様である。
【００５７】
第２の実施の形態の駆動回路２００の動作についてを以下に図面を用いて詳細に説明する。図４は第２の実施の形態における駆動回路２００の動作を説明するタイミングチャートである。
【００５８】
図４において、初期状態であるタイミングｔ０において、既にセット信号の電圧が一時的にハイレベルとなっているものとしている。このため、タイミングｔ０における電源電圧ＶＤＤ、配線４２、４４、４６のそれぞれの電圧、正側端子の電圧、コンパレータ６０の出力電圧、リセット端子６の電圧、ＮＯＲの出力電圧は図２の場合と同様である。また、セット信号の電圧をローレベルとしているので、駆動回路２００の各構成は駆動回路１００と同様な動作状態となるため、タイミングｔ３まで図２の場合と同様である。
【００５９】
タイミングｔ３以降において、配線４２の電圧が接地電圧となるため、コンパレータ６０に対する動作のための電圧が接地電圧ＶＳＳとなる。このため、コンパレータ６０は不能となり、コンパレータ６０の出力電圧は不定となる。これに伴い、ＮＯＲ７０の出力電圧も不定となる。よって、この場合、トランジスタ２２、２４、２６は活性化状態となって、昇圧回路１０の動作時に、配線４２、４４、４６の電圧の上昇を妨げてしまうことが考慮される。第２の実施の形態ではこれを解決するものである。
【００６０】
タイミングｔ４において、駆動回路２００を再動作し、端子２の電圧を電源電圧ＶＤＤレベルにする。これに伴い、コンパレータ６０の正側端子の電圧もＶＤＤーＶＢＥレベルになる。なお、昇圧回路１０は動作していないため、コンパレータ６０には配線４２から動作可能となる電圧は供給されていない。
【００６１】
タイミングｔ４’において、電源電圧がＶＤＤレベルで安定化し、図示せぬＣＰＵからの指示により、セット信号の電圧がローレベルからハイレベルへ変化する。このため、昇圧回路１０は昇圧動作を開始するとともに、スタートアップ回路１５０は端子２と端子１２を一時的に短絡する。このスタートアップ回路１５０の動作により、電源電圧ＶＤＤに基づく電荷を高速にキャパシタ３２に充電することができる。この時、トランジスタ２２が活性化状態であったとしても、トランジスタ２２のオン抵抗によりキャパシタ３２への充電ができる。キャパシタ３２への充電をより確実にするため、トランジスタ２２のオン抵抗をトランジスタ２４、２６のオン抵抗より高くしておいてもよい。トランジスタ２２、２４、２６のオン抵抗を全て高くしてもよいが、本発明の目的をより確実に実施することを考慮すれば、トランジスタ２２のみ高くすることが好ましい。
【００６２】
この結果、配線４２の電圧がＶＤＤレベルとなると、コンパレータ６０は動作可能となる。この時、コンパレータ６０の負側端子にはＶＤＤレベルの電源電圧が供給され、正側端子にはＶＤＤーＶＢＥレベルの電圧が供給されているので、コンパレータ６０の出力電圧をローレベルに確定することができる。よって、この後、リセット信号がハイレベルになった時（タイミングｔ５時）または電源電圧ＶＤＤが低下した時以外はトランジスタ２２、２４、２６は非活性状態となる。
【００６３】
以上、詳細に説明したように、第２の実施の形態によれば、上記第１の実施の形態での目的を達成することができる上、コンパレータ６０の出力電圧が不定となることによる、コンパレータ６０の動作のための電圧の供給が妨げられることを防ぎ、本願発明の目的をより確実に実現することができる。
【００６４】
また、第２の実施の形態においては、スタートアップ回路１５０が追加されるのみであり、例えば、スタートアップ回路１５０の簡単な構成として、セット信号により端子２と端子１２の間を短絡するスイッチとすれば、駆動回路２００の構成を大幅に増加することもない。また、スイッチとしてトランジスタを用いたとすれば、駆動回路の他の構成の製造工程で同時に準備することができる。
【００６５】
次に、第３の実施の形態における表示装置について、図面を用いて以下に説明する。図５は本発明の第３の実施の形態における表示装置の特に駆動回路３００の回路図である。なお、図５において、第２の実施の形態における駆動回路２００と同様な構成においては、同様な符号を付けている。
【００６６】
図５において特徴的な構成は、端子１２とトランジスタ２２とを接続する配線にインピーダンス素子である抵抗２０２を設けていることである。図５における他の構成は図３の駆動回路２００と同様である。
【００６７】
図５における駆動回路３００の動作について、以下に説明する。なお、駆動回路３００の動作は、抵抗２０２に関わる部分を除き、駆動回路２００の動作とほぼ同様のため、動作説明には図４のタイミングチャートを用いるものとする。
【００６８】
図４におけるタイミングｔ０〜ｔ２までは、駆動回路３００は駆動回路２００と同様である。
【００６９】
タイミングｔ２において、コンパレータ６０の出力電圧がローレベルからハイレベルとなり、これに伴い、ＮＯＲ７０の出力電圧もローレベルからハイレベルとなる。このため、トランジスタ２２、２４、２６は活性化状態となる。よって、キャパシタ３２、３４、３６の電荷が、各キャパシタと各トランジスタのオン抵抗による時定数に基づき放電される。この時、抵抗２０２を設けているため、配線４２における電圧の時定数はＣ１×（Ｒｔ１＋ＲＸ）となる。ここで、Ｃ１はキャパシタ３２の容量値、Ｒｔ１はトランジスタ２２のオン抵抗値、ＲＸは抵抗２０２の抵抗値である。
【００７０】
このように、配線４２に対する時定数は配線４４、４６に対する時定数より長い。よって、配線４２の放電にかかる時間は、配線４４、４６の放電にかかる時間より長くなる。つまり、配線４２はより長い時間コンパレータ６０の動作のための電圧を供給することができる。よって、配線４４、４６を完全に放電させる前にコンパレータ６０の動作が停止することが抑制される。よって、本発明の目的をより確実に実現することができる。また、第２の実施の形態における効果（キャパシタ３２への充電）もより確実に行うことができる。
【００７１】
また、第３の実施の形態と同様な効果は、抵抗２０２を設ける代わりに、キャパシタ３２の容量を他のキャパシタ３４、３６の容量より大きくしておくことでも達成することができる。
【００７２】
また、抵抗２０２をＭＯＳ抵抗とすれば、駆動回路３００の他の構成の製造工程にて同時に準備することができるので、より好ましい。
【００７３】
以上、本発明の表示装置、特に駆動回路について、詳細に説明したが、本発明の表示装置は上述の構成に限られるものではなく、様々な変形が可能である。
【００７４】
例えば、Ｎチャネル型ＭＯＳトランジスタとＰチャネル型ＭＯＳトランジスタとを逆にしてしてもよい。この場合、ＮＯＲ等の構成も、上記実施の形態の動作を満足するように変更が必要となることも考慮される。
【００７５】
また、ＬＣＤとして上記実施の形態を説明したが、本発明と同様な駆動回路を用いることが可能な他の表示装置であれば、本発明を適用することは可能である。
【００７６】
【発明の効果】
本発明の表示装置を適用することにより、電源電圧の急激な低下に対しても表示手段であるディスプレイ部分に表示が残らない表示装置を実現することができる。
【００７７】
また、本発明の表示装置を適用することにより、上記目的を、電源電圧が急激に低下しても確実に達成する表示装置を実現することができる。
【００７８】
また、本発明の表示装置を適用することにより、上記目的を、表示装置自身の小型化、低コスト化を阻害することなく実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における表示装置の特に、表示手段を駆動する駆動回路１００の回路図である。
【図２】図１の駆動回路１００の動作を説明するタイミングチャートである。
【図３】本発明の第２の実施の形態における表示装置の特に、表示手段を駆動する駆動回路２００の回路図である。
【図４】図３の駆動回路２００の動作を説明するタイミングチャートである。
【図５】本発明の第３の実施の形態における表示装置の特に、表示手段を駆動する駆動回路３００の回路図である。
【符号の説明】
１００、２００、３００ 駆動回路
１０ 昇圧回路
２２、２４、２６ トランジスタ
３２、３４、３６、６２ キャパシタ
４２、４４、４６ 配線
５０ 監視手段
６０ コンパレータ
６４、２０２ 抵抗
６６ ダイオード
７０ ＮＯＲ
１５０ スタートアップ回路
Claims (7)
- 所定電圧に基づいて複数の表示用電圧を生成し、該複数の表示用電圧により表示手段における所望の表示を行う表示装置において、
前記所定電圧を受けて前記複数の表示用電圧を生成し、第１の制御信号により該複数の表示用電圧の生成が禁止される表示用電圧生成手段と、前記複数の表示用電圧のいずれかをそれぞれ伝達する複数の配線と、
前記複数の配線それぞれに接続された複数の電荷蓄積手段と、
第２の制御信号により、前記複数の配線の電圧を一定値に設定する設定手段と、
前記所定電圧を受けて該所定電圧の低下を監視して、該所定電圧の低下を検出した時に第３の制御信号を発生し、前記１の制御信号または該第３の制御信号を前記第２の制御信号として出力する監視手段とを有し、
前記監視手段は、前記複数の配線にそれぞれ接続された前記複数の電荷蓄積手段の１つに蓄積された電荷により駆動可能としたことを特徴とする表示装置。 - 請求項1記載の表示装置において、
前記表示装置は、前記表示用電圧生成手段による表示用電圧生成を指示する第４の制御信号により生成処理が制御され、
前記監視手段を駆動可能にするために用いられる前記複数の電荷蓄積手段の１つと接続される前記複数の配線の１つに対して、該第４の制御信号に応答して、前記所定電圧を一時的に供給する一時供給手段を設けたことを特徴とする表示装置。 - 請求項２記載の表示装置において、前記監視手段を駆動可能にするために用いられる前記複数の電荷蓄積手段の１つと接続される前記複数の配線の１つと前記設定手段との間に抵抗手段を設けたことを特徴とする表示装置。
- 請求項２記載の表示装置において、前記監視手段を駆動可能にするために用いられる前記複数の電荷蓄積手段の１つの蓄積容量を他の電荷蓄積手段の蓄積容量より大きくしたことを特徴とする表示装置。
- 請求項２記載の表示装置において、前記設定手段は、一方の電極が前記複数の配線の対応する１つに接続され、他方の電極には前記一定値の電圧が供給され、制御電極には前記第２の制御信号が与えられる複数のトランジスタからなり、
前記監視手段を駆動可能にするために用いられる前記複数の電荷蓄積手段の１つに接続される該複数のトランジスタの１つのオン抵抗は、該設定手段を構成する他のトランジスタのオン抵抗より大きいことを特徴とする表示装置。 - 請求項１記載の表示装置において、
前記所定電圧は取り外し可能な電圧供給手段から供給されることを特徴とする表示装置。 - 請求項６記載の表示装置において、
該表示装置及び前記電圧供給手段は携帯機器に取付けられることを特徴とする表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01741098A JP3887093B2 (ja) | 1998-01-29 | 1998-01-29 | 表示装置 |
| US09/238,043 US6304256B1 (en) | 1998-01-29 | 1999-01-27 | Display unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01741098A JP3887093B2 (ja) | 1998-01-29 | 1998-01-29 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11219147A JPH11219147A (ja) | 1999-08-10 |
| JP3887093B2 true JP3887093B2 (ja) | 2007-02-28 |
Family
ID=11943245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01741098A Expired - Fee Related JP3887093B2 (ja) | 1998-01-29 | 1998-01-29 | 表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6304256B1 (ja) |
| JP (1) | JP3887093B2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4264607B2 (ja) * | 1999-05-19 | 2009-05-20 | ソニー株式会社 | コンパレータおよびこれを駆動系に用いた表示装置、並びにコンパレータの駆動方法 |
| JP2001242836A (ja) * | 2000-02-29 | 2001-09-07 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| KR100692676B1 (ko) * | 2000-06-30 | 2007-03-14 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 전압강하 오동작 방지회로 |
| JP4165989B2 (ja) * | 2000-09-26 | 2008-10-15 | ローム株式会社 | Ｌｃｄ駆動装置 |
| JP2002333872A (ja) * | 2001-03-07 | 2002-11-22 | Ricoh Co Ltd | Ｌｃｄ電源制御方法とその制御回路及びこの制御回路を有する画像形成装置 |
| TW499666B (en) * | 2001-04-10 | 2002-08-21 | Winbond Electronics Corp | Control circuit and method for eliminating liquid crystal panel residual image |
| KR100389715B1 (ko) * | 2001-06-11 | 2003-07-02 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치의 구동 회로 |
| JP4103425B2 (ja) * | 2002-03-28 | 2008-06-18 | セイコーエプソン株式会社 | 電気光学装置、電子機器及び投射型表示装置 |
| US7698573B2 (en) | 2002-04-02 | 2010-04-13 | Sharp Corporation | Power source apparatus for display and image display apparatus |
| JP4042627B2 (ja) * | 2003-05-20 | 2008-02-06 | ソニー株式会社 | 電源電圧変換回路およびその制御方法、ならびに表示装置および携帯端末 |
| JP4963795B2 (ja) * | 2004-04-19 | 2012-06-27 | ラピスセミコンダクタ株式会社 | 表示装置用パワーダウンショート回路 |
| JP4984391B2 (ja) * | 2005-01-07 | 2012-07-25 | カシオ計算機株式会社 | 表示駆動装置及び表示装置並びにその駆動制御方法 |
| KR100734275B1 (ko) * | 2005-10-04 | 2007-07-02 | 삼성전자주식회사 | 전원 전압 제거 감지 회로, 전원 전압 제거 시 잔상을제거하는 디스플레이 장치 및 방법 |
| JP4968904B2 (ja) * | 2006-12-08 | 2012-07-04 | ルネサスエレクトロニクス株式会社 | 表示パネル駆動装置、表示パネル駆動方法および表示装置 |
| JP4895854B2 (ja) * | 2007-02-16 | 2012-03-14 | アルパイン株式会社 | ドライバ回路 |
| KR100879706B1 (ko) * | 2007-06-29 | 2009-01-22 | 매그나칩 반도체 유한회사 | 디스플레이 구동회로 |
| US20090059455A1 (en) * | 2007-08-31 | 2009-03-05 | Texas Instruments Incorporated | Method and apparatus for power interruption protection |
| JP5329116B2 (ja) * | 2008-04-04 | 2013-10-30 | ルネサスエレクトロニクス株式会社 | 表示装置用駆動回路、テスト回路、及びテスト方法 |
| CN103245921B (zh) * | 2012-02-07 | 2015-05-13 | 鸿富锦精密工业(武汉)有限公司 | 电源测试系统 |
| CN102855839A (zh) * | 2012-09-21 | 2013-01-02 | 京东方科技集团股份有限公司 | 用于消除显示器关机残影的电路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990014625A1 (en) * | 1989-05-26 | 1990-11-29 | Seiko Epson Corporation | Power source circuit |
| JPH07104711A (ja) | 1993-10-08 | 1995-04-21 | Nec Shizuoka Ltd | ポータブルターミナルにおけるｌｃｄ電源制御回 路 |
| US5572735A (en) * | 1994-05-27 | 1996-11-05 | Ast Research, Inc. | Method and apparatus for discharging the output voltage of a DC power supply |
| JP3613799B2 (ja) * | 1994-07-14 | 2005-01-26 | セイコーエプソン株式会社 | 電源回路，液晶表示装置及び電子機器 |
| KR100206567B1 (ko) * | 1995-09-07 | 1999-07-01 | 윤종용 | 박막 트랜지스터 액정표시장치의 화면 지움 회로와 그 구동방법 |
| JP3231641B2 (ja) * | 1996-03-21 | 2001-11-26 | シャープ株式会社 | 液晶表示装置 |
| US5838294A (en) * | 1996-12-15 | 1998-11-17 | Honeywell Inc. | Very low duty cycle pulse width modulator |
-
1998
- 1998-01-29 JP JP01741098A patent/JP3887093B2/ja not_active Expired - Fee Related
-
1999
- 1999-01-27 US US09/238,043 patent/US6304256B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6304256B1 (en) | 2001-10-16 |
| JPH11219147A (ja) | 1999-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3887093B2 (ja) | 表示装置 | |
| KR100976021B1 (ko) | 승압 회로를 갖는 전자 기기 | |
| JP4040467B2 (ja) | プログラマブルチャージポンプ装置 | |
| KR100321558B1 (ko) | 저전압 전원에 대응한 승압 회로 | |
| US20060256592A1 (en) | Electronic circuit | |
| US7466187B2 (en) | Booster circuit | |
| KR20100114004A (ko) | 플래시 메모리 디바이스 및 시스템에서의 전원 | |
| KR0161308B1 (ko) | 전원 접속 회로 및 전원선용 스위치 집적 회로 | |
| JP5481042B2 (ja) | 過電圧保護回路およびそれを用いた電子機器 | |
| JP2009183020A (ja) | モバイル機器の電源回路装置 | |
| US6949910B2 (en) | Methods and systems for battery charging control based on CMOS technology | |
| JP4221665B2 (ja) | 携帯端末装置 | |
| US20080303493A1 (en) | Boost regulator startup circuits and methods | |
| CN109785874B (zh) | 电源重置电路 | |
| JP5260142B2 (ja) | チャージポンプ回路ならびにそれを利用した過電圧保護回路および電子機器 | |
| JP5189335B2 (ja) | 充電制御回路およびそれを利用した電子機器 | |
| CN216904653U (zh) | 一种驱动电路、芯片及电子设备 | |
| EP1505710B1 (en) | Power supply apparatus with a backup time | |
| JP2006081369A (ja) | 電子機器 | |
| JP2002093264A (ja) | 接点損傷防止回路 | |
| JP2007202317A (ja) | チャージポンプ回路及びこれを備えた電気機器 | |
| CN114244082A (zh) | 一种驱动电路、芯片及电子设备 | |
| JP5172365B2 (ja) | 電源回路およびこれを備えた電子機器 | |
| JPH10210681A (ja) | 電力制御装置およびこれを備えた電子機器 | |
| CN216290254U (zh) | 备用电源电路和电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040830 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060911 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060923 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060929 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061013 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061114 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061124 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091201 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091201 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111201 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121201 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121201 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131201 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| LAPS | Cancellation because of no payment of annual fees | ||
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |