KR100976021B1

KR100976021B1 - 승압 회로를 갖는 전자 기기

Info

Publication number: KR100976021B1
Application number: KR1020050046701A
Authority: KR
Inventors: 후미야스 우츠노미야
Original assignee: 세이코 인스트루 가부시키가이샤
Priority date: 2004-06-01
Filing date: 2005-06-01
Publication date: 2010-08-17
Also published as: TWI345362B; KR20060046370A; JP4785410B2; US7274577B2; JP2006020491A; US20050265052A1; TW200614642A

Abstract

본 발명은 전원의 기동 전압이 일반적인 승압 회로의 기동 전압보다 낮고, 효율적으로 기동할 수 있는 전자 기기를 제공하기 위한 것이다. 상기 전자 기기는 전력을 공급하는 전원; 전원으로부터의 전력으로 기동되는 제1 승압 회로; 제1 승압 회로의 전력을 저장하는 커패시터; 커패시터내의 전력으로 기동되는 제2 승압 회로; 제 2 승압 회로의 전력으로 기동되는 부하 회로; 커패시터의 전압을 검출하는 전압 검출 회로; 및 전압 검출 신호에 의해 제어되는 스위칭 소자를 포함하고, 커패시터의 전압이 소정 전압 이상이라고 판단할 때, 전압 검출 회로는 스위칭 소자를 온시키고 커패시터의 전력으로 제2 승압 회로를 기동시킨다.

Description

승압 회로를 갖는 전자 기기{ELECTRONIC INSTRUMENT HAVING BOOSTER CIRCUIT}

도 1은 본 발명의 최선의 실시예를 도시하는 블록도.

도 2는 본 발명의 제1 실시예에 따른 전자 기기를 도시하는 회로 블록도.

도 3은 본 발명의 제1 실시예에 따른 전자 기기의 CP 승압 회로의 회로도.

도 4는 본 발명의 제1 실시예에 따른 전자 기기의 SWR 승압 회로의 회로도.

도 5는 본 발명의 제1 실시예에 따른 전자 기기의 전압 검출 회로의 회로도.

도 6은 종래 기술의 전자 기기를 도시하는 회로 블록도.

도 7은 본 발명의 제2 실시예에 따른 전자 기기를 도시하는 회로 블록도.

도 8은 본 발명의 제2 실시예에 따른 전자 기기의 ENCP 승압 회로의 회로도.

도 9는 본 발명의 제2 실시예에 따른 전자 기기의 제2 전압 검출 회로의 회로도.

도 10은 본 발명의 제3 실시예에 따른 전자 기기의 회로 블록도.

본 발명은 전자 기기의 승압 회로에 관한 것으로, 특히 일반적인 승압 회로 의 기동 전압보다 입력 전압이 낮은 전자 기기에 관한 것이다.

전원에 의해 전자 기기에 공급되는 전력의 전압이 소망의 기능을 수행하는 부하 회로의 전압보다 낮은 경우에, 승압 회로를 이용하여 전원의 전력을 부하 회로가 동작할 수 있는 전압의 승압 전력으로 변환하여, 이 승압 전력을 이용해서 부하 회로를 동작시킬 필요가 있다. 그러나, 최근, 소형화, 경량화, 저비용화, 디자인 및 편의성을 고려한 결과, 공급되는 전력의 전압이 승압 회로의 기동 전압보다도 낮은 전원이 증가하고 있다. 따라서, 상술한 전원의 전력이 부하 회로의 동작에 이용될 수 없는 경우가 늘어나고 있다.

예를 들어, 단일 셀 타입의 연료 전지나 태양 전지가 상술한 조건에 부합한다. 이 경우, 공급되는 전력의 전압은 연료 전지에서 0.5 V 내지 0.9 V, 태양 전지에서 0.3 V 내지 0.7 V 가 되고, 이러한 전압에서는 승압 회로가 기동할 수 없게 된다. 따라서, 이러한 배터리들의 전력은 부하 회로의 동작에 이용할 수 없다.

또한, 전기 이중층 커패시터 등의 커패시터가 승압 회로의 기동 전압보다 낮은 전압까지 방전된 경우에, 남은 전력은 부하 회로의 동작에 이용할 수 없다.

또, 상기 설명을 고려하면, 제벡 효과를 이용하는 열전 소자에 통상의 부하 회로가 기동할 수 없는 전압의 전력이 공급되고, 따라서 발전된 전력을 부하 회로의 동작에 이용할 수 없다.

따라서, 승압 회로의 기동 전압을 저하시킬 수 있다면, 공급되는 전력의 전압이 낮은 경우의 전원의 전력을 부하 회로의 동작에 이용할 수 있게 된다. 그러나, 통상적으로, 승압 회로의 기동 전압을 저하시키기 위해서는, 승압 회로 내의 구동 트랜지스터 등의 임계 전압을 저하시킬 필요가 있다. 이 경우, 구동 트랜지스터 등의 오프 리크 전류가 증대하고, 이 오프 리크 전류에 의한 전력 로스에 의해, 승압 효율이 악화된다. 특히, 상술한 바와 같은 전력을 이용하는 경우에, 부하 회로의 동작에 대한 그 이용 효율이 저하한다.

이러한 점에서, 이하에서 설명하는 전자 기기가 고안되었다. 종래의 전자 기기의 구성을 채용하면, 승압 회로의 승압 효율을 거의 저하시키지 않고 승압 회로의 기동 전압을 저하시킬 수 있다.

도 6은, 상술한 특징을 가지고 있는 종래의 전자 기기의 개략적인 회로 블록도이다.

도 6에 도시한 바와 같이, 종래의 전자 기기(예를 들어, 일본 특허공개 평11-18419호 공보(도 2) 참조)는, 공급되는 전력의 전압이 통상의 승압 회로의 기동 전압보다 낮은 전원(101); 낮은 기동 전압으로 승압 효율이 낮은 제1 승압 회로(102); 높은 기동 전압으로 승압 효율이 높은 제2 승압 회로(103); 커패시터(105); 및 소망의 기능을 수행하는 부하 회로(104)를 포함한다. 전원(101)의 출력 단자(121)는, 제1 승압 회로(102)의 입력 단자(122), 제2 승압 회로(103)의 입력 단자(125), 및 제1 승압 회로(102)의 전원 단자(123)에 각각 접속된다. 제1 승압 회로(102)의 출력 단자(124)는, 다른 쪽 전극이 GND 단자(108)에 접속된 커패시터(105)의 한쪽 전극, 제2 승압 회로(103)의 전원 단자(126), 제2 승압 회로(103)의 출력 단자(127), 및 부하 회로(104)의 전원 단자(128)에 각각 접속된다. 각 회로와 전원(101)의 GND 입력 단자는, GND 단자(108)에 접속된다. 종래의 전자 기기는 상술 한 바와 같이 구성된다.

상술한 구성으로, 전원(101)으로부터 공급되는 전력의 전압이, 제2 승압 회로(103)의 기동 전압보다 낮더라도, 이 전압이 제1 승압 회로(102)의 기동 전압 이상이면, 전원(101)으로부터의 전력을 이용하여 제1 승압 회로(102)가 기동하고, 전원(101)으로부터의 전력을, 이 전력의 전압보다도 높고, 제2 승압 회로(103)의 기동 전압 이상인 전압의 제1 승압 전력으로 변환할 수 있다. 또한, 제1 승압 전력을 이용하여 제2 승압 회로(103)가 기동하고, 전원(101)으로부터의 전력을, 이 전력의 전압보다도 높고, 부하 회로(104)의 동작 전압 이상인 전압의 제2 승압 전력으로 변환할 수 있다. 따라서, 제2 승압 전력을 이용하여 부하 회로(104)를 구동할 수 있다.

특히, 상술한 종래의 전자 기기에 있어서, 낮은 기동 전압으로 승압 효율이 낮은 제1 승압 회로에 의해 전원으로부터의 전력을 변환하여 얻은 제1 승압 전력을 이용해서, 높은 기동 전압으로 승압 효율이 높은 제2 승압 회로를 기동한다. 그리고, 제2 승압 회로가 기동한 후에, 제2 승압 회로에 의해 전원으로부터의 전력을 변환하여 얻은 제2 승압 전력을 이용해서 부하 회로를 동작시킨다. 따라서, 저전압의 전력을 공급하는 전원으로부터의 전력이라도 부하 회로의 동작에 효율적으로 이용할 수 있다.

상술한 구성의 종래의 전자 기기는, 제2 승압 회로의 전원 단자나 부하 회로 등의 각 요소가 제1 승압 회로의 출력 단자에 접속되는 구성을 갖는다. 따라서, 제1 승압 전력이 상술한 커패시터를 충전하는 데 소비될 뿐 아니라, 상술한 각 요소에 의해 소비되게 된다. 종래의 전자 기기의 구성에 대해서 설명하지는 않았지만, 커패시터를 제1 승압 전력으로 충전할 때, 각 요소로서의 제2 승압 회로 등을 정지하는 것도 고안되어 있다. 그러나, 각 요소의 회로 스케일 등이 크기 때문에, 이들 요소가 정지하더라도 그 소비 전력이 작지 않다.

따라서, 상술한 구성의 종래의 전자 기기에 있어서, 제1 승압 회로가 출력하는 제1 승압 전력이 각 요소의 소비 전력 미만으로 떨어진 경우에, 커패시터의 전압은 제2 승압 회로가 기동할 수 있는 전압 이상으로 상승하지 않는다. 따라서, 제2 승압 회로는 기동할 수 없게 된다. 따라서, 제1 승압 회로의 능력을, 각 요소의 소비 전력을 넘는 제1 승압 전력을 출력하는 능력으로 설정할 필요가 있었다. 특히, 상술한 구성의 종래의 전자 기기에 있어서, 제1 승압 회로는 제1 승압 회로의 출력 단자에 접속된 요소의 소비 전류를 넘는 능력을 가질 필요가 있다. 일반적인 승압 회로에 있어서, 승압 능력이 높아질수록, 승압 회로의 실장 면적과 비용이 증가한다. 따라서, 제1 승압 회로의 실장 면적과 비용을 줄일 수 없고, 그 결과, 종래의 전자 기기의 실장 면적과 비용을 줄일 수 없다는 문제가 있었다.

또한, 상술한 구성의 종래의 전자 기기에 있어서, 커패시터의 충전 속도가 각 요소의 소비 전력량만큼 느려진다. 그 결과, 전원으로부터의 공급에서 제2 승압 회로의 기동까지 시간이 오래 걸린다.

특히, 상술한 구성의 종래의 전자 기기에 있어서, 전원으로부터의 공급에서 이 전력을 이용하여 부하를 동작시키기까지 시간이 오래 걸린다는 또 다른 문제가 있었다.

본 발명의 제1 수단에 따라, 전력을 공급하는 전원; 전원으로부터의 전력으로 기동하는 제1 승압 회로; 제1 승압 회로의 전력을 충전하는 커패시터; 커패시터의 전력으로 기동하는 제2 승압 회로; 제2 승압 회로의 전력으로 동작하는 부하 회로; 커패시터의 전압을 검출하는 전압 검출 회로; 및 전압 검출 신호에 의해 제어되는 스위칭 소자를 포함하고, 커패시터의 전압이 소정 전압 이상이라고 판단되는 경우에, 전압 검출 회로는 스위칭 소자를 온하고 커패시터의 전력으로 제2 승압 회로를 기동하는 것을 특징으로 하는 전자 기기가 제공된다.

상술한 바와 같은 구성에 의해, 제1 승압 회로의 능력은 감소될 수 있고, 따라서 제1 승압 회로의 실제 측정 면적 및 가격이 저감될수 있다. 결과적으로, 전자 기기의 실장 면적 및 가격이 저감될 수 있다. 또한, 제1 승압 회로의 능력이 떨어지지 않는 경우, 커패시터의 충전 속도는 증가된다. 따라서, 제2 승압 회로의 기동이 가속될 수 있다. 그러므로, 전원으로부터의 전력 공급으로부터 부하 회로의 동작을 위한 전력의 사용까지의 시간이 단축될 수 있다.

또한, 본 발명의 제2 수단에 따르면, 제1 수단에 추가하여, 커패시터가 소정의 전압값 이상을 갖는 것으로 판단되는 경우, 제2 승압 회로의 기동이 종료될 때까지 스위칭 소자가 온이 되는 것을 특징으로 하는 전자 기기가 제공된다.

상술한 구성으로, 제2 승압 회로는 보다 확실히 기동될 수 있고, 따라서, 전원으로부터의 전력은 부하 회로의 동작을 위해 확실히 이용할 수 있다.

또한, 본 발명의 제3 수단에 따르면, 제1 수단에 추가하여, 제1 승압 회로가 커패시터를 이용하는 승압 방식을 채용하는 것을 특징으로 하는 전자 기기가 제공된다.

상술한 구성으로, 제1 승압 회로는 동일 칩내에 각각의 회로 및 커패시터를 조합할 수 있다. 따라서, 제1 승압 회로의 실장 면적 및 비용은 더욱 감소될 수 있으며, 결과적으로, 전자 기기의 실장 면적 및 비용은 더욱 저감될 수 있다.

상술한 바와 같이, 제1 승압 회로의 제1 승압 전력으로 커패시터를 충전하는 경우, 본 발명의 전자 기기는 스위칭 소자를 이용하여 제2 승압 회로와 부하 회로로부터 커패시터를 분리할 수 있다. 따라서, 스위칭 소자가 제공되지 않는 종래 기술의 전자 기기와 비교해서, 제2 승압 회로 및 부하 회로의 소비 전력 이상의 능력으로 제1 승압 회로의 능력을 설정할 필요가 없으며, 제1 승압 회로의 능력은 상당히 감소될 수 있다. 제1 승압 회로의 능력이 떨어지지 않는 경우, 제2 승압 회로와 부하 회로의 소비 전력 없이 커패시터에 대한 충전 속도가 개선될 수 있다. 따라서, 전원으로부터의 전력 공급으로부터 제2 승압 회로의 기동까지의 시간은 단축될 수 있다. 그러므로, 종래의 전자 기기의 문제점인 제1 승압 회로의 능력을 떨어트리지 않고는 실장 면적 및 비용을 저하할 수 없다는 문제와, 전원의 전력이 공급되고 나서부터 전력을 이용하여 부하 회로가 동작할 때 까지의 시간이 길다는 문제를, 본원 발명의 전자 기기는 해결할 수 있다.

본 발명의 최선의 실시예를 첨부된 도면을 참조로 이하 설명한다.

도 1은 본 발명의 최선의 실시예에 따른 전자 기기를 개략적으로 도시하는 회로 블록도이다. 도 1에 도시된 바와 같이, 전자 기기는 이하의 구성을 갖는다. 전자 기기는 전력 공급을 위한 전원(101), 제1 승압 회로(102), 제1 승압 회로(102) 보다 기동 전압이 더 높은 제2 승압 회로(103), 전압 검출 회로(106), 커패시터(105), 스위칭 소자(107), 및 부하 회로(104)를 포함한다. 전원(101)의 출력 단자(121)는 제1 승압 회로(102)의 입력 단자(122), 제1 승압 회로(102)의 전원 단자(123), 및 제2 승압 회로(103)의 입력 단자(125)에 접속된다. 제1 승압 회로(102)의 출력 단자(124)는 전압 검출 회로(106)의 전압 모니터 단자(129), 커패시터(105) 전극의 한쪽, 및 스위칭 소자(107) 전극의 한쪽에 접속된다. 스위칭 소자(107)의 다른 쪽 전극은 제2 승압 회로(103)의 전원 단자(126), 제2 승압 회로(103)의 출력 단자(127), 및 부하 회로(104)의 전원 단자(128)에 접속된다. 커패시터(105)의 다른 전극 및 각 회로들의 GND 입력 단자들은 GND 단자(108)에 접속된다. 스위칭 소자(107)의 온/오프 제어 신호는 전압 검출 회로(106)의 신호 출력 단자(130)로부터 출력된다.

다음으로, 상술한 구성을 갖는 본 발명의 실시예의 동작에 대해 설명된다.

먼저, 제2 승압 회로(103)의 기동 전압 보다 낮은 전압의 전력이 전원(101)의 출력 단자로부터 제1 승압 회로(102)로 공급되고, 전력을 이용하여 제1 승압 회로(102)가 기동된다. 다음으로, 제1 승압 회로(102)는 전력을 제1 승압 전력으로 변환하고, 커패시터(105)는 제1 승압 전력으로 충전되기 시작한다. 이때, 충전된 커패시터(105)의 전압은 소정 전압에 도달하지 않으며, 따라서, 전압 검출 회로(106)는 커패시터의 전압이 소정 전압 보다 적은 것으로 판단하고, 스위칭 소자 (107)를 오프하기 위한 전압을 출력한다. 그러므로, 스위칭 소자(107)는 오프된다. 다음으로, 전압 검출 회로(106)가 커패시터(105)의 전압이 상승하여 소정 전압에 도달한 것으로 판단하는 경우, 전압 검출 회로(106)는 스위칭 소자(107)를 온 하기 위한 신호를 출력하고, 따라서, 스위칭 소자(107)는 온된다. 스위칭 소자(107)가 온 되므로, 커패시터(105)내에 저장된 전력은 제2 승압 회로(103)의 전원 단자(126)로 공급되며, 제2 승압 회로(103)는 커패시터(105)내에 저장된 전력을 이용하여 기동된다. 제2 승압 회로(103)가 기동되는 경우, 제2 승압 회로(103)는 전원(101)으로부터의 전력을 제2 승압 전력으로 변환한다. 제2 승압 전력은 부하 회로(104)의 동작을 위해 이용되며, 또한, 제2 승압 회로(103)의 동작의 지속을 위해 이용될 제2 승압 회로(103)의 전원 단자(126)로 공급된다.

스위칭 소자(107)가 온되는 시점에서의 커패시터(105)의 전압은 이하 사항을 고려하여 제2 승압 회로(103)의 기동 전압 이하로 떨어지지 않도록 설정 된다. 즉, 제2 승압 회로(103)의 기동 까지의 기간 동안 제2 승압 회로(103)와 부하 회로(104)에서 소비되는 전력으로 인한 커패시터(105)의 전압 강하; 제2 승압 회로(103)의 전원 단자(126) 등에 접속된 노드의 기생 용량; 및 제2 승압 회로(103)의 전원 단자(126) 또는 출력 단자(127), 또는 부하 회로(104)의 전원 단자(128)에 대해 평활 커패시터가 제공되는 경우에, 평활 커패시터가 커패시터(105)내에 저장된 전력으로 충전되기 때문에 발생하는 커패시터(105)의 전압 강하 등이다.

과제 부분에서 이미 기술한 바와 같이, 종래의 전자 기기에서는, 커패시터가 제1 승압 회로에 의해 출력된 제1 승압 전력으로 충전된 경우에, 제1 승압 전력은 커패시터에 접속된 각각의 요소에 의해서도 소비되며, 따라서, 커패시터를 충전하기 위해 각 요소의 소비 전류보다 제1 승압 전력이 더 크도록 설정할 필요가 있다. 따라서, 제1 승압 회로의 실장 면적과 비용은 줄일 수가 없다. 또한, 커패시터에 대한 충전 속도가 느리기 때문에, 전원에서 전력이 공급되고나서 제2 승압 회로의 기동까지는 시간이 오래 걸린다. 종래 전자 기기는 상기한 바와 같은 문제가 있었다. 따라서, 종래 전자 기기에서는, 실장 면적 및 비용을 줄일 수 없고, 전원에서 전력이 공급되고나서 그 전력에 의해 부하 회로가 동작하기까지 시간이 오래 걸리는 문제가 있었다. 하지만, 도 1에 도시된, 본 발명을 실행하는 최선의 실시예에 따른 전자 기기에서는, 상술한 구성이 채택되며, 그에 의해 상술한 동작이 실행될 수 있다. 그와 같이, 제1 승압 회로에 의해 출력되는 제1 승압 전력으로 커패시터가 충전되는 경우에, 상술한 커패시터와 각 요소간의 접속은 스위치 소자에 의해 끊어지며, 따라서, 제1 승압 전력이 각 요소에 의해 소비되지 않는다. 따라서, 제1 승압 전력이 작은 경우라 해도, 커패시터는 시간이 경과하면 충전되거나, 커패시터를 충전하는 시간이 가속될 수 있다. 구체적으로, 제2 승압 회로의 기동 시간이 허용 가능한 만큼 길어짐에 따라서, 제1 승압 회로를 소형화하는 것이 가능해진다. 그 결과, 도 1에 도시된, 본 발명을 실행하는 최선의 실시예에 따른 전자 기기를 소형화할 수 있고, 전원에서의 전력 공급으로부터 그 전력을 이용한 부하 회로의 동작까지 걸리는 시간을 단축할 수 있다. 구체적으로, 도 1에 도시된, 본 발명을 실행하는 최선의 실시예에 따른 전자 기기가 종래의 전자 기기가 가지고 있던 과제를 해결할 수 있다.

도 1에 도시된, 본 발명을 실행하는 최선의 실시예에 따른 전자 기기의 전원은, 소형화, 경량화, 비용 절감, 디자인 및 편리성을 고려하면, 공급된 전력의 전압이 제2 승압 회로의 기동 전압 이하로 떨어지는 전원에 대하여 효과적이다. 예를 들면, 상술한 전원은 1셀(cell) 태양 전지, 1 셀 연료 전지 또는 전기 이중층 커패시터와 같은 커패시터에 대하여 효과적이다.

또한, 도 1에 도시된, 본 발명을 실행하는 최선의 실시예에 따른 전자 기기의 제1 승압 회로에 대하여, 코일 및 트랜스포머를 이용한 스위칭 레귤레이터를 사용하거나, 커패시터를 이용하는 스위치드 커패시터(switched capacitor) 방식 또는 전하 펌프(charge pump) 방식의 승압 회로를 사용하는 것이 바람직하다. 특히, 커패시터를 이용하는 스위치드 커패시터 방식 또는 전하 펌프 방식의 승압 회로를 사용하는 경우에는, 승압 회로의 승압 능력을 줄일 수 있기 때문에, 낮은 용량 값의 커패시터를 채용할 수 있다. 따라서, 외부 부품으로서 공간을 점유하고 있던 커패시터가 승압 회로에 대한 것으로서 동일한 칩 내에 포함될 수 있다. 그 결과, 제1 승압 회로를 더 축소할 수 있고, 따라서, 상술한 전자 기기를 더 축소할 수 있다.

또한, 도 1에 도시된, 본 발명을 실행하는 최선의 실시예에 따른 전자 기기의 전압 검출 회로는 검출 전압의 히스테리시스(hysteresis)를 제공하거나, 전압이 검출된 후에 지연시간을 제공하도록 구성된다. 이런 식으로, 스위치 소자를 온 시킨 때부터 제2 승압 회로의 기동 완료까지 스위치 소자를 오프시키지 않도록 회로동작이 제공되어, 제2 승압 회로를 보다 확실하게 기동할 수 있다.

또한, 도 1에 도시된, 본 발명을 실행하는 최선의 실시예에 따른 전자 기기 의 제2 승압 회로에 대하여, 일단 기동된 입력 전력이 어느 정도 있는 한 제2 승압 전력을 이용한 동작이 지속될 수 있도록 구성된 것을 채용하는 것이 바람직하다. 또한, 본 발명을 실행하는 최선의 실시예에는 기술되지 않았지만, 제2 승압 회로가 기동된 후에 제1 승압 회로의 동작을 정지시킴으로써, 전원으로부터의 전력을 부하 회로의 동작에 대하여 보다 효율적으로 이용할 수 있음은 말할 필요가 없다.

(제1 실시예)

도 2는 본 발명의 전자 기기의 제1 실시예를 도시한 개략적인 회로 블록도이다.

이하 도 2에 기초해서 본 발명의 전자 기기의 제1 실시예를 설명한다.

도 2에 도시한 바와 같이, 전자 기기는 다음의 구성을 가진다. 추체적으로, 1 셀 태양 전지(201)는 도 1에 도시된 전원(101)으로 이용되며, 전하 펌프 방식의 승압 회로(이하, 'CP 승압 회로'라 함)(202)는 도 1에 도시된 제1 승압 회로로 이용되고, P 채널 타입 MOSFET(이하, 'PMOS'라 함)(207)는 도 1에 도시된 스위치 소자(107)로 이용되며, 코일을 이용한 스위칭 레귤레이터 방식의 승압 회로(이하, 'SWR 승압 회로'라 함)(203)는 도 1에 도시된 제2 승압 회로로 이용된다. 1 셀 태양 전지(201)의 출력 단자(221)는 CP 승압 회로(202)의 입력 단자(222), CP 승압 회로의 전원 단자(223) 및 SWR 승압 회로(203)의 입력 단자(225)에 접속된다. CP 승압 회로(202)의 출력 단자(224)는 전압 검출 회로(106)의 전압 모니터 단자(129), 커패시터(105)의 전극 중 하나, PMOS(207)의 소스 및 기판 전극과 접속된다. PMOS(207)의 드레인 전극은 SWR 승압 회로(203)의 전원 단자(226), SWR 승압 회로(203)의 출력 단자(227) 및 부하 회로(104)의 전원 단자(128)에 접속된다. 커패시터(105)의 다른 쪽 전극과 각 회로의 GND 입력 단자는 GND 단자(108)에 접속된다.

또한, 1셀 태양 전지(201)에 대해서는, 오픈(open) 시의 전압이 0.6V 정도이며, 1.2W 정도의 전력을 얻을 수 있고, 이때의 출력 전압이 0.4V 정도가 되는 그런 배터리를 채용한다. CP 승압 회로(202)는 입력 단자(202)로부터 0.3V 이상 전압의 전력을 받아들인다. 그러면, 이 경우에, 전자 기기가 기동될 수 있고, 1.5V 정도 전압의 출력 전력을 출력할 수 있다. 또한, 출력 전력은 5㎼ 정도보다 작아서, 승압 커패시터의 용량값을 줄여서 해당 승압 커패시터를 칩 내에 포함시키게 된다. 1셀 태양 전지(201)은 상기한 바와 같이 구성된다. 전압 검출 회로(106)는 커패시터(105)의 전압을 모니터하고, 커패시터(105)의 전압이 1.5V에 달하면 오프되어 있던 PMOS(207)을 온 시키며, PMOS(207)이 온 된 후에 커패시터(105)의 전압이 1.0V 이하로 떨어질 때까지 PMOS(207)을 온시켜 두고, 커패시터(105)의 전압이 1.0V 이하로 떨어지면 PMOS(207)을 오프시키며, 일단 PMOS(207)이 오프되면 커패시터(105)의 전압이 1.5V 정도를 초과할 때까지 PMOS(207)을 계속해서 오프시켜 두도록 동작된다. SWR 승압 회로(203)는 전원 단자(226)에 50㎼의 전력이 대략 1.0V 이상의 전압으로 0.1 이상 입력되면 기동되고, 1셀 태양 전지(201)의 입력된 전력을 1.5V, 1W 정도의 전력으로 변환하며, 출력 단자(227)로부터 변환된 전력을 출력하도록 구성된다. 또한, SWR 승압 회로(203)는 변환된 전력 내에서 약 50㎼를 이용함으로써 승압동작을 지속하도록 구성된다. 부하 회로(104)는 SWR 승압 회로(203)에 의해 출력되는 1.5V, 1W 정도의 전력을 이용함으로서 원하는 동작을 실행하도록 구성된다. PMOS(207)의 온 저항(on-resistance)이 대략 2.0㏀ 이하라면, SWR 승압 회로(203)의 기동에 관한 문제는 없다.

도 3은 도 2에 도시된 본 발명의 전자 기기의 제1 실시예의 CP 승압 회로(202)의 회로도를 개략적으로 도시한 것이다.

이하 도 3에 기초해서 CP 승압 회로(202)의 구성을 설명한다.

도 3에 도시한 바와 같이, CP 승압 회로(202)는 발진회로(320), SOI 웨이퍼를 사용한 완전 공핍된 N 채널 타입 MOSFET(이하, 'FD-SOI 타입 NMOS'라 함)들(301~306) 및 승압 커패시터(307~311)로 구성된다. CP 승압 회로(202)는 아래와 같이 구성된다. 각 FD-SOI 타입 NMOS(301~306)는 다이오드들에 개별적으로 접속된다. CP 승압 회로(202)의 입력 단자(222) 및 출력 단자(224) 사이에, 다이오드들이 입력 단자(222)로부터 출력 단자(224)로의 방향이 정방향이 되도록 직렬로 접속된다. 승압 커패시터(307)의 전극 중 하나는 FD-SOI 타입 NMOS(301)와 FD-SOI 타입 NMOS(302) 사이의 노드에 접속된다. 승압 커패시터(308)의 전극 중 하나는 FD-SOI 타입 NMOS(302)와 FD-SOI 타입 NMOS(303) 사이의 노드에 접속된다. 승압 커패시터(309)의 전극 중 하나는 FD-SOI 타입 NMOS(303)와 FD-SOI 타입 NMOS(304) 사이의 노드에 접속된다. 승압 커패시터(310)의 전극 중 하나는 FD-SOI 타입 NMOS(304)와 FD-SOI 타입 NMOS(305) 사이의 노드에 접속된다. 승압 커패시터(311)의 전극 중 하나는 FD-SOI 타입 NMOS(305)와 FD-SOI 타입 NMOS(306) 사이의 노드에 접속된다.

FD-SOI 타입 NMOS(301~306)는, 임계 전압값이 0.15V 정도이며, 발진 회로(320)는, SOI 웨이퍼를 이용한 완전 공진 타입 CMOSFET(이하 FD-SOI 타입 CMOS라 함)로 구성되어 있다. 따라서, CP 승압 회로(202)는 전원 단자(321)에 극저전압인 0.3V 이상의 전력이 입력된 경우, 동작 가능하다.

또한, 발진 회로(320)가 출력하는 클록 신호 A(CLKA)와 클록 신호 B(CLKB)의 주파수는 1㎒ 정도로 설정하여 두고, CP 승압 회로(202)의 출력 단자(224)로부터 출력되는 전력은, 5㎼ 정도로 충분하다. 따라서, 승압 커패시터(307~311)는, 100㎊정도의 커패시턴스를 가지면 좋다. 따라서, FD-SOI 타입 NMOS(301~306)나 발진 회로(320)와 동일한 칩내에 승압 커패시터(307~311)를 작성할 수 있다.

구체적으로, 상기한 구성을 갖는 상기 CP 승압 회로가 채용된다. 이에 의해, 실장 면적이 작고, 0.3V 이상의 전압이, 상기 CP 승압 회로의 입력 단자와 전원 단자에 접속되면, 1.5V의 전압까지 승압한 5㎼ 정도의 전력을 얻는 것이 가능한 상기 CP 승압 회로가 실현 가능하다.

도 4는, 도 2에 도시된 본 발명의 전자 기기의 제1 실시예의 SWR 승압 회로(203)의 개략 회로도를 나타낸 도면이다.

이하에서는, 상기 SWR 승압 회로(203)의 구성을 도4에 기초하여 설명한다.

도 4에 도시된 바와 같이, SWR 승압 회로(203)는, 클록 신호(CLK)를 발생하는 발진 회로(406)와, SWR 승압 회로(203)의 출력 단자(227)의 전압을 분압한 분압 전압을 출력하는 브리더 저항(410)과, 레퍼런스 전압을 출력하는 Vref 회로(408)와, 상기 분압 전압과 상기 레퍼런스 전압과의 차의 증폭 신호를 출력하는 에러 앰 프(409)와, 입력되는 상기 클록 신호의 온 듀티 싸이클을 상기 증폭 신호에 따라서 변화시킨 신호인 스위칭 신호를 출력하는 PWM 회로(411)와, 상기 스위칭 신호를 게이트 전극에 수신하는 것에 의해, 스위칭 동작을 행하는 NMOS 트랜지스터(402)와, 코일(401)과, 쇼트키 다이오드(403)로 구성된다. SWR 승압 회로(203)는 이하와 같이 구성된다. SWR 승압 회로(203)의 입력 단자(225)는, 코일(401)의 한쪽 전극에 접속되고, 코일(401)의 다른 쪽 전극은, NMOS 트랜지스터(402)의 드레인과, 쇼트키 다이오드(403)의 P형 전극에 접속된다. 쇼트키 다이오드(403)의 N형 전극은, 브리더 저항의 플러스쪽 입력 단자와, SWR 승압 회로(203)의 출력 단자(227)에 각각 접속된다. SWR 승압 회로(203)의 전원 단자(226)는, 발진 회로(406)의 전원 단자(412)와, PWM회로의 전원 단자(411)와, 에러 앰프의 전원 단자(413)에 접속된다. 상술한 바와 같이, NMOS 트랜지스터(402)의 소스와, 브리더 저항의 GND 입력 단자와, 에러 앰프의 GND 입력 단자와, 상기 각 회로의 GND 단자에는, GND 단자가 접속되는 구성이다.

상술한 구성을 갖는 SWR 승압 회로가 채용됨으로써, 온 오프를 반복하는 NMOS 트랜지스터(402)가 온할 때마다 코일(401)에 축적된 전력은, NMOS 트랜지스터(402)가 오프할 때마다 쇼트키 다이오드(403)를 통하여 SWR 승압 회로(203)의 출력 단자(227)에 출력된다. 이러한 방식으로, SWR 승압 회로(203)의 입력 단자(225)로부터 입력되는 전력보다도 높은 전압의 전력이, SWR 승압 회로(203)의 출력 단자(227)로부터 출력된다. 또한, SWR 승압 회로(203)의 출력 단자(227)의 전압은, 약 1.5V로 된 경우에 브리더 저항(410)이 출력하는 분압 전압과, Vref 회로(408)가 출 력하는 레퍼런스 전압이 동일하게 되도록, 브리더 저항(410)의 저항비를 설정하여 둔다. 따라서, 에러 앰프(409)와 PWM 회로(405)가, SWR 승압 회로(203)의 출력 단자(227)가 약 1.5V로 되도록, NMOS 트랜지스터(402)의 스위칭시의 온 듀티 사이클을 조절함으로써, 코일(401)에 축적되는 전력, 즉, SWR 승압 회로(203)의 출력 단자(227)에 공급되는 전력을 조절한다. 따라서, SWR 승압 회로(203)의 출력 단자(227)의 전압은 약 1.5V로 제어된다.

또한, SWR 승압 회로(203)의 출력 전력을 1W로 하기 위하여, 코일(401)은, 인덕턴스가 5μH 정도이고 직류저항이 5.0mΩ정도인 것을 이용하고, NMOS 트랜지스터(402)는, 온 저항이 50mΩ정도인 것을 이용하고, 쇼트키 다이오드(403)는, 0.8A의 전류가 흐를 때의 순방향 드롭 전압이 0.1V 정도인 것을 이용한다. 발진 회로(406)가 출력하는 클록 신호(CLK)의 주파수는, 약 1㎒로 설정된다.

도 5는 도 2에 도시한 본 발명의 전자 기기의 제1 실시예의 전압 검출 회로(106)의 개략 회로도를 도시한 도면이다.

이하에서는, 상기 전압 검출 회로(106)의 구성을 도 5에 기초하여 설명한다.

도 5에 도시된 바와 같이, 전압 검출 회로(106)는 저항(501, 502, 503)과, 비교 회로(509)와, Vref 회로(508)와, NMOS(504)를 가지고, 전압 검출 회로의 모니터 단자(129)에 저항(501)의 한쪽 전극과, 비교 회로(509)의 전원 단자(513)가 접속된다. 저항(501)의 다른 쪽 전극은, 저항(502)의 한쪽 전극과, NMOS(504)의 드레인에 접속된다.

Vref 회로(508)가 출력하는 레퍼런스 전압은, 비교 회로(509)의 플러스 입력 단자에 입력되고, 전압 검출 회로(109)의 신호 출력 단자(130)는, 비교 회로(509)의 출력 단자와, NMOS(504)의 게이트에 접속된다. 저항(503)의 다른 쪽의 전극과, NMOS(504)의 소스와, Vref 회로(508)와 비교 회로(509)의 GND 입력 단자에 GND 단자가 접속되는 구성이다.

상술한 구성에 의해, 전압 검출 회로(106)는 다음의 동작을 수행할 수 있다. 구체적으로, NMOS(504)가 온하고 있을 때는, 전압 모니터 단자(129)로부터 입력되는 전압을 저항(501)과 저항(502)으로 분압한 분압 전압과, Vref 회로(508)가 출력하는 레퍼런스 전압을 비교 회로(509)가 비교한다. 반면, NMOS(504)가 오프하고 있을 때는, 전압 모니터 단자(129)로부터 입력되는 전압을 저항(501)과 저항(502)에 저항(503)을 직렬 접속한 저항으로 분압한 분압 전압과, Vref 회로(508)가 출력하는 레퍼런스 전압을 비교 회로(509)가 비교한다. 상기 레퍼런스 전압보다 상기 각 분압한 전압이 낮은 경우, 비교 회로(509)는, 전압 모니터 단자(129)의 전압과 동일한 전압을 신호 출력 단자(130)에 출력할 수 있다. 반면, 상기 레퍼런스 전압보다 상기 각 분압한 전압이 높은 경우, 비교 회로(509)는, GND 단자의 전압과 동일한 전압을 신호 출력 단자(130)에 출력할 수 있다.

또한, 저항(501)과 저항(502)의 저항비는, 전압 모니터 단자(129)의 전압이 1.5V로 된 경우에, 저항(501)과 저항(502)으로 분압되는 전압이, 상기 레퍼런스 전압과 동일하게 되도록 미리 설정된다. 저항(503)의 값은, 전압 모니터 단자(129)의 전압이 1.0V로 떨어진 경우에, 저항(501)과 저항(502)에 저항(503)을 직렬 접속한 저항으로 분압되는 전압이, 상기 레퍼런스와 동일하게 될 수 있도록 미리 설정 된다.

따라서, 전압 검출 회로(109)는, 전압 모니터 단자(129)의 전압이 1.5V 미만인 경우는, 신호출력 단자(130)로부터 전압 모니터 단자(129)와 동일한 전압을 출력한다. 반면, 전압 모니터 단자(129)의 전압이 1.5V이상으로 된 경우는, 신호 출력 단자(130)로부터 GND 단자와 동일한 전압을 출력한다. 그리고, 전압 모니터 단자(129)의 전압이 일단 1.5V 이상으로 된다면, 전압 검출 회로(109)는 전압 모니터 단자(129)의 전압이 1.0V 미만으로 될 때까지, 신호 출력 단자(130)로부터 GND 단자와 동일한 전압을 출력하는 동작, 즉, 0.5V의 히스테리시스를 갖는 검출 동작을 전압 모니터 단자(129)의 전압이 1.0V 미만으로 될 때까지 행한다. 전압 모니터 단자(129)의 전압이 1.0V 미만으로 된 경우에, 전압 모니터 단자(129)와 동일한 전압을 출력하는 동작을 실행할 수 있다.

상술된 바와 같이, 본 발명의 전자 기기에 관한 제1 실시예에서, 상술된 바와 같은 구성이 채용된다. 따라서, 출력 전력의 전압이 약 0.5V 만큼 낮은 1셀 태양 전지를 사용함으로써도, 관련된 출력 전력을 약 1.5V의 전압의 전력으로 변환할 수 있어, 이 변환 전력으로 부하 회로가 동작될 수 있다. 부하 회로는 변환된 전력을 사용하여 동작될 수 있다.

또한, 상술된 CP 승압 회로의 출력 전력을 상술된 커패시터에 충전하는 경우, PMOS 트랜지스터(207)에 의하여 커패시터와 SWR 승압 회로 또는 부하 회로로의 접속을 분리할 수 있다. 이러한 방식으로, CP 승압 회로의 출력 전력을 SWR 승압 회로 또는 부하 회로의 전력 소비를 초과하는 전력으로 설정하지 않더라도, 커패시 터의 전압을 SWR 승압 회로가 기동할 수 있는 전압까지 상승시킬 수 있다. 따라서, CP 승압 회로의 출력 전력 능력을 상당한 정도로 작게 할 수 있어, CP 승압 회로의 승압 커패시터를 칩 내에 통합시킬 수 있다. 따라서, 외부 부품이 거의 없고, 실장 면적이 상당히 작은 CP 승압 회로를 구현할 수 있다. 그 결과, 본 발명의 제1 실시예에 따른 전자 기기는 상당히 소형이 된다.

(제2 실시예)

도 7은 본 발명의 전자 기기의 제2 실시예를 도시하는 개략 회로 블록도이다.

이하에, 본 발명의 전자 기기의 제2 실시예를 도 7에 기초하여 설명한다.

제2 실시예의 구성은 다음과 같다. 우선, 도 2에 도시된 제1 실시예의 구성에, 제2 전압 검출 회로(706), 제1 쇼트키 다이오드(731), 및 제2 쇼트키 다이오드(732)가 부가된다. 그 다음, 도 2에 도시되는 CP 승압 회로(202) 대신에, 정지 신호 입력 단자(725)에 입력되는 신호에 응답하여, 전자 기기가 동작되어야 하는 지의 여부를 선택할 수 있는 기능을 가지는 ENCP 승압 회로(702)를 사용한다. 도 7에 도시된 바와 같이, 전자 기기는 다음과 같이 구성된다. 제2 전압 검출 회로(706)의 전압 모니터 단자(730)는, SWR 승압 회로(203)의 출력 단자(227)와 부하 회로(104)의 전원 단자(128)에 접속된다. 제2 전압 검출 회로(706)의 신호 출력 단자(729)는 ENCP 승압 회로(702)의 정지 신호 입력 단자(725)에 접속된다. 제1 쇼트키 다이오드(731)는, PMOS(207)의 드레인과 SWR 승압 회로(203)의 전원 단자(226)과의 사이에 설치되므로, PM0S(207)의 드레인으로부터 SWR 승압 회로(203)의 전원 단자(226)로의 방향이 순방향이 된다. 제2 쇼트키 다이오드(732)는, SWR 승압 회로(203)의 전원 단자(226)와 SWR 승압 회로(203)의 출력 단자(227)의 사이에 설치되므로, SWR 승압 회로(203)의 출력 단자(227)로부터 SWR 승압 회로(203)의 전원 단자(226)로의 방향이 순방향이 된다.

상술된 바와 같은 구성에 의해, 본 발명의 제2 실시예에서는, 본 발명의 제1 실시예의 상술된 특징에 부가하여, 제2 전압 검출 회로(706)가 SWR 승압 회로(203)의 출력 단자(227)의 전압과 부하 회로(104)의 전원 단자의 전압을 모니터한다. 원하는 전압의 전력이 발생했다고 판단하면, ENCP 승압 회로(702)의 정지 신호 입력 단자(725)에 정지 신호가 출력되어, ENCP 승압 회로(702)의 동작을 정지시킬 수 있다. 따라서, 본 발명의 제2 실시예에서는, SWR 승압 회로(203)가 기동한 후에는, ENCP 승압 회로(702)의 동작을 정지할 수 있고, 따라서 그 만큼, 본 발명의 제1 실시예에서보다 본 발명의 제2 실시예에서 1셀 태양 전지(201)의 전력을 더욱 효율적으로 이용할 수 있다. 또한, 제1 쇼트키 다이오드(731)에 의해, SWR 승압 회로(203)의 기동 후의 출력 단자(227)의 전압을, ENCP 승압 회로(702)의 항복 전압인 약 3V보다 높게 설정한다. SWR 승압 회로(203)의 출력 단자(227)의 전압이 3.0V 이상이 되더라도, ENCP 승압 회로(702)의 출력 단자(724)에 인가되는 전압을 3.0V 이하로 저하시킬 수 있다. 따라서, 본 발명의 제1 실시예에서보다 본 발명의 제2 실시예에서, SWR 승압 회로(203)의 출력 전압을 높일 수 있다. 따라서, 보다 높은 동작 전압의 부하 회로(l04)를 구동할 수 있다. 또, 제2 쇼트키 다이오드(732)에 의하여 PMOS(207)가 온하여, 커패시터(l05)의 전력이, SWR 승압 회로(203) 의 기동에 사용될 때, 커패시터(105)의 전력은, SWR 승압 회로(203)의 전원 단자(226)에만 공급되고, SWR 승압 회로(203)의 출력 단자(227)와 부하 회로(104)의 전원 단자(128)에는 공급되지 않는다. 따라서, 부하 회로(104)의 전류 소비가 크고, SWR 승압 회로(203)의 출력 단자(227)에 부착할 필요가 있는 출력 평활 커패시터의 커패시턴스값이 큰 경우에도, 커패시터(105)의 축전 전력을 증가시키지 않고 SWR 승압 회로(203)를 기동할 수 있다. 따라서, SWR 승압 회로(203)의 출력 평활 커패시턴스가 크고, 부하 회로(104)의 전력 소비가 크더라도, 커패시터(105)에 저장된 전력량을 본 발명의 제1 실시예에서보다 본 발명의 제2 실시예에서 더 작게 할 수 있다. 따라서, SWR 승압 회로(203)를 기동하는데 필요한 시간을 단축할 수 있다.

구체적으로, 상술한 바와 같이, 본 발명의 제1 실시예에서 보다는 본 발명의 제2 실시예에서, 전원으로서의 1셀 태양 전지의 전력이 더욱 효율적으로 이용될 수 있고, 동작 전압이 더 높은 부하 회로가 구동될 수 있으며, 또한 1셀 태양 전지에 의한 발전의 개시로부터 부하 회로의 구동까지의 시간이 짧아질 수 있다.

본 발명의 제2 실시예에서는 정류 소자로서 쇼트키 다이오드를 사용하는 경우에 대한 설명을 일례로서 행하였지만, 정류 기능을 갖는 한 어떠한 소자라도 사용할 수 있음은 말할 필요도 없다는 것을 유의한다.

도 8은 도 7에 도시되는 본 발명의 제2 실시예에서의 ENCP 승압 회로(702)의 개략 회로도이다. ENCP 승압 회로(702)의 구성은 도 3에 도시된 CP 승압 회로(202)의 회로도와 거의 같고, 발진 회로(320)가 EN 발진 회로(820)으로 대체되어 있고, 정지 신호 입력 단자(725)가 새롭게 제공되어 EN 발진 회로(820)의 EN 단자 (822)에 접속되어 있는 점만이 상이하다.

상술한 구성에 의해, 도 3에 도시된 CP 승압 회로(202)의 기능에 부가하여, 정지 신호 입력 단자(725)로부터 입력된 신호에 응답하여 ENCP 승압 회로(202)의 동작을 정지시키는 기능을 부가하는 것이 가능하다. 도 9는 도 7에 도시되는 본 발명의 제2 실시예에서의 제2 전압 검출 회로(706)의 개략 회로도이다. 제2 전압 검출 회로(706)의 구성은 도 5에 도시된 전압 검출 회로(106)와 거의 같고, 저항(503)과 NMOS 트랜지스터(504)가 분리되어 있으며, 저항(502)과 저항(503)의 접속부가 GND 단자에 접속되어 있는 점이 상이하다.

상술한 구성에 의해, 통상의 전압 검출 회로는 도 5에 도시된 전압 검출 회로(106)에 제공되는 전압 검출을 위한 히스테리시스가 소거된 상태로 실현될 수 있다.

(제3 실시예)

도 10은 본 발명의 전자 기기의 제3 실시예를 도시하는 개략적인 회로 블록도이다.

이하 도 10에 기초하여 본 발명의 전자 기기의 제3 실시예를 설명한다.

제3 실시예의 구성은 아래와 같다. 먼저, 도 7에 도시된 제2 실시예의 구성에, 스위칭 소자로서의 NMOS 트랜지스터(1002), 인버터 회로(1003), 및 SWR 승압 회로(203)와 ENCP 승압 회로(702)에서 전원으로부터의 전력의 소비를 정지시키는 신호로서 입력 정지 신호를 부하 회로(1004)에 출력하는 기능이 부가된다. 또한, 제2 실시예의 구성에 입력 정지 신호를 출력하는 입력 정지 신호 출력 단자(1004) 가 부가되고, 전원으로서 1셀 태양 전지(201) 대신에 1셀 연료 전지(1001)가 제공된다. 제3 실시예의 전자 기기는 아래와 같이 구성된다. 1셀 연료 전지(1001)의 출력 단자(1021)는 ENCP 승압 회로(702)의 입력 단자(222) 및 전원 단자(223)와 NMOS(1002)의 드레인에 접속된다. NMOS(1002)의 소스는 SWR 승압 회로(203)의 입력 단자(225)에 접속된다. 부하 회로(104)의 입력 정지 신호 출력 단자(1004)는 ENCP 승압 회로(702)의 정지 신호 입력 단자(725), 제 2 전압 검출 회로(706)의 신호 출력 단자(729), 및 인버터 회로(1003)의 입력 단자에 접속된다. 인버터 회로(1003)의 출력 단자는 NMOS(1002)의 게이트에 접속되고, 인버터 회로(1003)의 전원은 SWR 승압 회로(203)의 전원과 공통이다. 잔여 구성은, 도 7에 도시된, 본 발명의 제2 실시예와 동일하다. 이러한 구성에서는, 제2 전압 검출 회로(706)의 신호 출력 단자(729)에서 출력된 신호 보다 부하 회로(104)의 입력 정지 신호 출력 단자(1004)에서 출력된 입력 정지 신호에 보다 높은 우선권이 부여되는 점을 유의한다.

다음에, 위에서 이미 설명된 바와 같은 실시예의 동작에 부가하여, 다음의 동작이 실행된다. 1셀 연료 전지(1001)로부터 ENCP 승압 회로(702) 및 SWR 승압 회로(203)로의 전력 공급을 정지하는 경우에는, 부하 회로(104)의 전원 단자(128)의 전압과 같은 전압인 "하이" 전압이 부하 회로(104)의 입력 정지 신호 출력 단자(1004)에서 출력되고, 이 "하이" 신호에 따라 ENCP 승압 회로(702)가 자신의 동작을 정지하며, 인버터 회로(1003)의 출력 단자는 GND 단자(108)의 전압과 같은 전압인 "로우" 전압을 출력한다. 따라서, NMOS 트랜지스터(1002)가 오프하도록 동작된다. 한편, 1셀 연료 전지(1001)로부터 ENCP 승압 회로(702) 및 SWR 승압 회로 (203)로의 전력 공급을 정지하지 않은 경우에는, GND 단자(108)의 전압과 같은 전압인 "로우" 전압이 부하 회로(104)의 입력 정지 신호 출력 단자(1004)에서 출력되고, 이 "로우" 전압에서 ENCP 승압 회로(702)가 동작을 계속하며, 인버터 회로(1003)의 출력 단자는 SWR 승압 회로(203)의 전원 단자(226)의 전압과 같은 "하이" 전압을 출력한다. 따라서, NMOS 트랜지스터(1002)는 온하도록 동작된다.

구체적으로, 도 10에 도시된, 본 발명의 제3 실시예에서는, 상술한 구성이 채용된다. 따라서, 전원으로부터의 전력을 ENCP 승압 회로(702) 및 SWR 승압 회로(203)로 공급할지의 여부를 부하 회로(104)가 제어하는 것이 가능하다는 특징이, 도 7에 도시된, 본 발명의 제2 실시예의 특징에 부가될 수 있다. 따라서, 본 발명의 제3 실시예에서는, 부하 회로 등에 전력을 공급할 필요가 없을 때 전원으로부터의 전력이 ENCP 승압 회로 및 SWR 승압 회로에서 소비되지 않는다는 특징이 본 발명의 제2 실시예의 특징에 부가된다. 따라서, 본 발명의 제3 실시예에서는, 연료 전지 및 전기 이중층 커패시터와 같이 전력이 제한된 전원을 사용하는 경우에, 부하 회로가 장시간 작동하는 것이 가능하다는 특징과, 전원이 연료 전지일 때 연료 공급시 소비 전력이 최소화될 수 있어 내구성을 향상시킨다는 특징이 본 발명의 제2 실시예의 특징에 부가될 수 있다.

또한, 인버터 회로(1003)의 전원은 SWR 승압 회로(203)의 전원 단자(226)와 공통이다. 이러한 방식으로, 연료 전지(1001)에서 전력이 공급되지 않는 상태에서, 부하 회로(104)에 승압된 전력이 공급되지 않는 상태로부터, 연료 전지(1001)로부터 전력이 공급될 때, 승압된 전력이 확실히 발생되어, 부하 회로(104)를 동작 가능하게 한다. 이는 또한 본 발명의 제3 실시예의 특징들 중 하나이다. 이는, 오프리크(off-leak) 전류를 작게 하기 위해서 NMOS 트랜지스터(1002)의 임계전압이 높으므로, 1셀 연료 전지(1001) 등으로부터 공급되는 전력은, 그 전압이 너무 낮아서, NMOS 트랜지스터가 온될 수 없기 때문이다. 따라서, ENCP 승압 회로(702) 또는 SWR 승압 회로로부터의 승압된 전력의 전압에서 NMOS 트랜지스터(1002)를 온할 필요가 있다. 또한, ENCP 승압 회로(702)의 출력 단자(224), SWR 승압 회로(203)의 출력 단자(227) 및 SWR 승압 회로(203)의 전원 단자(226) 중의 어느 하나로부터 인버터 회로(1003)의 전원을 취할 필요가 있다. 그러나, 인버터 회로(1003)의 전원을 ENCP 승압 회로(702)의 출력 단자(224)와 공통으로 하는 경우에는, SWR 승압 회로(203)로부터 승압된 전력이 출력되는 시점에서 ENCP 승압 회로(702)가 정지된다. 따라서, ENCP 승압 회로(702)의 출력 단자(224)로부터 승압된 전력이 출력되지 않고, NMOS 트랜지스터(1002)가 오프된다. NMOS 트랜지스터(1002)가 오프되어 있는 동안에는 SWR 승압 회로(203)로부터 승압된 전력이 발생되지 않고, 따라서, 부하 회로(104)의 동작이 정지된 상태를 유지한다. 또한, 인버터 회로(1003)의 전원을 SWR 승압 회로(203)의 출력 단자(227)와 공통으로 하는 경우에, SWR 승압 회로(203)의 출력 단자(227)에서 승압된 전력이 발생되지 않으면, NMOS 트랜지스터(1002)가 실패없이 오프된다. NMOS 트랜지스터(1002)가 오프되면, SWR 승압 회로(203)의 출력 단자(227)에서 승압된 전압이 생성되지 않는다. 따라서, SWR 승압 회로(203)의 출력 단자(227)에서 승압된 전력이 영구히 발생되지 않고, 부하 회로는 또한 비작동 상태로 유지된다. 이와 관련하여, 인버터 회로(1003)의 전원이 SWR 승압 회로(203)의 전원 단자(226)의 전원과 공통이면, 먼저, ENCP 승압 회로(702)의 승압된 전력이 SWR 승압 회로(203)의 전원 단자(226)로 공급되는 시점에서 NMOS 트랜지스터(1002)가 온된다. 이러한 방식으로, SWR 승압 회로(203)로부터 승압된 전력이 발생되고, 이 승압된 전력은 쇼트키 다이오드(732)를 통해 SWR 승압 회로(203)의 전원 단자(226)에 공급된다. 따라서, NMOS 트랜지스터(1002)는 승압된 전력을 사용하여 온된 상태를 유지할 수 있다. 그 결과, 부하 회로(104)는 동작을 개시할 수 있고, 그 후 동작을 계속할 수 있다.

또한, 부하 회로(104)의 입력 정지 신호 출력 단자(1004)로부터 출력된 전압이 GND 단자(108)의 전압과 같은 "로우" 전압일 때, ENCP 승압 회로(702)가 동작하고, NMOS 트랜지스터(1002)가 온되는 구성이 채용된다. 또, 연료 전지(1001)로부터 전력이 공급되지 않는 상태에서 부하 회로(104)에 승압된 전력이 공급되지 않은 상태로부터 연료 전지(1001)로부터 전력이 공급될 때, 승압된 전력이 확실히 발생되어, 부하 회로(104)를 동작 가능하게 한다. 이는 또한 본 발명의 제3 실시예의 특징 중 하나이다. 이는, 반대의 경우에, 전원으로서의 연료 전지(1001)로부터 원하는 전력이 출력되더라도, 외부로부터 부하 회로(104)에 전력이 공급되지 않으면 각 승압 회로가 동작될 수 없으므로, 승압된 전력이 얻어질 수 없고, 부하 회로(104)가 동작할 수 없기 때문이다. 구체적으로, 그 이유는 다음과 같다. 부하 회로(104)에 전력이 공급되지 않으면, 부하 회로(104)가 동작되더라도, 부하 회로(104)의 입력 정지 신호 출력 단자(1004)로부터 출력된 전압이 GND 단자(108)의 전압과 같은 "로우" 전압이 된다. 그 다음, ENCP 승압 회로(702)가 정지된 상태에 이르게 되고, NMOS 트랜지스터(1002)가 또한 오프 상태에 이르게 된다. 따라서, 아무리 기다려도 부하 회로(104)에 전력이 공급되지 않아, 부하 회로(104)는 동작될 수 없다.

또한, NMOS 트랜지스터(1002)용으로, PMOS 트랜지스터가 사용되지는 않는다. PMOS 트랜지스터에 관하여, 저전압의 전력을 공급하기 위해서, 그 게이트 전압을 음(-)으로 승압하는 회로를 부가하거나 오프리크(off-leak)가 증가하더라도 임계값의 절대값을 저하시키는 것이 필요하다. 이와 관련하여, 회로 규모를 증가시키거나 1셀 연료 전지의 전력의 이용 효율 저하를 허용할 필요가 있다. 이에 반해, NMOS 트랜지스터(1002)용으로, 회로 규모가 증가하지 않고 1셀 연료 전지의 전력 이용 효율이 저하되지 않는 NMOS 트랜지스터가 사용된다. 또한, NMOS 트랜지스터(1002)내의 1셀 연료 전지(1001)의 전력 공급 제어는 ENCP 승압 회로(702) 및 SWR 승압 회로(203)의 양 승압 회로로의 공급이 아니라 SWR 승압 회로(203)만으로의 공급이다. 이러한 방식으로, 양 승압 회로가 승압된 전력을 발생하지 않은 상태에서도 부하 회로(104)가 확실히 동작될 수 있도록 하고, 이는 본 발명의 제3 실시예의 또 다른 특징이다.

본 발명의 전원은 각 실시예에서 설명한 것에 제한되는 것은 아님을 유의한다. 전원이 일반적인 승압 회로에 의해 일반적인 부하 회로가 동작될 수 있는 승압 전력으로 변환될 수 없는 입력 전압의 전력만을 발생하는 것일지라도, 관련된 전원이 본 발명의 각 실시예의 전원으로 사용되는 경우, 전원은 부하 회로를 동작시킬 수 있음은 말할 필요도 없다.

또한, 본 발명의 상술한 각 실시예의 구성은 부하 회로가 낮은 입력 전압에서 동작되는 특징을 생성하기 위한 것임은 말할 필요도 없다. 다른 구성들이 기동 전압이 낮은 SWR 승압 회로를 기동 및 동작시키기 위한 구성을 포함하는 경우, 그 구성은 본 발명의 각 실시예에 포함되며, 구성의 나머지 부분이 상이할지라도, 그 나머지 부분이 관련 구성에 부가된다. 이러한 방식으로, 상술한 바와 같이, 부하 회로가 낮은 입력 전압에서 동작될 수 있는 특징과 다른 특징을 부가할 수 있게 된다.

이상 설명한 바와 같이, 본 발명에 의하면, 제1 승압 회로의 제1 승압 전력으로 커패시터를 충전하는 경우, 본 발명의 전자 기기는 스위칭 소자를 이용하여 제2 승압 회로와 부하 회로로부터 커패시터를 분리할 수 있다. 따라서, 스위칭 소자가 제공되지 않는 종래 기술의 전자 기기와 비교해서, 제2 승압 회로 및 부하 회로의 소비 전력 이상의 능력으로 제1 승압 회로의 능력을 설정할 필요가 없으며, 제1 승압 회로의 능력은 상당히 감소될 수 있다. 제1 승압 회로의 능력이 떨어지지 않는 경우, 제2 승압 회로와 부하 회로의 소비 전력 없이 커패시터에 대한 충전 속도가 개선될 수 있다. 따라서, 전원으로부터의 전력 공급으로부터 제2 승압 회로의 기동까지의 시간은 단축될 수 있다. 그러므로, 종래의 전자 기기의 문제점인 제1 승압 회로의 능력을 떨어트리지 않고는 실장 면적 및 비용을 저하할 수 없다는 문제와, 전원의 전력이 공급되고 나서부터 전력을 이용하여 부하 회로가 동작할 때 까지의 시간이 길다는 문제를, 본원 발명의 전자 기기는 해결할 수 있다.

Claims

전력을 공급하는 전원;

상기 전원으로부터의 전력으로 기동되는 제1 승압 회로;

상기 제1 승압 회로의 전력을 저장하는 커패시터;

상기 커패시터내의 전력으로 기동되는 제2 승압 회로;

상기 제 2 승압 회로의 전력으로 동작하는 부하 회로;

상기 커패시터의 전압을 검출하는 전압 검출 회로; 및

전압 검출 신호에 의해 제어되는 스위칭 소자를 포함하고,

상기 커패시터의 전압이 소정 전압 이상이라고 판단할 때, 상기 전압 검출 회로는 상기 스위칭 소자를 온시키고 커패시터의 전력으로 제2 승압 회로를 기동시키며, 상기 커패시터의 전압이 소정 전압 미만이라고 판단할 때, 상기 전압 검출 회로는 상기 스위칭 소자를 오프시킴으로써 상기 커패시터가 상기 제2 승압 회로에 연결되는 것을 차단하고,

상기 스위칭 소자는 상기 제2 승압 회로의 기동이 종료될 때까지 온되어 있고,

상기 제1 승압 회로는 상기 제2 승압 회로가 기동된 후에 그 동작을 정지하는, 전자 기기.
삭제
삭제
제1항에 있어서, 상기 전압 검출 회로는 히스테리시스를 갖는, 전자 기기.
제1항에 있어서, 상기 제1 승압 회로는 커패시터를 사용하여 승압 모드를 채용하는, 전자 기기.
제1항에 있어서, 상기 제1 승압 회로는 SOI 웨이퍼 및 승압 커패시터를 사용하는 완전 공핍 N채널형 MOSFET으로 형성되는, 전자 기기.
제1항에 있어서, 상기 스위칭 소자는 MOS 전계 효과 트랜지스터를 포함하는, 전자 기기.
제1항에 있어서, 상기 전원은 1셀 태양 전지, 1셀 연료 전지, 전기 이중층 커패시터와 같은 커패시터, 및 제벡 효과를 사용하는 열발전 소자 중 어느 하나인, 전자 기기.