JP3691421B2 - スイッチドキャパシタ型安定化電源回路 - Google Patents
スイッチドキャパシタ型安定化電源回路 Download PDFInfo
- Publication number
- JP3691421B2 JP3691421B2 JP2001298065A JP2001298065A JP3691421B2 JP 3691421 B2 JP3691421 B2 JP 3691421B2 JP 2001298065 A JP2001298065 A JP 2001298065A JP 2001298065 A JP2001298065 A JP 2001298065A JP 3691421 B2 JP3691421 B2 JP 3691421B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- circuit
- input
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、キャパシタの前後にスイッチング素子を設け、前記キャパシタおよび入力直流電源の直並列を切換えることによって昇圧動作を行うスイッチドキャパシタ型安定化電源回路に関し、特に前記入力直流電源として電池を用いるものに関する。
【０００２】
【従来の技術】
図５は、典型的な従来技術のスイッチドキャパシタ型の安定化電源回路１の電気的構成を示すブロック図である。この安定化電源回路１は、大略的に、制御回路チップ２に、昇圧用のコンデンサｃ１、入力平滑用のコンデンサｃ２、出力平滑用のコンデンサｃ３および出力電圧帰還用の分圧抵抗ｒ１，ｒ２が外付けされて構成されている。
【０００３】
この安定化電源回路１では、昇圧用のコンデンサは参照符ｃ１で示す１段のみの構成で、制御回路チップ２内には、そのコンデンサｃ１の前後に一対のスイッチｓ１，ｓ２；ｓ３，ｓ４が設けられている。対を成すスイッチｓ１，ｓ２およびスイッチｓ３，ｓ４は、制御回路３によってそれぞれ連動してＯＮ／ＯＦＦ制御され、かつスイッチｓ１，ｓ２とスイッチｓ３，ｓ４とは、相反動作を行うように制御される。
【０００４】
電池からの入力直流電圧ｖｉｎは、前記コンデンサｃ２で平滑化された後、充電期間に、前記スイッチｓ１，ｓ２がＯＮとなってコンデンサｃ１に与えられ、該コンデンサｃ１が前記電圧ｖｉｎに充電される。放電期間には、前記スイッチｓ３，ｓ４がＯＮとなって、入力直流電圧ｖｉｎとコンデンサｃ１の充電電圧ｖｉｎとが加算されて、２ｖｉｎの電圧がコンデンサｃ３に与えられ、平滑化されて、出力電圧ｖｏとして出力される。こうして、倍電圧への昇圧動作が行われる。
【０００５】
前記出力電圧ｖｏを分圧抵抗ｒ１，ｒ２で分圧したフィードバック電圧ｖａｄｊと、基準電圧源４からの基準電圧ｖｒｅｆとがヒステリシスコンパレータ５において比較され、その結果が前記制御回路３に入力される。制御回路３は、ヒステリシスコンパレータ５での比較結果に応じて、フィードバック電圧ｖａｄｊが基準電圧ｖｒｅｆに達するまでは前記スイッチｓ１，ｓ２；ｓ３，ｓ４にスイッチング動作を行わせ、基準電圧ｖｒｅｆに達するとスイッチング動作を停止させ、こうして負荷に対応して出力電圧ｖｏが一定に保持される。
【０００６】
【発明が解決しようとする課題】
上述のように構成される安定化電源回路１では、スイッチング動作を制御する制御回路３およびヒステリシスコンパレータ５には、入力直流電圧ｖｉｎを電源として、定電圧回路６から電源供給が行われる。したがって、前記電池入力の場合、電池電圧が低下し、制御回路３等の動作電圧以下になると、制御が不調になり、スイッチｓ１〜ｓ４を構成するスイッチング素子のＯＮ抵抗が増加するなどして、出力電圧ｖｏが低下するという問題がある。
【０００７】
本発明の目的は、入力直流電圧が低下しても、正常な昇圧動作を行うことができるスイッチドキャパシタ型安定化電源回路を提供することである。
【０００８】
【課題を解決するための手段】
本発明のスイッチドキャパシタ型安定化電源回路は、キャパシタの前後にスイッチング素子を設け、制御部が前記スイッチング素子のスイッチングを制御し、前記キャパシタおよび入力直流電源の直並列を切換えることによって昇圧動作を行うようにしたスイッチドキャパシタ型安定化電源回路において、前記制御部に電源供給する定電圧回路と、前記定電圧回路に供給する電圧を、入力直流電圧の立上がり時には該入力直流電圧とし、出力電圧が立上がった後は該出力電圧とし、前記出力電圧が予め定めるレベルよりも高いときには遮断するように切換える切換手段とを含むことを特徴とする。
【０００９】
上記の構成によれば、入力直流電圧が制御部の動作電圧以上の状態で、一旦昇圧動作が開始されると、入力直流電圧が低下しても、制御部への電源電圧は昇圧された出力電圧に切換えられているので、該制御部の動作電圧以上に維持されており、正常な昇圧動作を行うことができる。
【００１０】
また、出力電圧が予め定めるレベルよりも高いときには、負荷が軽く、スイッチドキャパシタによる昇圧動作を停止しても支障がないことから、定電圧回路への電源供給を遮断し、制御部の動作を停止させるので、低消費電力化を図ることができる。
【００１１】
さらにまた、本発明のスイッチドキャパシタ型安定化電源回路は、前記入力直流電圧の立上がり時に前記定電圧回路に供給する電圧を昇圧する昇圧回路をさらに備えることを特徴とする。
【００１２】
上記の構成によれば、前記入力直流電圧が制御部の動作電圧以下の状態でも、制御部にはその動作電圧以上の電圧を供給することができ、前記制御部の動作電圧以下の状態からでも正常な昇圧動作を行うことができる。
【００１３】
また、本発明のスイッチドキャパシタ型安定化電源回路は、前記昇圧回路に供給する電圧を、前記出力電圧が立上がった後は遮断する昇圧停止手段をさらに備えることを特徴とする。
【００１４】
上記の構成によれば、出力電圧が立上がった後は前述のように制御部へは該出力電圧から電源供給されるので、不要な昇圧回路の動作を停止させ、低消費電力化を図ることができる。
【００１５】
さらにまた、本発明のスイッチドキャパシタ型安定化電源回路は、前記昇圧停止手段を、出力電圧の安定化のために該出力電圧を制御部にフィードバックするフィードバック用コンパレータとすることを特徴とする。
【００１６】
上記の構成によれば、前記昇圧停止手段としてフィードバック用コンパレータを兼用するので、回路を簡素化することができる。
【００１７】
【発明の実施の形態】
本発明の参考形態について、図１に基づいて説明すれば、以下のとおりである。
【００１８】
図１は、本発明の参考形態のスイッチドキャパシタ型の安定化電源回路１１の電気的構成を示すブロック図である。この安定化電源回路１１は、大略的に、制御回路チップ１２に、昇圧用のコンデンサＣ１、入力平滑用のコンデンサＣ２、出力平滑用のコンデンサＣ３および出力電圧帰還用の分圧抵抗Ｒ１，Ｒ２が外付けされて構成されている。
【００１９】
この安定化電源回路１１では、昇圧用のコンデンサは、参照符Ｃ１で示す１段のみの構成で例示しているけれども、入力直流電圧Ｖｉｎと所望とする出力電圧Ｖｏとの関係に応じて、さらに多段に構成されてもよいことは言うまでもない。制御回路チップ１２内には、前記コンデンサＣ１の前後に一対のスイッチＳ１，Ｓ２；Ｓ３，Ｓ４が設けられている。対を成すスイッチＳ１，Ｓ２およびスイッチＳ３，Ｓ４は、制御回路１３によってそれぞれ連動してＯＮ／ＯＦＦ制御され、かつスイッチＳ１，Ｓ２とスイッチＳ３，Ｓ４とは、相反動作を行うように制御される。
【００２０】
電池からの入力直流電圧Ｖｉｎは、前記コンデンサＣ２で平滑化された後、充電期間に、前記スイッチＳ１，Ｓ２がＯＮとなってコンデンサＣ１に与えられ、該コンデンサＣ１が前記電圧Ｖｉｎに充電される。放電期間には、前記スイッチＳ３，Ｓ４がＯＮとなって、入力直流電圧ＶｉｎとコンデンサＣ１の充電電圧Ｖｉｎとが加算されて、２Ｖｉｎの電圧がコンデンサＣ３に与えられ、平滑化されて、出力電圧Ｖｏとして出力される。こうして、倍電圧への昇圧動作が行われる。
【００２１】
前記出力電圧Ｖｏを分圧抵抗Ｒ１，Ｒ２で分圧したフィードバック電圧Ｖａｄｊと、基準電圧源１４からの基準電圧Ｖｒｅｆとがヒステリシスコンパレータ１５において比較され、その結果が前記制御回路１３に入力される。制御回路１３は、ヒステリシスコンパレータ１５での比較結果に応じて、フィードバック電圧Ｖａｄｊが基準電圧Ｖｒｅｆに達するまでは前記スイッチＳ１，Ｓ２；Ｓ３，Ｓ４にスイッチング動作を行わせ、基準電圧Ｖｒｅｆに達するとスイッチング動作を停止させ、出力電圧Ｖｏが低下すると再びスイッチング動作を行わせ、このような動作を繰返すことで、負荷に対応して出力電圧ｖｏが一定に保持される。
【００２２】
注目すべきは、この安定化電源回路１１では、スイッチング動作を制御する制御回路１３およびヒステリシスコンパレータ１５には、前記入力直流電圧Ｖｉｎの立上がり時には該入力直流電圧Ｖｉｎから電源供給が行われ、出力電圧Ｖｏが立上がった後は該出力電圧Ｖｏから電源供給が行われることである。
【００２３】
このため、先ずヒステリシスコンパレータ１５の電源として、前記入力直流電圧ＶｉｎがダイオードＤ１を介して与えられ、またダイオードＤ１のカソード側には前記出力電圧Ｖｏが与えられる。したがって、出力電圧Ｖｏが０または極めて小さい入力直流電圧Ｖｉｎの立上がり時には、ダイオードＤ１がＯＮして該入力直流電圧Ｖｉｎによって電源供給が行われ、出力電圧Ｖｏが立上がり、Ｖｏ＞Ｖｉｎ＋ＶＦ（ＶＦはダイオードＤ１の順方向電圧）となった後は、前記ダイオードＤ１がＯＦＦして該出力電圧Ｖｏから電源供給が行わる。こうして、先ずダイオードＤ１によって、ヒステリシスコンパレータ１５の電源が自動的に切換えられる。
【００２４】
次に、前記制御回路１３に電源供給を行う定電圧回路１６には、スイッチＳ５によって、前記入力直流電圧Ｖｉｎと出力電圧Ｖｏとが選択的に切換えられて与えられる。前記スイッチＳ５は、前述のように出力電圧Ｖｏを安定させるために該出力電圧Ｖｏの情報を制御回路１３にフィードバックするヒステリシスコンパレータ１５の出力によって切換えられ、定電圧回路１６に、前記フィードバック電圧Ｖａｄｊが基準電圧Ｖｒｅｆに達するまでは前記入力直流電圧Ｖｉｎを与え、基準電圧Ｖｒｅｆに達すると出力電圧Ｖｏを与える。
【００２５】
したがって、入力直流電圧Ｖｉｎが制御回路１３の動作電圧以上の状態で、一旦昇圧動作が開始されると、前記入力直流電圧Ｖｉｎが低下しても、制御回路１３への電源電圧は昇圧された出力電圧Ｖｏに切換えられているので、該制御回路１３の動作電圧以上に維持されており、正常な昇圧動作を行うことができる。
【００２６】
また、先ず簡易にダイオードＤ１によってヒステリシスコンパレータ１５への電源の切換えを行い、スイッチＳ１〜Ｓ４のスイッチング動作を制御し、電圧精度の高い切換えを行う必要のある制御回路１３への電源の切換えには、ヒステリシスコンパレータ１５の信号を兼用するので、回路を簡素化することができる。
【００２７】
本発明の実施の第１の形態について、図２に基づいて説明すれば、以下のとおりである。
【００２８】
図２は、本発明の実施の第１の形態のスイッチドキャパシタ型の安定化電源回路２１の電気的構成を示すブロック図である。この安定化電源回路２１は、前述の安定化電源回路１１に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。注目すべきは、この安定化電源回路２１では、制御回路チップ２２において、前述のスイッチＳ５が、非導通状態を含むスイッチＳ２５に変更され、これに対応して、ヒステリシスコンパレータ２５が用いられることである。
【００２９】
前記ヒステリシスコンパレータ２５は、スイッチＳ２５を、前述のように、フィードバック電圧Ｖａｄｊが基準電圧Ｖｒｅｆに達するまでは前記入力直流電圧Ｖｉｎ側に切換え、基準電圧Ｖｒｅｆに達すると出力電圧Ｖｏ側に切換えるとともに、フィードバック電圧Ｖａｄｊが基準電圧Ｖｒｅｆよりも予め定めるレベル以上高いときには、非導通状態とする。
【００３０】
したがって、負荷が軽く、出力電圧Ｖｏが予め定めるレベルよりも高いときには、昇圧動作を停止しても支障がないことから、その状態では定電圧回路１６への電源供給を遮断し、制御回路１３の動作を停止させる。これによって、低消費電力化を図ることができる。
【００３１】
本発明の実施の第２の形態について、図３および図４に基づいて説明すれば、以下のとおりである。
【００３２】
図３は、本発明の実施の第２の形態のスイッチドキャパシタ型の安定化電源回路３１の電気的構成を示すブロック図である。この安定化電源回路３１は、前述の安定化電源回路２１に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。注目すべきは、この安定化電源回路３１では、制御回路チップ３２には、前記入力直流電圧Ｖｉｎを昇圧する昇圧回路３６が設けられるとともに、この昇圧回路３６への入力側にスイッチＳ３６が設けられることである。
【００３３】
ヒステリシスコンパレータ３５は、前述のように、スイッチＳ２５の切換え制御を行うとともに、前記スイッチＳ３６の切換え制御も行う。そして、このヒステリシスコンパレータ３５は、前記定電圧回路１６を介する前記昇圧回路３６の出力電圧または出力電圧Ｖｏによって電源供給される。
【００３４】
したがって、ヒステリシスコンパレータ３５は、電源の入力がないときには、スイッチＳ３６をＯＮしており、かつスイッチＳ２５を昇圧回路３６側に導通している。そして、入力直流電圧Ｖｉｎが立上がり、前記昇圧回路３６から定電圧回路１６を介して電源供給が行われると動作を開始し、フィードバック電圧Ｖａｄｊが基準電圧Ｖｒｅｆに達するまではスイッチＳ２５を前記入力直流電圧Ｖｉｎ側で保持するとともに、スイッチＳ３６をＯＮし続け、基準電圧Ｖｒｅｆに達するとスイッチＳ２５を出力電圧Ｖｏ側に切換えるとともに、スイッチＳ３６をＯＦＦする。その後、フィードバック電圧Ｖａｄｊが基準電圧Ｖｒｅｆよりも予め定めるレベル以上高くなると、スイッチＳ２５を非導通状態とする。
【００３５】
図４は、前記昇圧回路３６の一構成例を具体的に示すブロック図である。この昇圧回路３６は、スイッチング方式の昇圧回路で、前記入力直流電圧Ｖｉｎの電源４１に対して、コイルＬ１およびスイッチング素子Ｑ１の直列回路を接続し、スイッチング素子Ｑ１のＯＮ時にコイルＬ１に蓄積したエネルギを、スイッチング素子Ｑ１のＯＦＦ時にダイオードＤ１１を介して取出し、平滑コンデンサＣ１１で平滑化して前記定電圧回路１６へ出力する動作を繰返すことによって昇圧を行う。
【００３６】
前記平滑コンデンサＣ１１の出力電圧Ｖｏｃは、分圧抵抗Ｒ１１，Ｒ１２によって分圧されて誤差増幅器４２に入力され、誤差増幅器４２は、基準電圧源４３からの基準電圧Ｖｒとの差に対応した電圧を出力する。前記誤差増幅器４２からの出力電圧はＰＷＭコンパレータ４４に入力され、ＰＷＭコンパレータ４４は、前記出力電圧をスレッシュレベルとして、発振器４５からの三角波をスライスして、前記スイッチング素子Ｑ１を駆動するＰＷＭ信号を作成する。こうして、出力電圧Ｖｏｃが所望とする電圧となるように昇圧される。
【００３７】
上述のように構成される昇圧回路３６では、前記誤差増幅器４２、基準電圧源４３、ＰＷＭコンパレータ４４および発振器４５から構成される制御回路４６の各部へは、ダイオードＤ１１を介して電源供給が行われるので、スイッチング素子Ｑ１をＯＮさせるためには、入力直流電圧Ｖｉｎとして、該スイッチング素子Ｑ１のベース−エミッタ間電圧ＶＢＥ＋ダイオードＤ１１の順方向電圧ＶＦ（電流が少ないので１Ｖ程度）以上の電圧でよく、制御回路４６が正常に動作する電圧まで達していなくてもスイッチング動作を開始することができる。そして、一旦、スイッチング動作を開始すると、出力電圧Ｖｏｃは徐々に上昇してゆき、制御回路４６が正常に動作する電圧に達してゆくので、前記入力直流電圧Ｖｉｎが低くても、安定的に動作することができる。
【００３８】
こうして、入力直流電圧Ｖｉｎの立上がり時における電圧が制御回路１３の動作電圧以下の状態からでも、昇圧回路３６を用いることで、正常な昇圧動作を行うことができる。また、出力電圧Ｖｏが立上がると、スイッチＳ３６によって昇圧回路３６への電源供給を遮断するので、不要な昇圧回路３６の動作を停止させ、低消費電力化を図ることができる。さらにまた、スイッチＳ３６の切換えをヒステリシスコンパレータ３５の出力で行うので、回路を簡素化することもできる。
【００３９】
なお、特開２０００−２３６６５８号公報には、通常、チャージポンプが発生した電圧を電源とする制御回路に、電源投入時には入力電源を与えることが記載されているけれども、本発明のように、その電源の切換えを、出力電圧Ｖｏを安定させるために該出力電圧Ｖｏの情報を制御回路１３にフィードバックするヒステリシスコンパレータ１５の出力で兼用することや、出力電圧Ｖｏが予め定めるレベルよりも高いときには、定電圧回路１６への電源供給を遮断することは、何ら記載も示唆もされておらず、本発明が格別に工夫した点である。
【００４０】
【発明の効果】
本発明のスイッチドキャパシタ型安定化電源回路は、以上のように、制御部に電源供給する定電圧回路に供給する電圧を、入力直流電圧の立上がり時には該入力直流電圧とし、出力電圧が立上がった後は該出力電圧とし、前記出力電圧が予め定めるレベルよりも高いときには遮断する。
【００４１】
それゆえ、入力直流電圧が制御部の動作電圧以上の状態で、一旦昇圧動作が開始されると、入力直流電圧が低下しても、正常な昇圧動作を行うことができる。また、出力電圧が予め定めるレベルよりも高いときには、負荷が軽く、スイッチドキャパシタによる昇圧動作を停止しても支障がないことから、定電圧回路への電源供給を遮断し、制御部の動作を停止させるので、低消費電力化を図ることができる。
【００４２】
さらにまた、本発明のスイッチドキャパシタ型安定化電源回路は、以上のように、前記入力直流電圧の立上がり時に前記定電圧回路に供給する電圧を昇圧する昇圧回路を設ける。
【００４３】
それゆえ、前記入力直流電圧が制御部の動作電圧以下の状態でも、制御部にはその動作電圧以上の電圧を供給することができ、該制御部の動作電圧以下の状態からでも正常な昇圧動作を行うことができる。
【００４４】
また、本発明のスイッチドキャパシタ型安定化電源回路は、以上のように、前記昇圧回路に供給する電圧を、前記出力電圧が立上がった後は遮断する昇圧停止手段を設ける。
【００４５】
それゆえ、不要な昇圧回路の動作を停止させ、低消費電力化を図ることができる。
【００４６】
さらにまた、本発明のスイッチドキャパシタ型安定化電源回路は、以上のように、前記昇圧停止手段を、出力電圧の安定化のために該出力電圧を制御部にフィードバックするフィードバック用コンパレータとする。
【００４７】
それゆえ、前記昇圧停止手段としてフィードバック用コンパレータを兼用するので、回路を簡素化することができる。
【図面の簡単な説明】
【図１】 本発明の実施の第１の形態のスイッチドキャパシタ型の安定化電源回路の電気的構成を示すブロック図である。
【図２】 本発明の実施の第２の形態のスイッチドキャパシタ型の安定化電源回路の電気的構成を示すブロック図である。
【図３】 本発明の実施の第３の形態のスイッチドキャパシタ型の安定化電源回路の電気的構成を示すブロック図である。
【図４】 図３で示す安定化電源回路における昇圧回路の一構成例を具体的に示すブロック図である。
【図５】 典型的な従来技術のスイッチドキャパシタ型の安定化電源回路の電気的構成を示すブロック図である。
【符号の説明】
１１，２１，３１ 安定化電源回路
１２，２２，３２ 制御回路チップ
１３ 制御回路（制御部）
１４ 基準電圧源
１５，２５ ヒステリシスコンパレータ（フィードバック用コンパレータ）
３５ ヒステリシスコンパレータ（フィードバック用コンパレータ
、昇圧停止手段）
１６ 定電圧回路
３６ 昇圧回路
４１ 電源
４２ 誤差増幅器
４３ 基準電圧源
４４ ＰＷＭコンパレータ
４５ 発振器
４６ 制御回路
Ｃ１ 昇圧用のコンデンサ（キャパシタ）
Ｃ２ 入力平滑用のコンデンサ
Ｃ３ 出力平滑用のコンデンサ
Ｃ１１ 平滑コンデンサ
Ｄ１，Ｄ１１ ダイオード
Ｌ１ コイル
Ｑ１ スイッチング素子
Ｒ１，Ｒ２；Ｒ１１，Ｒ１２ 分圧抵抗
Ｓ１，Ｓ２；Ｓ３，Ｓ４ スイッチ（スイッチング素子）
Ｓ５ スイッチ（切換手段）
Ｓ２５ スイッチ（切換手段）
Ｓ３６ スイッチ（昇圧停止手段）
【発明の属する技術分野】
本発明は、キャパシタの前後にスイッチング素子を設け、前記キャパシタおよび入力直流電源の直並列を切換えることによって昇圧動作を行うスイッチドキャパシタ型安定化電源回路に関し、特に前記入力直流電源として電池を用いるものに関する。
【０００２】
【従来の技術】
図５は、典型的な従来技術のスイッチドキャパシタ型の安定化電源回路１の電気的構成を示すブロック図である。この安定化電源回路１は、大略的に、制御回路チップ２に、昇圧用のコンデンサｃ１、入力平滑用のコンデンサｃ２、出力平滑用のコンデンサｃ３および出力電圧帰還用の分圧抵抗ｒ１，ｒ２が外付けされて構成されている。
【０００３】
この安定化電源回路１では、昇圧用のコンデンサは参照符ｃ１で示す１段のみの構成で、制御回路チップ２内には、そのコンデンサｃ１の前後に一対のスイッチｓ１，ｓ２；ｓ３，ｓ４が設けられている。対を成すスイッチｓ１，ｓ２およびスイッチｓ３，ｓ４は、制御回路３によってそれぞれ連動してＯＮ／ＯＦＦ制御され、かつスイッチｓ１，ｓ２とスイッチｓ３，ｓ４とは、相反動作を行うように制御される。
【０００４】
電池からの入力直流電圧ｖｉｎは、前記コンデンサｃ２で平滑化された後、充電期間に、前記スイッチｓ１，ｓ２がＯＮとなってコンデンサｃ１に与えられ、該コンデンサｃ１が前記電圧ｖｉｎに充電される。放電期間には、前記スイッチｓ３，ｓ４がＯＮとなって、入力直流電圧ｖｉｎとコンデンサｃ１の充電電圧ｖｉｎとが加算されて、２ｖｉｎの電圧がコンデンサｃ３に与えられ、平滑化されて、出力電圧ｖｏとして出力される。こうして、倍電圧への昇圧動作が行われる。
【０００５】
前記出力電圧ｖｏを分圧抵抗ｒ１，ｒ２で分圧したフィードバック電圧ｖａｄｊと、基準電圧源４からの基準電圧ｖｒｅｆとがヒステリシスコンパレータ５において比較され、その結果が前記制御回路３に入力される。制御回路３は、ヒステリシスコンパレータ５での比較結果に応じて、フィードバック電圧ｖａｄｊが基準電圧ｖｒｅｆに達するまでは前記スイッチｓ１，ｓ２；ｓ３，ｓ４にスイッチング動作を行わせ、基準電圧ｖｒｅｆに達するとスイッチング動作を停止させ、こうして負荷に対応して出力電圧ｖｏが一定に保持される。
【０００６】
【発明が解決しようとする課題】
上述のように構成される安定化電源回路１では、スイッチング動作を制御する制御回路３およびヒステリシスコンパレータ５には、入力直流電圧ｖｉｎを電源として、定電圧回路６から電源供給が行われる。したがって、前記電池入力の場合、電池電圧が低下し、制御回路３等の動作電圧以下になると、制御が不調になり、スイッチｓ１〜ｓ４を構成するスイッチング素子のＯＮ抵抗が増加するなどして、出力電圧ｖｏが低下するという問題がある。
【０００７】
本発明の目的は、入力直流電圧が低下しても、正常な昇圧動作を行うことができるスイッチドキャパシタ型安定化電源回路を提供することである。
【０００８】
【課題を解決するための手段】
本発明のスイッチドキャパシタ型安定化電源回路は、キャパシタの前後にスイッチング素子を設け、制御部が前記スイッチング素子のスイッチングを制御し、前記キャパシタおよび入力直流電源の直並列を切換えることによって昇圧動作を行うようにしたスイッチドキャパシタ型安定化電源回路において、前記制御部に電源供給する定電圧回路と、前記定電圧回路に供給する電圧を、入力直流電圧の立上がり時には該入力直流電圧とし、出力電圧が立上がった後は該出力電圧とし、前記出力電圧が予め定めるレベルよりも高いときには遮断するように切換える切換手段とを含むことを特徴とする。
【０００９】
上記の構成によれば、入力直流電圧が制御部の動作電圧以上の状態で、一旦昇圧動作が開始されると、入力直流電圧が低下しても、制御部への電源電圧は昇圧された出力電圧に切換えられているので、該制御部の動作電圧以上に維持されており、正常な昇圧動作を行うことができる。
【００１０】
また、出力電圧が予め定めるレベルよりも高いときには、負荷が軽く、スイッチドキャパシタによる昇圧動作を停止しても支障がないことから、定電圧回路への電源供給を遮断し、制御部の動作を停止させるので、低消費電力化を図ることができる。
【００１１】
さらにまた、本発明のスイッチドキャパシタ型安定化電源回路は、前記入力直流電圧の立上がり時に前記定電圧回路に供給する電圧を昇圧する昇圧回路をさらに備えることを特徴とする。
【００１２】
上記の構成によれば、前記入力直流電圧が制御部の動作電圧以下の状態でも、制御部にはその動作電圧以上の電圧を供給することができ、前記制御部の動作電圧以下の状態からでも正常な昇圧動作を行うことができる。
【００１３】
また、本発明のスイッチドキャパシタ型安定化電源回路は、前記昇圧回路に供給する電圧を、前記出力電圧が立上がった後は遮断する昇圧停止手段をさらに備えることを特徴とする。
【００１４】
上記の構成によれば、出力電圧が立上がった後は前述のように制御部へは該出力電圧から電源供給されるので、不要な昇圧回路の動作を停止させ、低消費電力化を図ることができる。
【００１５】
さらにまた、本発明のスイッチドキャパシタ型安定化電源回路は、前記昇圧停止手段を、出力電圧の安定化のために該出力電圧を制御部にフィードバックするフィードバック用コンパレータとすることを特徴とする。
【００１６】
上記の構成によれば、前記昇圧停止手段としてフィードバック用コンパレータを兼用するので、回路を簡素化することができる。
【００１７】
【発明の実施の形態】
本発明の参考形態について、図１に基づいて説明すれば、以下のとおりである。
【００１８】
図１は、本発明の参考形態のスイッチドキャパシタ型の安定化電源回路１１の電気的構成を示すブロック図である。この安定化電源回路１１は、大略的に、制御回路チップ１２に、昇圧用のコンデンサＣ１、入力平滑用のコンデンサＣ２、出力平滑用のコンデンサＣ３および出力電圧帰還用の分圧抵抗Ｒ１，Ｒ２が外付けされて構成されている。
【００１９】
この安定化電源回路１１では、昇圧用のコンデンサは、参照符Ｃ１で示す１段のみの構成で例示しているけれども、入力直流電圧Ｖｉｎと所望とする出力電圧Ｖｏとの関係に応じて、さらに多段に構成されてもよいことは言うまでもない。制御回路チップ１２内には、前記コンデンサＣ１の前後に一対のスイッチＳ１，Ｓ２；Ｓ３，Ｓ４が設けられている。対を成すスイッチＳ１，Ｓ２およびスイッチＳ３，Ｓ４は、制御回路１３によってそれぞれ連動してＯＮ／ＯＦＦ制御され、かつスイッチＳ１，Ｓ２とスイッチＳ３，Ｓ４とは、相反動作を行うように制御される。
【００２０】
電池からの入力直流電圧Ｖｉｎは、前記コンデンサＣ２で平滑化された後、充電期間に、前記スイッチＳ１，Ｓ２がＯＮとなってコンデンサＣ１に与えられ、該コンデンサＣ１が前記電圧Ｖｉｎに充電される。放電期間には、前記スイッチＳ３，Ｓ４がＯＮとなって、入力直流電圧ＶｉｎとコンデンサＣ１の充電電圧Ｖｉｎとが加算されて、２Ｖｉｎの電圧がコンデンサＣ３に与えられ、平滑化されて、出力電圧Ｖｏとして出力される。こうして、倍電圧への昇圧動作が行われる。
【００２１】
前記出力電圧Ｖｏを分圧抵抗Ｒ１，Ｒ２で分圧したフィードバック電圧Ｖａｄｊと、基準電圧源１４からの基準電圧Ｖｒｅｆとがヒステリシスコンパレータ１５において比較され、その結果が前記制御回路１３に入力される。制御回路１３は、ヒステリシスコンパレータ１５での比較結果に応じて、フィードバック電圧Ｖａｄｊが基準電圧Ｖｒｅｆに達するまでは前記スイッチＳ１，Ｓ２；Ｓ３，Ｓ４にスイッチング動作を行わせ、基準電圧Ｖｒｅｆに達するとスイッチング動作を停止させ、出力電圧Ｖｏが低下すると再びスイッチング動作を行わせ、このような動作を繰返すことで、負荷に対応して出力電圧ｖｏが一定に保持される。
【００２２】
注目すべきは、この安定化電源回路１１では、スイッチング動作を制御する制御回路１３およびヒステリシスコンパレータ１５には、前記入力直流電圧Ｖｉｎの立上がり時には該入力直流電圧Ｖｉｎから電源供給が行われ、出力電圧Ｖｏが立上がった後は該出力電圧Ｖｏから電源供給が行われることである。
【００２３】
このため、先ずヒステリシスコンパレータ１５の電源として、前記入力直流電圧ＶｉｎがダイオードＤ１を介して与えられ、またダイオードＤ１のカソード側には前記出力電圧Ｖｏが与えられる。したがって、出力電圧Ｖｏが０または極めて小さい入力直流電圧Ｖｉｎの立上がり時には、ダイオードＤ１がＯＮして該入力直流電圧Ｖｉｎによって電源供給が行われ、出力電圧Ｖｏが立上がり、Ｖｏ＞Ｖｉｎ＋ＶＦ（ＶＦはダイオードＤ１の順方向電圧）となった後は、前記ダイオードＤ１がＯＦＦして該出力電圧Ｖｏから電源供給が行わる。こうして、先ずダイオードＤ１によって、ヒステリシスコンパレータ１５の電源が自動的に切換えられる。
【００２４】
次に、前記制御回路１３に電源供給を行う定電圧回路１６には、スイッチＳ５によって、前記入力直流電圧Ｖｉｎと出力電圧Ｖｏとが選択的に切換えられて与えられる。前記スイッチＳ５は、前述のように出力電圧Ｖｏを安定させるために該出力電圧Ｖｏの情報を制御回路１３にフィードバックするヒステリシスコンパレータ１５の出力によって切換えられ、定電圧回路１６に、前記フィードバック電圧Ｖａｄｊが基準電圧Ｖｒｅｆに達するまでは前記入力直流電圧Ｖｉｎを与え、基準電圧Ｖｒｅｆに達すると出力電圧Ｖｏを与える。
【００２５】
したがって、入力直流電圧Ｖｉｎが制御回路１３の動作電圧以上の状態で、一旦昇圧動作が開始されると、前記入力直流電圧Ｖｉｎが低下しても、制御回路１３への電源電圧は昇圧された出力電圧Ｖｏに切換えられているので、該制御回路１３の動作電圧以上に維持されており、正常な昇圧動作を行うことができる。
【００２６】
また、先ず簡易にダイオードＤ１によってヒステリシスコンパレータ１５への電源の切換えを行い、スイッチＳ１〜Ｓ４のスイッチング動作を制御し、電圧精度の高い切換えを行う必要のある制御回路１３への電源の切換えには、ヒステリシスコンパレータ１５の信号を兼用するので、回路を簡素化することができる。
【００２７】
本発明の実施の第１の形態について、図２に基づいて説明すれば、以下のとおりである。
【００２８】
図２は、本発明の実施の第１の形態のスイッチドキャパシタ型の安定化電源回路２１の電気的構成を示すブロック図である。この安定化電源回路２１は、前述の安定化電源回路１１に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。注目すべきは、この安定化電源回路２１では、制御回路チップ２２において、前述のスイッチＳ５が、非導通状態を含むスイッチＳ２５に変更され、これに対応して、ヒステリシスコンパレータ２５が用いられることである。
【００２９】
前記ヒステリシスコンパレータ２５は、スイッチＳ２５を、前述のように、フィードバック電圧Ｖａｄｊが基準電圧Ｖｒｅｆに達するまでは前記入力直流電圧Ｖｉｎ側に切換え、基準電圧Ｖｒｅｆに達すると出力電圧Ｖｏ側に切換えるとともに、フィードバック電圧Ｖａｄｊが基準電圧Ｖｒｅｆよりも予め定めるレベル以上高いときには、非導通状態とする。
【００３０】
したがって、負荷が軽く、出力電圧Ｖｏが予め定めるレベルよりも高いときには、昇圧動作を停止しても支障がないことから、その状態では定電圧回路１６への電源供給を遮断し、制御回路１３の動作を停止させる。これによって、低消費電力化を図ることができる。
【００３１】
本発明の実施の第２の形態について、図３および図４に基づいて説明すれば、以下のとおりである。
【００３２】
図３は、本発明の実施の第２の形態のスイッチドキャパシタ型の安定化電源回路３１の電気的構成を示すブロック図である。この安定化電源回路３１は、前述の安定化電源回路２１に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。注目すべきは、この安定化電源回路３１では、制御回路チップ３２には、前記入力直流電圧Ｖｉｎを昇圧する昇圧回路３６が設けられるとともに、この昇圧回路３６への入力側にスイッチＳ３６が設けられることである。
【００３３】
ヒステリシスコンパレータ３５は、前述のように、スイッチＳ２５の切換え制御を行うとともに、前記スイッチＳ３６の切換え制御も行う。そして、このヒステリシスコンパレータ３５は、前記定電圧回路１６を介する前記昇圧回路３６の出力電圧または出力電圧Ｖｏによって電源供給される。
【００３４】
したがって、ヒステリシスコンパレータ３５は、電源の入力がないときには、スイッチＳ３６をＯＮしており、かつスイッチＳ２５を昇圧回路３６側に導通している。そして、入力直流電圧Ｖｉｎが立上がり、前記昇圧回路３６から定電圧回路１６を介して電源供給が行われると動作を開始し、フィードバック電圧Ｖａｄｊが基準電圧Ｖｒｅｆに達するまではスイッチＳ２５を前記入力直流電圧Ｖｉｎ側で保持するとともに、スイッチＳ３６をＯＮし続け、基準電圧Ｖｒｅｆに達するとスイッチＳ２５を出力電圧Ｖｏ側に切換えるとともに、スイッチＳ３６をＯＦＦする。その後、フィードバック電圧Ｖａｄｊが基準電圧Ｖｒｅｆよりも予め定めるレベル以上高くなると、スイッチＳ２５を非導通状態とする。
【００３５】
図４は、前記昇圧回路３６の一構成例を具体的に示すブロック図である。この昇圧回路３６は、スイッチング方式の昇圧回路で、前記入力直流電圧Ｖｉｎの電源４１に対して、コイルＬ１およびスイッチング素子Ｑ１の直列回路を接続し、スイッチング素子Ｑ１のＯＮ時にコイルＬ１に蓄積したエネルギを、スイッチング素子Ｑ１のＯＦＦ時にダイオードＤ１１を介して取出し、平滑コンデンサＣ１１で平滑化して前記定電圧回路１６へ出力する動作を繰返すことによって昇圧を行う。
【００３６】
前記平滑コンデンサＣ１１の出力電圧Ｖｏｃは、分圧抵抗Ｒ１１，Ｒ１２によって分圧されて誤差増幅器４２に入力され、誤差増幅器４２は、基準電圧源４３からの基準電圧Ｖｒとの差に対応した電圧を出力する。前記誤差増幅器４２からの出力電圧はＰＷＭコンパレータ４４に入力され、ＰＷＭコンパレータ４４は、前記出力電圧をスレッシュレベルとして、発振器４５からの三角波をスライスして、前記スイッチング素子Ｑ１を駆動するＰＷＭ信号を作成する。こうして、出力電圧Ｖｏｃが所望とする電圧となるように昇圧される。
【００３７】
上述のように構成される昇圧回路３６では、前記誤差増幅器４２、基準電圧源４３、ＰＷＭコンパレータ４４および発振器４５から構成される制御回路４６の各部へは、ダイオードＤ１１を介して電源供給が行われるので、スイッチング素子Ｑ１をＯＮさせるためには、入力直流電圧Ｖｉｎとして、該スイッチング素子Ｑ１のベース−エミッタ間電圧ＶＢＥ＋ダイオードＤ１１の順方向電圧ＶＦ（電流が少ないので１Ｖ程度）以上の電圧でよく、制御回路４６が正常に動作する電圧まで達していなくてもスイッチング動作を開始することができる。そして、一旦、スイッチング動作を開始すると、出力電圧Ｖｏｃは徐々に上昇してゆき、制御回路４６が正常に動作する電圧に達してゆくので、前記入力直流電圧Ｖｉｎが低くても、安定的に動作することができる。
【００３８】
こうして、入力直流電圧Ｖｉｎの立上がり時における電圧が制御回路１３の動作電圧以下の状態からでも、昇圧回路３６を用いることで、正常な昇圧動作を行うことができる。また、出力電圧Ｖｏが立上がると、スイッチＳ３６によって昇圧回路３６への電源供給を遮断するので、不要な昇圧回路３６の動作を停止させ、低消費電力化を図ることができる。さらにまた、スイッチＳ３６の切換えをヒステリシスコンパレータ３５の出力で行うので、回路を簡素化することもできる。
【００３９】
なお、特開２０００−２３６６５８号公報には、通常、チャージポンプが発生した電圧を電源とする制御回路に、電源投入時には入力電源を与えることが記載されているけれども、本発明のように、その電源の切換えを、出力電圧Ｖｏを安定させるために該出力電圧Ｖｏの情報を制御回路１３にフィードバックするヒステリシスコンパレータ１５の出力で兼用することや、出力電圧Ｖｏが予め定めるレベルよりも高いときには、定電圧回路１６への電源供給を遮断することは、何ら記載も示唆もされておらず、本発明が格別に工夫した点である。
【００４０】
【発明の効果】
本発明のスイッチドキャパシタ型安定化電源回路は、以上のように、制御部に電源供給する定電圧回路に供給する電圧を、入力直流電圧の立上がり時には該入力直流電圧とし、出力電圧が立上がった後は該出力電圧とし、前記出力電圧が予め定めるレベルよりも高いときには遮断する。
【００４１】
それゆえ、入力直流電圧が制御部の動作電圧以上の状態で、一旦昇圧動作が開始されると、入力直流電圧が低下しても、正常な昇圧動作を行うことができる。また、出力電圧が予め定めるレベルよりも高いときには、負荷が軽く、スイッチドキャパシタによる昇圧動作を停止しても支障がないことから、定電圧回路への電源供給を遮断し、制御部の動作を停止させるので、低消費電力化を図ることができる。
【００４２】
さらにまた、本発明のスイッチドキャパシタ型安定化電源回路は、以上のように、前記入力直流電圧の立上がり時に前記定電圧回路に供給する電圧を昇圧する昇圧回路を設ける。
【００４３】
それゆえ、前記入力直流電圧が制御部の動作電圧以下の状態でも、制御部にはその動作電圧以上の電圧を供給することができ、該制御部の動作電圧以下の状態からでも正常な昇圧動作を行うことができる。
【００４４】
また、本発明のスイッチドキャパシタ型安定化電源回路は、以上のように、前記昇圧回路に供給する電圧を、前記出力電圧が立上がった後は遮断する昇圧停止手段を設ける。
【００４５】
それゆえ、不要な昇圧回路の動作を停止させ、低消費電力化を図ることができる。
【００４６】
さらにまた、本発明のスイッチドキャパシタ型安定化電源回路は、以上のように、前記昇圧停止手段を、出力電圧の安定化のために該出力電圧を制御部にフィードバックするフィードバック用コンパレータとする。
【００４７】
それゆえ、前記昇圧停止手段としてフィードバック用コンパレータを兼用するので、回路を簡素化することができる。
【図面の簡単な説明】
【図１】 本発明の実施の第１の形態のスイッチドキャパシタ型の安定化電源回路の電気的構成を示すブロック図である。
【図２】 本発明の実施の第２の形態のスイッチドキャパシタ型の安定化電源回路の電気的構成を示すブロック図である。
【図３】 本発明の実施の第３の形態のスイッチドキャパシタ型の安定化電源回路の電気的構成を示すブロック図である。
【図４】 図３で示す安定化電源回路における昇圧回路の一構成例を具体的に示すブロック図である。
【図５】 典型的な従来技術のスイッチドキャパシタ型の安定化電源回路の電気的構成を示すブロック図である。
【符号の説明】
１１，２１，３１ 安定化電源回路
１２，２２，３２ 制御回路チップ
１３ 制御回路（制御部）
１４ 基準電圧源
１５，２５ ヒステリシスコンパレータ（フィードバック用コンパレータ）
３５ ヒステリシスコンパレータ（フィードバック用コンパレータ
、昇圧停止手段）
１６ 定電圧回路
３６ 昇圧回路
４１ 電源
４２ 誤差増幅器
４３ 基準電圧源
４４ ＰＷＭコンパレータ
４５ 発振器
４６ 制御回路
Ｃ１ 昇圧用のコンデンサ（キャパシタ）
Ｃ２ 入力平滑用のコンデンサ
Ｃ３ 出力平滑用のコンデンサ
Ｃ１１ 平滑コンデンサ
Ｄ１，Ｄ１１ ダイオード
Ｌ１ コイル
Ｑ１ スイッチング素子
Ｒ１，Ｒ２；Ｒ１１，Ｒ１２ 分圧抵抗
Ｓ１，Ｓ２；Ｓ３，Ｓ４ スイッチ（スイッチング素子）
Ｓ５ スイッチ（切換手段）
Ｓ２５ スイッチ（切換手段）
Ｓ３６ スイッチ（昇圧停止手段）
Claims (4)
- キャパシタの前後にスイッチング素子を設け、制御部が前記スイッチング素子のスイッチングを制御し、前記キャパシタおよび入力直流電源の直並列を切換えることによって昇圧動作を行うようにしたスイッチドキャパシタ型安定化電源回路において、
前記制御部に電源供給する定電圧回路と、
前記定電圧回路に供給する電圧を、入力直流電圧の立上がり時には該入力直流電圧とし、出力電圧が立上がった後は該出力電圧とし、前記出力電圧が予め定めるレベルよりも高いときには遮断するように切換える切換手段とを含むことを特徴とするスイッチドキャパシタ型安定化電源回路。 - 前記入力直流電圧の立上がり時に前記定電圧回路に供給する電圧を昇圧する昇圧回路をさらに備えることを特徴とする請求項１記載のスイッチドキャパシタ型安定化電源回路。
- 前記昇圧回路に供給する電圧を、前記出力電圧が立上がった後は遮断する昇圧停止手段をさらに備えることを特徴とする請求項２記載のスイッチドキャパシタ型安定化電源回路。
- 前記昇圧停止手段を、出力電圧の安定化のために該出力電圧を制御部にフィードバックするフィードバック用コンパレータとすることを特徴とする請求項３記載のスイッチドキャパシタ型安定化電源回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001298065A JP3691421B2 (ja) | 2001-09-27 | 2001-09-27 | スイッチドキャパシタ型安定化電源回路 |
| US10/180,106 US6650555B2 (en) | 2001-09-27 | 2002-06-27 | Switched-capacitor-type stabilized power circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001298065A JP3691421B2 (ja) | 2001-09-27 | 2001-09-27 | スイッチドキャパシタ型安定化電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003111388A JP2003111388A (ja) | 2003-04-11 |
| JP3691421B2 true JP3691421B2 (ja) | 2005-09-07 |
Family
ID=19119023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001298065A Expired - Fee Related JP3691421B2 (ja) | 2001-09-27 | 2001-09-27 | スイッチドキャパシタ型安定化電源回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6650555B2 (ja) |
| JP (1) | JP3691421B2 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2837996A1 (fr) * | 2002-03-29 | 2003-10-03 | Koninkl Philips Electronics Nv | Convertisseur de tension a transistors mos |
| US7271646B2 (en) * | 2002-09-30 | 2007-09-18 | Magnetrol International, Inc. | Loop powered process control instrument power supply |
| JP4371769B2 (ja) * | 2003-10-27 | 2009-11-25 | 株式会社ルネサステクノロジ | 半導体回路デバイス及びデータ処理システム |
| DE10351050A1 (de) * | 2003-10-31 | 2005-06-09 | Infineon Technologies Ag | Integrierter Ladungspumpen-Spannungswandler |
| EP1562279A3 (en) | 2004-02-06 | 2005-11-02 | HONDA MOTOR CO., Ltd. | DC/DC converter and program |
| JP4785410B2 (ja) * | 2004-06-01 | 2011-10-05 | セイコーインスツル株式会社 | 昇圧回路を有する電子機器 |
| JP4429868B2 (ja) * | 2004-10-14 | 2010-03-10 | シャープ株式会社 | スイッチング電源回路及びそれを用いた電子機器 |
| US7411799B2 (en) * | 2005-07-27 | 2008-08-12 | Texas Instruments Incorporated | Apparatus and method for regulating a switching device |
| JP2008029098A (ja) * | 2006-07-20 | 2008-02-07 | Oki Electric Ind Co Ltd | 昇圧回路 |
| JP2008141871A (ja) | 2006-12-01 | 2008-06-19 | Honda Motor Co Ltd | 電力変換器 |
| TWI329407B (en) * | 2007-02-16 | 2010-08-21 | Richtek Technology Corp | Charge pump regulator and method for producing a regulated voltage |
| JP4996294B2 (ja) * | 2007-03-19 | 2012-08-08 | 株式会社リコー | 電源装置、該電源装置を用いたｌｅｄ装置および電子機器 |
| US8058700B1 (en) * | 2007-06-07 | 2011-11-15 | Inpower Llc | Surge overcurrent protection for solid state, smart, highside, high current, power switch |
| GB0715254D0 (en) | 2007-08-03 | 2007-09-12 | Wolfson Ltd | Amplifier circuit |
| US7928705B2 (en) * | 2008-03-12 | 2011-04-19 | Sony Ericsson Mobile Communications Ab | Switched mode voltage converter with low-current mode and methods of performing voltage conversion with low-current mode |
| KR101511160B1 (ko) * | 2009-01-06 | 2015-04-13 | 삼성전자주식회사 | 차지 펌프 회로 및 이를 이용한 전압 변환 장치 |
| TWI397248B (zh) * | 2009-06-22 | 2013-05-21 | Richtek Technology Corp | 多輸入電荷幫浦，其控制電路與操作方法 |
| US8541999B2 (en) * | 2009-08-05 | 2013-09-24 | Apple Inc. | Controlling power loss in a switched-capacitor power converter |
| US8320141B2 (en) * | 2009-08-05 | 2012-11-27 | Apple Inc. | High-efficiency, switched-capacitor power conversion using a resonant clocking circuit to produce gate drive signals for switching capacitors |
| US8933665B2 (en) | 2009-08-05 | 2015-01-13 | Apple Inc. | Balancing voltages between battery banks |
| US8085103B2 (en) * | 2009-08-05 | 2011-12-27 | Apple Inc. | Resonant oscillator circuit with reduced startup transients |
| US8710936B2 (en) | 2009-08-05 | 2014-04-29 | Apple Inc. | Resonant oscillator with start up and shut down circuitry |
| US20130307496A1 (en) * | 2012-05-18 | 2013-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
| US10756083B2 (en) * | 2017-05-23 | 2020-08-25 | Taiwan Semiconductor Manufacturing Company Limited | Device with a high efficiency voltage multiplier |
| CN107342686A (zh) * | 2017-06-05 | 2017-11-10 | 深圳维普创新科技有限公司 | 升压降压变换器 |
| JP7222753B2 (ja) * | 2019-02-28 | 2023-02-15 | キヤノン株式会社 | 電圧変換装置および制御方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3351088B2 (ja) | 1994-03-28 | 2002-11-25 | 松下電工株式会社 | 電源装置 |
| JPH09191639A (ja) | 1995-11-07 | 1997-07-22 | Hitachi Metals Ltd | Ｄｃ／ｄｃコンバータ |
| US5680300A (en) * | 1995-12-22 | 1997-10-21 | Analog Devices, Inc. | Regulated charge pump DC/DC converter |
| JP3150127B2 (ja) | 1999-02-15 | 2001-03-26 | 日本電気株式会社 | 昇圧回路 |
| US6522558B2 (en) * | 2000-06-13 | 2003-02-18 | Linfinity Microelectronics | Single mode buck/boost regulating charge pump |
| US6538907B2 (en) * | 2000-10-26 | 2003-03-25 | Rohm Co., Ltd. | Voltage drop DC-DC converter |
| US6411531B1 (en) * | 2000-11-21 | 2002-06-25 | Linear Technology Corporation | Charge pump DC/DC converters with reduced input noise |
-
2001
- 2001-09-27 JP JP2001298065A patent/JP3691421B2/ja not_active Expired - Fee Related
-
2002
- 2002-06-27 US US10/180,106 patent/US6650555B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003111388A (ja) | 2003-04-11 |
| US6650555B2 (en) | 2003-11-18 |
| US20030057929A1 (en) | 2003-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3691421B2 (ja) | スイッチドキャパシタ型安定化電源回路 | |
| US8476887B2 (en) | DC to DC converter with pseudo constant switching frequency | |
| US7432695B2 (en) | Adaptive power control for hysteretic regulators | |
| JP3647811B2 (ja) | Ｄｃ−ｄｃコンバータ回路 | |
| JP2008228362A (ja) | 電源装置 | |
| JP2007288979A (ja) | 直流電源装置 | |
| JP2003174769A (ja) | スイッチング電源装置及びスイッチング電源用半導体装置 | |
| WO2008041666A1 (fr) | Convertisseur cc/cc | |
| JP4498851B2 (ja) | 電源装置 | |
| US8797010B2 (en) | Startup for DC/DC converters | |
| JP2001197728A (ja) | スイッチング・レギュレータ回路 | |
| JP2007028732A (ja) | スイッチング回路およびスイッチング電源装置 | |
| JP5721403B2 (ja) | 昇降圧回路及び昇降圧回路制御方法 | |
| JP5511245B2 (ja) | スイッチングレギュレータ及びこれを用いた電子機器 | |
| JP2003009535A5 (ja) | ||
| JPH0235553B2 (ja) | ||
| JP3140308B2 (ja) | 昇圧型チョッパレギュレータ | |
| JP6692168B2 (ja) | Ｕｐｓ機能を有する蓄電装置及びｕｐｓ機能を有する蓄電装置の制御方法 | |
| JP2010284046A (ja) | 昇降圧ｄｃ−ｄｃコンバータ | |
| JPH09201041A (ja) | ２段式昇圧回路 | |
| JP2019115189A (ja) | 電力供給装置 | |
| JP3462694B2 (ja) | 降圧型のｄｃ−ｄｃコンバータ | |
| CN213305264U (zh) | 一种直流升压电路 | |
| JPH09160660A (ja) | 電圧・電流発生器 | |
| JPS63129863A (ja) | スイツチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040611 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050517 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050517 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050614 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050615 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130624 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |