JPS63129863A - スイツチング電源装置 - Google Patents
スイツチング電源装置Info
- Publication number
- JPS63129863A JPS63129863A JP27260086A JP27260086A JPS63129863A JP S63129863 A JPS63129863 A JP S63129863A JP 27260086 A JP27260086 A JP 27260086A JP 27260086 A JP27260086 A JP 27260086A JP S63129863 A JPS63129863 A JP S63129863A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- triangular wave
- circuit
- monostable multivibrator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000630 rising effect Effects 0.000 claims 1
- 238000009499 grossing Methods 0.000 abstract description 3
- 238000004146 energy storage Methods 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はスイッチング電源装置に係り、特にスイッチン
グ素子のオン・オフ制御方式に関するものである。
グ素子のオン・オフ制御方式に関するものである。
スイッチング電源装置では、その基本的な動作として、
トランジスタなどのスイッチング素子のオン時間幅に比
例してコイル等に蓄えられる電磁エネルギーが増加する
性質を利用している。したがって、一般的に出力電圧の
制御はスイッチング素子がオンとなる時間幅を増減する
ことにより行、われている。
トランジスタなどのスイッチング素子のオン時間幅に比
例してコイル等に蓄えられる電磁エネルギーが増加する
性質を利用している。したがって、一般的に出力電圧の
制御はスイッチング素子がオンとなる時間幅を増減する
ことにより行、われている。
第3図は従来の昇圧型スイッチング電源装置の構成例を
示すもので、入力端子1とスイッチングトランジスタ3
のコレクタとの間にはエネルギー蓄積用のコイル2が接
続されている。コイル2とトランジスタ3のコレクタと
の接続点Pには、整流用のダイオード4と平滑用コンデ
ンサ5からなる整流平滑回路が接続され、出力端子6と
共通端子7間に直流出力電圧が供給されるようになされ
ている。
示すもので、入力端子1とスイッチングトランジスタ3
のコレクタとの間にはエネルギー蓄積用のコイル2が接
続されている。コイル2とトランジスタ3のコレクタと
の接続点Pには、整流用のダイオード4と平滑用コンデ
ンサ5からなる整流平滑回路が接続され、出力端子6と
共通端子7間に直流出力電圧が供給されるようになされ
ている。
そして、スイッチングトランジスタ3がオンのときには
、コイル2とダイオード4の接続点Pは略アース電位に
なり、ダイオード4がカットオフ状態になるとともに、
入力端子1に接続された直流電源から流入する電流によ
りコイル2には電磁エネルギーが蓄積される。次に、ス
イッチングトランジスタ3がオフになると、ダイオード
4は導通状態となり、コイル2に蓄積された電磁エネル
ギーが出力側に放出される。
、コイル2とダイオード4の接続点Pは略アース電位に
なり、ダイオード4がカットオフ状態になるとともに、
入力端子1に接続された直流電源から流入する電流によ
りコイル2には電磁エネルギーが蓄積される。次に、ス
イッチングトランジスタ3がオフになると、ダイオード
4は導通状態となり、コイル2に蓄積された電磁エネル
ギーが出力側に放出される。
出力電圧は分圧抵抗8・9で取り出されて誤差増幅器1
0で基準電圧と比較され、その差に応じた帰還電圧が誤
差増幅器10から電圧比較回路11に出力される。電圧
比較器11では、三角波発生回路から出力された三角波
電圧と誤差増幅器10からの帰還電圧とを比較し、スイ
ッチングトランジスタ3がオン状態となるべきパルス時
間幅が決定されて、スイッチングトランジスタ3のベー
スに加えられる。
0で基準電圧と比較され、その差に応じた帰還電圧が誤
差増幅器10から電圧比較回路11に出力される。電圧
比較器11では、三角波発生回路から出力された三角波
電圧と誤差増幅器10からの帰還電圧とを比較し、スイ
ッチングトランジスタ3がオン状態となるべきパルス時
間幅が決定されて、スイッチングトランジスタ3のベー
スに加えられる。
すなわち、出力電圧が低下した場合は帰還電圧が減少し
、スイッチングトランジスタ3のオン期間を長くするよ
うなオン期間設定パルスが電圧比較器11からスイッチ
ングトランジスタ3のベースに出力される。逆に、出力
電圧が上昇した場合には帰還電圧が増加して、オン期間
を短くするようにオフ期間設定パルスが電圧比較器11
から出力される。なお、13は基準電圧源である。
、スイッチングトランジスタ3のオン期間を長くするよ
うなオン期間設定パルスが電圧比較器11からスイッチ
ングトランジスタ3のベースに出力される。逆に、出力
電圧が上昇した場合には帰還電圧が増加して、オン期間
を短くするようにオフ期間設定パルスが電圧比較器11
から出力される。なお、13は基準電圧源である。
ところが、これだけでは、もし、帰還電圧が異常に低下
した場合、スイッチングトランジスタ3を直流的にオン
させる信号が出力されて、スイッチングトランジスタ3
と電源との間に直列に接続されているコイル2に過大な
電流が流れ、スイッチングトランジスタ3が破壊されて
しまう問題がある。そこで、このように帰還電圧が著し
く減少したときでも一定のオフ期間をとるために、比較
電圧発生回路14を設けて第2の比較電圧を発生させ、
この第2の比較電圧よりも帰還電圧が低下した場合には
、三角波電圧は電圧比較器11において、この第2の比
較電圧と比較されるように構成している。このときの波
形図を第4図に示す。
した場合、スイッチングトランジスタ3を直流的にオン
させる信号が出力されて、スイッチングトランジスタ3
と電源との間に直列に接続されているコイル2に過大な
電流が流れ、スイッチングトランジスタ3が破壊されて
しまう問題がある。そこで、このように帰還電圧が著し
く減少したときでも一定のオフ期間をとるために、比較
電圧発生回路14を設けて第2の比較電圧を発生させ、
この第2の比較電圧よりも帰還電圧が低下した場合には
、三角波電圧は電圧比較器11において、この第2の比
較電圧と比較されるように構成している。このときの波
形図を第4図に示す。
しかしながら、このような従来の構成では、比較電圧発
生回路14用の基準電圧源がない場合は新たなIC等を
追加しなければならないことになるので、大型化したり
コスト高になったりする欠点があった。
生回路14用の基準電圧源がない場合は新たなIC等を
追加しなければならないことになるので、大型化したり
コスト高になったりする欠点があった。
本発明は上記のような問題点に鑑みてなされたもので、
IC化し易くコンパクトなオフ期間設定回路方式を提供
しようとするものである。
IC化し易くコンパクトなオフ期間設定回路方式を提供
しようとするものである。
本発明は、比較電圧発生回路に代えて、三角波電圧の立
ち上がり開始時点に同期して起動される単安定マルチバ
イブレータを設け、その出力で電圧比較器の出力を論理
積回路によりゲートし、強制的にオフ期間を設けるよう
にした構成を特徴とする。
ち上がり開始時点に同期して起動される単安定マルチバ
イブレータを設け、その出力で電圧比較器の出力を論理
積回路によりゲートし、強制的にオフ期間を設けるよう
にした構成を特徴とする。
第1図は本発明のスイッチング電源装置の一実施例を示
す構成図である。このスイッチング電源装置が従来のも
のと異なる点はスイッチング素子のオン・オフ制御系の
構成にある。
す構成図である。このスイッチング電源装置が従来のも
のと異なる点はスイッチング素子のオン・オフ制御系の
構成にある。
すなわち、本発明においては比較電圧発生回路14に代
えて、三角波発生回路12の三角波出力電圧の立ち上が
り開始時点に同期して起動される単安定マルチバイブレ
ータ15と、スイッチングトランジスタ3のベースに接
続した論理積回路16を新たに設けである。そして、論
理積回路16の入力側には、単安定マルチバイブレータ
15の出力と電圧比較器11からの出力が加えられるよ
うにしである。第2図(b)のように、単安定マルチバ
イブレータ15は一定間隔のオフ期間設定パルスを出力
する。一方、電圧比較器11は、従来と同様第2図(c
)のように、誤差増幅器10からの帰還電圧と三角波電
圧を比較し、三角波電圧が帰還電圧よりも低下した期間
だけオフ期間設定パルスを出力する。したがって、帰還
電圧が大幅に減少した場合、電圧比較器11からはオン
期間設定パルスがm′IftLで出力されてしまう。
えて、三角波発生回路12の三角波出力電圧の立ち上が
り開始時点に同期して起動される単安定マルチバイブレ
ータ15と、スイッチングトランジスタ3のベースに接
続した論理積回路16を新たに設けである。そして、論
理積回路16の入力側には、単安定マルチバイブレータ
15の出力と電圧比較器11からの出力が加えられるよ
うにしである。第2図(b)のように、単安定マルチバ
イブレータ15は一定間隔のオフ期間設定パルスを出力
する。一方、電圧比較器11は、従来と同様第2図(c
)のように、誤差増幅器10からの帰還電圧と三角波電
圧を比較し、三角波電圧が帰還電圧よりも低下した期間
だけオフ期間設定パルスを出力する。したがって、帰還
電圧が大幅に減少した場合、電圧比較器11からはオン
期間設定パルスがm′IftLで出力されてしまう。
しかし、本発明においては論理積回路16を設け、華安
定マルチバイブレータ15からの一定間隔のオフ期間設
定パルスと電圧比較器11からの出力をこの論理積回路
16に入力し、これら両方からの入力パルスがオンの場
合にのみ論理積回路16の出力がオンになるようにして
いる。したがって、電圧比較器11の出力にオン期間設
定パルスが連続した場合でも、論理積回路16の出力に
は、第2図(d)のように単安定マルチバイブレータ1
5の出力に含まれるオフ期間設定パルスが自動的に加え
られることになる。
定マルチバイブレータ15からの一定間隔のオフ期間設
定パルスと電圧比較器11からの出力をこの論理積回路
16に入力し、これら両方からの入力パルスがオンの場
合にのみ論理積回路16の出力がオンになるようにして
いる。したがって、電圧比較器11の出力にオン期間設
定パルスが連続した場合でも、論理積回路16の出力に
は、第2図(d)のように単安定マルチバイブレータ1
5の出力に含まれるオフ期間設定パルスが自動的に加え
られることになる。
本発明によれば、スイッチング素子のオン・オフ制御系
に新たな基準電圧源を必要とせず、また単安定マルチバ
イブレータも論理積回路も三角波発生回路と同じデジタ
ル回路であるので、同一のIC内に作り込むことができ
る。したがって、製造が容易で小型化できるばかりでな
く、デジタル化したことにより、従来のアナログ処理に
比べてパルス幅の精度が向上する利点がある。
に新たな基準電圧源を必要とせず、また単安定マルチバ
イブレータも論理積回路も三角波発生回路と同じデジタ
ル回路であるので、同一のIC内に作り込むことができ
る。したがって、製造が容易で小型化できるばかりでな
く、デジタル化したことにより、従来のアナログ処理に
比べてパルス幅の精度が向上する利点がある。
第1図は本発明によるスイッチング電源装置の一実施例
を示す構成図、第2図はその各部の動作波形間、第3図
は従来のスイッチング電源装置の114成図、第4図は
その各部の動作波形図である。 ■−・・・−入力端子 2 ・・−・コイル 3−−−−一〜−スイッチングトランジスタ6 ・・・
・−・−出力端子 10 ・−・−・−誤差増幅器 11 ・−・−電圧比較器 12−・−・・・−三角波発生回路 15 ・・・・・−単安定マルチバイブレータ16−・
−・論理積回路
を示す構成図、第2図はその各部の動作波形間、第3図
は従来のスイッチング電源装置の114成図、第4図は
その各部の動作波形図である。 ■−・・・−入力端子 2 ・・−・コイル 3−−−−一〜−スイッチングトランジスタ6 ・・・
・−・−出力端子 10 ・−・−・−誤差増幅器 11 ・−・−電圧比較器 12−・−・・・−三角波発生回路 15 ・・・・・−単安定マルチバイブレータ16−・
−・論理積回路
Claims (1)
- 出力電圧の変動を検出する誤差増幅器と、三角波発生回
路を備え、該誤差増幅器から出力された帰還電圧と三角
波発生回路からの三角波電圧を電圧比較器で比較し、比
較した結果でスイッチング素子のオンする時間を制御し
て出力電圧を一定に保つようにしたスイッチング電源装
置において、三角波電圧の立ち上がり開始時点に同期し
て起動される単安定マルチバイブレータと、該単安定マ
ルチバイブレータの出力および電圧比較器の出力が入力
される論理積回路とを設け、該単安定マルチバイブレー
タの出力によって、電圧比較器における比較結果にかか
わらず一定の時間幅のオフ期間設定パルスをスイッチン
グ素子に対して出力するようにしたことを特徴とするス
イッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27260086A JPS63129863A (ja) | 1986-11-14 | 1986-11-14 | スイツチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27260086A JPS63129863A (ja) | 1986-11-14 | 1986-11-14 | スイツチング電源装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63129863A true JPS63129863A (ja) | 1988-06-02 |
Family
ID=17516182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27260086A Pending JPS63129863A (ja) | 1986-11-14 | 1986-11-14 | スイツチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63129863A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63206159A (ja) * | 1987-02-18 | 1988-08-25 | Nec Corp | スイツチング電源制御回路 |
US5055706A (en) * | 1986-10-01 | 1991-10-08 | Kabushiki Kaisha Toshiba | Delay circuit that resets after pulse-like noise |
US5091664A (en) * | 1989-04-07 | 1992-02-25 | Fuji Electric Co., Ltd. | Insulated gate bipolar transistor circuit with overcurrent protection |
US5318034A (en) * | 1991-11-27 | 1994-06-07 | Hitachi Medical Corp. | Electrically adjustable delay circuit and ultrasonic diagnosis apparatus |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59201678A (ja) * | 1983-04-30 | 1984-11-15 | Sharp Corp | スイツチングレギユレ−タ |
-
1986
- 1986-11-14 JP JP27260086A patent/JPS63129863A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59201678A (ja) * | 1983-04-30 | 1984-11-15 | Sharp Corp | スイツチングレギユレ−タ |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5055706A (en) * | 1986-10-01 | 1991-10-08 | Kabushiki Kaisha Toshiba | Delay circuit that resets after pulse-like noise |
JPS63206159A (ja) * | 1987-02-18 | 1988-08-25 | Nec Corp | スイツチング電源制御回路 |
US5091664A (en) * | 1989-04-07 | 1992-02-25 | Fuji Electric Co., Ltd. | Insulated gate bipolar transistor circuit with overcurrent protection |
US5318034A (en) * | 1991-11-27 | 1994-06-07 | Hitachi Medical Corp. | Electrically adjustable delay circuit and ultrasonic diagnosis apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6121760A (en) | Turn-on controller for switch-mode regulator | |
JP2686135B2 (ja) | 定電流電源回路 | |
US5617015A (en) | Multiple output regulator with time sequencing | |
JP3647811B2 (ja) | Dc−dcコンバータ回路 | |
EP0617501B2 (en) | Control circuit for maintaining high efficiency over broad current ranges in a switching regulator circuit | |
US5282126A (en) | Start circuit for a switched mode power supply | |
JP3691421B2 (ja) | スイッチドキャパシタ型安定化電源回路 | |
US6369558B2 (en) | Switching regulator | |
JPS63129863A (ja) | スイツチング電源装置 | |
EP0662747A2 (en) | A DC/DC converter for outputting multiple signals | |
JP3302206B2 (ja) | コンバータ | |
JPS6122606Y2 (ja) | ||
JP2005151689A (ja) | 同期整流方式スイッチングレギュレータ制御回路及びこれを含む半導体集積回路 | |
JP3121378B2 (ja) | 電力変換装置 | |
JP2003088105A (ja) | スイッチングレギュレータ | |
JPS58148680A (ja) | 自励発振回路 | |
JP3180919B2 (ja) | ステップモータの定電流駆動回路 | |
JP3139518B2 (ja) | 直流−直流変換器 | |
JP3371960B2 (ja) | 直流−直流変換器 | |
JP3134913B2 (ja) | スイッチングデバイス | |
JPH03155367A (ja) | インバータ装置 | |
JP2003052166A (ja) | スイッチング電源回路 | |
JPH0928087A (ja) | パルス電源装置 | |
JP3101696B2 (ja) | スイッチングレギュレータ | |
JP3063812B2 (ja) | 直流−直流変換器 |