JP3302206B2

JP3302206B2 - コンバータ

Info

Publication number: JP3302206B2
Application number: JP30660194A
Authority: JP
Inventors: 晴彦町田; 新一田崎
Original assignee: 株式会社サミー
Priority date: 1994-12-09
Filing date: 1994-12-09
Publication date: 2002-07-15
Anticipated expiration: 2017-07-15
Also published as: US5621620A; JPH08162914A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、直流入力を異なる電
圧の直流出力に変換するコンバータに関し、特に０．３
Ｖ以下の微小入力電圧に対し、これを昇圧して出力可能
なコンバータに関する。

【０００２】

【従来の技術】近時、各種機器の電源として太陽電池や
熱電池が用いられている。このような電池においては、
光の照射によって起電力を生じたり、加熱によって起電
力を生じる発電素子が用いられているが、かかる発電素
子はそれ自体発生電圧が極めて小さい。このため、従来
一般に、発電素子の複数個を直列に接続したり大型化す
ることにより、ある程度大きな発生電圧を確保したの
ち、要すればこれをコンバーターでさらに昇圧すること
が行われている。

【０００３】

【発明が解決しようとする課題】しかしながら、上記の
ように、発電素子の複数個を直列に接続したのでは次の
ような欠点があった。即ち、例えば太陽電池等のよう
に、一部の発電素子が光の照射を妨げられあるいは故障
して発電不能な状態に陥った場合には、全体としての出
力を得ることができないというような欠点があった。ま
た、発電素子を大型化すると、これを入力電源として使
用する回路等の全体の大型化を招くとともに、コストも
増大するものであった。

【０００４】この発明は、このような欠点を解消するた
めになされたものであって、微小直流電圧を直接昇圧で
きるコンバーターを提供することによって、発生電圧を
高くするために発電素子の複数個を直列に接続しなけれ
ばならないとか、発電素子を大型化するような事態を解
消しようというものである。

【０００５】

【課題を解決するための手段】上記目的を達成するため
に、この発明は、ブロッキング発振回路（４）を備え、
該ブロッキング発振回路（４）は、０．３Ｖ以下の微小
直流入力電圧Ｖinの入力ラインとアース間に介挿された
充放電回路であって、一端が前記入力ラインに接続され
た抵抗素子（41）と、一端がこの抵抗素子（41）に接続
され、他端がアースに接続されたコンデンサ（42）とか
らなる充放電回路と、一端が前記入力ラインに接続され
た１次巻線（45）と、一端が前記充放電回路における抵
抗素子（41）とコンデンサ（42）との接続点Ｐ１に接続
された２次巻線（46）とからなるトランス（44）と、ド
レインが前記トランス（44）の１次巻線（45）の他端に
接続され、ゲートが前記トランス（44）の２次巻線（4
6）の他端に接続され、ソースがアースされ、０．３Ｖ
以下のゲート・ソース間電圧に対して動作可能なエンハ
ンスメント型の第１の電界効果トランジスタ（43）と、
ドレインが前記第１の電界効果トランジスタ（43）のド
レインに、ゲートが前記第１の電界効果トランジスタ
（43）のゲートに、ソースが前記第１の電界効果トラン
ジスタ（43）のソースにそれぞれ接続されるとともに、
０．３Ｖよりも大きなゲート・ソース間電圧に対して動
作し、前記第１の電界効果トランジスタ（43）よりも相
対的に容量の小さなエンハンスメント型の第２の電界効
果トランジスタ（48）と、前記第１、第２の電界効果ト
ランジスタ（43）（48）のゲートとアース間に、ゲート
側をカソードにしたゲート・ソース間の逆バイアス用の
ダイオード（47）と、を備え、さらに、前記充放電回路
におけるコンデンサ（42）の端子電圧を一定に保持する
ための安定化回路（６）と、前記ブロッキング発振回路
（４）の出力を平滑する平滑回路（５）とが設けられ、
前記ブロッキング発振回路（４）におけるトランス（4
4）は、二次巻線（46）の巻き数が一次巻線（45）の巻
き数よりも大に設定されるとともに、トランス（44）の
一次巻線（45）は、前記第１、第２の電界効果トランジ
スタ（43）（48）の遮断時に該電界効果トランジスタ
（43）（48）のドレイン側を正とする起電力が誘起され
る向きに巻き方向が設定される一方、トランス（44）の
二次巻線（46）は、電界効果トランジスタ（43）（48）
の遮断時にコンデンサ（42）を正側、電界効果トランジ
スタ（43）（48）のゲートを負側とする起電力が誘起さ
れる向きに巻き方向が設定されており、かつ電界効果ト
ランジスタ（43）（48）の遮断時にトランス（44）の二
次巻線（46）に誘起された電圧によりコンデンサ（42）
は充電され、かつ充電された電荷は抵抗素子（41）を介
して所定の時定数で放電されるものとなされており、起
動時は、前記微小直流入力電圧Ｖinによつて前記第１の
電界効果トランジスタ（43）を動作させることにより、
前記トランス（44）の２次巻線（46）に前記微小直流入
力電圧Ｖinよりも大きな電圧を誘起させ、起動後は前記
誘起電圧によって前記第２の電界効果トランジスタ（4
8）を動作させてドレイン電流の流れ込みを促進し、こ
れによりトランス（44）の２次巻線（46）に前記誘起電
圧を誘起しつつ、トランス（44）の１次巻線（45）に出
力パルスを発生し、前記平滑回路（５）でこの出力パル
スを平滑して前記直流入力電圧Ｖinよりも大きな出力Ｖ
outを取り出すものとなされていることを特徴とするコ
ンバータを要旨とするものである。

【０００６】

【作用】微小入力電圧以下のゲート・ソース間電圧に対
して動作可能なエンハンスメント型の電界効果トランジ
スタ（43）を用い、該電界効果トランジスタのゲート・
ソース間への前記入力電圧の印加に起因して発振させ、
前記入力電圧よりも大きな出力パルスを発生するもので
あるから、０．３Ｖ以下の微小入力電圧に対しても、こ
れを昇圧して充電式電池の電源、各種制御機器や駆動回
路等の電源として用い得る十分な大きさの電圧を得るこ
とができる。特に、ＦＥＴ（43）に並列に別のＦＥＴ
（48）を接続し、該ＦＥＴ（48）によってドレイン電流
を引っ張ってその流れ込みを楽にさせるから、ＦＥＴ
（43）を用いてブロッキング発振回路（４）を起動さ
せ、起動後は専らＦＥＴ（48）によって発振動作を行
う。

【０００７】

【実施例】図１はこの発明の一実施例に係るコンバータ
の構成を示すものである。図１において、（１）はコン
バータであり、このコンバータ（１）の入力端子には発
電素子（２）が接続されている。発電素子（２）は、こ
の実施例では、熱起電力を発生する熱発電素子（熱電
対）が用いられているが、発電素子（２）の種類はこれ
に限定されることはない。この実施例の発電素子（２）
は０．１〜０．３Ｖの微小電圧（電流は数十ｍＡ）を発
生するものとなされており、これがコンバータ（１）に
入力されるものとなされている。

【０００８】前記コンバータ（１）は、入力ラインとア
ース間に介挿された平滑コンデンサ（３）と、該平滑コ
ンデンサ（３）の出力側に接続されたブロッキング発振
回路（４）と、該ブロッキング発振回路（４）の出力側
に接続された平滑回路（５）を備えている。

【０００９】前記平滑コンデンサ（３）は、発電素子
（２）からの入力を平滑化する役割を果たす。また、前
記ブロッキング発振回路（４）は、入力ラインとアース
間に直列接続された抵抗素子（41）及びコンデンサ（4
2）と、トランス（44）と、ＭＯＳ型電界効果トランジ
スタ（以下「電界効果トランジスタ」をＦＥＴと記す）
（43）とを備えている。

【００１０】前記抵抗素子（41）及びコンデンサ（42）
は、コンバータ（４）の起動時には入力ラインからコン
デンサ（42）に向けての充電回路を形成し、起動後はコ
ンデンサ（42）に充電された電荷を、一定の時定数で放
電する放電回路を形成するものである。この実施例で
は、抵抗素子（41）及びコンデンサ（42）の時定数を可
変設定するために、抵抗素子（41）として可変抵抗器を
用いている。

【００１１】前記ＦＥＴ（43）はエンハンスメント型の
もの、つまりゲート・ソース間電圧（ＶGS）が零のとき
には通電しないが、ゲートにバイアス電圧が付与される
と導電性が良くなるように動作する型のものである。し
かも、このＦＥＴ（43）は、図２に特性の一例を示すよ
うに、発電素子（２）からの微小入力電圧Ｖinよりも低
いゲート・ソース間電圧に対してドレイン電流が流れて
動作可能なものでなければならない。このような微小入
力電圧以下のゲート・ソース間電圧に対して動作可能な
エンハンスメント型のＦＥＴ（43）として、例えば２Ｓ
Ｋ２１３を例示することができる。なお、ディプレッシ
ョン型のＦＥＴを用いた場合には、ブロッキング発振回
路（４）の起動時に動作が不安定となり、実用に耐えな
い。また、微小入力電圧Ｖinよりも低いゲート・ソース
間電圧に対して動作不可能なＦＥＴでは、ブロッキング
発振回路（４）を起動させることができない。

【００１２】そして、上記ＦＥＴ（43）のソースは接地
されるとともに、ドレインにはトランス（44）の一次巻
線（45）の一端が接続され、ゲートにはトランスの二次
巻線（46）の一端が接続されている。また、トランス
（44）の一次巻線（45）の他端は入力ラインに接続され
る一方、トランスの二次巻線（46）の他端は抵抗素子
（41）とコンデンサ（42）の接続点Ｐ1 に接続されてい
る。このトランス（44）は、二次巻線（46）の巻き数が
一次巻線（45）の巻き数よりも大に設定されている。ま
た、トランス（44）の一次巻線（45）は、ＦＥＴ（43）
の遮断時に該ＦＥＴ（43）のドレイン側を正とする起電
力が誘起される向きに巻き方向が設定されている。一
方、トランス（44）の二次巻線（46）は、ＦＥＴ（43）
の遮断時にコンデンサ（42）を正側、ＦＥＴ（43）のゲ
ートを負側とする起電力が誘起される向きに巻き方向が
設定されている。そして、ＦＥＴ（43）の遮断時にトラ
ンス（44）の二次巻線（46）に誘起された電圧によりコ
ンデンサ（42）は充電され、かつ充電された電荷は抵抗
素子（41）と発電素子（２）を介して所定の時定数で放
電されるものとなされている。

【００１３】また、ＦＥＴ（43）のゲートとアース間に
はゲート側をカソードにした逆バイアス用のダイオード
（47）が介挿されている。このダイオード（47）は、Ｆ
ＥＴ（43）の遮断時にゲート・ソース間をダイオード
（47）のＶF 相当分だけ逆バイアスすることによって、
ＦＥＴ（43）の遮断を確実に行わせる役割を果たす。

【００１４】前記平滑回路（５）はブロッキング発振回
路（４）の出力パルスを平滑する役割を果たす。該平滑
回路（５）は、ＦＥＴ（43）のドレイン側をアノードに
して接続されたダイオード（51）と、該ダイオード（5
1）のカソードとアース間に接続された平滑コンデンサ
（52）とからなるものである。そして、この平滑コンデ
ンサ（52）の両端からコンバータ（１）の出力Ｖout が
取り出されるものとなされている。

【００１５】この実施例では、コンバータ（１）の出力
電圧Ｖout 即ち平滑コンデンサ（52）の端子電圧を安定
化させるための安定化回路（６）が設けられている。こ
の安定化回路（６）は、充放電用コンデンサ（42）と入
力ラインとの間に、充放電用コンデンサ（42）の端子電
圧を一定に保持するためのクランプ回路によって構成さ
れている。具体的なクランプ回路として、この実施例で
は、ＮＰＮトランジスタ（61）が用いられている。この
トランジスタ（61）はベース及びコレクタが入力ライン
に、エミッタが前記充放電用コンデンサ（42）にそれぞ
れ接続されている。このトランジスタ（61）は、コンデ
ンサ（42）の端子電圧が一定値を越えないようにするた
めのツェナー素子として動作するものである。

【００１６】次に、図示実施例にかかるコンバータ
（１）の動作を、抵抗素子（41）とコンデンサ（42）と
の接続点Ｐ1 、ＦＥＴ（43）のゲート端子Ｐ2 、及びド
レイン端子Ｐ3 の電圧波形を示す図３を参照しつつ説明
する。

【００１７】まず、コンバータ（１）の起動について説
明すると、発電素子（２）で発電された微小入力電圧Ｖ
inを受領した入力端子から抵抗素子（41）を介してコン
デンサ（42）へと電流が流れ、コンデンサ（42）は抵抗
素子（41）の値とコンデンサ（42）の容量値とで決定さ
れる時定数で充電される。このため、抵抗素子（41）と
コンデンサ（42）の接続点の電位Ｐ1 は徐々に上昇す
る。この電位上昇に伴い、ＦＥＴ（43）のゲート・ソー
ス間電圧が徐々に増大する。ＦＥＴ（43）は、微小入力
電圧Ｖin以下のゲート・ソース間電圧に対して動作可能
なエンハンスメント型のものが用いられているから、接
続点Ｐ1 の電位が最大電位に達する前に、ＦＥＴ（43）
はドレイン・ソース間が導通状態となり、入力ラインか
らトランス（44）の一次巻線（45）及びＦＥＴ（43）の
ドレインを通ってソースへとドレイン電流が流れる。こ
の電流は、ＦＥＴ（43）のゲート・ソース間電圧の増大
につれ増大する。ドレイン電流の増大変化に応じてトラ
ンス（44）の二次巻線（46）に、接続点Ｐ1 を負側、Ｆ
ＥＴ（43）のゲートを正側とする電圧が誘起され、ＦＥ
Ｔ（43）のゲート電位（Ｐ2 点の電位）はさらに増大し
て、ＦＥＴ（43）のドレイン電流は最大に達する。

【００１８】ドレイン電流が最大になるとドレイン電流
の増大変化が消失するから、トランス（44）の二次巻線
（46）に誘起されていた電圧も消失し、ＦＥＴ（43）の
ゲート電位は低下する。このため、ドレイン電流が減少
し、この減少変化に応じてトランス（44）の二次巻線
（46）に、接続点Ｐ1 を正側、ＦＥＴ（43）のゲートを
負側とする電圧が誘起される。この誘起電圧により、Ｆ
ＥＴ（43）のゲートは負に引っ張られ、ゲートはダイオ
ードのＶF 相当分だけ逆バイアスされる。このため、Ｆ
ＥＴ（43）は短時間で遮断し、トランス（44）の一次巻
線（45）にはＦＥＴ（43）のドレインを正側とする入力
電圧Ｖinよりもはるかに高電圧のパルス電圧が発生す
る。このパルスは平滑回路（５）のダイオード（51）を
通ってコンデンサ（52）に充電される。一方、トランス
（44）の一次巻線（45）のパルス電圧の発生に対応し
て、二次巻線（46）には接続点Ｐ1 を正側、ＦＥＴ（4
3）のゲートを負側とする高電圧のパルス電圧が誘起さ
れる。このパルス電圧によりコンデンサ（42）は充電さ
れ、接続点Ｐ1 の電位はパルス電圧の尖頭値と等しくな
るまで増大する。

【００１９】こうして、起動したコンバータ（１）は、
以下次のような動作を繰り返す。

【００２０】即ち、図３に示すように、トランス（44）
の一次巻線（45）に発生したパルス電圧（図３（ｃ））
が時刻Ｔ1 において消滅することにより、二次巻線（4
6）に発生していたパルス電圧も消滅する。すると、コ
ンデンサ（42）の大きな端子電圧がＦＥＴ（43）のゲー
トに加わって、ＦＥＴ（43）にはドレイン電流が流れ
る。ドレイン電流は、トランス（44）の一次巻線（45）
の存在によって瞬時には流れないが徐々に増大し、やが
て最大電流が流れる。二次巻線（46）に発生していたパ
ルス電圧の消滅と同時に、コンデンサ（42）から抵抗素
子（41）、発電素子（２）を通ってコンデンサ（42）へ
と戻る閉ループでコンデンサ（42）の電荷は所定の時定
数で放電される。

【００２１】この放電により、接続点Ｐ1 の電位は低下
し（図３（ａ））、ＦＥＴ（43）のゲート端子Ｐ2 の電
位も低下する（図３（ｂ））。ゲート端子の電位が所定
のレベルまで低下すると、ＦＥＴ（43）のドレイン電流
は減少し始め、トランス（44）の二次巻線（46）に接続
点Ｐ1 を正側、ＦＥＴ（43）のゲートを負側とする起電
力が発生する。この起電力により、図３の時刻Ｔ2 にお
いてＦＥＴ（43）のゲート・ソース間は逆バイアスさ
れ、ＦＥＴ（43）は瞬時にＯＦＦとなる。このため、ド
レイン電流が瞬時に遮断され、トランス（44）の一次巻
線（45）には、ＦＥＴ（43）のドレインを正側とする入
力電圧Ｖinよりもはるかに高電圧のパルス電圧が発生す
る。このパルスは平滑回路（５）のダイオード（51）を
通ってコンデンサ（52）に充電される。一方、トランス
（44）の一次巻線（45）におけるパルス電圧の発生に対
応して、二次巻線（46）には接続点Ｐ1 を正側、ＦＥＴ
（43）のゲートを負側とする高電圧のパルス電圧が誘起
される。このパルス電圧によりコンデンサ（42）は再び
充電され、接続点Ｐ1 の電位はパルス電圧の尖頭値と等
しくなるまで増大する。

【００２２】トランス（44）の一次巻線（45）及び二次
巻線（46）に誘起されたパルスが消滅すると、再びコン
デンサ（42）の電荷は抵抗素子（41）、発電素子（２）
を通ってコンデンサ（42）へと戻る閉ループで再び放電
され、以下上記のような動作が継続して繰り返され、ト
ランス（44）の一次巻線（45）には一定周期のパルスが
発生する。

【００２３】こうして、発生したパルスは、平滑回路
（５）のコンデンサ（52）に充電されていき、コンデン
サ（52）の両端には、微小入力電圧Ｖinよりも遥かに高
い例えば３Ｖの直流電圧Ｖout が得られるものとなる。
そして、この出力電圧の大きさはトランス（44）の一次
巻線（45）に発生するパルスの周期により変化し、周期
が長いと電圧は小さく、周期が短いと電圧は大きくな
る。

【００２４】コンバータ（１）の出力は、例えば充電式
電池の充電に利用され、あるいは他の制御機器や駆動回
路等の電源として利用される。

【００２５】次に、出力電圧Ｖout の調整方法について
説明する。可変抵抗器からなる抵抗素子（41）の抵抗値
を小さくすると、この抵抗値とコンデンサ（42）の容量
値とで決定される時定数が小さくなる。このことは、Ｆ
ＥＴ（43）の遮断後コンデンサ（42）に充電された電荷
の放電時間が短くなることを意味し、これを図３に示す
と鎖線のような放電特性になる。このため、各サイクル
におけるＦＥＴ（43）の遮断タイミングが早くなり、ひ
いてはトランス（44）の一次巻線（45）に発生するパル
スの発生周期が短くなり、コンバータ（１）の出力電圧
Ｖout は大きくなる。一方、抵抗素子（41）の抵抗値を
大きくすると、上記と逆に時定数が大きくなり、各サイ
クルにおけるＦＥＴ（43）の遮断タイミングが遅くな
り、一次巻線（45）のパルス周期が長くなり、出力電圧
Ｖout は低下する。こうして、抵抗素子（41）の抵抗値
を変えることにより、出力電圧Ｖout を調整することが
できる。

【００２６】次に、安定化回路（６）の動作について説
明すると、ドレイン電流の増加等の原因によって、コン
バータ（１）の出力即ち平滑コンデンサ（52）の端子電
圧が大きくなると、ＦＥＴ（43）の遮断時にトランスの
二次巻線（46）の誘起電圧も増大し、コンデンサ（42）
の充電電圧も大きくなる。コンデンサ（42）の端子電圧
がトランジスタ（61）のエミッタ・コレクタ間の降伏電
圧を越えるとトランジスタ（61）のエミッタ・コレクタ
間が降伏するため、コンデンサ（42）の端子電圧は一定
値にクランプされる。その結果、コンデンサ（42）から
の放電特性が一定に維持され、ひいてはＦＥＴの遮断タ
イミングが一定に維持され、トランスの一次巻線（45）
の誘起電圧の増大が抑制され、出力電圧値Ｖout の増大
が抑制される。従って、出力電圧値Ｖout は所期する値
に安定的に保持される。

【００２７】なお、図１に示した実施例では、安定化回
路（６）を構成するためのクランプ回路をトランジスタ
（61）により構成したが、クランプ回路の構成はこれに
限定されることはない。しかし、微小電流で応答性の良
いツェナー動作を行わせることができる点で、トランジ
スタ（61）により構成するのが良い。

【００２８】また、図１に示した実施例では、微小入力
電圧Ｖin以下のゲート・ソース間電圧に対して動作可能
なエンハンスメント型の一つのＦＥＴ（43）を用いた
が、ＦＥＴ（43）が電力用のような容量の大きなもので
ある場合には、ドレイン・ソース間抵抗が概して大きく
なるため、ＦＥＴ（43）のみでは発振状態において必要
とするドレイン電流を楽に流し込むことができない恐れ
がある。そこで、このような場合には、図４に示すよう
にＦＥＴ（43）に並列に容量の小さな別のＦＥＴ（48）
を接続し、該ＦＥＴ（48）によってドレイン電流を引っ
張ってその流れ込みを楽にさせるのが望ましい。この場
合には、ＦＥＴ（43）を用いてブロッキング発振回路
（４）を起動させ、起動後は専らＦＥＴ（48）によって
発振動作を行わせるものとなる。なお、ＦＥＴ（48）は
エンハンスメント型のものを用いる必要があるが、コン
デンサ（42）に高電圧が充電されているため、必ずしも
微小入力電圧Ｖin以下のゲート・ソース間電圧に対して
動作可能なものである必要はない。

【００２９】

【発明の効果】この発明は、上述の次第で、微小入力電
圧以下のゲート・ソース間電圧に対して動作可能なエン
ハンスメント型のＦＥＴを用い、該ＦＥＴのゲート・ソ
ース間への前記入力電圧の印加に起因して発振するとと
もに、前記入力電圧よりも大きな出力パルスを発生する
ブロッキング発振回路を備えているから、０．３Ｖ以下
の微小入力電圧に対しても、これを昇圧して充電式電池
の電源、各種制御機器や駆動回路の電源として用い得る
十分な大きさの電圧を得ることができる。このため、大
きな発生電圧を確保するために、発電素子の複数個を直
列に接続したり発電素子を大型化する必要もなくなり、
微小電圧しか発生できない単一小型の発電素子をそのま
ま用いて高電圧に変換することができる。

【００３０】また、ブロッキング発振回路の出力に平滑
回路が接続されているから、トランス一次巻線の出力パ
ルスを平滑化して、リプルの少ないより安定した直流電
圧を得ることができる。

【図面の簡単な説明】

【図１】この発明の一実施例を示す回路図である。

【図２】図１に用いられるＦＥＴの特性を例示するもの
であり、（ａ）はドレイン・ソース間電圧とドレイン電
流との関係を示す図、（ｂ）はゲート・ソース間電圧と
ドレイン電流との関係を示す図、（ｃ）は図（ｂ）を拡
大した図である。

【図３】図１のＰ1 〜Ｐ3 点における電位図である。

【図４】図１におけるＦＥＴの接続変形例を示す回路図
である。

【符号の説明】

１…コンバータ２…発電素子４…ブロッキング発振回路 41…抵抗素子 42…コンデンサ 43…ＦＥＴ 44…トランス 45…一次巻線 46…二次巻線 47…逆バイアス用ダイオード５…平滑回路６、６´…安定化回路

Claims

(57)【特許請求の範囲】

【請求項１】ブロッキング発振回路（４）を備え、該
ブロッキング発振回路（４）は、０．３Ｖ以下の微小直流入力電圧Ｖinの入力ラインとア
ース間に介挿された充放電回路であって、一端が前記入
力ラインに接続された抵抗素子（41）と、一端がこの抵
抗素子（41）に接続され、他端がアースに接続されたコ
ンデンサ（42）とからなる充放電回路と、一端が前記入力ラインに接続された１次巻線（45）と、
一端が前記充放電回路における抵抗素子（41）とコンデ
ンサ（42）との接続点Ｐ１に接続された２次巻線（46）
とからなるトランス（44）と、ドレインが前記トランス（44）の１次巻線（45）の他端
に接続され、ゲートが前記トランス（44）の２次巻線
（46）の他端に接続され、ソースがアースされ、０．３
Ｖ以下のゲート・ソース間電圧に対して動作可能なエン
ハンスメント型の第１の電界効果トランジスタ（43）
と、ドレインが前記第１の電界効果トランジスタ（43）のド
レインに、ゲートが前記第１の電界効果トランジスタ
（43）のゲートに、ソースが前記第１の電界効果トラン
ジスタ（43）のソースにそれぞれ接続されるとともに、
０．３Ｖよりも大きなゲート・ソース間電圧に対して動
作し、前記第１の電界効果トランジスタ（43）よりも相
対的に容量の小さなエンハンスメント型の第２の電界効
果トランジスタ（48）と、前記第１、第２の電界効果トランジスタ（43）（48）の
ゲートとアース間に、ゲート側をカソードにしたゲート
・ソース間の逆バイアス用のダイオード（47）と、を備え、さらに、前記充放電回路におけるコンデンサ（42）の端
子電圧を一定に保持するための安定化回路（６）と、前
記ブロッキング発振回路（４）の出力を平滑する平滑回
路（５）とが設けられ、前記ブロッキング発振回路（４）におけるトランス（4
4）は、二次巻線（46）の巻き数が一次巻線（45）の巻
き数よりも大に設定されるとともに、トランス（44）の
一次巻線（45）は、前記第１、第２の電界効果トランジ
スタ（43）（48）の遮断時に該電界効果トランジスタ
（43）（48）のドレイン側を正とする起電力が誘起され
る向きに巻き方向が設定される一方、トランス（44）の
二次巻線（46）は、電界効果トランジスタ（43）（48）
の遮断時にコンデンサ（42）を正側、電界効果トランジ
スタ（43）（48）のゲートを負側とする起電力が誘起さ
れる向きに巻き方向が設定されており、かつ電界効果ト
ランジスタ（43）（48）の遮断時にトランス（44）の二
次巻線（46）に誘起された電圧によりコンデンサ（42）
は充電され、かつ充電された電荷は抵抗素子（41）を介
して所定の時定数で放電されるものとなされており、起動時は、前記微小直流入力電圧Ｖinによつて前記第１
の電界効果トランジスタ（43）を動作させることによ
り、前記トランス（44）の２次巻線（46）に前記微小直
流入力電圧Ｖinよりも大きな電圧を誘起させ、起動後は
前記誘起電圧によって前記第２の電界効果トランジスタ
（48）を動作させてドレイン電流の流れ込みを促進し、
これによりトランス（44）の２次巻線（46）に前記誘起
電圧を誘起しつつ、トランス（44）の１次巻線（45）に
出力パルスを発生し、前記平滑回路（５）でこの出力パ
ルスを平滑して前記直流入力電圧Ｖinよりも大きな出力
Ｖoutを取り出すものとなされていることを特徴とする
コンバータ。