JP3140308B2 - 昇圧型チョッパレギュレータ - Google Patents
昇圧型チョッパレギュレータInfo
- Publication number
- JP3140308B2 JP3140308B2 JP06241508A JP24150894A JP3140308B2 JP 3140308 B2 JP3140308 B2 JP 3140308B2 JP 06241508 A JP06241508 A JP 06241508A JP 24150894 A JP24150894 A JP 24150894A JP 3140308 B2 JP3140308 B2 JP 3140308B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- switching
- control circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
流をスイッチングすることにより、直流入力の昇圧を行
う昇圧型チョッパレギュレータに係り、より詳細には、
スイッチング開始時には直流入力によって動作する発振
回路を用いてスイッチングを行い、昇圧された直流出力
が得られたときには、直流出力によって動作する制御回
路を用いてスイッチングを制御する昇圧型チョッパレギ
ュレータに関する。
により、昇圧された直流出力を得るための昇圧型チョッ
パレギュレータとして、図3に示す従来技術がある。
続されたスイッチングトランジスタ2のオンとオフとを
繰り返すことにより、昇圧を行っている。すなわち、ス
イッチングトランジスタ2がオンしているときには、直
流源1からの電流がインダクタLに流れ、インダクタL
にエネルギーが蓄えられる。そしてスイッチングトラン
ジスタ2がオフとなったときには、蓄えられたエネルギ
ーによってインダクタLに逆起電力が発生する。インダ
クタLに発生した逆起電力は、直流源1の電圧に加算さ
れ、ダイオードDを介してコンデンサC2を充電する。
上記動作が繰り返されることによって、負荷7には、コ
ンデンサC2により平滑された直流出力が供給される。
1,R2によって分圧され、分圧された電圧は、誤差増
幅器4において基準電圧refと比較される。このため
誤差増幅器4の出力には、分圧された電圧と基準電圧r
efとの差異に対応した電圧が現れ、PWMコンパレー
タ3のプラス入力に与えられる。また発振回路5は三角
波を発生しており、発生した三角波をPWMコンパレー
タ3のマイナス入力に送出している。このためPWMコ
ンパレータ3においては、誤差増幅器4の出力と三角波
とのレベルが比較される。
レベルより高くなる期間では、PWMコンパレータ3か
らHレベルが出力される。また誤差増幅器4の出力が三
角波のレベルより低くなる期間では、PWMコンパレー
タ3からLレベルが出力される。またスイッチングトラ
ンジスタ2は、PWMコンパレータ3の出力がHレベル
となるときオンとなり、PWMコンパレータ3の出力
は、誤差増幅器4の出力に対応して、Hレベルとなる期
間とLレベルとなる期間との比率が変化する。この結
果、負荷7に与えられる直流出力は、抵抗R1,R2の
分圧比によって決定される電圧に安定化されることとな
る。
乾電池が消耗したときにも、インダクタL側から直流源
1を見たときの内部抵抗の上昇を防止する。
を、近年需要が急増している携帯型の電子機器に適用し
ようとする場合には、携帯型電子機器の電源が電池であ
ることに起因する問題が生じていた。
クロコンピュータを搭載することが一般的な技術となっ
ており、搭載されるマイクロコンピュータには、3V程
度の電源電圧で動作する素子が採用される。このため携
帯型電子機器を乾電池で動作させる場合では、2個以上
の乾電池を用いた構成とする必要がある。しかし乾電池
を2個用いると重量が増加するため、乾電池の個数を1
個に減らす場合には、乾電池の電圧を昇圧しなければな
らない。
成する素子にバイポーラトランジスタを使用する関係か
ら、スイッチングを制御する制御回路6は、入力電圧が
3Vより低くなると動作しない。そのため、図4の破線
31に示すように、入力電圧が3V以上となる電圧範囲
においてのみ所定の出力電圧が得られるに過ぎず、1つ
の乾電池を電源とする機器の昇圧を行う場合には、適用
できないという問題を生じていた。
グトランジスタ2とをMOSトランジスタを用いて構成
する場合には、1V程度の入力電圧で動作可能であり、
1つの乾電池を電源として昇圧を行うことが可能であ
る。しかし、この場合には、昇圧した直流出力の電力が
微小範囲に限定されている。そのため、ランプの点灯あ
るいはモータの駆動等の、負荷容量が大きな機器には適
用することが困難となっていた。
たものであって、請求項1記載の発明の目的は、低電圧
で動作可能な発振回路によってスイッチングを開始さ
せ、このスイッチングにより昇圧された直流出力でもっ
て制御回路を動作させることにより、出力電力を大きく
した場合にも、低い入力電圧で動作させることのできる
昇圧型チョッパレギュレータを提供することにある。
路が動作を行っているときには、スイッチングを開始さ
せる発振回路への動作電源の供給を停止することによ
り、スイッチング効率を高めることのできる昇圧型チョ
ッパレギュレータを提供することにある。
請求項1記載の発明に係る昇圧型チョッパレギュレータ
は、スイッチングトランジスタを用いてインダクタに流
れる電流をスイッチングすることにより直流入力を昇圧
すると共に、昇圧され平滑化された直流出力の電圧に基
づいて前記スイッチングを制御することにより前記直流
出力の電圧を安定化する昇圧型チョッパレギュレータに
適用し、前記直流出力を動作電源として、前記スイッチ
ングを制御する制御回路と、前記直流入力を動作電源と
して、前記直流入力の電圧より低い電圧範囲で動作する
発振回路と、前記直流入力によって動作し、前記直流出
力の電圧が前記制御回路が動作可能となる電圧より低い
ときには、前記発振回路の出力でもって前記スイッチン
グトランジスタに前記スイッチングを行わせ、前記直流
出力の電圧が前記制御回路が動作可能となる電圧より高
くなったときには、前記制御回路の出力でもって前記ス
イッチングトランジスタに前記スイッチングを行わせる
切換回路とを備え、前記発振回路が、直列接続された2
つのインバータからなり、前記切換回路が、オン時には
前記発振回路へ動作電源として前記直流入力を供給し、
オフ時には前記発振回路への前記直流入力の供給を停止
するPNPトランジスタを備えた構成としている。
ッパレギュレータは、前記切換回路を、前記直流出力の
電圧が前記制御回路が動作可能となる電圧より低いとき
には、前記発振回路に前記直流入力を動作電源として与
えると共に前記制御回路の出力を前記スイッチングトラ
ンジスタのベースに導くことを停止し、前記直流出力の
電圧が前記制御回路が動作可能となる電圧より高くなっ
たときには、前記発振回路に前記直流入力を動作電源と
して与えることを停止すると共に前記制御回路の出力を
前記スイッチングトランジスタのベースに導く構成とし
ている。
ことにより得られる直流出力となっている。このため制
御回路は、スイッチング開始時では動作しない。一方、
発振回路は、直流入力を動作電源とし、直流入力の電圧
より低い電圧範囲で動作する。また切換回路は、直流出
力の電圧が制御回路が動作可能となる電圧より低いと
き、つまりスイッチングを開始するときには、発振回路
の出力でもってスイッチングトランジスタにスイッチン
グを行わせる。このスイッチングによって直流出力の電
圧が上昇する。
能となる電圧より高くなったときには、制御回路の出力
でもってスイッチングトランジスタにスイッチングを行
わせる。そのため、このとき以後、スイッチングの制御
は直流出力の電圧を安定化させる制御となって、直流出
力の電圧は安定化される。また制御回路は、昇圧された
直流出力により動作するので、スイッチングトランジス
タを駆動する電流容量は大きくなる。
動作可能となる電圧より低いときには、発振回路に直流
入力を動作電源として与え、直流出力の電圧が制御回路
が動作可能となる電圧より高くなったときには、発振回
路に直流入力を動作電源として与えることを停止する。
低く、制御回路が動作不能である期間においてのみ電力
を消費するに過ぎず、制御回路が動作可能となり、所定
の昇圧動作が行われる期間では電力を消費しない。
照しつつ説明する。
ュレータの一実施例の電気的接続を示す回路図である。
なお、図1における構成が図3における構成と同一とな
るブロックおよび素子については、図3において付与し
た符号と同一符号を付与している。
ンデンサC1、インダクタL、ダイオードD、コンデン
サC2、スイッチングトランジスタ2、制御回路6、切
換回路8、および発振回路9によって構成されている。
また回路構成としての部品点数を削減する目的から、ス
イッチングトランジスタ2、制御回路6、切換回路8、
および発振回路9は、一体集積化されたICとなってい
る。
制御回路6は、従来技術と構成が同一となっている。そ
のため制御回路6は、3V程度の電圧が動作可能な最低
電圧となっている。また制御回路6には、動作電源とし
て、直流出力22が与えられている。その結果、制御回
路6は、スイッチングトランジスタ2のスイッチングが
開始され、直流出力22の電圧が3V以上となったと
き、動作可能となる。
となっている。従って、この直流源1aから供給される
直流入力21の電圧は、約1.5Vとなる。
するCR発振回路であり、直流入力21の電圧より低い
電圧範囲で動作するブロックとなっている。詳細には、
切換回路8内のトランジスタQ1のコレクタから出力さ
れる電流を電源として動作するブロックとなっており、
低い電圧範囲で動作する2つのインバータ11,12、
抵抗R6、およびコンデンサC3を備えている。
されており、インバータ11の入力と出力とは抵抗R6
によって接続されている。またインバータ11の入力と
インバータ12の出力とはコンデンサC3を介して接続
されている。またインバータ12の出力は、スイッチン
グトランジスタ2のベースに導かれている。なお、イン
バータ12の出力は、動作電源が供給されないとき、つ
まりトランジスタQ1がオフとなるときにはハイ・イン
ピーダンスとなる。
動作するブロックとなっており、直流出力22の電圧
が、制御回路6が動作可能となる電圧より低いときに
は、発振回路9の出力でもってスイッチングトランジス
タ2にスイッチングを行わせる。また直流出力22の電
圧が、制御回路6が動作可能となる電圧より高くなった
ときには、制御回路6の出力でもってスイッチングトラ
ンジスタ2にスイッチングを行わせる。
1〜Q3、3つの抵抗R3〜R5、ツェナーダイオード
ZD、およびANDゲート10を備えている。またAN
Dゲート10は、電流モードで動作する構成となってお
り、電流が流れるときにはHレベルとして認識し、電流
が流れないときにはLレベルとして認識する。また制御
回路6の出力電流については、その電流値を、減ずるこ
となくスイッチングトランジスタ2に出力する。また出
力がLレベルとなるときには、出力インピーダンスは、
発振回路9の出力に影響しないインピーダンスとなる。
圧が制御回路6が動作可能となる電圧より低い場合に
は、トランジスタQ1をオンとすることにより、直流入
力21を動作電源として発振回路9に与える。またAN
Dゲート10の一方の入力101をLレベルとすること
によって、ANDゲート10の出力をLレベルに固定
し、制御回路6の出力をスイッチングトランジスタ2の
ベースに導くことを停止する。
が動作可能となる電圧より高くなったときには、トラン
ジスタQ1をオフとすることにより、発振回路9に直流
入力21を動作電源として与えることを停止する。また
入力101をHレベルとすることにより、制御回路6の
出力を、ANDゲート10を介して、スイッチングトラ
ンジスタ2のベースに導く。
力21は、トランジスタQ1のエミッタとトランジスタ
Q2のエミッタとに導かれている。またトランジスタQ
2のコレクタは、トランジスタQ1のベースに導かれる
と共に、抵抗R3を介して接地されている。またトラン
ジスタQ2のベースはトランジスタQ3のコレクタに接
続されており、トランジスタQ3のエミッタは接地され
ている。
5を介して接地されると共に、抵抗R4の一方の端子に
接続されている。また抵抗R4の他方の端子は、ツェナ
ーダイオードZDのアノードに接続されており、ツェナ
ーダイオードZDのカソードには直流出力22が与えら
れている。そしてツェナーダイオードZDのアノード
は、ANDゲート10の一方の入力101となってお
り、ANDゲート10の他方の入力には、制御回路6の
出力が導かれている。
を示すタイミングチャートであり、必要に応じて同図を
参照しつつ、実施例の動作を以下に説明する。
き(時刻T1)には、直流出力22の電圧は0Vであ
る。従って制御回路6は動作しない。またツェナーダイ
オードZDには電流が流れないことから、トランジスタ
Q3はオフであり、従ってトランジスタQ2もオフとな
る。この結果、トランジスタQ1には、抵抗R3を介し
てベース電流が流れる。また入力101の電流値が0で
あり、電流モードとしてLレベルであることから、AN
Dゲート10の出力は、所定値以上のインピーダンスを
有するLレベルとなる。
Q1を介して直流入力21が供給されるので、発振回路
9は発振動作を開始する。そして発振回路9が発振動作
を開始したときには、発振回路9が送出する発振パルス
P1,・・・によって、スイッチングトランジスタ2は
スイッチングを開始する。このため直流出力22の電圧
は上昇を始める。
可能となる電圧まで上昇したとき(時刻T2)には、ツ
ェナーダイオードZDに電流が流れる。このためトラン
ジスタQ3がオンとなり、トランジスタQ2がオンとな
る。その結果、トランジスタQ1がオフとなって、発振
回路9には直流入力21が供給されなくなる。このため
インバータ12の出力はハイ・インピーダンスとなり、
発振回路9は、スイッチングトランジスタ2から切り離
される。
流出力22の電圧が3V以上であるので、既に発振を開
始している。またANDゲート10の入力101には、
時刻T2以後に電流が流れ、電流モードとしてHレベル
となる。このため制御回路6の出力が、ANDゲート1
0を介してスイッチングトランジスタ2に導かれる。つ
まりスイッチングトランジスタ2のベースには、AND
ゲート10を介して、制御回路6が出力する電流として
のパルスP2,・・・が与えられることになる。
トランジスタ2は、制御回路6によってスイッチングが
制御されることになる。そのため直流出力22の電圧
は、誤差増幅器4によって基準電圧refと比較され、
誤差に対応した電圧がPWMコンパレータ3に送出され
る。そしてPWMコンパレータ3により、誤差に対応し
たスイッチングの制御が行わることとなる。その結果、
直流出力22の電圧は、2つの抵抗R1,R2の分圧比
によって定まる電圧に安定化される。
御回路6の出力電流は、制御回路6が3V以上の電圧で
動作した出力電流であるので、スイッチングトランジス
タ2を充分に駆動する電流値となる。このため直流出力
22は、負荷7の消費電力が多い場合でも、その消費電
力に対応した電力となる。
と直流出力22の電圧との関係は、図4の32により示
す関係となって、直流源1aの電圧が1V以上の電圧範
囲では、所定の出力電圧が負荷7に供給されることにな
る。
パレギュレータは、昇圧され平滑化された直流出力の電
圧に基づいてスイッチングを制御する昇圧型チョッパレ
ギュレータに適用している。そして直流出力を動作電源
としてスイッチングを制御する制御回路と、直流入力を
動作電源として、直流入力の電圧より低い電圧範囲で動
作する発振回路と、直流入力によって動作し、直流出力
の電圧が制御回路が動作可能となる電圧より低いときに
は、発振回路の出力でもってスイッチングトランジスタ
にスイッチングを行わせ、直流出力の電圧が制御回路が
動作可能となる電圧より高くなったときには、制御回路
の出力でもってスイッチングトランジスタにスイッチン
グを行わせる切換回路とを備え、かつ、発振回路が、直
列接続された2つのインバータからなり、切換回路が、
オン時には発振回路へ動作電源として前記直流入力を供
給し、オフ時には発振回路への直流入力の供給を停止す
るPNPトランジスタを備えている。そのためスイッチ
ング開始時は、低電圧で動作可能な発振回路によってス
イッチングが開始され、このスイッチングにより昇圧さ
れた直流出力でもって制御回路が動作するので、出力電
力を大きくした場合にも、低い入力電圧で動作させるこ
とができるものである。
ッパレギュレータは、切換回路を、直流出力の電圧が、
制御回路が動作可能となる電圧より低いときには、発振
回路に直流入力を動作電源として与えると共に制御回路
の出力をスイッチングトランジスタのベースに導くこと
を停止し、直流出力の電圧が制御回路が動作可能となる
電圧より高くなったときには、発振回路に直流入力を動
作電源として与えることを停止すると共に制御回路の出
力をスイッチングトランジスタのベースに導く構成とし
ている。そのため発振回路は、直流出力の電圧が低く、
制御回路が動作不能である期間においてのみ電力を消費
するに過ぎず、制御回路が動作可能となり、所定の昇圧
動作が行われる期間は電力を消費しないことから、スイ
ッチング効率を高めることができるものである。
実施例の電気的接続を示す回路図である。
ートである。
電圧との関係を示す説明図である。
Claims (2)
- 【請求項1】 スイッチングトランジスタを用いてイン
ダクタに流れる電流をスイッチングすることにより直流
入力を昇圧すると共に、昇圧され平滑化された直流出力
の電圧に基づいて前記スイッチングを制御することによ
り前記直流出力の電圧を安定化する昇圧型チョッパレギ
ュレータにおいて、 前記直流出力を動作電源として、前記スイッチングを制
御する制御回路と、 前記直流入力を動作電源として、前記直流入力の電圧よ
り低い電圧範囲で動作する発振回路と、 前記直流入力によって動作し、前記直流出力の電圧が前
記制御回路が動作可能となる電圧より低いときには、前
記発振回路の出力でもって前記スイッチングトランジス
タに前記スイッチングを行わせ、前記直流出力の電圧が
前記制御回路が動作可能となる電圧より高くなったとき
には、前記制御回路の出力でもって前記スイッチングト
ランジスタに前記スイッチングを行わせる切換回路とを
備え、 前記発振回路が、直列接続された2つのインバータから
なり、前記切換回路が、オン時には前記発振回路へ動作
電源として前記直流入力を供給し、オフ時には前記発振
回路への前記直流入力の供給を停止するPNPトランジ
スタを備え ていることを特徴とする昇圧型チョッパレギ
ュレータ。 - 【請求項2】 前記切換回路は、前記直流出力の電圧が
前記制御回路が動作可能となる電圧より低いときには、
前記発振回路に前記直流入力を動作電源として与えると
共に前記制御回路の出力を前記スイッチングトランジス
タのベースに導くことを停止し、前記直流出力の電圧が
前記制御回路が動作可能となる電圧より高くなったとき
には、前記発振回路に前記直流入力を動作電源として与
えることを停止すると共に前記制御回路の出力を前記ス
イッチングトランジスタのベースに導くことを特徴とす
る請求項1記載の昇圧型チョッパレギュレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06241508A JP3140308B2 (ja) | 1994-10-05 | 1994-10-05 | 昇圧型チョッパレギュレータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06241508A JP3140308B2 (ja) | 1994-10-05 | 1994-10-05 | 昇圧型チョッパレギュレータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08107669A JPH08107669A (ja) | 1996-04-23 |
JP3140308B2 true JP3140308B2 (ja) | 2001-03-05 |
Family
ID=17075379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06241508A Expired - Fee Related JP3140308B2 (ja) | 1994-10-05 | 1994-10-05 | 昇圧型チョッパレギュレータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3140308B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8003558B2 (en) | 2008-07-29 | 2011-08-23 | Basf Corporation | Internal donor for olefin polymerization catalysts |
US8003559B2 (en) | 2008-05-13 | 2011-08-23 | Basf Corporation | Internal donor for olefin polymerization catalysts |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CH691010A5 (fr) * | 1997-01-09 | 2001-03-30 | Asulab Sa | Appareil électrique fonctionnant à l'aide d'une source photovoltaïque, notamment pièce d'horlogerie. |
DE69805011T2 (de) * | 1997-01-09 | 2002-12-12 | Asulab Sa | Mit photovoltaischer Zelle funktionierendes elektronisches Gerät, insbesondere Zeitmesswerk |
JP3650269B2 (ja) * | 1997-10-07 | 2005-05-18 | セイコーインスツル株式会社 | 発電素子を有する電子時計 |
WO2007013141A1 (ja) | 2005-07-26 | 2007-02-01 | Mitsubishi Denki Kabushiki Kaisha | エレベーターの制御装置 |
-
1994
- 1994-10-05 JP JP06241508A patent/JP3140308B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8003559B2 (en) | 2008-05-13 | 2011-08-23 | Basf Corporation | Internal donor for olefin polymerization catalysts |
US8003558B2 (en) | 2008-07-29 | 2011-08-23 | Basf Corporation | Internal donor for olefin polymerization catalysts |
Also Published As
Publication number | Publication date |
---|---|
JPH08107669A (ja) | 1996-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3571690B2 (ja) | スイッチング電源装置及びスイッチング電源用半導体装置 | |
JP3691421B2 (ja) | スイッチドキャパシタ型安定化電源回路 | |
US5581160A (en) | Method and apparatus for lighting an EL element | |
US6160389A (en) | Battery charger with low heat dissipation | |
JP3591496B2 (ja) | 電源装置 | |
WO2006030569A1 (ja) | 放電灯点灯装置 | |
US6307359B1 (en) | DC-DC converter powered by doubled output voltage | |
JPH0251335A (ja) | バッテリ電源装置 | |
JP2597346Y2 (ja) | ランプ調光装置 | |
JP3140308B2 (ja) | 昇圧型チョッパレギュレータ | |
JP2000060115A (ja) | 昇降圧チョッパ方式dc−dcコンバータ回路 | |
JPWO2002099947A1 (ja) | 電源装置及び電源装置の給電方法 | |
JP3216764B2 (ja) | インバータの駆動回路 | |
JPH0673713U (ja) | 発光素子駆動回路 | |
JPH05304729A (ja) | 電源装置 | |
JP3490049B2 (ja) | スイッチング電源装置 | |
JP3379159B2 (ja) | 放電灯点灯装置 | |
JPH10326674A (ja) | El素子の駆動回路 | |
JP3462694B2 (ja) | 降圧型のdc−dcコンバータ | |
JPS6122606Y2 (ja) | ||
JPH09149629A (ja) | 昇圧回路 | |
JP2002058238A (ja) | スイッチング電源装置 | |
JP3811174B2 (ja) | Dc−dcコンバータ | |
JP2004222394A (ja) | 昇圧回路 | |
JP2600103Y2 (ja) | 電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071215 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081215 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |