JP2000060115A - 昇降圧チョッパ方式ｄｃ−ｄｃコンバータ回路 - Google Patents
昇降圧チョッパ方式ｄｃ−ｄｃコンバータ回路Info
- Publication number
- JP2000060115A JP2000060115A JP10230429A JP23042998A JP2000060115A JP 2000060115 A JP2000060115 A JP 2000060115A JP 10230429 A JP10230429 A JP 10230429A JP 23042998 A JP23042998 A JP 23042998A JP 2000060115 A JP2000060115 A JP 2000060115A
- Authority
- JP
- Japan
- Prior art keywords
- converter circuit
- switching element
- output voltage
- voltage
- chopper type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1582—Buck-boost converters
Abstract
(57)【要約】
【課題】 本発明の課題は、昇降圧時における誤動作を
防止しすると共に、余分な内部電流を防止することで安
定動作を得ることができ、一つのコイルで広範囲な入力
電圧に対応した昇降圧チョッパ方式ＤＣ−ＤＣコンバー
タ回路を提供することである。 【解決手段】 昇圧動作時に不必要となる降圧スイッチ
ング素子２と、降圧動作時に不必要となる直列ダイオー
ド４に並列に設けられたバイパス用ＦＥＴ１０、１１を
有し、さらに出力電圧を分圧抵抗器１６を介して分圧し
降圧コントローラ９にフィードバックすることにより昇
圧時と降圧時の許容出力電圧精度の範囲で昇圧時の出力
電圧と降圧時の出力電圧に電位差を有してなる。
防止しすると共に、余分な内部電流を防止することで安
定動作を得ることができ、一つのコイルで広範囲な入力
電圧に対応した昇降圧チョッパ方式ＤＣ−ＤＣコンバー
タ回路を提供することである。 【解決手段】 昇圧動作時に不必要となる降圧スイッチ
ング素子２と、降圧動作時に不必要となる直列ダイオー
ド４に並列に設けられたバイパス用ＦＥＴ１０、１１を
有し、さらに出力電圧を分圧抵抗器１６を介して分圧し
降圧コントローラ９にフィードバックすることにより昇
圧時と降圧時の許容出力電圧精度の範囲で昇圧時の出力
電圧と降圧時の出力電圧に電位差を有してなる。
Description
【０００１】
【発明の属する技術分野】この発明は、１つのコイルで
昇降圧する、昇降圧チョッパ方式ＤＣ−ＤＣコンバータ
回路に関するものである。
昇降圧する、昇降圧チョッパ方式ＤＣ−ＤＣコンバータ
回路に関するものである。
【０００２】
【従来の技術】一般に昇降圧チョッパ方式ＤＣ−ＤＣコ
ンバータ回路は直流電源電圧に対する出力電圧を降圧制
御又は昇圧制御するものである。図５は特開平５−３２
８７１２号に開示されている昇降圧チョッパ方式のＤＣ
−ＤＣコンバータ回路を簡略化して示す接続図であり、
直流電源１の一方単に互いに直列接続された降圧スイッ
チング素子２０、チョークコイル２１、直列ダイオード
４と、前記直流電源１の他方端と前記降圧スイッチング
素子２０、前記コイル２１、前記直列ダイオード４それ
ぞれの出力端との間に接続された還流ダイオード２２、
昇圧スイッチング素子２３、平滑コンデンサ７とを含
み、制御部２４の指令信号により前記降圧スイッチング
素子２０および前記昇圧スイッチング素子２３を別々に
時比率制御し、出力電圧を降圧制御または昇圧制御する
ものにおいて、直列ダイオード４にバイパストランジス
タ２６を並列接続し、降圧動作時に切換制御部２７のオ
ン指令２１ｄによりバイパストランジスタ２６をオンさ
せ、直列ダイオード４に流れる電流をバイパストランジ
スタ２６側に側路する損失低減手段を備えることを特徴
とする昇降圧チョッパ方式ＤＣ−ＤＣコンバータ回路で
ある。
ンバータ回路は直流電源電圧に対する出力電圧を降圧制
御又は昇圧制御するものである。図５は特開平５−３２
８７１２号に開示されている昇降圧チョッパ方式のＤＣ
−ＤＣコンバータ回路を簡略化して示す接続図であり、
直流電源１の一方単に互いに直列接続された降圧スイッ
チング素子２０、チョークコイル２１、直列ダイオード
４と、前記直流電源１の他方端と前記降圧スイッチング
素子２０、前記コイル２１、前記直列ダイオード４それ
ぞれの出力端との間に接続された還流ダイオード２２、
昇圧スイッチング素子２３、平滑コンデンサ７とを含
み、制御部２４の指令信号により前記降圧スイッチング
素子２０および前記昇圧スイッチング素子２３を別々に
時比率制御し、出力電圧を降圧制御または昇圧制御する
ものにおいて、直列ダイオード４にバイパストランジス
タ２６を並列接続し、降圧動作時に切換制御部２７のオ
ン指令２１ｄによりバイパストランジスタ２６をオンさ
せ、直列ダイオード４に流れる電流をバイパストランジ
スタ２６側に側路する損失低減手段を備えることを特徴
とする昇降圧チョッパ方式ＤＣ−ＤＣコンバータ回路で
ある。
【０００３】また図５において、直列ダイオード４の損
失低減手段は、直列ダイオード４に並列接続されたバイ
パストランジスタ２６と、制御部２４が発する降圧スイ
ッチング素子２０の駆動信号１ｄを検出し、そのオン時
比率が１以下となる降圧動作時にバイパストランジスタ
２６のベースに向けてオン指令２１ｄを発する切換制御
部２７とで構成される。
失低減手段は、直列ダイオード４に並列接続されたバイ
パストランジスタ２６と、制御部２４が発する降圧スイ
ッチング素子２０の駆動信号１ｄを検出し、そのオン時
比率が１以下となる降圧動作時にバイパストランジスタ
２６のベースに向けてオン指令２１ｄを発する切換制御
部２７とで構成される。
【０００４】図６は切換制御部の一例を示すブロック
図、図７は切換制御部の動作の一例を示す特性線図であ
る。図６及び図７を参照すると、電圧Ｖｄ、周期Ｔ、オ
ン時間Ｔon、オフ時間Ｔoffなるパルス電圧からなる駆
動信号１ｄをレベルシフト回路２８に加え、駆動信号１
ｄのオン時比率Ｔon／Ｔが０％の時０Ｖ、１００％の時
例えば５Ｖとなるような比較電圧Ｖｃに変換し、この比
較電圧Ｖｃが差動増幅回路２９において基準電圧Ｖｓよ
り低いとき、ＤＣ−ＤＣコンバータ回路が降圧動作して
いるものと判断して、出力回路３０を介してオン指令２
１ｄをバイパストランジスタ２６のベースに向けて出力
するよう構成される。
図、図７は切換制御部の動作の一例を示す特性線図であ
る。図６及び図７を参照すると、電圧Ｖｄ、周期Ｔ、オ
ン時間Ｔon、オフ時間Ｔoffなるパルス電圧からなる駆
動信号１ｄをレベルシフト回路２８に加え、駆動信号１
ｄのオン時比率Ｔon／Ｔが０％の時０Ｖ、１００％の時
例えば５Ｖとなるような比較電圧Ｖｃに変換し、この比
較電圧Ｖｃが差動増幅回路２９において基準電圧Ｖｓよ
り低いとき、ＤＣ−ＤＣコンバータ回路が降圧動作して
いるものと判断して、出力回路３０を介してオン指令２
１ｄをバイパストランジスタ２６のベースに向けて出力
するよう構成される。
【０００５】また、上述の昇降圧チョッパ方式のＤＣ−
ＤＣコンバータ回路の降圧動作及び昇圧動作について図
６及び図７を参照し説明すると、降圧動作の場合、降圧
スイッチング素子２０をオン（オン時比率１００％）と
し、昇圧スイッチング素子２３を所望のオン時比率の駆
動信号５ｄによりオンオフ制御することにより、昇圧ス
イッチング素子２３のオフ時比率に逆比例して上昇する
出力電圧Ｖ0を負荷２５に供給する。この時、切換制御
部２７の比較電圧は降圧スイッチング素子２０のオン時
比率１００％に対応して、例えば５Ｖの比較電流を示す
ので、基準電圧を例えばオン時比率９０％に対応して
４．５Ｖ程度に設定しておけば切換制御部２７はオン指
令２１ｄを出力せず、バイパストランジスタ２６はオフ
状態を保持するので、平滑コンデンサ７の充電電圧は直
列ダイオード４により昇圧スイッチング素子２３側への
放電が阻止され、昇圧運転が行われる。
ＤＣコンバータ回路の降圧動作及び昇圧動作について図
６及び図７を参照し説明すると、降圧動作の場合、降圧
スイッチング素子２０をオン（オン時比率１００％）と
し、昇圧スイッチング素子２３を所望のオン時比率の駆
動信号５ｄによりオンオフ制御することにより、昇圧ス
イッチング素子２３のオフ時比率に逆比例して上昇する
出力電圧Ｖ0を負荷２５に供給する。この時、切換制御
部２７の比較電圧は降圧スイッチング素子２０のオン時
比率１００％に対応して、例えば５Ｖの比較電流を示す
ので、基準電圧を例えばオン時比率９０％に対応して
４．５Ｖ程度に設定しておけば切換制御部２７はオン指
令２１ｄを出力せず、バイパストランジスタ２６はオフ
状態を保持するので、平滑コンデンサ７の充電電圧は直
列ダイオード４により昇圧スイッチング素子２３側への
放電が阻止され、昇圧運転が行われる。
【０００６】一方、降圧動作時には、昇圧スイッチング
素子２３をオフ状態に保持し、駆動信号１ｄにより降圧
スイッチング素子２０を所望のオン時比率でオンオフ制
御することにより、降圧スイッチング素子２０のオン時
比率でオンオフ制御することにより、降圧スイッチング
素子２０のオン時比率が９０％以下であれば、切換制御
部２７における比較電圧Ｖｃは基準電圧Ｖｓより低く、
差動増幅回路２９は信号を出力し、オン指令２１ｄを受
けたバイパストランジスタ２６がオンし、直列ダイオー
ド４に流れる電流Ｉをバイパストランジスタ２６側にバ
イパスするので、従来直列ダイオード４生じた電力また
は電圧の損失を、その数分の一にまで低減することがで
きる。
素子２３をオフ状態に保持し、駆動信号１ｄにより降圧
スイッチング素子２０を所望のオン時比率でオンオフ制
御することにより、降圧スイッチング素子２０のオン時
比率でオンオフ制御することにより、降圧スイッチング
素子２０のオン時比率が９０％以下であれば、切換制御
部２７における比較電圧Ｖｃは基準電圧Ｖｓより低く、
差動増幅回路２９は信号を出力し、オン指令２１ｄを受
けたバイパストランジスタ２６がオンし、直列ダイオー
ド４に流れる電流Ｉをバイパストランジスタ２６側にバ
イパスするので、従来直列ダイオード４生じた電力また
は電圧の損失を、その数分の一にまで低減することがで
きる。
【０００７】
【発明が解決しようとする課題】しかし、以上の特開平
５−３２８７１２号に開示された昇降圧チョッパ方式Ｄ
Ｃ−ＤＣコンバータ回路にあっては次のような問題があ
った。特開平５−３２８７１２号に開示された昇降圧チ
ョッパ方式ＤＣ−ＤＣコンバータ回路では昇圧、降圧各
動作における出力電圧を定圧に設定していた。そのた
め、降圧動作中に負荷変動により一時的に出力電圧が低
下した際に昇圧動作時に転ずるべく、昇圧用スイッチン
グ素子２３がＯＮすることにより余分な内部電流が生じ
る現象や、昇圧動作時に軽負荷へ転じ出力電圧が上昇し
たのを検知し降圧用スイッチング素子２０がＯＦＦ状態
に転じ、出力電流が供給できなくなるという極めて不安
定な動作となる。その結果、効率の低下を招き出力電圧
にノイズが発生するという欠点があった。また特開平５
−３２８７１２号に開示された同昇降圧チョッパ方式Ｄ
Ｃ−ＤＣコンバータ回路では直列ダイオード４にバイパ
ス用ＰＮＰトランジスタ２６を並列接続させることで、
直列ダイオード４に流れる電流を並列ＰＮＰトランジス
タ２６に側路させ、直列ダイオード４に流れる電流を軽
減させる損失低減手段を備えていた。しかし昇圧動作時
には降圧用スイッチング素子２０の出力電流に応じたベ
ース電流や飽和電圧による内部損失が生じ、さらには降
圧動作時における直列ダイオード４の内部電圧及び前記
バイパス用ＰＮＰトランジスタ２６の内部電圧による損
失が発生するため、回路全体の効率が低下するという問
題があった。
５−３２８７１２号に開示された昇降圧チョッパ方式Ｄ
Ｃ−ＤＣコンバータ回路にあっては次のような問題があ
った。特開平５−３２８７１２号に開示された昇降圧チ
ョッパ方式ＤＣ−ＤＣコンバータ回路では昇圧、降圧各
動作における出力電圧を定圧に設定していた。そのた
め、降圧動作中に負荷変動により一時的に出力電圧が低
下した際に昇圧動作時に転ずるべく、昇圧用スイッチン
グ素子２３がＯＮすることにより余分な内部電流が生じ
る現象や、昇圧動作時に軽負荷へ転じ出力電圧が上昇し
たのを検知し降圧用スイッチング素子２０がＯＦＦ状態
に転じ、出力電流が供給できなくなるという極めて不安
定な動作となる。その結果、効率の低下を招き出力電圧
にノイズが発生するという欠点があった。また特開平５
−３２８７１２号に開示された同昇降圧チョッパ方式Ｄ
Ｃ−ＤＣコンバータ回路では直列ダイオード４にバイパ
ス用ＰＮＰトランジスタ２６を並列接続させることで、
直列ダイオード４に流れる電流を並列ＰＮＰトランジス
タ２６に側路させ、直列ダイオード４に流れる電流を軽
減させる損失低減手段を備えていた。しかし昇圧動作時
には降圧用スイッチング素子２０の出力電流に応じたベ
ース電流や飽和電圧による内部損失が生じ、さらには降
圧動作時における直列ダイオード４の内部電圧及び前記
バイパス用ＰＮＰトランジスタ２６の内部電圧による損
失が発生するため、回路全体の効率が低下するという問
題があった。
【０００８】本発明は以上の従来技術における問題に鑑
みてなされたものであって、広範囲な入力電圧において
高い効率の電圧変換が可能で、且つ出力負荷変動に対し
て安定動作を得ることができる昇降圧チョッパ方式ＤＣ
−ＤＣコンバータ回路を提供することを目的とする。
みてなされたものであって、広範囲な入力電圧において
高い効率の電圧変換が可能で、且つ出力負荷変動に対し
て安定動作を得ることができる昇降圧チョッパ方式ＤＣ
−ＤＣコンバータ回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】前記課題を解決する本出
願第１の発明は、昇降圧チョッパ方式ＤＣ−ＤＣコンバ
ータ回路において、直流電流の一方端に互いに直列接続
された降圧スイッチング素子、コイル、直列ダイオード
を有し、直流電源の他方端と前記降圧スイッチング素
子、前記コイル、および前記直列ダイオードそれぞれの
出力端との間に接続された転流ダイオード、昇圧スイッ
チング素子、平滑コンデンサを含み、前記昇圧スイッチ
ング素子は昇圧コントローラに、前記降圧スイッチング
素子は降圧コントローラにより時比率制御される構造を
有し、さらに出力電圧を分圧し前記降圧コントローラに
フィードバックする事により昇圧時と降圧時の許容出力
電圧精度の範囲で昇圧時の出力電圧と降圧時の出力電圧
に電位差が設けられたことを特徴とする昇降圧チョッパ
方式ＤＣ−ＤＣコンバータ回路である。
願第１の発明は、昇降圧チョッパ方式ＤＣ−ＤＣコンバ
ータ回路において、直流電流の一方端に互いに直列接続
された降圧スイッチング素子、コイル、直列ダイオード
を有し、直流電源の他方端と前記降圧スイッチング素
子、前記コイル、および前記直列ダイオードそれぞれの
出力端との間に接続された転流ダイオード、昇圧スイッ
チング素子、平滑コンデンサを含み、前記昇圧スイッチ
ング素子は昇圧コントローラに、前記降圧スイッチング
素子は降圧コントローラにより時比率制御される構造を
有し、さらに出力電圧を分圧し前記降圧コントローラに
フィードバックする事により昇圧時と降圧時の許容出力
電圧精度の範囲で昇圧時の出力電圧と降圧時の出力電圧
に電位差が設けられたことを特徴とする昇降圧チョッパ
方式ＤＣ−ＤＣコンバータ回路である。
【００１０】したがって本出願第１の発明の昇降圧チョ
ッパ方式ＤＣ−ＤＣコンバータ回路によれば、出力電圧
精度の範囲で昇圧時の出力電圧と降圧時の出力電圧に電
位差を設けてあるので、広範囲な入力電圧において高い
効率の電圧変換が可能で且つ出力負荷変動に対して安定
動作が得られるという利点がある。
ッパ方式ＤＣ−ＤＣコンバータ回路によれば、出力電圧
精度の範囲で昇圧時の出力電圧と降圧時の出力電圧に電
位差を設けてあるので、広範囲な入力電圧において高い
効率の電圧変換が可能で且つ出力負荷変動に対して安定
動作が得られるという利点がある。
【００１１】また本出願第２の発明は、本出願第１の発
明の昇降圧ＤＣ−ＤＣコンバータ回路において、許容出
力電圧精度の範囲において、降圧動作時の電圧を昇圧動
作時の電圧より大に設定したことを特徴とする。
明の昇降圧ＤＣ−ＤＣコンバータ回路において、許容出
力電圧精度の範囲において、降圧動作時の電圧を昇圧動
作時の電圧より大に設定したことを特徴とする。
【００１２】したがって本出願第２の発明の昇降圧ＤＣ
−ＤＣコンバータ回路によれば許容出力電圧精度の範囲
で、降圧動作時の電圧を昇圧動作時の電圧より大に設定
してあるので、降圧動作中に負荷の急激な変動により出
力電圧が低下した場合に昇圧スイッチング素子がＯＮし
効率が低下することを防ぐことができる利点があり、ま
た昇圧動作中に出力電圧が持ち上がった場合の誤動作も
防ぐことができる利点がある。
−ＤＣコンバータ回路によれば許容出力電圧精度の範囲
で、降圧動作時の電圧を昇圧動作時の電圧より大に設定
してあるので、降圧動作中に負荷の急激な変動により出
力電圧が低下した場合に昇圧スイッチング素子がＯＮし
効率が低下することを防ぐことができる利点があり、ま
た昇圧動作中に出力電圧が持ち上がった場合の誤動作も
防ぐことができる利点がある。
【００１３】また本出願第３の発明は、本出願第１の発
明又は本出願第２の発明の昇降圧チョッパ方式ＤＣ−Ｄ
Ｃコンバータ回路において、降圧用スイッチング素子に
対するバイパス用ＦＥＴと、直列ダイオードに対するバ
イパス用ＦＥＴを有し、ＦＥＴのＯＮ／ＯＦＦ切り替え
を入力電圧と出力電圧を比較する制御装置により行うこ
とで、昇圧動作時には降圧スイッチング素子を流れる電
流をバイパス用ＦＥＴ側に側路し、降圧時は直列ダイオ
ードに流れる電流をバイパス用ＦＥＴに側路する損失低
減手段を備えてなることを特徴とする。
明又は本出願第２の発明の昇降圧チョッパ方式ＤＣ−Ｄ
Ｃコンバータ回路において、降圧用スイッチング素子に
対するバイパス用ＦＥＴと、直列ダイオードに対するバ
イパス用ＦＥＴを有し、ＦＥＴのＯＮ／ＯＦＦ切り替え
を入力電圧と出力電圧を比較する制御装置により行うこ
とで、昇圧動作時には降圧スイッチング素子を流れる電
流をバイパス用ＦＥＴ側に側路し、降圧時は直列ダイオ
ードに流れる電流をバイパス用ＦＥＴに側路する損失低
減手段を備えてなることを特徴とする。
【００１４】したがって本出願第３の発明の昇降圧チョ
ッパ方式ＤＣ−ＤＣコンバータ回路によれば損失低減手
段として降圧スイッチング素子と直列ダイオードのそれ
ぞれにバイパス用ＦＥＴを設けたので、ＮＰＮトランジ
スタの出力電流に応じたベース電流や飽和電圧による内
部損失の低減およびバイパスをＦＥＴとしたことによ
り、降圧動作時直列ダイオードの内部損失の更なる低減
が実現できるという利点がある。
ッパ方式ＤＣ−ＤＣコンバータ回路によれば損失低減手
段として降圧スイッチング素子と直列ダイオードのそれ
ぞれにバイパス用ＦＥＴを設けたので、ＮＰＮトランジ
スタの出力電流に応じたベース電流や飽和電圧による内
部損失の低減およびバイパスをＦＥＴとしたことによ
り、降圧動作時直列ダイオードの内部損失の更なる低減
が実現できるという利点がある。
【００１５】また本出願第４の発明は、本出願第１の発
明〜本出願第３の発明のいずれか一に記載の昇降圧チョ
ッパ方式ＤＣ−ＤＣコンバータ回路において、入力電圧
が所望の出力電圧の範囲の時、２つのバイパス用ＦＥＴ
が同時ＯＮし、入出力を直結する動作モードを有してな
ることを特徴とする。
明〜本出願第３の発明のいずれか一に記載の昇降圧チョ
ッパ方式ＤＣ−ＤＣコンバータ回路において、入力電圧
が所望の出力電圧の範囲の時、２つのバイパス用ＦＥＴ
が同時ＯＮし、入出力を直結する動作モードを有してな
ることを特徴とする。
【００１６】したがって本出願第４の発明の昇降圧チョ
ッパ方式ＤＣ−ＤＣコンバータ回路によれば入力電圧が
所望の出力電圧の範囲の時、入出力を直結する動作モー
ドを有しているので、入力電圧が所望の出力電圧の範囲
の時、入力電圧がそのままの電圧として出力されるとい
う利点がある。
ッパ方式ＤＣ−ＤＣコンバータ回路によれば入力電圧が
所望の出力電圧の範囲の時、入出力を直結する動作モー
ドを有しているので、入力電圧が所望の出力電圧の範囲
の時、入力電圧がそのままの電圧として出力されるとい
う利点がある。
【００１７】また本出願第５の発明は、本出願第１の発
明〜本出願第４の発明のいずれか一に記載の昇降圧チョ
ッパ方式ＤＣ−ＤＣコンバータ回路において、バイパス
用ＦＥＴの制御をマイクロプロセッサによる制御とした
ことを特徴とする。
明〜本出願第４の発明のいずれか一に記載の昇降圧チョ
ッパ方式ＤＣ−ＤＣコンバータ回路において、バイパス
用ＦＥＴの制御をマイクロプロセッサによる制御とした
ことを特徴とする。
【００１８】したがって本出願第５の発明の昇降圧チョ
ッパ方式ＤＣ−ＤＣコンバータ回路によればバイパス用
ＦＥＴの制御をマイクロプロセッサにより制御するの
で、バイパス用ＦＥＴ制御はこの回路を組み込む機器媒
体の用途に応じて詳細に設定できる利点がある。
ッパ方式ＤＣ−ＤＣコンバータ回路によればバイパス用
ＦＥＴの制御をマイクロプロセッサにより制御するの
で、バイパス用ＦＥＴ制御はこの回路を組み込む機器媒
体の用途に応じて詳細に設定できる利点がある。
【００１９】また本出願第６の発明は、本出願第１の発
明〜本出願第５の発明のいずれか一に記載の昇降圧チョ
ッパ方式ＤＣ−ＤＣコンバータ回路において、各動作モ
ードで不要なコントローラをスタンバイモードにするこ
とを特徴とする。
明〜本出願第５の発明のいずれか一に記載の昇降圧チョ
ッパ方式ＤＣ−ＤＣコンバータ回路において、各動作モ
ードで不要なコントローラをスタンバイモードにするこ
とを特徴とする。
【００２０】したがって本出願第６の発明の昇降圧チョ
ッパ方式ＤＣ−ＤＣコンバータ回路によれば、各動作モ
ードで不要なコントローラをスタンバイモードにするこ
とから低消費電力化が実現できる利点がある。
ッパ方式ＤＣ−ＤＣコンバータ回路によれば、各動作モ
ードで不要なコントローラをスタンバイモードにするこ
とから低消費電力化が実現できる利点がある。
【００２１】また本出願第７の発明は、本出願第１の発
明〜本出願第６の発明のいずれか一に記載の昇降圧チョ
ッパ方式ＤＣ−ＤＣコンバータ回路において、昇圧用ス
イッチング素子がＮ型ＦＥＴまたはＮＰＮ型トランジス
タで構成してなることを特徴とする。
明〜本出願第６の発明のいずれか一に記載の昇降圧チョ
ッパ方式ＤＣ−ＤＣコンバータ回路において、昇圧用ス
イッチング素子がＮ型ＦＥＴまたはＮＰＮ型トランジス
タで構成してなることを特徴とする。
【００２２】したがって本出願第７の発明の昇降圧チョ
ッパ方式ＤＣ−ＤＣコンバータ回路によれば、昇圧用ス
イッチング素子がＮ型ＦＥＴまたはＮＰＮ型トランジス
タで構成してなることから、その用途およびコスト面に
より選択できる利点がある。
ッパ方式ＤＣ−ＤＣコンバータ回路によれば、昇圧用ス
イッチング素子がＮ型ＦＥＴまたはＮＰＮ型トランジス
タで構成してなることから、その用途およびコスト面に
より選択できる利点がある。
【００２３】また本出願第８の発明は、本出願第１の発
明〜本出願第７の発明のいずれか一に記載の昇降圧チョ
ッパ方式ＤＣ−ＤＣコンバータ回路において、降圧用ス
イッチング素子がＰ型ＦＥＴまたはＰＮＰ型トランジス
タで構成してなることを特徴とする。
明〜本出願第７の発明のいずれか一に記載の昇降圧チョ
ッパ方式ＤＣ−ＤＣコンバータ回路において、降圧用ス
イッチング素子がＰ型ＦＥＴまたはＰＮＰ型トランジス
タで構成してなることを特徴とする。
【００２４】したがって本出願第８の発明は、本出願第
１の発明〜本出願第７の発明のいずれか一に記載の昇降
圧チョッパ方式ＤＣ−ＤＣコンバータ回路において、降
圧用スイッチング素子がＰ型ＦＥＴまたはＰＮＰ型トラ
ンジスタで構成してなることから、その用途およびコス
ト面により選択できる利点がある。
１の発明〜本出願第７の発明のいずれか一に記載の昇降
圧チョッパ方式ＤＣ−ＤＣコンバータ回路において、降
圧用スイッチング素子がＰ型ＦＥＴまたはＰＮＰ型トラ
ンジスタで構成してなることから、その用途およびコス
ト面により選択できる利点がある。
【００２５】
【発明の実施の形態】以下に本発明の実施の形態の昇降
圧チョッパ方式ＤＣ−ＤＣコンバータ回路につき図面を
参照して説明する。
圧チョッパ方式ＤＣ−ＤＣコンバータ回路につき図面を
参照して説明する。
【００２６】実施の形態１ 図１は本発明の一実施の形態の昇降圧チョッパ方式ＤＣ
−ＤＣコンバータ回路の構成を示す接続図であり、従来
技術と同じ構成部分には同一参照符号を付すこととす
る。図１において、本回路は、直流電源１の一方端に互
いに直列接続された降圧スイッチング素子２、コイル
３、直列ダイオード４を有し、直流電源１の他方端と降
圧スイッチング素子２、コイル３、および直列ダイオー
ド４それぞれの出力端との間に接続された転流ダイオー
ド５、昇圧スイッチング素子６、平滑コンデンサ７を含
み、昇圧スイッチング素子６は昇圧コントローラ８に、
降圧スイッチング素子２は降圧コントローラ９により時
比率制御される構造を有し、また昇圧動作時に不必要と
なる降圧スイッチング素子２と、降圧動作時に不必要と
なる直列ダイオード４に並列に設けられたバイパス用Ｆ
ＥＴ１０、１１を有し、これら２つのバイパス用ＦＥＴ
１０、１１の制御をする制御装置１２を有し、出力電圧
を分圧し降圧コントローラ９にフィードバックする際に
介する分圧抵抗器１６を有し、バイパス用ＦＥＴ１１の
ゲート部に直列に接続された抵抗器１７を有し、降圧ス
イッチング素子２のゲート部に直列に接続される抵抗器
１８により構成される。
−ＤＣコンバータ回路の構成を示す接続図であり、従来
技術と同じ構成部分には同一参照符号を付すこととす
る。図１において、本回路は、直流電源１の一方端に互
いに直列接続された降圧スイッチング素子２、コイル
３、直列ダイオード４を有し、直流電源１の他方端と降
圧スイッチング素子２、コイル３、および直列ダイオー
ド４それぞれの出力端との間に接続された転流ダイオー
ド５、昇圧スイッチング素子６、平滑コンデンサ７を含
み、昇圧スイッチング素子６は昇圧コントローラ８に、
降圧スイッチング素子２は降圧コントローラ９により時
比率制御される構造を有し、また昇圧動作時に不必要と
なる降圧スイッチング素子２と、降圧動作時に不必要と
なる直列ダイオード４に並列に設けられたバイパス用Ｆ
ＥＴ１０、１１を有し、これら２つのバイパス用ＦＥＴ
１０、１１の制御をする制御装置１２を有し、出力電圧
を分圧し降圧コントローラ９にフィードバックする際に
介する分圧抵抗器１６を有し、バイパス用ＦＥＴ１１の
ゲート部に直列に接続された抵抗器１７を有し、降圧ス
イッチング素子２のゲート部に直列に接続される抵抗器
１８により構成される。
【００２７】以上のように構成された昇降圧チョッパ方
式ＤＣ−ＤＣコンバータ回路の動作について図１及び図
２を用いて説明する。まず昇圧動作について説明する。
昇圧動作であるので、入力電圧Ｖinが出力所望電圧Ｖａ
より低い場合である。この動作モードの場合、制御回路
１２によりバイパス用ＦＥＴ１０はＯＮ状態で且つ降圧
用スイッチング素子２もＯＮ時比率１００％でＯＮ状態
となり降圧コントローラは昇圧用スイッチング素子６を
駆動し出力電圧をＶａに保持するよう動作し昇圧動作が
行われる。
式ＤＣ−ＤＣコンバータ回路の動作について図１及び図
２を用いて説明する。まず昇圧動作について説明する。
昇圧動作であるので、入力電圧Ｖinが出力所望電圧Ｖａ
より低い場合である。この動作モードの場合、制御回路
１２によりバイパス用ＦＥＴ１０はＯＮ状態で且つ降圧
用スイッチング素子２もＯＮ時比率１００％でＯＮ状態
となり降圧コントローラは昇圧用スイッチング素子６を
駆動し出力電圧をＶａに保持するよう動作し昇圧動作が
行われる。
【００２８】一方、降圧動作については同じく図２の特
性線図を参照して説明すると、入力電圧Ｖin＞Ｖｂの条
件の時、制御装置１２によりバイパス用ＦＥＴ１０はＯ
ＦＦ状態、バイパス用ＦＥＴ１１はＯＮ状態となり、降
圧コントローラ９により降圧用スイッチング素子２を制
御し、出力電圧がＶｂになるように動作する。通常の昇
圧電源回路出は降圧電圧も昇圧電圧と等しいＶａに設定
されているが、本発明の回路に置いては降圧コントロー
ラに対するフィードバック電圧を分圧して戻しておくも
のである。ここで言う分圧されるフィードバック電圧
は、分圧比をαとした時、降圧動作時の出力電圧Ｖｂ＝
Ｖａ／αとなるものである。
性線図を参照して説明すると、入力電圧Ｖin＞Ｖｂの条
件の時、制御装置１２によりバイパス用ＦＥＴ１０はＯ
ＦＦ状態、バイパス用ＦＥＴ１１はＯＮ状態となり、降
圧コントローラ９により降圧用スイッチング素子２を制
御し、出力電圧がＶｂになるように動作する。通常の昇
圧電源回路出は降圧電圧も昇圧電圧と等しいＶａに設定
されているが、本発明の回路に置いては降圧コントロー
ラに対するフィードバック電圧を分圧して戻しておくも
のである。ここで言う分圧されるフィードバック電圧
は、分圧比をαとした時、降圧動作時の出力電圧Ｖｂ＝
Ｖａ／αとなるものである。
【００２９】更に、入力電圧がＶａからＶｂの範囲での
動作については、昇圧動作、降圧動作とも働かず図２の
入力特性に従って、Ｖout＝Ｖinとなる。ここでＶａ及
びＶｂは何れも所望の出力電圧精度ＶominからＶomaxを
満足するように設定されるものである。
動作については、昇圧動作、降圧動作とも働かず図２の
入力特性に従って、Ｖout＝Ｖinとなる。ここでＶａ及
びＶｂは何れも所望の出力電圧精度ＶominからＶomaxを
満足するように設定されるものである。
【００３０】また、電圧損失低減手段として設けられた
バイパス用ＦＥＴの動作について図１と図２を参照して
説明すると、入力電圧が所望出力電圧より低い昇圧動作
時はバイパス用ＦＥＴ１０がＯＮし降圧スイッチング素
子２をバイパスするもので入力電圧が下がるほどゲート
・ソース間の電圧が大きくなりＯＮ抵抗が小さくなるよ
うに動作するものである。
バイパス用ＦＥＴの動作について図１と図２を参照して
説明すると、入力電圧が所望出力電圧より低い昇圧動作
時はバイパス用ＦＥＴ１０がＯＮし降圧スイッチング素
子２をバイパスするもので入力電圧が下がるほどゲート
・ソース間の電圧が大きくなりＯＮ抵抗が小さくなるよ
うに動作するものである。
【００３１】次に降圧動作については、直列ダイオード
４に対するバイパス用ＦＥＴ１１をＯＮさせ、更に電力
損失をＯＮ抵抗０．１オーム以下の素子を用いることに
より出力電圧が１Ａの時１００ｍＷ以下に低減可能とな
り高効率な降圧動作が実現するものである。
４に対するバイパス用ＦＥＴ１１をＯＮさせ、更に電力
損失をＯＮ抵抗０．１オーム以下の素子を用いることに
より出力電圧が１Ａの時１００ｍＷ以下に低減可能とな
り高効率な降圧動作が実現するものである。
【００３２】また、降圧動作時の出力電圧設定を昇圧動
作時の出力電圧より規格内で大に設定したとき、降圧動
作中に不可の急激な変動により出力電圧が低下した場合
に昇圧回路が動作、即ち昇圧用スイッチング素子６がＯ
Ｎし効率が低下することを防ぐことができる。また、昇
圧動作中に出力電圧が持ち上がった場合の誤動作も前記
電位差により防止でき安定動作を得ることができるとい
う利点がある。応用例として、本回路にＡＣアダプタ等
の外部電源が接続されている時は降圧動作を行い、機器
内蔵電池等による動作の場合に昇圧動作を行うことが一
般的であるから、降圧時に出力を持ち上げることは特に
機器の電池寿命に影響を与えないという構成を有する。
作時の出力電圧より規格内で大に設定したとき、降圧動
作中に不可の急激な変動により出力電圧が低下した場合
に昇圧回路が動作、即ち昇圧用スイッチング素子６がＯ
Ｎし効率が低下することを防ぐことができる。また、昇
圧動作中に出力電圧が持ち上がった場合の誤動作も前記
電位差により防止でき安定動作を得ることができるとい
う利点がある。応用例として、本回路にＡＣアダプタ等
の外部電源が接続されている時は降圧動作を行い、機器
内蔵電池等による動作の場合に昇圧動作を行うことが一
般的であるから、降圧時に出力を持ち上げることは特に
機器の電池寿命に影響を与えないという構成を有する。
【００３３】バイパス用ＦＥＴ１０、１１を制御する制
御装置１２または１３または１４をマイクロプロセッサ
とすることで更に詳細な設定が可能となり、本回路を組
み込む機器媒体の目的に応じてバイパス用ＦＥＴの制御
ができる利点がある。
御装置１２または１３または１４をマイクロプロセッサ
とすることで更に詳細な設定が可能となり、本回路を組
み込む機器媒体の目的に応じてバイパス用ＦＥＴの制御
ができる利点がある。
【００３４】昇降圧の各動作モードにおいて、不要な昇
圧コントローラ８または降圧コントローラ９をスタンバ
イモードにすることでさらなる低消費電力化が可能にな
る利点がある。
圧コントローラ８または降圧コントローラ９をスタンバ
イモードにすることでさらなる低消費電力化が可能にな
る利点がある。
【００３５】目的や予算に応じて昇圧用スイッチング素
子６はＮ型ＦＥＴまたはＮＰＮ型トランジスタで構成す
ることができ、降圧用スイッチング素子２をＰ型ＦＥＴ
またはＰＮＰ型トランジスタとすることができる利点が
ある。
子６はＮ型ＦＥＴまたはＮＰＮ型トランジスタで構成す
ることができ、降圧用スイッチング素子２をＰ型ＦＥＴ
またはＰＮＰ型トランジスタとすることができる利点が
ある。
【００３６】実施の形態２ 次ぎに本発明の他の実施の形態の昇降圧チョッパ方式Ｄ
Ｃ−ＤＣコンバータ回路につき図３及び図４を参照して
説明する。図３及び図４に示すように本実施の形態の昇
降圧チョッパ方式ＤＣ−ＤＣコンバータ回路は実施の形
態１の昇降圧チョッパ方式ＤＣ−ＤＣコンバータ回路と
基本的構成は同じであるが、実施の形態１の昇降圧チョ
ッパ方式ＤＣ−ＤＣコンバータ回路とは異なり、今まで
一つでバイパス用ＦＥＴスイッチの制御を行っていた制
御装置を新たにもう一つ制御回路を設けている。その動
作を図４に示す。本図において、昇圧時の出力電圧Ｖａ
および降圧時の出力電圧をＶｂとし、この値は本回路の
出力電圧規格（Ｖomax〜Ｖomin）の範囲内に設定する。
バイパス用ＦＥＴ１０、バイパス用ＦＥＴ１１の切り換
えは新たに設けた電圧を比較する制御装置１３、１４に
より制御するもので、バイパス用ＦＥＴ１０は入力電圧
がＶｂ以下でＯＮさせる。また、バイパス用ＦＥＴ１１
は入力電圧がＶａ以上でＯＮするように制御する。従っ
て、この制御装置１３、１４を追加した場合の回路の入
出力動作の特性グラフは図４のようになる。即ち、入力
電圧がＶａ〜ＶｂまではＦＥＴ１０、１１が共にＯＮと
なり入力電圧がそのまま出力電圧となる。例えば乾電池
２本で３．０Ｖの出力を得る場合を考えると入力電圧は
おおよそ電池の内部抵抗の増加に伴い３．６Ｖ〜２．４
Ｖまで徐々に低下して行く、仮に出力電圧が３．０Ｖ±
０．２Ｖが必要な場合はＶａ＝２．８５Ｖ、Ｖｂ＝３．
１５Ｖに設定することにより出力電圧が２．８５Ｖ〜
３．１５Ｖの間は入力がそのまま出力される。即ち昇圧
動作や降圧動作とはその結果においての意味が異なるこ
とから、これを直結される動作として認識できる。
Ｃ−ＤＣコンバータ回路につき図３及び図４を参照して
説明する。図３及び図４に示すように本実施の形態の昇
降圧チョッパ方式ＤＣ−ＤＣコンバータ回路は実施の形
態１の昇降圧チョッパ方式ＤＣ−ＤＣコンバータ回路と
基本的構成は同じであるが、実施の形態１の昇降圧チョ
ッパ方式ＤＣ−ＤＣコンバータ回路とは異なり、今まで
一つでバイパス用ＦＥＴスイッチの制御を行っていた制
御装置を新たにもう一つ制御回路を設けている。その動
作を図４に示す。本図において、昇圧時の出力電圧Ｖａ
および降圧時の出力電圧をＶｂとし、この値は本回路の
出力電圧規格（Ｖomax〜Ｖomin）の範囲内に設定する。
バイパス用ＦＥＴ１０、バイパス用ＦＥＴ１１の切り換
えは新たに設けた電圧を比較する制御装置１３、１４に
より制御するもので、バイパス用ＦＥＴ１０は入力電圧
がＶｂ以下でＯＮさせる。また、バイパス用ＦＥＴ１１
は入力電圧がＶａ以上でＯＮするように制御する。従っ
て、この制御装置１３、１４を追加した場合の回路の入
出力動作の特性グラフは図４のようになる。即ち、入力
電圧がＶａ〜ＶｂまではＦＥＴ１０、１１が共にＯＮと
なり入力電圧がそのまま出力電圧となる。例えば乾電池
２本で３．０Ｖの出力を得る場合を考えると入力電圧は
おおよそ電池の内部抵抗の増加に伴い３．６Ｖ〜２．４
Ｖまで徐々に低下して行く、仮に出力電圧が３．０Ｖ±
０．２Ｖが必要な場合はＶａ＝２．８５Ｖ、Ｖｂ＝３．
１５Ｖに設定することにより出力電圧が２．８５Ｖ〜
３．１５Ｖの間は入力がそのまま出力される。即ち昇圧
動作や降圧動作とはその結果においての意味が異なるこ
とから、これを直結される動作として認識できる。
【００３７】これにより本実施の形態２の昇降圧チョッ
パ方式ＤＣ−ＤＣコンバータ回路によれば実施の形態１
の昇降圧チョッパ方式ＤＣ−ＤＣコンバータ回路と同様
に出力電圧に電位差を有することで出力電圧の安定を
得、バイパス用ＦＥＴにより内部損失を防止し効率の安
定を図ることができると共に、更に直結される動作が加
わるため特定区間ではさらなる高効率化が実現できると
いう利点がある。
パ方式ＤＣ−ＤＣコンバータ回路によれば実施の形態１
の昇降圧チョッパ方式ＤＣ−ＤＣコンバータ回路と同様
に出力電圧に電位差を有することで出力電圧の安定を
得、バイパス用ＦＥＴにより内部損失を防止し効率の安
定を図ることができると共に、更に直結される動作が加
わるため特定区間ではさらなる高効率化が実現できると
いう利点がある。
【図１】 この発明の実施の形態になる昇降圧チョッパ
方式ＤＣ−ＤＣコンバータ回路の構成を簡略化して示す
接続図
方式ＤＣ−ＤＣコンバータ回路の構成を簡略化して示す
接続図
【図２】 実施の形態１における昇降圧チョッパ方式Ｄ
Ｃ−ＤＣコンバータ回路の動作を示す特性線図
Ｃ−ＤＣコンバータ回路の動作を示す特性線図
【図３】 実施の形態２における昇降圧チョッパ方式Ｄ
Ｃ−ＤＣコンバータ回路の構成を簡略化して示す接続図
Ｃ−ＤＣコンバータ回路の構成を簡略化して示す接続図
【図４】 実施の形態２における昇降圧チョッパ方式Ｄ
Ｃ−ＤＣコンバータ回路の動作を示す特性線図
Ｃ−ＤＣコンバータ回路の動作を示す特性線図
【図５】 従来の昇降圧チョッパ方式ＤＣ−ＤＣコンバ
ータ回路の構成を簡略化して示す接続図
ータ回路の構成を簡略化して示す接続図
【図６】 従来の昇降圧チョッパ方式ＤＣ−ＤＣコンバ
ータ回路の切換制御部の一例を示すブロック図
ータ回路の切換制御部の一例を示すブロック図
【図７】 従来の昇降圧チョッパ方式ＤＣ−ＤＣコンバ
ータ回路の切換制御部の動作を示す特性線図
ータ回路の切換制御部の動作を示す特性線図
１ 直流電源 ２ 降圧スイッチング素子 ３ コイル ４ 直列ダイオード ５ 転流ダイオード ６ 昇圧スイッチング素子 ７ 平滑コンデンサ ８ 昇圧コントローラ ９ 降圧コントローラ １０ バイパス用ＦＥＴ １１ バイパス用ＦＥＴ １２ 制御装置 １３ 制御装置 １４ 制御装置 １５ 平滑コンデンサ １６ 分圧抵抗器 １７ 抵抗器 １８ 抵抗器 １９ 抵抗器 ２０ 降圧スイッチング素子 ２１ チョークコイル ２２ 還流ダイオード ２３ 昇圧スイッチング素子 ２４ 制御部 ２５ 負荷 ２６ バイパストランジスタ ２７ 切換制御部 ２８ レベルシフト回路 ２９ 差動増幅回路 ３０ 出力回路 １ｄ 駆動信号 ５ｄ 駆動信号 ２１ｄ オン信号 Ｉ 電流 Ｖａ 出力所望電圧 Ｖｂ 出力所望電圧 Ｖc 比較電圧 Ｖs 基準電圧
Claims (8)
- 【請求項１】直流電源電圧に対する出力電圧を降圧制御
又は昇圧制御する昇降圧チョッパ方式ＤＣ−ＤＣコンバ
ータ回路において、直流電流の一方端に互いに直列接続
された降圧スイッチング素子、コイル、直列ダイオード
を有し、直流電源の他方端と前記降圧スイッチング素
子、前記コイル、および前記直列ダイオードそれぞれの
出力端との間に接続された転流ダイオード、昇圧スイッ
チング素子、平滑コンデンサを含み、前記昇圧スイッチ
ング素子は昇圧コントローラに、前記降圧スイッチング
素子は降圧コントローラにより時比率制御される構造を
有し、さらに出力電圧を分圧し前記降圧コントローラに
フィードバックさせることにより昇圧時と降圧時の許容
出力電圧精度の範囲で昇圧時の出力電圧と降圧時の出力
電圧に電位差が設けられたことを特徴とする昇降圧チョ
ッパ方式ＤＣ−ＤＣコンバータ回路。 - 【請求項２】許容出力電圧精度の範囲において、降圧動
作時の電圧を昇圧動作時の電圧より大に設定したことを
特徴とする請求項１記載の昇降圧チョッパ方式ＤＣ−Ｄ
Ｃコンバータ回路。 - 【請求項３】降圧用スイッチング素子に対するバイパス
用ＦＥＴと、直列ダイオードに対するバイパス用ＦＥＴ
を有し、これらのバイパス用ＦＥＴのＯＮ／ＯＦＦ切り
替えを入力電圧と出力電圧を比較する制御装置により行
うことで、昇圧動作時には降圧スイッチング素子を流れ
る電流をバイパス用ＦＥＴ側に側路し、降圧時は直列ダ
イオードに流れる電流をバイパス用ＦＥＴに側路する損
失低減手段を備えてなることを特徴とする請求項１又は
請求項２記載の昇降圧チョッパ方式ＤＣ−ＤＣコンバー
タ回路。 - 【請求項４】入力電圧が所望の出力電圧の範囲の時、降
圧用スイッチング素子に対するバイパス用ＦＥＴと直列
ダイオードに対するバイパス用ＦＥＴが同時ＯＮし、入
出力を直結する動作モードを有してなることを特徴とす
る請求項１〜請求項３のいずれか一に記載の昇降圧チョ
ッパ方式ＤＣ−ＤＣコンバータ回路。 - 【請求項５】バイパス用ＦＥＴの制御をマイクロプロセ
ッサによる制御としたことを特徴とする請求項１〜請求
項４のいずれか一に記載の昇降圧チョッパ方式ＤＣ−Ｄ
Ｃコンバータ回路。 - 【請求項６】各動作モードで不要なコントローラをスタ
ンバイモードにすることを特徴とする請求項１〜請求項
５のいずれか一に記載の昇降圧チョッパ方式ＤＣ−ＤＣ
コンバータ回路。 - 【請求項７】昇圧用スイッチング素子がＮ型ＦＥＴまた
はＮＰＮ型トランジスタで構成してなることを特徴とす
る請求項１〜請求項６のいずれか一に記載の昇降圧チョ
ッパ方式ＤＣ−ＤＣコンバータ回路。 - 【請求項８】降圧用スイッチング素子がＰ型ＦＥＴまた
はＰＮＰ型トランジスタで構成してなることを特徴とす
る請求項１〜請求項７のいずれか一に記載の昇降圧チョ
ッパ方式ＤＣ−ＤＣコンバータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23042998A JP3206556B2 (ja) | 1998-08-17 | 1998-08-17 | 昇降圧チョッパ方式ｄｃ−ｄｃコンバータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23042998A JP3206556B2 (ja) | 1998-08-17 | 1998-08-17 | 昇降圧チョッパ方式ｄｃ−ｄｃコンバータ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000060115A true JP2000060115A (ja) | 2000-02-25 |
| JP3206556B2 JP3206556B2 (ja) | 2001-09-10 |
Family
ID=16907767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23042998A Expired - Fee Related JP3206556B2 (ja) | 1998-08-17 | 1998-08-17 | 昇降圧チョッパ方式ｄｃ−ｄｃコンバータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3206556B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005045943A (ja) * | 2003-07-23 | 2005-02-17 | Matsushita Electric Ind Co Ltd | 昇降圧ｄｃ−ｄｃコンバータ |
| JP2007166783A (ja) * | 2005-12-14 | 2007-06-28 | Mitsubishi Electric Corp | 電力変換装置 |
| JP2011172321A (ja) * | 2010-02-16 | 2011-09-01 | Koito Mfg Co Ltd | 昇降圧ｄｃ−ｄｃコンバータ及び車両用灯具 |
| EP2582004A1 (en) * | 2011-10-12 | 2013-04-17 | Research In Motion Limited | Power converter system for mobile devices |
| CN103155390A (zh) * | 2010-10-25 | 2013-06-12 | 惠普发展公司，有限责任合伙企业 | 功率转换器 |
| WO2013016535A3 (en) * | 2011-07-28 | 2013-07-25 | Schneider Electric It Corporation | Single-battery power topologies for online ups systems |
| US8618781B2 (en) | 2008-12-02 | 2013-12-31 | Spansion Llc | Output voltage controller, electronic device, and output voltage control method |
| EP2801147A1 (en) * | 2012-01-06 | 2014-11-12 | Koninklijke Philips N.V. | Power converter with separate buck and boost conversion circuits |
| US8981749B2 (en) | 2011-10-12 | 2015-03-17 | Blackberry Limited | Power converter system for mobile devices |
| EP3432455A1 (en) * | 2017-07-17 | 2019-01-23 | The Swatch Group Research and Development Ltd | Thermoelectric generator with starting circuit |
| WO2019234846A1 (ja) * | 2018-06-06 | 2019-12-12 | 三菱電機株式会社 | 電力変換装置 |
| EP4340198A1 (en) * | 2022-09-08 | 2024-03-20 | Samsung Electronics Co., Ltd. | Switching regulator and power management integrated circuit including the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105449994B (zh) * | 2014-09-10 | 2017-09-29 | 立锜科技股份有限公司 | 电源转换器的控制电路 |
-
1998
- 1998-08-17 JP JP23042998A patent/JP3206556B2/ja not_active Expired - Fee Related
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005045943A (ja) * | 2003-07-23 | 2005-02-17 | Matsushita Electric Ind Co Ltd | 昇降圧ｄｃ−ｄｃコンバータ |
| JP2007166783A (ja) * | 2005-12-14 | 2007-06-28 | Mitsubishi Electric Corp | 電力変換装置 |
| US9246387B2 (en) | 2008-12-02 | 2016-01-26 | Cypress Semiconductor Corporation | Output voltage controller, electronic device, and output voltage control method |
| US8618781B2 (en) | 2008-12-02 | 2013-12-31 | Spansion Llc | Output voltage controller, electronic device, and output voltage control method |
| JP2011172321A (ja) * | 2010-02-16 | 2011-09-01 | Koito Mfg Co Ltd | 昇降圧ｄｃ−ｄｃコンバータ及び車両用灯具 |
| US9798348B2 (en) | 2010-10-25 | 2017-10-24 | Hewlett Packard Enterprise Development Lp | Power converter dependent on a voltage range the input voltage resides in |
| CN103155390A (zh) * | 2010-10-25 | 2013-06-12 | 惠普发展公司，有限责任合伙企业 | 功率转换器 |
| GB2498027B (en) * | 2010-10-25 | 2015-08-26 | Hewlett Packard Development Co | Power converter |
| US9118243B2 (en) | 2010-10-25 | 2015-08-25 | Hewlett-Packard Development Company, L.P. | Power converter dependent on a voltage range the input voltage resides in |
| US9024476B2 (en) | 2011-07-28 | 2015-05-05 | Schneider Electric It Corporation | Single-battery power topologies for online UPS systems |
| WO2013016535A3 (en) * | 2011-07-28 | 2013-07-25 | Schneider Electric It Corporation | Single-battery power topologies for online ups systems |
| US8981749B2 (en) | 2011-10-12 | 2015-03-17 | Blackberry Limited | Power converter system for mobile devices |
| EP2582004A1 (en) * | 2011-10-12 | 2013-04-17 | Research In Motion Limited | Power converter system for mobile devices |
| JP2015503901A (ja) * | 2012-01-06 | 2015-02-02 | コーニンクレッカ フィリップス エヌ ヴェ | 別個のバック及びブースト変換回路を備えた電力変換器 |
| EP2801147A1 (en) * | 2012-01-06 | 2014-11-12 | Koninklijke Philips N.V. | Power converter with separate buck and boost conversion circuits |
| EP3432455A1 (en) * | 2017-07-17 | 2019-01-23 | The Swatch Group Research and Development Ltd | Thermoelectric generator with starting circuit |
| JP2019022436A (ja) * | 2017-07-17 | 2019-02-07 | ザ・スウォッチ・グループ・リサーチ・アンド・ディベロップメント・リミテッド | 始動回路を有する熱電発電器 |
| US11081956B2 (en) | 2017-07-17 | 2021-08-03 | The Swatch Group Research And Development Ltd | Thermoelectric generator with starting circuit |
| WO2019234846A1 (ja) * | 2018-06-06 | 2019-12-12 | 三菱電機株式会社 | 電力変換装置 |
| EP4340198A1 (en) * | 2022-09-08 | 2024-03-20 | Samsung Electronics Co., Ltd. | Switching regulator and power management integrated circuit including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3206556B2 (ja) | 2001-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6087816A (en) | Step-up/step-down switching regulators and pulse width modulation control therefor | |
| US7288854B2 (en) | Power linear and switching regulators commonly controlled for plural loads | |
| US7276886B2 (en) | Dual buck-boost converter with single inductor | |
| JP3432616B2 (ja) | 不連続モードで動作するｄｃ−ｄｃコンバータ | |
| US6812682B2 (en) | Switching power supply unit and semiconductor device for switching power supply | |
| JP5332248B2 (ja) | 電源装置 | |
| US7982447B2 (en) | Switched mode power supply having improved transient response | |
| JP2835299B2 (ja) | 自励式ｄｃ−ｄｃコンバータ | |
| US11563378B2 (en) | Seamless DCM-PFM transition for single pulse operation in DC-DC converters | |
| JPH10225105A (ja) | Ｄｃ／ｄｃコンバータ | |
| CN112994455A (zh) | 降压-升压式转换器及其控制方法 | |
| JP3206556B2 (ja) | 昇降圧チョッパ方式ｄｃ−ｄｃコンバータ回路 | |
| US8981752B2 (en) | Energy-based oriented switching mode power supply | |
| US20230268837A1 (en) | Buck-Boost Converter and Hybrid Control Method | |
| US6307359B1 (en) | DC-DC converter powered by doubled output voltage | |
| JP3132614B2 (ja) | Ｄｃ−ｄｃコンバ−タ | |
| CN109217671B (zh) | 一种浮地稳压供电电路 | |
| JP3238833B2 (ja) | 電源回路 | |
| JPWO2002099947A1 (ja) | 電源装置及び電源装置の給電方法 | |
| CN112688540B (zh) | 开关功率变换器及升压关断时间自适应调节单元 | |
| JP3055546B1 (ja) | 昇降圧電源回路 | |
| JP3490049B2 (ja) | スイッチング電源装置 | |
| JP4608755B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JPH1023749A (ja) | スイッチング電源装置 | |
| US20230412077A1 (en) | Switching power supply circuit and switching power supply device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |