JP3238833B2 - 電源回路 - Google Patents
電源回路Info
- Publication number
- JP3238833B2 JP3238833B2 JP24365794A JP24365794A JP3238833B2 JP 3238833 B2 JP3238833 B2 JP 3238833B2 JP 24365794 A JP24365794 A JP 24365794A JP 24365794 A JP24365794 A JP 24365794A JP 3238833 B2 JP3238833 B2 JP 3238833B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- voltage
- supply voltage
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1582—Buck-boost converters
Description
【０００１】
【産業上の利用分野】本発明は、高低２つの電源電源で
動作し、電源からの電力を消費する動作状態と、低電圧
電源に電力を戻す動作状態をもつ双方向性の電源回路に
関し、特に、電力戻し状態での無駄な電力消費を低減す
る高速インタフェースの電源回路に関する。
動作し、電源からの電力を消費する動作状態と、低電圧
電源に電力を戻す動作状態をもつ双方向性の電源回路に
関し、特に、電力戻し状態での無駄な電力消費を低減す
る高速インタフェースの電源回路に関する。
【０００２】
【従来の技術】近年、高速インタフェース回路として、
コンパレータを備えた回路が使われ始めている。図１１
において、高速インタフェース回路１２は、インバータ
１６とコンパレータ１８を備える。高速インタフェース
回路１２には、第１電源回路１０から例えば３．３Ｖの
電源電圧が供給される。また第２電源回路１４から１．
５Ｖの電源電圧を供給される。
コンパレータを備えた回路が使われ始めている。図１１
において、高速インタフェース回路１２は、インバータ
１６とコンパレータ１８を備える。高速インタフェース
回路１２には、第１電源回路１０から例えば３．３Ｖの
電源電圧が供給される。また第２電源回路１４から１．
５Ｖの電源電圧を供給される。
【０００３】第１電源回路１０からの３．３Ｖの電源電
圧はインバータ１６，１８の動作電源として使用され
る。第２電源回路１４からの１．５Ｖの電源電圧は、イ
ンバータ１６の出力ラインを抵抗Ｒ２０を介してプルア
ップする。また抵抗２２，２４による分圧でコンパレー
タ１８の基準電圧を設定する。入力端子３４がＨレベル
のとき、インバータ１６の出力端子とマイナスライン間
の内部インピーダンスが略零となり、インバータ１６の
出力はＬレベルとなる。このときプルアップ抵抗２０及
びインバータ１６の経路で実線２０２の電流が流れ、イ
ンバータ１６の出力電圧は０Ｖ付近に下がる。このため
インバータ１６の出力電圧は基準電圧を下回り、コンパ
レータ１８の出力端子３６はＬレベルになる。
圧はインバータ１６，１８の動作電源として使用され
る。第２電源回路１４からの１．５Ｖの電源電圧は、イ
ンバータ１６の出力ラインを抵抗Ｒ２０を介してプルア
ップする。また抵抗２２，２４による分圧でコンパレー
タ１８の基準電圧を設定する。入力端子３４がＨレベル
のとき、インバータ１６の出力端子とマイナスライン間
の内部インピーダンスが略零となり、インバータ１６の
出力はＬレベルとなる。このときプルアップ抵抗２０及
びインバータ１６の経路で実線２０２の電流が流れ、イ
ンバータ１６の出力電圧は０Ｖ付近に下がる。このため
インバータ１６の出力電圧は基準電圧を下回り、コンパ
レータ１８の出力端子３６はＬレベルになる。
【０００４】入力端子３４がＬレベルのとき、インバー
タ１６の電源端子と出力端子間の内部インピーダンスが
略零となり、インバータ１６の出力はＨレベルとなる。
即ち、電源電圧３．３Ｖが出力ラインに加わる。このた
めインバータ１６の出力電圧は基準電圧以上となり、コ
ンパレータ１８の出力端子３６はＨレベルになる。
タ１６の電源端子と出力端子間の内部インピーダンスが
略零となり、インバータ１６の出力はＨレベルとなる。
即ち、電源電圧３．３Ｖが出力ラインに加わる。このた
めインバータ１６の出力電圧は基準電圧以上となり、コ
ンパレータ１８の出力端子３６はＨレベルになる。
【０００５】
【発明が解決しようとする課題】しかしながら、図１１
の高速インタフェース回路にあっては、インバータ１６
がＨレベル出力となって出力ラインに電源電圧３．３Ｖ
に近い電圧が加わると、プルアップ抵抗２０を介して破
線２０４の経路で、それより低い電源電圧１．５Ｖの第
２電源回路１４に電流が流れ込む。このように第２電源
回路１４に電流が流入すると、その出力電圧が上昇して
安定しなくなり、これに伴なってコンパレータ１８の基
準電圧も上昇することから、コンパレータ１８の動作点
も変動して安定しなくなる問題があった。
の高速インタフェース回路にあっては、インバータ１６
がＨレベル出力となって出力ラインに電源電圧３．３Ｖ
に近い電圧が加わると、プルアップ抵抗２０を介して破
線２０４の経路で、それより低い電源電圧１．５Ｖの第
２電源回路１４に電流が流れ込む。このように第２電源
回路１４に電流が流入すると、その出力電圧が上昇して
安定しなくなり、これに伴なってコンパレータ１８の基
準電圧も上昇することから、コンパレータ１８の動作点
も変動して安定しなくなる問題があった。
【０００６】この問題を解決するためには、図１２のよ
うに、第２電源回路１４に流入する最大電流を消費する
ことのできるダミー抵抗２００を接続すればよい。即
ち、負荷側となる高速インタフェース回路１２から流出
してくる電流分を、ダミー抵抗２００で常に消費させる
ことによって、第２電源回路１４への電流の流入をなく
し、出力電圧を安定に保つことができる。
うに、第２電源回路１４に流入する最大電流を消費する
ことのできるダミー抵抗２００を接続すればよい。即
ち、負荷側となる高速インタフェース回路１２から流出
してくる電流分を、ダミー抵抗２００で常に消費させる
ことによって、第２電源回路１４への電流の流入をなく
し、出力電圧を安定に保つことができる。
【０００７】しかし、図１３（Ａ）のインバータ１６の
Ｈレベル状態で、流出する電流−Ｉが常にダミー抵抗２
００で消費されることとなり、ダミー抵抗２００での消
費分だけ電源回路の容量を増加させなければならない。
またダミー抵抗で常に電力が消費されているため、電力
効率が低下する問題もある。本発明の目的は、負荷側か
らの電力の戻りに対し電源電圧を変動させることなく電
源に戻し、電源容量の増加を不要とし、同時に電力利用
効率を高めるようにした電源回路が提供される。
Ｈレベル状態で、流出する電流−Ｉが常にダミー抵抗２
００で消費されることとなり、ダミー抵抗２００での消
費分だけ電源回路の容量を増加させなければならない。
またダミー抵抗で常に電力が消費されているため、電力
効率が低下する問題もある。本発明の目的は、負荷側か
らの電力の戻りに対し電源電圧を変動させることなく電
源に戻し、電源容量の増加を不要とし、同時に電力利用
効率を高めるようにした電源回路が提供される。
【０００８】
【課題を解決するための手段】この目的を達成するため
本発明は次のように構成する。尚、実施例図面中の符号
を併せて示す。本発明の負荷回路となるインタフェース
回路１２は、所定の第１電源電圧（３．３Ｖ）と、第１
電源電圧より低い所定の第２電源電圧（１．５Ｖ）の供
給で動作する。そして、第１の動作状態で、第１および
第２の電源電圧を負荷で消費し、第２の動作状態では、
第２の電源電圧が第２の電源電圧の供給側に戻される。
本発明は次のように構成する。尚、実施例図面中の符号
を併せて示す。本発明の負荷回路となるインタフェース
回路１２は、所定の第１電源電圧（３．３Ｖ）と、第１
電源電圧より低い所定の第２電源電圧（１．５Ｖ）の供
給で動作する。そして、第１の動作状態で、第１および
第２の電源電圧を負荷で消費し、第２の動作状態では、
第２の電源電圧が第２の電源電圧の供給側に戻される。
【０００９】具体的には、インタフェース回路１２は、
第１の動作状態でＬレベル信号を出力し第２の動作状態
でＨレベル信号を出力するゲート回路、例えばインバー
タを有する。インバータの出力ラインは第２電源電圧の
供給ラインにプルアップ抵抗を介してプルアップされ
る。インバータの出力電圧はコンパレータで所定の基準
電圧と比較され、基準電圧を下回っている場合にＬレベ
ル信号が出力され、基準電圧以上の場合にＨレベル信号
が出力される。インバータ及びコンパレータは第１電源
電圧３．３Ｖで動作する。コンパレータの基準電圧は、
第２電源電圧１．５Ｖから作成している。
第１の動作状態でＬレベル信号を出力し第２の動作状態
でＨレベル信号を出力するゲート回路、例えばインバー
タを有する。インバータの出力ラインは第２電源電圧の
供給ラインにプルアップ抵抗を介してプルアップされ
る。インバータの出力電圧はコンパレータで所定の基準
電圧と比較され、基準電圧を下回っている場合にＬレベ
ル信号が出力され、基準電圧以上の場合にＨレベル信号
が出力される。インバータ及びコンパレータは第１電源
電圧３．３Ｖで動作する。コンパレータの基準電圧は、
第２電源電圧１．５Ｖから作成している。
【００１０】このような負荷回路としてのインタフェー
ス回路１２に対し、本発明にあっては、第１電源電圧を
供給する第１電源回路１０と、第２電源電圧を供給する
第２電源回路１４を設ける。第２電源回路１４は、第１
電源回路１０からの第１電源電圧を入力し、インタフェ
ース回路１２の第１の動作状態（インバータのＬレベル
出力状態）で、第１電源電圧を第２電源電圧に変換して
負荷回路１２に供給する。またインタフェース回路１２
の第２の動作状態（インバータのＨレベル出力状態）で
は、インタフェース回路１２からの電流出力に対し、第
１電源電圧に変換して第１電源回路１０に帰還させる。
ス回路１２に対し、本発明にあっては、第１電源電圧を
供給する第１電源回路１０と、第２電源電圧を供給する
第２電源回路１４を設ける。第２電源回路１４は、第１
電源回路１０からの第１電源電圧を入力し、インタフェ
ース回路１２の第１の動作状態（インバータのＬレベル
出力状態）で、第１電源電圧を第２電源電圧に変換して
負荷回路１２に供給する。またインタフェース回路１２
の第２の動作状態（インバータのＨレベル出力状態）で
は、インタフェース回路１２からの電流出力に対し、第
１電源電圧に変換して第１電源回路１０に帰還させる。
【００１１】この第２電源回路は、一例として、インタ
フェース回路１２の第１の動作状態で、第１電源電圧
３．３Ｖを第２電源電圧１．５Ｖに変換してインタフェ
ース回路１２に供給する降圧コンバータ３８と、インタ
フェース回路１２の第２の動作状態で、インタフェース
回路１２からの電流出力に対し第１電源電圧３．３Ｖに
変換して第１電源回路１０に帰還させる昇圧コンバータ
４０と、それぞれをスイッチング制御する制御回路を備
える。
フェース回路１２の第１の動作状態で、第１電源電圧
３．３Ｖを第２電源電圧１．５Ｖに変換してインタフェ
ース回路１２に供給する降圧コンバータ３８と、インタ
フェース回路１２の第２の動作状態で、インタフェース
回路１２からの電流出力に対し第１電源電圧３．３Ｖに
変換して第１電源回路１０に帰還させる昇圧コンバータ
４０と、それぞれをスイッチング制御する制御回路を備
える。
【００１２】降圧コンバータ３８及び昇圧コンバータ４
０の各々は、例えばスイッチング素子を１つ備えた非絶
縁型のシングルコンバータを用いる。また回路構成を簡
単にするため、降圧コンバータと昇圧コンバータを一体
化する。この降圧コンバータと昇圧コンバータを一体化
した第２電源回路１４は、一対のスイッチング素子の接
続点から第２電源電圧のプラス出力端子間に接続したイ
ンダクタンスと、第２電源電圧の出力端子間に接続した
コンデンサと、インタフェース回路の第１状態及び第２
状態で、インタフェース回路に対する第２電源電圧出力
端子の両端電圧を所定値に保つように一対のスイッチン
グ素子を、例えばパルス幅変調信号により交互にオン、
オフ制御する制御回路で構成される。
０の各々は、例えばスイッチング素子を１つ備えた非絶
縁型のシングルコンバータを用いる。また回路構成を簡
単にするため、降圧コンバータと昇圧コンバータを一体
化する。この降圧コンバータと昇圧コンバータを一体化
した第２電源回路１４は、一対のスイッチング素子の接
続点から第２電源電圧のプラス出力端子間に接続したイ
ンダクタンスと、第２電源電圧の出力端子間に接続した
コンデンサと、インタフェース回路の第１状態及び第２
状態で、インタフェース回路に対する第２電源電圧出力
端子の両端電圧を所定値に保つように一対のスイッチン
グ素子を、例えばパルス幅変調信号により交互にオン、
オフ制御する制御回路で構成される。
【００１３】一対のスイッチング素子の各々には、逆極
性の向きにダイオードを並列接続する。ＭＯＳ−ＦＥＴ
を使用した場合には、素子構造に起因して生成される寄
生ダイオードがスイッチ部に対し逆極性に並列接続され
ているので、ダイオードを別途接続する必要はない。ま
た第２電源回路１４の別の例としては、絶縁型のコンバ
ータとその制御回路を降圧コンバータ及び昇圧コンバー
タに使用できる。この内、絶縁型の昇圧コンバータとし
ては、インタフェース回路１２の第２の動作状態で、イ
ンタフェース回路１２からの電流出力に対し定電流制御
により第１電源電圧３．３Ｖに変換して第１電源回路１
０に帰還させる。
性の向きにダイオードを並列接続する。ＭＯＳ−ＦＥＴ
を使用した場合には、素子構造に起因して生成される寄
生ダイオードがスイッチ部に対し逆極性に並列接続され
ているので、ダイオードを別途接続する必要はない。ま
た第２電源回路１４の別の例としては、絶縁型のコンバ
ータとその制御回路を降圧コンバータ及び昇圧コンバー
タに使用できる。この内、絶縁型の昇圧コンバータとし
ては、インタフェース回路１２の第２の動作状態で、イ
ンタフェース回路１２からの電流出力に対し定電流制御
により第１電源電圧３．３Ｖに変換して第１電源回路１
０に帰還させる。
【００１４】更に、第１電源回路１０とインタフェース
回路１２との間に、入力電圧を第１電源電圧に定電圧制
御により変換して出力するスイッチングレギュレータ、
即ち絶縁型コンバータとその制御回路を設けてもよい。
この場合、第２電源回路１４に設けた絶縁型の昇圧コン
バータの出力を、第１電源回路１０とインタフェース回
路１２との間に設けた絶縁型コンバータの出力端子に帰
還接続してもよい。
回路１２との間に、入力電圧を第１電源電圧に定電圧制
御により変換して出力するスイッチングレギュレータ、
即ち絶縁型コンバータとその制御回路を設けてもよい。
この場合、第２電源回路１４に設けた絶縁型の昇圧コン
バータの出力を、第１電源回路１０とインタフェース回
路１２との間に設けた絶縁型コンバータの出力端子に帰
還接続してもよい。
【００１５】
【作用】このような本発明のインタフェース用電源回路
によれば、負荷回路としてのインタフェース回路１２の
切替状態で、電源電圧１．５Ｖ側の第２電源回路１４
に、第１電源回路１０からの電源電圧３．３Ｖによる電
力の戻りがあった場合、戻された電力に対し第２電源回
路１４は、昇圧コンバータとして動作し、戻された電力
を消費せずに、３．３Ｖに昇圧して第１電源回路１０に
戻すことができる。
によれば、負荷回路としてのインタフェース回路１２の
切替状態で、電源電圧１．５Ｖ側の第２電源回路１４
に、第１電源回路１０からの電源電圧３．３Ｖによる電
力の戻りがあった場合、戻された電力に対し第２電源回
路１４は、昇圧コンバータとして動作し、戻された電力
を消費せずに、３．３Ｖに昇圧して第１電源回路１０に
戻すことができる。
【００１６】このとき第２電源回路１４からの第２電源
電圧１．５Ｖは変動せずに安定化されており、インタフ
ェース回路１２に設けたコンパレータ１８の基準電圧を
第２電源電圧から作成していても変動せず、安定したコ
ンパレータ１８の動作を保証できる。また戻された電力
を消費していないため、ダミー抵抗で消費させた場合の
ように、その分だけ電源容量を大きくしておく必要もな
い。当然に、電源に電力を戻すことで、電力利用効率を
高めることができる。
電圧１．５Ｖは変動せずに安定化されており、インタフ
ェース回路１２に設けたコンパレータ１８の基準電圧を
第２電源電圧から作成していても変動せず、安定したコ
ンパレータ１８の動作を保証できる。また戻された電力
を消費していないため、ダミー抵抗で消費させた場合の
ように、その分だけ電源容量を大きくしておく必要もな
い。当然に、電源に電力を戻すことで、電力利用効率を
高めることができる。
【００１７】
【実施例】図１は本発明の基本的な実施例である。第１
電源回路１０は、例えばＤＣ３．３Ｖの第１電源電圧を
出力する。第１電源回路１０はバッテリでもよいし、Ａ
Ｃ電源から直流電源を作り出す通常の電源回路であって
もよい。第１電源回路１０からの電源電圧ＤＣ３．３Ｖ
は、電源端子４４，４６よりインタフェース回路１２の
電源端子２６，２８に供給される。
電源回路１０は、例えばＤＣ３．３Ｖの第１電源電圧を
出力する。第１電源回路１０はバッテリでもよいし、Ａ
Ｃ電源から直流電源を作り出す通常の電源回路であって
もよい。第１電源回路１０からの電源電圧ＤＣ３．３Ｖ
は、電源端子４４，４６よりインタフェース回路１２の
電源端子２６，２８に供給される。
【００１８】負荷回路として機能するインタフェース回
路１２には、ゲート回路として例えばインバータ１６が
設けられ、更に、コンパレータ１８が設けられる。イン
バータ１６およびコンパレータ１８は、電源端子２６，
２８間に供給された第１電源回路１０からの電源電圧Ｄ
Ｃ３．３Ｖで動作する。インバータ１６は、入力端子３
４からの入力信号を反転する。コンパレータ１８は、イ
ンバータ１６の出力電圧を所定の基準電圧と比較し、基
準電圧より低ければ出力端子３６にＬレベル出力を生ず
る。基準電圧以上であれば出力端子３６にＨレベル出力
を生ずる。
路１２には、ゲート回路として例えばインバータ１６が
設けられ、更に、コンパレータ１８が設けられる。イン
バータ１６およびコンパレータ１８は、電源端子２６，
２８間に供給された第１電源回路１０からの電源電圧Ｄ
Ｃ３．３Ｖで動作する。インバータ１６は、入力端子３
４からの入力信号を反転する。コンパレータ１８は、イ
ンバータ１６の出力電圧を所定の基準電圧と比較し、基
準電圧より低ければ出力端子３６にＬレベル出力を生ず
る。基準電圧以上であれば出力端子３６にＨレベル出力
を生ずる。
【００１９】インバータ１６の出力ラインは、プルアッ
プ抵抗２０を介して第２電源回路１４から供給された第
２電源電圧例えばＤＣ１．５Ｖにプルアップされてい
る。また、コンパレータ１８の基準電圧は、第２電源回
路１４からの電源電圧ＤＣ１．５Ｖを抵抗２２と抵抗２
４で分圧して作り出している。第２電源回路１４には降
圧コンバータ３８とその制御回路部３９、及び昇圧コン
バータ４０とその制御回路部４１が設けられている。こ
のコンバータと制御回路部を備えた回路は、通常、スイ
ッチングレギュレータとして知られている。
プ抵抗２０を介して第２電源回路１４から供給された第
２電源電圧例えばＤＣ１．５Ｖにプルアップされてい
る。また、コンパレータ１８の基準電圧は、第２電源回
路１４からの電源電圧ＤＣ１．５Ｖを抵抗２２と抵抗２
４で分圧して作り出している。第２電源回路１４には降
圧コンバータ３８とその制御回路部３９、及び昇圧コン
バータ４０とその制御回路部４１が設けられている。こ
のコンバータと制御回路部を備えた回路は、通常、スイ
ッチングレギュレータとして知られている。
【００２０】インタフェース回路１２で入力端子３４の
入力レベルがＨレベルとなり、インバータ１６による反
転でＬレベルとなり、コンパレータ１８の出力がＬレベ
ルとなる第１動作状態のとき、第２電源回路１４の降圧
コンバータ３８が動作する。降圧コンバータ３８は、電
源入力端子４８，５０間に対する第１電源回路１０から
の電源電圧ＤＣ３．３ＶをＤＣ１．５Ｖに降圧して、電
源出力端子５２，５４よりインタフェース回路１２に供
給する。
入力レベルがＨレベルとなり、インバータ１６による反
転でＬレベルとなり、コンパレータ１８の出力がＬレベ
ルとなる第１動作状態のとき、第２電源回路１４の降圧
コンバータ３８が動作する。降圧コンバータ３８は、電
源入力端子４８，５０間に対する第１電源回路１０から
の電源電圧ＤＣ３．３ＶをＤＣ１．５Ｖに降圧して、電
源出力端子５２，５４よりインタフェース回路１２に供
給する。
【００２１】一方、インタフェース回路１２において、
入力端子３４がＬレベル入力となり、インバータ１６に
よるＨレベルへの反転でコンパレータ１８がＨレベル出
力となる第２動作状態のとき、第２電源回路１４の昇圧
コンバータ４０が動作する。インタフェース回路１２で
コンパレータ１８がＨレベル状態となるとき、電源端子
２６に対する第１電源回路１０からの電源電圧ＤＣ３．
３Ｖは、インバータ１６の電源端子から出力端子、更に
プルアップ抵抗２０を介して第２電源回路１４の電源出
力端子５２に加わり、第２電源回路１４側に電力を戻す
ようになる。
入力端子３４がＬレベル入力となり、インバータ１６に
よるＨレベルへの反転でコンパレータ１８がＨレベル出
力となる第２動作状態のとき、第２電源回路１４の昇圧
コンバータ４０が動作する。インタフェース回路１２で
コンパレータ１８がＨレベル状態となるとき、電源端子
２６に対する第１電源回路１０からの電源電圧ＤＣ３．
３Ｖは、インバータ１６の電源端子から出力端子、更に
プルアップ抵抗２０を介して第２電源回路１４の電源出
力端子５２に加わり、第２電源回路１４側に電力を戻す
ようになる。
【００２２】このインタフェース回路１２からの電流の
戻しに対し、昇圧コンバータ４０は電源出力端子５２，
５４側の入力電圧１．５Ｖを３．３Ｖに昇圧して、電源
入力端子４８，５０より第１電源回路１０に電力を帰還
させる。尚、第２電源回路１４は、常時、定電流を第１
電源回路１０に戻すように動作させる方法もある。図２
は、図１の第２電源回路１４に設けた降圧コンバータ３
８と昇圧コンバータ４０の具体的な実施例である。この
実施例にあっては、降圧コンバータ３８、昇圧コンバー
タ４０及びその制御回路部を一体化して回路構成を簡単
にしたことを特徴とする。
戻しに対し、昇圧コンバータ４０は電源出力端子５２，
５４側の入力電圧１．５Ｖを３．３Ｖに昇圧して、電源
入力端子４８，５０より第１電源回路１０に電力を帰還
させる。尚、第２電源回路１４は、常時、定電流を第１
電源回路１０に戻すように動作させる方法もある。図２
は、図１の第２電源回路１４に設けた降圧コンバータ３
８と昇圧コンバータ４０の具体的な実施例である。この
実施例にあっては、降圧コンバータ３８、昇圧コンバー
タ４０及びその制御回路部を一体化して回路構成を簡単
にしたことを特徴とする。
【００２３】第２電源回路１４において、主回路部を構
成するコンバータは、ＭＯＳ型のＦＥＴ５６，５８、イ
ンダクタンス６４およびコンデンサ６６で構成される。
これは非絶縁型のＤＣ−ＤＣコンバータである。ＦＥＴ
５６，５８に逆向きに並列接続したダイオード６０，６
２は、ＭＯＳ型−ＦＥＴの素子構造により生成される寄
生ダイオードで実現できる。したがって、ＦＥＴ５６，
５８に別途ダイオード６０，６２を接続する必要はな
い。
成するコンバータは、ＭＯＳ型のＦＥＴ５６，５８、イ
ンダクタンス６４およびコンデンサ６６で構成される。
これは非絶縁型のＤＣ−ＤＣコンバータである。ＦＥＴ
５６，５８に逆向きに並列接続したダイオード６０，６
２は、ＭＯＳ型−ＦＥＴの素子構造により生成される寄
生ダイオードで実現できる。したがって、ＦＥＴ５６，
５８に別途ダイオード６０，６２を接続する必要はな
い。
【００２４】コンバータの制御回路部は、誤差アンプ６
８、抵抗７０、ツェナダイオード７２、パルス幅変調回
路（以下「ＰＷＭ回路」という）７４およびインバータ
７６で構成される。コンバータの制御回路部は、抵抗７
０とツェナダイオード７２により基準電圧を作成して、
誤差アンプ６８のプラス入力端子の電源出力端子５２，
５４間の出力電圧と基準電圧の間に差が生ずると、誤差
アンプ６８はその差に応じた誤差電圧をＰＷＭ回路７４
に出力する。
８、抵抗７０、ツェナダイオード７２、パルス幅変調回
路（以下「ＰＷＭ回路」という）７４およびインバータ
７６で構成される。コンバータの制御回路部は、抵抗７
０とツェナダイオード７２により基準電圧を作成して、
誤差アンプ６８のプラス入力端子の電源出力端子５２，
５４間の出力電圧と基準電圧の間に差が生ずると、誤差
アンプ６８はその差に応じた誤差電圧をＰＷＭ回路７４
に出力する。
【００２５】ＰＷＭ回路７４は、誤差電圧を零とするよ
うなパルス幅制御、即ちデューティ比の制御を行う。Ｐ
ＷＭ回路７４の出力パルスは、直接ＦＥＴ５６のゲート
に供給されると同時に、インバータ７６で反転されて、
ＦＥＴ５８のゲートに供給されている。したがって、Ｐ
ＷＭ回路７４からのパルス信号により、ＦＥＴ５６，５
８は交互にオン、オフされることになる。
うなパルス幅制御、即ちデューティ比の制御を行う。Ｐ
ＷＭ回路７４の出力パルスは、直接ＦＥＴ５６のゲート
に供給されると同時に、インバータ７６で反転されて、
ＦＥＴ５８のゲートに供給されている。したがって、Ｐ
ＷＭ回路７４からのパルス信号により、ＦＥＴ５６，５
８は交互にオン、オフされることになる。
【００２６】図３は、図２の等価回路である。まずイン
タフェース回路１２は、等価回路としては１つの負荷回
路１２´と見做すことができる。インバータ１６による
入力レベルの反転機能がスイッチ７８に置き替えられ
る。インバータ１６の出力がＨレベルのとき、即ち第２
電源回路１４に電力を戻す第２動作状態のとき、スイッ
チ７８は電源端子２６からのラインに接続した等価抵抗
Ｒ１側に閉じている。このため、第１電源回路１０から
の電源電圧ＤＣ３．３Ｖは、抵抗Ｒ１、スイッチ７８を
介して第２電源回路１４の電源出力端子５２，５４間に
戻される。このとき、スイッチ７８の共通端子側には等
価抵抗Ｒ２が存在する。したがって、端子２６，２８間
の第１電源電圧ＤＣ３．３Ｖは、等価抵抗Ｒ１，Ｒ２で
分圧される。安定状態では、等価抵抗Ｒ１の両端電圧が
１．８Ｖ、等価抵抗Ｒ２の両端電圧が１．５Ｖになる。
タフェース回路１２は、等価回路としては１つの負荷回
路１２´と見做すことができる。インバータ１６による
入力レベルの反転機能がスイッチ７８に置き替えられ
る。インバータ１６の出力がＨレベルのとき、即ち第２
電源回路１４に電力を戻す第２動作状態のとき、スイッ
チ７８は電源端子２６からのラインに接続した等価抵抗
Ｒ１側に閉じている。このため、第１電源回路１０から
の電源電圧ＤＣ３．３Ｖは、抵抗Ｒ１、スイッチ７８を
介して第２電源回路１４の電源出力端子５２，５４間に
戻される。このとき、スイッチ７８の共通端子側には等
価抵抗Ｒ２が存在する。したがって、端子２６，２８間
の第１電源電圧ＤＣ３．３Ｖは、等価抵抗Ｒ１，Ｒ２で
分圧される。安定状態では、等価抵抗Ｒ１の両端電圧が
１．８Ｖ、等価抵抗Ｒ２の両端電圧が１．５Ｖになる。
【００２７】一方、インバータ１６のＬレベル状態で
は、スイッチ７８はマイナスライン側に接続した等価抵
抗Ｒ３の接続状態に切り替わる。この状態では、等価抵
抗Ｒ３に対し第２電源回路１４より電源供給が行われる
だけである。第２電源回路１４に設けた一対のＦＥＴ５
６，５８は、スイッチ８０，８２で置き替えられる。ス
イッチ８０，８２の制御回路部は省略している。
は、スイッチ７８はマイナスライン側に接続した等価抵
抗Ｒ３の接続状態に切り替わる。この状態では、等価抵
抗Ｒ３に対し第２電源回路１４より電源供給が行われる
だけである。第２電源回路１４に設けた一対のＦＥＴ５
６，５８は、スイッチ８０，８２で置き替えられる。ス
イッチ８０，８２の制御回路部は省略している。
【００２８】図４（Ａ）は、図３の等価回路の降圧時
に、スイッチ８０がオン、スイッチ８２がオフしたとき
の動作であり、図４（Ｂ）は、次に８２がオン、スイッ
チ８０がオフしたときの動作である。ここで、インタフ
ェース回路１２はインバータ１６のＬレベル出力による
スイッチ７８の等価抵抗Ｒ３側への切替状態であること
から、等価抵抗Ｒ２，Ｒ３の並列抵抗値となる等価抵抗
Ｒ０で表している。
に、スイッチ８０がオン、スイッチ８２がオフしたとき
の動作であり、図４（Ｂ）は、次に８２がオン、スイッ
チ８０がオフしたときの動作である。ここで、インタフ
ェース回路１２はインバータ１６のＬレベル出力による
スイッチ７８の等価抵抗Ｒ３側への切替状態であること
から、等価抵抗Ｒ２，Ｒ３の並列抵抗値となる等価抵抗
Ｒ０で表している。
【００２９】図４（Ａ）でスイッチ８０がオンすると、
第１電源回路１０からの電源電圧ＤＣ３．３Ｖによりス
イッチ８０とインダクタンス６４を通り、コンデンサ６
６と付加抵抗Ｒ０に電流が流れる。ここで、インダクタ
ンス６４に流れる電流をＩ１、スイッチ８０に流れる電
流をＩ２、スイッチ８０と８２の接続点の電位をＶ１、
インダクタンス６４の両端電圧をＶ２としている。
第１電源回路１０からの電源電圧ＤＣ３．３Ｖによりス
イッチ８０とインダクタンス６４を通り、コンデンサ６
６と付加抵抗Ｒ０に電流が流れる。ここで、インダクタ
ンス６４に流れる電流をＩ１、スイッチ８０に流れる電
流をＩ２、スイッチ８０と８２の接続点の電位をＶ１、
インダクタンス６４の両端電圧をＶ２としている。
【００３０】インダクタンス６４を流れる電流Ｉ１によ
りインダクタンス６４にエネルギがチャージされる。同
時に、コンデンサ６６も充電され、更にインタフェース
回路１２の等価抵抗Ｒ０への電流供給も行われる。安定
状態にあっては、インダクタンス６４の両端電圧Ｖ２は
１．８Ｖ、コンデンサ６６の両端電圧は１．５Ｖとなる
ように、定電圧制御される。
りインダクタンス６４にエネルギがチャージされる。同
時に、コンデンサ６６も充電され、更にインタフェース
回路１２の等価抵抗Ｒ０への電流供給も行われる。安定
状態にあっては、インダクタンス６４の両端電圧Ｖ２は
１．８Ｖ、コンデンサ６６の両端電圧は１．５Ｖとなる
ように、定電圧制御される。
【００３１】次に、図４（Ａ）の状態からスイッチ８０
がオフ、同時にスイッチ８２がオンする図４（Ｂ）の状
態に切り替わったとする。スイッチ８２がオンすると、
インダクタンス６４にチャージされたエネルギによって
コンデンサ６６、スイッチ８２となる経路で電流が流れ
る。ここで、スイッチ８２に流れる電流をＩ３とする。
このスイッチ８２がオンした状態では、インダクタンス
６４の極性は図４（Ａ）の場合と逆極性となり、両端電
圧Ｖ２は−１．５Ｖであり、またコンデンサ６６の両端
電圧も１．５Ｖとなるように定電圧制御される。
がオフ、同時にスイッチ８２がオンする図４（Ｂ）の状
態に切り替わったとする。スイッチ８２がオンすると、
インダクタンス６４にチャージされたエネルギによって
コンデンサ６６、スイッチ８２となる経路で電流が流れ
る。ここで、スイッチ８２に流れる電流をＩ３とする。
このスイッチ８２がオンした状態では、インダクタンス
６４の極性は図４（Ａ）の場合と逆極性となり、両端電
圧Ｖ２は−１．５Ｖであり、またコンデンサ６６の両端
電圧も１．５Ｖとなるように定電圧制御される。
【００３２】図５（Ａ）〜（Ｇ）は、図３の等価回路に
おける降圧時のタイミングチャートである。図５（Ａ）
はスイッチ８０のオン、オフであり、図５（Ｂ）がスイ
ッチ８２のオン、オフであり、一方がオンのとき他方は
オフとなる関係にある。図５（Ａ）のスイッチ８０がオ
ンのとき、図４（Ａ）のように、スイッチ８０と８２の
接続点の電位Ｖ２は図５（Ｃ）のように３．３Ｖにあ
る。このときインダクタンス６４の両端電圧Ｖ２は、図
５（Ｄ）のように１．８Ｖにある。更に、インダクタン
ス６４を流れる電流Ｉ１は、図５（Ｅ）のように、緩や
かな傾きをもって増加している。また、スイッチ８０を
流れる電流Ｉ２は図５（Ｆ）となり、これは図５（Ｅ）
のインダクタンス６４を流れる電流Ｉ１と同じ値をも
つ。更に、スイッチ８２の電流Ｉ３は、スイッチ８２が
オフであることから、図５（Ｇ）のように零にある。
おける降圧時のタイミングチャートである。図５（Ａ）
はスイッチ８０のオン、オフであり、図５（Ｂ）がスイ
ッチ８２のオン、オフであり、一方がオンのとき他方は
オフとなる関係にある。図５（Ａ）のスイッチ８０がオ
ンのとき、図４（Ａ）のように、スイッチ８０と８２の
接続点の電位Ｖ２は図５（Ｃ）のように３．３Ｖにあ
る。このときインダクタンス６４の両端電圧Ｖ２は、図
５（Ｄ）のように１．８Ｖにある。更に、インダクタン
ス６４を流れる電流Ｉ１は、図５（Ｅ）のように、緩や
かな傾きをもって増加している。また、スイッチ８０を
流れる電流Ｉ２は図５（Ｆ）となり、これは図５（Ｅ）
のインダクタンス６４を流れる電流Ｉ１と同じ値をも
つ。更に、スイッチ８２の電流Ｉ３は、スイッチ８２が
オフであることから、図５（Ｇ）のように零にある。
【００３３】次に、図５（Ａ）でスイッチ８０がオフ、
図５（Ｂ）でスイッチ８２がオンすると、図５（Ｃ）の
電圧Ｖ１は第１電源回路１０との接続が切り離されるこ
とで０Ｖとなる。また、ず５（Ｄ）のンダクタンス６４
の両端電圧Ｖ２は、極性が逆になって−１．５Ｖに切り
替わる。このときインダクタンス６４を流れる電流Ｉ１
は、図５（Ｅ）のように一定の勾配で徐々に減少する。
またスイッチ８２を流れる電流Ｉ３は、図５（Ｇ）のよ
うに、図５（Ｅ）の電流Ｉ１と同じ勾配で減少する。但
し、電流方向が下から上と逆向きであることから、マイ
ナス方向の電流となる。このようにして、降圧時には第
１電源回路１０からのＤＣ３．３Ｖを１．５Ｖに降圧し
て安定化した状態で、インタフェース回路１２に一定電
圧１．５Ｖを供給する。
図５（Ｂ）でスイッチ８２がオンすると、図５（Ｃ）の
電圧Ｖ１は第１電源回路１０との接続が切り離されるこ
とで０Ｖとなる。また、ず５（Ｄ）のンダクタンス６４
の両端電圧Ｖ２は、極性が逆になって−１．５Ｖに切り
替わる。このときインダクタンス６４を流れる電流Ｉ１
は、図５（Ｅ）のように一定の勾配で徐々に減少する。
またスイッチ８２を流れる電流Ｉ３は、図５（Ｇ）のよ
うに、図５（Ｅ）の電流Ｉ１と同じ勾配で減少する。但
し、電流方向が下から上と逆向きであることから、マイ
ナス方向の電流となる。このようにして、降圧時には第
１電源回路１０からのＤＣ３．３Ｖを１．５Ｖに降圧し
て安定化した状態で、インタフェース回路１２に一定電
圧１．５Ｖを供給する。
【００３４】図６（Ａ）は、第２電源回路１４の昇圧時
におけるスイッチ８０がオンしたときの動作であり、図
６（Ｂ）にスイッチ８２がオンしたときの動作を示す。
ここで、昇圧時にはインタフェース回路１２のインバー
タ１６はＨレベル出力を生じ、図３のインタフェース回
路１２の等価回路に示すように、スイッチ７８を等価抵
抗Ｒ１に閉じた状態にある。
におけるスイッチ８０がオンしたときの動作であり、図
６（Ｂ）にスイッチ８２がオンしたときの動作を示す。
ここで、昇圧時にはインタフェース回路１２のインバー
タ１６はＨレベル出力を生じ、図３のインタフェース回
路１２の等価回路に示すように、スイッチ７８を等価抵
抗Ｒ１に閉じた状態にある。
【００３５】昇圧時にあっては、まず図６（Ｂ）のスイ
ッチ８２のオン状態から説明する。スイッチ８２がオン
すると、インタフェース回路１２の定電圧源１０より第
２電源回路１４に３．３Ｖの電源電圧が抵抗Ｒ１を通し
て帰還入力され、コンデンサ６６の充電に並行してイン
ダクタンス６４およびスイッチ８２となる経路で電流が
流れ、インダクタンス６４にエネルギがチャージされ
る。ここで、インダクタンス６４の電流をＩ１、スイッ
チ８２の電流をＩ３、インダクタンス６４の両端電圧を
Ｖ２とスイッチ８２の電圧をＶ１としている。
ッチ８２のオン状態から説明する。スイッチ８２がオン
すると、インタフェース回路１２の定電圧源１０より第
２電源回路１４に３．３Ｖの電源電圧が抵抗Ｒ１を通し
て帰還入力され、コンデンサ６６の充電に並行してイン
ダクタンス６４およびスイッチ８２となる経路で電流が
流れ、インダクタンス６４にエネルギがチャージされ
る。ここで、インダクタンス６４の電流をＩ１、スイッ
チ８２の電流をＩ３、インダクタンス６４の両端電圧を
Ｖ２とスイッチ８２の電圧をＶ１としている。
【００３６】次に、図６（Ｂ）のスイッチ８２のオン状
態から、スイッチ８２がオフし、同時にスイッチ８０が
オンする図６（Ａ）の状態に切り替わったとする。図６
（Ａ）の状態では、インダクタンス６４にチャージされ
たエネルギによってスイッチ８０、第１電源回路１０、
コンデンサ６６となる経路で電流が流れる。このときス
イッチ８０を流れる電流をＩ２としている。また、コン
デンサ６６の両端電圧は１．５Ｖで、インダクタンス６
４の両端電圧Ｖ２は１．８Ｖとなり、直列接続により昇
圧回路を構成し、３，３Ｖの帰還電源を作り出してい
る。これによって、インタフェース回路１２からインダ
クタンス６４にチャージされたエネルギは、昇圧により
第１電源回路１０に帰還されることになる。
態から、スイッチ８２がオフし、同時にスイッチ８０が
オンする図６（Ａ）の状態に切り替わったとする。図６
（Ａ）の状態では、インダクタンス６４にチャージされ
たエネルギによってスイッチ８０、第１電源回路１０、
コンデンサ６６となる経路で電流が流れる。このときス
イッチ８０を流れる電流をＩ２としている。また、コン
デンサ６６の両端電圧は１．５Ｖで、インダクタンス６
４の両端電圧Ｖ２は１．８Ｖとなり、直列接続により昇
圧回路を構成し、３，３Ｖの帰還電源を作り出してい
る。これによって、インタフェース回路１２からインダ
クタンス６４にチャージされたエネルギは、昇圧により
第１電源回路１０に帰還されることになる。
【００３７】図７（Ａ）〜（Ｇ）は、図６の昇圧動作に
おけるタイミングチャートである。まず図７（Ａ）のス
イッチ８０がオフ、図７（Ｂ）のスイッチ８２がオンの
状態で、図７（Ｃ）の電圧Ｖ１は０Ｖ、図７（Ｄ）のイ
ンダクタンス６４の両端電圧Ｖ２は−１．５Ｖとなるよ
うに、インタフェース回路１２からの帰還電力でチャー
ジされる。このとき図７（Ｅ）のインダクタンス６４の
電流Ｉ１は、徐々に増加している。図７（Ｇ）のスイッ
チ８２を流れる電流Ｉ３は、図７（Ｅ）のインダクタン
ス６４を流れる電流Ｉ１と同じ変化であるが、プラス方
向の電流である。
おけるタイミングチャートである。まず図７（Ａ）のス
イッチ８０がオフ、図７（Ｂ）のスイッチ８２がオンの
状態で、図７（Ｃ）の電圧Ｖ１は０Ｖ、図７（Ｄ）のイ
ンダクタンス６４の両端電圧Ｖ２は−１．５Ｖとなるよ
うに、インタフェース回路１２からの帰還電力でチャー
ジされる。このとき図７（Ｅ）のインダクタンス６４の
電流Ｉ１は、徐々に増加している。図７（Ｇ）のスイッ
チ８２を流れる電流Ｉ３は、図７（Ｅ）のインダクタン
ス６４を流れる電流Ｉ１と同じ変化であるが、プラス方
向の電流である。
【００３８】図６（Ａ）のスイッチ８０がオン、図６
（Ｂ）のスイッチ８２がオフの状態では、図７（Ｃ）の
ように、スイッチ８０とインダクタンス６４の接続点の
電圧Ｖ１は３．３Ｖに上昇し、また図７（Ｄ）のインダ
クタンス６４の両端電圧Ｖ２は、コンデンサ６６の両端
電圧を１．５に定電圧制御することに伴い、１．８Ｖと
なる。また図７（Ｅ）のインダクタンス６４の電流Ｉ１
は徐々に減少し、スイッチ８０を流れる電流Ｉ２もマイ
ナス方向で示されるが同じ変化となる。
（Ｂ）のスイッチ８２がオフの状態では、図７（Ｃ）の
ように、スイッチ８０とインダクタンス６４の接続点の
電圧Ｖ１は３．３Ｖに上昇し、また図７（Ｄ）のインダ
クタンス６４の両端電圧Ｖ２は、コンデンサ６６の両端
電圧を１．５に定電圧制御することに伴い、１．８Ｖと
なる。また図７（Ｅ）のインダクタンス６４の電流Ｉ１
は徐々に減少し、スイッチ８０を流れる電流Ｉ２もマイ
ナス方向で示されるが同じ変化となる。
【００３９】このような昇圧時の動作によってインタフ
ェース回路１２により戻された電力は、昇圧されて第１
電源回路１０に帰還されることになり、電力が負荷抵抗
などにより消費されることはない。スイッチ８０，８２
の交互のオン、オフ状態で切替時に同時にスイッチ８
０，８２がオフするタイミングがある。このときダイオ
ード６０，６２の各々を通るスイッチ８０，８２をバイ
パスする経路で初期的な電流が流れ、その後にスイッチ
８０またはスイッチ８２のオンによる本来の電流経路に
切り替わる。
ェース回路１２により戻された電力は、昇圧されて第１
電源回路１０に帰還されることになり、電力が負荷抵抗
などにより消費されることはない。スイッチ８０，８２
の交互のオン、オフ状態で切替時に同時にスイッチ８
０，８２がオフするタイミングがある。このときダイオ
ード６０，６２の各々を通るスイッチ８０，８２をバイ
パスする経路で初期的な電流が流れ、その後にスイッチ
８０またはスイッチ８２のオンによる本来の電流経路に
切り替わる。
【００４０】このため、スイッチ８０，８２が同時にオ
フするタイミングがあっても、ダイオード６０，６２に
よるバイパス接続が保証され、完全な切離しによるスパ
イクノイズの発生を防止できる。図８は、図１の第２電
源回路１４に設けた降圧コンバータ３８と昇圧コンバー
タ４０の他の具体的な実施例であり、この実施例はコン
バータ及び制御回路部をを共通化せずに個別に設けてい
る。
フするタイミングがあっても、ダイオード６０，６２に
よるバイパス接続が保証され、完全な切離しによるスパ
イクノイズの発生を防止できる。図８は、図１の第２電
源回路１４に設けた降圧コンバータ３８と昇圧コンバー
タ４０の他の具体的な実施例であり、この実施例はコン
バータ及び制御回路部をを共通化せずに個別に設けてい
る。
【００４１】降圧コンバータ３８は、非絶縁型のＤＣ−
ＤＣコンバータを構成する主回路部にＭＯＳ型のＦＥＴ
１６６を備え、ＦＥＴ１６６と直列に逆極性でダイオー
ド１７０を接続している。ＦＥＴ１６６とダイオード１
７０の接続点にはインダクタンス１７２の一端が接続さ
れ、他端は電源出力端子５２に接続される。電源出力端
子５２，５４間にはコンデンサ１７４が接続される。
ＤＣコンバータを構成する主回路部にＭＯＳ型のＦＥＴ
１６６を備え、ＦＥＴ１６６と直列に逆極性でダイオー
ド１７０を接続している。ＦＥＴ１６６とダイオード１
７０の接続点にはインダクタンス１７２の一端が接続さ
れ、他端は電源出力端子５２に接続される。電源出力端
子５２，５４間にはコンデンサ１７４が接続される。
【００４２】降圧コンバータ３８の制御回路部は、誤差
アンプ１７６とＰＷＭ回路１８０で構成される。誤差ア
ンプ１７６は、基準電圧源１７８による基準電圧１．５
Ｖと出力電圧を比較し、その誤差電圧をＰＷＭ回路１８
０に出力する。ＰＷＭ回路１８０は、誤差電圧を零とす
るようにＦＥＴ１６６に対するＰＷＭ信号のデューティ
比を制御する。
アンプ１７６とＰＷＭ回路１８０で構成される。誤差ア
ンプ１７６は、基準電圧源１７８による基準電圧１．５
Ｖと出力電圧を比較し、その誤差電圧をＰＷＭ回路１８
０に出力する。ＰＷＭ回路１８０は、誤差電圧を零とす
るようにＦＥＴ１６６に対するＰＷＭ信号のデューティ
比を制御する。
【００４３】このような非絶縁型のシングルコンバータ
を用いた降圧コンバータ３８は、ＰＷＭ回路１８０によ
るＦＥＴ１６６のオンでインダクタンス１７２にエネル
ギをチャージし、ＦＥＴ１６６のオフタイミングでイン
ダクタンス１７２のエネルギを放電し、ＦＥＴ１６６の
オンによるエネルギチャージの時間間隔を変えること
で、コンデンサ１７４に充電した出力電圧を規定電圧
１．５Ｖに定電圧制御する。
を用いた降圧コンバータ３８は、ＰＷＭ回路１８０によ
るＦＥＴ１６６のオンでインダクタンス１７２にエネル
ギをチャージし、ＦＥＴ１６６のオフタイミングでイン
ダクタンス１７２のエネルギを放電し、ＦＥＴ１６６の
オンによるエネルギチャージの時間間隔を変えること
で、コンデンサ１７４に充電した出力電圧を規定電圧
１．５Ｖに定電圧制御する。
【００４４】昇圧コンバータ４０は、非絶縁型のＤＣ−
ＤＣコンバータを構成する主回路部にインダクタンス１
８４を直列接続したＭＯＳ型のＦＥＴ１８５を備え、Ｆ
ＥＴ１８５と直列に更に電流検出抵抗１８８を接続して
いる。ＦＥＴ１８５をオンすると、インタフェース回路
１２側からの電力供給を受けてインダクタンス１８４が
チャージされる。ＦＥＴ１８５をオフすると、インダク
タンス１８４にチャージされたエネルギが、ダイオード
１９６、第１電源回路１０、コンデンサ１７４となる経
路で放電され、インダクタンス１８４チャージしたエネ
ルギを第１電源回路１０に帰還する。
ＤＣコンバータを構成する主回路部にインダクタンス１
８４を直列接続したＭＯＳ型のＦＥＴ１８５を備え、Ｆ
ＥＴ１８５と直列に更に電流検出抵抗１８８を接続して
いる。ＦＥＴ１８５をオンすると、インタフェース回路
１２側からの電力供給を受けてインダクタンス１８４が
チャージされる。ＦＥＴ１８５をオフすると、インダク
タンス１８４にチャージされたエネルギが、ダイオード
１９６、第１電源回路１０、コンデンサ１７４となる経
路で放電され、インダクタンス１８４チャージしたエネ
ルギを第１電源回路１０に帰還する。
【００４５】昇圧コンバータ４０の制御回路部は、誤差
アンプ１９０とＰＷＭ回路１９４を備える。誤差アンプ
１９０には、ＦＥＴ１８５に直列接続した電流検出抵抗
１８８からの電流検出電圧と基準電圧源による基準電圧
が入力される。したがって、誤差アンプ１９０は基準電
圧源で決まる一定電流に対する検出電流の誤差に応じた
誤差信号を出力し、ＰＷＭ回路１９４は出力電流を一定
電流に保つように、ＦＥＴ１８５をＰＷＭ制御すること
になる。
アンプ１９０とＰＷＭ回路１９４を備える。誤差アンプ
１９０には、ＦＥＴ１８５に直列接続した電流検出抵抗
１８８からの電流検出電圧と基準電圧源による基準電圧
が入力される。したがって、誤差アンプ１９０は基準電
圧源で決まる一定電流に対する検出電流の誤差に応じた
誤差信号を出力し、ＰＷＭ回路１９４は出力電流を一定
電流に保つように、ＦＥＴ１８５をＰＷＭ制御すること
になる。
【００４６】図９は本発明の他の実施例であり、この実
施例は第２電源回路の降圧用および昇圧用に１次側と２
次側を電気的に分離する絶縁型のＤＣ−ＤＣコンバータ
とその制御回路を備えたスイッチングレギュレータを使
用したことを特徴とする。更に、第１電源回路からの電
源供給についても、定電圧制御のため絶縁型のＤＣ−Ｄ
Ｃコンバータとその制御回路を備えたスイッチングレギ
ュレータを設けている。
施例は第２電源回路の降圧用および昇圧用に１次側と２
次側を電気的に分離する絶縁型のＤＣ−ＤＣコンバータ
とその制御回路を備えたスイッチングレギュレータを使
用したことを特徴とする。更に、第１電源回路からの電
源供給についても、定電圧制御のため絶縁型のＤＣ−Ｄ
Ｃコンバータとその制御回路を備えたスイッチングレギ
ュレータを設けている。
【００４７】まず第１電源回路１０からインタフェース
回路１２に対する電源供給ラインには、第１電源電圧
３．３Ｖを定電圧制御するためのスイッチングレギュレ
ータ８６が設けられている。スイッチングレギュレータ
８６の主回路部には絶縁型のＤＣ−ＤＣコンバータが設
けられる。即ち、トランス８８の１次巻線９０と直列に
トランジスタ９２を接続している。トランス８８の２次
巻線９４に続いては、ダイオード９５，９６を用いた整
流回路が設けられ、更にチョークコイル９８と平滑用の
コンデンサ１００を設けている。
回路１２に対する電源供給ラインには、第１電源電圧
３．３Ｖを定電圧制御するためのスイッチングレギュレ
ータ８６が設けられている。スイッチングレギュレータ
８６の主回路部には絶縁型のＤＣ−ＤＣコンバータが設
けられる。即ち、トランス８８の１次巻線９０と直列に
トランジスタ９２を接続している。トランス８８の２次
巻線９４に続いては、ダイオード９５，９６を用いた整
流回路が設けられ、更にチョークコイル９８と平滑用の
コンデンサ１００を設けている。
【００４８】スイッチングレギュレータ８６の制御回路
１０２は、入力した出力電圧を、予め定めた基準電圧と
比較し、その誤差電圧に基づいたＰＷＭ信号を作り出し
て、トランジスタ９２をオン、オフ制御する。制御回路
１０２も、内部的に１次側と２次側がアイソレーション
されている。スイッチングレギュレータ８６は、電源入
力端子１０４，１０６に対する第１電源回路１０からの
入力電圧を３．３Ｖに安定化し、電源出力端子１０８，
１１０よりインタフェース回路１２に供給している。ス
イッチングレギュレータ８６は、インタフェース回路１
２を複数並列的に設けて駆動する場合の電源容量の変価
に対し常に安定した第電源電圧３．３Ｖを供給する場合
に効果的である。
１０２は、入力した出力電圧を、予め定めた基準電圧と
比較し、その誤差電圧に基づいたＰＷＭ信号を作り出し
て、トランジスタ９２をオン、オフ制御する。制御回路
１０２も、内部的に１次側と２次側がアイソレーション
されている。スイッチングレギュレータ８６は、電源入
力端子１０４，１０６に対する第１電源回路１０からの
入力電圧を３．３Ｖに安定化し、電源出力端子１０８，
１１０よりインタフェース回路１２に供給している。ス
イッチングレギュレータ８６は、インタフェース回路１
２を複数並列的に設けて駆動する場合の電源容量の変価
に対し常に安定した第電源電圧３．３Ｖを供給する場合
に効果的である。
【００４９】第２電源回路１４には、降圧回路として動
作する第１スイッチングレギュレータ１１２と、昇圧回
路として動作する第２スイッチングレギュレータ１３２
が設けられている。降圧用スイッチングレギュレータ１
２４は、主回路部の絶縁型ＤＣ−ＤＣコンバータとし
て、トランス１１４の１次巻線１１６と直列にトランジ
スタ１３０を接続している。トランス１１４の２次巻線
１１８に続いては、ダイオード１２０，１２２の整流回
路が設けられ、更にチョークコイル１２４と平滑用のコ
ンデンサ１２６を設けている。
作する第１スイッチングレギュレータ１１２と、昇圧回
路として動作する第２スイッチングレギュレータ１３２
が設けられている。降圧用スイッチングレギュレータ１
２４は、主回路部の絶縁型ＤＣ−ＤＣコンバータとし
て、トランス１１４の１次巻線１１６と直列にトランジ
スタ１３０を接続している。トランス１１４の２次巻線
１１８に続いては、ダイオード１２０，１２２の整流回
路が設けられ、更にチョークコイル１２４と平滑用のコ
ンデンサ１２６を設けている。
【００５０】制御回路１２８は出力電圧を入力し、予め
定めた基準電圧ＤＣ１．５Ｖと比較して誤差電圧を作り
出し、誤差を零とするようなデューティ比をもつＰＷＭ
信号を生成してトランジスタ１３０をオン、オフ制御す
る。制御回路１２８は、内部的に１次側と２次側のアイ
ソレーションをとっている。この降圧用スイッチングレ
ギュレータ１１２は、基本的には第１電源回路１０側に
設けたスイッチングレギュレータと同じである。
定めた基準電圧ＤＣ１．５Ｖと比較して誤差電圧を作り
出し、誤差を零とするようなデューティ比をもつＰＷＭ
信号を生成してトランジスタ１３０をオン、オフ制御す
る。制御回路１２８は、内部的に１次側と２次側のアイ
ソレーションをとっている。この降圧用スイッチングレ
ギュレータ１１２は、基本的には第１電源回路１０側に
設けたスイッチングレギュレータと同じである。
【００５１】昇圧用のスイッチングレギュレータ１３２
は、主回路部となる絶縁型のＤＣ−ＤＣコンバータとし
て、トランス１３４の１次巻線１３６に直列にトランジ
スタ１３８を接続し、更に電流検出抵抗１４０を接続し
ている。制御回路部は、誤差アンプ１４２とＰＷＭ回路
１４６を備える。誤差アンプ１４２は、基準電圧源１４
４で設定した一定電流に対する電流検出抵抗１４０によ
る検出電圧との差電圧を出力する。ＰＷＭ回路１４６
は、誤差電圧を零とするようなデューティ比に制御され
たＰＷＭ信号を出力して、トランジスタ１３８をオン、
オフ制御する。トランス１３４の２次巻線１４５には、
巻線比により昇圧された電圧が誘起し、ダイオード１４
８で整流されて、第１電源回路１０に定電流制御のもと
に帰還される。
は、主回路部となる絶縁型のＤＣ−ＤＣコンバータとし
て、トランス１３４の１次巻線１３６に直列にトランジ
スタ１３８を接続し、更に電流検出抵抗１４０を接続し
ている。制御回路部は、誤差アンプ１４２とＰＷＭ回路
１４６を備える。誤差アンプ１４２は、基準電圧源１４
４で設定した一定電流に対する電流検出抵抗１４０によ
る検出電圧との差電圧を出力する。ＰＷＭ回路１４６
は、誤差電圧を零とするようなデューティ比に制御され
たＰＷＭ信号を出力して、トランジスタ１３８をオン、
オフ制御する。トランス１３４の２次巻線１４５には、
巻線比により昇圧された電圧が誘起し、ダイオード１４
８で整流されて、第１電源回路１０に定電流制御のもと
に帰還される。
【００５２】図１０は、図９の変形実施例である。この
実施例にあっては、第２電源回路１４の昇圧用スイッチ
ングレギュレータ１３２の出力を、第１電源回路１０と
インタフェース回路１２の間に設けているスイッチング
レギュレータ８６の出力端に帰還するようにしたことを
特徴とする。このため、昇圧用スイッチングレギュレー
タ１３２の出力端子１５４，１５６から電力帰還ライン
１６０，１６２が引き出され、スイッチングレギュレー
タ８６の出力端子１０８，１１０からインタフェース回
路１２に対する電源ラインに接続されている。
実施例にあっては、第２電源回路１４の昇圧用スイッチ
ングレギュレータ１３２の出力を、第１電源回路１０と
インタフェース回路１２の間に設けているスイッチング
レギュレータ８６の出力端に帰還するようにしたことを
特徴とする。このため、昇圧用スイッチングレギュレー
タ１３２の出力端子１５４，１５６から電力帰還ライン
１６０，１６２が引き出され、スイッチングレギュレー
タ８６の出力端子１０８，１１０からインタフェース回
路１２に対する電源ラインに接続されている。
【００５３】このような昇圧用スイッチングレギュレー
タ１３２からの電流帰還に対し、スイッチングレギュレ
ータ８６の電源出力端子１０８，１１０間の出力電圧が
影響を受けるが、スイッチングレギュレータ８６の制御
回路１０２で帰還による出力電圧の変動を抑えるように
定電圧制御が行われるため、電力帰還があっても安定し
た第１電源電圧３．３Ｖをインタフェース回路１２に供
給することができる。また、電力帰還が行われた分だ
け、第１電源回路１０による電力消費を節減することが
できる。
タ１３２からの電流帰還に対し、スイッチングレギュレ
ータ８６の電源出力端子１０８，１１０間の出力電圧が
影響を受けるが、スイッチングレギュレータ８６の制御
回路１０２で帰還による出力電圧の変動を抑えるように
定電圧制御が行われるため、電力帰還があっても安定し
た第１電源電圧３．３Ｖをインタフェース回路１２に供
給することができる。また、電力帰還が行われた分だ
け、第１電源回路１０による電力消費を節減することが
できる。
【００５４】尚、図９，図１０の実施例にあっては、第
１電源回路１０とインタフェース回路１２の間にスイッ
チングレギュレータ８６を設けた場合を例にとっている
が、スイッチングレギュレータ８６を設けずに、第２電
源回路１４についてのみ降圧用のスイッチングレギュレ
ータ１１２と昇圧用のスイッチングレギュレータ１３２
を設けた構成としてもよいことは勿論である。
１電源回路１０とインタフェース回路１２の間にスイッ
チングレギュレータ８６を設けた場合を例にとっている
が、スイッチングレギュレータ８６を設けずに、第２電
源回路１４についてのみ降圧用のスイッチングレギュレ
ータ１１２と昇圧用のスイッチングレギュレータ１３２
を設けた構成としてもよいことは勿論である。
【００５５】更に、本発明の第２電源回路１４で使用す
る電源降圧回路および電力帰還のための電源昇圧回路と
しては、実施例の非絶縁型及び絶縁型のスッチングレギ
ュレータに限定されず、適宜のスイッチングレギュレー
タを使用することができる。また上記の実施例は、第１
電源電圧を３．３Ｖ、第２電源電圧を１．５Ｖした場合
を例にとるが、インタフェース回路の使用電圧はこれに
限定されない。
る電源降圧回路および電力帰還のための電源昇圧回路と
しては、実施例の非絶縁型及び絶縁型のスッチングレギ
ュレータに限定されず、適宜のスイッチングレギュレー
タを使用することができる。また上記の実施例は、第１
電源電圧を３．３Ｖ、第２電源電圧を１．５Ｖした場合
を例にとるが、インタフェース回路の使用電圧はこれに
限定されない。
【００５６】またインタフェース回路１２のゲート回路
としてインバータを例にとっているが、コンパレータに
対する出力ラインが第２電源電圧でプルアップされてい
るものであれば、ＡＮＤゲート、ＯＲゲート、ＮＡＮＤ
ゲート等の適宜のゲート回路を含む。勿論、本発明は実
施例の数値による限定は受けない。
としてインバータを例にとっているが、コンパレータに
対する出力ラインが第２電源電圧でプルアップされてい
るものであれば、ＡＮＤゲート、ＯＲゲート、ＮＡＮＤ
ゲート等の適宜のゲート回路を含む。勿論、本発明は実
施例の数値による限定は受けない。
【００５７】
【発明の効果】以上説明してきたように本発明によれ
ば、負荷回路となるインタフェース回路の動作状態で、
低い方の電源回路部に高い方の電源回路部からの電源電
圧による電力の戻りがあっても、低い方の電源回路部は
戻された電力を一定電圧に保ちながら昇圧して低い方の
電源電圧に帰還させる昇圧帰還動作を行うことで、電力
の戻りがあってもインタフェース回路に対する低い方の
電源電圧は変動せず、インタフェース回路に設けたコン
パレータの基準電圧を一定に保って、安定した動作を保
証することができる。
ば、負荷回路となるインタフェース回路の動作状態で、
低い方の電源回路部に高い方の電源回路部からの電源電
圧による電力の戻りがあっても、低い方の電源回路部は
戻された電力を一定電圧に保ちながら昇圧して低い方の
電源電圧に帰還させる昇圧帰還動作を行うことで、電力
の戻りがあってもインタフェース回路に対する低い方の
電源電圧は変動せず、インタフェース回路に設けたコン
パレータの基準電圧を一定に保って、安定した動作を保
証することができる。
【００５８】また、負荷回路としてのインタフェース回
路から戻された電力は昇圧されて元の降圧側の電源回路
部に帰還されるため、再度電源電力として利用すること
ができ、この電力回生作用によって、電源の利用効率を
高めることができる。また、インタフェース回路より戻
される電力をダミー抵抗などにより無駄に消費させてい
ないことから、高い電源電圧を発生する電源回路の電源
容量を帰還電力の消費分だけ増加させるような不経済な
ことも回避できる。
路から戻された電力は昇圧されて元の降圧側の電源回路
部に帰還されるため、再度電源電力として利用すること
ができ、この電力回生作用によって、電源の利用効率を
高めることができる。また、インタフェース回路より戻
される電力をダミー抵抗などにより無駄に消費させてい
ないことから、高い電源電圧を発生する電源回路の電源
容量を帰還電力の消費分だけ増加させるような不経済な
ことも回避できる。
【図１】本発明の基本実施例の回路ブロック図
【図２】降圧コンバータと昇圧コンバータを一体化した
実施例の回路図
実施例の回路図
【図３】図２の等価回路図
【図４】降圧時の動作説明図
【図５】降圧時のタイミングチャート
【図６】昇圧時の動作説明図
【図７】昇圧時のタイミングチャート
【図８】降圧コンバータと昇圧コンバータを個別に設け
た実施例の回路図
た実施例の回路図
【図９】降圧と昇圧にスイッチングレギュレータを用い
た実施例の回路図
た実施例の回路図
【図１０】図９の変形実施例の回路図
【図１１】従来例の回路図
【図１２】ダミー抵抗を用いた従来の回路図
【図１３】ダミー抵抗による戻り電流の消費のタイミン
グチャート
グチャート
１０：第１電源回路 １２：インタフェース回路（負荷回路） １４：第２電源回路 １６，７６：インバータ １８：コンパレータ ２０：プルアップ抵抗 ３４：入力端子 ３６：出力端子 ３８：降圧コンバータ ４０：昇圧コンバータ ４４，４６，２６，２８，３０，３２：電源端子 ４５，５５：ダイオード（整流用） ４８，５０：電源入力端子 ５２，５４：電源出力端子 ５６，５８，１６８，１８６：ＦＥＴ（ＭＯＳ型） ６０，６２：ダイオード ６４：インダクタンス ６６：コンデンサ ６８，１７６，１９０：誤差アンプ ７４，１８０，１９４：パルス幅変調回路（ＰＷＭ回
路） ７８，８０，８２：スイッチ ８６：第３スイッチングレギュレータ １１２：第１スイッチングレギュレータ（降圧用） １３２：第２スイッチングレギュレータ（昇圧用） １６０，１６２：電力帰還ライン
路） ７８，８０，８２：スイッチ ８６：第３スイッチングレギュレータ １１２：第１スイッチングレギュレータ（降圧用） １３２：第２スイッチングレギュレータ（昇圧用） １６０，１６２：電力帰還ライン
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−99740（ＪＰ，Ａ) 特開 昭64−81627（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02J 1/00 H02M 3/155 H02M 3/28
Claims (12)
- 【請求項１】所定の第１電源電圧と該第１電源電圧とは
異なる第２電源電圧の供給で動作し、第１の動作状態で
前記第１及び第２の電源電圧を負荷で消費し、第２の動
作状態では前記第１の電源電圧が第２の電源電圧の供給
側に戻される負荷回路と、 前記負荷回路に前記第１電源電圧を供給する第１電源回
路と、 前記第１電源回路からの前記第１電源電圧を入力し、前
記負荷の第１の動作状態では、該第１電源電圧を前記第
２電源電圧に変換して前記負荷回路に供給し、前記負荷
回路の第２の動作状態では、前記負荷回路からの電流出
力に対し前記第１電源電圧に変換して前記第１電源に帰
還させる第２電源回路と、を備えたことを特徴とする電
源回路。 - 【請求項２】請求項１記載の電源回路に於いて、前記負
荷回路は、 入力信号を処理して出力し、前記第１の動作状態でＬレ
ベル信号を出力し、前記第２の動作状態でＨレベル信号
を出力するゲート回路と、 該ゲート回路の出力ラインを前記第２電源電圧の供給ラ
インにプルアップしたプルアップ抵抗と、 前記ゲート回路の出力電圧を所定の基準電圧と比較し、
前記基準電圧を下回っている場合にＬレベル信号を出力
し、前記基準電圧以上の場合にＨレベル信号を出力する
コンパレータと、を備え、前記ゲート回路及びコンパレ
ータを前記第１電源電圧で動作し、前記基準電圧を前記
第２電源電圧から作成したことを特徴とする電源回路。 - 【請求項３】請求項１記載の電源回路に於いて、前記第
２電源回路は、 前記負荷の第１の動作状態で、該第１電源電圧を前記第
２電源電圧に変換して前記負荷回路に供給する降圧コン
バータと、 前記負荷回路の第２の動作状態で、前記負荷回路からの
電流出力に対し前記第１電源電圧に変換して前記第１電
源に帰還させる昇圧コンバータと、 前記降圧コンバータと昇圧コンバータの各々をスイッチ
ング制御する制御回路と、を備えたことを特徴とする電
源回路。 - 【請求項４】請求項３記載の電源回路に於いて、前記降
圧コンバータ及び前記昇圧コンバータの各々は、スイッ
チング素子を１つ備えた非絶縁型のシングルコンバータ
であることを特徴とする電源回路。 - 【請求項５】請求項３記載の電源回路に於いて、前記降
圧コンバータ、前記昇圧コンバータ及び前記制御回路を
一体化したことを特徴とする電源回路。 - 【請求項６】請求項５記載の電源回路に於いて、前記降
圧コンバータと前記昇圧コンバータを一体化した第２電
源回路は、 第１電源電圧の入力端子間に直列接続した一対のスイッ
チング素子と、 該一対のスイッチング素子の接続点から第２電源電圧の
プラス出力端子間に接続したインダクタンスと、 前記第２電源電圧の出力端子間に接続したコンデンサ
と、 前記負荷回路の第１状態及び第２状態で、前記負荷回路
に対する第２電源電圧出力端子の両端電圧を所定値に保
つように前記一対のスイッチング素子をパルス幅変調信
号により交互にオン、オフ制御する制御回路と、を備え
たことを特徴とする電源回路。 - 【請求項７】請求項６記載の電源回路に於いて、前記一
対のスイッチング素子の各々と並列に、逆極性の向きに
ダイオードを並列接続したことを特徴とする電源回路。 - 【請求項８】請求項７記載の電源回路に於いて、前記一
対のスイッチング素子は、素子構造に起因して生成され
る寄生ダイオードがスイッチ部に対し逆極性に並列接続
するＭＯＳ−ＦＥＴであることを特徴とする電源回路。 - 【請求項９】請求項３記載の電源回路に於いて、前記降
圧コンバータ及び前記昇圧コンバータの各々は、絶縁型
のコンバータ及び制御回路で構成されたことを特徴とす
る電源回路。 - 【請求項１０】請求項９記載の電源回路に於いて、前記
絶縁型の昇圧コンバータは、前記負荷回路の第２の動作
状態で、前記負荷回路からの電流出力に対し定電流制御
による前記第１電源電圧に変換して前記第１電源に帰還
させることを特徴とする電源回路。 - 【請求項１１】請求項９記載の電源回路に於いて、前記
第１電源回路と前記負荷回路との間に、入力電圧を前記
第１電源電圧に定電圧制御により変換して出力する絶縁
型コンバータ及びその制御回路を設けたことを特徴とす
る電源回路。 - 【請求項１２】請求項１１記載の電源回路に於いて、前
記第２電源回路に設けた絶縁型の昇圧コンバータの出力
を、前記第１電源回路と前記負荷回路との間に設けた絶
縁型コンバータの出力端子に帰還接続したことを特徴と
する電源回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24365794A JP3238833B2 (ja) | 1994-10-07 | 1994-10-07 | 電源回路 |
| US08/462,289 US5691631A (en) | 1994-07-10 | 1995-06-05 | Power supply apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24365794A JP3238833B2 (ja) | 1994-10-07 | 1994-10-07 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08111933A JPH08111933A (ja) | 1996-04-30 |
| JP3238833B2 true JP3238833B2 (ja) | 2001-12-17 |
Family
ID=17107078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24365794A Expired - Lifetime JP3238833B2 (ja) | 1994-07-10 | 1994-10-07 | 電源回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5691631A (ja) |
| JP (1) | JP3238833B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3405871B2 (ja) * | 1995-11-28 | 2003-05-12 | 富士通株式会社 | 直流−直流変換制御回路および直流−直流変換装置 |
| JPH10164750A (ja) * | 1996-11-26 | 1998-06-19 | Nec Corp | 出力電圧可変方式 |
| JP2002076951A (ja) * | 2000-08-25 | 2002-03-15 | Sharp Corp | 送信機用電源回路 |
| ITTO20050402A1 (it) * | 2005-06-10 | 2006-12-11 | Selenia Comm S P A | Convertitore di potenza ad alta efficienza, modulatore e trasmettitore che lo utilizzano |
| TWI413357B (zh) * | 2010-02-24 | 2013-10-21 | Nat Univ Tsing Hua | Integrated Boost Compression Circuit with Integrated Boost Function |
| KR101152476B1 (ko) * | 2010-08-19 | 2012-07-06 | 삼성에스디아이 주식회사 | 이차전지 충방전 장치 |
| US9362814B2 (en) | 2011-12-23 | 2016-06-07 | North Carolina State University | Switched-capacitor DC-DC converter |
| JP6731960B2 (ja) * | 2018-02-08 | 2020-07-29 | 矢崎総業株式会社 | 電源電力伝送システム |
| JP7086830B2 (ja) * | 2018-12-21 | 2022-06-20 | シーシーエス株式会社 | 光照射システム及び電源装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4186437A (en) * | 1978-05-03 | 1980-01-29 | California Institute Of Technology | Push-pull switching power amplifier |
| US5404092A (en) * | 1993-09-03 | 1995-04-04 | Motorola, Inc. | High power factor AC-DC converter with reactive shunt regulation |
| US5414341A (en) * | 1993-12-07 | 1995-05-09 | Benchmarq Microelectronics, Inc. | DC-DC converter operable in an asyncronous or syncronous or linear mode |
-
1994
- 1994-10-07 JP JP24365794A patent/JP3238833B2/ja not_active Expired - Lifetime
-
1995
- 1995-06-05 US US08/462,289 patent/US5691631A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08111933A (ja) | 1996-04-30 |
| US5691631A (en) | 1997-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10218265B2 (en) | State space-based multi-level voltage regulator system | |
| US6087816A (en) | Step-up/step-down switching regulators and pulse width modulation control therefor | |
| US7064531B1 (en) | PWM buck regulator with LDO standby mode | |
| US5336985A (en) | Tapped inductor slave regulating circuit | |
| US5912552A (en) | DC to DC converter with high efficiency for light loads | |
| US7276886B2 (en) | Dual buck-boost converter with single inductor | |
| US8274267B2 (en) | Hybrid power converter | |
| US5179508A (en) | Standby boost converter | |
| US6756772B2 (en) | Dual-output direct current voltage converter | |
| JP3156657B2 (ja) | 二次電池ユニット | |
| US7023187B2 (en) | Integrated circuit for generating a plurality of direct current (DC) output voltages | |
| US20040174149A1 (en) | Power supplying methods and apparatus that provide stable output voltage | |
| JP2001086739A (ja) | 多周波スイッチング電源 | |
| US6707280B1 (en) | Bidirectional voltage regulator sourcing and sinking current for line termination | |
| US6246596B1 (en) | Switching power supply | |
| JPS6013469A (ja) | Ｄｃ−ｄｃ変換器 | |
| CN212850271U (zh) | 开关模式电源 | |
| JP3238833B2 (ja) | 電源回路 | |
| JPH113126A (ja) | Ｄｃ−ｄｃコンバータ | |
| US4677367A (en) | Current fed boost converter | |
| CN114094854A (zh) | 一种电源变换系统及其控制芯片和供电控制电路 | |
| JP2000060115A (ja) | 昇降圧チョッパ方式ｄｃ−ｄｃコンバータ回路 | |
| JP2918022B2 (ja) | スイッチングレギュレータ | |
| JP3132614B2 (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JP4210804B2 (ja) | 同期整流型ｄｃ−ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010904 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071005 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081005 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081005 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081005 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081005 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091005 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091005 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131005 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |