JP3206556B2 - 昇降圧チョッパ方式ｄｃ−ｄｃコンバータ回路 - Google Patents
昇降圧チョッパ方式ｄｃ−ｄｃコンバータ回路Info
- Publication number
- JP3206556B2 JP3206556B2 JP23042998A JP23042998A JP3206556B2 JP 3206556 B2 JP3206556 B2 JP 3206556B2 JP 23042998 A JP23042998 A JP 23042998A JP 23042998 A JP23042998 A JP 23042998A JP 3206556 B2 JP3206556 B2 JP 3206556B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- output voltage
- power supply
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1582—Buck-boost converters
Description
【０００１】
【発明の属する技術分野】この発明は、１つのコイルで
昇降圧する、昇降圧チョッパ方式ＤＣ−ＤＣコンバータ
回路に関するものである。
昇降圧する、昇降圧チョッパ方式ＤＣ−ＤＣコンバータ
回路に関するものである。
【０００２】
【従来の技術】一般に昇降圧チョッパ方式ＤＣ−ＤＣコ
ンバータ回路は直流電源電圧に対する出力電圧を降圧制
御又は昇圧制御するものである。図５は特開平５−３２
８７１２号に開示されている昇降圧チョッパ方式のＤＣ
−ＤＣコンバータ回路を簡略化して示す接続図であり、
直流電源１の一端に互いに直列接続された降圧スイッチ
ング素子２０、チョークコイル２１、直列ダイオード４
と、前記直流電源１の他端と前記降圧スイッチング素子
２０、前記コイル２１、前記直列ダイオード４それぞれ
の出力端との間に接続された還流ダイオード２２、昇圧
スイッチング素子２３、平滑コンデンサ７とを含み、制
御部２４の指令信号により前記降圧スイッチング素子２
０および前記昇圧スイッチング素子２３を別々に時比率
制御し、出力電圧を降圧制御または昇圧制御するものに
おいて、直列ダイオード４にバイパストランジスタ２６
を並列接続し、降圧動作時に切換制御部２７のオン指令
２１ｄによりバイパストランジスタ２６をオンさせ、直
列ダイオード４に流れる電流をバイパストランジスタ２
６側に側路する損失低減手段を備えることを特徴とする
昇降圧チョッパ方式ＤＣ−ＤＣコンバータ回路である。
ンバータ回路は直流電源電圧に対する出力電圧を降圧制
御又は昇圧制御するものである。図５は特開平５−３２
８７１２号に開示されている昇降圧チョッパ方式のＤＣ
−ＤＣコンバータ回路を簡略化して示す接続図であり、
直流電源１の一端に互いに直列接続された降圧スイッチ
ング素子２０、チョークコイル２１、直列ダイオード４
と、前記直流電源１の他端と前記降圧スイッチング素子
２０、前記コイル２１、前記直列ダイオード４それぞれ
の出力端との間に接続された還流ダイオード２２、昇圧
スイッチング素子２３、平滑コンデンサ７とを含み、制
御部２４の指令信号により前記降圧スイッチング素子２
０および前記昇圧スイッチング素子２３を別々に時比率
制御し、出力電圧を降圧制御または昇圧制御するものに
おいて、直列ダイオード４にバイパストランジスタ２６
を並列接続し、降圧動作時に切換制御部２７のオン指令
２１ｄによりバイパストランジスタ２６をオンさせ、直
列ダイオード４に流れる電流をバイパストランジスタ２
６側に側路する損失低減手段を備えることを特徴とする
昇降圧チョッパ方式ＤＣ−ＤＣコンバータ回路である。
【０００３】また図５において、直列ダイオード４の損
失低減手段は、直列ダイオード４に並列接続されたバイ
パストランジスタ２６と、制御部２４が発する降圧スイ
ッチング素子２０の駆動信号１ｄを検出し、そのオン時
比率が１以下となる降圧動作時にバイパストランジスタ
２６のベースに向けてオン指令２１ｄを発する切換制御
部２７とで構成される。
失低減手段は、直列ダイオード４に並列接続されたバイ
パストランジスタ２６と、制御部２４が発する降圧スイ
ッチング素子２０の駆動信号１ｄを検出し、そのオン時
比率が１以下となる降圧動作時にバイパストランジスタ
２６のベースに向けてオン指令２１ｄを発する切換制御
部２７とで構成される。
【０００４】図６は切換制御部の一例を示すブロック
図、図７は切換制御部の動作の一例を示す特性線図であ
る。図６及び図７を参照すると、電圧Ｖｄ、周期Ｔ、オ
ン時間Ｔon、オフ時間Ｔoffなるパルス電圧からなる駆
動信号１ｄをレベルシフト回路２８に加え、駆動信号１
ｄのオン時比率Ｔon／Ｔが０％の時０Ｖ、１００％の時
例えば５Ｖとなるような比較電圧Ｖｃに変換し、この比
較電圧Ｖｃが差動増幅回路２９において基準電圧Ｖｓよ
り低いとき、ＤＣ−ＤＣコンバータ回路が降圧動作して
いるものと判断して、出力回路３０を介してオン指令２
１ｄをバイパストランジスタ２６のベースに向けて出力
するよう構成される。
図、図７は切換制御部の動作の一例を示す特性線図であ
る。図６及び図７を参照すると、電圧Ｖｄ、周期Ｔ、オ
ン時間Ｔon、オフ時間Ｔoffなるパルス電圧からなる駆
動信号１ｄをレベルシフト回路２８に加え、駆動信号１
ｄのオン時比率Ｔon／Ｔが０％の時０Ｖ、１００％の時
例えば５Ｖとなるような比較電圧Ｖｃに変換し、この比
較電圧Ｖｃが差動増幅回路２９において基準電圧Ｖｓよ
り低いとき、ＤＣ−ＤＣコンバータ回路が降圧動作して
いるものと判断して、出力回路３０を介してオン指令２
１ｄをバイパストランジスタ２６のベースに向けて出力
するよう構成される。
【０００５】また、上述の昇降圧チョッパ方式のＤＣ−
ＤＣコンバータ回路の降圧動作及び昇圧動作について図
６及び図７を参照し説明すると、降圧動作の場合、降圧
スイッチング素子２０をオン（オン時比率１００％）と
し、昇圧スイッチング素子２３を所望のオン時比率の駆
動信号５ｄによりオンオフ制御することにより、昇圧ス
イッチング素子２３のオフ時比率に逆比例して上昇する
出力電圧Ｖ0を負荷２５に供給する。この時、切換制御
部２７の比較電圧は降圧スイッチング素子２０のオン時
比率１００％に対応して、例えば５Ｖの比較電流を示す
ので、基準電圧を例えばオン時比率９０％に対応して
４．５Ｖ程度に設定しておけば切換制御部２７はオン指
令２１ｄを出力せず、バイパストランジスタ２６はオフ
状態を保持するので、平滑コンデンサ７の充電電圧は直
列ダイオード４により昇圧スイッチング素子２３側への
放電が阻止され、昇圧運転が行われる。
ＤＣコンバータ回路の降圧動作及び昇圧動作について図
６及び図７を参照し説明すると、降圧動作の場合、降圧
スイッチング素子２０をオン（オン時比率１００％）と
し、昇圧スイッチング素子２３を所望のオン時比率の駆
動信号５ｄによりオンオフ制御することにより、昇圧ス
イッチング素子２３のオフ時比率に逆比例して上昇する
出力電圧Ｖ0を負荷２５に供給する。この時、切換制御
部２７の比較電圧は降圧スイッチング素子２０のオン時
比率１００％に対応して、例えば５Ｖの比較電流を示す
ので、基準電圧を例えばオン時比率９０％に対応して
４．５Ｖ程度に設定しておけば切換制御部２７はオン指
令２１ｄを出力せず、バイパストランジスタ２６はオフ
状態を保持するので、平滑コンデンサ７の充電電圧は直
列ダイオード４により昇圧スイッチング素子２３側への
放電が阻止され、昇圧運転が行われる。
【０００６】一方、降圧動作時には、昇圧スイッチング
素子２３をオフ状態に保持し、駆動信号１ｄにより降圧
スイッチング素子２０を所望のオン時比率でオンオフ制
御することにより、降圧スイッチング素子２０のオン時
比率でオンオフ制御することにより、降圧スイッチング
素子２０のオン時比率が９０％以下であれば、切換制御
部２７における比較電圧Ｖｃは基準電圧Ｖｓより低く、
差動増幅回路２９は信号を出力し、オン指令２１ｄを受
けたバイパストランジスタ２６がオンし、直列ダイオー
ド４に流れる電流Ｉをバイパストランジスタ２６側にバ
イパスするので、従来直列ダイオード４生じた電力また
は電圧の損失を、その数分の一にまで低減することがで
きる。
素子２３をオフ状態に保持し、駆動信号１ｄにより降圧
スイッチング素子２０を所望のオン時比率でオンオフ制
御することにより、降圧スイッチング素子２０のオン時
比率でオンオフ制御することにより、降圧スイッチング
素子２０のオン時比率が９０％以下であれば、切換制御
部２７における比較電圧Ｖｃは基準電圧Ｖｓより低く、
差動増幅回路２９は信号を出力し、オン指令２１ｄを受
けたバイパストランジスタ２６がオンし、直列ダイオー
ド４に流れる電流Ｉをバイパストランジスタ２６側にバ
イパスするので、従来直列ダイオード４生じた電力また
は電圧の損失を、その数分の一にまで低減することがで
きる。
【０００７】
【発明が解決しようとする課題】しかし、以上の特開平
５−３２８７１２号に開示された昇降圧チョッパ方式Ｄ
Ｃ−ＤＣコンバータ回路にあっては次のような問題があ
った。特開平５−３２８７１２号に開示された昇降圧チ
ョッパ方式ＤＣ−ＤＣコンバータ回路では昇圧、降圧各
動作における出力電圧を定圧に設定していた。そのた
め、降圧動作中に負荷変動により一時的に出力電圧が低
下した際に昇圧動作時に転ずるべく、昇圧用スイッチン
グ素子２３がＯＮすることにより余分な内部電流が生じ
る現象や、昇圧動作時に軽負荷へ転じ出力電圧が上昇し
たのを検知し降圧用スイッチング素子２０がＯＦＦ状態
に転じ、出力電流が供給できなくなるという極めて不安
定な動作となる。その結果、効率の低下を招き出力電圧
にノイズが発生するという欠点があった。また特開平５
−３２８７１２号に開示された同昇降圧チョッパ方式Ｄ
Ｃ−ＤＣコンバータ回路では直列ダイオード４にバイパ
ス用ＰＮＰトランジスタ２６を並列接続させることで、
直列ダイオード４に流れる電流を並列ＰＮＰトランジス
タ２６に側路させ、直列ダイオード４に流れる電流を軽
減させる損失低減手段を備えていた。しかし昇圧動作時
には降圧用スイッチング素子２０の出力電流に応じたベ
ース電流や飽和電圧による内部損失が生じ、さらには降
圧動作時における直列ダイオード４の内部電圧及び前記
バイパス用ＰＮＰトランジスタ２６の内部電圧による損
失が発生するため、回路全体の効率が低下するという問
題があった。
５−３２８７１２号に開示された昇降圧チョッパ方式Ｄ
Ｃ−ＤＣコンバータ回路にあっては次のような問題があ
った。特開平５−３２８７１２号に開示された昇降圧チ
ョッパ方式ＤＣ−ＤＣコンバータ回路では昇圧、降圧各
動作における出力電圧を定圧に設定していた。そのた
め、降圧動作中に負荷変動により一時的に出力電圧が低
下した際に昇圧動作時に転ずるべく、昇圧用スイッチン
グ素子２３がＯＮすることにより余分な内部電流が生じ
る現象や、昇圧動作時に軽負荷へ転じ出力電圧が上昇し
たのを検知し降圧用スイッチング素子２０がＯＦＦ状態
に転じ、出力電流が供給できなくなるという極めて不安
定な動作となる。その結果、効率の低下を招き出力電圧
にノイズが発生するという欠点があった。また特開平５
−３２８７１２号に開示された同昇降圧チョッパ方式Ｄ
Ｃ−ＤＣコンバータ回路では直列ダイオード４にバイパ
ス用ＰＮＰトランジスタ２６を並列接続させることで、
直列ダイオード４に流れる電流を並列ＰＮＰトランジス
タ２６に側路させ、直列ダイオード４に流れる電流を軽
減させる損失低減手段を備えていた。しかし昇圧動作時
には降圧用スイッチング素子２０の出力電流に応じたベ
ース電流や飽和電圧による内部損失が生じ、さらには降
圧動作時における直列ダイオード４の内部電圧及び前記
バイパス用ＰＮＰトランジスタ２６の内部電圧による損
失が発生するため、回路全体の効率が低下するという問
題があった。
【０００８】本発明は以上の従来技術における問題に鑑
みてなされたものであって、広範囲な入力電圧において
高い効率の電圧変換が可能で、且つ出力負荷変動に対し
て安定動作を得ることができる昇降圧チョッパ方式ＤＣ
−ＤＣコンバータ回路を提供することを目的とする。
みてなされたものであって、広範囲な入力電圧において
高い効率の電圧変換が可能で、且つ出力負荷変動に対し
て安定動作を得ることができる昇降圧チョッパ方式ＤＣ
−ＤＣコンバータ回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】前記課題を解決する本発
明は、降圧スイッチング素子及びコイル及び直列ダイオ
ードが直流電源の入力端と出力端との間に直列に接続さ
れると共に、前記出力端と、前記降圧スイッチング素子
の出力端に接続された転流ダイオードの出力端及び前記
コイルの出力端に接続された昇圧スイッチング素子の出
力端及び前記直列ダイオードの出力端に接続された平滑
コンデンサの出力端とが接続されてなり、前記直流電源
の出力端から得られた出力電圧より前記直流電源の入力
電圧が大である場合に前記昇圧スイッチング素子に対し
て時比率制御による昇圧制御を行う昇圧コントローラ
と、係る昇圧コントローラの出力電圧と等しい出力電圧
に設定され、前記直流電源の入力電圧が出力電圧より大
なる場合に前記降圧スイッチング素子に対して時比率制
御による降圧制御を行う降圧コントローラとを備え、直
流電源の入力電圧に対して降圧制御及び昇圧制御された
出力電圧を得る昇降圧チョッパ方式ＤＣ−ＤＣコンバー
タ回路において、前記降圧コントローラにフィードバッ
クされる出力電圧を分圧し、前記降圧コントローラの降
圧制御により降圧されて出力される出力電圧を、前記昇
圧コントローラの昇圧制御により昇圧されて出力される
出力電圧に比して大とする分圧抵抗器が降圧コントロー
ラに接続されたことを特徴とする昇降圧チョッパ方式Ｄ
Ｃ−ＤＣコンバータ回路である。
明は、降圧スイッチング素子及びコイル及び直列ダイオ
ードが直流電源の入力端と出力端との間に直列に接続さ
れると共に、前記出力端と、前記降圧スイッチング素子
の出力端に接続された転流ダイオードの出力端及び前記
コイルの出力端に接続された昇圧スイッチング素子の出
力端及び前記直列ダイオードの出力端に接続された平滑
コンデンサの出力端とが接続されてなり、前記直流電源
の出力端から得られた出力電圧より前記直流電源の入力
電圧が大である場合に前記昇圧スイッチング素子に対し
て時比率制御による昇圧制御を行う昇圧コントローラ
と、係る昇圧コントローラの出力電圧と等しい出力電圧
に設定され、前記直流電源の入力電圧が出力電圧より大
なる場合に前記降圧スイッチング素子に対して時比率制
御による降圧制御を行う降圧コントローラとを備え、直
流電源の入力電圧に対して降圧制御及び昇圧制御された
出力電圧を得る昇降圧チョッパ方式ＤＣ−ＤＣコンバー
タ回路において、前記降圧コントローラにフィードバッ
クされる出力電圧を分圧し、前記降圧コントローラの降
圧制御により降圧されて出力される出力電圧を、前記昇
圧コントローラの昇圧制御により昇圧されて出力される
出力電圧に比して大とする分圧抵抗器が降圧コントロー
ラに接続されたことを特徴とする昇降圧チョッパ方式Ｄ
Ｃ−ＤＣコンバータ回路である。
【００１０】したがって本発明の昇降圧チョッパ方式Ｄ
Ｃ−ＤＣコンバータ回路によれば、降圧動作時の電圧を
昇圧動作時の電圧より大に設定してあるので、降圧動作
中に負荷の急激な変動により出力電圧が低下した場合に
昇圧スイッチング素子がＯＮし効率が低下することを防
ぐことができる利点があり、また昇圧動作中に出力電圧
が持ち上がった場合の誤動作も防ぐことができる利点が
ある。即ち広範囲な入力電圧において高い効率の電圧変
換が可能で且つ出力負荷変動に対して安定動作 が得られ
るという利点がある。
Ｃ−ＤＣコンバータ回路によれば、降圧動作時の電圧を
昇圧動作時の電圧より大に設定してあるので、降圧動作
中に負荷の急激な変動により出力電圧が低下した場合に
昇圧スイッチング素子がＯＮし効率が低下することを防
ぐことができる利点があり、また昇圧動作中に出力電圧
が持ち上がった場合の誤動作も防ぐことができる利点が
ある。即ち広範囲な入力電圧において高い効率の電圧変
換が可能で且つ出力負荷変動に対して安定動作 が得られ
るという利点がある。
【００１１】また本発明は、昇圧制御時に前記降圧スイ
ッチング素子を流れる電流を側路させる第一のバイパス
用ＦＥＴと、降圧制御時に前記直列ダイオードに流れる
電流を側路させる第二のバイパス用ＦＥＴと、これらの
バイパス用ＦＥＴのＯＮ／ＯＦＦ切り替えを直流電源電
圧と出力電圧を比較することにより行う制御装置とから
なる損失低減手段を有することを特徴とする。
ッチング素子を流れる電流を側路させる第一のバイパス
用ＦＥＴと、降圧制御時に前記直列ダイオードに流れる
電流を側路させる第二のバイパス用ＦＥＴと、これらの
バイパス用ＦＥＴのＯＮ／ＯＦＦ切り替えを直流電源電
圧と出力電圧を比較することにより行う制御装置とから
なる損失低減手段を有することを特徴とする。
【００１２】したがって本発明の昇降圧チョッパ方式Ｄ
Ｃ−ＤＣコンバータ回路によれば損失低減手段として降
圧スイッチング素子と直列ダイオードのそれぞれにバイ
パス用ＦＥＴを設けたので、ＮＰＮトランジスタの出力
電流に応じたベース電流や飽和電圧による内部損失の低
減およびバイパスをＦＥＴとしたことにより、降圧動作
時直列ダイオードの内部損失の更なる低減が実現できる
という利点がある。
Ｃ−ＤＣコンバータ回路によれば損失低減手段として降
圧スイッチング素子と直列ダイオードのそれぞれにバイ
パス用ＦＥＴを設けたので、ＮＰＮトランジスタの出力
電流に応じたベース電流や飽和電圧による内部損失の低
減およびバイパスをＦＥＴとしたことにより、降圧動作
時直列ダイオードの内部損失の更なる低減が実現できる
という利点がある。
【００１３】また本発明は、前記制御装置は、直流電源
電圧が降圧制御されて出力される出力電圧に比して小な
る場合に前記第一のバイパス用ＦＥＴをＯＮさせると共
に、直流電源電圧が降圧制御されて出力される出力電圧
に比して大なる場合に前記第一のバイパス用ＦＥＴをＯ
ＦＦさせる第一の制御装置と、直流電源電圧が昇圧制御
されて出力される出力電圧に比して大なる場合に前記第
二のバイパス用ＦＥＴをＯＮさせると共に、前記直流電
源電圧が昇圧制御されて出力される出力電圧に比して小
なる場合に前記第二のバイパス用ＦＥＴをＯＦＦさせる
第二の制御装置とからなり、前記損失低減手段は、直流
電源電圧が昇圧制御されて出力される出力電圧と降圧制
御されて出力される出力電圧との範囲内の電圧の時、前
記降圧スイッチング素子を流れる電流と前記直列ダイオ
ードに流れる電流とを側路させることにより、前記入力
電圧を出力電圧とすることを特徴とする。
電圧が降圧制御されて出力される出力電圧に比して小な
る場合に前記第一のバイパス用ＦＥＴをＯＮさせると共
に、直流電源電圧が降圧制御されて出力される出力電圧
に比して大なる場合に前記第一のバイパス用ＦＥＴをＯ
ＦＦさせる第一の制御装置と、直流電源電圧が昇圧制御
されて出力される出力電圧に比して大なる場合に前記第
二のバイパス用ＦＥＴをＯＮさせると共に、前記直流電
源電圧が昇圧制御されて出力される出力電圧に比して小
なる場合に前記第二のバイパス用ＦＥＴをＯＦＦさせる
第二の制御装置とからなり、前記損失低減手段は、直流
電源電圧が昇圧制御されて出力される出力電圧と降圧制
御されて出力される出力電圧との範囲内の電圧の時、前
記降圧スイッチング素子を流れる電流と前記直列ダイオ
ードに流れる電流とを側路させることにより、前記入力
電圧を出力電圧とすることを特徴とする。
【００１４】したがって本発明の昇降圧チョッパ方式Ｄ
Ｃ−ＤＣコンバータ回路によれば入力電圧が所望の出力
電圧の範囲の時、入出力を直結する動作モードを有して
いるので、入力電圧が所望の出力電圧の範囲の時、入力
電圧がそのままの電圧として出力されるという利点があ
る。
Ｃ−ＤＣコンバータ回路によれば入力電圧が所望の出力
電圧の範囲の時、入出力を直結する動作モードを有して
いるので、入力電圧が所望の出力電圧の範囲の時、入力
電圧がそのままの電圧として出力されるという利点があ
る。
【００１５】
【発明の実施の形態】以下に本発明の実施の形態の昇降
圧チョッパ方式ＤＣ−ＤＣコンバータ回路につき図面を
参照して説明する。
圧チョッパ方式ＤＣ−ＤＣコンバータ回路につき図面を
参照して説明する。
【００１６】実施の形態１ 図１は本発明の一実施の形態の昇降圧チョッパ方式ＤＣ
−ＤＣコンバータ回路の構成を示す接続図であり、従来
技術と同じ構成部分には同一参照符号を付すこととす
る。図１において、本回路は、直流電源１の一端に互い
に直列接続された降圧スイッチング素子２、コイル３、
直列ダイオード４を有し、直流電源１の他端と降圧スイ
ッチング素子２、コイル３、および直列ダイオード４そ
れぞれの出力端との間に接続された転流ダイオード５、
昇圧スイッチング素子６、平滑コンデンサ７を含み、昇
圧スイッチング素子６は昇圧コントローラ８に、降圧ス
イッチング素子２は降圧コントローラ９により時比率制
御される構造を有し、また昇圧動作時に不必要となる降
圧スイッチング素子２と、降圧動作時に不必要となる直
列ダイオード４に並列に設けられたバイパス用ＦＥＴ１
０、１１を有し、これら２つのバイパス用ＦＥＴ１０、
１１の制御をする制御装置１２を有し、出力電圧を分圧
し降圧コントローラ９にフィードバックする際に介する
分圧抵抗器１６を有し、バイパス用ＦＥＴ１１のゲート
部に直列に接続された抵抗器１７を有し、降圧スイッチ
ング素子２のゲート部に直列に接続される抵抗器１８に
より構成される。
−ＤＣコンバータ回路の構成を示す接続図であり、従来
技術と同じ構成部分には同一参照符号を付すこととす
る。図１において、本回路は、直流電源１の一端に互い
に直列接続された降圧スイッチング素子２、コイル３、
直列ダイオード４を有し、直流電源１の他端と降圧スイ
ッチング素子２、コイル３、および直列ダイオード４そ
れぞれの出力端との間に接続された転流ダイオード５、
昇圧スイッチング素子６、平滑コンデンサ７を含み、昇
圧スイッチング素子６は昇圧コントローラ８に、降圧ス
イッチング素子２は降圧コントローラ９により時比率制
御される構造を有し、また昇圧動作時に不必要となる降
圧スイッチング素子２と、降圧動作時に不必要となる直
列ダイオード４に並列に設けられたバイパス用ＦＥＴ１
０、１１を有し、これら２つのバイパス用ＦＥＴ１０、
１１の制御をする制御装置１２を有し、出力電圧を分圧
し降圧コントローラ９にフィードバックする際に介する
分圧抵抗器１６を有し、バイパス用ＦＥＴ１１のゲート
部に直列に接続された抵抗器１７を有し、降圧スイッチ
ング素子２のゲート部に直列に接続される抵抗器１８に
より構成される。
【００１７】以上のように構成された昇降圧チョッパ方
式ＤＣ−ＤＣコンバータ回路の動作について図１及び図
２を用いて説明する。まず昇圧動作について説明する。
昇圧動作であるので、入力電圧Ｖinが出力所望電圧Ｖａ
より低い場合である。この動作モードの場合、制御回路
１２によりバイパス用ＦＥＴ１０はＯＮ状態で且つ降圧
用スイッチング素子２もＯＮ時比率１００％でＯＮ状態
となり昇圧コントローラ８は昇圧用スイッチング素子６
を駆動し出力電圧をＶａに保持するよう動作し昇圧動作
が行われる。
式ＤＣ−ＤＣコンバータ回路の動作について図１及び図
２を用いて説明する。まず昇圧動作について説明する。
昇圧動作であるので、入力電圧Ｖinが出力所望電圧Ｖａ
より低い場合である。この動作モードの場合、制御回路
１２によりバイパス用ＦＥＴ１０はＯＮ状態で且つ降圧
用スイッチング素子２もＯＮ時比率１００％でＯＮ状態
となり昇圧コントローラ８は昇圧用スイッチング素子６
を駆動し出力電圧をＶａに保持するよう動作し昇圧動作
が行われる。
【００１８】一方、降圧動作については同じく図２の特
性線図を参照して説明すると、入力電圧Ｖin＞Ｖｂの条
件の時、制御装置１２によりバイパス用ＦＥＴ１０はＯ
ＦＦ状態、バイパス用ＦＥＴ１１はＯＮ状態となり、降
圧コントローラ９により降圧用スイッチング素子２を制
御し、出力電圧がＶｂになるように動作する。通常の昇
降圧電源回路は降圧電圧も昇圧電圧と等しいＶａに設定
されているが、本発明の回路に於いては降圧コントロー
ラに対するフィードバック電圧（Ｖｂ）を分圧して戻し
ておくものである。ここで言う分圧されるフィードバッ
ク電圧（Ｖｂ）は、分圧比をα（α＜１）とした時、降
圧動作時の出力電圧Ｖｂ＝Ｖａ／αとなるものである。
性線図を参照して説明すると、入力電圧Ｖin＞Ｖｂの条
件の時、制御装置１２によりバイパス用ＦＥＴ１０はＯ
ＦＦ状態、バイパス用ＦＥＴ１１はＯＮ状態となり、降
圧コントローラ９により降圧用スイッチング素子２を制
御し、出力電圧がＶｂになるように動作する。通常の昇
降圧電源回路は降圧電圧も昇圧電圧と等しいＶａに設定
されているが、本発明の回路に於いては降圧コントロー
ラに対するフィードバック電圧（Ｖｂ）を分圧して戻し
ておくものである。ここで言う分圧されるフィードバッ
ク電圧（Ｖｂ）は、分圧比をα（α＜１）とした時、降
圧動作時の出力電圧Ｖｂ＝Ｖａ／αとなるものである。
【００１９】更に、入力電圧がＶａからＶｂの範囲での
動作については、昇圧動作、降圧動作とも働かず図２の
入力特性に従って、Ｖout＝Ｖinとなる。ここでＶａ及
びＶｂは何れも所望の出力電圧精度ＶominからＶomaxを
満足するように設定されるものである。
動作については、昇圧動作、降圧動作とも働かず図２の
入力特性に従って、Ｖout＝Ｖinとなる。ここでＶａ及
びＶｂは何れも所望の出力電圧精度ＶominからＶomaxを
満足するように設定されるものである。
【００２０】また、電圧損失低減手段として設けられた
バイパス用ＦＥＴの動作について図１と図２を参照して
説明すると、入力電圧が出力所望電圧より低い昇圧動作
時はバイパス用ＦＥＴ１０がＯＮし降圧スイッチング素
子２をバイパスするもので入力電圧が下がるほどゲート
・ソース間の電圧が大きくなりＯＮ抵抗が小さくなるよ
うに動作するものである。
バイパス用ＦＥＴの動作について図１と図２を参照して
説明すると、入力電圧が出力所望電圧より低い昇圧動作
時はバイパス用ＦＥＴ１０がＯＮし降圧スイッチング素
子２をバイパスするもので入力電圧が下がるほどゲート
・ソース間の電圧が大きくなりＯＮ抵抗が小さくなるよ
うに動作するものである。
【００２１】次に降圧動作については、直列ダイオード
４に対するバイパス用ＦＥＴ１１をＯＮさせ、更に電力
損失をＯＮ抵抗０．１オーム以下の素子を用いることに
より出力電圧が１Ａの時１００ｍＷ以下に低減可能とな
り高効率な降圧動作が実現するものである。
４に対するバイパス用ＦＥＴ１１をＯＮさせ、更に電力
損失をＯＮ抵抗０．１オーム以下の素子を用いることに
より出力電圧が１Ａの時１００ｍＷ以下に低減可能とな
り高効率な降圧動作が実現するものである。
【００２２】また、降圧動作時の出力電圧設定を昇圧動
作時の出力電圧より規格内で大に設定したことから、降
圧動作中に負荷の急激な変動により出力電圧が低下した
場合に昇圧回路が動作、即ち昇圧用スイッチング素子６
がＯＮし効率が低下することを防ぐことができる。ま
た、昇圧動作中に出力電圧が持ち上がった場合の誤動作
も前記電位差により防止でき安定動作を得ることができ
るという利点がある。応用例として、本回路にＡＣアダ
プタ等の外部電源が接続されている時は降圧動作を行
い、機器内蔵電池等による動作の場合に昇圧動作を行う
ことが一般的であるから、降圧時に出力を持ち上げるこ
とは特に機器の電池寿命に影響を与えないという構成を
有する。
作時の出力電圧より規格内で大に設定したことから、降
圧動作中に負荷の急激な変動により出力電圧が低下した
場合に昇圧回路が動作、即ち昇圧用スイッチング素子６
がＯＮし効率が低下することを防ぐことができる。ま
た、昇圧動作中に出力電圧が持ち上がった場合の誤動作
も前記電位差により防止でき安定動作を得ることができ
るという利点がある。応用例として、本回路にＡＣアダ
プタ等の外部電源が接続されている時は降圧動作を行
い、機器内蔵電池等による動作の場合に昇圧動作を行う
ことが一般的であるから、降圧時に出力を持ち上げるこ
とは特に機器の電池寿命に影響を与えないという構成を
有する。
【００２３】バイパス用ＦＥＴ１０、１１を制御する制
御装置１２または１３または１４をマイクロプロセッサ
とすることで更に詳細な設定が可能となり、本回路を組
み込む機器媒体の目的に応じてバイパス用ＦＥＴの制御
ができる利点がある。
御装置１２または１３または１４をマイクロプロセッサ
とすることで更に詳細な設定が可能となり、本回路を組
み込む機器媒体の目的に応じてバイパス用ＦＥＴの制御
ができる利点がある。
【００２４】昇降圧の各動作モードにおいて、不要な昇
圧コントローラ８または降圧コントローラ９をスタンバ
イモードにすることでさらなる低消費電力化が可能にな
る利点がある。
圧コントローラ８または降圧コントローラ９をスタンバ
イモードにすることでさらなる低消費電力化が可能にな
る利点がある。
【００２５】目的や予算に応じて昇圧用スイッチング素
子６はＮ型ＦＥＴまたはＮＰＮ型トランジスタで構成す
ることができ、降圧用スイッチング素子２をＰ型ＦＥＴ
またはＰＮＰ型トランジスタとすることができる利点が
ある。
子６はＮ型ＦＥＴまたはＮＰＮ型トランジスタで構成す
ることができ、降圧用スイッチング素子２をＰ型ＦＥＴ
またはＰＮＰ型トランジスタとすることができる利点が
ある。
【００２６】実施の形態２ 次ぎに本発明の他の実施の形態の昇降圧チョッパ方式Ｄ
Ｃ−ＤＣコンバータ回路につき図３及び図４を参照して
説明する。図３及び図４に示すように本実施の形態の昇
降圧チョッパ方式ＤＣ−ＤＣコンバータ回路は実施の形
態１の昇降圧チョッパ方式ＤＣ−ＤＣコンバータ回路と
基本的構成は同じであるが、実施の形態１の昇降圧チョ
ッパ方式ＤＣ−ＤＣコンバータ回路とは異なり、今まで
一つでバイパス用ＦＥＴスイッチの制御を行っていた制
御装置を新たにもう一つ制御回路を設けている。その動
作を図４に示す。本図において、昇圧時の出力電圧Ｖａ
および降圧時の出力電圧をＶｂとし、この値は本回路の
出力電圧規格（Ｖomax〜Ｖomin）の範囲内に設定する。
バイパス用ＦＥＴ１０、バイパス用ＦＥＴ１１の切り換
えは新たに設けた電圧を比較する制御装置１３、１４に
より制御するもので、バイパス用ＦＥＴ１０は入力電圧
がＶｂ以下でＯＮさせる。また、バイパス用ＦＥＴ１１
は入力電圧がＶａ以上でＯＮするように制御する。従っ
て、この制御装置１３、１４を追加した場合の回路の入
出力動作の特性グラフは図４のようになる。即ち、入力
電圧がＶａ〜ＶｂまではＦＥＴ１０、１１が共にＯＮと
なり入力電圧がそのまま出力電圧となる。例えば乾電池
２本で３．０Ｖの出力を得る場合を考えると入力電圧は
おおよそ電池の内部抵抗の増加に伴い３．６Ｖ〜２．４
Ｖまで徐々に低下して行く、仮に出力電圧が３．０Ｖ±
０．２Ｖが必要な場合はＶａ＝２．８５Ｖ、Ｖｂ＝３．
１５Ｖに設定することにより出力電圧が２．８５Ｖ〜
３．１５Ｖの間は入力がそのまま出力される。即ち昇圧
動作や降圧動作とはその結果においての意味が異なるこ
とから、これを直結される動作として認識できる。
Ｃ−ＤＣコンバータ回路につき図３及び図４を参照して
説明する。図３及び図４に示すように本実施の形態の昇
降圧チョッパ方式ＤＣ−ＤＣコンバータ回路は実施の形
態１の昇降圧チョッパ方式ＤＣ−ＤＣコンバータ回路と
基本的構成は同じであるが、実施の形態１の昇降圧チョ
ッパ方式ＤＣ−ＤＣコンバータ回路とは異なり、今まで
一つでバイパス用ＦＥＴスイッチの制御を行っていた制
御装置を新たにもう一つ制御回路を設けている。その動
作を図４に示す。本図において、昇圧時の出力電圧Ｖａ
および降圧時の出力電圧をＶｂとし、この値は本回路の
出力電圧規格（Ｖomax〜Ｖomin）の範囲内に設定する。
バイパス用ＦＥＴ１０、バイパス用ＦＥＴ１１の切り換
えは新たに設けた電圧を比較する制御装置１３、１４に
より制御するもので、バイパス用ＦＥＴ１０は入力電圧
がＶｂ以下でＯＮさせる。また、バイパス用ＦＥＴ１１
は入力電圧がＶａ以上でＯＮするように制御する。従っ
て、この制御装置１３、１４を追加した場合の回路の入
出力動作の特性グラフは図４のようになる。即ち、入力
電圧がＶａ〜ＶｂまではＦＥＴ１０、１１が共にＯＮと
なり入力電圧がそのまま出力電圧となる。例えば乾電池
２本で３．０Ｖの出力を得る場合を考えると入力電圧は
おおよそ電池の内部抵抗の増加に伴い３．６Ｖ〜２．４
Ｖまで徐々に低下して行く、仮に出力電圧が３．０Ｖ±
０．２Ｖが必要な場合はＶａ＝２．８５Ｖ、Ｖｂ＝３．
１５Ｖに設定することにより出力電圧が２．８５Ｖ〜
３．１５Ｖの間は入力がそのまま出力される。即ち昇圧
動作や降圧動作とはその結果においての意味が異なるこ
とから、これを直結される動作として認識できる。
【００２７】これにより本実施の形態２の昇降圧チョッ
パ方式ＤＣ−ＤＣコンバータ回路によれば実施の形態１
の昇降圧チョッパ方式ＤＣ−ＤＣコンバータ回路と同様
に降圧動作時の出力電圧設定を昇圧動作時の出力電圧よ
り規格内で大に設定したことから出力電圧の安定を得、
バイパス用ＦＥＴにより内部損失を防止し効率の安定を
図ることができると共に、更に直結される動作が加わる
ため特定区間ではさらなる高効率化が実現できるという
利点がある。
パ方式ＤＣ−ＤＣコンバータ回路によれば実施の形態１
の昇降圧チョッパ方式ＤＣ−ＤＣコンバータ回路と同様
に降圧動作時の出力電圧設定を昇圧動作時の出力電圧よ
り規格内で大に設定したことから出力電圧の安定を得、
バイパス用ＦＥＴにより内部損失を防止し効率の安定を
図ることができると共に、更に直結される動作が加わる
ため特定区間ではさらなる高効率化が実現できるという
利点がある。
【図１】 この発明の実施の形態になる昇降圧チョッパ
方式ＤＣ−ＤＣコンバータ回路の構成を簡略化して示す
接続図
方式ＤＣ−ＤＣコンバータ回路の構成を簡略化して示す
接続図
【図２】 実施の形態１における昇降圧チョッパ方式Ｄ
Ｃ−ＤＣコンバータ回路の動作を示す特性線図
Ｃ−ＤＣコンバータ回路の動作を示す特性線図
【図３】 実施の形態２における昇降圧チョッパ方式Ｄ
Ｃ−ＤＣコンバータ回路の構成を簡略化して示す接続図
Ｃ−ＤＣコンバータ回路の構成を簡略化して示す接続図
【図４】 実施の形態２における昇降圧チョッパ方式Ｄ
Ｃ−ＤＣコンバータ回路の動作を示す特性線図
Ｃ−ＤＣコンバータ回路の動作を示す特性線図
【図５】 従来の昇降圧チョッパ方式ＤＣ−ＤＣコンバ
ータ回路の構成を簡略化して示す接続図
ータ回路の構成を簡略化して示す接続図
【図６】 従来の昇降圧チョッパ方式ＤＣ−ＤＣコンバ
ータ回路の切換制御部の一例を示すブロック図
ータ回路の切換制御部の一例を示すブロック図
【図７】 従来の昇降圧チョッパ方式ＤＣ−ＤＣコンバ
ータ回路の切換制御部の動作を示す特性線図
ータ回路の切換制御部の動作を示す特性線図
１ 直流電源 ２ 降圧スイッチング素子 ３ コイル ４ 直列ダイオード ５ 転流ダイオード ６ 昇圧スイッチング素子 ７ 平滑コンデンサ ８ 昇圧コントローラ ９ 降圧コントローラ １０ バイパス用ＦＥＴ １１ バイパス用ＦＥＴ １２ 制御装置 １３ 制御装置 １４ 制御装置 １５ 平滑コンデンサ １６ 分圧抵抗器 １７ 抵抗器 １８ 抵抗器 １９ 抵抗器 ２０ 降圧スイッチング素子 ２１ チョークコイル ２２ 還流ダイオード ２３ 昇圧スイッチング素子 ２４ 制御部 ２５ 負荷 ２６ バイパストランジスタ ２７ 切換制御部 ２８ レベルシフト回路 ２９ 差動増幅回路 ３０ 出力回路 １ｄ 駆動信号 ５ｄ 駆動信号 ２１ｄ オン信号 Ｉ 電流 Ｖａ 出力所望電圧 Ｖｂ 出力所望電圧 Ｖc 比較電圧 Ｖs 基準電圧
Claims (3)
- 【請求項１】降圧スイッチング素子及びコイル及び直列
ダイオードが直流電源の入力端と出力端との間に直列に
接続されると共に、前記出力端と、前記降圧スイッチン
グ素子の出力端に接続された転流ダイオードの出力端及
び前記コイルの出力端に接続された昇圧スイッチング素
子の出力端及び前記直列ダイオードの出力端に接続され
た平滑コンデンサの出力端とが接続されてなり、 前記直流電源の出力端から得られた出力電圧より前記直
流電源の入力電圧が大である場合に前記昇圧スイッチン
グ素子に対して時比率制御による昇圧制御を行う昇圧コ
ントローラと、係る昇圧コントローラの出力電圧と等し
い出力電圧に設定され、前記直流電源の入力電圧が出力
電圧より大なる場合に前記降圧スイッチング素子に対し
て時比率制御による降圧制御を行う降圧コントローラと
を備え、直流電源の入力電圧に対して降圧制御及び昇圧
制御された出力電圧を得る昇降圧チョッパ方式ＤＣ−Ｄ
Ｃコンバータ回路において、 前記降圧コントローラにフィードバックされる出力電圧
を分圧し、前記降圧コントローラの降圧制御により降圧
されて出力される出力電圧を、前記昇圧コントローラの
昇圧制御により昇圧されて出力される出力電圧に比して
大とする分圧抵抗器が降圧コントローラに接続されたこ
とを特徴とする昇降圧チョッパ方式ＤＣ−ＤＣコンバー
タ回路。 - 【請求項２】昇圧制御時に前記降圧スイッチング素子を
流れる電流を側路させる第一のバイパス用ＦＥＴと、降
圧制御時に前記直列ダイオードに流れる電流を側路させ
る第二のバイパス用ＦＥＴと、これらのバイパス用ＦＥ
ＴのＯＮ／ＯＦＦ切り替えを直流電源電圧と出力電圧を
比較することにより行う制御装置と、からなる損失低減
手段を有することを特徴とする請求項１に記載の昇降圧
チョッパ方式ＤＣ−ＤＣコンバータ回路。 - 【請求項３】前記制御装置は、直流電源電圧が降圧制御
されて出力される出力電圧に比して小なる場合に前記第
一のバイパス用ＦＥＴをＯＮさせると共に、直流電源電
圧が降圧制御されて出力される出力電圧に比して大なる
場合に前記第一のバイパス用ＦＥＴをＯＦＦさせる第一
の制御装置と、直流電源電圧が昇圧制御されて出力され
る出力電圧に比して大なる場合に前記第二のバイパス用
ＦＥＴをＯＮさせると共に、前記直流電源電圧が昇圧制
御されて出力される出力電圧に比して小なる場合に前記
第二のバイパス用ＦＥＴをＯＦＦさせる第二の制御装置
とからなり、 前記損失低減手段は、直流電源電圧が昇圧制御されて出
力される出力電圧と降圧制御されて出力される出力電圧
との範囲内の電圧の時、前記降圧スイッチング素子を流
れる電流と前記直列ダイオードに流れる電流とを側路さ
せることにより、前記入力電圧を出力電圧とすることを
特徴とする請求項２に記載の昇降圧チョッパ方式ＤＣ−
ＤＣコンバータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23042998A JP3206556B2 (ja) | 1998-08-17 | 1998-08-17 | 昇降圧チョッパ方式ｄｃ−ｄｃコンバータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23042998A JP3206556B2 (ja) | 1998-08-17 | 1998-08-17 | 昇降圧チョッパ方式ｄｃ−ｄｃコンバータ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000060115A JP2000060115A (ja) | 2000-02-25 |
| JP3206556B2 true JP3206556B2 (ja) | 2001-09-10 |
Family
ID=16907767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23042998A Expired - Fee Related JP3206556B2 (ja) | 1998-08-17 | 1998-08-17 | 昇降圧チョッパ方式ｄｃ−ｄｃコンバータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3206556B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105449994A (zh) * | 2014-09-10 | 2016-03-30 | 立锜科技股份有限公司 | 电源转换器的控制电路 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4312000B2 (ja) * | 2003-07-23 | 2009-08-12 | パナソニック株式会社 | 昇降圧ｄｃ−ｄｃコンバータ |
| JP2007166783A (ja) * | 2005-12-14 | 2007-06-28 | Mitsubishi Electric Corp | 電力変換装置 |
| JP6085406B2 (ja) | 2008-12-02 | 2017-02-22 | サイプレス セミコンダクター コーポレーション | 出力電圧制御回路、電子機器及び出力電圧制御方法 |
| JP5479940B2 (ja) * | 2010-02-16 | 2014-04-23 | 株式会社小糸製作所 | 昇降圧ｄｃ−ｄｃコンバータ及び車両用灯具 |
| WO2012057730A1 (en) | 2010-10-25 | 2012-05-03 | Hewlett-Packard Development Company, L.P. | Power converter |
| US9024476B2 (en) * | 2011-07-28 | 2015-05-05 | Schneider Electric It Corporation | Single-battery power topologies for online UPS systems |
| EP2582004B1 (en) * | 2011-10-12 | 2017-12-06 | BlackBerry Limited | Power converter system for mobile devices |
| US8981749B2 (en) | 2011-10-12 | 2015-03-17 | Blackberry Limited | Power converter system for mobile devices |
| RU2617991C2 (ru) * | 2012-01-06 | 2017-05-02 | Филипс Лайтинг Холдинг Б.В. | Преобразователь напряжения с отдельными схемами комбинированного преобразования |
| EP3432455B1 (en) * | 2017-07-17 | 2022-11-09 | The Swatch Group Research and Development Ltd | Thermoelectric generator with starting circuit |
| JP6906703B2 (ja) * | 2018-06-06 | 2021-07-21 | 三菱電機株式会社 | 電力変換装置 |
| US20240088788A1 (en) * | 2022-09-08 | 2024-03-14 | Samsung Electronics Co., Ltd. | Switching regulator and power management integrated circuit including the same |
-
1998
- 1998-08-17 JP JP23042998A patent/JP3206556B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105449994A (zh) * | 2014-09-10 | 2016-03-30 | 立锜科技股份有限公司 | 电源转换器的控制电路 |
| CN105449994B (zh) * | 2014-09-10 | 2017-09-29 | 立锜科技股份有限公司 | 电源转换器的控制电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000060115A (ja) | 2000-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6489756B2 (en) | DC-DC converter with switchable control mode | |
| US7084612B2 (en) | High efficiency linear regulator | |
| US6366070B1 (en) | Switching voltage regulator with dual modulation control scheme | |
| US7288854B2 (en) | Power linear and switching regulators commonly controlled for plural loads | |
| US7432695B2 (en) | Adaptive power control for hysteretic regulators | |
| US6812682B2 (en) | Switching power supply unit and semiconductor device for switching power supply | |
| JP5332248B2 (ja) | 電源装置 | |
| JP3156657B2 (ja) | 二次電池ユニット | |
| US7304463B2 (en) | DC-DC converter | |
| US11563378B2 (en) | Seamless DCM-PFM transition for single pulse operation in DC-DC converters | |
| JPH10225105A (ja) | Ｄｃ／ｄｃコンバータ | |
| CN104660041A (zh) | 低损耗增压及减压电压转换器 | |
| JP3206556B2 (ja) | 昇降圧チョッパ方式ｄｃ−ｄｃコンバータ回路 | |
| JPH07177731A (ja) | 不連続モードで動作するｄｃ−ｄｃコンバータ | |
| JPH09140126A (ja) | 適応スイッチ回路、適応出力回路、制御回路およびスイッチング電圧レギュレータを動作させる方法 | |
| CN101232761A (zh) | 发光二极管驱动电路 | |
| JP4321467B2 (ja) | パワースイッチング装置 | |
| JP2008079378A (ja) | 電子機器 | |
| US8981752B2 (en) | Energy-based oriented switching mode power supply | |
| US6307359B1 (en) | DC-DC converter powered by doubled output voltage | |
| JPH08168182A (ja) | 電圧変動の大きい電池を用いた電源装置 | |
| JP3132614B2 (ja) | Ｄｃ−ｄｃコンバ−タ | |
| CN109217671B (zh) | 一种浮地稳压供电电路 | |
| US11394287B2 (en) | Adjustable power save mode threshold for switching converter | |
| CN114257088A (zh) | 电压转换电路及电源转换器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |