JPH09201041A - ２段式昇圧回路 - Google Patents

Abstract

(57)【要約】 【課題】最低動作電圧が低く、かつ高精度な昇圧電圧を
得る２段式昇圧回路を提供する。 【解決手段】電源ＶＢＡＴ４の電源電圧を第１の昇圧電
圧に昇圧する第１の昇圧手段１と、この第１の昇圧手段
１によって昇圧された上記第１の昇圧電圧を駆動電圧と
して、上記電源電圧を第２の昇圧電圧に昇圧する第２の
昇圧手段２と、この第２の昇圧手段２が昇圧を開始する
際に、上記第１の昇圧手段１の動作を停止する昇圧電圧
検出手段３とを具備する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、２段式昇圧回路、
詳しくは、低電圧動作が可能な２段式昇圧回路に関す
る。

【０００２】

【従来の技術】従来、ＤＣ／ＤＣコンバータ型の昇圧回
路は種々の方式が知られており、たとえば、チョッパ型
昇圧回路、チャージポンプ型昇圧回路等が公知の技術手
段として知られている。また、これら昇圧回路をＰＷＭ
制御方式の回路で構成して発振周波数を安定させ、高精
度な昇圧電圧を得る技術手段もまた知られるところにあ
る。

【０００３】

【発明が解決しようとする課題】しかしながら、上記昇
圧回路の発振周波数を安定させたりＰＷＭ制御方式等の
回路で構成し高精度な昇圧電圧を得ようとする場合、昇
圧回路を駆動する最低動作電圧を比較的高く設定しなけ
ればならず、該最低動作電圧を下回ると動作不能になっ
てしまうという問題点があった。

【０００４】また、上記最低動作電圧を低く設定しよう
とすると、上述したＰＷＭ制御方式等の回路で構成する
ことは困難であり、高精度なＤＣ／ＤＣ昇圧回路を得る
ことはできないという問題点があった。

【０００５】本発明はかかる問題点に鑑みてなされたも
のであり、最低動作電圧が低く、かつ高精度な昇圧電圧
を得る２段式昇圧回路を提供することを目的とする。

【０００６】

【課題を解決するための手段】上記の目的を達成するた
めに本発明の第１の２段式昇圧回路は、電源電圧を第１
の昇圧電圧に昇圧する第１の昇圧手段と、この第１の昇
圧手段によって昇圧された上記第１の昇圧電圧を駆動電
圧として、上記電源電圧を第２の昇圧電圧に昇圧する第
２の昇圧手段と、この第２の昇圧手段が昇圧を開始する
際に、上記第１の昇圧手段の動作を停止する昇圧電圧制
御手段とを具備する。

【０００７】上記の目的を達成するために本発明の第２
の２段式昇圧回路は、電源電圧を第１の昇圧電圧に昇圧
する第１の昇圧手段と、この第１の昇圧手段によって昇
圧された上記第１の昇圧電圧を駆動電圧として、上記電
源電圧を第２の昇圧電圧に昇圧する第２の昇圧手段と、
上記第１の昇圧手段のみを駆動する省電力モードと該第
１の昇圧手段の駆動後に動作する上記第２の昇圧手段を
駆動する昇圧モードとに切換えるモード切換手段と、上
記省電力モードに切換えられた際には上記第１の昇圧電
圧が所定範囲内となるように制御し、上記昇圧モードに
切換えられた際には上記第２の昇圧電圧が所定範囲内と
なるように制御する昇圧電圧制御手段とを具備する。

【０００８】上記の目的を達成するために本発明の第３
の２段式昇圧回路は、上記第１または第２の２段式昇圧
回路において、上記第１の昇圧手段と上記第２の昇圧手
段とは、コイル、トランジスタ、逆流防止用ダイオード
および平滑コンデンサを共用したことを特徴とする。

【０００９】上記第１の２段式昇圧回路は、第１の昇圧
手段で電源電圧を第１の昇圧電圧に昇圧し、第２の昇圧
手段は、上記第１の昇圧手段によって昇圧された上記第
１の昇圧電圧を駆動電圧として、上記電源電圧を第２の
昇圧電圧に昇圧する。そして、昇圧電圧制御手段で、上
記第２の昇圧手段が昇圧を開始する際に、上記第１の昇
圧手段の動作を停止するよう制御する。

【００１０】上記第２の２段式昇圧回路は、第１の昇圧
手段で電源電圧を第１の昇圧電圧に昇圧し、第２の昇圧
手段は、上記第１の昇圧手段によって昇圧された上記第
１の昇圧電圧を駆動電圧として、上記電源電圧を第２の
昇圧電圧に昇圧する。また、モード切換手段で上記第１
の昇圧手段のみを駆動する省電力モードと、該第１の昇
圧手段の駆動後に動作する第２の昇圧手段を駆動する昇
圧モードとを切換え、昇圧電圧制御手段で、上記省電力
モードに切換えられた際には上記第１の昇圧電圧が所定
範囲内となるように制御し、上記昇圧モードに切換えら
れた際には上記第２の昇圧電圧が所定範囲内となるよう
に制御する。

【００１１】上記第３の２段式昇圧回路は、上記第１ま
たは第２の２段式昇圧回路において、上記第１の昇圧手
段と上記第２の昇圧手段とは、コイル、トランジスタ、
逆流防止用ダイオードおよび平滑コンデンサを共用す
る。

【００１２】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。

【００１３】図１は、本発明の第１の実施形態である２
段式昇圧回路の概略構成を示したブロック図である。

【００１４】この２段式昇圧回路は、電源ＶＢＡＴ４の
電圧ＶINをＶO1に昇圧する第１の昇圧手段１と、この第
１の昇圧手段１の昇圧電圧ＶO1を検出し、該第１の昇圧
手段１および第２の昇圧手段２を制御する昇圧電圧検出
手段３と、この昇圧電圧検出手段３に制御され、上記電
源ＶＢＡＴ４の電圧ＶINをＶO2に昇圧する第２の昇圧手
段２とで主要部が構成されている。

【００１５】このような構成をなす本実施形態の作用を
簡単に説明すると、通常は、上記電源ＶＢＡＴ４の電圧
ＶINを第１の昇圧手段１で所定電圧ＶO1に昇圧して所定
の各回路に供給するようになっている。このとき、上記
第２の昇圧手段２は停止している。一方、上記昇圧電圧
検出手段３は、上記第１の昇圧手段１の昇圧電圧ＶO1を
常時検出しており、該電圧ＶO1が所定電圧を上回ると上
記第２の昇圧手段２に昇圧開始信号（ＤＣ２ＣＮＴ（＝
Ｈ））を与え該第２の昇圧手段２の昇圧動作を開始させ
るとともに、第１の昇圧手段１に昇圧停止信号（ＤＣ１
ＣＮＴ（＝Ｌ））を与え、該第１の昇圧手段１の昇圧動
作を停止させる。これにより、電源ＶＢＡＴ４の電圧Ｖ
INは、第２の昇圧手段２により所定電圧ＶO2に昇圧され
各回路に供給される。

【００１６】また、上記第２の昇圧手段２の昇圧電圧Ｖ
02が所定電圧を下回り、昇圧電圧検出手段３がこれを検
出すると、該第２の昇圧手段２に昇圧停止信号（ＤＣ２
ＣＮＴ（＝Ｌ））を与え、同第２の昇圧手段２の昇圧動
作を停止させるとともに、第１の昇圧手段１に昇圧開始
信号（ＤＣ１ＣＮＴ（＝Ｈ））を与え、該第１の昇圧手
段１の昇圧動作を再び開始させる。すなわち、上記第１
の昇圧手段１と第２の昇圧手段２とは同時に動作するこ
とはない。

【００１７】なお、上記所定電圧は上記第２の昇圧手段
２の最低動作電圧に基づいて設定される。

【００１８】図２は、上記図１に示した本実施形態の構
成をさらに詳しく示した電気ブロック回路図である。

【００１９】図に示すように、上記第１の昇圧手段１
は、コイル６５，昇圧用トランジスタ６６，逆流防止用
ダイオード６７，平滑コンデンサ６８からなる昇圧部
と、上記昇圧用トランジスタ６６を制御する第１の昇圧
制御回路６１とで構成されている。

【００２０】すなわち、上記電源ＶＢＡＴ４に対応する
電源６４の電源電圧ＶINとＧＮＤ間に、上記コイル６
５、昇圧用トランジスタ６６からなる直列回路が挿入さ
れており、また、上記昇圧用トランジスタ６６のコレク
タ−エミッタ間には、上記逆流防止用ダイオード６７、
平滑コンデンサ６８からなる直列回路が挿入されてい
る。

【００２１】さらに、上記昇圧用トランジスタ６６のベ
ースには上記第１の昇圧制御回路６１が接続され、この
第１の昇圧制御回路６１に制御されて昇圧用トランジス
タ６６が動作し、平滑コンデンサ６８により平滑され、
該第１の昇圧手段１の昇圧電圧ＶO1が出力されるように
なっている。

【００２２】また、該第１の昇圧手段１の動作は上記昇
圧電圧検出手段３に対応する昇圧電圧検出手段６３によ
り制御されるようになっている。すなわち、該昇圧電圧
検出手段６３は、上記第１の昇圧手段１の昇圧電圧ＶO1
を図中、Ａ点において検出するようになっており、この
検出結果に基づいて上述したように昇圧制御信号（ＤＣ
１ＣＮＴ）を第１の昇圧制御回路６１に対して送出する
ようになっている。

【００２３】一方、上記第２の昇圧手段２は、上記コイ
ル６５，昇圧用トランジスタ６６，逆流防止用ダイオー
ド６７，平滑コンデンサ６８からなる昇圧部を上記第１
の昇圧手段１と共用するとともに、上記第１の昇圧手段
１と同様に昇圧用トランジスタ６６を制御する第２の昇
圧制御回路６２とで構成されている。

【００２４】この第２の昇圧制御回路６２の動作も上記
昇圧電圧検出手段６３により制御されるようになってお
り、昇圧電圧検出手段６３は、上述した第１の昇圧制御
回路６１の昇圧電圧の検出結果に基づいて昇圧制御信号
（ＤＣ２ＣＮＴ）を第２の昇圧制御回路６２に対して送
出するようになっている。

【００２５】なお、本構成の詳しい作用については後に
詳述する。

【００２６】図３は、上記第１の昇圧制御回路６１の構
成を示した電気回路図および各部電圧波形を示した線図
である。

【００２７】図に示すように、この第１の昇圧制御回路
６１は、上記電源ＶＢＡＴ６４の電圧ＶINを電源Ｖｃｃ
とし、該電源ＶｃｃとＧＮＤ間に挿入された、定電流i
を流す定電流源２１、ヒステリシス特性を有するヒステ
リシススイッチ２３、定電流2iを流す定電流源２２から
なる直列回路を備えている。また、上記定電流源２１と
ヒステリシススイッチ２３との接続点とＧＮＤ間には発
振コンデンサ２４が挿入され、さらに該接続点は上記ヒ
ステリシススイッチ２３におけるヒステリシスコンパレ
ータの入力端に接続されている。

【００２８】上記ヒステリシススイッチ２３は、ヒステ
リシスコンパレータの出力により、上記定電流源２２の
オン・オフを行うスイッチとして働くようになってい
る。すなわち、上記定電流源２１および定電流源２２の
電流を発振コンデンサ２４に流すか否かを制御する。さ
らに、該コンパレータ出力はバッファ２５を介して上記
昇圧用トランジスタ６６へ出力するようになっている。

【００２９】また、上記昇圧電圧検出手段６３からの供
給される昇圧制御信号（ＤＣ１ＣＮＴ）はバッファ２６
で受けるようになっており、このバッファ２６の出力は
上記定電流源２１，定電流源２２に接続され、これら定
電流源を制御するようになっている。

【００３０】なお、上述したように上記第１の昇圧制御
回路６１の各回路は、上記電源ＶＢＡＴ６４の電圧ＶIN
を電源としている。

【００３１】このような構成をなす第１の昇圧制御回路
６１は、上記ヒステリシススイッチ２３のオン・オフ動
作により発振コンデンサ２４の充放電が繰り返されて発
振し、バッファ２５を介して上記昇圧用トランジスタ６
６を駆動するようになっている。

【００３２】図４は、上記第２の昇圧制御回路６２の構
成を示した電気回路図および各部電圧波形を示した線図
である。

【００３３】図に示すように、この第２の昇圧制御回路
６２は、基本的には上記第１の昇圧手段１の出力電圧Ｖ
O1または第２の昇圧手段２の出力電圧Ｖ02を電源Ｖｃｃ
とし、該電源ＶｃｃとＧＮＤとの間に挿入された、可変
定電流源３１、定電流源３２、該可変定電流源３１およ
び定電流源３２のオン・オフを行うスイッチ３３とが図
示の如く接続された直列回路を備えている。

【００３４】上記スイッチ３３は、後述するヒステリシ
スコンパレータ３５の出力値を入力する入力インバータ
と、該インバータの出力値の論理、非論理値によりオン
・オフする２つのスイッチとで主要部が構成され、該ヒ
ステリシスコンパレータ３５の出力値により上記可変定
電流源３１と定電流源３２とを交互にオン・オフさせる
ようになっている。

【００３５】また、上記スイッチ３３における２つのス
イッチの接続点とＧＮＤとの間には発振コンデンサ３４
が挿入され、さらに該接続点にはヒステリシスコンパレ
ータ３５が接続されている。該ヒステリシスコンパレー
タ３５の出力端は上述したように上記スイッチ３３の入
力インバータに接続されるとともに、バッファ３７を介
して上記昇圧用トランジスタ６６に接続される。

【００３６】なお、上記第２の昇圧制御回路６２を構成
する各回路のうち、バッファ３７は上記電源ＶＢＡＴ６
４の電圧ＶINを電源とし、その他の回路は上述したよう
に第１の昇圧手段１の出力電圧ＶO1または第２の昇圧手
段２の出力電圧Ｖ02を電源とする。

【００３７】また、上記昇圧電圧検出手段６３からの供
給される昇圧制御信号（ＤＣ２ＣＮＴ）はバッファ３６
で受けるようになっており、このバッファ３６の出力は
上記可変定電流源３１，定電流源３２に接続され、これ
ら定電流源を制御するようになっている。

【００３８】このような構成をなす第２の昇圧制御回路
６２は、上記スイッチ３３における２つのスイッチのオ
ン・オフ動作により発振コンデンサ３４の充放電が繰り
返されて発振し、バッファ３７を介して上記昇圧用トラ
ンジスタ６６を駆動するようになっている。

【００３９】なお、上記ヒステリシスコンパレータ３５
のヒステリシス幅の変更または上記発振コンデンサ３４
の定数を変更することで、発振周波数を変更することが
できるようになっている。さらに、可変電流源３１を変
更することにより、デューティー比を変更することも可
能である。

【００４０】図５は、上記昇圧電圧検出手段６３（昇圧
電圧検出手段３）の構成を示した電気回路図である。

【００４１】図に示すように、上記昇圧電圧検出手段６
３（昇圧電圧検出手段３）は、上記第１の昇圧手段１の
出力電圧ＶO1あるいは第２の昇圧手段２の出力電圧ＶO2
を抵抗４９，抵抗５０で分圧した分圧電圧Ｖ１を、可変
基準電圧源４３の可変基準電圧Ｖｆと比較するコンパレ
ータ４１と、上記出力電圧ＶO1を可変基準電圧源４４の
可変基準電圧Ｖｅと比較するヒステリシスコンパレータ
４２とを備えている。

【００４２】なお、上記可変基準電圧Ｖｆと可変基準電
圧Ｖｅとは、Ｖｆ＞Ｖｅの関係を有する。

【００４３】また、昇圧電圧検出手段６３は、昇圧動作
を強制的に停止させる強制昇圧停止スイッチ５７と、昇
圧モードを後述する第１の昇圧状態と第２の昇圧状態と
に切換える昇圧モード切換えスイッチ４８とを備え、さ
らに、上記コンパレータ４１の出力とヒステリシスコン
パレータ４２の出力とのＮＯＲ回路４５と、該ＮＯＲ回
路４５、上記強制昇圧停止スイッチ５７、昇圧モード切
換えスイッチ４８の出力のＡＮＤをとるＡＮＤ回路４６
と、上記ヒステリシスコンパレータ４２、上記強制昇圧
停止スイッチ５７の出力のＡＮＤをとるＡＮＤ回路５６
とを備えている。なお、図中、符号５５，４７はプルア
ップ抵抗である。

【００４４】さらに、上記ＡＮＤ回路４６の出力は、上
述した昇圧制御信号（ＤＣ２ＣＮＴ）として上記第２の
昇圧手段２へ送出され、また、上記ＡＮＤ回路５６の出
力は、上述した昇圧制御信号（ＤＣ１ＣＮＴ）として上
記第１の昇圧手段１へ送出されるようになっている。

【００４５】次に、このような構成をなす昇圧電圧検出
手段６３（昇圧電圧検出手段３）の動作を図５，図６を
参照して説明する。

【００４６】図６は、本実施形態の各部の動作を示した
タイミングチャートであり、図中、上段は（ａ）として
第１の昇圧手段１の出力電圧ＶO1または第２の昇圧手段
２の出力電圧ＶO2に対応する電圧を示し、また、下段は
（ｂ）第１の昇圧手段１の動作状態、（ｃ）第２の昇圧
手段２の動作状態、（ｄ）昇圧モード切換えスイッチ４
８（ＳＷ４８）の動作状態をそれぞれ示している。

【００４７】まず、上記昇圧モード切換えスイッチ４８
がオフ状態にある第１の昇圧状態αについて説明する。

【００４８】この第１の昇圧状態αは、昇圧回路全体の
負荷回路が比較的重く大電流を必要とし、さらに高精度
な電圧制御が必要な場合に使用するモードであり、上記
昇圧モード切換えスイッチ４８をオフにすることで設定
される。

【００４９】この第１の昇圧状態αにおいては、上記第
１の昇圧手段１の出力が所定の電圧に達するまでは第２
の昇圧手段２の昇圧動作を停止させ、所定の電圧に達し
たところで該第１の昇圧手段１の昇圧動作を停止させる
とともに、第２の昇圧手段２の昇圧動作を開始させる。

【００５０】まず、ｔ＝ｔ０において、第１の昇圧手段
１に印加される電源ＶＢＡＴ４の電圧ＶINが第１の昇圧
手段１の最低動作電圧値を上回り、さらに上記ヒステリ
シスコンパレータ４２（図５参照）の出力が“Ｈ”レベ
ルとなると、上記第１の昇圧手段１がオンして昇圧動作
を開始し、出力電圧ＶO1は上昇する（ｔ＝ｔ０〜ｔ
ｅ）。なお、図中、電圧Ｖａは、上記第１の昇圧手段１
の最低動作電圧に対応する電圧である。

【００５１】また、上記ｔ＝ｔ０〜ｔｅ間においては、
上記第２の昇圧手段２は、上記ＮＯＲ回路４５とＡＮＤ
回路４６の出力がともに“Ｌ”レベルとなるためオフし
ており、昇圧動作を行わない。したがって、第１の昇圧
手段１のみの動作となり、第２の昇圧手段２は動作しな
い。

【００５２】この後、ヒステリシスコンパレータ４２に
おいて、上記第１の昇圧手段１の出力電圧ＶO1を上記抵
抗４９，抵抗５０で分圧した値（以下、分圧電圧Ｖ１と
する）と、上記可変基準電圧源４４により設定された基
準電圧Ｖｅとを比較し、上記分圧電圧Ｖ１が基準電圧Ｖ
ｅに達すると、上記ヒステリシスコンパレータ４２の出
力が“Ｌ”レベルとなり、これにより上記ＡＮＤ回路５
６の出力が“Ｌ”レベルとなるため、該第１の昇圧手段
１がオフして昇圧動作を停止する（ｔ＝ｔｅ）。

【００５３】この後、極短時間（ｔ＝ｔｅ〜ｔｄ）の
間、後述する理由により第１の昇圧手段１と第２の昇圧
手段２とがともに非動作状態となり、上記分圧電圧Ｖ１
も若干低下し、ｔ＝ｔｄの時点では電圧Ｖｄまで低下す
るが、該電圧Ｖｄは、第２の昇圧手段２の最低動作電圧
を下回ることはない。詳しくは後述する。

【００５４】上記ｔ＝ｔｅの時点では、上記コンパレー
タ４１の出力は“Ｌ”レベルであるから、上記ＮＯＲ回
路４５、ＡＮＤ回路４６の出力はともに“Ｈ”レベルと
なり、これにより上記第２の昇圧手段２が若干の遅れの
後オンして昇圧動作を開始し（ｔ＝ｔｄ）、出力電圧Ｖ
O2は上昇する。

【００５５】この後、コンパレータ４１において、上記
第２の昇圧手段２の出力電圧ＶO2を上記抵抗４９，抵抗
５０で分圧した値（以下、分圧電圧Ｖ２とする）と、上
記可変基準電圧源４３により設定された基準電圧Ｖｆと
を比較し、上記分圧電圧Ｖ２が基準電圧Ｖｆに達する
と、該コンパレータ４１の出力が“Ｈ”レベルとなり、
これによりＮＯＲ回路４５、ＡＮＤ回路４６の出力がと
もに“Ｌ”レベルになるため、第２の昇圧手段２はオフ
して昇圧動作を停止する（ｔ＝ｔｆ）。

【００５６】この後、上記分圧電圧Ｖ２が上記基準電圧
Ｖｆに合致するように、上記第２の昇圧手段２がオン・
オフ制御され（ｔ＝ｔｆ〜ｔｇ）、該第２の昇圧手段２
の出力電圧ＶO2は所定の電圧で定電圧化されて定常状態
になる。この定電圧出力状態は上記昇圧モード切換えス
イッチ４８がオンするまであるいは強制昇圧停止スイッ
チ５７がオンするまで継続する。

【００５７】次に、上記昇圧モード切換えスイッチ４８
がオン状態にある第２の昇圧状態β（省電力モード）に
ついて図９，図６，図５を参照して説明する。

【００５８】図９は、本実施形態において、省電力モー
ドに設定された際の動作を示したタイミングチャートで
ある。

【００５９】この第２の昇圧状態βは、昇圧回路全体の
負荷回路が比較的軽く、あまり電流を必要せず、さらに
高精度な電圧制御が必要でない場合に使用する省電力モ
ードであり、上記昇圧モード切換えスイッチ４８をオン
にすることで設定される。

【００６０】この第２の昇圧状態βは、上記昇圧モード
切換えスイッチ４８がオンした状態であり、また、この
とき上記強制昇圧停止スイッチ５７はオフ状態である。
したがって、上記ＡＮＤ回路４６の出力は“Ｌ”レベル
であり、上記第１の昇圧手段１のみが動作可能となって
いる。

【００６１】まず、図９に示すように、ｔ＝ｔ０におい
てヒステリシスコンパレータ４２の出力が“Ｈ”レベル
となり、かつ、電源ＶＢＡＴ６４の電圧ＶINが第１の昇
圧手段１の最低動作電圧より高いとき、第１の昇圧手段
１がオンする。このとき、昇圧モード切換えスイッチ４
８はオンしており、またＡＮＤ回路４６の出力が“Ｌ”
レベルであることより、第２の昇圧手段２はオフしてい
る。これにより、上記第１の昇圧手段１により出力電圧
ＶO1が上昇する。すなわち、該第２の昇圧状態βにおい
ては第２の昇圧手段２は動作しない。

【００６２】この後、ヒステリシスコンパレータ４２に
おいて、上記第１の昇圧手段１の出力電圧ＶO1を上記抵
抗４９，抵抗５０で分圧した値（以下、分圧電圧Ｖ１と
する）と、上記可変基準電圧源４４により設定された基
準電圧Ｖｅとを比較し、上記分圧電圧Ｖ１が基準電圧Ｖ
ｅに達すると、上記ヒステリシスコンパレータ４２の出
力が“Ｌ”レベルとなり、これにより上記ＡＮＤ回路５
６の出力が“Ｌ”レベルとなるため、該第１の昇圧手段
１がオフして昇圧動作を停止する（ｔ＝ｔｘ）。

【００６３】この後、上記第１の昇圧手段１の分圧電圧
Ｖ１は低下するが、上記ヒステリシスコンパレータ４２
は、ヒステリシス特性を有するので、可変基準電圧源４
４により設定された基準電圧Ｖｅよりヒステリシス幅分
低い電圧Ｖｃまで低下する。そして、上記第１の昇圧手
段１の分圧電圧Ｖ１が電圧Ｖｃまで低下すると、ヒステ
リシスコンパレータ４２の出力が“Ｈ”レベルとなり、
第１の昇圧手段１は再びオンする（ｔ＝ｔｙ）。

【００６４】この後、上記第１の昇圧手段１の分圧電圧
Ｖ１は再び上昇して基準電圧Ｖｅに達すると、再び上記
ヒステリシスコンパレータ４２の出力が“Ｌ”レベルと
なり、これにより該第１の昇圧手段１はオフして昇圧動
作を停止する（ｔ＝ｔｚ）。そして、上述した動作を繰
り返し、第１の昇圧手段１の出力電圧ＶO1は任意に設定
した電位差内（ヒステリシス幅分）に収まることにな
る。

【００６５】一方、図６において、上記第２の昇圧手段
２の出力電圧ＶO2が所定の電圧で定電圧化されている定
電圧出力状態（ｔ＝ｔｆ〜ｔｇ）において、昇圧モード
切換えスイッチ４８がオンすると（ｔ＝ｔｇ）、上述し
た第２の昇圧状態βとなる。すなわち、上記第２の昇圧
手段２がオフした後、分圧電圧Ｖ２は低下し、該電圧Ｖ
２が基準電圧Ｖｅを下回った時点以降は、図９における
ｔ＝ｔｘ以降と同様の動作となる。

【００６６】ここで、上記第１の昇圧状態αについて、
図２，図７を参照してさらに詳しく説明する。

【００６７】図７は、図６において、上記第２の昇圧手
段２が定常状態に達するまでの様子を拡大して示したタ
イミングチャートであり、図中、上段は（ａ）として第
１の昇圧手段１の出力電圧ＶO1または第２の昇圧手段２
の出力電圧ＶO2に対する電圧を示し、また、下段は
（ｂ）第１の昇圧手段１の動作状態、（ｃ）第２の昇圧
手段２の動作状態、（ｄ）昇圧モード切換えスイッチ４
８（ＳＷ４８）の動作状態をそれぞれ示している。

【００６８】なお、図中、電圧Ｖａは第１の昇圧制御回
路６１の最低動作電圧、電圧Ｖｂは第２の昇圧制御回路
６２の最低動作電圧、電圧Ｖｅは第１の昇圧制御回路６
１の昇圧停止電圧、電圧Ｖｆは第２の昇圧制御回路６２
の昇圧停止電圧にそれぞれ対応する電圧を示し、また、
時刻ｔｅは第１の昇圧制御回路６１の昇圧停止時刻、時
刻ｔｄは第２の昇圧制御回路６２の昇圧開始時刻、時刻
ｔｆは第２の昇圧制御回路６２の昇圧停止時刻をそれぞ
れ示している。

【００６９】上述したように、時刻ｔｅ，ｔｆにおける
第１の昇圧手段１の出力電圧ＶO1の検出は、上記昇圧電
圧検出手段６３（昇圧電圧検出手段３）で行い、また、
該昇圧電圧検出手段６３から上記第１の昇圧制御回路６
１，第２の昇圧制御回路６２に対して昇圧制御信号を送
出し、これらの昇圧制御回路を制御する。

【００７０】ところで、本実施形態における上記第２の
昇圧制御回路６２ように高機能、高精度なＤＣ／ＤＣ昇
圧回路は、高精度な制御を必要とするため一般に最低動
作電圧が犠牲となりやすい。本実施形態は、この第２の
昇圧制御回路６２のもつ高機能、高精度な性能を維持し
たままで、さらに回路全体としては最低動作電圧を低く
することを目的とするが、このために、高機能、高精度
な性能は犠牲となるが最低動作電圧をより低く設定した
第１の昇圧制御回路６１を、上記第２の昇圧制御回路６
２に巧みに組み合わせ、上述した目的を実現している。

【００７１】以下、本実施形態の２段式昇圧回路におい
て、上記第１の昇圧制御回路６１と第２の昇圧制御回路
６２とを組み合わせることにおいて留意した特徴的な動
作を図７，図８を参照して説明する。

【００７２】図８は、上記図７における時刻ｔｅ〜時刻
ｔｄ間の様子をさらに詳しく示したタイミングチャート
であり、図７と同様に、図中、上段は（ａ）として第１
の昇圧手段１の出力電圧ＶO1または第２の昇圧手段２の
出力電圧Ｖ02に対する電圧を示し、また、下段は（ｂ）
昇圧電圧検出手段３の第１の昇圧手段１に対する出力、
（ｃ）第１の昇圧手段１の動作状態、（ｄ）昇圧電圧検
出手段３の第２の昇圧手段２に対する出力、（ｅ）第２
の昇圧手段２の動作状態をそれぞれ示している。

【００７３】また、図中、電圧Ｖａ，Ｖｂ，Ｖｅ，時刻
ｔｅ，時刻ｔｄは、上記図７に準じる。

【００７４】一般に、電気部品、素子等で構成され、入
力信号により所定の動作を開始する電気回路は、入力信
号を入力してから実際に動作を開始するまでに時間の遅
れ（ディレイ）が存在することが知られている。本実施
形態もその例外ではなく、たとえば、図７（ｂ），
（ｃ）に示す第１の昇圧手段１と第２の昇圧手段２のタ
イミングチャートは、実際にこれら第１の昇圧手段１，
第２の昇圧手段２が動作を開始（昇圧開始動作、昇圧停
止動作）したタイミングを示している。

【００７５】本実施形態の２段式昇圧回路は、かかる事
情を鑑みてなされており、この時間遅れディレイについ
ても十分考慮して構成されている。

【００７６】図８（ｂ），（ｄ）は、上記昇圧電圧検出
手段３が第１の昇圧手段１および第２の昇圧手段２を動
作させるべく指示する信号（昇圧制御信号ＤＣ１ＣＮ
Ｔ，ＤＣ２ＣＮＴ）を送出したタイミングを示してお
り、同図８（ｃ），（ｅ）は、上記第１の昇圧手段１お
よび第２の昇圧手段２が実際に動作したタイミングを示
している。

【００７７】この図８に示すように、本実施形態におい
ても、昇圧電圧検出手段３が第１の昇圧手段１に対して
昇圧停止信号（ＤＣ１ＣＮＴ（＝Ｌ））を送出してから
実際に第１の昇圧手段１が動作を停止するまではｄｅｌ
ａｙ１の時間を要し、また、昇圧電圧検出手段３が第２
の昇圧手段２に対して昇圧開始信号（ＤＣ２ＣＮＴ（＝
Ｈ））を送出してから実際に第２の昇圧手段２が動作を
開始するまでは上記ｄｅｌａｙ１より長いｄｅｌａｙ２
の時間を要している。

【００７８】さらに、上述したように、昇圧電圧検出手
段３からは、第１の昇圧手段１への昇圧停止信号（ＤＣ
１ＣＮＴ（＝Ｌ））と第２の昇圧手段２への昇圧開始信
号（ＤＣ２ＣＮＴ（＝Ｈ））とがほぼ同時に送出されて
いるが（時刻ｔｅ′）、実際に第１の昇圧手段１が昇圧
停止した時刻ｔｅと第２の昇圧手段２が昇圧開始した時
刻ｔｄとはｄｅｌａｙ２′という時間差が生じている。

【００７９】以下、本実施形態における該遅れ時間ｄｅ
ｌａｙ２′の間に生じる動作と、その対策について説明
する。

【００８０】このｄｅｌａｙ２′の間には、図６，図
７，本図８に示すように、第１の昇圧手段１の停止と同
時に、上記第２の昇圧手段２における第２の昇圧制御回
路６２内の回路による電力消費が開始し、該第２の昇圧
手段２に印加されるべき電圧の低下が生じていることに
なる。

【００８１】ところで、本実施形態の上記第２の昇圧制
御回路６２は、その電源電圧として時刻ｔｅ〜ｔｄ間で
は、第１の昇圧手段１の出力電圧ＶO1を用いている。し
たがって、該第１の昇圧手段１の出力部に配された平滑
コンデンサ６８に蓄積された充電電圧により、短時間で
あれば上記電圧低下の度合いを低減することができるよ
うになっている。

【００８２】また、上述したように上記第２の昇圧制御
回路６２は、比較的高い最低動作電圧を必要とする回路
の電源のみを上記出力電圧ＶO1とし、この比較的高い最
低動作電圧を必要としない回路は、電源ＶＢＡＴ６４を
電源としている。すなわち、図４に示すように、バッフ
ァ３７で構成される昇圧駆動回路部は上記電源ＶＢＡＴ
６４を電源とし、これ以外の昇圧制御回路部は、上記出
力電圧ＶO1を電源としている。これにより、上記平滑コ
ンデンサ６８に蓄積した充電電圧の消費を極力抑えてい
る。

【００８３】そして、該出力電圧ＶO1が低下しても、ｄ
ｅｌａｙ２′が経過する前段階で第２の昇圧手段２にお
ける第２の昇圧制御回路６２の最低電圧を下回らなけれ
ば、第２の昇圧手段２は正常にオン動作することができ
るようになっている。

【００８４】たとえば、平滑コンデンサ６８＝２２０μ
Ｆ、基準電圧Ｖｅ＝３Ｖ、第２の昇圧制御回路６２の最
低動作電圧＝２Ｖ、上記昇圧制御回路部の消費電流を１
ｍＡとすると、許容ｄｅｌａｙ２′の時間は、ｔ＝２２
０μＦ・１Ｖ／１ｍＡ＝２２０ｍｓとなる。すなわち、
ｄｅｌａｙ２′が２２０ｍｓ以内であれば、第２の昇圧
手段２は正常に動作を開始することができる。

【００８５】ここで、一度、第２の昇圧手段２が正常に
動作すれば自ずから昇圧した電圧を電源とするため、常
時動作し続けることになる。

【００８６】このように、本実施形態の２段式昇圧回路
によると、低い電源電圧から昇圧可能であり、またデュ
ーティ比、発振周波数が可変できる等、高い機能性を備
え、さらに大出力電流が得られ、加えて出力電圧を高精
度に制御可能な２段式昇圧回路を提供することができ
る。

【００８７】また、上述した省電力モードを使用すれ
ば、より消費電流を少なくすることができる。

【００８８】さらに、第１の昇圧手段１と第２の昇圧手
段２とでは、コイル、昇圧用トランジスタ、逆流防止用
ダイオード、平滑コンデンサを共用して構成したので、
コストの増加も少なくてすむという効果も奏する。

【００８９】次に、本発明の第２の実施形態について説
明する。

【００９０】図１０は、上記第２の実施形態である２段
式昇圧回路の構成を示した電気ブロック回路図である。
なお、図中、上記第１の実施形態と同様の構成要素には
同一の符号を付与し、ここでの詳しい説明は省略する。

【００９１】本第２の実施形態は、その概略構成は図１
に示す上記第１の実施形態と同様であるが、この第１の
実施形態とは、第１の昇圧手段１と第２の昇圧手段２と
の共用部分を異にしている。以下、上記第１の実施形態
との相違点について説明する。

【００９２】図１０に示すように、本第２の実施形態に
おいては、上記逆流防止用ダイオード６７および平滑コ
ンデンサ６８（図２参照）が第１の昇圧手段１と第２の
昇圧手段２との共用部分となっている。すなわち、コイ
ル６５および昇圧用トランジスタ６６は第１の昇圧手段
１のみに構成され、したがって、この昇圧用トランジス
タ６６は第１の昇圧制御回路６１のみにより制御される
ようになっている。

【００９３】また、本第２の実施形態における第２の昇
圧手段２は、独自に昇圧コイル１０１および昇圧用トラ
ンジスタ１００を備えており、これら昇圧コイル１０１
および昇圧用トランジスタ１００は、上記コイル６５、
昇圧用トランジスタ６６と同様の役目を果たすと共に、
該昇圧用トランジスタ１００は第２の昇圧制御回路６２
のみにより制御されるようになっている。

【００９４】なお、図中、符号９９は当該２段式昇圧回
路の負荷回路である。

【００９５】一般に、ＤＣ／ＤＣコンバータ型昇圧回路
は、発振トランジスタの発振周波数、デューティー比、
ベース電流およびコイルの値の設定値により、その特性
が大きく変化する。そして、所望する昇圧特性に応じて
これらの定数を設定することになる。すなわち、負荷回
路への電流供給能力が高い昇圧回路を設計する場合、そ
れに応じた上記定数を設定すれば良いが、昇圧回路内の
消費電力もまた増大してしまう。一方、消費電力が少な
いことを優先すると、負荷回路への電流供給能力を犠牲
にせざるを得ない。

【００９６】通常の１段式昇圧回路では、上述した条件
の優先度合いを考慮して妥協点を探り上記各定数を設定
しているが、本第２の実施形態はかかる事情を鑑み、負
荷回路への電流供給能力を低下させずに消費電力を低下
させたことを特徴としている。

【００９７】すなわち、第１の昇圧手段１においては、
消費電流を少なくすることを優先して上記昇圧用トラン
ジスタ６６の発振周波数、デューティー比、ベース電流
およびコイル６５の値を設定し、また、第２の昇圧手段
２においては、負荷９９への電流供給能力を高めること
に主眼をおき、上記昇圧用トランジスタ１００の発振周
波数、デューティー比、ベース電流およびコイル１０１
の値を設定している。なお、上記各定数の設定値は、所
望する昇圧特性に応じて任意に設定できるのはいうまで
もない。

【００９８】その他の構成、作用は上記第１の実施形態
と同様であるので、ここでの説明は省略する。

【００９９】この第２の実施形態によると、上記第１の
実施形態の効果に加え、第１の昇圧手段１および第２の
昇圧手段２の昇圧特性をより自由に設定でき、より消費
電力が少なく、負荷電流供給能力の高い昇圧回路を提供
できるという効果を奏する。

【０１００】[付記]以上詳述した如き本発明の実施形態
によれば、以下の如き構成を得ることができる。即ち、 （１） 入力電圧を昇圧する第１の昇圧手段と、上記入
力電圧と略等しく、少なくとも上記第１の昇圧手段を動
作させるのに必要な最低電圧を発生する電源と、上記第
１の昇圧手段によって昇圧された第１の昇圧電圧を電源
電圧として昇圧を開始し、該第１の昇圧電圧をさらに第
２の昇圧電圧に昇圧する第２の昇圧手段と、上記第１の
昇圧手段のみを駆動する省電力モードと、上記第２の昇
圧手段を駆動する昇圧モードとを切換えるモード切換手
段と、上記省電力モードに切換えられた際には上記第１
の昇圧電圧が所定範囲内となるように上記第１の昇圧手
段を制御し、上記昇圧モードに切換えられた際には上記
第２の昇圧電圧が所定範囲内となるように上記第２の昇
圧手段を制御する昇圧電圧制御手段と、を具備したこと
を特徴とするカメラ用２段式昇圧回路。

【０１０１】（２） 上記昇圧電圧制御手段は、上記第
１および第２の昇圧電圧を検出可能な検出手段を含むこ
とを特徴とする（１）に記載のカメラ用２段式昇圧回
路。

【０１０２】（３） 上記第１および第２の昇圧手段
は、コイル，トランジスタ，逆流防止用ダイオードおよ
び平滑コンデンサを共用したことを特徴とする（１）ま
たは（２）に記載の２段式昇圧回路。

【０１０３】

【発明の効果】以上説明したように本発明によれば、最
低動作電圧が低く、かつ高精度な昇圧電圧を得る２段式
昇圧回路を提供できる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態である２段式昇圧回路
の概略構成を示したブロック図である。

【図２】上記第１の実施形態の２段式昇圧回路の構成を
さらに詳しく示した電気ブロック回路図である。

【図３】上記第１の実施形態の２段式昇圧回路における
第１の昇圧制御回路の構成を示した電気回路図および各
部電圧波形を示した線図である。

【図４】上記第１の実施形態の２段式昇圧回路における
第２の昇圧制御回路の構成を示した電気回路図および各
部電圧波形を示した線図である。

【図５】上記第１の実施形態の２段式昇圧回路における
昇圧電圧検出手段の構成を示した電気回路図である。

【図６】上記第１の実施形態の２段式昇圧回路における
各部の動作を示したタイミングチャートである。

【図７】上記第１の実施形態の２段式昇圧回路におい
て、第２の昇圧手段が定常状態に達するまでの様子を拡
大して示したタイミングチャートである。

【図８】上記第１の実施形態の２段式昇圧回路におい
て、上記図７における時刻ｔｅ〜時刻ｔｄ間の様子をさ
らに詳しく示したタイミングチャートである。

【図９】上記第１の実施形態の２段式昇圧回路におい
て、省電力モードに設定された際の動作を示したタイミ
ングチャートである。

【図１０】本発明の第２の実施形態である２段式昇圧回
路の構成を示した電気ブロック回路図である。

【符号の説明】

１…第１の昇圧手段 ２…第２の昇圧手段 ３…昇圧電圧検出手段 ４…電源ＶＢＡＴ ４１…コンパレータ ４２…ヒステリシスコンパレータ ４８…昇圧モード切換えスイッチ ６１…第１の昇圧制御回路 ６２…第２の昇圧制御回路 ６３…昇圧電圧検出手段 ６４…電源ＶＢＡＴ ６５…コイル ６６…昇圧用トランジスタ ６７…逆流防止用ダイオード ６８…平滑コンデンサ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 電源電圧を第１の昇圧電圧に昇圧する第
   １の昇圧手段と、 この第１の昇圧手段によって昇圧された上記第１の昇圧
   電圧を駆動電圧として、上記電源電圧を第２の昇圧電圧
   に昇圧する第２の昇圧手段と、 この第２の昇圧手段が昇圧を開始する際に、上記第１の
   昇圧手段の動作を停止する昇圧電圧制御手段と、 を具備したことを特徴とする２段式昇圧回路。
2. 【請求項２】 電源電圧を第１の昇圧電圧に昇圧する第
   １の昇圧手段と、 この第１の昇圧手段によって昇圧された上記第１の昇圧
   電圧を駆動電圧として、上記電源電圧を第２の昇圧電圧
   に昇圧する第２の昇圧手段と、 上記第１の昇圧手段のみを駆動する省電力モードと、該
   第１の昇圧手段の駆動後に動作する上記第２の昇圧手段
   を駆動する昇圧モードとに切換えるモード切換手段と、 上記省電力モードに切換えられた際には上記第１の昇圧
   電圧が所定範囲内となるように制御し、上記昇圧モード
   に切換えられた際には上記第２の昇圧電圧が所定範囲内
   となるように制御する昇圧電圧制御手段と、 を具備したことを特徴とする２段式昇圧回路。
3. 【請求項３】 上記第１の昇圧手段と上記第２の昇圧手
   段とは、コイル、トランジスタ、逆流防止用ダイオード
   および平滑コンデンサを共用したことを特徴とする請求
   項１または請求項２に記載の２段式昇圧回路。