WO2007066587A1 - チャージポンプ回路、ｌｃｄドライバｉｃ、電子機器 - Google Patents

チャージポンプ回路、ｌｃｄドライバｉｃ、電子機器 Download PDF

Info

Publication number
WO2007066587A1
WO2007066587A1 PCT/JP2006/324056 JP2006324056W WO2007066587A1 WO 2007066587 A1 WO2007066587 A1 WO 2007066587A1 JP 2006324056 W JP2006324056 W JP 2006324056W WO 2007066587 A1 WO2007066587 A1 WO 2007066587A1
Authority
WO
WIPO (PCT)
Prior art keywords
capacitor
charge pump
pump circuit
output
charging
Prior art date
Application number
PCT/JP2006/324056
Other languages
English (en)
French (fr)
Inventor
Koji Saikusa
Yasunori Kawamura
Original Assignee
Rohm Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2005354708A external-priority patent/JP4994652B2/ja
Priority claimed from JP2005354695A external-priority patent/JP2007159352A/ja
Priority claimed from JP2005354689A external-priority patent/JP4974520B2/ja
Application filed by Rohm Co., Ltd. filed Critical Rohm Co., Ltd.
Priority to US12/067,357 priority Critical patent/US7884665B2/en
Publication of WO2007066587A1 publication Critical patent/WO2007066587A1/ja

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0042—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries characterised by the mechanical construction
    • H02J7/0044—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries characterised by the mechanical construction specially adapted for holding portable devices containing batteries
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0083—Converters characterised by their input or output configuration
    • H02M1/009—Converters characterised by their input or output configuration having two or more independently controlled outputs
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/072—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate an output voltage whose value is lower than the input voltage

Definitions

  • Is configured to generate a desired o.
  • the capacitor 5 () is input, and the ground voltage G is applied to (). For the capacitor 5, both ends are almost
  • the capacitor 25 (C) receives an input, and () the ground voltage G.
  • the capacitor 25 has both ends
  • a semiconductor product circuit that prevents the latch-up and parasitic of a parasitic transistor, and a transistor connected to the pump cell are connected to each other. By connecting it, the pumping rate due to the clock effect is reduced, and a checker pump (see 3) that prevents latch-up check is disclosed and proposed.
  • the desired o (ha) can be generated by inputting 015.
  • the power of the electric field transistor which is defined as ⁇ 4 ⁇ 2 4
  • the upper level (raising time) was determined. Therefore, the superiority could not be adjusted arbitrarily.
  • the purpose is to provide a charge pump circuit capable of generating voltage, and a C dry C and electronic equipment equipped with the same.
  • a champ pump when charging a champ pump according to the present invention, or a capacitor in which the discharge is repeated periodically, when charging the capacitor with the end of the capacitor connected to the input and with the voltage supplied to ground.
  • the end of the capacitor is connected to the positive voltage end, and the end of the capacitor is connected to the input, and when outputting the voltage, the end of the capacitor is connected to the above and the negative end is connected to the two voltage end. It is composed of two capacitors connected to the connected capacitor voltage terminal, and each time the capacitor is completed, positive and negative forces by two stages are alternately repeated.
  • the end of the capacitor is connected to the input, and the voltage to be connected to ground is applied. At the time of output, it has a discharge stage that leads to the positive voltage end, a discharge stage that leads to the input, and a capacitor connected to the voltage end.
  • the champ pump path is configured to have means for controlling the ratio between the capacitors and the voltage according to a predetermined signal (2).
  • the charge pump that achieves the above 3 objectives, and the capacitor that repeatedly discharges periodically are charged.
  • the capacitor When charging the capacitor, connect the end of the capacitor to the input and the voltage to ground.
  • it comprises a discharge stage which conducts the end of the capacitor to the above and a conductance to the negative voltage end and a capacitor which is connected to the voltage end, and the negative power is supplied from the voltage end.
  • the element of the stage has an electric field transistor which is a continuation line between the capacitor and, and between the gate of the transistor and the capacitor, when charging the capacitor, In the other case, the main line is connected, and in other cases, the main line is connected (4).
  • the C dry C related to Ming is a drive C for controlling the drive of the display, and as a means for generating the drive voltage of the display, the drive channel of the above-mentioned ⁇ 5 shifts is used. It is equipped with (6).
  • the electronic device is an electronic device including a display, which is a stage of the device, and a drive control C dry C. It consists of C and C (7). Akira]
  • 003 is a block diagram showing the state of the digital camera according to Ming.
  • FIG. 2 is a road diagram showing the structure of the chair pump 3a.
  • 3 is a timing chart indicating the gate number of the transistor.
  • 4 is a timing chart showing another wave of the gate signal applied to the transistor.
  • FIG. 5A is a plan view showing the structure of the chuck pump 3 a.
  • 5B is a plan view showing the structure of the chair pump 3a.
  • FIG. 6A is a diagram showing a pair relationship between the capacitors Cc2 and the outputs of the output G G.
  • 6B is a diagram showing a pair relationship between the capacitors Cc2 and the outputs of the output G G.
  • FIG. 7A is a road map showing the charge pump path.
  • FIG. 7B is a road map showing the charge pump path.
  • 003 is for the digital related to Ming (especially for C dry C
  • the digitizers in this embodiment are the DC power source that is the equipment source and the Thn F m T n that is the equipment stage. “It has a display 2 (below, called C 20), and a dynamic control of C 2 and a line C drive 1 C 3.
  • the digitizer of this embodiment is a CC Chage Coped Devces type as a means for realizing the qualitative functions (functions, etc.) of the constituents described above.
  • C OS Compemena Me a Oxde emcond co “It naturally has an image part such as a modeled imager and optics, an operation part, and a part.
  • the 003 current source is the stage of the equipment unit, and may be two batteries such as a lithium otter, or a C C voltage generator that generates a DC voltage from a commercial voltage.
  • the 038 C 2 is configured so as to circulate vertically and horizontally, and drives the liquid crystal provided with ⁇ according to the acti (transistor) corresponding to each.
  • the 004 CC C 3 is a means for generating an internal voltage (2 ef SG G) by converting (3) from the DC power supply.
  • the internal voltage 2 is the voltage (6) obtained by using two power sources, and the impedance ef is the voltage that does not depend on the ambient temperature.
  • the internal voltage S is a constant (336, 5) generated based on the counter ef.
  • the former is used as a reference when generating the dynamic voltage GG of the gate 32, and the latter is the source. It is supplied to source 33 as electromotive voltage S of source 33.
  • the gate 32 requires a positive drive voltage G (eg g) and a negative drive voltage G (eg 6) when generating the gate signal of C 3. Therefore, in the CC transistor 3 of the present embodiment, a single positive and negative G voltage is used as a means for generating the operating voltage GG of the gate 32.
  • 00432 which uses a positive / negative charge pump path capable of generating G, is a road diagram showing the configuration of the charge pump 3a connected to the CC switch 3.
  • the check pump 3a of this embodiment includes switches SWa to SWb, switches SW2a to SW2c, switches SW3a to SW3b, switches SW4a to SW4b, switches SW5a to SW5b. And output capacitors Co 1 to Co2, and the above switches are cyclically arranged at a predetermined timing.
  • P switch transistors are used as the switch SW a, the switches SW2a to 2b, and the switches SW3a to SW3b, and the switch SW b, the switch SW2c, and the switch SW2c are used.
  • Netransistors are used as the switches, SW4a to SW4b, and switches SW5a to SW5b. Therefore, when explaining the circuit relationship in the partial configuration of the check pump 3a, the switches SWa to SWc, the switches SW2a to SW2c, the switches SSW3a to SW3b, the switches SW4a to SW4b, and the switch SW5a are described. Up to SW5b are referred to as transistors SWa to SWc, transistors SW2a to SW2c, transistors SW3a to SW3b, transistors SW4a to SW4b, and transistors SW5a to SW5b, respectively.
  • the drain of the transistor SW a is connected to the internal voltage V 1.
  • the source of the transistor SW a is connected to the external terminal a.
  • the gate of transistor SW a is connected to its own source.
  • the drain of the transistor SW b is connected to the external terminal b.
  • the source of the transistor SW b is grounded.
  • the gate of the transistor SW b is connected to its own source.
  • the drain of the transistor SW2a is connected to the external terminal a.
  • the source of the transistor SW2a is connected to the external terminal 2a.
  • the transistor SW2a has the It is connected to your source. Note that the transistor SW2a is configured like this.
  • the source of the 0050 transistor SW2b is connected to the internal voltage V.
  • the drain of the transistor SW2b is connected to the external terminal b.
  • the gate of transistor SW2b is connected to its own source.
  • the drain of the transistor SW2c is connected to the source of the drain transistor SW5b of the transistor SW3b.
  • the source of the transistor SW2c is grounded.
  • the target of the transistor SW2c is connected to its own source via the transistor SW5a.
  • the drain of the transistor SW3a is connected to the external terminal 2a.
  • the source of the transistor SW3 a is connected to the external terminal 3.
  • the gate of transistor SW3a is connected to its own source. Note that the transistor SW3a is configured like this.
  • the source of the transistor SW3b is connected to the internal voltage V.
  • Transiter SW3b's dock is connected to its own source.
  • the drain of the transistor SW4a is connected to the external terminal 2b.
  • the source of transistor SW4 a is connected to external terminal 4.
  • the gate of transistor SW4a is connected to its own source. Note that the transistor SW4a is configured like this.
  • the drain of the transistor SW4b is connected to the external terminal 2a.
  • the source of the transistor SW4 b is grounded.
  • the gate of transistor SW4b is connected to external terminal 4. Note that the transistor SW4b has a similar structure.
  • the source of the transistor SW5a is connected to the source of the transistor SW2c, and the source of the transistor SW5a is connected to the source of the transistor SW2c.
  • the transistor SW5a's dock is connected to its own source.
  • the drain of the transistor SW5b is connected to the external terminal 2b.
  • the gate of transistor SW5b is connected to external terminal 4. Note that the transistor SW5b has a similar configuration.
  • a capacitor Cc is externally connected between the terminal “a” and external terminal “b”.
  • a capacitor Cc2 is externally connected to the terminal 2a and external terminal 2b.
  • the terminal 3 of the 006 part corresponds to the end of the voltage G and is connected to the voltage () of the gate 32 while being connected via the capacitor Co.
  • the terminal 4 of the 006 part corresponds to the end of the voltage G and is connected to the voltage () of the gate 32 while being connected via the capacitor Co2.
  • a diode is attached to the above transistor.
  • the transistor SW2c is accompanied by a diode in which the dock gate becomes the anode and the source becomes the socket.
  • the transistor SW a is connected to the capacitor C of the internal voltage V with a short line.
  • the transistor SW b is a connecting line to the ground of the capacitor C c, and is connected to the ground.
  • the transistor SW2a is a connecting line between the capacitor Cc and the capacitor Cc2.
  • the transistor SW2b is connected to the internal voltage of the capacitor Cc.
  • the transistor SW2c connects the ground line of the capacitor Cc2 to the ground.
  • the transistor SW3a is a connecting line to the external terminal 3 (voltage) of the capacitor Cc2.
  • the transistor SW3b is connected to the internal voltage V of the capacitor Cc2.
  • the transistor SW4a is a connecting line to the external terminal 4 (voltage) of the capacitor Cc2.
  • the transistor SW4b is a continuous line to the ground of the capacitor Cc2.
  • Transistor SW5a is a continuous line with the transistor of transistor 2c.
  • Transistor SW5b is the drain and transistor of transistor SW2c. It is Ji.
  • the gates of the transistors SW a to SW b, the transistors SW2 a to 2 c, the transistors S W3 a to SW3 b, the transistors SW4 a to SW4 b, and the transistors SW5 a to SW5 b are marked with the gates from the above. It is. Negative voltage operation of the charge pump 3a composed of 006 will be specifically described with reference to 3.
  • Reference numeral 070703 is a timing chart showing the gates of the transistors. In addition, the position and the position of the gate are as shown at the end of this figure.
  • the switches SW a to SW b are selected, and the switches SW2a to SW2c are selected.
  • the internal voltage is applied to (part terminal a) and the ground voltage G is applied to (part terminal b) of the capacitor Cc.
  • the capacitor Cc is charged up to the partial voltage V on both ends. That is, the period corresponds to the charge of the capacitor Cc.
  • the switches SW3a to SW3b other than the above, the switches SW4a to SW4b, and the switches SW5a to SW5b are negatively output from the external terminal 4, respectively.
  • the negative voltage G is not output because the charge is not accumulated in the capacitor Cc2.
  • the switches SW a to SW b are switched to, the switches SW2a to SW2c, and the switches SW5a to 5b are switched to.
  • the switches SW3a to SW3b, and the switches SW4a to SW4b are set to.
  • the switch control By the switch control, the (part terminal b) of the capacitor Cc is connected to the internal voltage via the switch SW2b, and the ground voltage G is raised to the partial voltage V.
  • the position of the external terminal a is also increased accordingly. Also Partial voltage and electric voltage).
  • the external terminal a is connected to the ground via the switch SW2a, the capacitor Cc2, the switch SW5b, and the switch SW2c, so that the capacitor Cc2 is charged until it is almost discharged. That is, the period 2 corresponds to the charge of the capacitor Cc2.
  • the switches SWa to SWb are turned on again and the switches SW2a to SW2c are turned on.
  • Cc is charged until both ends reach a partial voltage, as before.
  • the external terminal 3 and the like output, as the output G, a voltage that is three times the internal voltage V corrected.
  • the period 3 corresponds to the charge of capacitor Cc and is output.
  • the switches W a to SW b are turned on again, the switches SW2a to SW2c, and the switches SW5a to SW5b are turned on.
  • the switches SW3a to SW3b, and the switches SW4a to SW4b are set to.
  • the capacitor Cc2 is charged until it becomes almost the same as Z.
  • Period 4 corresponds to the charge of Cd2.
  • the switches SW a to SW b are switched again, and the switches SW2a to SW2c are switched again. Due to this control, the capacitor Cc is charged until both ends reach a partial voltage as in the case of.
  • the period 5 corresponds to the capacitor Cc and the output
  • the charge pump 3a of the present embodiment has a capacitor (e.g., the capacitor Cc to Cc 2 in which discharge is repeated periodically) in a multi-stage, particularly When charging the last stage capacitor Cc2) and capacitor Cc2, capacitor Cc2 (2a) is capacitor C. Therefore, when (2b) is connected to ground and (2b) is grounded (SW2a to SW2b) and positive output G is applied, (2a) of capacitor Cc2 is set to positive voltage (3), ( 2b) to the internal voltage (CH SW3a to SW3b) and negative output. When G is applied, the capacitor Cc2 (2a) is connected to ground, (2b) is connected to the negative voltage 4 2 (CH SW4a to S W4b) and voltage 3 and the capacitor Co and voltage connected.
  • a capacitor e.g., the capacitor Cc to Cc 2 in which discharge is repeated periodically
  • the device model (increase in the number of capacitors) is suppressed and the positive and negative G () G (2) It becomes possible to contribute to the miniaturization and weight reduction of the C-Dra 1C3 digital camera equipped with it.
  • the positive and negative voltages G G are alternately repeated, so there is a possibility that the voltage may be slightly higher than when pressures of the same polarity are generated each time.
  • the negative voltage GG is used when generating the gate signal with the gate 32, even if it is slightly larger, it may not affect the (Ibe) of the gate signal. .
  • 008 85 and 5 5 are plan views showing the structure of the chair pump 3 a. Note that 5 shows the case where switches SW5a and SW5b are provided, and 5 shows the case where switches SW5a and SW5b are not provided for reference.
  • a net transistor is used as each of SW4a to SW4b. In that case, it is necessary to make the cockpit rank higher than the net rank. Therefore, in the pump 3a of the present embodiment, as shown in 5 and 5, the P-type conductor is connected to the negative voltage output terminal (part terminal 4), and the current can be extracted through the path. , The switch SW4a to SW4b is pulled down to output G (2).
  • the switch SW5b is connected between the switch SW5a and the switch SW2c, which disconnects the switch 2 and the switch SW2c to the ground connection.
  • the switch SW5a is controlled so that the connecting line to the ground of the switch SW2c is connected only when the capacitor Cc2 is charged, and otherwise the connecting line is connected.
  • the switch SW5b is controlled so as to set the continuous line connected to the drain of the switch SW2c only when the negative output G is output, and otherwise.
  • the current can be actually extracted from the P conductor plate via the path, and therefore the pull gate (that is,) of SW4a to SW4b can be pulled down sufficiently. Therefore, the output G can be surely given the desired value (2).
  • 0099 6 and 6 are diagrams showing the pair relationship between the capacitor Cc2 and the output of the output G G.
  • the gate signal of the channel is generated.
  • the output G (3, %) And the output G (5, 7) And the contrast is configured to be variable. 0101, for example, as shown in 6, between the capacitor Cc2 and the output G
  • the startup property is arbitrarily set according to a predetermined signal. It becomes possible to adjust. As a result, it is possible to properly respond to the desire to emphasize stability as well as to emphasize improvement.
  • the output of the output GG is more than that of the capacitor Cc2. By setting a short interval, the rise of the output GG will be slowed down.
  • 0107 It is useful in aiming at making the pump channel light and thin. It is also useful for improving the quality of the chair pump line. Also, it is useful for improving the practicality of the chair pump line.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Dc-Dc Converters (AREA)

Abstract

　本発明のチャージポンプ回路３１ａは、周期的に充放電が繰り返される昇圧コンデンサＣｃ２と；Ｃｃ２の一端Ｔ２ａをＶＲに導通させ、他端Ｔ２ｂをＧＮＤに導通させる充電手段（ＳＷ２ａ～ＳＷ２ｃ）と；Ｔ２ａを正電圧出力端Ｔ３に導通させ、Ｔ２ｂをＶＲに導通させる第１放電手段（ＳＷ３ａ～ＳＷ３ｂ）と；Ｔ２ａをＧＮＤに導通させ、Ｔ２ｂを負電圧出力端Ｔ４に導通させる第２放電手段（ＳＷ４ａ～ＳＷ４ｂ）と；Ｔ３に接続された第１出力コンデンサＣｏ１と；Ｔ４に接続された第２出力コンデンサＣｏ２と；を有して成り、Ｃｃ２の充電が完了される毎に、第１、第２放電手段による正負電圧ＶＧＨ、ＶＧＬの出力を交互に繰り返す構成とされている。なお、Ｃｃ２の充電期間とＶＧＨ、ＶＧＬの出力期間との比は可変制御するとよい。また、ＳＷ２ｃのバックゲートとＧＮＤとの間には、Ｃｃ２の充電時にオン、それ以外はオフとなるＳＷ５ａを接続するとよい。

Description

明 細 書
チャージポンプ回路、 LCDドライバ IC、電子機器
技術分野
[0001] 本発明は、入力電圧を昇圧することで所望の出力電圧を生成するチャージポンプ 回路、並びに、これを備えた LCDドライバ IC及び電子機器に関するものである。 背景技術
[0002] 図 7A、図 7Bは、チャージポンプ回路の一従来例を示す回路図である。なお、図 7 Aは、正昇圧型（2倍昇圧）のチャージポンプ回路を示しており、図 7Bは、負昇圧型（ - 1倍昇圧）のチャージポンプ回路を示して 、る。
[0003] 図 7A、図 7Bに示したチャージポンプ回路 100、 200は、いずれもスィッチ 101〜1 04、 201〜204を所定のタイミングで周期的にオン/オフすることにより、入力電圧 V inから所望の出力電圧 Voutを生成する構成とされて 、る。
[0004] チャージポンプ回路 100の正昇圧動作について、より具体的に説明する。
[0005] まず、スィッチ 101、 104がオンとされ、スィッチ 102、 103がオフとされると、第 1コ ンデンサ 105の一端 (A点）には入力電圧 Vinが印加され、他端 (B点）には接地電圧 GNDが印加される。従って、第 1コンデンサ 105は、両端電位差がほぼ入力電圧 Vi nになるまで充電される。
[0006] 第 1コンデンサ 105の充電が完了された後、今度はトランジスタ 101、 104がオフと され、スィッチ 102、 103がオンとされる。このようなスィッチ制御により、 B点は、接地 電圧 GND力 入力電圧 Vinに引き上げられる。ここで、第 1コンデンサ 105の両端間 には、先の充電によって入力電圧 Vinに等しい電位差が与えられているため、 B点の 電位が入力電圧 Vinまで引き上げられると、それに伴って、 A点の電位も 2Vin (入力 電圧 Vin +充電電圧 Vin)まで引き上げられる。
[0007] このとき、 A点は、スィッチ 102及び第 2コンデンサ 106を介して、接地端子に接続 されるため、第 2コンデンサ 106は、その両端電位差がほぼ 2Vinになるまで充電され る。その結果、出力電圧 Voutとしては、入力電圧 Vinを 2倍に正昇圧した正昇圧電 圧 2Vinが引き出される。 [0008] 次に、チャージポンプ回路 200の負昇圧動作について、より具体的に説明する。
[0009] まず、スィッチ 201、 203力 Sオンとされ、スィッチ 202、 204がオフとされると、第 1コ ンデンサ 205の一端 (C点）には入力電圧 Vinが印加され、他端 (D点）には接地電圧 GNDが印加される。従って、第 1コンデンサ 205は、両端電位差がほぼ入力電圧 Vi nになるまで充電される。
[0010] 第 1コンデンサ 205の充電が完了された後、今度はトランジスタ 201、 203がオフと され、スィッチ 202、 204がオンとされる。このようなスィッチ制御により、 C点は、入力 電圧 Vinから接地電圧 GNDに引き下げられる。ここで、第 1コンデンサ 205の両端間 には、先の充電によって入力電圧 Vinに等しい電位差が与えられているため、 C点の 電位が接地電圧 GNDまで引き下げられると、それに伴って、 D点の電位も Vin (接 地電圧 GND 充電電圧 Vin)まで引き下げられる。
[0011] このとき、 D点は、スィッチ 202を介して出力端子と導通状態にあるので、第 2コンデ ンサ 206の電荷が第 1コンデンサ 205へと移動する。その結果、出力電圧 Voutとし ては、入力電圧 Vinを等倍に負昇圧した負昇圧電圧—Vinが引き出される。
[0012] なお、従来より、その駆動に際して正負の内部電圧を必要とするアプリケーション（ 例えば、液晶ディスプレイドライバやフラッシュメモリ）の多くは、正負の内部電圧を生 成する手段として、上記のような正昇圧型チャージポンプ回路と負昇圧型チャージポ ンプ回路の双方を備えて成る構成とされて ヽた (例えば、特許文献 1を参照)。
[0013] また、本願発明に関連するその他の従来技術としては、寄生トランジスタのラッチァ ップを防止する半導体集積回路装置 (特許文献 2を参照)や、ポンプセルを構成する トランジスタのバックゲートと入力ノードとの間に補助容量を接続することで、バックゲ ート効果によるポンプ効率の低下をなくすとともに、ラッチアップやチャージ漏れを防 止するチャージポンプ回路 (特許文献 3を参照）が開示 '提案されている。
[0014] また、例えば、特許文献 4〜5では、チャージポンプ回路の立上がり特性を改善す る技術に関して、種々の開示'提案がなされている。
特許文献 1 :特開平 7— 231647号公報
特許文献 2：特開平 6— 216323号公報
特許文献 3：特開 2000— 173288号公報 特許文献 4：特開 2004— 208142号公報
特許文献 5：特開平 7— 322606号公報
発明の開示
発明が解決しょうとする課題
[0015] 確力に、上記の従来構成力も成るチャージポンプ回路 100、 200であれば、入力電 圧 Vinを正昇圧或 、は負昇圧することで所望の出力電圧 Vout ( 2Vin或 、は Vin) を生成することが可能である。
[0016] しかしながら、上記の従来構成から成るチャージポンプ回路 100、 200では、 1つの 回路で正負一方の昇圧電圧し力得ることができないため、正負両方の昇圧電圧が必 要な場合には、先述した特許文献 1の従来技術のように、正昇圧型チャージポンプ 回路と負昇圧型チャージポンプ回路の双方を備えなければならず、外付けのコンデ ンサ数の増加などに伴い、装置規模の縮小が阻害されるとともに、コストの上昇が招 かれていた。
[0017] また、上記の従来構成力も成る負昇圧型のチャージポンプ回路 200では、そのスィ ツチ 201〜204として電界効果トランジスタを用いた場合、負電圧が印加されるトラン ジスタの寄生ダイオードが誤動作を生じて、各トランジスタのバックゲート電圧 (基板 電圧)を十分に引き下げることができなくなり、延いては、所望の出力電圧 Voutを生 成することができなくなる、というおそれがあった。
[0018] また、上記の従来構成力も成るチャージポンプ回路 100、 200では、スィッチ 101 〜 104、 201〜204として用 、られる電界効果トランジスタの電流供給能力を適宜調 整することで、その立上げ特性 (立上げ時間）が決定されていた。そのため、ユーザ が任意にその立上げ特性を調整することはできなかった。
[0019] 本発明は、上記の問題点に鑑み、装置規模の拡大を抑えつつ、正負両方の昇圧 電圧を生成することが可能なチャージポンプ回路、並びに、これを備えた LCDドライ バ IC及び電子機器を提供することを第 1の目的とする。
[0020] また、本発明は、上記の問題点に鑑み、ユーザが任意にその立上げ特性を調整す ることが可能なチャージポンプ回路、並びに、これを備えた LCDドライバ IC及び電子 機器を提供することを第 2の目的とする。 [0021] また、本発明は、上記の問題点に鑑み、出力電圧を所望値まで確実に負昇圧する ことが可能なチャージポンプ回路、並びに、これを備えた LCDドライバ IC及び電子機 器を提供することを第 3の目的とする。
課題を解決するための手段
[0022] 上記第 1の目的を達成すベぐ本発明に係るチャージポンプ回路は、周期的にそ の充電と放電が繰り返される昇圧コンデンサと;前記昇圧コンデンサを充電する際、 前記昇圧コンデンサの一端を入力電圧印加端に導通させ、他端を接地端に導通さ せる充電手段と;正電圧を出力する際、前記昇圧コンデンサの一端を正電圧出力端 に導通させ、他端を前記入力電圧印加端に導通させる第 1放電手段と;負電圧を出 力する際、前記昇圧コンデンサの一端を前記接地端に導通させ、他端を負電圧出力 端に導通させる第 2放電手段と;前記正電圧出力端に接続された第 1出力コンデン サと;前記負電圧出力端に接続された第 2出力コンデンサと;を有して成り、前記昇圧 コンデンサの充電が完了される毎に、第 1、第 2放電手段による正負の電圧出力を交 互に繰り返す構成 (第 1の構成）とされている。
[0023] また、上記第 2の目的を達成すベぐ本発明に係るチャージポンプ回路は、周期的 にその充電と放電が繰り返される昇圧コンデンサと;前記昇圧コンデンサを充電する 際、前記昇圧コンデンサの一端を入力電圧印加端に導通させ、他端を接地端に導 通させる充電手段と;正電圧を出力する際、前記昇圧コンデンサの一端を正電圧出 力端に導通させ、他端を前記入力電圧印加端に導通させる放電手段と;前記正電圧 出力端に接続された出力コンデンサと;を有して成り、前記正電圧出力端力 正の電 圧出力を行うチャージポンプ回路であって、所定の制御信号に応じて、前記昇圧コ ンデンサの充電期間と前記正電圧の出力期間との比を可変制御する手段を有して 成る構成 (第 2の構成)とされて 、る。
[0024] また、上記第 2の目的を達成すベぐ本発明に係るチャージポンプ回路は、周期的 にその充電と放電が繰り返される昇圧コンデンサと;前記昇圧コンデンサを充電する 際、前記昇圧コンデンサの一端を入力電圧印加端に導通させ、他端を接地端に導 通させる充電手段と;負電圧を出力する際、前記昇圧コンデンサの一端を前記接地 端に導通させ、他端を負電圧出力端に導通させる放電手段と;前記負電圧出力端に 接続された出力コンデンサと;を有して成り、前記負電圧出力端から負の電圧出力を 行うチャージポンプ回路であって、所定の制御信号に応じて、前記昇圧コンデンサの 充電期間と前記負電圧の出力期間との比を可変制御する手段を有して成る構成 (第
3の構成）とされている。
[0025] また、上記第 3の目的を達成すベぐ本発明に係るチャージポンプ回路は、周期的 にその充電と放電が繰り返される昇圧コンデンサと;前記昇圧コンデンサを充電する 際、前記昇圧コンデンサの一端を入力電圧印加端に導通させ、他端を接地端に導 通させる充電手段と;負電圧を出力する際、前記昇圧コンデンサの一端を前記接地 端に導通させ、他端を負電圧出力端に導通させる放電手段と;前記負電圧出力端に 接続された出力コンデンサと;を有して成り、前記負電圧出力端から負の電圧出力を 行うチャージポンプ回路であって、前記充電手段の一要素として前記昇圧コンデン サの他端と前記接地端との接続線路をオン Zオフする電界効果トランジスタを有して 成り、かつ、前記電界効果トランジスタのバックゲートと前記接地端との間には、前記 昇圧コンデンサを充電する際、当該接続線路をオンとし、それ以外のときには、当該 接続線路をオフとする第 1スィッチが接続されて成る構成 (第 4の構成）とされている。
[0026] なお、上記第 4の構成力も成るチャージポンプ回路は、前記電界効果トランジスタ のソース及びドレインのうち、前記昇圧コンデンサ側の一端には、前記負電圧出力端 から負電圧出力を行う際、当該一端への接続線路をオフとし、それ以外のときには、 当該一端への接続線路をオンとする第 2スィッチが接続されて成る構成 (第 5の構成 )にするとよい。
[0027] また、本発明に係る LCDドライバ ICは、液晶ディスプレイの駆動制御を行う LCDド ライバ ICであって、前記液晶ディスプレイの駆動電圧を生成する手段として、上記第 1〜第 5 、ずれかの構成カゝら成るチャージポンプ回路を備えて成る構成 (第 6の構成 )とされている。
[0028] また、本発明に係る電子機器は、機器の表示手段である液晶ディスプレイと、前記 液晶ディスプレイの駆動制御を行う LCDドライバ ICと、を有して成る電子機器であつ て、前記 LCDドライバ ICとして、上記第 6の構成力も成る LCDドライバ ICを備えて成 る構成 (第 7の構成)とされて 、る。 発明の効果
[0029] 上記第 1の構成力 成るチャージポンプ回路であれば、装置規模の拡大を抑えつ つ、正負両方の昇圧電圧を生成することが可能となり、延いては、これを備えた LCD ドライバ ICや電子機器の小型化、軽薄化に貢献することが可能となる。
[0030] また、上記第 2または第 3の構成力 成るチャージポンプ回路であれば、ユーザの 任意でその立上げ特性を調整することが可能となる。
[0031] また、上記第 4または第 5の構成力 成るチャージポンプ回路であれば、出力電圧 を所望値まで確実に負昇圧することが可能となり、延いては、これを備えた LCDドラ ィバ ICや電子機器を正常に駆動させることが可能となる。
図面の簡単な説明
[0032] [図 1]は、本発明に係るディジタルカメラの一実施形態を示すブロック図である。
[図 2]は、チャージポンプ回路 3 laの一構成例を示す回路図である。
[図 3]は、各トランジスタに印加されるゲート制御信号の一波形例を示すタイミングチ ヤートである。
[図 4]は、各トランジスタに印加されるゲート制御信号の別の波形例を示すタイミング チャートである。
[図 5A]は、チャージポンプ回路 3 laの縦構造を示す断面図である。
[図 5B]は、チャージポンプ回路 3 laの縦構造を示す断面図である。
[図 6A]は、昇圧コンデンサ Cc2の充電期間と出力電圧 VGH、 VGLの各出力期間と の相対関係を示す図である。
[図 6B]は、昇圧コンデンサ Cc2の充電期間と出力電圧 VGH、 VGLの各出力期間と の相対関係を示す図である。
[図 7A]は、チャージポンプ回路の一従来例を示す回路図である。
[図 7B]は、チャージポンプ回路の一従来例を示す回路図である。
符号の説明
[0033] 10 直流電源
30 TFT液晶ディスプレイ（LCD)
30 LCDドライノく IC 31 DCZDCコンノ ータ
31a 正負昇圧型チャージポンプ回路
32 ゲ -ト制御部
33 ソ -ス制御部
SWla スィッチ（Pチャネル型電界効果トランジスタ）
SWlb スィッチ (Nチャネル型電界効果トランジスタ)
SW2a スィッチ（Pチャネル型電界効果トランジスタ）
SW2b スィッチ（Pチャネル型電界効果トランジスタ）
SW2c スィッチ (Nチャネル型電界効果トランジスタ)
SW3a スィッチ（Pチャネル型電界効果トランジスタ）
SW3b スィッチ (Nチャネル型電界効果トランジスタ)
SW4a スィッチ (Nチャネル型電界効果トランジスタ)
SW4b スィッチ (Nチャネル型電界効果トランジスタ)
SW5a スィッチ (Nチャネル型電界効果トランジスタ)
SW5b スィッチ (Nチャネル型電界効果トランジスタ)
Ccl〜Cc2 昇圧コンデンサ
Col〜Co2 出力コンデンサ
Tla〜Tlb、 T2a〜T2b、 T3、 Τ4 外部端子
発明を実施するための最良の形態
[0034] 以下では、ディジタル (スチル Ζビデオ）カメラの LCD[Liquid Crystal Display]ドラ ィバ ICに搭載され、直流入力電圧を変換して、ゲート制御部やソース制御部の駆動 電圧を生成する DCZDCコンバータに本発明を適用した場合を例に挙げて説明を 行う。
[0035] 図 1は、本発明に係るディジタルカメラの一実施形態 (特に LCDドライバ ICの電源 系部分)を示すブロック図である。本図に示す通り、本実施形態のディジタルカメラは 、機器電源である直流電源 10と、機器の表示手段である TFT [Thin Film Transisto r]液晶ディスプレイ 20 (以下、 LCD20と呼ぶ）と、 LCD20の駆動制御を行う LCDド ライバ IC30と、を有して成る。 [0036] なお、本図には明示されていないが、本実施形態のディジタルカメラは、上記した 構成要素のほか、その本質的機能 (撮像機能など)を実現する手段として、 CCD[Ch arge し oupled Devices]型や CMus [Complementary Metal Oxide bemiconducto r]型の撮像素子、光学レンズなどの結像部、操作部、メモリ部など、を当然に有して 成る。
[0037] 直流電源 10は、装置各部への電力供給手段であり、リチウムイオンバッテリなどの 2次電池であってもよいし、商用交流電圧から直流電圧を生成する ACZDCコンパ ータであってもよい。
[0038] LCD20は、垂直方向と水平方向にソース信号線とゲート信号線を複数張り巡らし、 両信号線の交点毎に設けられた液晶画素を各々に対応したアクティブ素子 (電界効 果トランジスタ）のオン Zオフに応じて駆動する構成とされて 、る。
[0039] LCDドライノく IC30は、 DCZDCコンバータ 31と、ゲート制御部 32と、ソース制御 部 33と、を有して成る。
[0040] DCZDCコンバータ 31は、直流電源 10からの電源電圧 VDD ( + 3 [V])を変換す ることで、様々な内部電圧（VDD2、 Vref、 VR、 VS、 VGH、 VGL)を生成する手段 である。なお、内部電圧 VDD2は、電源電圧 VDDを 2倍昇圧して得られる電圧（+ 6 [V])であり、リファレンス電圧 Vrefは、周囲温度に依らないバンドギャップ補償電圧 である。また、内部電圧 VR、 VSは、リファレンス電圧 Vrefに基づいて生成される一 定電圧（ + 3. 36 [V]、 + 5 [V])であり、前者は、ゲート制御部 32の駆動電圧 VGH、 VGLを生成する際に基準電圧として用いられ、後者は、ソース制御部 33の駆動電 圧 VSとしてソース制御部 33に供給される。
[0041] ゲート制御部 32及びソース制御部 33は、 IC外部からの映像信号に基づいて、 LC D30のゲート信号及びソース信号を各々生成し、 LCD30に対して各信号を供給す る手段である。
[0042] なお、ゲート制御部 32では、 LCD30のゲート信号を生成するに際して、正の駆動 電圧 VGH (例えば + 9 [V] )と負の駆動電圧 VGL (例えば— 6 [V] )を必要とする。そ のため、本実施形態の DCZDCコンバータ 31では、ゲート制御部 32の駆動電圧 V GH、 VGLを生成する手段として、単一の入力電圧 VDDから正負の出力電圧 VGH 、 VGLを生成することが可能な正負昇圧型のチャージポンプ回路が用いられて 、る
[0043] 図 2は、 DCZDCコンバータ 31に搭載されるチャージポンプ回路 31aの一構成例 を示す回路図である。
[0044] 本図に示す通り、本実施形態のチャージポンプ回路 31aは、スィッチ SWla〜SW lbと、スィッチ SW2a〜SW2cと、スィッチ SW3a〜SW3bと、スィッチ SW4a〜SW4 bと、スィッチ SW5a〜SW5bと、昇圧コンデンサ Ccl〜Cc2と、出力コンデンサ Col 〜Co2と、を有して成り、上記の各スィッチを所定のタイミングで周期的にオン Zオフ することにより、内部電圧 VRから所望の出力電圧 VGH、 VGLを生成する構成とされ ている。
[0045] なお、本実施形態のチャージポンプ回路 3 laにおいて、スィッチ SWla、スィッチ S W2a〜2b、及び、スィッチ SW3a〜SW3bとしては、 Pチャネル型電界効果トランジス タが用いられており、スィッチ SWlb、スィッチ SW2c、スィッチ SW4a〜SW4b、スィ ツチ SW5a〜SW5bとしては、 Nチャネル型電界効果トランジスタが用いられて!/、る。
[0046] そこで、チャージポンプ回路 31aの内部構成について、回路要素間の接続関係を 説明するに際しては、スィッチ SWla〜SWlc、スィッチ SW2a〜SW2c、スィッチ S W3a〜SW3b、スィッチ SW4a〜SW4b、及び、スィッチ SW5a〜SW5bのことを、そ れぞれ、トランジスタ SWla〜SWlc、トランジスタ SW2a〜SW2c、トランジスタ SW3 a〜SW3b、トランジスタ SW4a〜SW4b、及び、トランジスタ SW5a〜SW5bと呼ぶこ とにする。
[0047] トランジスタ SWlaのドレインは、内部電圧 VRの印加端に接続されている。トランジ スタ SWlaのソースは、外部端子 Tlaに接続されている。トランジスタ SWlaのバック ゲートは、自身のソースに接続されている。
[0048] トランジスタ SWlbのドレインは、外部端子 Tibに接続されている。トランジスタ SW1 bのソースは接地されている。トランジスタ SWlbのバックゲートは、自身のソースに接 続されている。
[0049] トランジスタ SW2aのドレインは、外部端子 Tlaに接続されている。トランジスタ SW2 aのソースは、外部端子 T2aに接続されている。トランジスタ SW2aのバックゲートは、 自身のソースに接続されている。なお、トランジスタ SW2aは、高耐圧仕様とされてい る。
[0050] トランジスタ SW2bのソースは、内部電圧 VRの印加端に接続されている。トランジス タ SW2bのドレインは、外部端子 Tibに接続されている。トランジスタ SW2bのバック ゲートは、自身のソースに接続されている。
[0051] トランジスタ SW2cのドレインは、トランジスタ SW3bのドレインとトランジスタ SW5bの ソースに接続されている。トランジスタ SW2cのソースは接地されている。トランジスタ SW2cのバックゲートは、トランジスタ SW5aを介して、自身のソースに接続されてい る。
[0052] トランジスタ SW3aのドレインは、外部端子 T2aに接続されている。トランジスタ SW3 aのソースは、外部端子 T3に接続されている。トランジスタ SW3aのバックゲートは、 自身のソースに接続されている。なお、トランジスタ SW3aは、高耐圧仕様とされてい る。
[0053] トランジスタ SW3bのソースは、内部電圧 VRの印加端に接続されている。トランジス タ SW3bのバックゲートは、自身のソースに接続されて 、る。
[0054] トランジスタ SW4aのドレインは、外部端子 T2bに接続されている。トランジスタ SW4 aのソースは、外部端子 T4に接続されている。トランジスタ SW4aのバックゲートは、 自身のソースに接続されている。なお、トランジスタ SW4aは、高耐圧仕様とされてい る。
[0055] トランジスタ SW4bのドレインは、外部端子 T2aに接続されている。トランジスタ SW4 bのソースは接地されている。トランジスタ SW4bのバックゲートは、外部端子 T4に接 続されている。なお、トランジスタ SW4bは、高耐圧仕様とされている。
[0056] トランジスタ SW5aのソースは、トランジスタ SW2cのバックゲートに接続されており、 トランジスタ SW5aのドレインは、トランジスタ SW2cのソースに接続されている。トラン ジスタ SW5aのバックゲートは、自身のソースに接続されて 、る。
[0057] トランジスタ SW5bのドレインは、外部端子 T2bに接続されている。トランジスタ SW5 bのバックゲートは、外部端子 T4に接続されている。なお、トランジスタ SW5bは、高 耐圧仕様とされている。 [0058] 外部端子 Tlaと外部端子 Tibとの間には、昇圧コンデンサ Cclが外部接続されて いる。
[0059] 外部端子 T2aと外部端子 T2bとの間には、昇圧コンデンサ Cc2が外部接続されて いる。
[0060] 外部端子 T3は、正昇圧電圧 VGHの出力端に相当し、出力コンデンサ Colを介し て接地される一方、ゲート制御部 32の正電圧入力端 (不図示）にも接続されている。
[0061] 外部端子 T4は、負昇圧電圧 VGLの出力端に相当し、出力コンデンサ Co2を介し て接地される一方、ゲート制御部 32の負電圧入力端 (不図示）にも接続されている。
[0062] なお、上記の各トランジスタには、各々寄生ダイオードが付随する。特に、トランジス タ SW2cには、ノックゲートがアノードとなり、ソースが力ソードとなる寄生ダイオード D
1が付随している。
[0063] 上記力 分力るように、トランジスタ SWlaは、内部電圧 VRの印加端とコンデンサ C clの一端との接続線路をオン/オフするスィッチである。トランジスタ SWlbは、コン デンサ Cc 1の他端と接地端との接続線路をオン Zオフするスィッチである。
[0064] トランジスタ SW2aは、コンデンサ Cclの一端とコンデンサ Cc2の一端との接続線路 をオン Zオフするスィッチである。トランジスタ SW2bは、コンデンサ Cclの他端と内 部電圧 VRの印加端との接続線路をオン Zオフするスィッチである。また、トランジス タ SW2cは、コンデンサ Cc2の他端と接地端との接続線路をオン Zオフするスィッチ である。
[0065] トランジスタ SW3aは、コンデンサ Cc2の一端と外部端子 T3 (正電圧出力端子）との 接続線路をオン/オフするスィッチである。トランジスタ SW3bは、コンデンサ Cc2の 他端と内部電圧 VRの印加端との接続線路をオン Zオフするスィッチである。
[0066] トランジスタ SW4aは、コンデンサ Cc2の他端と外部端子 T4 (負電圧出力端子）との 接続線路をオン/オフするスィッチである。トランジスタ SW4bは、コンデンサ Cc2の 一端と接地端との接続線路をオン Zオフするスィッチである。
[0067] トランジスタ SW5aは、トランジスタ 2cのバックゲートとソースとの接続線路をオン/ オフするスィッチである。トランジスタ SW5bは、トランジスタ SW2cのドレインと、コン デンサ Cc2の他端及びトランジスタ SW4aのドレインとの接続線路をオン Zオフする スィッチである。
[0068] なお、上記したトランジスタ SWla〜SWlb、トランジスタ SW2a〜2c、トランジスタ S W3a〜SW3b、トランジスタ SW4a〜SW4b、及び、トランジスタ SW5a〜SW5bの各 ゲートには、それぞれ、不図示の制御回路力もゲート制御信号が印加されている。
[0069] 上記構成から成るチャージポンプ回路 31aの正負電圧出力動作について、図 3を 参照しながら具体的に説明する。
[0070] 図 3は、各トランジスタに印加されるゲート制御信号 (各スィッチのオン Zオフ信号） の一波形例を示すタイミングチャートである。なお、各ゲート信号のハイレベル電位及 びローレベル電位は、本図の右端に各々示した通りである。
[0071] チャージポンプ回路 31aの起動後、まず期間 tlでは、スィッチ SWla〜SWlbがォ ンとされ、スィッチ SW2a〜SW2cがオフとされる。このようなスィッチ制御によって、コ ンデンサ Cclの一端 (外部端子 Tla)には内部電圧 VRが印加され、他端 (外部端子 Tib)には接地電圧 GNDが印加される。従って、コンデンサ Cclは、両端電位差が ほぼ内部電圧 VRになるまで充電される。すなわち、期間 tlは、コンデンサ Cclのチ ヤージ期間に相当する。
[0072] なお、期間 tlにおいて、上記以外のスィッチ SW3a〜SW3b、スィッチ SW4a〜S W4b、及び、スィッチ SW5a〜SW5bは、それぞれ、外部端子 T4から負の出力電圧 VGLを出力する際のオン Zオフ状態（図 3で各々示されて 、るオン Zオフ状態）とさ れる。ただし、チャージポンプ回路 31aの起動直後には、コンデンサ Cc2に電荷が蓄 積されて ヽな 、ため、負電圧 VGLが出力されることはな 、。
[0073] コンデンサ Cclの充電が完了された後、期間 t2では、スィッチ SWla〜SWlbがォ フとされ、スィッチ SW2a〜SW2c、及び、スィッチ SW5a〜5bがオンとされる。一方、 スィッチ SW3a〜SW3b、及び、スィッチ SW4a〜SW4bはオフとされる。
[0074] このスィッチ制御により、コンデンサ Cclの他端 (外部端子 Tib)は、スィッチ SW2b を介して内部電圧 VRの印加端に接続される形となり、その電位は、接地電圧 GND 力も内部電圧 VRに引き上げられる。ここで、コンデンサ Cclの両端間には、先の充 電によって内部電圧 VRに等しい電位差が与えられているため、外部端子 Tibの電 位が内部電圧 VRまで引き上げられると、それに伴って外部端子 Tlaの電位も 2VR ( 内部電圧 VR+充電電圧 VR)まで引き上げられる。このとき、外部端子 Tlaは、スイツ チ SW2a、コンデンサ Cc2、スィッチ SW5b、及び、スィッチ SW2cを介して、接地端 に接続される形となるため、コンデンサ Cc2は、その両端電位差がほぼ 2VRになるま で充電される。すなわち、期間 t2はコンデンサ Cc2のチャージ期間に相当する。
[0075] コンデンサ Cc2の充電が完了された後、期間 t3では、再びスィッチ SWla〜SWlb がオンとされ、スィッチ SW2a〜SW2cがオフとされる。このようなスィッチ制御により、 コンデンサ Cclは、先述の期間 tlと同様、両端電位差がほぼ内部電圧 VRになるま で充電される。
[0076] また、期間 t3では、スィッチ SW3a〜SW3b、及び、スィッチ SW5bがオンとされ、ス イッチ SW4a〜SW4b、及び、スィッチ SW5aがオフとされる。このようなスィッチ制御 により、コンデンサ Cc2の他端（外部端子 T2b)は、スィッチ SW5b及びスィッチ SW3 bを介して内部電圧 VRの印加端に接続される形となり、その電位は、接地電圧 GND 力も内部電圧 VRに引き上げられる。ここで、コンデンサ Cc2の両端間には、先の充 電によって電位差 2VRが与えられているため、外部端子 T2bの電位が内部電圧 VR まで引き上げられると、それに伴って外部端子 T2aの電位は 3VR (内部電圧 VR +充 電電圧 2VR)まで引き上げられる。このとき、外部端子 T2aは、スィッチ SW3a及びコ ンデンサ Colを介して接地端に接続されているため、コンデンサ Colは、その両端電 位差がほぼ 3Vinになるまで充電される。その結果、外部端子 T3からは、出力電圧 V GHとして、内部電圧 VRを 3倍に正昇圧した正昇圧電圧 3VRが引き出されること〖こ なる。
[0077] すなわち、期間 t3は、コンデンサ Cclのチャージ期間に相当するとともに、出力電 圧 VGH (正昇圧電圧 3VR)の出力期間にも相当する。
[0078] 期間 t3に亘つて出力電圧 VGHが引き出された後、期間 t4では、再びスィッチ SW la〜SWlbがオフとされ、スィッチ SW2a〜SW2c、及び、スィッチ SW5a〜SW5b がオンとされる。一方、スィッチ SW3a〜SW3b、及び、スィッチ SW4a〜SW4bはォ フとされる。従って、コンデンサ Cc2は、先述の期間 t2と同様、その両端電位差がほ ぼ 2VRになるまで充電される。すなわち、期間 t4は、コンデンサ Cc2のチャージ期間 に相当する。 [0079] コンデンサ Cc2の充電が完了された後、期間 t5では、再びスィッチ SWla〜SWlb がオンとされ、スィッチ SW2a〜SW2cがオフとされる。このようなスィッチ制御により、 コンデンサ Cclは、先述の期間 tlと同様、両端電位差がほぼ内部電圧 VRになるま で充電される。
[0080] また、期間 t5では、スィッチ SW4a〜SW4bがオンとされ、スィッチ SW3a〜SW3b 、及び、スィッチ SW5a〜SW5bがオフとされる。このようなスィッチ制御により、コンデ ンサ Cc2の一端 (外部端子 T2a)は、スィッチ SW4bを介して接地端に接続される形 となり、その電位は、接地電圧 GNDに引き下げられる。ここで、コンデンサ Cc2の両 端間には、先の充電によって電位差 2VRが与えられているため、外部端子 T2aの電 位が接地電圧 GNDまで引き下げられると、それに伴って、外部端子 T2bの電位は、 2VR (接地電圧 GND 充電電圧 2VR)まで引き下げられる。このとき、外部端子 T2bは、スィッチ SW4aを介して外部端子 T4と導通状態にあるため、コンデンサ Co2 の電荷がコンデンサ Cc2へと移動する。その結果、外部端子 T4からは、出力電圧 V GLとして、内部電圧 VRを 2倍に負昇圧した負昇圧電圧 2VRが引き出されることに なる。
[0081] すなわち、期間 t5は、コンデンサ Cclのチャージ期間に相当するとともに、出力電 圧 VGL (負昇圧電圧 - 2VR)の出力期間にも相当する。
[0082] 以後のスィッチ制御も、コンデンサ Cc2の充電が完了される毎に、出力電圧 VGH、 VGLの出力期間を交互に繰り返す形となり、出力端子 T3、 Τ4力もは、正負の出力 電圧 VGH、 VGLが引き出される。
[0083] このように、本実施形態のチャージポンプ回路 31aは、周期的にその充電と放電が 繰り返される昇圧コンデンサ (本実施形態のように、複数の昇圧コンデンサ Cc 1〜Cc 2を用いて多段昇圧を行う場合には、特に、最終段の昇圧コンデンサ Cc2を指す）と； 昇圧コンデンサ Cc2を充電する際に、昇圧コンデンサ Cc2の一端 (T2a)を昇圧コン デンサ Ccl経由で内部電圧 VRの印加端に導通させ、他端 (T2b)を接地端に導通さ せる充電手段 (スィッチ SW2a〜SW2b)と;正の出力電圧 VGHを出力する際に、昇 圧コンデンサ Cc2の一端 (T2a)を正電圧出力端 (T3)に導通させ、他端 (T2b)を内 部電圧 VRの印加端に導通させる第 1放電手段 (スィッチ SW3a〜SW3b)と;負の出 力電圧 VGLを出力する際に、昇圧コンデンサ Cc2の一端 (T2a)を接地端に導通さ せ、他端 (T2b)を負電圧出力端 T4に導通させる第 2放電手段 (スィッチ SW4a〜S W4b)と;正電圧出力端 T3に接続された第 1出力コンデンサ Colと;負電圧出力端 T 4に接続された第 2出力コンデンサ Co2と；を有して成り、昇圧コンデンサ Cc2の充電 が完了される毎に、第 1、第 2放電手段による正負電圧 VGH、 VGLの出力を交互に 繰り返す構成とされている。
[0084] このような構成とすることにより、正昇圧型チャージポンプ回路と負昇圧型チャージ ポンプ回路の双方を備えた構成に比べて、装置規模の拡大 (外付けコンデンサ数の 増大）を抑えつつ、正負両方の出力電圧 VGH (3VR)、 VGL ( 2VR)を生成するこ とが可能となり、延いては、これを備えた LCDドライバ IC30やディジタルカメラの小型 ィ匕、軽薄化に貢献することが可能となる。
[0085] なお、本実施形態のチャージポンプ回路 3 laでは、正負電圧 VGH、 VGLの出力 が交互に繰り返されるため、毎回同一極性の出力電圧を生成する場合に比べると、 多少リップルが大きくなるおそれはある。し力しながら、当該正負電圧 VGH、 VGLは 、ゲート制御部 32でゲート信号を生成する際に用いられるため、多少リップルが大き くなつてもゲート信号の論理 (ハイレベル Zローレベル）に影響が及ぶおそれは殆ど ない。
[0086] また、上記では、各ゲート信号の論理変遷タイミングが一致されて 、る場合を例示 して説明を行ったが、図 3はあくまで説明を容易とするための描写に過ぎず、一般的 には、入力電圧印加端や出力電圧引出端のグランドショート等を回避すベぐ図 4に 示すように、各ゲート信号同士は、互いの論理変遷タイミングが不一致とされているこ とが多い。
[0087] 次に、スィッチ SW5a〜SW5bの機能 (負電圧出力時の寄生動作回避機能）につ いて、図 1〜図 4のほか、図 5A、図 5Bを参照しながら詳細に説明する。
[0088] 図 5A、図 5Bは、チャージポンプ回路 3 laの縦構造を示す断面図である。なお、図 5Aでは、スィッチ SW5a〜SW5bを設けた場合を示しており、図 5Bでは、スィッチ S W5a〜SW5bを設けなかった場合を参考までに示している。
[0089] 一般に、スィッチ SW4a〜SW4bとして、 Nチャネル型電界効果トランジスタを用い る場合には、そのバックゲート電位をチャネル電位よりも低電位とする必要がある。そ こで、本実施形態のチャージポンプ回路 31aでは、図 5A、図 5Bに示すように、 P型 半導体基板が負電圧引出端 (外部端子 T4)に接続されており、経路 ilを介して電流 を引き抜くことで、スィッチ SW4a〜SW4bのバックゲート電位（すなわち基板電位）を 出力電圧 VGL (— 2VR)まで引き下げる構成とされている。
[0090] ところで、チャージポンプ回路 31aを形成するに際し、昇圧コンデンサ Cc2の他端（ 外部端子 T2b)を接地端と負電圧出力端のいずれか一に接続するだけであれば、図 5Bに示すように、外部端子 T2bと接地端との間、並びに、外部端子 T2bと負電圧出 力端との間に、スィッチ SW2c、 SW4aをそれぞれ設けるだけで足りる。
[0091] しカゝしながら、図 5Bの構成を採用した場合には、出力電圧 VGLの出力に際してス イッチ SW2cに付随する寄生ダイオード D1が順バイアス状態となり、経路 i2を介して 接地端力 電流が引き抜かれる形となってしまう。
[0092] このように、 P型半導体基板からではなぐ意図しない接地端力 電流が引き抜かれ ると、スィッチ SW4a〜SW4bのバックゲート電位を引き下げることができなくなり、延 V、ては、出力電圧 VGLを所望値まで負昇圧することができなくなるおそれがある。
[0093] そこで、本実施形態のチャージポンプ回路 3 laでは、先述の経路 i2を遮断すベぐ スィッチ SW2cのバックゲートと接地端との間に、スィッチ SW5aが接続されるとともに 、スィッチ SW2cのドレインと昇圧コンデンサ Cc2の他端及びスィッチ SW4aのドレイ ンとの間に、スィッチ SW5bが接続されている。
[0094] なお、スィッチ SW5aは、昇圧コンデンサ Cc2を充電する際にのみ、スィッチ SW2c のバックゲートと接地端との接続線路をオンとし、それ以外のときには、当該接続線 路をオフとするように制御される。
[0095] 一方、スィッチ SW5bは、負の出力電圧 VGLを出力する際にのみ、スィッチ SW2c のドレインに繋がる接続線路をオフとし、それ以外のときには、当該接続線路をオンと するように制御される。
[0096] このようなスィッチ SW5a、 SW5bを設けたことにより、出力電圧 VGLの出力に際し てスィッチ S W2cに付随する寄生ダイオード D 1が順バイアス状態になつたとしても、 経路 i2はスィッチ SW5a、 SW5bにより確実に遮断されるため、接地端から意図しな V、電流が弓 Iき抜かれることはな 、。
[0097] 従って、本実施形態のチャージポンプ回路 3 laであれば、経路 ilを介して P型半導 体基板力 確実に電流を引き抜くことができるので、スィッチ SW4a〜SW4bのバック ゲート電位 (すなわち、基板電位)を十分に引き下げることが可能となり、延いては、 出力電圧 VGLを所望値 ( 2VR)まで確実に負昇圧することが可能となる。
[0098] 次に、チャージポンプ回路 31aにおける立上げ特性（立上げ時間）の可変制御につ いて、図 6A、図 6Bを参照しながら詳細に説明する。
[0099] 図 6A、図 6Bは、昇圧コンデンサ Cc2の充電期間と出力電圧 VGH、 VGLの各出 力期間との相対関係を示す図である。
[0100] 本図に示すように、本実施形態のチャージポンプ回路 3 laにおいて、各スィッチの ゲート信号を生成する不図示の制御回路は、所定の制御信号に応じて、昇圧コンデ ンサ Cc2の充電期間 (t2、 t4、 ···）と、出力電圧 VGHの出力期間 (t3、 ···）及び出力 電圧 VGLの出力期間 (tl、 t5、 ···）と、の相対比を可変制御する構成とされている。
[0101] 例えば、図 6Aに示したように、昇圧コンデンサ Cc2の充電期間と出力電圧 VGH、 VGLの各出力期間とがー致されている場合に比べて、図 6Bに示したように、前者の 期間よりも後者の期間を短くすると、出力電圧 VGH、 VGLの立ち上がりを緩やかに することができる。また、本図には明示していないが、出力電圧 VGH、 VGLの各出 力期間相互についても、同様の可変制御を行うことが考えられる。
[0102] このような可変制御を行い得る構成とすることにより、各スィッチとして用いられる電 界効果トランジスタの電流供給能力を適宜調整して立上げ特性を決定していた構成 と異なり、所定の制御信号に応じて、ユーザの任意に立上げ特性を調整することが 可能となる。従って、立上げ速度の向上を重視するユーザの要望だけでなぐ安定性 の向上を重視するユーザの要望にも適切に応えることが可能となる。
[0103] 特に、本実施形態のチャージポンプ回路 3 laのように、正負電圧 VGH、 VGLの出 力を交互に繰り返す構成では、立上げ特性の安定性を高めることが重要になるため 、昇圧コンデンサ Cc2の充電期間よりも出力電圧 VGH、 VGLの各出力期間を短く 設定することで、出力電圧 VGH、 VGLの立ち上がりを緩やかにするとよい。
[0104] なお、上記の実施形態では、出力電圧 VGH、 VGLとして、各々、 3VRと 2VRを 引き出す構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるもの ではなぐ昇圧段数の増減や出力電圧引出端の位置変更といった若干の回路変更 により、上記の実施形態とは異なる昇圧倍率 (2倍の正昇圧と等倍の負昇圧、或いは 、 4倍の正昇圧と 3倍の負昇圧など）のチャージポンプ回路にも広く適用することが可 能である。
[0105] また、負電圧出力時の寄生動作を回避するためにスィッチ SW5a、 SW5bを配設し た構成については、負昇圧出力のみを行うチャージポンプ回路にも当然に適用が可 能であり、昇圧コンデンサの充電期間と昇圧電圧の出力期間との相対比を可変制御 する構成については、正昇圧出力と負昇圧出力のいずれか一方のみを行うチャージ ポンプ回路にも当然に適用が可能である。
[0106] また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種 々の変更をカ卩えることが可能である。
産業上の利用可能性
[0107] 本発明は、チャージポンプ回路の小型化、軽薄化を図る上で有用である。また、本 発明は、チャージポンプ回路の立上特性の自由度を高める上で有用である。また、 本発明は、チャージポンプ回路の負昇圧動作の確実性を高める上で有用である。

Claims

請求の範囲
[1] 周期的にその充電と放電が繰り返される昇圧コンデンサと;前記昇圧コンデンサを 充電する際、前記昇圧コンデンサの一端を入力電圧印加端に導通させ、他端を接地 端に導通させる充電手段と;正電圧を出力する際、前記昇圧コンデンサの一端を正 電圧出力端に導通させ、他端を前記入力電圧印加端に導通させる第 1放電手段と； 負電圧を出力する際、前記昇圧コンデンサの一端を前記接地端に導通させ、他端を 負電圧出力端に導通させる第 2放電手段と;前記正電圧出力端に接続された第 1出 力コンデンサと;前記負電圧出力端に接続された第 2出力コンデンサと;を有して成り 、前記昇圧コンデンサの充電が完了される毎に、第 1、第 2放電手段による正負の電 圧出力を交互に繰り返すことを特徴とするチャージポンプ回路。
[2] 周期的にその充電と放電が繰り返される昇圧コンデンサと;前記昇圧コンデンサを 充電する際、前記昇圧コンデンサの一端を入力電圧印加端に導通させ、他端を接地 端に導通させる充電手段と;正電圧を出力する際、前記昇圧コンデンサの一端を正 電圧出力端に導通させ、他端を前記入力電圧印加端に導通させる放電手段と;前記 正電圧出力端に接続された出力コンデンサと;を有して成り、前記正電圧出力端から 正の電圧出力を行うチャージポンプ回路であって、所定の制御信号に応じて、前記 昇圧コンデンサの充電期間と前記正電圧の出力期間との比を可変制御する手段を 有して成ることを特徴とするチャージポンプ回路。
[3] 周期的にその充電と放電が繰り返される昇圧コンデンサと;前記昇圧コンデンサを 充電する際、前記昇圧コンデンサの一端を入力電圧印加端に導通させ、他端を接地 端に導通させる充電手段と;負電圧を出力する際、前記昇圧コンデンサの一端を前 記接地端に導通させ、他端を負電圧出力端に導通させる放電手段と;前記負電圧出 力端に接続された出力コンデンサと;を有して成り、前記負電圧出力端から負の電圧 出力を行うチャージポンプ回路であって、所定の制御信号に応じて、前記昇圧コン デンサの充電期間と前記負電圧の出力期間との比を可変制御する手段を有して成 ることを特徴とするチャージポンプ回路。
[4] 周期的にその充電と放電が繰り返される昇圧コンデンサと;前記昇圧コンデンサを 充電する際、前記昇圧コンデンサの一端を入力電圧印加端に導通させ、他端を接地 端に導通させる充電手段と;負電圧を出力する際、前記昇圧コンデンサの一端を前 記接地端に導通させ、他端を負電圧出力端に導通させる放電手段と;前記負電圧出 力端に接続された出力コンデンサと;を有して成り、前記負電圧出力端から負の電圧 出力を行うチャージポンプ回路であって、前記充電手段の一要素として前記昇圧コ ンデンサの他端と前記接地端との接続線路をオン zオフする電界効果トランジスタを 有して成り、かつ、前記電界効果トランジスタのバックゲートと前記接地端との間には 、前記昇圧コンデンサを充電する際、当該接続線路をオンとし、それ以外のときには
、当該接続線路をオフとする第 1スィッチが接続されて成ることを特徴とするチャージ ポンプ回路。
[5] 前記電界効果トランジスタのソース及びドレインのうち、前記昇圧コンデンサ側の一 端には、前記負電圧出力端から負の電圧出力を行う際、当該一端への接続線路を オフとし、それ以外のときには、当該一端への接続線路をオンとする第 2スィッチが接 続されて成ることを特徴とする請求項 4に記載のチャージポンプ回路。
[6] 液晶ディスプレイの駆動制御を行う LCDドライバ ICであって、前記液晶ディスプレ ィの駆動電圧を生成する手段として、請求項 1〜請求項 5のいずれかに記載のチヤ ージポンプ回路を備えて成ることを特徴とする LCDドライバ IC。
[7] 機器の表示手段である液晶ディスプレイと、前記液晶ディスプレイの駆動制御を行 う LCDドライバ ICと、を有して成る電子機器であって、前記 LCDドライバ ICとして、請 求項 6に記載の LCDドライバ ICを備えて成ることを特徴とする電子機器。
PCT/JP2006/324056 2005-12-08 2006-12-01 チャージポンプ回路、ｌｃｄドライバｉｃ、電子機器 WO2007066587A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/067,357 US7884665B2 (en) 2005-12-08 2006-12-01 Charge pump circuit, LCD driver IC, and electronic appliance

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2005-354689 2005-12-08
JP2005354708A JP4994652B2 (ja) 2005-12-08 2005-12-08 チャージポンプ回路、ｌｃｄドライバｉｃ、電子機器
JP2005-354708 2005-12-08
JP2005-354695 2005-12-08
JP2005354695A JP2007159352A (ja) 2005-12-08 2005-12-08 チャージポンプ回路、ｌｃｄドライバｉｃ、電子機器
JP2005354689A JP4974520B2 (ja) 2005-12-08 2005-12-08 チャージポンプ回路、ｌｃｄドライバｉｃ、電子機器

Publications (1)

Publication Number Publication Date
WO2007066587A1 true WO2007066587A1 (ja) 2007-06-14

Family

ID=38122733

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/324056 WO2007066587A1 (ja) 2005-12-08 2006-12-01 チャージポンプ回路、ｌｃｄドライバｉｃ、電子機器

Country Status (4)

Country Link
US (1) US7884665B2 (ja)
KR (1) KR20080036607A (ja)
TW (1) TW200726045A (ja)
WO (1) WO2007066587A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100909964B1 (ko) * 2007-05-14 2009-07-29 삼성전자주식회사 래치업을 방지하는 전압 발생기
US9362818B2 (en) * 2010-02-19 2016-06-07 Rf Micro Devices, Inc. High efficiency DC-DC converter
JP2012038818A (ja) * 2010-08-04 2012-02-23 Toshiba Corp 半導体装置
EP2424093B1 (en) * 2010-08-26 2014-06-11 ST-Ericsson SA Dual output charge pump generating two voltage values with two distinctive levels and control method thereof
JP5087670B2 (ja) * 2010-11-01 2012-12-05 株式会社東芝 電圧発生回路
TWI406502B (zh) * 2010-12-14 2013-08-21 Au Optronics Corp 具有自動線性溫度調整功能之閘極驅動電路
KR101773196B1 (ko) * 2010-12-29 2017-09-12 엘지디스플레이 주식회사 액정표시장치의 직류-직류 변환기
KR101745418B1 (ko) 2010-12-30 2017-06-12 엘지디스플레이 주식회사 전원 공급부 및 이를 포함하는 액정표시장치
US8436676B2 (en) * 2011-02-07 2013-05-07 Texas Instruments Incorporated Charge pump
KR20130086847A (ko) * 2012-01-26 2013-08-05 삼성전자주식회사 음의 전력을 이용하여 리키지 전력 소모를 줄이는 저전력 회로
EP2840694A1 (en) * 2013-08-20 2015-02-25 St Microelectronics S.A. Multiple level charge pump generating four voltages with four distinctive levels, and method for the same
US9584011B1 (en) * 2016-01-06 2017-02-28 Semiconductor Components Industries, Llc Capacitive coupled input transfer gates
KR102547951B1 (ko) * 2016-09-20 2023-06-26 삼성전자주식회사 재구성 가능한 양극성 출력 차지 펌프 회로 및 이를 포함하는 집적 회로
CN108540135B (zh) * 2018-04-24 2020-05-05 京东方科技集团股份有限公司 一种数模转换器及转换电路
US10541606B1 (en) * 2018-07-16 2020-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Serial-parallel switch negative charge pump
US11387789B2 (en) 2019-06-05 2022-07-12 Qorvo Us, Inc. Charge pump tracker circuitry
KR102168634B1 (ko) * 2019-12-03 2020-10-21 삼성전자주식회사 음의 전력을 이용하여 리키지 전력 소모를 줄이는 저전력 회로
US11563373B2 (en) * 2020-11-19 2023-01-24 Stmicroelectronics International N.V. Circuit and method for controlled discharge of a high (positive or negative) voltage charge pump

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06165482A (ja) * 1992-09-02 1994-06-10 Nec Corp 電圧変換回路及びそれに用いる多相クロック発生回路
JP2002291233A (ja) * 2001-03-29 2002-10-04 Nec Microsystems Ltd Ｌｃｄ駆動回路
JP2003348821A (ja) * 2002-05-27 2003-12-05 Ricoh Co Ltd 電源供給回路
JP2005312169A (ja) * 2004-04-21 2005-11-04 Rohm Co Ltd 電圧反転型チャージポンプ回路

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4636930A (en) * 1985-10-01 1987-01-13 Maxim Integrated Products, Inc. Integrated dual charge pump power supply and RS-232 transmitter/receiver
US4797899A (en) * 1986-12-15 1989-01-10 Maxim Integrated Products, Inc. Integrated dual charge pump power supply including power down feature and rs-232 transmitter/receiver
US4812961A (en) * 1987-05-15 1989-03-14 Linear Technology, Inc. Charge pump circuitry having low saturation voltage and current-limited switch
US5237209A (en) * 1992-03-02 1993-08-17 Analog Devices, Inc. Bipolar voltage doubler circuit
US5306954A (en) * 1992-06-04 1994-04-26 Sipex Corporation Charge pump with symmetrical +V and -V outputs
US5262934A (en) * 1992-06-23 1993-11-16 Analogic Corporation Bipolar voltage doubler circuit
JPH06216323A (ja) 1993-01-20 1994-08-05 Sony Corp 半導体集積回路装置
JP3292417B2 (ja) 1994-02-15 2002-06-17 三菱電機株式会社 半導体装置
JPH07322606A (ja) 1994-05-27 1995-12-08 Sony Corp 昇圧回路及びこれを用いた固体撮像装置
US5606491A (en) * 1995-06-05 1997-02-25 Analog Devices, Inc. Multiplying and inverting charge pump
US5859625A (en) * 1997-01-13 1999-01-12 Motorola, Inc. Display driver having a low power mode
JP3554497B2 (ja) 1998-12-08 2004-08-18 シャープ株式会社 チャージポンプ回路
US6853566B2 (en) 2002-04-18 2005-02-08 Ricoh Company, Ltd. Charge pump circuit and power supply circuit
JP4059077B2 (ja) 2002-12-26 2008-03-12 ソニー株式会社 チャージポンプ及びそれを用いたｐｌｌ回路
KR100524985B1 (ko) * 2003-08-26 2005-10-31 삼성전자주식회사 효율이 높은 부스팅 회로, 이를 구비하여 부하량에 따라자동적으로 부스팅을 결정하는 부스팅 파워 장치 및 그파워 부스팅 제어 방법
US7099166B2 (en) * 2003-08-26 2006-08-29 Samsung Electronics Co., Ltd. Voltage boosting circuit and method
TWI293828B (en) * 2005-04-28 2008-02-21 Novatek Microelectronics Corp Charge pump

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06165482A (ja) * 1992-09-02 1994-06-10 Nec Corp 電圧変換回路及びそれに用いる多相クロック発生回路
JP2002291233A (ja) * 2001-03-29 2002-10-04 Nec Microsystems Ltd Ｌｃｄ駆動回路
JP2003348821A (ja) * 2002-05-27 2003-12-05 Ricoh Co Ltd 電源供給回路
JP2005312169A (ja) * 2004-04-21 2005-11-04 Rohm Co Ltd 電圧反転型チャージポンプ回路

Also Published As

Publication number Publication date
US20100176872A1 (en) 2010-07-15
TW200726045A (en) 2007-07-01
US7884665B2 (en) 2011-02-08
KR20080036607A (ko) 2008-04-28

Similar Documents

Publication Publication Date Title
WO2007066587A1 (ja) チャージポンプ回路、ｌｃｄドライバｉｃ、電子機器
US7541859B2 (en) Charge pump circuit
US7405549B2 (en) Soft start circuit, power supply unit and electric equipment
JP4559643B2 (ja) ボルテージ・レギュレータ、スイッチング・レギュレータ、及びチャージ・ポンプ回路
KR100976021B1 (ko) 승압 회로를 갖는 전자 기기
US7116156B2 (en) Charge pump circuit
JP4895694B2 (ja) 電源回路
JP2008017596A (ja) 半導体集積回路
KR20110129816A (ko) 전원 회로, 집적 회로 장치, 고체 촬상 장치 및 전자 기기
US7071765B2 (en) Boost clock generation circuit and semiconductor device
JP4974520B2 (ja) チャージポンプ回路、ｌｃｄドライバｉｃ、電子機器
US7259611B2 (en) Step-up / step-down circuit
JP6031883B2 (ja) 半導体集積回路及び電源回路
US20070063762A1 (en) Semiconductor device with charge pump booster circuit
JPH11219147A (ja) 表示装置
US20050012542A1 (en) Power supply
US7893752B2 (en) Charge pump circuit with control circuitry
US10673326B2 (en) Semiconductor device including boosting circuit with plural pump circuits
US8159089B2 (en) Power supply circuit and semiconductor device for use therein
JP2003033006A (ja) チャージポンプ回路
US20100181979A1 (en) DC/DC converter circuit
JP4994652B2 (ja) チャージポンプ回路、ｌｃｄドライバｉｃ、電子機器
CN219287374U (zh) 升压电路及电子设备
JP2001245468A (ja) 昇圧回路
JP2007159352A (ja) チャージポンプ回路、ｌｃｄドライバｉｃ、電子機器

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680036097.5

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 12067357

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06823535

Country of ref document: EP

Kind code of ref document: A1