JP2002291233A - Ｌｃｄ駆動回路 - Google Patents
Ｌｃｄ駆動回路Info
- Publication number
- JP2002291233A JP2002291233A JP2001095820A JP2001095820A JP2002291233A JP 2002291233 A JP2002291233 A JP 2002291233A JP 2001095820 A JP2001095820 A JP 2001095820A JP 2001095820 A JP2001095820 A JP 2001095820A JP 2002291233 A JP2002291233 A JP 2002291233A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- level shifter
- vlc0
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】昇圧電圧が昇圧最大電圧（ＶＬＣ０ＭＡＸ）へ
到達するまでの時間を改善したＬＣＤ駆動回路を提供す
る 【解決手段】 昇圧動作開始前においては、３倍昇圧電
圧出力端子に接続した第２のコンデンサにレベルシフタ
動作電圧ＶＬＣ０’供給用レギュレータから、スイッチ
制御用レベルシフタ動作電圧として初期値をチャージ
し、昇圧動作許可信号を受けて、スイッチ制御用レベル
シフタ動作電圧のチャージを終了し、昇圧動作許可信号
により、レベルシフタ動作電圧ＶＬＣ０’を電源とする
スイッチ制御用レベルシフタがクロックを受けて、昇圧
用スイッチを動作させ、外部コンデンサを直列、並列に
切り換えて昇圧を行い、一定時間の間、電圧供給を継続
させた後、供給を停止するＬＣＤ駆動回路。
到達するまでの時間を改善したＬＣＤ駆動回路を提供す
る 【解決手段】 昇圧動作開始前においては、３倍昇圧電
圧出力端子に接続した第２のコンデンサにレベルシフタ
動作電圧ＶＬＣ０’供給用レギュレータから、スイッチ
制御用レベルシフタ動作電圧として初期値をチャージ
し、昇圧動作許可信号を受けて、スイッチ制御用レベル
シフタ動作電圧のチャージを終了し、昇圧動作許可信号
により、レベルシフタ動作電圧ＶＬＣ０’を電源とする
スイッチ制御用レベルシフタがクロックを受けて、昇圧
用スイッチを動作させ、外部コンデンサを直列、並列に
切り換えて昇圧を行い、一定時間の間、電圧供給を継続
させた後、供給を停止するＬＣＤ駆動回路。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＣＤ駆動回路に
関し、特に、昇圧型ＬＣＤ駆動回路ＬＣＤ回路に関す
る。
関し、特に、昇圧型ＬＣＤ駆動回路ＬＣＤ回路に関す
る。
【０００２】
【従来の技術】従来のＬＣＤ搭載製品において、ＬＣＤ
表示ＯＮの瞬間から実際にＬＣＤに表示されるまでに
は、誤表示対策として、また品質表示を保証するために
「表示待ち」時間が必要であった。それは、ＬＣＤ搭載
製品に使用されているＬＣＤ駆動回路の昇圧回路に依存
していた。
表示ＯＮの瞬間から実際にＬＣＤに表示されるまでに
は、誤表示対策として、また品質表示を保証するために
「表示待ち」時間が必要であった。それは、ＬＣＤ搭載
製品に使用されているＬＣＤ駆動回路の昇圧回路に依存
していた。
【０００３】すなわち、昇圧回路内のレベルシフタ動作
電圧（ＶＬＣ０’）として電源電圧（ＶＤＤ）を供給し
ていたため、電源電圧ＶＤＤが所定昇圧最大電圧（ＶＬ
Ｃ０ＭＡＸ）よりも高い場合に、所定昇圧最大電圧出力
端子（ＶＬＣ０）の電圧レベルが昇圧最大電圧（ＶＬＣ
０ＭＡＸ）へ到達するまでに時間を要していたためであ
る。
電圧（ＶＬＣ０’）として電源電圧（ＶＤＤ）を供給し
ていたため、電源電圧ＶＤＤが所定昇圧最大電圧（ＶＬ
Ｃ０ＭＡＸ）よりも高い場合に、所定昇圧最大電圧出力
端子（ＶＬＣ０）の電圧レベルが昇圧最大電圧（ＶＬＣ
０ＭＡＸ）へ到達するまでに時間を要していたためであ
る。
【０００４】この、到達時間（昇圧時間）を要するとい
う原因は、昇圧回路の構成に深く関与している。
う原因は、昇圧回路の構成に深く関与している。
【０００５】図３は、従来の昇圧回路の構成図である。
この昇圧回路の昇圧の基本的な動作としては、複数の外
部コンデンサ（１１、１２、１３、１４）を用い、更に
特定のコンデンサ（１１、１４）に基準電圧を与え、各
々のコンデンサ（１１、１２、１３、１４）を直列また
は並列に接続させる。上述の直列又は並列に接続すると
いう動作を行うにあたり、デバイスでは昇圧スイッチ用
クロック（ＰＷＣＫ）で制御するトランジスタスイッチ
を使用しており、そこで使用するゲート信号の電圧レベ
ルを供給するレベルシフタの動作電圧として、昇圧最大
電圧（ＶＬＣ０ＭＡＸ）〜ＧＮＤレベルを使用する。
この昇圧回路の昇圧の基本的な動作としては、複数の外
部コンデンサ（１１、１２、１３、１４）を用い、更に
特定のコンデンサ（１１、１４）に基準電圧を与え、各
々のコンデンサ（１１、１２、１３、１４）を直列また
は並列に接続させる。上述の直列又は並列に接続すると
いう動作を行うにあたり、デバイスでは昇圧スイッチ用
クロック（ＰＷＣＫ）で制御するトランジスタスイッチ
を使用しており、そこで使用するゲート信号の電圧レベ
ルを供給するレベルシフタの動作電圧として、昇圧最大
電圧（ＶＬＣ０ＭＡＸ）〜ＧＮＤレベルを使用する。
【０００６】しかしながら、昇圧動作開始直後において
は、昇圧最大電圧（ＶＬＣ０ＭＡＸ）が得られておら
ず、この為、ＶＬＣ０への初期値（ＶＬＣ０’）として
電源電圧ＶＤＤを与えており、昇圧動作許可（ＶＡＯ
Ｎ）と同時にＶＬＣ０への電源電圧ＶＤＤの供給は停止
する。
は、昇圧最大電圧（ＶＬＣ０ＭＡＸ）が得られておら
ず、この為、ＶＬＣ０への初期値（ＶＬＣ０’）として
電源電圧ＶＤＤを与えており、昇圧動作許可（ＶＡＯ
Ｎ）と同時にＶＬＣ０への電源電圧ＶＤＤの供給は停止
する。
【０００７】ここで、電源電圧ＶＤＤ＞昇圧最大電圧
（ＶＬＣ０ＭＡＸ）の関係の場合に、昇圧動作開始後、
ＶＬＣ０の電荷は、端子ＣＡＰＨおよび端子ＣＡＰＬに
接続する外部コンデンサ（１１）を介してＶＬＣ２のア
ンプゲイン調整用分圧抵抗を通りＧＮＤへ逃がす（降
圧）形となる。
（ＶＬＣ０ＭＡＸ）の関係の場合に、昇圧動作開始後、
ＶＬＣ０の電荷は、端子ＣＡＰＨおよび端子ＣＡＰＬに
接続する外部コンデンサ（１１）を介してＶＬＣ２のア
ンプゲイン調整用分圧抵抗を通りＧＮＤへ逃がす（降
圧）形となる。
【０００８】
【発明が解決しようとする課題】しかしながら、電源電
圧ＶＤＤ＞昇圧最大電圧（ＶＬＣ０ＭＡＸ）の関係の場
合に、昇圧動作開始後、ＶＬＣ０の電荷は、端子ＣＡＰ
Ｈおよび端子ＣＡＰＬに接続する外部コンデンサ（１
１）を介してＶＬＣ２のアンプゲイン調整用分圧抵抗を
通りＧＮＤへ逃がす（降圧）形となるのは上述したとお
りである。そして、上記抵抗は低消費電流化の為、一般
的には高抵抗となっており、容易には電荷をＧＮＤに対
し逃がすことが出来ず、電圧レベルが昇圧最大電圧（Ｖ
ＬＣ０ＭＡＸ）へ到達するまでに時間を要していた問題
があった。
圧ＶＤＤ＞昇圧最大電圧（ＶＬＣ０ＭＡＸ）の関係の場
合に、昇圧動作開始後、ＶＬＣ０の電荷は、端子ＣＡＰ
Ｈおよび端子ＣＡＰＬに接続する外部コンデンサ（１
１）を介してＶＬＣ２のアンプゲイン調整用分圧抵抗を
通りＧＮＤへ逃がす（降圧）形となるのは上述したとお
りである。そして、上記抵抗は低消費電流化の為、一般
的には高抵抗となっており、容易には電荷をＧＮＤに対
し逃がすことが出来ず、電圧レベルが昇圧最大電圧（Ｖ
ＬＣ０ＭＡＸ）へ到達するまでに時間を要していた問題
があった。
【０００９】
【課題を解決するための手段】本発明のＬＣＤ駆動回路
は、昇圧用スイッチと、スイッチ制御用レベルシフタ
と、基準電圧発生用レギュレータと、レベルシフタ動作
電圧ＶＬＣ０’供給用レギュレータと、昇圧スイッチ用
クロックＰＷＣＫを受けるクロックカウンタと、第１の
コンデンサを接続するＣＡＰＨ端子およびＣＡＰＬ端子
と、第２のコンデンサを接続する３倍昇圧電圧出力端子
と、第２のコンデンサを接続する２倍昇圧電圧出力端子
と、第４のコンデンサを接続する基準電圧出力端子とを
備え、昇圧動作開始前においては、前記３倍昇圧電圧出
力端子に接続した前記第２のコンデンサに前記レベルシ
フタ動作電圧ＶＬＣ０’供給用レギュレータから、前記
スイッチ制御用レベルシフタ動作電圧として初期値をチ
ャージし、前記クロックカウンタの出力信号を受けて、
前記スイッチ制御用レベルシフタ動作電圧のチャージを
終了し、昇圧動作許可信号により、前記レベルシフタ動
作電圧ＶＬＣ０’を電源とする前記スイッチ制御用レベ
ルシフタが前記クロックＰＷＣＫを受けて、前記昇圧用
スイッチを動作させ、外部コンデンサを直列、並列に切
り換えて昇圧を行い、一定時間の間、電圧供給を継続さ
せた後、供給を停止する構成である。
は、昇圧用スイッチと、スイッチ制御用レベルシフタ
と、基準電圧発生用レギュレータと、レベルシフタ動作
電圧ＶＬＣ０’供給用レギュレータと、昇圧スイッチ用
クロックＰＷＣＫを受けるクロックカウンタと、第１の
コンデンサを接続するＣＡＰＨ端子およびＣＡＰＬ端子
と、第２のコンデンサを接続する３倍昇圧電圧出力端子
と、第２のコンデンサを接続する２倍昇圧電圧出力端子
と、第４のコンデンサを接続する基準電圧出力端子とを
備え、昇圧動作開始前においては、前記３倍昇圧電圧出
力端子に接続した前記第２のコンデンサに前記レベルシ
フタ動作電圧ＶＬＣ０’供給用レギュレータから、前記
スイッチ制御用レベルシフタ動作電圧として初期値をチ
ャージし、前記クロックカウンタの出力信号を受けて、
前記スイッチ制御用レベルシフタ動作電圧のチャージを
終了し、昇圧動作許可信号により、前記レベルシフタ動
作電圧ＶＬＣ０’を電源とする前記スイッチ制御用レベ
ルシフタが前記クロックＰＷＣＫを受けて、前記昇圧用
スイッチを動作させ、外部コンデンサを直列、並列に切
り換えて昇圧を行い、一定時間の間、電圧供給を継続さ
せた後、供給を停止する構成である。
【００１０】また、本発明のＬＣＤ駆動回路の前記一定
時間は、前記基準電圧出力端子、前記２倍昇圧電圧出力
端子、ＣＡＰＨ端子およびＣＡＰＬ端子の電圧レベル
が、各々の時定数に対応して、十分な時間を経た後、所
定電圧に達する時間である構成である。
時間は、前記基準電圧出力端子、前記２倍昇圧電圧出力
端子、ＣＡＰＨ端子およびＣＡＰＬ端子の電圧レベル
が、各々の時定数に対応して、十分な時間を経た後、所
定電圧に達する時間である構成である。
【００１１】さらに、本発明のＬＣＤ駆動回路は、前記
昇圧開始前の状態では、前記レベルシフタ動作電圧ＶＬ
Ｃ０’を前記第２のコンデンサにチャージし、前記昇圧
動作許可信号により基準電圧供給用レギュレータが動作
し、前記第１のコンデンサおよび第４のコンデンサのそ
れぞれに基準電圧がチャージされ、クロックＰＷＣＫを
受けて前記スイッチ制御用レベルシフタおよび前記昇圧
用スイッチが動作し、このスイッチの動作により、前記
第１のコンデンサと前記第４のコンデンサとを直列に接
続し、前記第１のコンデンサに蓄積されている電荷と前
記第４のコンデンサに蓄積されている電荷の和の電荷を
前記第３のコンデンサへ供給し、前記クロックＰＷＣＫ
を受けて、前記第１のコンデンサと前記第３のコンデン
サとを直列に接続し、前記第１のコンデンサに蓄積され
ている電荷と前記第３のコンデンサに蓄積されている電
荷の和の電荷を前記第２のコンデンサへ供給する構成と
することもできる。
昇圧開始前の状態では、前記レベルシフタ動作電圧ＶＬ
Ｃ０’を前記第２のコンデンサにチャージし、前記昇圧
動作許可信号により基準電圧供給用レギュレータが動作
し、前記第１のコンデンサおよび第４のコンデンサのそ
れぞれに基準電圧がチャージされ、クロックＰＷＣＫを
受けて前記スイッチ制御用レベルシフタおよび前記昇圧
用スイッチが動作し、このスイッチの動作により、前記
第１のコンデンサと前記第４のコンデンサとを直列に接
続し、前記第１のコンデンサに蓄積されている電荷と前
記第４のコンデンサに蓄積されている電荷の和の電荷を
前記第３のコンデンサへ供給し、前記クロックＰＷＣＫ
を受けて、前記第１のコンデンサと前記第３のコンデン
サとを直列に接続し、前記第１のコンデンサに蓄積され
ている電荷と前記第３のコンデンサに蓄積されている電
荷の和の電荷を前記第２のコンデンサへ供給する構成と
することもできる。
【００１２】
【発明の実施の形態】本発明によるＬＣＤ駆動回路は、
昇圧型ＬＣＤ回路において、レベルシフタ動作電圧ＶＬ
Ｃ０’の供給源として、昇圧最大電圧（ＶＬＣ０ＭＡ
Ｘ）より低い電圧を発生する電圧源を用いれば、電源電
圧ＶＤＤが昇圧最大電圧（ＶＬＣ０ＭＡＸ）より大きく
ても、降圧の必要がなく、昇圧のみで対応できので、端
子ＶＬＣ０の電圧レベルが昇圧最大電圧（ＶＬＣ０ＭＡ
Ｘ）へ到達するまでの時間が大幅に改善される。
昇圧型ＬＣＤ回路において、レベルシフタ動作電圧ＶＬ
Ｃ０’の供給源として、昇圧最大電圧（ＶＬＣ０ＭＡ
Ｘ）より低い電圧を発生する電圧源を用いれば、電源電
圧ＶＤＤが昇圧最大電圧（ＶＬＣ０ＭＡＸ）より大きく
ても、降圧の必要がなく、昇圧のみで対応できので、端
子ＶＬＣ０の電圧レベルが昇圧最大電圧（ＶＬＣ０ＭＡ
Ｘ）へ到達するまでの時間が大幅に改善される。
【００１３】この事象を踏まえて、本発明は、昇圧型Ｌ
ＣＤ回路においてレベルシフタ動作電圧ＶＬＣ０’の供
給源として、昇圧最大電圧（ＶＬＣ０ＭＡＸ）よりも低
い電圧を発生する電圧源を用いる場合に、その電圧及び
電圧供給時間が制御できることを特徴としている。
ＣＤ回路においてレベルシフタ動作電圧ＶＬＣ０’の供
給源として、昇圧最大電圧（ＶＬＣ０ＭＡＸ）よりも低
い電圧を発生する電圧源を用いる場合に、その電圧及び
電圧供給時間が制御できることを特徴としている。
【００１４】次に、図面を参照して、本発明の実施の形
態を詳細に説明する。
態を詳細に説明する。
【００１５】図１に、本発明の第１の実施の形態の昇圧
型のＬＣＤ駆動回路を示す。
型のＬＣＤ駆動回路を示す。
【００１６】図１を参照すると、本発明によるＬＣＤ駆
動回路は、昇圧用スイッチ１と、スイッチ制御用レベル
シフタ２と、基準電圧供給用レギュレータ３と、レベル
シフタ動作電圧ＶＬＣ０’供給用レギュレータ４と、ク
ロックカウンタ５と、基準電圧の３倍昇圧電圧（基準電
圧×３）（＝所定昇圧最大電圧）出力端子ＶＬＣ０と、
基準電圧の２倍昇圧電圧（基準電圧×２倍）出力端子Ｖ
ＬＣ１と、基準電圧出力端子ＶＬＣ２と、外部コンデン
サ１１の端子ＣＡＰＨおよび端子ＣＡＰＬ端子と、昇圧
スイッチ用クロックＰＷＣＫを備える。
動回路は、昇圧用スイッチ１と、スイッチ制御用レベル
シフタ２と、基準電圧供給用レギュレータ３と、レベル
シフタ動作電圧ＶＬＣ０’供給用レギュレータ４と、ク
ロックカウンタ５と、基準電圧の３倍昇圧電圧（基準電
圧×３）（＝所定昇圧最大電圧）出力端子ＶＬＣ０と、
基準電圧の２倍昇圧電圧（基準電圧×２倍）出力端子Ｖ
ＬＣ１と、基準電圧出力端子ＶＬＣ２と、外部コンデン
サ１１の端子ＣＡＰＨおよび端子ＣＡＰＬ端子と、昇圧
スイッチ用クロックＰＷＣＫを備える。
【００１７】レベルシフタ動作電圧ＶＬＣ０’の供給時
間（ｔ）による依存性は、式４で表される。
間（ｔ）による依存性は、式４で表される。
【００１８】この構成による回路は、昇圧開始前におい
ては、端子ＶＬＣ０に接続された外部コンデンサ（１
２）にレベルシフタ動作電圧ＶＬＣ０’供給用レギュレ
ータ４から、スイッチ制御用レベルシフタ２の動作電圧
として初期値をチャージし、昇圧動作許可（ＶＡＯＮ）
を受けて、昇圧用スイッチを切り替え昇圧を行い、安定
して昇圧動作できるように一定時間電圧供給を継続させ
た後、供給を停止するという動作を実行する。
ては、端子ＶＬＣ０に接続された外部コンデンサ（１
２）にレベルシフタ動作電圧ＶＬＣ０’供給用レギュレ
ータ４から、スイッチ制御用レベルシフタ２の動作電圧
として初期値をチャージし、昇圧動作許可（ＶＡＯＮ）
を受けて、昇圧用スイッチを切り替え昇圧を行い、安定
して昇圧動作できるように一定時間電圧供給を継続させ
た後、供給を停止するという動作を実行する。
【００１９】昇圧動作許可（ＶＡＯＮ）後、レベルシフ
タ動作電圧ＶＬＣ０’を電源とするスイッチ制御用レベ
ルシフタ２がＰＷＣＫを受けて、昇圧用スイッチ１を動
作させ、外部コンデンサを直列、並列に接続させて昇圧
電圧を得る。
タ動作電圧ＶＬＣ０’を電源とするスイッチ制御用レベ
ルシフタ２がＰＷＣＫを受けて、昇圧用スイッチ１を動
作させ、外部コンデンサを直列、並列に接続させて昇圧
電圧を得る。
【００２０】この時、レベルシフタ動作電圧ＶＬＣ０’
は、昇圧開始前においては、端子ＶＬＣ０に接続された
外部コンデンサ（１２）は、レベルシフタ動作電圧ＶＬ
Ｃ０’供給用レギュレータ４からチャージされ、昇圧動
作許可（ＶＡＯＮ）後、一定時間レベルシフタ動作電圧
ＶＬＣ０’の供給を継続し、その後停止する。
は、昇圧開始前においては、端子ＶＬＣ０に接続された
外部コンデンサ（１２）は、レベルシフタ動作電圧ＶＬ
Ｃ０’供給用レギュレータ４からチャージされ、昇圧動
作許可（ＶＡＯＮ）後、一定時間レベルシフタ動作電圧
ＶＬＣ０’の供給を継続し、その後停止する。
【００２１】ここで、「一定時間」とは、端子ＶＬＣ
２、端子ＶＬＣ１、端子ＣＡＰＨおよび端子ＣＡＰＬの
電圧レベルが各々の時定数に対応して、十分な時間を経
た後、所定電圧に達する時間である。
２、端子ＶＬＣ１、端子ＣＡＰＨおよび端子ＣＡＰＬの
電圧レベルが各々の時定数に対応して、十分な時間を経
た後、所定電圧に達する時間である。
【００２２】この時間を図８に示す。図８は、ＶＬＣ０
の電圧レベルを示しており、上述の一定時間とはレベル
シフタ動作電圧ＶＬＣ０’とＶＬＣ０の電圧レベル昇圧
カーブとの交点ｔ１として求められる。
の電圧レベルを示しており、上述の一定時間とはレベル
シフタ動作電圧ＶＬＣ０’とＶＬＣ０の電圧レベル昇圧
カーブとの交点ｔ１として求められる。
【００２３】レベルシフタ動作電圧ＶＬＣ０’及びレベ
ルシフタ動作電圧ＶＬＣ０’供給時間について、図４乃
至図７を参照して説明する。レベルシフタ動作電圧ＶＬ
Ｃ０’の電圧としては、スイッチ制御用レベルシフタ２
の最低動作電圧以上あればよいので、スイッチ制御用レ
ベルシフタ２のＰｃｈトランジスタをＯＮ／ＯＦＦでき
る電圧、すなわちＰｃｈトランジスタのしきい値電圧｜
ＶＴＰ｜以上となるような電圧源を設定する。
ルシフタ動作電圧ＶＬＣ０’供給時間について、図４乃
至図７を参照して説明する。レベルシフタ動作電圧ＶＬ
Ｃ０’の電圧としては、スイッチ制御用レベルシフタ２
の最低動作電圧以上あればよいので、スイッチ制御用レ
ベルシフタ２のＰｃｈトランジスタをＯＮ／ＯＦＦでき
る電圧、すなわちＰｃｈトランジスタのしきい値電圧｜
ＶＴＰ｜以上となるような電圧源を設定する。
【００２４】レベルシフタ動作電圧ＶＬＣ０’供給時間
に関しては、昇圧動作を順に、式１乃至式４に示してい
る。また、図２は昇圧回路の動作概略図を示している。
に関しては、昇圧動作を順に、式１乃至式４に示してい
る。また、図２は昇圧回路の動作概略図を示している。
【００２５】先ず、図２の昇圧動作順序１（Ｓ１）にお
いて、端子ＶＬＣ２は、式１のようになる（図４参
照）。 ＶＬＣ２（ｔ）＝｛１−ｅｘｐ｛−ｔ／（Ｃ・Ｒ）｝｝・Ｖ０・・・１ Ｒ：保護抵抗、Ｃ：外部容量、Ｖ０：レギュレータアン
プ出力電圧また、端子ＣＡＰＨは、図５に示すように、
式２−１、式２−２および式２−３のそれぞれで表すこ
とが出来る。 ＣＡＰＨ／Ｌ（ｔ）＝｛１−ｅｘｐ｛−ｔ／（Ｃ・（２Ｒ＋ＲＯＮＨ＋ＲＯＮＬ ））｝｝・Ｖ０・・・２−１ Ｒ：保護抵抗、Ｃ：外部容量、Ｖ０：レギュレータアン
プ出力電圧 ＲＯＮＨ：ＮｃｈトランスファーＯＮ抵抗ＣＡＰＨ側 ＲＯＮＬ：ＮｃｈトランスファーＯＮ抵抗ＣＡＰＬ側 ＲＯＮＨ＝ＲＯＮＬ＝１／（βｎ（ＶＧＳ−ＶＴＮ））・・・２−２ ＶＧＳ：トランジスタ・ゲートソース間電圧 ＶＴＮ：トランジスタ・しきい値電圧 βｎ＝μ・（Ｗ／Ｌ）・（Ｅｏｘ／Ｔｏｘ）・・・２−３ μ：電子の移動度、Ｗ：チャネル幅、Ｌ：チャネル長、
Ｅｏｘ：ゲート酸化膜の誘電率、Ｔｏｘ：ゲート酸化膜
厚 次に、図２の昇圧動作順序２（Ｓ２）に遷移し、端子Ｖ
ＬＣ１は、図６の状態となり、電圧は式３と表される。 ＶＬＣ１（ｔ）＝｛１−ｅｘｐ｛−ｔ／（Ｃ・（Ｒ＋ＲＯＮＮ１・ＲＯＮＰ１／ （ＲＯＮＮ１＋ＲＯＮＰ１）））｝｝・Ｖ０・・・３ Ｒ：保護抵抗、Ｃ：外部容量、Ｖ０：ＶＬＣ２（ｔ）＋
ＣＡＰＨ／Ｌ（ｔ） ＲＯＮＨ：ＮｃｈトランスファーＯＮ抵抗ＣＡＰＨ側 ＲＯＮＬ：ＮｃｈトランスファーＯＮ抵抗ＣＡＰＬ側 次に、図２の昇圧動作順序３（Ｓ３）に遷移し、端子Ｖ
ＬＣ０は、図７の状態となり、電圧は式４と表される。 ＶＬＣ０（ｔ）＝｛１−ｅｘｐ｛−ｔ／（Ｃ・（Ｒ＋ＲＯＮＰ０））｝｝・Ｖ０ ・・・４ Ｒ：保護抵抗、Ｃ：外部容量、Ｖ０：ＶＬＣ１（ｔ）＋
ＣＡＰＨ／Ｌ（ｔ） ＲＯＮＰ０：ＰｃｈトランスファーＯＮ抵抗ＶＬＣ０側 したがって、式４において、ＶＬＣ０（ｔ）＝ＶＬＣ
０’とし、時刻ｔについて解けば、図８におけるレベル
シフタ動作電圧ＶＬＣ０’とＶＬＣ０の電圧レベル昇圧
カーブとの交点ｔ１、すなわち、レベルシフタ動作電圧
ＶＬＣ０’の供給時間が求められる。
いて、端子ＶＬＣ２は、式１のようになる（図４参
照）。 ＶＬＣ２（ｔ）＝｛１−ｅｘｐ｛−ｔ／（Ｃ・Ｒ）｝｝・Ｖ０・・・１ Ｒ：保護抵抗、Ｃ：外部容量、Ｖ０：レギュレータアン
プ出力電圧また、端子ＣＡＰＨは、図５に示すように、
式２−１、式２−２および式２−３のそれぞれで表すこ
とが出来る。 ＣＡＰＨ／Ｌ（ｔ）＝｛１−ｅｘｐ｛−ｔ／（Ｃ・（２Ｒ＋ＲＯＮＨ＋ＲＯＮＬ ））｝｝・Ｖ０・・・２−１ Ｒ：保護抵抗、Ｃ：外部容量、Ｖ０：レギュレータアン
プ出力電圧 ＲＯＮＨ：ＮｃｈトランスファーＯＮ抵抗ＣＡＰＨ側 ＲＯＮＬ：ＮｃｈトランスファーＯＮ抵抗ＣＡＰＬ側 ＲＯＮＨ＝ＲＯＮＬ＝１／（βｎ（ＶＧＳ−ＶＴＮ））・・・２−２ ＶＧＳ：トランジスタ・ゲートソース間電圧 ＶＴＮ：トランジスタ・しきい値電圧 βｎ＝μ・（Ｗ／Ｌ）・（Ｅｏｘ／Ｔｏｘ）・・・２−３ μ：電子の移動度、Ｗ：チャネル幅、Ｌ：チャネル長、
Ｅｏｘ：ゲート酸化膜の誘電率、Ｔｏｘ：ゲート酸化膜
厚 次に、図２の昇圧動作順序２（Ｓ２）に遷移し、端子Ｖ
ＬＣ１は、図６の状態となり、電圧は式３と表される。 ＶＬＣ１（ｔ）＝｛１−ｅｘｐ｛−ｔ／（Ｃ・（Ｒ＋ＲＯＮＮ１・ＲＯＮＰ１／ （ＲＯＮＮ１＋ＲＯＮＰ１）））｝｝・Ｖ０・・・３ Ｒ：保護抵抗、Ｃ：外部容量、Ｖ０：ＶＬＣ２（ｔ）＋
ＣＡＰＨ／Ｌ（ｔ） ＲＯＮＨ：ＮｃｈトランスファーＯＮ抵抗ＣＡＰＨ側 ＲＯＮＬ：ＮｃｈトランスファーＯＮ抵抗ＣＡＰＬ側 次に、図２の昇圧動作順序３（Ｓ３）に遷移し、端子Ｖ
ＬＣ０は、図７の状態となり、電圧は式４と表される。 ＶＬＣ０（ｔ）＝｛１−ｅｘｐ｛−ｔ／（Ｃ・（Ｒ＋ＲＯＮＰ０））｝｝・Ｖ０ ・・・４ Ｒ：保護抵抗、Ｃ：外部容量、Ｖ０：ＶＬＣ１（ｔ）＋
ＣＡＰＨ／Ｌ（ｔ） ＲＯＮＰ０：ＰｃｈトランスファーＯＮ抵抗ＶＬＣ０側 したがって、式４において、ＶＬＣ０（ｔ）＝ＶＬＣ
０’とし、時刻ｔについて解けば、図８におけるレベル
シフタ動作電圧ＶＬＣ０’とＶＬＣ０の電圧レベル昇圧
カーブとの交点ｔ１、すなわち、レベルシフタ動作電圧
ＶＬＣ０’の供給時間が求められる。
【００２６】ここで、ΔＱＬＳをスイッチ制御用レベル
シフタ２で消費される電荷、ΔＱＶＬＣ０を端子ＶＬＣ
１と端子ＣＡＰＨ端子および端子ＣＡＰＬにより、端子
ＶＬＣ０へ供給される電荷、ΔＶを容量の両端にかかる
電圧と定義すると、ΔＱＶＬＣ０＝Ｃ・ΔＶとなる。
シフタ２で消費される電荷、ΔＱＶＬＣ０を端子ＶＬＣ
１と端子ＣＡＰＨ端子および端子ＣＡＰＬにより、端子
ＶＬＣ０へ供給される電荷、ΔＶを容量の両端にかかる
電圧と定義すると、ΔＱＶＬＣ０＝Ｃ・ΔＶとなる。
【００２７】Ｃは外部容量で、一般的な製品においては
［μＦ］のオーダーで、ΔＱＬＳ＝ＣＬＳ・ΔＶであ
る。
［μＦ］のオーダーで、ΔＱＬＳ＝ＣＬＳ・ΔＶであ
る。
【００２８】また、ＣＬＳはスイッチ制御用レベルシフ
タ２の容量負荷で、一般的には［ｐＦ］のオーダーであ
る。すなわち、供給能力に１０倍から６倍の差があり、
先ほどの交点以降の時間領域においては、常にΔＱＶＬ
Ｃ０＞ΔＱＬＳの関係式が成立する。
タ２の容量負荷で、一般的には［ｐＦ］のオーダーであ
る。すなわち、供給能力に１０倍から６倍の差があり、
先ほどの交点以降の時間領域においては、常にΔＱＶＬ
Ｃ０＞ΔＱＬＳの関係式が成立する。
【００２９】従って、時刻ｔ１でレベルシフタ動作電圧
ＶＬＣ０’の供給を停止させても、スイッチ制御用レベ
ルシフタ２で消費される電荷より昇圧により供給される
電荷が上回り、レベルシフタの最低動作電圧以上を確保
できるので、端子ＶＬＣ０は昇圧されていく。よって、
この時刻においてカウンタによりレベルシフタ動作電圧
ＶＬＣ０’の供給を停止させる。
ＶＬＣ０’の供給を停止させても、スイッチ制御用レベ
ルシフタ２で消費される電荷より昇圧により供給される
電荷が上回り、レベルシフタの最低動作電圧以上を確保
できるので、端子ＶＬＣ０は昇圧されていく。よって、
この時刻においてカウンタによりレベルシフタ動作電圧
ＶＬＣ０’の供給を停止させる。
【００３０】次に、図２を参照して、本発明の第１の実
施の形態の昇圧型のＬＣＤ駆動回路の動作を説明する。
施の形態の昇圧型のＬＣＤ駆動回路の動作を説明する。
【００３１】図２に示す昇圧回路の動作概略図におい
て、昇圧開始前の状態では、レベルシフタ動作電圧ＶＬ
Ｃ０’として、図１に示す端子ＶＬＣ０の外部コンデン
サ（１２）にチャージし、昇圧動作許可（ＶＡＯＮ）に
より基準電圧供給用レギュレータ３が動作し、端子ＣＡ
ＰＨおよび端子ＣＡＰＬに接続された外部コンデンサ
（１１）並びに端子ＶＬＣ２に接続された外部コンデン
サ（１４）のそれぞれに基準電圧がチャージされ、クロ
ックＰＷＣＫを受けて、スイッチ制御用レベルシフタ
２、昇圧用スイッチ１が動作する。
て、昇圧開始前の状態では、レベルシフタ動作電圧ＶＬ
Ｃ０’として、図１に示す端子ＶＬＣ０の外部コンデン
サ（１２）にチャージし、昇圧動作許可（ＶＡＯＮ）に
より基準電圧供給用レギュレータ３が動作し、端子ＣＡ
ＰＨおよび端子ＣＡＰＬに接続された外部コンデンサ
（１１）並びに端子ＶＬＣ２に接続された外部コンデン
サ（１４）のそれぞれに基準電圧がチャージされ、クロ
ックＰＷＣＫを受けて、スイッチ制御用レベルシフタ
２、昇圧用スイッチ１が動作する。
【００３２】スイッチの動作により、図２に示すの昇圧
動作順序１（Ｓ１）から昇圧動作順序２（Ｓ２）へと状
態が遷移し、端子ＣＡＰＨおよび端子ＣＡＰＬに接続さ
れたコンデンサ（１１）と端子ＶＬＣ２に接続されたコ
ンデンサ（１４）を直列に接続し、コンデンサ（１１）
に蓄積されている電荷とコンデンサ（１４）に蓄積され
ている電荷の和の電荷をコンデンサ（１３）へ供給す
る。
動作順序１（Ｓ１）から昇圧動作順序２（Ｓ２）へと状
態が遷移し、端子ＣＡＰＨおよび端子ＣＡＰＬに接続さ
れたコンデンサ（１１）と端子ＶＬＣ２に接続されたコ
ンデンサ（１４）を直列に接続し、コンデンサ（１１）
に蓄積されている電荷とコンデンサ（１４）に蓄積され
ている電荷の和の電荷をコンデンサ（１３）へ供給す
る。
【００３３】次に、クロックＰＷＣＫを受けて、上述の
動作と同様にスイッチングし、昇圧動作順序２（Ｓ２）
から昇圧動作順序３（Ｓ３）へと状態が遷移し、同様
に、端子ＣＡＰＨおよび端子ＣＡＰＬに接続されたコン
デンサ（１１）と端子ＶＬＣ１に接続されたコンデンサ
（１３）を直列に接続し、コンデンサ（１１）に蓄積さ
れている電荷とコンデンサ（１３）に蓄積されている電
荷の和の電荷をコンデンサ（１２）へ供給する。
動作と同様にスイッチングし、昇圧動作順序２（Ｓ２）
から昇圧動作順序３（Ｓ３）へと状態が遷移し、同様
に、端子ＣＡＰＨおよび端子ＣＡＰＬに接続されたコン
デンサ（１１）と端子ＶＬＣ１に接続されたコンデンサ
（１３）を直列に接続し、コンデンサ（１１）に蓄積さ
れている電荷とコンデンサ（１３）に蓄積されている電
荷の和の電荷をコンデンサ（１２）へ供給する。
【００３４】その後、昇圧動作順序３（Ｓ３）から昇圧
動作順序１（Ｓ１）へと状態が遷移し、この状態遷移を
繰り返しながら、式４においてＶＬＣ０（ｔ）＝ＶＬＣ
０’となる時刻までは、昇圧動作を安定させる為に電圧
供給を継続し、その後カウンタにより供給を停止させ、
端子ＶＬＣ０に３倍昇圧電圧を、端子ＶＬＣ１に２倍昇
圧電圧を得る。
動作順序１（Ｓ１）へと状態が遷移し、この状態遷移を
繰り返しながら、式４においてＶＬＣ０（ｔ）＝ＶＬＣ
０’となる時刻までは、昇圧動作を安定させる為に電圧
供給を継続し、その後カウンタにより供給を停止させ、
端子ＶＬＣ０に３倍昇圧電圧を、端子ＶＬＣ１に２倍昇
圧電圧を得る。
【００３５】すなわち、レベルシフタ動作電圧ＶＬＣ
０’として昇圧最大電圧（ＶＬＣ０ＭＡＸ）より低い電
圧を与えた場合において、電源電圧ＶＤＤ＞昇圧最大電
圧（ＶＬＣ０ＭＡＸ）の場合においても昇圧時間が短縮
され、また安定して昇圧動作を保証できるという効果が
得られる。
０’として昇圧最大電圧（ＶＬＣ０ＭＡＸ）より低い電
圧を与えた場合において、電源電圧ＶＤＤ＞昇圧最大電
圧（ＶＬＣ０ＭＡＸ）の場合においても昇圧時間が短縮
され、また安定して昇圧動作を保証できるという効果が
得られる。
【００３６】次に、本発明の第２の実施の形態の昇圧型
のＬＣＤ駆動回路について図面を参照して説明する。
のＬＣＤ駆動回路について図面を参照して説明する。
【００３７】本発明の第２の実施の形態の昇圧型のＬＣ
Ｄ駆動回路は、図９に示すように、本発明の第１の実施
の形態の昇圧型のＬＣＤ駆動回路おいてカウンタによる
供給停止部を削除している。
Ｄ駆動回路は、図９に示すように、本発明の第１の実施
の形態の昇圧型のＬＣＤ駆動回路おいてカウンタによる
供給停止部を削除している。
【００３８】レベルシフタ動作電圧ＶＬＣ０’供給用レ
ギュレータは、出力レベルを一定に保つようにフィード
バックがかけられているので、端子ＶＬＣ０の電圧レベ
ルが昇圧によりレベルシフタ動作電圧ＶＬＣ０’（レギ
ュレータ出力）を上回れば供給は停止する。第１の実施
例と比較して、半導体集積回路のチップ占有面積を小さ
くできる効果がある。
ギュレータは、出力レベルを一定に保つようにフィード
バックがかけられているので、端子ＶＬＣ０の電圧レベ
ルが昇圧によりレベルシフタ動作電圧ＶＬＣ０’（レギ
ュレータ出力）を上回れば供給は停止する。第１の実施
例と比較して、半導体集積回路のチップ占有面積を小さ
くできる効果がある。
【００３９】次に、本発明の第３の実施の形態の昇圧型
のＬＣＤ駆動回路について図面を参照して説明する。
のＬＣＤ駆動回路について図面を参照して説明する。
【００４０】本発明の第３の実施の形態の昇圧型のＬＣ
Ｄ駆動回路は、図１０に示すように、レベルシフタ動作
電圧ＶＬＣ０’供給用電圧源を、本発明の第１の実施の
形態の昇圧型のＬＣＤ駆動回路において、レギュレータ
を使用していた個所を電源電圧ＶＤＤの抵抗分割タイプ
として設けている。
Ｄ駆動回路は、図１０に示すように、レベルシフタ動作
電圧ＶＬＣ０’供給用電圧源を、本発明の第１の実施の
形態の昇圧型のＬＣＤ駆動回路において、レギュレータ
を使用していた個所を電源電圧ＶＤＤの抵抗分割タイプ
として設けている。
【００４１】その他の構成及びレベルシフタ動作電圧Ｖ
ＬＣ０’、レベルシフタ動作電圧ＶＬＣ０’供給時間に
設定に関しては、本発明の第１の実施の形態の昇圧型の
ＬＣＤ駆動回路と同一であるので、その詳細な説明は省
略する。
ＬＣ０’、レベルシフタ動作電圧ＶＬＣ０’供給時間に
設定に関しては、本発明の第１の実施の形態の昇圧型の
ＬＣＤ駆動回路と同一であるので、その詳細な説明は省
略する。
【００４２】次に、本発明の第４の実施の形態の昇圧型
のＬＣＤ駆動回路について図面を参照して説明する。
のＬＣＤ駆動回路について図面を参照して説明する。
【００４３】本発明の第４の実施の形態の昇圧型のＬＣ
Ｄ駆動回路は、図１１に示すように、本発明の第２の実
施の形態の昇圧型のＬＣＤ駆動回路において、レベルシ
フタ動作電圧ＶＬＣ０’供給用電源をＬＣＤ駆動回路の
外部に設けている。この場合、カウンタの値を外部へ出
力しレベルシフタ動作電圧ＶＬＣ０’供給時間を制御す
る。
Ｄ駆動回路は、図１１に示すように、本発明の第２の実
施の形態の昇圧型のＬＣＤ駆動回路において、レベルシ
フタ動作電圧ＶＬＣ０’供給用電源をＬＣＤ駆動回路の
外部に設けている。この場合、カウンタの値を外部へ出
力しレベルシフタ動作電圧ＶＬＣ０’供給時間を制御す
る。
【００４４】その他の構成及びレベルシフタ動作電圧Ｖ
ＬＣ０’、レベルシフタ動作電圧ＶＬＣ０’供給時間に
設定に関しては、本発明の第２の実施の形態の昇圧型の
ＬＣＤ駆動回路と同一であるので、その詳細な説明は省
略する。
ＬＣ０’、レベルシフタ動作電圧ＶＬＣ０’供給時間に
設定に関しては、本発明の第２の実施の形態の昇圧型の
ＬＣＤ駆動回路と同一であるので、その詳細な説明は省
略する。
【００４５】
【発明の効果】以上説明したように、本発明は、スイッ
チ制御用レベルシフタが動作不能に陥ることがなく、昇
圧最大電圧（ＶＬＣ０ＭＡＸ）よりも低い電圧をレベル
シフタ動作電圧ＶＬＣ０’として用いることにより、Ｖ
ＤＤ＞ＶＣＬ０ＭＡＸの場合において、ＶＬＣ０の電圧
レベルが昇圧最大電圧（ＶＬＣ０ＭＡＸ）へ到達するま
での時間を大幅に改善され、且つ安定して昇圧動作を実
行できる。
チ制御用レベルシフタが動作不能に陥ることがなく、昇
圧最大電圧（ＶＬＣ０ＭＡＸ）よりも低い電圧をレベル
シフタ動作電圧ＶＬＣ０’として用いることにより、Ｖ
ＤＤ＞ＶＣＬ０ＭＡＸの場合において、ＶＬＣ０の電圧
レベルが昇圧最大電圧（ＶＬＣ０ＭＡＸ）へ到達するま
での時間を大幅に改善され、且つ安定して昇圧動作を実
行できる。
【００４６】実際の製品の評価結果より、昇圧動作によ
る昇圧最大電圧（ＶＬＣ０ＭＡＸ）到達時間は、降圧の
場合に比べて約１／１０倍という結果が得られており、
大幅に改善されることが確認されている。
る昇圧最大電圧（ＶＬＣ０ＭＡＸ）到達時間は、降圧の
場合に比べて約１／１０倍という結果が得られており、
大幅に改善されることが確認されている。
【図１】本発明の第１の実施の形態のＬＣＤ駆動回路の
ブロック図である。
ブロック図である。
【図２】本発明の実施の形態のＬＣＤ駆動回路の昇圧手
順を示すフローチャートである。
順を示すフローチャートである。
【図３】図２に示す昇圧手順におけるスイッチの状態を
示す図である。
示す図である。
【図４】本発明の実施の形態のＬＣＤ駆動回路のベルシ
フタ動作電圧ＶＬＣ０’とベルシフタ動作電圧ＶＬＣ
０’供給時間を説明する第１の説明図である。
フタ動作電圧ＶＬＣ０’とベルシフタ動作電圧ＶＬＣ
０’供給時間を説明する第１の説明図である。
【図５】本発明の実施の形態のＬＣＤ駆動回路のベルシ
フタ動作電圧ＶＬＣ０’とベルシフタ動作電圧ＶＬＣ
０’供給時間を説明する第２の説明図である。
フタ動作電圧ＶＬＣ０’とベルシフタ動作電圧ＶＬＣ
０’供給時間を説明する第２の説明図である。
【図６】本発明の実施の形態のＬＣＤ駆動回路のベルシ
フタ動作電圧ＶＬＣ０’とベルシフタ動作電圧ＶＬＣ
０’供給時間を説明する第３の説明図である。
フタ動作電圧ＶＬＣ０’とベルシフタ動作電圧ＶＬＣ
０’供給時間を説明する第３の説明図である。
【図７】本発明の実施の形態のＬＣＤ駆動回路のベルシ
フタ動作電圧ＶＬＣ０’とベルシフタ動作電圧ＶＬＣ
０’供給時間を説明する第４の説明図である。
フタ動作電圧ＶＬＣ０’とベルシフタ動作電圧ＶＬＣ
０’供給時間を説明する第４の説明図である。
【図８】本発明の実施の形態のＬＣＤ駆動回路のベルシ
フタ動作電圧ＶＬＣ０’とベルシフタ動作電圧ＶＬＣ
０’供給時間を説明する第５の説明図である。
フタ動作電圧ＶＬＣ０’とベルシフタ動作電圧ＶＬＣ
０’供給時間を説明する第５の説明図である。
【図９】本発明の第２の実施の形態のＬＣＤ駆動回路の
ブロック図である。
ブロック図である。
【図１０】本発明の第３の実施の形態のＬＣＤ駆動回路
のブロック図である。
のブロック図である。
【図１１】本発明の第４の実施の形態のＬＣＤ駆動回路
のブロック図である。従来のＬＣＤ駆動回路ブロック図
である。
のブロック図である。従来のＬＣＤ駆動回路ブロック図
である。
【図１２】従来のＬＣＤ駆動回路ブロック図である。
１ スイッチ群 ２ レベルシフタ ３，４ レギュレータ ５ カウンタ ６，１６ 定電流源 ７，１５ アンプ ８，９，１７，１８ 抵抗 １０，２１，２２ スイッチ １１，１２，１３，１４ 外部コンデンサ １９，２０，２３，２４，２５，２６，２７，２８
端子 ２９ ベルシフタ動作電圧ＶＬＣ０’ ３０ インバータ ４１，５１ レギュレーターアンプ ９６ 定電流源 ９７ アンプ ９８，９９，１００８，１００９ 抵抗 ９２９，１０２９ ベルシフタ動作電圧ＶＬＣ０’ １００４ レギュレータ
端子 ２９ ベルシフタ動作電圧ＶＬＣ０’ ３０ インバータ ４１，５１ レギュレーターアンプ ９６ 定電流源 ９７ アンプ ９８，９９，１００８，１００９ 抵抗 ９２９，１０２９ ベルシフタ動作電圧ＶＬＣ０’ １００４ レギュレータ
フロントページの続き Ｆターム(参考） 2H093 NC02 NC03 NC05 NC22 NC58 ND37 ND42 5C006 BB11 BF46 5C080 AA10 BB05 JJ02 JJ03 JJ04 JJ05 JJ07 5H730 AS04 BB02
Claims (6)
- 【請求項１】 昇圧用スイッチと、スイッチ制御用レベ
ルシフタと、基準電圧発生用レギュレータと、レベルシ
フタ動作電圧ＶＬＣ０’供給用レギュレータと、昇圧ス
イッチ用クロックＰＷＣＫを受けるクロックカウンタ
と、第１のコンデンサを接続するＣＡＰＨ端子およびＣ
ＡＰＬ端子と、第２のコンデンサを接続する３倍昇圧電
圧出力端子と、第２のコンデンサを接続する２倍昇圧電
圧出力端子と、第４のコンデンサを接続する基準電圧出
力端子とを備え、 昇圧動作開始前においては、前記３倍昇圧電圧出力端子
に接続した前記第２のコンデンサに前記レベルシフタ動
作電圧ＶＬＣ０’供給用レギュレータから、前記スイッ
チ制御用レベルシフタ動作電圧として初期値をチャージ
し、 前記クロックカウンタの出力信号を受けて、前記スイッ
チ制御用レベルシフタ動作電圧のチャージを終了し、 昇圧動作許可信号により、前記レベルシフタ動作電圧Ｖ
ＬＣ０’を電源とする前記スイッチ制御用レベルシフタ
が前記クロックＰＷＣＫを受けて、前記昇圧用スイッチ
を動作させ、外部コンデンサを直列、並列に切り換えて
昇圧を行い、一定時間の間、電圧供給を継続させた後、
供給を停止することを特徴とするＬＣＤ駆動回路。 - 【請求項２】 前記一定時間は、前記基準電圧出力端
子、前記２倍昇圧電圧出力端子、ＣＡＰＨ端子およびＣ
ＡＰＬ端子の電圧レベルが、各々の時定数に対応して、
十分な時間を経た後、所定電圧に達する時間である請求
項１記載のＬＣＤ駆動回路。 - 【請求項３】 前記昇圧開始前の状態では、前記レベル
シフタ動作電圧ＶＬＣ０’を前記第２のコンデンサにチ
ャージし、 前記昇圧動作許可信号により基準電圧供給用レギュレー
タが動作し、前記第１のコンデンサおよび第４のコンデ
ンサのそれぞれに基準電圧がチャージされ、 クロックＰＷＣＫを受けて前記スイッチ制御用レベルシ
フタおよび前記昇圧用スイッチが動作し、このスイッチ
の動作により、前記第１のコンデンサと前記第４のコン
デンサとを直列に接続し、前記第１のコンデンサに蓄積
されている電荷と前記第４のコンデンサに蓄積されてい
る電荷の和の電荷を前記第３のコンデンサへ供給し、 前記クロックＰＷＣＫを受けて、前記第１のコンデンサ
と前記第３のコンデンサとを直列に接続し、前記第１の
コンデンサに蓄積されている電荷と前記第３のコンデン
サに蓄積されている電荷の和の電荷を前記第２のコンデ
ンサへ供給する請求項１または２記載のＬＣＤ駆動回
路。 - 【請求項４】 前記レベルシフタ動作電圧ＶＬＣ０’供
給用レギュレータは、出力レベルを一定に保つようにフ
ィードバックがかけられ、前記３倍昇圧電圧出力端子の
電圧レベルが昇圧により前記レベルシフタ動作電圧ＶＬ
Ｃ０’を上回れば供給を停止する請求項１記載のＬＣＤ
駆動回路。 - 【請求項５】 前記レベルシフタ動作電圧ＶＬＣ０’供
給用レギュレータは、高電位電源電圧を抵抗分割タイプ
とした請求項１記載のＬＣＤ駆動回路。 - 【請求項６】 前記レベルシフタ動作電圧ＶＬＣ０’供
給用レギュレータをＬＣＤ駆動回路の外部に設けた請求
項１記載のＬＣＤ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001095820A JP2002291233A (ja) | 2001-03-29 | 2001-03-29 | Ｌｃｄ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001095820A JP2002291233A (ja) | 2001-03-29 | 2001-03-29 | Ｌｃｄ駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002291233A true JP2002291233A (ja) | 2002-10-04 |
Family
ID=18949825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001095820A Pending JP2002291233A (ja) | 2001-03-29 | 2001-03-29 | Ｌｃｄ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002291233A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007066587A1 (ja) * | 2005-12-08 | 2007-06-14 | Rohm Co., Ltd. | チャージポンプ回路、ｌｃｄドライバｉｃ、電子機器 |
| JP2007159356A (ja) * | 2005-12-08 | 2007-06-21 | Rohm Co Ltd | チャージポンプ回路、ｌｃｄドライバｉｃ、電子機器 |
| JP2007159351A (ja) * | 2005-12-08 | 2007-06-21 | Rohm Co Ltd | チャージポンプ回路、ｌｃｄドライバｉｃ、電子機器 |
-
2001
- 2001-03-29 JP JP2001095820A patent/JP2002291233A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007066587A1 (ja) * | 2005-12-08 | 2007-06-14 | Rohm Co., Ltd. | チャージポンプ回路、ｌｃｄドライバｉｃ、電子機器 |
| JP2007159356A (ja) * | 2005-12-08 | 2007-06-21 | Rohm Co Ltd | チャージポンプ回路、ｌｃｄドライバｉｃ、電子機器 |
| JP2007159351A (ja) * | 2005-12-08 | 2007-06-21 | Rohm Co Ltd | チャージポンプ回路、ｌｃｄドライバｉｃ、電子機器 |
| US7884665B2 (en) | 2005-12-08 | 2011-02-08 | Rohm Co., Ltd. | Charge pump circuit, LCD driver IC, and electronic appliance |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2639325B2 (ja) | 定電圧発生回路 | |
| US7208997B2 (en) | Charge pump power supply circuit | |
| US6744224B2 (en) | Rush current limiting circuit for a PFM control charge pump | |
| US8508196B2 (en) | Switching regulator | |
| TWI276288B (en) | Control circuit of DC-DC converter and control method thereof | |
| JP4425727B2 (ja) | 電源回路 | |
| US7397471B2 (en) | Liquid crystal display device, power supply circuit, and method for controlling liquid crystal display device | |
| US7126388B2 (en) | Power MOSFET driver and method therefor | |
| WO2006068012A1 (ja) | スイッチングレギュレータ | |
| JP2007020247A (ja) | 電源回路 | |
| US20090315595A1 (en) | Output drive circuit | |
| JPH10184973A (ja) | 電磁弁駆動装置 | |
| US20090189588A1 (en) | Power supply circuit having resistance element changing its resistance value to limit current flowing to capacitive load | |
| US9484810B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6836102B2 (en) | Booster type switching regulator | |
| JP2002291233A (ja) | Ｌｃｄ駆動回路 | |
| WO2007042970A1 (en) | Single threshold and single conductivity type amplifier/buffer | |
| US9891250B2 (en) | Bidirectional voltage differentiator circuit | |
| US11695338B2 (en) | Semiconductor integrated circuit for a regulator for forming a low current consumption type DC power supply device | |
| JP2001308688A (ja) | 出力回路 | |
| JP2004063019A (ja) | 内部電圧発生回路 | |
| JPH0281090A (ja) | 電力回収回路 | |
| US20030197554A1 (en) | Low-voltage booster circuits and methods of operation thereof | |
| CN110024250B (zh) | 用于管理涌入电流的电路和方法 | |
| CN108336913B (zh) | 半导体装置、电源装置、电子设备及电源装置的控制方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060308 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070705 |