JPH11219147A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPH11219147A JPH11219147A JP10017410A JP1741098A JPH11219147A JP H11219147 A JPH11219147 A JP H11219147A JP 10017410 A JP10017410 A JP 10017410A JP 1741098 A JP1741098 A JP 1741098A JP H11219147 A JPH11219147 A JP H11219147A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- display
- display device
- control signal
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0257—Reduction of after-image effects
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/027—Arrangements or methods related to powering off a display
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
Abstract
あるディスプレイ部分に表示が残らない表示装置をを実
現する。 【解決手段】 電源電圧VDDの低下を検出する監視手
段50を設けて、検出結果により、表示用電圧を伝達す
る配線42、44、46にそれぞれ接続されたキャパシ
タ32、34、36に蓄積された電荷を放電し、配線4
2、44、46を接地電圧VSSにする。
Description
表示装置に関し、特に、表示用電圧を発生する駆動回路
の表示用電圧の制御に関するものである。
等、表示装置を有する電子機器が増加している。特に、
ノートブック型のパーソナルコンピュータ、携帯電話、
小型テレビ等の携帯機器における機能の増加及びその携
帯機器の普及に伴い、これらの携帯機器に液晶表示装置
(以下、LCDと称する)を有するものが増えている。
分を駆動するためにLCD駆動回路を有する。このLC
D駆動回路は、表示手段にて必要とされる複数の表示用
電圧を発生するものである。これら複数の表示用電圧は
昇圧回路を動作させることにより発生させている。昇圧
回路は、電源電圧源から供給される電源電圧、例えば、
VDDに基づいて複数の表示用電圧を生成するものであ
る。
ものが知られている。この場合、昇圧回路から発生する
複数の表示用電圧を伝達する信号線と基準電圧源、例え
ば、接地電圧源との間に、表示手段の電源として使用さ
れる電荷を蓄積したキャパシタが必要となる。
回路において、何らかの原因により電源電圧源の電源電
圧VDDが急激に低下した場合、上述のキャパシタに充
電された電荷が放電されないことがある。このため、表
示用電圧を伝達する信号線に長時間電荷が残ることとな
る。これにより、表示手段であるディスプレイ部分に表
示が残るため、表示情報が第三者に不用意に見られてし
まうこと、表示手段の寿命の低下、再起動時の誤動作等
の課題があった。
するものや充電式バッテリを電源とするため、機器の動
作中に、電源遮断をスイッチにて行わずに、電池の取り
外しをしたり、充電した電荷が無くなったりすることが
ある。よって、携帯機器において、上述の課題の解決は
特に要求される。
電圧が急激に低下しても、確実に動作することが要求さ
れる。
きるだけ簡易な構成で実現し、表示装置自身の小型化、
低コスト化を阻害しないことが望ましい。
電圧の急激な低下に対しても表示手段であるディスプレ
イ部分に表示が残らない表示装置の実現を目的とする。
急激に低下しても確実に達成する表示装置を実現するこ
とを目的とする。
身の小型化、低コスト化を阻害することなく実現するこ
とを目的とする。
め、本発明の表示装置は、所定電圧に基づいて複数の表
示用電圧を生成し、複数の表示用電圧により表示手段に
おける所望の表示を行う表示装置において、所定電圧を
受けて複数の表示用電圧を生成し、第1の制御信号によ
り複数の表示用電圧の生成が禁止される表示用電圧生成
手段と、複数の表示用電圧のいずれかをそれぞれ伝達す
る複数の配線と、複数の配線それぞれに接続された複数
の電荷蓄積手段と、第2の制御信号により、複数の配線
の電圧を一定値に設定する設定手段と、所定電圧を受け
て所定電圧の低下を監視して、所定電圧の低下を検出し
た時に第3の制御信号を発生し、1の制御信号または第
3の制御信号を第2の制御信号として出力する監視手段
とを有するものである。
数の配線にそれぞれ接続された複数の電荷蓄積手段の1
つに蓄積された電荷により駆動可能としたものであって
もよい。
成手段による表示用電圧生成を指示する第4の制御信号
により生成処理が制御され、監視手段を駆動可能にする
ために用いられる複数の電荷蓄積手段の1つと接続され
る複数の配線の1つに対して、第4の制御信号に応答し
て、所定電圧を一時的に供給する一時供給手段を設けた
ものであってもよい。
動可能にするために用いられる複数の電荷蓄積手段の1
つと接続される複数の配線の1つと設定手段との間に抵
抗手段を設けたものであってもよい。
動可能にするために用いられる複数の電荷蓄積手段の1
つの蓄積容量を他の電荷蓄積手段の蓄積容量より大きく
したものでってもよい。
一方の電極が複数の配線の対応する1つに接続され、他
方の電極には一定値の電圧が供給され、制御電極には第
2の制御信号が与えられる複数のトランジスタからな
り、監視手段を駆動可能にするために用いられる複数の
電荷蓄積手段の1つに接続される複数のトランジスタの
1つのオン抵抗は、設定手段を構成する他のトランジス
タのオン抵抗より大きいものであってもよい。
り外し可能な電圧供給手段から供給されるものであって
もよい。
電圧供給手段は携帯機器に取付けられるものであっても
よい。
を用いて以下に詳細に説明する。図1は本発明の第1の
実施の形態における表示装置の特に駆動回路100の回
路図である。実施例においては、表示装置としてLCD
を用いるものとする。
電圧として、例えば、電源電圧VDDは、電源電圧源と
して、例えば、電子装置の外部から供給されるものであ
ったり、電子装置内に内蔵されたバッテリから供給され
るものであったり、その供給源は様々のものがある。特
に、バッテリとしては充電式のもの、電子装置から取り
外し可能なものであってもよい。
電圧生成手段である昇圧回路10、設定手段であるNチ
ャネル型MOSトランジスタ22、24、26、電荷蓄
積手段であるキャパシタ32、34、36、監視手段5
0から構成されている。
DDが供給され、端子4から電源電圧VDDより低い基
準電圧VREFが供給される。昇圧回路10は電源電圧
VDDまたは基準電圧VREFを昇圧することにより複
数の表示用電圧V1、V2、V3を発生する。なお、実
施例では、表示用電圧をV1〜V3の3つとしている
が、これは、本発明を簡略的に説明するために単に3つ
の表示用電圧としているにすぎず、4つ以上の表示用電
圧を準備するものとしてもよい。なお、昇圧回路10の
具体的な回路図は示さないが、チャージポンプ方式で複
数の表示用電圧を生成する構成とする。
1、V2、V3はそれぞれ表示用電圧を伝達する配線4
2、44、46にて伝達される。このため、配線42に
接続された端子12は表示用電圧V1に設定可能とな
り、配線44に接続された端子14は表示用電圧V2に
設定可能となり、配線46に接続された端子16は表示
用電圧V3に設定可能となる。
れる第1の制御信号としての昇圧停止信号であるリセッ
ト信号により、昇圧動作が停止可能となる。このリセッ
ト信号は、図示せぬ中央処理装置(以下、CPUとも称
する)から昇圧の停止時に発生されるものである。
接続され、第2電極は接地電圧VSSが供給される。ト
ランジスタ24の第1電極は配線44に接続され、第2
電極は接地電圧VSSが供給される。トランジスタ26
の第1電極は配線46に接続され、第2電極は接地電圧
VSSが供給される。トランジスタ22、24、26の
ゲート電極には監視手段50の出力である第2の制御信
号としてのリセット信号を受信するように構成されてい
る。このため、トランジスタ22、24、26は監視手
段50の出力であるリセット信号により、配線42、4
4、46と接地電圧VSSとを電気的に導通状態とする
ものである。
線42、44、46と第2の電源として、例えば接地電
圧VSSとの間に接続されている。これらのキャパシタ
はそれぞれ対応する配線と接地電圧VSSとの間で必要
となる電荷を充電するものである。この充電された電荷
に基づき端子12、14、16に接続された図示せぬ表
示手段を駆動する。なお、これらキャパシタはMOSト
ランジスタ構成のMOSキャパシタとしてもよい。この
ようにすれば、他の構成の製造工程同時に形成でき、ま
た、素子レイアウト上でも他のトランジスタのレイアウ
トとともに考慮することができる。
ータ60、キャパシタ62、インピーダンス素子である
抵抗64、整流素子であるダイオード66、リセット信
号を発生する論理回路であるNOR70により構成され
ている。
負側端子は端子2と接続されることにより、電源電圧V
DDが供給されている。コンパレータ60の他方の入力
端子である正側端子はキャパシタ62の一方の端子に接
続されている。キャパシタ62の他方の端子には接地電
圧VSSが供給されている。抵抗64はキャパシタ62
と並列接続されている。つまり、抵抗64は、一端がコ
ンパレータ60の正側端子に接続され、他端に接地電圧
VSSが供給されている。ダイオード66はP側端子で
あるアノードがコンパレータ60の負側端子に接続さ
れ、N側端子であるカソードがコンパレータ60の正側
端子に接続されている。
る、第3の制御信号である検出信号はNOR70の一方
の入力端子に入力される。NOR70の他方の入力端子
には端子6から入力されるリセット信号が入力される。
NOR70の出力は、監視手段50の出力としてトラン
ジスタ22、24、26のゲート電極へそれぞれ供給さ
れる。
電圧と、接地電圧VSSとが供給される。つまり、コン
パレータ60は配線42の電圧と接地電圧VSSによ
り、負側端子及び正側端子からの入力に対する比較動作
を実施可能な構成となっている。
タ構成のMOSキャパシタ、抵抗64をMOS抵抗、ダ
イオード66をMOSトランジスタをダイオード接続し
たMOSダイオードで構成してもよい。このようにすれ
ば、他の構成の製造工程で同時に形成でき、また、素子
レイアウト上でも他のトランジスタのレイアウトととも
に考慮することができる。
作について、図面を用いて以下に説明する。図2は駆動
回路100の動作を説明するタイミングチャートであ
る。
電源電圧VDDの電圧レベル(コンパレータ60の負側
端子に供給される電圧レベルでもある)、bは配線42
にて伝達される表示用電圧V1の電圧レベル、cはコン
パレータ60の正側端子に供給される電圧レベル、dは
コンパレータ60の出力の電圧レベル、eは端子6から
入力されるリセット信号の電圧レベル、fは監視手段5
0の出力となるNOR70の出力の電圧レベルである。
なお、図2中のHはハイレベル(ここでは、電源電圧V
DDの電圧レベルとする)、Lはローレベル(ここで
は、接地電圧VSSの電圧レベルとする)を示すものと
する。
t0において、電源電圧VDDはハイレベルに設定され
ているものとする。また、配線42も昇圧回路10にて
昇圧された電圧レベルVDD+α(αは電源電圧VDD
より昇圧された分の電圧)に設定されているものとす
る。コンパレータ60の負側端子は、電源電圧VDDか
らダイオード66、抵抗64を通して電流が流れるた
め、電圧レベルVDDーVBE(VBEはダイオード6
6に順方向電流を流した場合のP側端子とN側端子との
間の電圧差)に設定されている。
レベルが昇圧されていることにより動作状態である。こ
こで、負側端子に供給されている電圧VDDと正側端子
に供給されている電圧VDDーVBEとはVDD>VD
DーVBEである。このため、コンパレータ60の出力
はローレベルとなっている。
もローレベル(ここでは、リセット信号がローレベルの
場合は昇圧回路10の昇圧動作を停止指示していないも
のとし、リセット信号がハイレベルの場合は昇圧回路1
0の昇圧動作を停止指示するものとする)に設定されて
いる。よって、NOR70の2つの入力に供給される電
圧はともにローレベルのため、NOR70の出力電圧は
ローレベルとなる。このため、トランジスタ22、2
4、26は非活性状態(オフ状態であり、各トランジス
タにおけるソースとドレイン間が電気的に非導通状態)
である。
にもそれぞれ表示用電圧V2、V3が伝達されているも
のとする。このため、キャパシタ32、34、36はそ
れぞれ電荷が充電されているものとする。また、キャパ
シタ62にも電荷が充電されているものとする。
リが取り外される等の何らかの原因により、電源電圧V
DDが低下した場合、ダイオード66及び抵抗64を通
して流れる電流も低下する。このため、コンパレータ6
0の正側端子の電圧はキャパシタ62と抵抗64の時定
数により接地電圧VSSレベルへ低下する。ここで、キ
ャパシタ62と抵抗64の時定数に基づくキャパシタ6
2の放電により、コンパレータ60の正側端子の電圧の
低下速度は電源電圧VDDの低下速度より充分に遅いも
のとしておく。
V1は、電源電圧VDDの低下に伴う昇圧回路10の昇
圧動作停止のため、昇圧はされなくなる。しかしなが
ら、キャパシタ32の放電により、配線42の電圧の低
下速度は遅い。これは、配線44、46も同様である。
このため、電源電圧VDDが低下しても、表示手段であ
るディスプレイ部分に表示用電圧が供給されていること
となる。第1の実施の形態はこれを解決する。
が遅い配線42の電圧により動作可能状態となってい
る。しかしながら、負側端子に供給される電源電圧VD
Dの電圧が低下した初期時点では、正側端子に供給され
る電圧VDDーVBEより高いため、コンパレータ60
の出力電圧はローレベルのままである。
せぬCPUからリセット信号も発生されないため、リセ
ット信号の電圧はローレベルのままである。このため、
NOR70の2つの入力に供給される電圧はともにロー
レベルのため、NOR70の出力電圧はローレベルのま
まである。このため、トランジスタ22、24、26は
非活性状態である。負側端子に供給される電源電圧VD
D及び正側端子に供給される電圧VDDーVBEはとも
に低下するが、この状態は、負側端子に供給される電圧
が正側端子に供給される電圧より低くなるまで維持され
る。
0の負側端子に供給される電圧VDDの電圧レベルが正
側端子に供給される電圧VDDーVBEより低くなるも
のとする。このため、コンパレータ60は、正側端子の
電圧より負側端子の電圧が低くなったことを検出し、そ
の結果として、コンパレータ60の出力電圧をハイレベ
ルにする。
に伴い、監視手段50の出力である、NOR70の出力
電圧もハイレベルとなる。NOR70の出力電圧のレベ
ル変化に伴い、トランジスタ22、24、26はそれぞ
れ活性化状態(オン状態であり、各トランジスタにおけ
るソースとドレイン間が電気的に導通状態)となる。
より、キャパシタ32、34、36の電荷を放電し、配
線42、44、46の電圧を接地電圧VSSに引き下げ
る。よって、表示手段であるディスプレイ部分へ表示用
電圧を供給することを防ぐことができる。これらの動作
時において、ダイオード66の両端子にかかる電圧は逆
方向電圧となるため、キャパシタ62の電荷は放電され
ることはない。このため、例えば、駆動回路100を再
動作(再び、電源電圧VDDをハイレベルにすること)
する場合、コンパレータ60をより早期にもとの状態に
戻せることが期待できる。
がローレベルになったことに伴い、コンパレータ60の
動作が不能となるので、コンパレータ60出力電圧は不
定(高抵抗状態)となる。図2においては、説明を簡略
化するためローレベルとしている。これに伴い、NOR
70の出力電圧もローレベルとなる。なお、このコンパ
レータ60の出力が不定な状態は、コンパレータ60に
動作電圧を供給する配線42の電圧がVDD以上になる
まで続くが、図2においてはローレベルとしている。
セット信号はローレベルのままである。
て、駆動回路100を再動作し、電源電圧VDD、配線
42、44、46のそれぞれの電圧、正側端子の電圧、
コンパレータ60の出力電圧、リセット端子6の電圧、
NORの出力電圧を、それぞれ初期状態(タイミングt
0)と同様の状態とする。
ぬCPUからの指示によりリセット信号の電圧をハイレ
ベルにされた場合、NOR70の出力電圧はハイレベル
に変化する。このため、トランジスタ22、24、26
は導通状態となため、配線42、44、46の電圧を接
地電圧VSSに低下することが可能である。
の形態によれば、表示装置の動作中に、電源電圧VDD
が何らかの原因で立ち下がった場合に、表示用電圧を接
地電圧VSSレベルにすることができる。よって、表示
手段であるディスプレイ部分に表示が残らない表示装置
を提供できる。
100のコンパレータ60は、電源電圧VDD以外の電
圧により動作するため、確実に表示用電圧を接地電圧V
SSにすることができる。上記実施の形態においては、
コンパレータ60は配線42の電圧により動作可能とし
ているが、他の電源電圧VDDの電圧低下に影響されな
い電圧供給手段を設けて、その電圧供給手段からの電圧
によりコンパレータ60を動作させるようにしてもよ
い。ただし、上記実施の形態にすれば、特別な電圧供給
手段を準備する必要がないため、より好ましい。また、
コンパレータ60は配線42から動作のための電圧を供
給されているが、他の配線44あるいは配線46から供
給されるものであってもよい。
路100においては、監視手段50を素子数が少なく簡
単な構成としており、表示装置自身の小型化、低コスト
化を阻害することがない。
表示装置についてを図面を用いて以下に詳細に説明す
る。図3は本発明の第2の実施の形態における表示装置
の特に駆動回路200の回路図である。なお、図3にお
いて、第1の実施の形態における駆動回路100と同様
な構成においては、同様な符号を付けている。
段としてのスタートアップ回路150を有することであ
る。スタートアップ回路150は端子102から伝達さ
れるセット信号に応答して、電源電圧VDDが供給され
る端子2とコンパレータ60の動作のための電圧を供給
する配線42とを一時的(例えば、一定時間)に短絡す
る機能を有するものである。ここで、セット信号とは、
昇圧回路10の昇圧動作の開始を指示する信号であり、
図示せぬCPUから供給されるものである。図3におい
ては、セット信号がローレベルの場合は昇圧回路10の
昇圧動作の開始指示していないものとし、セット信号が
一時的にハイレベルになった時、そのレベル変化によ
り、昇圧回路10の昇圧動作を開始指示するものとす
る。このため、セット信号は昇圧回路10にも伝達され
ている。なお、セット信号が一時的でなくハイレベルの
時は、そのレベルにより、昇圧回路10の昇圧動作を開
始指示するものとしてもよい。
信号を示していないが、駆動回路100においても、セ
ット信号により昇圧動作を開始するようにしてもよいこ
とはいうまでもない。駆動回路100においては、スタ
ートアップ回路150を準備していないもののため、例
えば、リセット信号がローレベルの時に昇圧動作を開始
する構成としてもよい。
実施の形態の駆動回路100と同様である。
についてを以下に図面を用いて詳細に説明する。図4は
第2の実施の形態における駆動回路200の動作を説明
するタイミングチャートである。
t0において、既にセット信号の電圧が一時的にハイレ
ベルとなっているものとしている。このため、タイミン
グt0における電源電圧VDD、配線42、44、46
のそれぞれの電圧、正側端子の電圧、コンパレータ60
の出力電圧、リセット端子6の電圧、NORの出力電圧
は図2の場合と同様である。また、セット信号の電圧を
ローレベルとしているので、駆動回路200の各構成は
駆動回路100と同様な動作状態となるため、タイミン
グt3まで図2の場合と同様である。
電圧が接地電圧となるため、コンパレータ60に対する
動作のための電圧が接地電圧VSSとなる。このため、
コンパレータ60は不能となり、コンパレータ60の出
力電圧は不定となる。これに伴い、NOR70の出力電
圧も不定となる。よって、この場合、トランジスタ2
2、24、26は活性化状態となって、昇圧回路10の
動作時に、配線42、44、46の電圧の上昇を妨げて
しまうことが考慮される。第2の実施の形態ではこれを
解決するものである。
を再動作し、端子2の電圧を電源電圧VDDレベルにす
る。これに伴い、コンパレータ60の正側端子の電圧も
VDDーVBEレベルになる。なお、昇圧回路10は動
作していないため、コンパレータ60には配線42から
動作可能となる電圧は供給されていない。
DDレベルで安定化し、図示せぬCPUからの指示によ
り、セット信号の電圧がローレベルからハイレベルへ変
化する。このため、昇圧回路10は昇圧動作を開始する
とともに、スタートアップ回路150は端子2と端子1
2を一時的に短絡する。このスタートアップ回路150
の動作により、電源電圧VDDに基づく電荷を高速にキ
ャパシタ32に充電することができる。この時、トラン
ジスタ22が活性化状態であったとしても、トランジス
タ22のオン抵抗によりキャパシタ32への充電ができ
る。キャパシタ32への充電をより確実にするため、ト
ランジスタ22のオン抵抗をトランジスタ24、26の
オン抵抗より高くしておいてもよい。トランジスタ2
2、24、26のオン抵抗を全て高くしてもよいが、本
発明の目的をより確実に実施することを考慮すれば、ト
ランジスタ22のみ高くすることが好ましい。
となると、コンパレータ60は動作可能となる。この
時、コンパレータ60の負側端子にはVDDレベルの電
源電圧が供給され、正側端子にはVDDーVBEレベル
の電圧が供給されているので、コンパレータ60の出力
電圧をローレベルに確定することができる。よって、こ
の後、リセット信号がハイレベルになった時(タイミン
グt5時)または電源電圧VDDが低下した時以外はト
ランジスタ22、24、26は非活性状態となる。
の形態によれば、上記第1の実施の形態での目的を達成
することができる上、コンパレータ60の出力電圧が不
定となることによる、コンパレータ60の動作のための
電圧の供給が妨げられることを防ぎ、本願発明の目的を
より確実に実現することができる。
ートアップ回路150が追加されるのみであり、例え
ば、スタートアップ回路150の簡単な構成として、セ
ット信号により端子2と端子12の間を短絡するスイッ
チとすれば、駆動回路200の構成を大幅に増加するこ
ともない。また、スイッチとしてトランジスタを用いた
とすれば、駆動回路の他の構成の製造工程で同時に準備
することができる。
について、図面を用いて以下に説明する。図5は本発明
の第3の実施の形態における表示装置の特に駆動回路3
00の回路図である。なお、図5において、第2の実施
の形態における駆動回路200と同様な構成において
は、同様な符号を付けている。
トランジスタ22とを接続する配線にインピーダンス素
子である抵抗202を設けていることである。図5にお
ける他の構成は図3の駆動回路200と同様である。
て、以下に説明する。なお、駆動回路300の動作は、
抵抗202に関わる部分を除き、駆動回路200の動作
とほぼ同様のため、動作説明には図4のタイミングチャ
ートを用いるものとする。
は、駆動回路300は駆動回路200と同様である。
0の出力電圧がローレベルからハイレベルとなり、これ
に伴い、NOR70の出力電圧もローレベルからハイレ
ベルとなる。このため、トランジスタ22、24、26
は活性化状態となる。よって、キャパシタ32、34、
36の電荷が、各キャパシタと各トランジスタのオン抵
抗による時定数に基づき放電される。この時、抵抗20
2を設けているため、配線42における電圧の時定数は
C1×(Rt1+RX)となる。ここで、C1はキャパ
シタ32の容量値、Rt1はトランジスタ22のオン抵
抗値、RXは抵抗202の抵抗値である。
線44、46に対する時定数より長い。よって、配線4
2の放電にかかる時間は、配線44、46の放電にかか
る時間より長くなる。つまり、配線42はより長い時間
コンパレータ60の動作のための電圧を供給することが
できる。よって、配線44、46を完全に放電させる前
にコンパレータ60の動作が停止することが抑制され
る。よって、本発明の目的をより確実に実現することが
できる。また、第2の実施の形態における効果(キャパ
シタ32への充電)もより確実に行うことができる。
抵抗202を設ける代わりに、キャパシタ32の容量を
他のキャパシタ34、36の容量より大きくしておくこ
とでも達成することができる。
駆動回路300の他の構成の製造工程にて同時に準備す
ることができるので、より好ましい。
ついて、詳細に説明したが、本発明の表示装置は上述の
構成に限られるものではなく、様々な変形が可能であ
る。
とPチャネル型MOSトランジスタとを逆にしてしても
よい。この場合、NOR等の構成も、上記実施の形態の
動作を満足するように変更が必要となることも考慮され
る。
したが、本発明と同様な駆動回路を用いることが可能な
他の表示装置であれば、本発明を適用することは可能で
ある。
り、電源電圧の急激な低下に対しても表示手段であるデ
ィスプレイ部分に表示が残らない表示装置を実現するこ
とができる。
より、上記目的を、電源電圧が急激に低下しても確実に
達成する表示装置を実現することができる。
より、上記目的を、表示装置自身の小型化、低コスト化
を阻害することなく実現することができる。
特に、表示手段を駆動する駆動回路100の回路図であ
る。
ングチャートである。
特に、表示手段を駆動する駆動回路200の回路図であ
る。
ングチャートである。
特に、表示手段を駆動する駆動回路300の回路図であ
る。
Claims (8)
- 【請求項1】 所定電圧に基づいて複数の表示用電圧を
生成し、該複数の表示用電圧により表示手段における所
望の表示を行う表示装置において、 前記所定電圧を受けて前記複数の表示用電圧を生成し、
第1の制御信号により該複数の表示用電圧の生成が禁止
される表示用電圧生成手段と、前記複数の表示用電圧の
いずれかをそれぞれ伝達する複数の配線と、前記複数の
配線それぞれに接続された複数の電荷蓄積手段と、 第2の制御信号により、前記複数の配線の電圧を一定値
に設定する設定手段と、 前記所定電圧を受けて該所定電圧の低下を監視して、該
所定電圧の低下を検出した時に第3の制御信号を発生
し、前記1の制御信号または該第3の制御信号を前記第
2の制御信号として出力する監視手段と、を有すること
を特徴とする表示装置。 - 【請求項2】 請求項1記載の表示装置において、前記
監視手段は前記複数の配線にそれぞれ接続された前記複
数の電荷蓄積手段の1つに蓄積された電荷により駆動可
能としたことを特徴とする表示装置。 - 【請求項3】 請求項2記載の表示装置において、前記
表示装置は、前記表示用電圧生成手段による表示用電圧
生成を指示する第4の制御信号により生成処理が制御さ
れ、前記監視手段を駆動可能にするために用いられる前
記複数の電荷蓄積手段の1つと接続される前記複数の配
線の1つに対して、該第4の制御信号に応答して、前記
所定電圧を一時的に供給する一時供給手段を設けたこと
を特徴とする表示装置。 - 【請求項4】 請求項3記載の表示装置において、前記
監視手段を駆動可能にするために用いられる前記複数の
電荷蓄積手段の1つと接続される前記複数の配線の1つ
と前記設定手段との間に抵抗手段を設けたことを特徴と
する表示装置。 - 【請求項5】 請求項3記載の表示装置において、前記
監視手段を駆動可能にするために用いられる前記複数の
電荷蓄積手段の1つの蓄積容量を他の電荷蓄積手段の蓄
積容量より大きくしたことを特徴とする表示装置。 - 【請求項6】 請求項3記載の表示装置において、前記
設定手段は、一方の電極が前記複数の配線の対応する1
つに接続され、他方の電極には前記一定値の電圧が供給
され、制御電極には前記第2の制御信号が与えられる複
数のトランジスタからなり、前記監視手段を駆動可能に
するために用いられる前記複数の電荷蓄積手段の1つに
接続される該複数のトランジスタの1つのオン抵抗は、
該設定手段を構成する他のトランジスタのオン抵抗より
大きいことを特徴とする表示装置。 - 【請求項7】 請求項1ないし請求項6記載の表示装置
において、前記所定電圧は取り外し可能な電圧供給手段
から供給されることを特徴とする表示装置。 - 【請求項8】 請求項7記載の表示装置において、該表
示装置及び前記電圧供給手段は携帯機器に取付けられる
ことを特徴とする表示装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01741098A JP3887093B2 (ja) | 1998-01-29 | 1998-01-29 | 表示装置 |
US09/238,043 US6304256B1 (en) | 1998-01-29 | 1999-01-27 | Display unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01741098A JP3887093B2 (ja) | 1998-01-29 | 1998-01-29 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11219147A true JPH11219147A (ja) | 1999-08-10 |
JP3887093B2 JP3887093B2 (ja) | 2007-02-28 |
Family
ID=11943245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01741098A Expired - Fee Related JP3887093B2 (ja) | 1998-01-29 | 1998-01-29 | 表示装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6304256B1 (ja) |
JP (1) | JP3887093B2 (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002027703A1 (fr) * | 2000-09-26 | 2002-04-04 | Rohm Co., Ltd. | Appareil de commande d'ecran a cristaux liquides (lcd) |
EP1239446A3 (en) * | 2001-03-07 | 2003-01-15 | Ricoh Company | Lcd power source control method and control circuit thereof and image forming apparatus having the control circuit |
JP2005331927A (ja) * | 2004-04-19 | 2005-12-02 | Oki Electric Ind Co Ltd | 表示装置用パワーダウンショート回路 |
JP2006189714A (ja) * | 2005-01-07 | 2006-07-20 | Casio Comput Co Ltd | 表示駆動装置及び表示装置並びにその駆動制御方法 |
KR100692676B1 (ko) * | 2000-06-30 | 2007-03-14 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 전압강하 오동작 방지회로 |
JP2007102232A (ja) * | 2005-10-04 | 2007-04-19 | Samsung Electronics Co Ltd | 電源電圧除去感知回路、電源電圧除去時の残像を除去するディスプレイ装置及び方法 |
JP2008205036A (ja) * | 2007-02-16 | 2008-09-04 | Alpine Electronics Inc | ドライバ回路 |
JP2009251252A (ja) * | 2008-04-04 | 2009-10-29 | Nec Electronics Corp | 表示装置用駆動回路、テスト回路、及びテスト方法 |
US7698573B2 (en) | 2002-04-02 | 2010-04-13 | Sharp Corporation | Power source apparatus for display and image display apparatus |
JP2012118541A (ja) * | 2007-06-29 | 2012-06-21 | Magnachip Semiconductor Ltd | ディスプレイ駆動回路 |
CN103325333A (zh) * | 2012-09-21 | 2013-09-25 | 合肥京东方光电科技有限公司 | 用于消除显示器关机残影的电路 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4264607B2 (ja) * | 1999-05-19 | 2009-05-20 | ソニー株式会社 | コンパレータおよびこれを駆動系に用いた表示装置、並びにコンパレータの駆動方法 |
JP2001242836A (ja) * | 2000-02-29 | 2001-09-07 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
TW499666B (en) * | 2001-04-10 | 2002-08-21 | Winbond Electronics Corp | Control circuit and method for eliminating liquid crystal panel residual image |
KR100389715B1 (ko) * | 2001-06-11 | 2003-07-02 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치의 구동 회로 |
JP4103425B2 (ja) * | 2002-03-28 | 2008-06-18 | セイコーエプソン株式会社 | 電気光学装置、電子機器及び投射型表示装置 |
JP4042627B2 (ja) * | 2003-05-20 | 2008-02-06 | ソニー株式会社 | 電源電圧変換回路およびその制御方法、ならびに表示装置および携帯端末 |
JP4968904B2 (ja) * | 2006-12-08 | 2012-07-04 | ルネサスエレクトロニクス株式会社 | 表示パネル駆動装置、表示パネル駆動方法および表示装置 |
US20090059455A1 (en) * | 2007-08-31 | 2009-03-05 | Texas Instruments Incorporated | Method and apparatus for power interruption protection |
CN103245921B (zh) * | 2012-02-07 | 2015-05-13 | 鸿富锦精密工业(武汉)有限公司 | 电源测试系统 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1990014625A1 (en) * | 1989-05-26 | 1990-11-29 | Seiko Epson Corporation | Power source circuit |
JPH07104711A (ja) | 1993-10-08 | 1995-04-21 | Nec Shizuoka Ltd | ポータブルターミナルにおけるlcd電源制御回 路 |
US5572735A (en) * | 1994-05-27 | 1996-11-05 | Ast Research, Inc. | Method and apparatus for discharging the output voltage of a DC power supply |
EP0721137B1 (en) * | 1994-07-14 | 2004-01-21 | Seiko Epson Corporation | Power source circuit, liquid crystal display device, and electronic device |
KR100206567B1 (ko) * | 1995-09-07 | 1999-07-01 | 윤종용 | 박막 트랜지스터 액정표시장치의 화면 지움 회로와 그 구동방법 |
JP3231641B2 (ja) * | 1996-03-21 | 2001-11-26 | シャープ株式会社 | 液晶表示装置 |
US5838294A (en) * | 1996-12-15 | 1998-11-17 | Honeywell Inc. | Very low duty cycle pulse width modulator |
-
1998
- 1998-01-29 JP JP01741098A patent/JP3887093B2/ja not_active Expired - Fee Related
-
1999
- 1999-01-27 US US09/238,043 patent/US6304256B1/en not_active Expired - Fee Related
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100692676B1 (ko) * | 2000-06-30 | 2007-03-14 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 전압강하 오동작 방지회로 |
US7456818B2 (en) | 2000-09-26 | 2008-11-25 | Rohm Co., Ltd. | LCD driver device |
US6844867B2 (en) | 2000-09-26 | 2005-01-18 | Rohm Co., Ltd. | LCD drive apparatus |
WO2002027703A1 (fr) * | 2000-09-26 | 2002-04-04 | Rohm Co., Ltd. | Appareil de commande d'ecran a cristaux liquides (lcd) |
EP1239446A3 (en) * | 2001-03-07 | 2003-01-15 | Ricoh Company | Lcd power source control method and control circuit thereof and image forming apparatus having the control circuit |
US6741239B2 (en) | 2001-03-07 | 2004-05-25 | Ricoh Company, Ltd. | LCD power source control method and control circuit thereof and image forming apparatus having the control circuit |
US7154491B2 (en) | 2001-03-07 | 2006-12-26 | Ricoh Company, Ltd. | LCD power source control method and control circuit thereof and image forming apparatus having the control circuit |
US8484490B2 (en) | 2002-04-02 | 2013-07-09 | Sharp Corporation | Power source apparatus for display and image display apparatus |
US7698573B2 (en) | 2002-04-02 | 2010-04-13 | Sharp Corporation | Power source apparatus for display and image display apparatus |
JP2005331927A (ja) * | 2004-04-19 | 2005-12-02 | Oki Electric Ind Co Ltd | 表示装置用パワーダウンショート回路 |
JP2006189714A (ja) * | 2005-01-07 | 2006-07-20 | Casio Comput Co Ltd | 表示駆動装置及び表示装置並びにその駆動制御方法 |
JP2007102232A (ja) * | 2005-10-04 | 2007-04-19 | Samsung Electronics Co Ltd | 電源電圧除去感知回路、電源電圧除去時の残像を除去するディスプレイ装置及び方法 |
US8139057B2 (en) | 2005-10-04 | 2012-03-20 | Samsung Electronics Co., Ltd. | Supply voltage removal detecting circuit, display device and method for removing latent image |
JP2008205036A (ja) * | 2007-02-16 | 2008-09-04 | Alpine Electronics Inc | ドライバ回路 |
JP2012118541A (ja) * | 2007-06-29 | 2012-06-21 | Magnachip Semiconductor Ltd | ディスプレイ駆動回路 |
JP2009251252A (ja) * | 2008-04-04 | 2009-10-29 | Nec Electronics Corp | 表示装置用駆動回路、テスト回路、及びテスト方法 |
CN103325333A (zh) * | 2012-09-21 | 2013-09-25 | 合肥京东方光电科技有限公司 | 用于消除显示器关机残影的电路 |
Also Published As
Publication number | Publication date |
---|---|
JP3887093B2 (ja) | 2007-02-28 |
US6304256B1 (en) | 2001-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3887093B2 (ja) | 表示装置 | |
KR100976021B1 (ko) | 승압 회로를 갖는 전자 기기 | |
KR100860169B1 (ko) | 전원회로를 내장한 반도체 집적회로, 액정표시 제어장치 및 휴대용 전자기기 | |
US7208996B2 (en) | Charge pump circuit | |
JP3150127B2 (ja) | 昇圧回路 | |
US7405549B2 (en) | Soft start circuit, power supply unit and electric equipment | |
JP4040467B2 (ja) | プログラマブルチャージポンプ装置 | |
US7884665B2 (en) | Charge pump circuit, LCD driver IC, and electronic appliance | |
US7466187B2 (en) | Booster circuit | |
KR20100114004A (ko) | 플래시 메모리 디바이스 및 시스템에서의 전원 | |
JP2006320158A (ja) | 定電流駆動回路、それを利用した電子機器および発光ダイオードの駆動方法 | |
US6661260B2 (en) | Output circuit of semiconductor circuit with power consumption reduced | |
JP2009178004A (ja) | 電源回路 | |
JP5481042B2 (ja) | 過電圧保護回路およびそれを用いた電子機器 | |
JP5260142B2 (ja) | チャージポンプ回路ならびにそれを利用した過電圧保護回路および電子機器 | |
US20090002064A1 (en) | Charge pump circuit | |
JP3180898B2 (ja) | 昇圧回路 | |
EP1505710B1 (en) | Power supply apparatus with a backup time | |
US20100181979A1 (en) | DC/DC converter circuit | |
US11527951B2 (en) | Reverse X2 mode charge pump soft start | |
US20130003428A1 (en) | Power supply system and electrical device with same | |
JP2006081369A (ja) | 電子機器 | |
JPH10210681A (ja) | 電力制御装置およびこれを備えた電子機器 | |
US6605932B2 (en) | Voltage booster circuit and semiconductor device for incorporating same | |
CN113707068B (zh) | 显示面板供电电路、供电方法及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040830 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060707 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060911 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060923 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060929 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061013 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061124 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091201 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091201 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111201 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121201 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121201 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131201 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
LAPS | Cancellation because of no payment of annual fees | ||
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |