JP2007102232A - 電源電圧除去感知回路、電源電圧除去時の残像を除去するディスプレイ装置及び方法 - Google Patents
電源電圧除去感知回路、電源電圧除去時の残像を除去するディスプレイ装置及び方法 Download PDFInfo
- Publication number
- JP2007102232A JP2007102232A JP2006272792A JP2006272792A JP2007102232A JP 2007102232 A JP2007102232 A JP 2007102232A JP 2006272792 A JP2006272792 A JP 2006272792A JP 2006272792 A JP2006272792 A JP 2006272792A JP 2007102232 A JP2007102232 A JP 2007102232A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- level
- voltage
- panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Control Or Security For Electrophotography (AREA)
Abstract
【解決手段】第1電源電圧及び第2電源電圧が第1レベルに維持される間に、第1ノードの電圧レベルを第2ノードの電圧レベルより高く維持させ、第1電源電圧または第2電源電圧が第2レベルとなれば、第2ノードの電圧レベルを一定なレベルに維持させ、第1ノードの電圧レベルを一定なレベルより低い値に制御する電圧レベル制御部と、昇圧電圧に応答して動作し、第1ノードと第2ノードとの電圧レベルを比較して検出信号を発生させる検出信号発生部と、電圧レベル制御部及び検出信号発生部の誤動作を防止し、動作活性信号に応答して、検出信号を反転させて検出制御信号として出力する出力部と、を備えることを特徴とする電源電圧除去感知回路である。
【選択図】図1
Description
110 電圧レベル制御部
130 検出信号発生部
150 出力部
151 ダウンシフティング部
153 遅延部
155 直接反転論理和手段
157 論理積手段
COMP 比較器
CIN キャパシタ
N1 第1ノード
N2 第2ノード
R1 第1抵抗
R2 第2抵抗
R3 第3抵抗
R4 第4抵抗
TR1 第1トランジスタ
TR2 第2トランジスタ
TR3 第3トランジスタ
TR4 第4トランジスタ
VDDA 第1電源電圧
VDD 第2電源電圧
Claims (22)
- 第1電源電圧及び第2電源電圧が第1レベルに維持される間に、第1ノードの電圧レベルを第2ノードの電圧レベルより高く維持させ、前記第1電源電圧または第2電源電圧が第2レベルとなれば、前記第2ノードの電圧レベルを一定なレベルに維持させ、前記第1ノードの電圧レベルを前記一定なレベルより低い値に制御する電圧レベル制御部と、
昇圧電圧に応答して動作し、前記第1ノードと前記第2ノードとの電圧レベルを比較して検出信号を発生させる検出信号発生部と、
前記電圧レベル制御部及び前記検出信号発生部の誤動作を防止し、動作活性信号に応答して、前記検出信号を反転させて検出制御信号として出力する出力部と、を備えることを特徴とする電源電圧除去感知回路。 - 前記第1電源電圧及び前記第2電源電圧は、バッテリから発生する電圧であり、
前記バッテリが除去されれば、前記第1電源電圧及び前記第2電源電圧は、相異なる時間差を有して第2レベルとなることを特徴とする請求項1に記載の電源電圧除去感知回路。 - 前記検出信号発生部は、前記第1ノードの電圧レベルが前記第2ノードの電圧レベルより高ければ、第2レベルの検出信号を出力し、前記第1ノードの電圧レベルが前記第2ノードの電圧レベルより低ければ、第1レベルの検出信号を出力することを特徴とする請求項1に記載の電源電圧除去感知回路。
- 前記電圧レベル制御部は、
一端が前記第1電源電圧に接続される第1抵抗と、
ゲートで前記第2電源電圧を受信し、第1端が前記第1ノードに接続される第1トランジスタと、
前記第1抵抗の他端と前記第1トランジスタの第2端との間に直列に接続される第2抵抗と、
一端が前記第1ノードに接続される第3抵抗と、
ゲートと第1端とが前記第3抵抗の他端に接続される第2トランジスタと、
一端が前記第2トランジスタの第2端に接続され、他端が接地電圧に接続される第4抵抗と、
ゲートが前記第1抵抗と前記第2抵抗とが接続される端に接続され、第1端が前記第3抵抗の他端に接続される第3トランジスタと、
ゲートで前記第2電源電圧を受信し、第1端が前記第3トランジスタの第2端に接続され、第2端が前記第2ノードに接続される第4トランジスタと、
前記第2ノードと接地電圧との間に接続されるキャパシタと、を備えることを特徴とする請求項3に記載の電源電圧除去感知回路。 - 前記キャパシタは、前記電源電圧除去感知回路の内部に位置し、
前記第1電源電圧及び第2電源電圧が第1レベルに維持される間に、前記第2ノードの電圧レベルに応答して充電され、前記第1電源電圧または第2電源電圧が第2レベルとなる場合、前記第2ノードの電圧レベルを一定なレベルに維持させることを特徴とする請求項4に記載の電源電圧除去感知回路。 - 前記検出信号発生部は、
前記昇圧電圧に応答して動作し、前記第1ノードに負の端子が接続され、前記第2ノードに正の端子が接続されて前記検出信号を発生させる比較器を備えることを特徴とする請求項1に記載の電源電圧除去感知回路。 - 前記出力部は、
前記検出信号の電圧レベルを低下させるダウンシフティング部と、
前記ダウンシフティング部の出力を遅延させる遅延部と、
前記遅延部の出力及び前記ダウンシフティング部の出力を反転論理和する反転論理和手段と、
前記動作活性信号及び前記反転論理和手段の出力を論理積する論理積手段と、
前記論理積手段の出力を反転させて前記検出制御信号として出力するインバータと、を備えることを特徴とする請求項1に記載の電源電圧除去感知回路。 - 前記ダウンシフティング部は、
前記検出信号を反転させるインバータを備え、
前記インバータは、前記第2電源電圧に応答して動作することを特徴とする請求項7に記載の電源電圧除去感知回路。 - バッテリから発生する第1電源電圧及び第2電源電圧が第1レベルに維持される間に、第1ノードの電圧レベルが第2ノードの電圧レベルより高く維持し、前記第1電源電圧または第2電源電圧が第2レベルとなれば、前記第2ノードの電圧レベルを一定なレベルに維持し、前記第1ノードの電圧レベルを前記一定なレベルより低い値に制御するステップと、
前記第1ノードと前記第2ノードとの電圧レベルを比較して検出信号を出力するステップと、
動作活性信号に応答して、前記検出信号を反転させて検出制御信号として出力するステップと、を含むことを特徴とする電源電圧除去感知方法。 - 前記バッテリが除去されれば、前記第1電源電圧及び前記第2電源電圧は、相異なる時間差を有して第2レベルとなることを特徴とする請求項9に記載の電源電圧除去感知方法。
- 前記制御するステップは、
前記第1電源電圧及び第2電源電圧が第1レベルに維持される間に、前記第2ノードの電圧レベルに応答して、前記第2ノードと接地電圧との間に接続されるキャパシタに電荷を充電するステップと、
前記第1電源電圧または第2電源電圧が第2レベルとなる場合、前記第2ノードの電圧レベルを前記キャパシタに充電された電荷に対応する一定なレベルに維持するステップと、を含むことを特徴とする請求項9に記載の電源電圧除去感知方法。 - 前記検出制御信号を出力するステップは、
前記検出信号を遅延させるステップと、
前記検出信号と前記遅延された検出信号とを反転論理和するステップと、
前記動作活性信号及び前記反転論理和された信号を論理積するステップと、
前記論理積された信号を反転させて前記検出制御信号として出力するステップと、を含むことを特徴とする電源電圧除去感知方法。 - パネルと、
前記パネルを制御して前記パネルに映像をディスプレイさせる駆動部と、を備え、
前記駆動部は、
前記駆動部及び前記パネルに電源電圧を供給するバッテリが除去される場合、第2レベルの検出制御信号を発生させる電源電圧除去感知部と、
前記検出制御信号に応答して、前記パネルに印加される昇圧電圧を発生させる動作を停止する電圧昇圧部と、
前記検出制御信号に応答して、前記駆動部が受信する制御信号を遮断するマイクロプロセッサと、
前記検出制御信号に応答して、前記パネルのあらゆるソースラインの出力端の電圧レベルを接地電圧レベルにするソースドライバと、を備え、
前記パネルは、
前記検出制御信号に応答して、前記パネルのゲートラインを所定の順に交互に活性化させるゲートドライバを備えることを特徴とするバッテリ除去時のパネル残像を除去するディスプレイ装置。 - 前記パネルは、前記検出制御信号に応答して、前記パネルの内部キャパシタに接続された基準電圧のレベルを接地電圧レベルにすることを特徴とする請求項13に記載のバッテリ除去時のパネル残像を除去するディスプレイ装置。
- 前記パネルは、アクティブマトリックス方式のパネルであることを特徴とする請求項13に記載のバッテリ除去時のパネル残像を除去するディスプレイ装置。
- パネルと、
前記パネルを制御して、前記パネルに映像をディスプレイさせる駆動部と、を備え、
前記駆動部は、
前記駆動部及び前記パネルに電源電圧を供給するバッテリが除去される場合、第2レベルの検出制御信号を発生させる電源電圧除去感知部と、
前記検出制御信号に応答して、前記パネルに印加される昇圧電圧を発生させる動作を停止する電圧昇圧部と、
前記検出制御信号に応答して、前記駆動部が受信する制御信号を遮断するマイクロプロセッサと、
前記検出制御信号に応答して、前記パネルのあらゆるソースラインの出力端の電圧レベルを接地電圧レベルにするソースドライバと、
前記検出制御信号に応答して、前記パネルのゲートラインを所定の順に交互に活性化させるゲートドライバと、を備えることを特徴とするバッテリ除去時のパネル残像を一時に除去するディスプレイ装置。 - 前記パネルは、前記検出制御信号に応答して、前記パネルの内部キャパシタに接続された基準電圧のレベルを接地電圧レベルにすることを特徴とする請求項16に記載のバッテリ除去時のパネル残像を一時に除去するディスプレイ装置。
- 前記パネルは、アクティブマトリックス方式のパネルであることを特徴とする請求項16に記載のバッテリ除去時のパネル残像を除去するディスプレイ装置。
- パネルと、前記パネルを制御して、前記パネルに映像をディスプレイさせる駆動部と、を備えるディスプレイ装置のバッテリ除去時の前記パネルに表れる残像を除去する方法において、
前記バッテリが除去される場合、第2レベルの検出制御信号を発生させるステップと、
前記検出制御信号に応答して、前記パネルに印加される昇圧電圧を発生させる動作を停止させるステップと、
前記検出制御信号に応答して、前記駆動部が受信する制御信号を遮断するステップと、
前記検出制御信号に応答して、前記パネルのゲートラインを所定の順に交互に活性化させることによって、前記パネルのキャパシタに充電されたあらゆる電荷を放電させるステップと、を含むことを特徴とするディスプレイ装置のバッテリ除去時のパネルに表れる残像除去方法。 - 充電されたあらゆる電荷を放電させるステップは、
前記検出制御信号に応答して、前記パネルのソースラインの出力端の電圧レベルを接地電圧レベルにするステップと、
前記検出制御信号に応答して、前記パネルの内部キャパシタに接続された基準電圧の電圧レベルを接地電圧レベルにするステップと、
前記検出制御信号に応答して、前記パネルのゲートラインを所定の順に交互に活性化させるステップと、を含むことを特徴とする請求項19に記載のディスプレイ装置のバッテリ除去時のパネルに表れる残像除去方法。 - 前記パネルは、ゲートドライバを内蔵していることを特徴とする請求項19に記載のディスプレイ装置のバッテリ除去時のパネルに表れる残像除去方法。
- 前記パネルは、アクティブマトリックス方式のパネルであることを特徴とする請求項19に記載のディスプレイ装置のバッテリ除去時のパネルに表れる残像除去方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050093056A KR100734275B1 (ko) | 2005-10-04 | 2005-10-04 | 전원 전압 제거 감지 회로, 전원 전압 제거 시 잔상을제거하는 디스플레이 장치 및 방법 |
KR10-2005-0093056 | 2005-10-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007102232A true JP2007102232A (ja) | 2007-04-19 |
JP5177987B2 JP5177987B2 (ja) | 2013-04-10 |
Family
ID=37901300
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006272792A Expired - Fee Related JP5177987B2 (ja) | 2005-10-04 | 2006-10-04 | 電源電圧除去感知回路、電源電圧除去時の残像を除去するディスプレイ装置及び方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7453290B2 (ja) |
JP (1) | JP5177987B2 (ja) |
KR (1) | KR100734275B1 (ja) |
TW (1) | TWI360086B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100539262B1 (ko) * | 2004-05-13 | 2005-12-27 | 삼성전자주식회사 | 배터리 제거를 감지할 수 있는 디스플레이 장치 및 잔상제거 방법 |
KR100539264B1 (ko) * | 2004-05-15 | 2005-12-27 | 삼성전자주식회사 | 전원 전압 제거 감지 회로 및 디스플레이 장치 |
US8223137B2 (en) * | 2006-12-14 | 2012-07-17 | Lg Display Co., Ltd. | Liquid crystal display device and method for driving the same |
KR100996813B1 (ko) * | 2008-06-11 | 2010-11-25 | 매그나칩 반도체 유한회사 | 방전회로 및 이를 구비한 표시장치 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04259114A (ja) * | 1991-02-13 | 1992-09-14 | Toshiba Corp | 論理回路 |
JPH0962649A (ja) * | 1995-08-25 | 1997-03-07 | Mitsubishi Electric Corp | 信号入出力回路 |
JPH10214062A (ja) * | 1997-01-29 | 1998-08-11 | Hoshiden Philips Display Kk | 電源オフ時の液晶表示消去回路 |
JPH10222134A (ja) * | 1997-02-12 | 1998-08-21 | Hitachi Ltd | 液晶表示装置および情報処理装置 |
JPH11219147A (ja) * | 1998-01-29 | 1999-08-10 | Oki Micro Design Miyazaki Co Ltd | 表示装置 |
JPH11271707A (ja) * | 1998-03-19 | 1999-10-08 | Toshiba Corp | 液晶表示装置 |
JP2003005724A (ja) * | 2001-06-25 | 2003-01-08 | Oki Micro Design Co Ltd | 液晶表示パネルの駆動電源回路 |
JP2004205588A (ja) * | 2002-12-24 | 2004-07-22 | Casio Comput Co Ltd | 表示装置及びその駆動制御方法 |
JP2005331949A (ja) * | 2004-05-15 | 2005-12-02 | Samsung Electronics Co Ltd | 電源電圧除去感知回路及びディスプレイ装置 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4266145A (en) * | 1979-05-09 | 1981-05-05 | Ncr Corporation | Time dependent master reset |
WO1989006416A1 (en) * | 1987-12-25 | 1989-07-13 | Hosiden Electronics Co., Ltd. | Method of erasing liquid crystal display and an erasing circuit |
JPH08110511A (ja) * | 1995-01-09 | 1996-04-30 | Seiko Epson Corp | 電気光学装置の駆動方法 |
JPH08254969A (ja) * | 1995-03-17 | 1996-10-01 | Hitachi Ltd | 液晶表示装置 |
JPH10333642A (ja) * | 1997-05-27 | 1998-12-18 | Internatl Business Mach Corp <Ibm> | 液晶表示装置 |
US6323851B1 (en) | 1997-09-30 | 2001-11-27 | Casio Computer Co., Ltd. | Circuit and method for driving display device |
KR100430095B1 (ko) * | 1998-09-15 | 2004-07-27 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의잔상제거장치및그방법 |
US6310497B1 (en) * | 2000-05-01 | 2001-10-30 | Agere Systems Guardian Corp. | Power supply loss detector method and apparatus |
TW554322B (en) | 2000-10-11 | 2003-09-21 | Au Optronics Corp | Residual image improving system for an LCD |
KR100405026B1 (ko) * | 2000-12-22 | 2003-11-07 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
JP2002333872A (ja) * | 2001-03-07 | 2002-11-22 | Ricoh Co Ltd | Lcd電源制御方法とその制御回路及びこの制御回路を有する画像形成装置 |
TW499666B (en) | 2001-04-10 | 2002-08-21 | Winbond Electronics Corp | Control circuit and method for eliminating liquid crystal panel residual image |
TW519610B (en) | 2001-07-24 | 2003-02-01 | Winbond Electronics Corp | Fast liquid crystal display power-off residual image suppression circuitry and a method thereto |
KR100835921B1 (ko) | 2001-10-10 | 2008-06-09 | 엘지디스플레이 주식회사 | 액정표시모듈의 구동 방법 및 장치 |
JP4120409B2 (ja) | 2003-01-22 | 2008-07-16 | ソニー株式会社 | 液晶表示装置 |
JP4170786B2 (ja) * | 2003-02-04 | 2008-10-22 | 松下電器産業株式会社 | データ通信装置及びデータ通信方法 |
JP4544827B2 (ja) * | 2003-03-31 | 2010-09-15 | シャープ株式会社 | 液晶表示装置 |
TWI230371B (en) * | 2003-10-09 | 2005-04-01 | Toppoly Optoelectronics Corp | Circuit for clearing after image |
KR100539264B1 (ko) * | 2004-05-15 | 2005-12-27 | 삼성전자주식회사 | 전원 전압 제거 감지 회로 및 디스플레이 장치 |
-
2005
- 2005-10-04 KR KR1020050093056A patent/KR100734275B1/ko active IP Right Grant
-
2006
- 2006-10-03 US US11/542,593 patent/US7453290B2/en not_active Expired - Fee Related
- 2006-10-03 TW TW095136680A patent/TWI360086B/zh not_active IP Right Cessation
- 2006-10-04 JP JP2006272792A patent/JP5177987B2/ja not_active Expired - Fee Related
-
2008
- 2008-10-22 US US12/256,184 patent/US8139057B2/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04259114A (ja) * | 1991-02-13 | 1992-09-14 | Toshiba Corp | 論理回路 |
JPH0962649A (ja) * | 1995-08-25 | 1997-03-07 | Mitsubishi Electric Corp | 信号入出力回路 |
JPH10214062A (ja) * | 1997-01-29 | 1998-08-11 | Hoshiden Philips Display Kk | 電源オフ時の液晶表示消去回路 |
JPH10222134A (ja) * | 1997-02-12 | 1998-08-21 | Hitachi Ltd | 液晶表示装置および情報処理装置 |
JPH11219147A (ja) * | 1998-01-29 | 1999-08-10 | Oki Micro Design Miyazaki Co Ltd | 表示装置 |
JPH11271707A (ja) * | 1998-03-19 | 1999-10-08 | Toshiba Corp | 液晶表示装置 |
JP2003005724A (ja) * | 2001-06-25 | 2003-01-08 | Oki Micro Design Co Ltd | 液晶表示パネルの駆動電源回路 |
JP2004205588A (ja) * | 2002-12-24 | 2004-07-22 | Casio Comput Co Ltd | 表示装置及びその駆動制御方法 |
JP2005331949A (ja) * | 2004-05-15 | 2005-12-02 | Samsung Electronics Co Ltd | 電源電圧除去感知回路及びディスプレイ装置 |
Also Published As
Publication number | Publication date |
---|---|
TW200715236A (en) | 2007-04-16 |
KR20070037898A (ko) | 2007-04-09 |
US8139057B2 (en) | 2012-03-20 |
US20070075750A1 (en) | 2007-04-05 |
US20090051677A1 (en) | 2009-02-26 |
TWI360086B (en) | 2012-03-11 |
KR100734275B1 (ko) | 2007-07-02 |
US7453290B2 (en) | 2008-11-18 |
JP5177987B2 (ja) | 2013-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100539264B1 (ko) | 전원 전압 제거 감지 회로 및 디스플레이 장치 | |
JP4968904B2 (ja) | 表示パネル駆動装置、表示パネル駆動方法および表示装置 | |
US7643003B2 (en) | Liquid crystal display device having a shift register | |
US8754838B2 (en) | Discharge circuit and display device with the same | |
JP6730835B2 (ja) | 過電流検出回路 | |
JP2008170995A (ja) | 液晶表示装置及び液晶表示装置の残像除去方法 | |
US20050253832A1 (en) | Display device capable of detecting battery removal and a method of removing a latent image | |
JP2655328B2 (ja) | 電源オフ時の液晶表示消去方法 | |
US10497302B2 (en) | Display driving device and display device including the same | |
US10008173B2 (en) | Liquid crystal display device with a discharge control circuit | |
JP5177987B2 (ja) | 電源電圧除去感知回路、電源電圧除去時の残像を除去するディスプレイ装置及び方法 | |
US20180166040A1 (en) | Semiconductor device for mitigating through current and electronic apparatus thereof | |
JPH11282427A (ja) | 液晶ディスプレイの駆動電圧制御装置 | |
JP5118939B2 (ja) | 液晶駆動装置及びこれを用いた液晶表示装置 | |
US10777121B1 (en) | Power circuit, gate driver and related operation control method for multi-source display system | |
KR101547558B1 (ko) | 구동 전압 발생 장치 및 이를 포함하는 액정 표시 장치 | |
JP4903398B2 (ja) | 電源電圧除去感知回路及びディスプレイ装置 | |
JP2002215099A (ja) | 液晶表示装置 | |
JP2000305524A (ja) | 液晶制御装置 | |
JP2008299253A (ja) | 液晶表示装置 | |
JP2008083436A (ja) | 表示装置 | |
CN113053278B (zh) | 用于多源显示系统的电源电路及相关操作控制方法 | |
JP3269501B2 (ja) | 表示装置の表示オン制御方法及び駆動装置 | |
JP2009092951A (ja) | 液晶表示装置およびその制御方法 | |
JPH11142809A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091005 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130108 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5177987 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |