KR100539262B1 - 배터리 제거를 감지할 수 있는 디스플레이 장치 및 잔상제거 방법 - Google Patents

배터리 제거를 감지할 수 있는 디스플레이 장치 및 잔상제거 방법 Download PDF

Info

Publication number
KR100539262B1
KR100539262B1 KR10-2004-0033803A KR20040033803A KR100539262B1 KR 100539262 B1 KR100539262 B1 KR 100539262B1 KR 20040033803 A KR20040033803 A KR 20040033803A KR 100539262 B1 KR100539262 B1 KR 100539262B1
Authority
KR
South Korea
Prior art keywords
voltage
gate
negative
positive
level
Prior art date
Application number
KR10-2004-0033803A
Other languages
English (en)
Other versions
KR20050108754A (ko
Inventor
정규영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2004-0033803A priority Critical patent/KR100539262B1/ko
Priority to TW094113387A priority patent/TWI303400B/zh
Priority to US11/128,031 priority patent/US20050253832A1/en
Publication of KR20050108754A publication Critical patent/KR20050108754A/ko
Application granted granted Critical
Publication of KR100539262B1 publication Critical patent/KR100539262B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G09G2310/063—Waveforms for resetting the whole screen at once
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/027—Arrangements or methods related to powering off a display

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

배터리 제거를 감지할 수 있는 디스플레이 장치 및 잔상 제거 방법이 개시된다. 본 발명의 실시예에 따른 디스플레이 장치는 패널(panel) 및 상기 패널에 영상을 디스플레이 시키는 구동 드라이버를 구비한다. 상기 구동 드라이버는 컨트롤러, 전압 발생부, 전압 레벨 제어부, 게이트 드라이버 및 소스 드라이버를 구비한다. 컨트롤러는 제 1 전원 전압에 응답하여 제어 신호 및 색상 데이터를 발생한다. 전압 발생부는 상기 제어 신호 및 제 2 전원 전압에 응답하여 제어 전압들을 발생한다. 전압 레벨 제어부는 상기 제어 전압들을 수신하고, 제 1 동작 모드에서는 상기 제어 전압들을 그대로 출력하며, 제 2 동작 모드에서는 상기 제어 전압들을 제 1 레벨로 출력한다. 소스 드라이버와 게이트 드라이버는 상기 색상 데이터, 상기 제어 신호 및 상기 제어 전압들에 응답하여 상기 패널의 소스 라인들과 게이트 라인들을 제어한다. 상기 제 1 동작 모드는 상기 디스플레이 장치가 정상 동작하는 경우이고, 상기 제 2 동작 모드는 상기 디스플레이 장치의 배터리가 제거된 경우이다. 본 발명에 따른 디스플레이 장치 및 패널의 잔상 제거 방법은 디스플레이 장치의 배터리가 제거된 경우 패널에 남아있는 전하를 강제로 방전시킴으로써 패널의 잔상을 빠르게 제거할 수 있는 장점이 있다.

Description

배터리 제거를 감지할 수 있는 디스플레이 장치 및 잔상 제거 방법{Display device capable of detecting battery removal and image removing method}
본 발명은 배터리 제거를 감지할 수 있는 디스플레이 장치 및 잔상 제거 방법에 관한 것으로서, 특히 배터리 제거 시 패널에 남는 잔상을 일시에 제거하는 디스플레이 장치 및 잔상 제거 방법에 관한 것이다.
디스플레이 장치(예를 들어, TFT-LCD 등)에서 전원 전압을 발생하는 배터리를 제거하면 액정 패널에 일정 시간동안 화상이 남아 있다가 천천히 사라진다.
도 1은 일반적인 디스플레이 장치의 구조를 설명하는 도면이다.
도 1을 참조하면, 일반적인 디스플레이 장치(100)는 패널(110)과 패널(110)을 구동하는 구동 드라이버(120)를 구비한다. 구동 드라이버(120)는 컨트롤러(130), 전압 발생부(140), 게이트 드라이버(150) 및 소스 드라이버(160)를 구비한다.
패널(110)은 트랜지스터(TFT)와 색상 데이터(DATA)를 저장하는 커패시터(CST)를 구비하는 픽셀들을 구비한다. 도 1의 패널(110)에서 CL은 액정(liquid crystal)의 기생 커패시턴스를 모델링하여 도시한 것이다.
컨트롤러(130)는 제 1 전원 전압(VDD)에 응답하여 패널(110)에 디스플레이 될 색상 데이터(DATA)와 제어 신호(CTRLS)를 발생한다. 전압 발생부(140)는 제 2 전원 전압(VCI)에 응답하여 제어 전압들(AVDD, GVDD, VCOMH, VCOML, VGH, VGOFF)을 발생한다. 제어 전압들(AVDD, GVDD, VCOMH, VCOML, VGH, VGOFF)은 패널(110), 게이트 드라이버(150) 및 소스 드라이버(160)를 제어하는 전압이다.
제어 전압들(AVDD, GVDD, VCOMH, VCOML, VGH, VGOFF)은 게이트 드라이버(150)로 인가되는 제 1 및 제 2 게이트 구동 전압들(VGH, VGOFF), 소스 드라이버(160)로 인가되는 제 1 및 제 2 소스 구동 전압들(AVDD, GVDD) 및 패널(110)로 인가되는 제 1 및 제 2 공통 전압들(VCOMH, VCOML)이다.
제어 전압들(AVDD, GVDD, VCOMH, VCOML, VGH, VGOFF)은 제 2 전원 전압(VCI)의 전압 레벨을 승압 시키거나 강압시킴에 의하여 발생된다. 게이트 드라이버(150)는 패널(110)의 게이트 라인들을 제어한다. 소스 드라이버(160)는 패널(110)의 소스 라인들을 제어하고 색상 데이터(DATA)를 패널(110)로 인가한다.
제 1 전원 전압(VDD)과 제 2 전원 전압(VCI)은 디스플레이 장치(100)의 배터리(미도시)로부터 출력되는 전압이다.
그런데, 디스플레이 장치(100)가 동작하는 중에 배터리(미도시)가 강제로 제거되면 제 1 전원 전압(VDD)과 제 2 전원 전압(VCI)의 전압 레벨이 점차로 0V로 된다. 그러면 컨트롤러(130)의 동작이 정지되고 제어 신호(CTRLS)의 발생도 정지되며 색상 데이터(DATA)는 배터리(미도시)가 제거되기 직전의 상태를 유지한다.
그리고, 패널(110)의 게이트 라인들은 배터리가 제거되기 직전에 선택된 게이트 라인을 제외한 모든 게이트 라인들은 제 2 게이트 구동 전압(VGOFF)의 전압 레벨을 유지한다. 배터리가 제거되기 직전에 선택된 게이트 라인은 제 1 게이트 구동 전압(VGH)의 전압 레벨을 유지한다.
패널(110)의 커패시터들(CST)도 최후의 색상 데이터를 저장한 상태를 유지한다. 즉, 패널(110)은 배터리가 강제로 제거되면 최후의 영상을 유지한다.
그런데, 패널(110)의 게이트 라인들이 최후에 선택된 게이트 라인을 제외하고는 모두 비활성화 되어 있으므로 패널(110)에 저장된 색상 데이터(DATA)가 외부로 출력될 수 있는 통로가 없으며, 따라서 패널(110)에 저장된 색상 데이터(DATA)가 자연 방전되어 사라질 때까지 패널(110)의 영상은 존재한다.
즉, 디스플레이 장치(100)에서 배터리가 강제로 제거된 경우 패널(110)에서 최후의 영상이 사라지는 데 긴 시간이 걸리게 되며 일시에 화면이 깨끗이 사라지지 않는 문제가 있다.
본 발명이 이루고자하는 기술적 과제는 배터리가 제거되는 것을 감지하여 패널의 영상을 빠르게 제거할 수 있는 디스플레이 장치를 제공하는데 있다.
본 발명이 이루고자하는 다른 기술적 과제는 디스플레이 장치의 배터리가 제거되는 것을 감지하여 패널의 영상을 빠르게 제거할 수 있는 잔상 제거 방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 디스플레이 장치는 패널(panel) 및 상기 패널에 영상을 디스플레이 시키는 구동 드라이버를 구비한다.
상기 구동 드라이버는 컨트롤러, 전압 발생부, 전압 레벨 제어부, 게이트 드라이버 및 소스 드라이버를 구비한다.
컨트롤러는 제 1 전원 전압에 응답하여 제어 신호 및 색상 데이터를 발생한다. 전압 발생부는 상기 제어 신호 및 제 2 전원 전압에 응답하여 제어 전압들을 발생한다.
전압 레벨 제어부는 상기 제어 전압들을 수신하고, 제 1 동작 모드에서는 상기 제어 전압들을 그대로 출력하며, 제 2 동작 모드에서는 상기 제어 전압들을 제 1 레벨로 출력한다. 여기서, 제 1 레벨은 접지 전압 레벨일 수 있다.
소스 드라이버와 게이트 드라이버는 상기 색상 데이터, 상기 제어 신호 및 상기 제어 전압들에 응답하여 상기 패널의 소스 라인들과 게이트 라인들을 제어한다.
상기 게이트 드라이버는 상기 제 2 동작 모드에서 상기 제어 전압들 중 일부에 응답하여 상기 패널의 모든 게이트 라인들의 전압 레벨을 상기 제 1 레벨로 만든다.
상기 소스 드라이버는 상기 제 2 동작 모드에서 상기 제어 전압들 중 다른 일부에 응답하여 상기 패널의 모든 소스 라인들의 출력단의 전압 레벨을 상기 제 1 레벨로 만든다.
상기 제 1 동작 모드는 상기 디스플레이 장치가 정상 동작하는 경우이고, 상기 제 2 동작 모드는 상기 디스플레이 장치의 배터리가 제거된 경우이다.
상기 제 1 전원 전압 및 제 2 전원 전압은 각각 상기 배터리로부터 발생되는 전압이며, 상기 제 2 동작 모드에서 상기 제 1 전원 전압 및 상기 제 2 전원 전압의 전압 레벨은 접지 전압 레벨로 되며, 상기 제 2 전원 전압의 전압 레벨이 상기 제 1 전원 전압의 전압 레벨보다 높다.
상기 제어 전압들은 상기 게이트 드라이버로 인가되는 제 1 및 제 2 게이트 구동 전압들, 상기 소스 드라이버로 인가되는 제 1 및 제 2 소스 구동 전압들 및 상기 패널로 인가되는 제 1 및 제 2 공통 전압들이다.
상기 전압 레벨 제어부는 양의 방전 회로 및 음의 방전 회로를 구비한다.
양의 방전 회로는 상기 제 2 동작 모드에서, 상기 제어 전압들 중 양(positive)의 전압 레벨을 가지는 양의 제어 전압들을 상기 제 1 레벨로 만든다.
음의 방전 회로는 상기 제 2 동작 모드에서, 상기 제어 전압들 중 음(negative)의 전압 레벨을 가지는 음의 제어 전압들을 상기 제 1 레벨로 만든다.
상기 양의 방전 회로는 상기 양의 제어 전압들에 각각 연결되는 양의 방전부를 구비한다. 상기 양의 방전부는 각각 제 1 바이어스 회로 및 제 1 제어부를 구비한다.
제 1 바이어스 회로는 상기 제 1 동작 모드에서 턴 오프 되고, 상기 제 2 동작 모드에서 상기 제 1 전원 전압 또는 상기 제 2 전원 전압에 응답하여 제 1 바이어스 전류를 발생한다.
제 1 제어부는 상기 제 1 동작 모드에서 턴 오프 되고, 상기 제 2 동작 모드에서 상기 제 1 바이어스 전류에 응답하여 상기 제 1 게이트 구동 전압, 상기 제 1 소스 구동 전압 및 상기 제 1 공통 전압의 전압 레벨을 제 1 레벨로 만든다.
상기 제 1 바이어스 회로는 제 1 내지 제 7 양의 바이어스 트랜지스터와 제 1 커패시터를 구비한다. 상기 제 1 제어부는 제 1 내지 제 3 양의 트랜지스터를 구비한다.
제 1 양의 트랜지스터는 상기 양의 제어 전압에 제 1 단이 연결되고 상기 제 6 양의 바이어스 트랜지스터의 게이트에 게이트가 연결된다. 제 2 양의 트랜지스터는 상기 제 1 양의 트랜지스터의 제 2 단에 제 1 단이 연결되고 상기 제 1 전원 전압 또는 상기 제 2 전원 전압이 게이트로 인가되며 제 2 단이 상기 접지 전압에 연결된다.
제 3 양의 트랜지스터는 상기 양의 제어 전압에 제 1 단이 연결되고 상기 제 1 양의 트랜지스터의 제 2 단에 게이트가 연결되며 제 2 단이 상기 접지 전압에 연결된다.
상기 음의 방전 회로는 상기 음의 제어 전압들에 각각 연결되는 음의 방전부를 구비하고, 상기 음의 방전부는 각각 제 2 바이어스 회로 및 제 2 제어부를 구비한다.
제 2 바이어스 회로는 상기 제 1 동작 모드에서 턴 오프 되고, 상기 제 2 동작 모드에서 상기 제 1 전원 전압 또는 상기 제 2 전원 전압에 응답하여 제 2 바이어스 전류를 발생한다.
제 2 제어부는 상기 제 1 동작 모드에서 턴 오프 되고, 상기 제 2 동작 모드에서 상기 제 2 바이어스 전류에 응답하여 상기 제 2 게이트 구동 전압, 상기 제 2 소스 구동 전압 및 상기 제 2 공통 전압의 전압 레벨을 제 1 레벨로 만든다.
상기 제 2 바이어스 회로는 제 1 내지 제 9 음의 바이어스 트랜지스터 및 제 2 커패시터를 구비한다. 상기 제 1, 제 2 및 제 8 음의 바이어스 트랜지스터는 벌크(bulk)에 상기 제 1 전원 전압 또는 상기 제 2 전원 전압이 인가된다.
상기 바이어스 전압은 상기 제 1 바이어스 회로의 제 6 양의 바이어스 트랜지스터의 게이트 전압이다. 상기 제 2 제어부는 제 1 내지 제 3 음의 트랜지스터를 구비한다.
제 1 음의 트랜지스터는 상기 제 1 전원 전압 또는 제 2 전원 전압에 제 1 단이 연결되고 게이트에 상기 접지 전압이 연결된다. 제 2 음의 트랜지스터는 상기 제 1 음의 트랜지스터의 제 2 단에 제 1 단이 연결되고 게이트가 상기 제 9 음의 바이어스 트랜지스터의 게이트에 연결되며 제 2 단이 상기 음의 제어 전압에 연결된다.
제 3 음의 트랜지스터는 상기 접지 전압에 제 1 단이 연결되고 상기 제 1 음의 트랜지스터의 제 2 단에 게이트가 연결되며 제 2 단이 상기 음의 제어 전압에 연결된다. 상기 패널은 액티브 매트릭스(active matrix) 방식 패널이다. 상기 제 1 레벨은 접지 전압 레벨이다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 잔상 제거 방법은 제어 전압들을 이용하여 패널에 영상을 디스플레이 시키는 구동 드라이버를 구비하는 디스플레이 장치의 배터리(battery) 제거 시 상기 패널에 나타나는 잔상 제거 방법에 있어서, 제 1 동작 모드인지 제 2 동작 모드인지를 판단하는 단계, 상기 제 2 동작 모드이면 상기 제어 전압들의 전압 레벨을 제 1 레벨로 만드는 단계 및 상기 제 1 레벨의 제어 전압들에 응답하여 상기 패널의 커패시터에 충전된 전하를 방전시키는 단계를 구비한다.
상기 제어 전압들의 전압 레벨을 제 1 레벨로 만드는 단계는, 상기 제어 전압들 중 양의 전압 레벨을 가지는 양의 제어 전압들의 전압 레벨을 제 1 레벨로 만드는 단계 및 상기 제어 전압들 중 음의 전압 레벨을 가지는 음의 제어 전압들의 전압 레벨을 제 1 레벨로 만드는 단계를 구비한다.
상기 전하를 방전시키는 단계는 상기 제어 전압들 중 일부에 응답하여 상기 패널의 모든 게이트 라인들을 턴 온 시키는 단계, 상기 제어 전압들 중 다른 일부에 응답하여 상기 패널의 모든 소스 라인들의 출력 단의 전압 레벨을 제 1 레벨로 만드는 단계 및 상기 제어 전압들 중 또 다른 일부에 응답하여 상기 패널 내부의 커패시터에 연결된 공통 전압 단자의 전압 레벨을 제 1 레벨로 만드는 단계를 구비한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 실시예에 따른 디스플레이 장치의 구조를 설명하는 도면이다.
도 2를 참조하면, 본 발명의 실시예에 따른 디스플레이 장치(200)는 패널(210) 및 패널(210)에 영상을 디스플레이 시키는 구동 드라이버(220)를 구비한다.
구동 드라이버(220)는 컨트롤러(230), 전압 발생부(240), 전압 레벨 제어부(245), 게이트 드라이버(250) 및 소스 드라이버(260)를 구비한다.
컨트롤러(230)는 제 1 전원 전압(VDD)에 응답하여 제어 신호(CTRLS) 및 색상 데이터(DATA)를 발생한다. 전압 발생부(240)는 제어 신호(CTRLS) 및 제 2 전원 전압(VCI)에 응답하여 제어 전압들(AVDD, GVDD, VCOMH, VCOML, VGH, VGOFF)을 발생한다.
제 1 전원 전압(VDD) 및 제 2 전원 전압(VCI)은 각각 배터리(미도시)로부터 발생되는 전압이다. 제 2 동작 모드에서 제 1 전원 전압(VDD) 및 제 2 전원 전압(VCI)의 전압 레벨은 접지 전압 레벨로 된다. 제 2 전원 전압(VCI)의 전압 레벨이 제 1 전원 전압(VDD)의 전압 레벨보다 높다.
제어 전압(AVDD, GVDD, VCOMH, VCOML, VGH, VGOFF)들은 게이트 드라이버(250)로 인가되는 제 1 및 제 2 게이트 구동 전압들(VGH, VGOFF), 소스 드라이버(260)로 인가되는 제 1 및 제 2 소스 구동 전압들(AVDD, GVDD) 및 패널(210)로 인가되는 제 1 및 제 2 공통 전압들(VCOMH, VCOML)이다.
제 1 게이트 구동 전압(VGH)은 패널(210)의 게이트 라인들을 턴 온 시키는 전압이고 제 2 게이트 구동 전압(VGOFF)은 패널(210)의 게이트 라인들을 턴 오프 시키는 전압이다.
제 1 소스 구동 전압(AVDD)은 소스 드라이버(260)를 구동시키는 전압이고 제 2 소스 구동 전압(GVDD)은 소스 드라이버(260)로 인가되는 색상 데이터(DATA)의 전압 중 가장 높은 전압이다.
제 1 공통 전압(VCOMH)은 패널(210)의 공통 전압 단자(VOCM)로 인가되는 하이 레벨의 전압이고 제 2 공통 전압(VCOML)은 패널(210)의 공통 전압 단자(VCOM)로 인가되는 로우 레벨의 전압이다.
디스플레이 장치(200)의 배터리(미도시)가 제거되어 디스플레이 장치(200)가 제 2 동작 모드로 되면 설명된 바와 같이 전압 레벨 제어부(245)는 제어 전압들(AVDD, GVDD, VCOMH, VCOML, VGH, VGOFF)의 전압 레벨을 모두 제 1 레벨, 즉 접지 전압 레벨로 만든다.
전압 레벨 제어부(245)는 제어 전압들(AVDD, GVDD, VCOMH, VCOML, VGH, VGOFF)을 수신하고, 제 1 동작 모드에서는 제어 전압들(AVDD, GVDD, VCOMH, VCOML, VGH, VGOFF)을 그대로 출력하며, 제 2 동작 모드에서는 제어 전압들(AVDD, GVDD, VCOMH, VCOML, VGH, VGOFF)을 제 1 레벨로 출력한다.
소스 드라이버(260)와 게이트 드라이버(250)는 색상 데이터(DATA), 제어 신호(CTRLS) 및 제어 전압들(AVDD, GVDD, VCOMH, VCOML, VGH, VGOFF)에 응답하여 패널(210)의 소스 라인들과 게이트 라인들을 제어한다.
게이트 드라이버(250)는 제 2 동작 모드에서 제어 전압들(AVDD, GVDD, VCOMH, VCOML, VGH, VGOFF) 중 일부에 응답하여 패널(210)의 모든 게이트 라인들의 전압 레벨을 제 1 레벨로 만든다. 소스 드라이버(260)는 제 2 동작 모드에서 제어 전압들(AVDD, GVDD, VCOMH, VCOML, VGH, VGOFF) 중 다른 일부에 응답하여 패널(210)의 모든 소스 라인들의 출력단의 전압 레벨을 제 1 레벨로 만든다.
여기서, 제 1 동작 모드는 디스플레이 장치(200)가 정상 동작하는 경우이고, 제 2 동작 모드는 디스플레이 장치(200)의 배터리가 제거된 경우이다.
본 발명의 실시예에 따른 디스플레이 장치(200)는 배터리가 강제로 제거되면 방전 회로를 이용하여 구동 드라이버(220)가 발생하는 제어 전압들(AVDD, GVDD, VCOMH, VCOML, VGH, VGOFF)을 강제로 방전시켜 패널(210)에 남아있는 영상을 빠르게 없애는 방법을 이용한다.
패널(210)의 게이트 라인들을 턴 오프 시키는 전압인 제 2 게이트 구동 전압(VGOFF)이 음(negative) 전압이다. 배터리가 강제로 제거된 경우 패널(210)의 게이트 라인들이 최후에 선택된 게이트 라인을 제외한 나머지 게이트 라인들은 제 2 게이트 구동 전압(VGOFF)에 의하여 턴 오프 된다. 따라서 패널(210)의 커패시터(CST)에 저장된 색상 데이터(DATA)가 방출되지 못하는 것이다.
본 발명의 실시예 에서는 방전 회로를 이용하여 게이트 라인들의 전압 레벨을 접지(ground) 전압 레벨로 만들어준다. 그러면, 패널(210)의 게이트 라인들은 완전한 턴 온 상태는 아니어도 일정한 전류를 흐르게 할 수 있는 상태가 된다.
그리고, 패널(210)의 소스 라인들의 전압 레벨도 방전 회로에 의하여 접지 전압 레벨로 만들어준다. 이러한 방법으로 패널(210)의 커패시터(CST)에 남아있는 색상 데이터(DATA)를 빠르게 방전시킬 수 있고 잔상을 제거할 수 있다.
전압 레벨 제어부(245)가 패널(210)의 게이트 라인들과 소스 라인들의 전압 레벨을 제어하는 방전 회로의 기능을 수행한다.
도 3은 도 2의 전압 레벨 제어부의 구조를 설명하는 도면이다.
도 3을 참조하면, 전압 레벨 제어부(245)는 양의 방전 회로(310) 및 음의 방전 회로(320)를 구비한다.
양의 방전 회로(310)는 제 2 동작 모드에서 제어 전압들(AVDD, GVDD, VCOMH, VCOML, VGH, VGOFF) 중 양(positive)의 전압 레벨을 가지는 양의 제어 전압들(AVDD, GVDD, VCOMH, VGH)을 제 1 레벨로 만든다. 양의 방전 회로(310)는 양의 제어 전압들(AVDD, GVDD, VCOMH, VGH)에 각각 연결되는 양의 방전부(PDISC)를 구비한다. 여기서, 제 1 레벨은 접지 전압 레벨이다.
음의 방전 회로(320)는 제 2 동작 모드에서 제어 전압들(AVDD, GVDD, VCOMH, VCOML, VGH, VGOFF) 중 음(negative)의 전압 레벨을 가지는 음의 제어 전압들(VCOML, VGOFF)을 제 1 레벨로 만든다. 음의 방전 회로(320)는 음의 제어 전압들(VCOML, VGOFF)에 각각 연결되는 음의 방전부(NDISC)를 구비한다.
도 4는 도 3의 양의 방전부의 구조를 설명하는 도면이다.
도 4를 참조하면, 양의 방전부(PDISC)는 제 1 바이어스 회로(BC1) 및 제 1 제어부(DC1)를 구비한다.
제 1 바이어스 회로(BC1)는 제 1 동작 모드에서 턴 오프 되고, 제 2 동작 모드에서 제 1 전원 전압(VDD) 또는 제 2 전원 전압(VCI)에 응답하여 제 1 바이어스 전류(I1)를 발생한다.
제 1 제어부(DC1)는 제 1 동작 모드에서 턴 오프 되고, 제 2 동작 모드에서 제 1 바이어스 전류(I1)에 응답하여 제 1 게이트 구동 전압(VGH), 제 1 소스 구동 전압(AVDD) 및 제 1 공통 전압(VCOMH)의 전압 레벨을 제 1 레벨로 만든다.
제 1 바이어스 회로(BC1)는 제 1 내지 제 7 양의 바이어스 트랜지스터(PBTR1 ~ PBTR7)와 제 1 커패시터(C1)를 구비한다. 제 1 제어부(DC1)는 제 1 내지 제 3 양의 트랜지스터(PTR1 ~ PTR3)를 구비한다.
제 1 양의 바이어스 트랜지스터(PBTR1)는 양의 제어 전압(VP)에 제 1 단이 연결되고 게이트와 제 2 단이 서로 연결된다. 도 4에는 양의 제어 전압(VP)은 양의 전압 레벨을 가지는 제어 전압들을 의미하며 제 1 및 제 2 소스 구동 전압들(AVDD, GVDD), 제 1 공통 전압(VCOMH) 및 제 1 게이트 구동 전압(VGH)을 의미한다. 이하에서는 양의 제어 전압(VP)을 VP 로 표시하기로 한다.
제 2 양의 바이어스 트랜지스터(PBTR2)는 양의 제어 전압(VP)에 제 1 단이 연결되고 게이트가 제 1 양의 바이어스 트랜지스터(PBTR1)의 게이트에 연결된다. 제 3 양의 바이어스 트랜지스터(PBTR3)는 제 1 양의 바이어스 트랜지스터(PBTR1)의 제 2 단에 제 1 단이 연결되고 게이트가 제 1 노드에 연결되며 제 2 단이 제 1 제어 저항(R1)을 통하여 접지 전압(GND)에 연결된다.
제 4 양의 바이어스 트랜지스터(PBTR4)는 제 2 양의 바이어스 트랜지스터(PBTR2)의 제 2 단에 제 1 단이 연결되고 제 1 단과 게이트가 제 1 노드(N1)에 연결되며 제 2 단이 접지 전압(GND)에 연결된다.
제 5 양의 바이어스 트랜지스터는 제 1 전원 전압(VDD) 또는 제 2 전원 전압(VCI)을 게이트로 수신하고 제 1 노드(N1)에 제 1 단이 연결되고 제 2단이 접지 전압(GND)에 연결된다.
제 6 양의 바이어스 트랜지스터(PBTR6)는 양의 제어 전압(VP)에 제 1 단이 연결되고 게이트와 제 2 단이 서로 연결된다. 제 7 양의 바이어스 트랜지스터(PBTR7)는 제 6 양의 바이어스 트랜지스터(PBTR6)의 제 2 단에 제 1 단이 연결되고 제 1 노드(N1)에 게이트가 연결되며 제 2 단이 접지 전압(GND)에 연결된다.
제 1 커패시터(C1)는 제 1 양의 바이어스 트랜지스터(PBTR1)의 제 2 단과 제 5 양의 바이어스 트랜지스터(PBTR5)의 게이트 사이에 연결된다.
디스플레이 장치(200)가 제 1 동작 모드이면 배터리(미도시)가 디스플레이 장치(200)에 연결되어 있는 것을 의미하며, 제 1 전원 전압(VDD) 및 제 2 전원 전압(VCI)은 모두 하이 레벨을 갖는다.
그러면, 제 5 양의 바이어스 트랜지스터(PBTR5)는 턴 온 되고 제 1 노드(N1)가 접지 전압(GND) 레벨이 된다. 이 때, 제 1 커패시터(C1)는 일정 량의 전하를 저장하게 된다. 그러면, 제 3 양의 바이어스 트랜지스터(PBTR3) 및 제 4 양의 바이어스 트랜지스터(PBTR4)는 턴 오프 되므로 제 1 바이어스 전류(I1)가 흐르지 못한다.
또한, 제 7 양의 바이어스 트랜지스터(PBTR7)도 턴 오프 되므로 제 6 양의 바이어스 트랜지스터(PBTR6)와 제 7 양의 바이어스 트랜지스터(PBTR7) 사이에도 전류가 흐르지 못한다.
제 1 제어부(DC1)의 제 1 양의 트랜지스터(PTR1)는 양의 제어 전압(VP)에 제 1 단이 연결되고 제 6 양의 바이어스 트랜지스터(PBTR6)의 게이트에 게이트가 연결된다. 제 2 양의 트랜지스터(PTR2)는 제 1 양의 트랜지스터(PTR1)의 제 2 단에 제 1 단이 연결되고 제 1 전원 전압(VDD) 또는 제 2 전원 전압(VCI)이 게이트로 인가되며 제 2 단이 접지 전압(GND)에 연결된다.
제 3 양의 트랜지스터(PTR3)는 양의 제어 전압(VP)에 제 1 단이 연결되고 제 1 양의 트랜지스터(PTR1)의 제 2 단에 게이트가 연결되며 제 2 단이 접지 전압(GND)에 연결된다.
제 1 전원 전압(VDD) 및 제 2 전원 전압(VCI)이 모두 하이 레벨이므로 제 2 양의 트랜지스터(PTR2)가 턴 온 되면 제 3 양의 트랜지스터(PTR3)의 게이트가 접지 전압(GND) 레벨이 되므로 제 3 양의 트랜지스터(PTR3)는 턴 오프 된다. 따라서, 양의 제어 전압(VP)의 전압 레벨은 변동 없이 그대로 외부로 출력된다.
그런데, 배터리(미도시)가 강제로 제거되어 디스플레이 장치(200)가 제 2 동작 모드로 되면 제 1 전원 전압(VDD) 및 제 2 전원 전압(VCI)은 로우 레벨이 된다. 그러면, 제 1 바이어스 회로(BC1)의 제 5 양의 바이어스 트랜지스터(PBTR5)는 턴 오프 되고 제 1 커패시터(C1)에 의해서 제 1 및 제 2 양의 바이어스 트랜지스터들(PBTR1, PBTR2)의 게이트는 로우 레벨로 된다.
따라서, 제 1 및 제 2 양의 바이어스 트랜지스터들(PBTR1, PBTR2)이 턴 온 되고 제 1 바이어스 전류(I1)가 흐른다. 이때, 제 1 바이어스 전류(I1)의 전류 량은 제 3 및 제 4 양의 바이어스 트랜지스터들(PBTR3, PBTR4)의 사이즈와 제 1 제어 저항(R1)의 크기에 의하여 결정된다.
제 1 바이어스 전류(I1)에 의하여 제 1 노드(N1)도 하이 레벨이 되고 제 7 양의 바이어스 트랜지스터(PBTR7)가 턴 온 되며 제 6 양의 바이어스 트랜지스터(PBTR6)도 턴 온 된다.
그러면, 제 1 양의 트랜지스터(PTR1)도 턴 온 되고, 또한 제 1 전원 전압(VDD) 또는 제 2 전원 전압(VCI)에 의하여 제 2 양의 트랜지스터(PTR2)도 턴 온 된다. 제 1 양의 트랜지스터(PTR1)와 제 2 양의 트랜지스터(PTR2) 사이를 흐르는 제 1 바이어스 전류(I1)에 의해서 제 3 양의 트랜지스터(PTR3)가 턴 온 되고 양의 제어 전압(VP)의 전압 레벨이 접지 전압(GND) 레벨로 낮아져서 외부로 출력된다.
도 4의 양의 방전부(PDISC)에 의하여 디스플레이 장치(200)가 제 2 동작 모드로 되면 패널(210), 소스 드라이버(260)와 게이트 드라이버(250)를 제어하는 양의 제어 전압(VP)의 전압 레벨이 접지 전압(GND) 레벨로 된다.
도 5는 도 3의 음의 방전부의 구조를 설명하는 도면이다.
도 5를 참조하면, 음의 방전부(NDISC)는 제 2 바이어스 회로(BC2) 및 제 2 제어부(DC2)를 구비한다.
제 2 바이어스 회로(BC2)는 제 1 동작 모드에서 턴 오프 되고, 제 2 동작 모드에서 제 1 전원 전압(VDD) 또는 제 2 전원 전압(VCI)에 응답하여 제 2 바이어스 전류(I2)를 발생한다.
제 2 제어부(DC2)는 제 1 동작 모드에서 턴 오프 되고, 제 2 동작 모드에서 제 2 바이어스 전류(I2)에 응답하여 제 2 게이트 구동 전압(VGOFF) 및 제 2 공통 전압(VCOML)의 전압 레벨을 제 1 레벨로 만든다.
제 2 바이어스 회로(BC2)는 제 1 내지 제 9 음의 바이어스 트랜지스터(NBTR1 ~ NBTR9) 및 제 2 커패시터(C2)를 구비한다.
제 2 바이어스 회로(BC2)의 제 1 음의 바이어스 트랜지스터(NBTR1)는 접지 전압(GND)에 제 1 단이 연결되고 게이트와 제 2 단이 서로 연결된다. 제 2 음의 바이어스 트랜지스터(NBTR2)는 접지 전압(GND)에 제 1 단이 연결되고 게이트가 제 1 음의 바이어스 트랜지스터(NBTR1)의 게이트에 연결된다.
제 3 음의 바이어스 트랜지스터(NBTR3)는 제 1 음의 바이어스 트랜지스터(NBTR1)의 제 2 단에 제 1 단이 연결되고 게이트가 제 2 노드(N2)에 연결되며 제 2 단이 제 2 제어 저항(R2)을 통하여 음의 제어 전압(VN)에 연결된다. 음의 제어 전압(VN)은 제어 전압들 중 음의 전압 레벨을 가지는 제 2 공통 전압(VCOML) 및 제 2 게이트 구동 전압(VGOFF)을 의미한다. 이하에서는 음의 제어 전압(VN)을 VN으로 표시한다.
제 4 음의 바이어스 트랜지스터(NBTR4)는 제 2 음의 바이어스 트랜지스터(NBTR2)의 제 2 단에 제 1 단이 연결되고 제 1 단과 게이트가 제 2 노드(N2)에 연결되며 제 2 단이 음의 제어 전압(VN)에 연결된다.
제 5 음의 바이어스 트랜지스터(NBTR5)는 제 1 전원 전압(VDD) 또는 제 2 전원 전압(VCI)에 제 1 단이 연결되고 게이트에 접지 전압(GND)이 연결되고 제 2 단이 제 1 음의 바이어스 트랜지스터(NBTR1)의 제 2단에 연결된다.
제 6 음의 바이어스 트랜지스터(NBTR6)는 양의 제어 전압(VP)에 제 1 단이 연결되고 게이트로 양의 바이어스 전압(VBP)이 인가된다. 제 7 음의 바이어스 트랜지스터(NBTR7)는 제 6 음의 바이어스 트랜지스터(NBTR6)의 제 2 단에 제 1 단이 연결되고 게이트에 제 1 전원 전압(VDD) 또는 제 2 전원 전압(VCI)이 인가되며 제 2 단이 접지 전압(GND)에 연결된다.
제 2 커패시터(C2)는 제 6 음의 바이어스 트랜지스터(NBTR6)의 제 2 단과 제 2 노드(N2) 사이에 연결된다. 제 8 음의 바이어스 트랜지스터(NBTR8) 접지 전압(GND)에 제 1 단이 연결되고 게이트가 제 2 음의 바이어스 트랜지스터(NBTR2)의 게이트에 연결된다.
제 9 음의 바이어스 트랜지스터(NBTR9)는 제 8 음의 바이어스 트랜지스터(NBTR8)의 제 2 단에 제 1 단이 연결되고 제 1 단에 게이트가 연결되며 제 2 단이 음의 제어 전압(VN)에 연결된다.
제 1, 제 2 및 제 8 음의 바이어스 트랜지스터(NBTR1, NBTR2, NBTR8)는 벌크(bulk)에 제 1 전원 전압(VDD) 또는 제 2 전원 전압(VCI)이 인가된다.
양의 바이어스 전압(VBP)은 제 1 바이어스 회로(BC1)의 제 6 양의 바이어스 트랜지스터(PBTR6)의 게이트 전압이다.
디스플레이 장치(200)가 제 1 동작 모드이면 제 1 바이어스 회로(BC1)가 동작하지 아니하므로 양의 바이어스 전압(VBP)은 하이 레벨의 일정한 전압 레벨을 유지하고 있으며 제 6 음의 바이어스 트랜지스터(NBTR6)는 턴 오프 상태가 된다.
제 7 음의 바이어스 트랜지스터(NBTR7)는 제 1 전원 전압(VDD) 또는 제 2 전원 전압(VCI)에 의하여 턴 온 되고 제 2 커패시터(C2)에 의하여 제 2 노드(N2)의 전압 레벨도 로우 레벨이 된다. 따라서, 제 3 및 제 4 음의 바이어스 트랜지스터(NBTR3, NBTR5)는 턴 오프 되고 제 2 바이어스 전류(I2)는 흐르지 않는다.
이 때, 제 5 음의 바이어스 트랜지스터(NBTR5)는 턴 온 되고 제 1 전원 전압 또는 제 2 전원 전압(VCI)에 의해서 제 1 및 제 2 음의 바이어스 트랜지스터(NBTR1, NBTR2)는 턴 오프 된다.
제 1 전원 전압(VDD) 또는 제 2 전원 전압(VCI)에 의해서 제 8 음의 바이어스 트랜지스터(NBTR8)도 턴 오프 된다. 따라서, 제 8 음의 바이어스 트랜지스터(NBTR8)와 제 9 음의 바이어스 트랜지스터(NBTR9) 사이로 제 2 바이어스 전류(I2)가 흐르지 못한다.
제 2 제어부(DC2)는 제 1 내지 제 3 음의 트랜지스터(NTR1, NTR2, NTR3)를 구비한다.
제 1 음의 트랜지스터(NTR1)는 제 1 전원 전압(VDD) 또는 제 2 전원 전압(VCI)에 제 1 단이 연결되고 게이트에 접지 전압(GND)이 연결된다. 제 2 음의 트랜지스터(NTR2)는 제 1 음의 트랜지스터(NTR1)의 제 2 단에 제 1 단이 연결되고 게이트가 제 9 음의 바이어스 트랜지스터(NBTR9)의 게이트에 연결되며 제 2 단이 음의 제어 전압(VN)에 연결된다.
제 3 음의 트랜지스터(NTR3)는 접지 전압(GND)에 제 1 단이 연결되고 제 1 음의 트랜지스터(NTR1)의 제 2 단에 게이트가 연결되며 제 2 단이 음의 제어 전압(VN)에 연결된다.
제 2 음의 트랜지스터(NTR2)는 턴 오프 상태이지만 제 1 음의 트랜지스터(NTR1)는 게이트에 연결된 접지 전압(GND)에 의해서 턴 온 되므로 제 3 음의 트랜지스터(NTR3)는 게이트로 인가되는 제 1 전원 전압(VDD) 또는 제 2 전원 전압(VCI)에 의하여 턴 오프 된다. 따라서, 음의 제어 전압(VN)은 전압 레벨은 변동 없이 그대로 외부로 출력된다.
그런데, 배터리(미도시)가 강제로 제거되어 디스플레이 장치(200)가 제 2 동작 모드로 되면 제 1 전원 전압(VDD) 및 제 2 전원 전압(VCI)은 로우 레벨이 된다. 그러면, 제 7 음의 바이어스 트랜지스터(NBTR7)는 턴 오프 되고 제 2 동작 모드에서 양의 바이어스 전압(VBP)은 로우 레벨이므로 제 6 음의 바이어스 트랜지스터(NBTR6)는 턴 온 된다.
제 6 음의 바이어스 트랜지스터(NBTR6)가 턴 온 되면 제 6 음의 바이어스 트랜지스터(NBTR6)의 제 2 단의 전압 레벨이 높아지고 제 2 커패시터(C2)에 의하여 제 2 노드(N2)의 전압 레벨도 높아진다. 그러면 제 3 및 제 4 음의 바이어스 트랜지스터(NBTR3, NBTR4)가 턴 온 된다.
제 5 음의 바이어스 트랜지스터(NBTR5)의 제 1 단에 연결된 제 1 전원 전압(VDD) 또는 제 2 전원 전압(VCI)도 로우 레벨이 되므로 제 5 음의 바이어스 트랜지스터(NBTR5)는 턴 오프 되고 제 1 및 제 2 음의 바이어스 트랜지스터들(NBTR1, NBTR2)은 턴 온 된 제 3 및 제 4 음의 바이어스 트랜지스터들(NBTR3, NBTR4)에 의하여 턴 온 된다.
따라서, 제 2 바이어스 전류(I2)가 흐른다. 제 2 바이어스 전류(I2)의 크기는 제 3 및 제 4 음의 바이어스 트랜지스터들(NBTR3, NBTR4)의 사이즈과 제 2 제어 저항(R2)의 크기에 따라 정해진다.
제 1 및 제 2 음의 바이어스 트랜지스터들(NBTR1, NBTR2)의 게이트가 로우 레벨이 되므로 제 8 음의 바이어스 트랜지스터(NBTR8)도 턴 온 되고 제 8 음의 바이어스 트랜지스터(NBTR8)와 제 9 음의 바이어스 트랜지스터(NBTR9) 사이로 흐르는 제 2 바이어스 전류(I2)에 의하여 제 9 음의 바이어스 트랜지스터(NBTR9)가 턴 온 된다.
그러면, 제 2 음의 트랜지스터(NTR2)도 턴 온 되고 제 1 음의 트랜지스터(NTR1)는 턴 오프 되므로 제 3 음의 트랜지스터(NTR3)의 게이트가 음의 제어 전압(VN) 레벨이 되어 제 3 음의 트랜지스터(NTR3)도 턴 온 된다.
그러면, 음의 제어 전압(VN)이 접지 전압(GND) 레벨로 승압된다. 즉, 음의 제어 전압(VN)의 전압 레벨이 접지 전압(GND) 레벨로 높아져서 외부로 출력된다. 도 5의 음의 방전부(NDISC)에 의하여 디스플레이 장치(200)가 제 2 동작 모드로 되면 패널(210), 소스 드라이버(260)와 게이트 드라이버(250)를 제어하는 음의 제어 전압(VN)의 전압 레벨이 접지 전압(GND) 레벨로 된다.
디스플레이 장치(200)의 배터리(미도시)가 제거되면 위에서 설명된 동작에 의하여 전압 레벨 제어부(245)는 제어 전압들(AVDD, GVDD, VCOMH, VCOML, VGH, VGOFF)의 전압 레벨을 접지 전압 레벨로 만든다. 그러면, 게이트 드라이버(250)는 패널(210)의 모든 게이트 라인들의 전압 레벨을 접지 전압 레벨로 만들고, 소스 드라이버(260)는 패널(210)의 모든 소스 라인들의 출력단의 전압 레벨을 접지 전압 레벨로 만든다.
게이트 라인들이 모두 접지 전압 레벨로 되면 게이트 라인들은 약하게 턴 온 된 상태가 된다. 색상 데이터(DATA)가 저장된 커패시터(CST)가 연결되는 공통 전압 단자(VCOM)의 전압 레벨이 접지 전압 레벨로 되고 소스 라인들의 출력단도 접지 전압 레벨이 되므로 커패시터(CST)에 저장된 색상 데이터(DATA)가 게이트 라인에 연결된 트랜지스터(TFT)를 통하여 방전된다.
이와 같이, 강제로 패널(210)의 커패시터(CST)에 저장된 전하를 방전시키므로 디스플레이 장치(200)의 배터리(미도시)가 제거된 경우 종래의 자연 방전에 의한 화면 잔상 제거보다 빨리 화면 잔상을 제거할 수 있다.
도 6은 본 발명의 실시예에 따른 패널에 나타나는 잔상 제거 방법을 설명하는 플로우 차트이다.
도 7은 도 6의 620 단계를 설명하는 플로우 차트이다.
도 8은 도 6의 630 단계를 설명하는 플로우 차트이다.
도 6을 참조하면, 본 발명의 실시예에 따른 잔상 제거 방법(600)은 제어 전압들을 이용하여 패널에 영상을 디스플레이 시키는 구동 드라이버를 구비하는 디스플레이 장치의 배터리(battery) 제거 시 상기 패널에 나타나는 잔상 제거 방법에 관한 것이다.
본 발명의 실시예에 따른 잔상 제거 방법(600)은 도 2의 디스플레이 장치(200)의 동작에 대응된다. 따라서 잔상 제거 방법(600)은 도 2내지 도 5의 디스플레이 장치(200)의 동작과 함께 설명된다.
먼저, 디스플레이 장치(200)가 제 1 동작 모드인지 제 2 동작 모드인지를 판단한다.(610 단계) 제 1 동작 모드는 디스플레이 장치(200)가 정상 동작하는 경우이고, 제 2 동작 모드는 디스플레이 장치(200)의 배터리가 제거된 경우이다.
제 1 동작 모드인 경우 디스플레이 장치(200)는 정상적인 영상 재생 동작을 수행한다.(640 단계) 그러나, 제 2 동작 모드이면 제어 전압들(AVDD, GVDD, VCOMH, VCOML, VGH, VGOFF)의 전압 레벨을 제 1 레벨로 만든다.(620 단계)
여기서, 제 1 레벨은 접지 전압 레벨이다. 제어 전압들(AVDD, GVDD, VCOMH, VCOML, VGH, VGOFF)은 디스플레이 장치(200)를 구동하는 전압들로서 앞서 설명된바 있으므로 상세한 설명을 생략한다.
제어 전압들(AVDD, GVDD, VCOMH, VCOML, VGH, VGOFF)의 전압 레벨을 접지 전압 레벨로 만든 후, 제어 전압들(AVDD, GVDD, VCOMH, VCOML, VGH, VGOFF)에 응답하여 패널(210)의 커패시터(CST)에 충전된 전하를 방전시킨다.(630 단계) 커패시터(CST)에 충전된 전하가 강제로 방전되기 때문에 패널(210)의 잔상이 빨리 제거된다.
제어 전압들(AVDD, GVDD, VCOMH, VCOML, VGH, VGOFF)의 전압 레벨을 접지 전압 레벨로 만드는 620 단계를 좀 더 설명하면, 제어 전압들(AVDD, GVDD, VCOMH, VCOML, VGH, VGOFF) 중 양의 전압 레벨을 가지는 양의 제어 전압들(AVDD, GVDD, VCOMH, VGH)의 전압 레벨을 제 1 레벨로 만든다.(710 단계) 그리고, 제어 전압들(AVDD, GVDD, VCOMH, VCOML, VGH, VGOFF) 중 음의 전압 레벨을 가지는 음의 제어 전압들(VCOM, VGOFF)의 전압 레벨을 제 1 레벨로 만든다.(720 단계)
제 1 레벨은 접지 전압 레벨을 의미하며 720 단계의 동작은 도 4 및 도 5의 양의 방전부(PDISC)와 음의 방전부(NDISC)에 의하여 수행된다. 630 단계의 동작을 좀 더 설명하면, 제어 전압들(AVDD, GVDD, VCOMH, VCOML, VGH, VGOFF) 중 일부에 응답하여 패널(210)의 모든 게이트 라인들을 턴 온 시킨다.(810 단계)
그리고, 제어 전압들(AVDD, GVDD, VCOMH, VCOML, VGH, VGOFF) 중 다른 일부에 응답하여 패널(210)의 모든 소스 라인들의 출력 단의 전압 레벨을 제 1 레벨로 만든다.(820 단계) 마지막으로, 제어 전압들(AVDD, GVDD, VCOMH, VCOML, VGH, VGOFF) 중 또 다른 일부에 응답하여 패널(210) 내부의 커패시터(CST)에 연결된 공통 전압 단자(VCOM)의 전압 레벨을 제 1 레벨로 만든다.(830 단계)
이와 같이 패널(210)을 제어하는 게이트 라인들을 접지 전압 레벨로 만들어 트랜지스터들을 턴 온 시키고 커패시터(CST)에 연결되는 공통 전압 단자(VCOM)와 소스 라인들의 출력단을 접지 전압 레벨로 만들면 커패시터(CST)에 저장된 전하가 빠르게 방전되어 패널의 잔상이 제거되는 속도를 빠르게 할 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 디스플레이 장치 및 패널의 잔상 제거 방법은 디스플레이 장치의 배터리가 제거된 경우 패널에 남아있는 전하를 강제로 방전시킴으로써 패널의 잔상을 빠르게 제거할 수 있는 장점이 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 일반적인 디스플레이 장치의 구조를 설명하는 도면이다.
도 2는 본 발명의 실시예에 따른 디스플레이 장치의 구조를 설명하는 도면이다.
도 3은 도 2의 전압 레벨 제어부의 구조를 설명하는 도면이다.
도 4는 도 3의 양의 방전부의 구조를 설명하는 도면이다.
도 5는 도 3의 음의 방전부의 구조를 설명하는 도면이다.
도 6은 본 발명의 실시예에 따른 패널에 나타나는 잔상 제거 방법을 설명하는 플로우 차트이다.
도 7은 도 6의 620 단계를 설명하는 플로우 차트이다.
도 8은 도 6의 630 단계를 설명하는 플로우 차트이다.

Claims (21)

  1. 패널(panel) ; 및
    상기 패널에 영상을 디스플레이 시키는 구동 드라이버를 구비하고,
    상기 구동 드라이버는,
    제 1 전원 전압에 응답하여 제어 신호 및 색상 데이터를 발생하는 컨트롤러 ;
    상기 제어 신호 및 제 2 전원 전압에 응답하여 제어 전압들을 발생하는 전압 발생부 ;
    상기 제어 전압들을 수신하고, 제 1 동작 모드에서는 상기 제어 전압들을 그대로 출력하며, 제 2 동작 모드에서는 상기 제어 전압들을 제 1 레벨로 출력하는 전압 레벨 제어부 ;
    상기 색상 데이터, 상기 제어 신호 및 상기 제어 전압들에 응답하여 상기 패널의 소스 라인들과 게이트 라인들을 제어하는 소스 드라이버와 게이트 드라이버를 구비하는 것을 특징으로 하는 디스플레이 장치.
  2. 제 1항에 있어서, 상기 게이트 드라이버는,
    상기 제 2 동작 모드에서 상기 제어 전압들 중 일부에 응답하여 상기 패널의 모든 게이트 라인들의 전압 레벨을 상기 제 1 레벨로 만들고,
    상기 소스 드라이버는,
    상기 제 2 동작 모드에서 상기 제어 전압들 중 다른 일부에 응답하여 상기 패널의 모든 소스 라인들의 출력단의 전압 레벨을 상기 제 1 레벨로 만드는 것을 특징으로 하는 디스플레이 장치.
  3. 제 1항에 있어서, 상기 제 1 동작 모드는,
    상기 디스플레이 장치가 정상 동작하는 경우이고,
    상기 제 2 동작 모드는,
    상기 디스플레이 장치의 배터리가 제거된 경우인 것을 특징으로 하는 디스플레이 장치.
  4. 제 3항에 있어서, 상기 제 1 전원 전압 및 제 2 전원 전압은,
    각각 상기 배터리로부터 발생되는 전압이며,
    상기 제 2 동작 모드에서 상기 제 1 전원 전압 및 상기 제 2 전원 전압의 전압 레벨은 접지 전압 레벨로 되며,
    상기 제 2 전원 전압의 전압 레벨이 상기 제 1 전원 전압의 전압 레벨보다 높은 것을 특징으로 하는 디스플레이 장치.
  5. 제 1항에 있어서, 상기 제어 전압들은,
    상기 게이트 드라이버로 인가되는 제 1 및 제 2 게이트 구동 전압들, 상기 소스 드라이버로 인가되는 제 1 및 제 2 소스 구동 전압들 및 상기 패널로 인가되는 제 1 및 제 2 공통 전압들인 것을 특징으로 하는 디스플레이 장치.
  6. 제 5항에 있어서, 상기 전압 레벨 제어부는,
    상기 제 2 동작 모드에서, 상기 제어 전압들 중 양(positive)의 전압 레벨을 가지는 양의 제어 전압들을 상기 제 1 레벨로 만드는 양의 방전 회로 ; 및
    상기 제 2 동작 모드에서, 상기 제어 전압들 중 음(negative)의 전압 레벨을 가지는 음의 제어 전압들을 상기 제 1 레벨로 만드는 음의 방전 회로를 구비하는 것을 특징으로 하는 디스플레이 장치.
  7. 제 6항에 있어서, 상기 양의 방전 회로는,
    상기 양의 제어 전압들에 각각 연결되는 양의 방전부를 구비하고,
    상기 양의 방전부는 각각,
    상기 제 1 동작 모드에서 턴 오프 되고, 상기 제 2 동작 모드에서 상기 제 1 전원 전압 또는 상기 제 2 전원 전압에 응답하여 제 1 바이어스 전류를 발생하는 제 1 바이어스 회로 ; 및
    상기 제 1 동작 모드에서 턴 오프 되고, 상기 제 2 동작 모드에서 상기 제 1 바이어스 전류에 응답하여 상기 제 1 게이트 구동 전압, 상기 제 1 소스 구동 전압 및 상기 제 1 공통 전압의 전압 레벨을 제 1 레벨로 만드는 제 1 제어부를 구비하는 것을 특징으로 하는 디스플레이 장치.
  8. 제 7항에 있어서, 상기 제 1 바이어스 회로는,
    상기 양의 제어 전압에 제 1 단이 연결되고 게이트와 제 2 단이 서로 연결되는 제 1 양의 바이어스 트랜지스터 ;
    상기 양의 제어 전압에 제 1 단이 연결되고 게이트가 상기 제 1 양의 바이어스 트랜지스터의 게이트에 연결되는 제 2 양의 바이어스 트랜지스터 ;
    상기 제 1 바이어스 트랜지스터의 제 2 단에 제 1 단이 연결되고 게이트가 제 1 노드에 연결되며 제 2 단이 제 1 제어 저항을 통하여 접지 전압에 연결되는 제 3 양의 바이어스 트랜지스터 ;
    상기 제 2 양의 바이어스 트랜지스터의 제 2 단에 제 1 단이 연결되고 제 1 단과 게이트가 상기 제 1 노드에 연결되며 제 2 단이 상기 접지 전압에 연결되는 제 4 양의 바이어스 트랜지스터 ;
    상기 제 1 전원 전압 또는 상기 제 2 전원 전압을 게이트로 수신하고 상기 제 1 노드에 제 1 단이 연결되고 제 2단이 상기 접지 전압에 연결되는 제 5 양의 바이어스 트랜지스터 ;
    상기 제 1 양의 바이어스 트랜지스터의 제 2 단과 상기 제 5 양의 바이어스 트랜지스터의 게이트 사이에 연결되는 제 1 커패시터 ;
    상기 양의 제어 전압에 제 1 단이 연결되고 게이트와 제 2 단이 서로 연결되는 제 6 양의 바이어스 트랜지스터 ; 및
    상기 제 6 양의 바이어스 트랜지스터의 제 2 단에 제 1 단이 연결되고 상기 제 1 노드에 게이트가 연결되며 제 2 단이 상기 접지 전압에 연결되는 제 7 양의 바이어스 트랜지스터를 구비하는 것을 특징으로 하는 디스플레이 장치.
  9. 제 8항에 있어서, 상기 제 1 제어부는,
    상기 양의 제어 전압에 제 1 단이 연결되고 상기 제 6 양의 바이어스 트랜지스터의 게이트에 게이트가 연결되는 제 1 양의 트랜지스터 ;
    상기 제 1 양의 트랜지스터의 제 2 단에 제 1 단이 연결되고 상기 제 1 전원 전압 또는 상기 제 2 전원 전압이 게이트로 인가되며 제 2 단이 상기 접지 전압에 연결되는 제 2 양의 트랜지스터 ; 및
    상기 양의 제어 전압에 제 1 단이 연결되고 상기 제 1 양의 트랜지스터의 제 2 단에 게이트가 연결되며 제 2 단이 상기 접지 전압에 연결되는 제 3 양의 트랜지스터를 구비하는 것을 특징으로 하는 디스플레이 장치.
  10. 제 9항에 있어서, 상기 음의 방전 회로는,
    상기 음의 제어 전압들에 각각 연결되는 음의 방전부를 구비하고,
    상기 음의 방전부는 각각,
    상기 제 1 동작 모드에서 턴 오프 되고, 상기 제 2 동작 모드에서 상기 제 1 전원 전압 또는 상기 제 2 전원 전압에 응답하여 제 2 바이어스 전류를 발생하는 제 2 바이어스 회로 ; 및
    상기 제 1 동작 모드에서 턴 오프 되고, 상기 제 2 동작 모드에서 상기 제 2 바이어스 전류에 응답하여 상기 제 2 게이트 구동 전압, 상기 제 2 소스 구동 전압 및 상기 제 2 공통 전압의 전압 레벨을 제 1 레벨로 만드는 제 2 제어부를 구비하는 것을 특징으로 하는 디스플레이 장치.
  11. 제 10항에 있어서, 상기 제 2 바이어스 회로는,
    상기 접지 전압에 제 1 단이 연결되고 게이트와 제 2 단이 서로 연결되는 제 1 음의 바이어스 트랜지스터 ;
    상기 접지 전압에 제 1 단이 연결되고 게이트가 상기 제 1 음의 바이어스 트랜지스터의 게이트에 연결되는 제 2 음의 바이어스 트랜지스터 ;
    상기 제 1 음의 바이어스 트랜지스터의 제 2 단에 제 1 단이 연결되고 게이트가 제 2 노드에 연결되며 제 2 단이 제 2 제어 저항을 통하여 상기 음의 제어 전압에 연결되는 제 3 음의 바이어스 트랜지스터 ;
    상기 제 2 음의 바이어스 트랜지스터의 제 2 단에 제 1 단이 연결되고 제 1 단과 게이트가 상기 제 2 노드에 연결되며 제 2 단이 상기 음의 제어 전압에 연결되는 제 4 음의 바이어스 트랜지스터 ;
    상기 제 1 전원 전압 또는 제 2 전원 전압에 제 1 단이 연결되고 게이트에 상기 접지 전압이 연결되고 제 2 단이 상기 제 1 음의 바이어스 트랜지스터의 제 2단에 연결되는 제 5 음의 바이어스 트랜지스터 ;
    상기 양의 제어 전압에 제 1 단이 연결되고 게이트로 양의 바이어스 전압이 인가되는 제 6 음의 바이어스 트랜지스터 ;
    상기 제 6 음의 바이어스 트랜지스터의 제 2 단에 제 1 단이 연결되고 게이트에 상기 제 1 전원 전압 또는 제 2 전원 전압이 인가되며 제 2 단이 상기 접지 전압에 연결되는 제 7 음의 바이어스 트랜지스터 ;
    상기 제 6 음의 바이어스 트랜지스터의 제 2 단과 상기 제 2 노드 사이에 연결되는 제 2 커패시터 ;
    상기 접지 전압에 제 1 단이 연결되고 게이트가 상기 제 2 음의 바이어스 트랜지스터의 게이트에 연결되는 제 8 음의 바이어스 트랜지스터 ; 및
    상기 제 8 음의 바이어스 트랜지스터의 제 2 단에 제 1 단이 연결되고 상기 제 1 단에 게이트가 연결되며 제 2 단이 상기 음의 제어 전압에 연결되는 제 9 음의 바이어스 트랜지스터를 구비하고,
    상기 제 1, 제 2 및 제 8 음의 바이어스 트랜지스터는,
    벌크(bulk)에 상기 제 1 전원 전압 또는 상기 제 2 전원 전압이 인가되는 것을 특징으로 하는 디스플레이 장치.
  12. 제 11항에 있어서, 상기 양의 바이어스 전압은,
    상기 제 1 바이어스 회로의 제 6 양의 바이어스 트랜지스터의 게이트 전압인 것을 특징으로 하는 디스플레이 장치.
  13. 제 11항에 있어서, 상기 제 2 제어부는,
    상기 제 1 전원 전압 또는 제 2 전원 전압에 제 1 단이 연결되고 게이트에 상기 접지 전압이 연결되는 제 1 음의 트랜지스터 ;
    상기 제 1 음의 트랜지스터의 제 2 단에 제 1 단이 연결되고 게이트가 상기 제 9 음의 바이어스 트랜지스터의 게이트에 연결되며 제 2 단이 상기 음의 제어 전압에 연결되는 제 2 음의 트랜지스터 ; 및
    상기 접지 전압에 제 1 단이 연결되고 상기 제 1 음의 트랜지스터의 제 2 단에 게이트가 연결되며 제 2 단이 상기 음의 제어 전압에 연결되는 제 3 음의 트랜지스터를 구비하는 것을 특징으로 하는 디스플레이 장치.
  14. 제 1항에 있어서, 상기 패널은,
    액티브 매트릭스(active matrix) 방식 패널인 것을 특징으로 하는 디스플레이 장치.
  15. 제 1항에 있어서, 상기 제 1 레벨은,
    접지 전압 레벨인 것을 특징으로 하는 디스플레이 장치.
  16. 제어 전압들을 이용하여 패널에 영상을 디스플레이 시키는 구동 드라이버를 구비하는 디스플레이 장치의 배터리(battery) 제거 시 상기 패널에 나타나는 잔상 제거 방법에 있어서,
    제 1 동작 모드인지 제 2 동작 모드인지를 판단하는 단계 ;
    상기 제 2 동작 모드이면 상기 제어 전압들의 전압 레벨을 제 1 레벨로 만드는 단계 ; 및
    상기 제 1 레벨의 제어 전압들에 응답하여 상기 패널의 커패시터에 충전된 전하를 방전시키는 단계를 구비하는 것을 특징으로 하는 디스플레이 장치의 배터리 제거 시 패널에 나타나는 잔상 제거 방법.
  17. 제 16항에 있어서, 상기 제어 전압들의 전압 레벨을 제 1 레벨로 만드는 단계는,
    상기 제어 전압들 중 양의 전압 레벨을 가지는 양의 제어 전압들의 전압 레벨을 제 1 레벨로 만드는 단계; 및
    상기 제어 전압들 중 음의 전압 레벨을 가지는 음의 제어 전압들의 전압 레벨을 제 1 레벨로 만드는 단계를 구비하는 것을 특징으로 하는 디스플레이 장치의 배터리 제거 시 패널에 나타나는 잔상 제거 방법.
  18. 제 16항에 있어서, 상기 제 1 동작 모드는,
    상기 디스플레이 장치가 정상 동작하는 경우이고,
    상기 제 2 동작 모드는,
    상기 디스플레이 장치의 배터리가 제거된 경우인 것을 특징으로 하는 디스플레이 장치의 배터리 제거 시 패널에 나타나는 잔상 제거 방법.
  19. 제 16항에 있어서, 상기 전하를 방전시키는 단계는,
    상기 제어 전압들 중 일부에 응답하여 상기 패널의 모든 게이트 라인들을 턴 온 시키는 단계 ;
    상기 제어 전압들 중 다른 일부에 응답하여 상기 패널의 모든 소스 라인들의 출력 단의 전압 레벨을 제 1 레벨로 만드는 단계 ; 및
    상기 제어 전압들 중 또 다른 일부에 응답하여 상기 패널 내부의 커패시터에 연결된 공통 전압 단자의 전압 레벨을 제 1 레벨로 만드는 단계를 구비하는 것을 특징으로 하는 디스플레이 장치의 배터리 제거 시 패널에 나타나는 잔상 제거 방법.
  20. 제 19항에 있어서, 상기 제 1 레벨은,
    접지 전압 레벨인 것을 특징으로 하는 디스플레이 장치의 배터리 제거 시 패널에 나타나는 잔상 제거 방법.
  21. 제 16항에 있어서,
    상기 제 1 동작 모드이면, 상기 디스플레이 장치의 정상 동작을 수행하는 단계를 더 구비하는 것을 특징으로 하는 디스플레이 장치의 배터리 제거 시 패널에 나타나는 잔상 제거 방법.
KR10-2004-0033803A 2004-05-13 2004-05-13 배터리 제거를 감지할 수 있는 디스플레이 장치 및 잔상제거 방법 KR100539262B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2004-0033803A KR100539262B1 (ko) 2004-05-13 2004-05-13 배터리 제거를 감지할 수 있는 디스플레이 장치 및 잔상제거 방법
TW094113387A TWI303400B (en) 2004-05-13 2005-04-27 Display device capable of detecting battery removal and a method of removing a latent image
US11/128,031 US20050253832A1 (en) 2004-05-13 2005-05-12 Display device capable of detecting battery removal and a method of removing a latent image

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2004-0033803A KR100539262B1 (ko) 2004-05-13 2004-05-13 배터리 제거를 감지할 수 있는 디스플레이 장치 및 잔상제거 방법

Publications (2)

Publication Number Publication Date
KR20050108754A KR20050108754A (ko) 2005-11-17
KR100539262B1 true KR100539262B1 (ko) 2005-12-27

Family

ID=35308963

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-0033803A KR100539262B1 (ko) 2004-05-13 2004-05-13 배터리 제거를 감지할 수 있는 디스플레이 장치 및 잔상제거 방법

Country Status (3)

Country Link
US (1) US20050253832A1 (ko)
KR (1) KR100539262B1 (ko)
TW (1) TWI303400B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100759972B1 (ko) * 2001-02-15 2007-09-18 삼성전자주식회사 액정 표시 장치와 이의 구동 장치 및 방법
KR100539264B1 (ko) * 2004-05-15 2005-12-27 삼성전자주식회사 전원 전압 제거 감지 회로 및 디스플레이 장치
KR101265333B1 (ko) * 2006-07-26 2013-05-20 엘지디스플레이 주식회사 액정표시장치 및 그의 구동 방법
KR101319277B1 (ko) * 2006-10-25 2013-10-16 엘지디스플레이 주식회사 평판 표시장치와 그의 구동방법
KR101282189B1 (ko) * 2006-09-13 2013-07-05 삼성디스플레이 주식회사 전압발생회로 및 이를 갖는 표시장치
US20080165109A1 (en) * 2007-01-06 2008-07-10 Samsung Electronics Co., Ltd Liquid crystal display and method for eliminating afterimage thereof
KR101493277B1 (ko) * 2007-09-10 2015-02-16 삼성디스플레이 주식회사 표시 장치 및 이의 디스차지 장치
TWI380271B (en) * 2007-11-22 2012-12-21 Ili Technology Corp Driving circuit and related method of a display apparatus
KR100996813B1 (ko) * 2008-06-11 2010-11-25 매그나칩 반도체 유한회사 방전회로 및 이를 구비한 표시장치
US8179276B2 (en) 2009-09-29 2012-05-15 Tyco Healthcare Group Lp Battery assembly with alarm
KR101338628B1 (ko) * 2010-08-11 2013-12-06 매그나칩 반도체 유한회사 방전회로 및 이를 구비한 표시장치
CN103236247B (zh) * 2013-05-07 2015-03-25 深圳市华星光电技术有限公司 一种液晶显示器的驱动装置、驱动方法及液晶显示器
US20150348487A1 (en) * 2014-06-02 2015-12-03 Apple Inc. Electronic Device Display With Display Driver Power-Down Circuitry
JP6513447B2 (ja) * 2015-03-25 2019-05-15 シナプティクス・ジャパン合同会社 半導体装置、電子機器及び制御方法
KR102420590B1 (ko) * 2015-08-07 2022-07-13 삼성전자주식회사 디스플레이 구동 ic 및 전자 장치
TWI562126B (en) 2015-09-30 2016-12-11 Hon Hai Prec Ind Co Ltd Liquid crystal display device and discharge control method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100206567B1 (ko) * 1995-09-07 1999-07-01 윤종용 박막 트랜지스터 액정표시장치의 화면 지움 회로와 그 구동방법
JP3231641B2 (ja) * 1996-03-21 2001-11-26 シャープ株式会社 液晶表示装置
JP3827823B2 (ja) * 1996-11-26 2006-09-27 シャープ株式会社 液晶表示画像の消去装置及びそれを備えた液晶表示装置
KR100430095B1 (ko) * 1998-09-15 2004-07-27 엘지.필립스 엘시디 주식회사 액정표시장치의잔상제거장치및그방법
JP2001209355A (ja) * 2000-01-25 2001-08-03 Nec Corp 液晶表示装置及びその駆動方法
KR100389715B1 (ko) * 2001-06-11 2003-07-02 엘지.필립스 엘시디 주식회사 액정 표시 장치의 구동 회로
KR100486254B1 (ko) * 2002-08-20 2005-05-03 삼성전자주식회사 액정 표시 장치를 저 전력으로 구동하는 회로 및 그 방법
KR100734275B1 (ko) * 2005-10-04 2007-07-02 삼성전자주식회사 전원 전압 제거 감지 회로, 전원 전압 제거 시 잔상을제거하는 디스플레이 장치 및 방법

Also Published As

Publication number Publication date
US20050253832A1 (en) 2005-11-17
TWI303400B (en) 2008-11-21
TW200604994A (en) 2006-02-01
KR20050108754A (ko) 2005-11-17

Similar Documents

Publication Publication Date Title
KR100539262B1 (ko) 배터리 제거를 감지할 수 있는 디스플레이 장치 및 잔상제거 방법
JP3187722B2 (ja) 画面消し回路、これを有する液晶表示装置およびその駆動方法
JP2008170995A (ja) 液晶表示装置及び液晶表示装置の残像除去方法
US8390552B2 (en) Display device, and circuit and method for driving the same
KR101327491B1 (ko) 영상표시장치의 전원전압생성회로
US20090009459A1 (en) Display Device and Method for Driving Same
JP4984391B2 (ja) 表示駆動装置及び表示装置並びにその駆動制御方法
KR100486999B1 (ko) 액정표시장치의 잔상 방지 방법 및 장치
KR20080064928A (ko) 액정 표시 장치 및 액정 표시 장치의 잔상 제거 방법
KR101390315B1 (ko) 방전회로를 포함하는 액정표시장치 및 이의 구동방법
KR100996813B1 (ko) 방전회로 및 이를 구비한 표시장치
CN101377906A (zh) 加快电源放电速度的装置
JP2008186011A (ja) 液晶表示装置及びその駆動方法
US20100007591A1 (en) Pixel unit for a display device and driving method thereof
US20100045585A1 (en) Method for eliminating deficient image on liquid crystal display
JP2004226785A (ja) 表示装置
US20060181498A1 (en) Display device
KR101117983B1 (ko) 액정표시장치 및 이의 구동방법
KR20100093509A (ko) 방전회로 및 이를 구비한 표시장치
KR101232174B1 (ko) 액정 표시장치의 잔상 제거장치와 그의 구동방법
KR20160089727A (ko) 액정 표시 장치 및 그 구동 방법
KR100848961B1 (ko) 액정표시모듈의 구동 방법 및 장치
KR101217158B1 (ko) 액정표시장치
KR100835921B1 (ko) 액정표시모듈의 구동 방법 및 장치
JP2005017934A (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091214

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee