JP2005017934A - 表示装置 - Google Patents

Abstract

【課題】電源オフ後に横スジが表示されないようにした表示装置を提供する。
【解決手段】液晶表示装置は、ガラス基板上に縦横に列設される信号線Ｓｍ及び走査線Ｇｍと、絶縁基板上の信号線Ｓｍ及び走査線Ｇｍの各交点付近に形成される画素ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）１と、信号線Ｓｍを駆動する信号線駆動回路２と、走査線を駆動する走査線駆動回路３とを備えている。Ｃｓ線は、各走査線ごとに設けられ、これらＣｓ線にはそれぞれ、Ｃｓ線の電圧を制御するためのＣｓ線電圧制御回路４が接続されている。電源オフ時にＣｓ線の電位を高くするため、補助容量の蓄積電荷を電源オフ時に迅速に放電させることができ、電源オフ後に横スジが視認されるおそれがなくなる。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、補助容量線と画素電極間に形成される補助容量と、対向電極と画素電極間に形成される液晶容量とを有し、容量結合駆動を行う表示装置に関する。
【０００２】
【従来の技術】
アクティブマトリクス型の液晶表示装置は、各画素ごとに画素ＴＦＴを有し、画素ＴＦＴのドレイン端子には、液晶容量と補助容量が接続されている。液晶容量は画素ＴＦＴのドレイン端子と対向電極との間に接続され、補助容量は画素ＴＦＴのドレイン端子と補助容量線との間に接続されている。
【０００３】
液晶表示装置は、液晶の焼き付きを防止するために、対向（コモン）電極と補助容量線をともに所定周期で反転駆動するコモン反転駆動、あるいは対向電極は一定電位のままで補助容量線を所定周期で反転駆動する容量結合駆動を行うのが一般的である。図６は容量結合駆動時の補助容量の電位（Ｃｓ電位）、画素電位及び対向電極の電位（対向電位）の関係を示す図である。図示のように、画素電位と対向電位との電位差により階調表示がなされる。
【０００４】
ここで、電源がオフした場合の動作を考える。図９に容量結合駆動を行った場合の画素電位、対向電位及びＣｓ電位の関係を正極性駆動されている画素について示す。正極性駆動時に電源がオフすると、Ｃｓ電位が降下し、それに伴って画素電位も降下する（図９の時刻ｔ１以降）。このため、画面の表示色は特に変化しない。
【０００５】
ところが、負極性駆動時に電源がオフすると、図１０に示すように対向電位は急速に降下するが、正極性駆動された画素とは異なり、Ｃｓ電位がＧＮＤレベルのままで変化しないため、補助容量の蓄積電荷はすぐには放電せず、画素電位が低下するのに時間がかかる。
【０００６】
このため、画素電位と対向電位との電位差が大きくなり、電源オフ前に白色表示をしていた場合には、電源オフ後は薄灰色表示になり、横スジが視認されるおそれがある。
【０００７】
このような電源オフ時の残像を除去する表示装置が提案されている（特許文献１参照）。
【０００８】
【特許文献１】
特開２００１−１５９８７６公報
【０００９】
【発明が解決しようとする課題】
しかしながら、上記特許文献１では、画素ＴＦＴのゲート−ドレイン電圧Ｖｇｄを制御して残像を除去しており、制御が複雑であるという欠点がある。
【００１０】
本発明は、このような点に鑑みてなされたものであり、その目的は、簡易な制御により電源オフ後に横スジが表示されないようにした表示装置を提供することにある。
【００１１】
【課題を解決するための手段】
上述した課題を解決するために、本発明は、絶縁基板上に縦横に列設される信号線及び走査線と、前記絶縁基板上の信号線及び走査線の各交点付近に形成される画素ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）と、前記画素ＴＦＴと補助容量線との間に接続され、画素データに対応する電荷を蓄積する補助容量と、前記信号線を駆動する信号線駆動回路と、前記走査線を駆動する走査線駆動回路と、電源オフ時の前記補助容量線の電圧を電源オフ直前よりも所定電圧だけ高くする補助容量線電圧制御手段と、を備える。
【００１２】
【発明の実施の形態】
以下、本発明に係る表示装置について、図面を参照しながら具体的に説明する。以下では、表示装置の一例として、液晶表示装置について説明する。
【００１３】
図１は液晶表示装置の一実施形態の概略構成を示すブロック図である。図１の液晶表示装置は、ガラス基板上に縦横に列設される信号線Ｓｍ及び走査線Ｇｍと、絶縁基板上の信号線Ｓｍ及び走査線Ｇｍの各交点付近に形成される画素ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）１と、信号線Ｓｍを駆動する信号線駆動回路２と、走査線を駆動する走査線駆動回路３とを備えている。
【００１４】
画素ＴＦＴ１のドレイン端子と対向電極との間には液晶容量Ｃ_ＬＣが接続され、画素ＴＦＴ１のドレイン端子と補助容量線（以下、Ｃｓ線）との間には補助容量Ｃｓが接続されている。
【００１５】
Ｃｓ線は、各走査線ごとに設けられ、これらＣｓ線にはそれぞれ、Ｃｓ線の電圧を制御するためのＣｓ線電圧制御回路４が接続されている。
【００１６】
図２はＣｓ線電圧制御回路４の詳細構成の一例を示す回路図である。図２のＣｓ線電圧制御回路４は、ガラス基板の外から入力されるＣｓ電位選択信号のレベル変換を行うレベルシフタ（Ｌ／Ｓ）５と、レベルシフタ５の出力を反転出力するインバータ６とを有する。インバータ６の電源端子には、基準電圧Ｖｃｓが供給される。この基準電圧Ｖｃｓはレベルシフタ５にも供給され、レベルシフタ５は、基準電圧Ｖｃｓに基づいてＣｓ電位選択信号のレベル変換を行う。
【００１７】
インバータ６の出力端子と対向電極ＣＯＭとの間には補助容量Ｃｓと液晶容量Ｃ_ＬＣとが直列接続されている。補助容量Ｃｓの容量は液晶容量Ｃ_ＬＣに比べてはるかに大きいため、補助容量Ｃｓと液晶容量Ｃ_ＬＣとの合成容量はほぼＣｓに等しくなる。
【００１８】
図３は基準電圧Ｖｃｓを発生する基準電圧発生回路１１の一例を示す回路図である。図３の基準電圧発生回路１１は、ガラス基板上に設けてもよいし、ガラス基板の外に設けてもよい。
【００１９】
図３の基準電圧発生回路１１は、基準電圧Ｖｃｓを出力するオペアンプ１２と、オペアンプ１２の出力端子と反転入力端子との間に接続される抵抗Ｒｆと、オペアンプ１２の反転入力端子と接地端子との間に並列接続される抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４と、これら抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４にそれぞれ直列接続されるスイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４とを有する。
【００２０】
スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４のオン・オフを切り替えることにより、基準電圧Ｖｃｓの電圧レベルを可変制御することができる。
【００２１】
スイッチＳＷｘ（ｘ＝１，２，３ｏｒ４）をオンした場合の基準電圧Ｖｃｓは、以下の（１）式で表される。
Ｖｃｓ＝Ｖｒｅｆ・（Ｒｆ＋Ｒｘ）／Ｒｘ …（１）
なお、（１）式のＲｘは、Ｒ１，Ｒ２，Ｒ３またはＲ４である。
【００２２】
図２のインバータ６の出力であるＣｓ線の電位は、基準電圧Ｖｃｓの電圧レベルに応じて変化する。電源オフ時は、図３に示す基準電圧Ｖｃｓの電圧レベルが大きくなるようＲ１，Ｒ２，Ｒ３，Ｒ４の中の小さな抵抗、またはＲ１〜Ｒ４までの抵抗の所望の組合せを選択するようにスイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４のオン・オフを制御する。これにより、Ｃｓ線の電位が高くなり、補助容量Ｃｓの蓄積電荷を迅速に放電させることができるとともに、画素電位を速やかに低下させることができる。
【００２３】
本実施形態では、ノーマリホワイトの表示セルを用いる場合に、信号線駆動回路２や走査線駆動回路３の電源をオフする前に、ソフトウェア的に全画素を白表示する。すなわち、対向電位に対して電位差の小さい電圧を画素に書き込む。このような全画素の白表示は、最低２フレームは継続して行う。２フレーム目以降は、対向電位とＣｓ電位との電位差の絶対値が大きくなるように制御し、かつ白表示透過率または反射率が通常駆動時と変わらない電位になるようにソフトウェア的に設定する。
【００２４】
図４は本実施形態による負極性駆動時の補助容量の電位（Ｃｓ電位）、画素電位及び対向電極ＣＯＭの電位（対向電位）の関係を示す図である。電源オフ時の画素電位と対向電位との電位差が図１０に比べて小さくなっている。これにより、例えば、電源オフ前に白表示を行っていた場合には、電源オフ後も白表示を維持でき、横スジが視認されるおそれがなくなる。
【００２５】
一方、正極性駆動時には、図５に示すように画素ＴＦＴ１のドレイン−ソース間電圧Ｖｄｓが大きいほどドレイン電流Ｉｄｓが大きくなるため、画素ＴＦＴ１のＶｄｓが大きくなるようにすれば、補助容量Ｃｓに蓄積された電荷を高速に放電することができる。すなわち、Ｃｓ電位を高くすることにより、補助容量Ｃｓの高速放電が可能になる。
【００２６】
図６は画素表示時の走査線電圧、対向電位、画素電位及びＣｓ電位の関係を示す図である。図６に示すように、正極性駆動時にはＣｓ電位は高くなるように制御され、負極性駆動時にはＣｓ電位は低くなるよう、すなわちＧＮＤ電位に近づくように制御される。
【００２７】
図７はＣｓ線電圧制御回路４の変形例を示す回路図である。図７のＣｓ線電圧制御回路４は、スイッチ回路２１で構成されている。このスイッチ回路２１は、図８に示すように、２組のアナログスイッチ２２，２３と、インバータ２４とで構成される。
【００２８】
アナログスイッチ２２は、Ｃｓ電位選択信号がハイレベルのときにオンして基準電圧Ｖｃｓを出力し、アナログスイッチ２３は、Ｃｓ電位選択信号がローレベルのときにオンして接地電圧を出力する。これらアナログスイッチ２２，２３の出力は共通に接続されて、その接続端と対向電極ＣＯＭとの間には、補助容量Ｃｓと液晶容量Ｃ_ＬＣが直列接続されている。
【００２９】
図７のＣｓ線電圧制御回路４を採用した場合も、電源オフ時にはアナログスイッチは基準電圧Ｖｃｓを出力する。すなわち、図７の回路では、電源オフ時の基準電圧Ｖｃｓの電圧レベルを高くすることにより、電源オフ時の画素電位と対向電位との電位差を小さくすることができる。これにより、電源オフ後も白表示を維持でき、横スジが視認されるおそれがなくなる。
【００３０】
このように、本実施形態では、Ｃｓ線の電位を制御できるようにし、電源オフ時にＣｓ線の電位を高くするため、補助容量の蓄積電荷を電源オフ時に迅速に放電させることができ、電源オフ後に横スジが視認されるおそれがなくなる。
【００３１】
上述した実施形態では、Ｃｓ線の電位を制御する手法として、図２に示すインバータ６を用いる回路と図７に示すアナログスイッチを用いる回路とを説明したが、本Ｃｓ線の電位を制御する具体的な手法は特に問わない。
【００３２】
【発明の効果】
以上詳細に説明したように、本発明によれば、電源オフ時に補助容量線の電圧を電源オフ直前よりも高くするため、補助容量の蓄積電荷を迅速に放電させることができ、電源オフ時に画面に横スジが視認されるおそれがなくなる。
【図面の簡単な説明】
【図１】液晶表示装置の一実施形態の概略構成を示すブロック図。
【図２】Ｃｓ線電圧制御回路４の詳細構成の一例を示す回路図。
【図３】基準電圧Ｖｃｓを発生する基準電圧発生回路１１の一例を示す回路図。
【図４】本実施形態による負極性駆動時の補助容量の電位（Ｃｓ電位）、画素電位及び対向電極ＣＯＭの電位（対向電位）の関係を示す図。
【図５】画素ＴＦＴのＶｄｓ−Ｉｄｓ特性の一例を示す図。
【図６】画素表示時の走査線電圧、対向電位、画素電位及びＣｓ電位の関係を示す図。
【図７】Ｃｓ線電圧制御回路４の変形例を示す回路図。
【図８】図７の詳細回路図。
【図９】正極性駆動時の補助容量の電位（Ｃｓ電位）、画素電位及び対向電極の電位（対向電位）の関係を示す図。
【図１０】負極性駆動時のＣｓ電位、画素電位及び対向電位の関係を示す図。
【符号の説明】
１ 画素ＴＦＴ
２ 信号線駆動回路
３ 走査線駆動回路
４ Ｃｓ線電圧制御回路
５ レベルシフタ（Ｌ／Ｓ）
６ インバータ
１１ 基準電圧発生回路
１２ オペアンプ
２１ スイッチ回路
２２，２３ アナログスイッチ

Claims (8)

1. 絶縁基板上に縦横に列設される信号線及び走査線と、
   前記絶縁基板上の信号線及び走査線の各交点付近に形成される画素ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）と、
   前記画素ＴＦＴと補助容量線との間に接続され、画素データに対応する電荷を蓄積する補助容量と、
   前記信号線を駆動する信号線駆動回路と、
   前記走査線を駆動する走査線駆動回路と、
   電源オフ時の前記補助容量線の電圧を電源オフ直前よりも所定電圧だけ高くする補助容量線電圧制御手段と、を備えることを特徴とする表示装置。
2. 前記信号線駆動回路は、ノーマリホワイト表示の場合には、電源オフ直前に、全画素を白表示させることを特徴とする請求項１に記載の表示装置。
3. 前記補助容量線電圧制御手段は、電源オフ時に薄灰色の表示が視認されないように、電源オフ時における前記補助容量線の電圧を設定することを特徴とする請求項２に記載の表示装置。
4. 前記対向電極の電圧は一定電圧であり、前記補助容量線の電圧を所定周期で反転駆動する反転駆動制御手段を備えることを特徴とする請求項１〜３のいずれかに記載の表示装置。
5. 電源オフ時に、電源オン時または画像表示動作時よりも電圧レベルの高い基準電圧を発生する基準電圧発生手段を備え、
   前記補助容量線電圧制御手段は、前記基準電圧を電源として、前記所定周期で前記補助容量線の電圧を切り替え、かつ、電源オフ時には前記補助容量線の電圧を電源オフ直前よりも所定電圧だけ高くすることを特徴とする請求項４に記載の表示装置。
6. 前記補助容量線電圧制御手段は、各走査線ごとに個別に前記補助容量線の電圧を設定することを特徴とする請求項５に記載の表示装置。
7. 前記補助容量線電圧制御手段は、前記基準電圧を出力するか、接地電圧を出力するかを切り替えるインバータを有することを特徴とする請求項５または６に記載の表示装置。
8. 前記補助容量線電圧制御手段は、
   前記基準電圧を出力するか否かを切り替える第１のアナログスイッチと、
   接地電圧を出力するか否かを切り替える第２のアナログスイッチと、を有することを特徴とする請求項５または６に記載の表示装置。

Images