JP4557649B2

JP4557649B2 - 表示装置

Info

Publication number: JP4557649B2
Application number: JP2004263123A
Authority: JP
Inventors: 一真平尾
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2004-09-09
Filing date: 2004-09-09
Publication date: 2010-10-06
Anticipated expiration: 2024-09-09
Also published as: JP2006078806A

Description

本発明は、例えばワードプロセッサ、パーソナルコンピュータおよびテレビジョン装置などに用いられるアクティブマトリクス型液晶表示装置などの表示装置に関する。

近年、例えばワードプロセッサ、パーソナルコンピュータおよびテレビジョン装置などにおいては、その表示装置としてアクティブマトリクス型液晶表示装置が多く用いられるようになってきている。このアクティブマトリクス型液晶表示装置の特徴は、液晶によって構成される各表示画素毎にスイッチング素子としてＴＦＴ型のトランジスタが配置されていることである。

以下に、アクティブマトリクス型液晶表示装置の構成例について、図６および図７を用いて説明する。

図６は、従来の一般的なアクティブマトリクス型液晶表示装置の構成例を示すブロック図であり、図７は、図６の液晶パネル内における薄膜トランジスタ（ＴＦＴ）およびその近傍部分の構成例を示す要部回路図である。

図６に示すように、アクティブマトリクス型液晶表示装置１は、液晶パネル１０と、その周囲に設けられた信号線駆動回路（ソースドライバ）２０、走査線駆動回路（ゲートドライバ）３０および補助容量駆動回路４０とを有している。

液晶パネル１０には、図７に示すように、複数の画像信号線（ソース配線）１１と複数の走査信号線（ゲート配線）１２とが互いに交差するようにマトリクス状に配置され、各走査信号線１２と平行に補助容量線１３が配置されている。

画像信号線１１は信号線駆動回路２０に接続され、走査信号線１２は走査線駆動回路３０に接続され、補助容量線１３は補助容量駆動回路４０に接続されている。

これらの画像信号線１１と走査信号線１２との各交差部近傍位置にはそれぞれ、スイッチング素子としてのトランジスタ１４がそれぞれ設けられており、このトランジスタ１４の制御端子（ゲート）は走査信号線１２に接続され、トランジスタ１４の一方の駆動端子（ソースおよびドレインの一方）は画像信号線１１に接続されている。また、トランジスタ１４の他方の駆動端子（ソースおよびドレインの他方）は、各画像信号線１１と各走査信号線１２とで囲まれた領域に設けられた画素電極１５と接続されており、画素電極１５との間に表示媒体としての液晶層１６を挟んで対向するように共通電極１７が設けられている。これらの画素電極１５と共通電極１７との間に介在した液晶層１６によって、画素電極１５毎に液晶表示画素（画素）が構成されている。

さらに、トランジスタ１４の他方の駆動端子には画素電極１５の他に補助容量１８が接続されており、この補助容量１８の、トランジスタ１４側の電極に対向する電極には補助容量配線１３が接続されている。

上記構成により、このアクティブマトリクス型液晶表示装置１において、トランジスタ１４のゲートに走査信号線駆動回路３０から走査信号線１２を介して走査電圧が供給され、トランジスタ１４のソースまたはドレインに信号線駆動回路２０から画像信号線１１を介して表示用信号に対応する信号電圧が供給される。これによって、液晶パネル１０内でマトリクス状に複数配置された液晶表示画素が個別に駆動されて、液晶パネル１０の表示画面上に所望の表示パターンが得られる。

ところで、従来のアクティブマトリクス型液晶表示装置１では、走査信号線１２が走査電圧によってハイレベルとされた状態で、画像信号線１１にハイレベルまたはロウレベルの画像信号電圧が供給されて、液晶表示画素に画素電圧が充電される。このようにして、各画素を動作状態とした後に、装置全体を非動作状態とするためには、装置全体の電源が落されてオフ（ＯＦＦ）される必要がある。

このように装置の電源がオフされたときに、信号線駆動回路２０および走査信号線駆動回路３０のような駆動回路（ドライバ）からの出力は、ハイインピーダンス状態となっている。このとき、各表示用画素について見ると、トランジスタ１４もオフ状態となり、画素電極１５と共通電極１７間に蓄積された電荷、及び補助容量１８に蓄積された電荷も一時的に閉じ込められた状態となって、表示用画素に直前の電位が保持された状態となっている。

このような電荷（残留電荷）は、直ちには放電されず、周辺の配線（画像信号線１１、走査信号線１２および補助容量配線１３）、トランジスタ１４および液晶表示装置の高抵抗経路などを介したリーク電流によって徐々に放電されて、最終的にＶｃｏｍ（共通電極１７の電位）と同電位になる。

このように、装置の電源がオフされた後では、画素電極１５と共通電極１７間に蓄積された電荷、及び補助容量１８中に蓄積された電荷は、その逃げ道がなくなって、漏れによって徐々に放電されるだけであるので、画素電位がＶｃｏｍ（共通電極１７の電位）とほぼ同電位になるまでには、かなりの時間（数秒程度）を要し、直前の表示画面が徐々に消えていくという表示上の挙動が生じる。

この時間（数秒程度）は、人間の目にとっては比較的長い時間であり、十分に視認可能な時間であるため、電源オフ時に直前の表示画面がホールドされて徐々に消えていくように見え、ある一定の期間、もやもやとした残像のような画像の存在が視覚的に明確に認められることになる。また、表示用画素に印加される残留電圧によって液晶表示パネル１０が劣化するという問題もあった。

以下に、従来のアクティブマトリクス型液晶表示装置１における問題について、図８を用いて詳細に説明する。

図８は、図６および図７に示す従来のアクティブマトリクス型液晶表示装置１における電源オフ時の各部の信号波形の一例を示す信号波形図である。

各走査信号線１２には、トランジスタ１４をオン状態（選択状態）にするハイレベル（Ｈｉｇｈ）電圧と、トランジスタ１４をオフ状態（非選択状態）にするロウレベル（Ｌｏｗ）電圧とが存在するが、通常、選択状態となるのは多数の走査信号線１２のうち１本の走査信号線１２のみであり、残りの多数の走査信号線１２は全て非選択状態であることから、図８では走査信号線１２の電圧をＬｏｗ側の電圧として示している。

通常、液晶表示装置１では、液晶の劣化を防止するため、交流駆動が行われる。図８では、Ｖｃｏｍ（共通電極１７の電位）に対して正極性の書き込み電圧を画素電極＋極性、Ｖｃｏｍに対して負極性の書き込みを画素電極−極性として示している。

通常動作状態では、各部の電圧は図８の点線から左側に示すように、走査信号線Ｌｏｗ側の電位がマイナス（−）側に存在する。また、画素電極＋極性の電位がＶｃｏｍ（共通電極１７の電位）に対してプラス（＋）側に、画素電極−極性がＶｃｏｍに対してマイナス（−）側に存在する。さらに、Ｖｃｏｍ（共通電極１７の電位）と補助容量線１３の電位とは画素電極＋極性の電位と画素電極−極性の電位との中間に存在している。

液晶表示装置１の電源がオフ（図８の点線）すると、信号線駆動回路２０や走査線駆動回路３０のような駆動回路（ドライバ）からの出力は、ハイインピーダンス状態となっている。また、各表示用画素においては、トランジスタ１４がオフ状態を保っているため、直前の電位が保持されたままとなる。

この画素電位は、周辺の配線（画像信号線１１、走査信号線１２および補助容量配線１３）、トランジスタ１４および液晶表示装置１の高抵抗経路などを介したリーク電流によって徐々に放電されて、最終的にＶｃｏｍ（共通電極１７の電位）と同電位になる。また、Ｖｃｏｍ（共通電極１７の電位）も、リーク電流によって徐々に放電して０Ｖに達する。

ここで、Ｖｃｏｍ（共通電極１７の電位）と画素電極１５の電位との間に電位差が存在すると、その間に挟まれた液晶層１６（表示用画素）は、その電位差に応じた透過率を示し、これが残像の原因となる。このため、電源オフ時（図８の点線）には、可能な限り素早く、Ｖｃｏｍ（共通電極１７の電位）と画素電極１５の電位との間の電位差を０Ｖにすることが望ましい。

Ｖｃｏｍ（共通電極１７の電位）と画素電極１５の電位との間の電位差を０Ｖにするためには、トランジスタ１４をオン状態として画素電極１５にチャージされている電荷を画像信号線１１側に放電させる方法が最も効果的である。

しかしながら、トランジスタ１４のゲート側（走査信号線１２）の電位は、走査線駆動回路３０（ゲートドライバ）から出力されており、このようなドライバ出力は、電源オフ時にはハイインピーダンス状態となっているため、電源オフ時に選択状態であった１本の走査信号線１２を除いた残りすべての走査信号線１２はマイナス（−）側にチャージされており、電源オフ後、マイナス（−）側からゆっくりと０Ｖに近づく。

一方、画素電極１５についても、周辺の配線（画像信号線１１、走査信号線１２および補助容量配線１３）、トランジスタ１４および液晶表示装置の高抵抗経路などを介したリーク電流によって徐々に放電されて、プラス（＋）側からゆっくりと０Ｖに近づく。

トランジスタ１４のオン・オフは、トランジスタ１４のゲート（走査信号線１２）と画素電極１５との電位差、及び、トランジスタ１４のゲート（走査信号線１２）と画像信号線１１との電位差で決まり、ゲートの電位が画素電極１５の電位よりも低ければ低いほど、また、ゲートの電位が画素信号線１１の電位よりも低ければ低いほど、トランジスタ１４はオフ状態となってリーク電流が流れにくくなる。

しかしながら、上述したように、電源オフ後に、走査信号線１２はマイナス（−）側からゆっくりと０Ｖに近づき、画素電極１５と画素信号線１１はプラス（＋）側からからゆっくりと０Ｖに近づくため、トランジスタ１４が長期間オフ状態となり、画素電極１５と共通電極１７との間にチャージされた電荷、及び補助容量１８にチャージされた電荷が抜けず、電源オフ後に表示画面上に残像が長時間表示されてしまうことになる。

上記問題を解決する方法として、例えば特許文献１には、装置の電源以外に補助電源を設けて、液晶表示装置本体の主電源をオフするように指示する電源オフ信号が入力されると、駆動信号発生回路とドライバコントローラとを用いて、液晶表示パネル１０を液晶飽和電圧にて全面点灯させ、その後、続けて全面消灯させる方法が開示されている。

また、特許文献２には、電源がオフされる少なくとも一垂直期間（１Ｖ）前に、トランジスタの少なくとも一部のゲート電圧Ｖｇとドレイン電圧Ｖｄとの差が、表示駆動時における電圧差のうちで液晶保持電荷をより迅速に放電させるような電圧差Ｖｇｄとなるように、ソースバスラインに供給される階調電圧の極性を制御して駆動する方法が開示されている。

さらに、特許文献３には、画像表示パネルが動作を停止すると、共通電極の電位をトランジスタのゲート電位の最低値よりも降下させてトランジスタをオン状態にすることにより、画素電極の残留電荷を画像信号線に放電させる方法が開示されている。
特開平１０−２１４０６７号公報特開２００１−１５９８７６号公報特開２００３−１２２３１１号公報

上記従来の液晶表示装置では、装置の電源がオフされると、画像信号線駆動回路２０や走査信号線駆動回路３０のようなドライバ出力がハイインピーダンス状態となり、表示用画素が直前の電位を保持したままとなる。これらの画素電位は、周辺配線（画像信号線１１、走査信号線１２および補助容量配線１３）、トランジスタ１４、液晶表示装置１の高抵抗経路などを介したリーク電流によって徐々に放電されて、最終的にＶｃｏｍ（共通電極１７の電位）と同電位になるため、それまでにかなりの時間（数秒程度）を要し、直前の表示画面が徐々に消えていくという表示上の挙動が生じる。この時間は、人間の目にとって比較的長い時間であり、十分に視認可能な時間であるため、電源オフ時に直前の表示画面がホールドされて徐々に消えていくように見える。また、この残留電圧によって、液晶表示パネル１０が劣化するという問題もあった。

これらの問題を解決するための方法として、上記特許文献１では、液晶表示装置本体の電源オフ後も回路を動作させるための補助電源、および液晶表示装置本体の電源がオフしたことを検出する電源オフ検出手段を必要とする。

また、上記特許文献２では、液晶表示装置本体の電源がオフする少なくとも一垂直期間前に、トランジスタの少なくとも一部のゲート電圧Ｖｇとドレイン電圧Ｖｄとの差が、表示駆動時における電圧差のうちで液晶保持電荷をより迅速に放電させるような電圧差Ｖｇｄとなるように、ソースバスラインに供給される階調電圧の極性を制御して駆動するための残像オフ信号を入力させる必要がある。

さらに、上記特許文献３では、画像表示装置の電源オン・オフを検知する回路、および共通電極の電位をトランジスタのゲート電位の最低値よりも降下させる回路が必要とされる。

このように、いずれの従来の方法でも、電源がオフしたことを検知する回路、および電源オフ検知後に、残像や液晶の劣化を防止するために動作させる回路が必要とされていた。

本発明は、上記従来の問題を解決するもので、従来のように装置の電源がオフしたことを検知する回路や、電源オフ検知後に、残像や液晶の劣化を防止するために動作させる回路がない場合にも、電源オフ時に表示画面への残像表示を防止すると共に、残留電圧による表示パネルの劣化をも防止できる表示装置を提供することを目的とする。

本発明の表示装置は、互いに交差して設けられた複数の走査信号線および複数の画像信号線と、該走査信号線および画像信号線の交差部近傍位置に設けられて、該走査信号線からの走査信号により制御され、該画像信号線からの画像信号をスイッチングするトランジスタと、該トランジスタ毎に設けられ、該トランジスタを介して該画像信号線に接続された画素電極と、表示媒体を挟んで該画素電極と対向するように設けられた共通電極と、該トランジスタに接続された補助容量手段とを有する表示パネルを備え、表示装置の電源オフ時に、該トランジスタに対向する該補助容量手段の一方電極側の電位降下を速やかに行うべく、通常動作時に、該一方電極側の電位が少なくとも該共通電極の電位よりも高くかつ該走査信号のハイレベルを選択するゲートオン電位よりも低い範囲内に設定された電圧を、補助容量線を介して該一方電極側に出力する補助容量駆動手段を有し、該補助容量手段の一方電極側の電位を高くして、該補助容量線の放電により該補助容量手段を介して該画素電極の電位を降下させ、該表示パネルの周辺部に、該走査信号線に走査信号を供給する走査線駆動回路と、該画像信号線に画像信号を供給する信号線駆動回路とが配設され、該表示装置の電源オフ時に、該走査線駆動回路および該信号線駆動回路からの出力がハイインピーダンス状態となっているものであり、そのことにより上記目的が達成される。

また、好ましくは、本発明の表示装置における補助容量駆動手段は、通常動作時に、前記補助容量手段の一方電極側の電位が、前記画素電極の電位（ハイレベル電位）よりも更に高く設定された電圧を該一方電極側に出力する。

さらに、好ましくは、本発明の表示装置において、電源がオフしたことを検知する電源オフ検知手段と、該電源オフ検知手段による電源オフ検知時に、前記補助容量手段の一方電極側の電位を降下させる電位降下手段とを有する。

さらに、好ましくは、本発明の表示装置における電位降下手段は、前記トランジスタに対向する前記補助容量手段の一方電極側に接続された前記補助容量線に設けられたディスチャージ回路を有する。また、好ましくは、本発明の表示装置において、前記電源オフ検知手段および電位降下手段のうち少なくとも該電位降下手段として、前記トランジスタに対向する前記補助容量手段の一方電極側に接続された前記補助容量線に設けられたディスチャージ回路を有する。

さらに、好ましくは、本発明の表示装置におけるディスチャージ回路は放電用抵抗手段または放電用トランジスタ手段で構成されている。

さらに、好ましくは、本発明の表示装置におけるスイッチング素子はＮチャネル型薄膜トランジスタである。

さらに、好ましくは、本発明の表示装置における表示媒体は液晶である。

上記構成により、以下に、本発明の作用について説明する。

本発明の原理について図５を参照して説明する。

電源オフ時の表示画面上の残像は、液晶（画素電極）の電荷残りにより発生する。この電荷残りを無くすにはトランジスタをオンさせれば、トランジスタを介して液晶（画素電極）の電荷が画像信号線側に抜けるが、そのためには、従来の場合を示した図５（ａ）のＶｇｓ（オフ後ａ時点でのゲート・ソース間電圧）を可能な限り素早く「０」に近づける必要がある。
液晶パネル１０の場合、トランジスタ１４はドレインとソースの区別が存在しない（同じ役割を果たす）ため、Ｖｇｓは走査信号線１２と画像信号線１１の間の電圧差、及び走査信号線１２と画素電極１５の間の電圧差の両方を意味する。
ゲート出力（走査信号）やソース出力（画像信号）は、いずれもドライバを介しており、画素電極１５はトランジスタ１４を介しているので、従来方法では、電源オフ後のゲート電圧、ソース電圧、及び画素電極電圧は自然放電に任せるしか仕方がなかった。これに対して、本発明では、通常動作状態の補助容量線１３の電位を充分＋側にし、かつ電源オフ時に素早く放電することにより、補助容量１８を利用して画素電極１５の電位を素早く下げ、また、Ｃ_ＳＣＳ（画像信号線１１・補助容量線１３間の寄生容量）を利用して画素信号線１１の電位を素早く下げ、本発明の場合を示す図５（ｂ）のＶｇｓ（ゲート・ソース間電圧）を、より早く「０」に近づけることができ、これにより、トランジスタを介して液晶（画素電極）の電荷を抜くことが可能となって、表示画面上の残像を消すことが可能となる。

したがって、本発明にあっては、通常動作状態時に、スイッチング素子に対向する補助容量手段の一方電極側の電位（補助容量線の電位）が、少なくとも共通電極の電位よりも高く設定されている。これにより、電源オフ時に補助容量線の単位時間当たりの降下電圧が大きくなって、補助容量手段を介して画素電極の単位時間当たりの降下電圧も大きくなり、トランジスタのゲートと画素電極との間の電位差も少なくなる。

さらに電源オフ時に補助容量線の単位時間当たりの降下電圧が大きいと、Ｃ_ＳＣＳ（画像信号線１１・補助容量線１３間の寄生容量）を介して画素信号線１１の単位時間当たりの降下電圧も大きくなり、トランジスタのゲートと画素信号線との間の電位差も少なくなる。

特に、トランジスタが例えばＮチャンネル型ＴＦＴの場合には、トランジスタのゲートと画素電極との間の電位差、及びトランジスタのゲートと画素信号線との間の電位差が少なくなると、オフ状態を維持できなくなって半オン状態となり、リーク電流が画素信号線と画素電極との間に流れ、画素電極と共通電極との間にチャージされている残留電荷、及び補助容量にチャージされている残留電荷が画像信号線側に、より放電され易くなる。

したがって、装置の電源がオフされたときに、画素毎に蓄積されている残留電荷が速やかに放電され、表示画面上の残像が長時間表示されることが防止される。

電源オフ後の補助容量線の単位時間当たりの降下電圧を大きくするためには、通常動作状態時において、スイッチング素子に対向する補助容量の一方電極側の電位（補助容量線の電位）は高い方が好ましく、例えば、画素電極の電位よりも高く設定することが好ましい。

さらに、スイッチング素子に対向する補助容量手段の一方電極側に接続された補助容量線に放電用の抵抗手段を設けたり、補助容量線の電位を降下させる電位降下手段（ディスチャージ回路）を設けることによって、補助容量線の電位を更に素早く下げることが可能となる。

また、本発明にあっては、装置の電源がオフされたことを検知する電源オフ検知手段と、電源オフが検知された場合に、スイッチング素子に対向する補助容量手段の一方電極側の電位を降下させる電位降下手段とが設けられていてもよい。この場合に、電源オフ検知手段によって電源オフを検知して、電位降下手段により補助容量線の電位をより素早く降下させることが可能となる。

以上説明したように、本発明によれば、装置の電源がオフされたことを検知する回路や、電源オフ検知後、残像や液晶の劣化を防止するために動作させる回路がない場合にも、電源オフ時に表示画面への残像表示を防止すると共に、残留電圧による表示パネルの劣化をも防止して、表示品質が優れた画像表示を実現することができる。

以下に、本発明の表示装置の実施形態１，２をアクティブマトリクス型の液晶表示装置に適用させた場合について、図面を参照しながら説明する。なお、以下の図において、従来技術の説明で記載した部材と同じ機能を有する部材には、同じ符号を付している。
（実施形態１）
図１は、本発明の表示装置の実施形態１であるアクティブマトリクス型液晶表示装置の構成例を示すブロック図、図２は、図１の液晶パネル内におけるスイッチング素子としての薄膜トランジスタ（ＴＦＴ）およびその近傍部分の要部構成例を示す回路図である。

図１に示すように、本実施形態１のアクティブマトリクス型液晶表示装置１Ａは、液晶パネル１０と、その周囲に設けられた信号線駆動回路（ソースドライバ）２０、走査線駆動回路（ゲートドライバ）３０および補助容量駆動回路４０Ａを有している。

液晶パネル１０には、図２に示すように、複数の画像信号線（ソース配線）１１と複数の走査信号線（ゲート配線）１２とが互いに交差するようにマトリクス状に配置され、各走査信号線１２とそれぞれ平行に補助容量線１３がそれぞれ配置されている。

画像信号線１１は信号線駆動回路２０に接続され、走査信号線１２は走査線駆動回路３０に接続され、補助容量線１３は補助容量駆動回路４０Ａに接続されている。

各画像信号線１１と各走査信号線１２との交差部近傍位置には、図２に示すように、スイッチング素子としてのトランジスタ１４が設けられており、トランジスタ１４の制御端子（ゲート）は走査信号線１２に接続され、トランジスタ１４の一方の駆動端子（ソースおよびドレインの一方）は画像信号線１１に接続されている。

また、トランジスタ１４の他方の駆動端子（ソースおよびドレインの他方）は、画像信号線１１と走査信号線１２とで囲まれた画素領域に設けられた画素電極１５と接続されており、画素電極１５との間に表示媒体としての液晶層１６を挟んで対向するように共通電極１７が設けられている。画素電極１５と共通電極１７およびこれらの間の液晶層１６によって、液晶表示画素部が構成される。

さらに、トランジスタ１４の他方の駆動端子には補助容量手段である補助容量１８が接続されており、補助容量１８のトランジスタ１４と対向する電極側には補助容量配線１３が接続されている。

特に、本実施形態１では、通常動作状態において、補助容量駆動回路４０Ａによって、補助容量１８に接続されている補助容量線１３がＶｃｏｍ（共通電極１７の電位）よりも高い電位に設定されている。

上記構成により、以下に、本実施形態１のアクティブマトリクス型液晶表示装置１Ａの動作を、図３を用いて説明する。

図３は、図１のアクティブマトリクス型液晶表示装置における電源オフ時の各部の信号波形の一例を示す信号波形図である。なお、図３では、図７の従来の場合と同様に、走査信号線１２には、トランジスタ１４をオン状態（選択状態）にするハイレベル（Ｈｉｇｈ）側電圧と、トランジスタ１４をオフ状態（非選択状態）にするロウレベル（Ｌｏｗ）側電圧とが存在するが、通常、選択状態となるのは１本の走査信号線１２のみであり、残りの走査信号線１２は全て非選択状態であることから、走査信号線１２の電圧をＬｏｗ側の電圧として示している。また、液晶表示装置１Ａにおいては、通常、液晶１６の劣化を防止するため、交流駆動が行われる。図３でも、Ｖｃｏｍ（共通電極１７の電位）に対して正極性の書き込み電圧を画素電極＋極性、Ｖｃｏｍに対して負極性の書き込みを画素電極−極性として示している。

通常動作状態では、各部の電圧は図３の点線から左側に示すように、走査信号線１２のＬｏｗ側の電位がマイナス（−）側に存在する。また、画素電極＋極性の電位がＶｃｏｍ（共通電極１７の電位）に対してプラス（＋）側に、画素電極−極性がＶｃｏｍに対してマイナス（−）側に存在する。さらに、Ｖｃｏｍ（共通電極１７の電位）は画素電極＋極性の電位と画素電極−極性の電位との中間に存在する。特に、本実施形態１では、補助容量線１３の電位がＶｃｏｍ（共通電極１７の電位）よりもプラス（＋）側にあって、さらに画素電極＋極性の電位よりもプラス（＋）側に存在する。
次に、液晶表示装置１Ａの電源がオフすると、各表示用画素は、トランジスタ１４がオフ状態を保っているため、直前の電位が保持されたままとなる。

この画素電位は、周辺の配線（画像信号線１１、走査信号線１２および補助容量配線１３）、トランジスタ１４および液晶表示装置１Ａの高抵抗経路などを介したリーク電流によって徐々に放電されて、最終的にＶｃｏｍ（共通電極１７の電位）と同電位になる。また、Ｖｃｏｍ（共通電極１７の電位）も、リーク電流によって徐々に放電されて０Ｖに達する。

また、液晶表示装置１Ａの電源がオフすると、画像信号線駆動回路２０や走査線駆動回路３０のような駆動回路（ドライバ）からの出力信号は、ハイインピーダンス状態となる。画素信号線１１にはＣ_ＳＣＳ（画像信号線１１・補助容量線１３間の寄生容量）やＣ_ＧＳ（画像信号線１１・走査信号線１２間の寄生容量）に電荷がチャージされており、画像信号線駆動回路２０からの出力信号がハイインピーダンスになると、走査線電位は周辺の配線（走査信号線１２および補助容量配線１３）、トランジスタ１４、液晶表示装置１Ａおよび画像信号線駆動回路２０の高抵抗経路などを介したリーク電流によって徐々に放電されて、最終的にＶｃｏｍ（共通電極１７の電位）と同電位になる。
従って画素信号線１１は電源ＯＦＦ時に＋極性を出力していた場合は、画素電極＋極性と同様の同様の波形に、−極性を出力していた場合は、画素電極−極性と同様の同様の波形になる。

ここで、Ｖｃｏｍ（共通電極１７の電位）と画素電極１５の電位との間に電位差が存在すると、その間に挟まれた液晶層１６（表示用画素）は、その電位差に応じた透過率を示し、これが残像の原因になる。このため、電源オフ時には、可能な限り素早く、Ｖｃｏｍ（共通電極１７の電位）と画素電極１５の電位との間の電位差を０Ｖにすることが望ましい。

そこで、本実施形態１では、通常動作状態において、補助容量１８に接続されている補助容量線１３がＶｃｏｍ（共通電極１７の電位）よりも高い電位に設定されている。このように、補助容量駆動回路４０Ａが補助容量線１３をＶｃｏｍよりも高電位に設定すると、電源ＯＦＦ後の補助容量線１３の単位時間当たりの降下電圧が大きくなる。

例えばトランジスタ１４がＮチャンネル型ＴＦＴである場合に、画素電極１５の電位、及び画素信号線１１の電位がゲート（走査信号線１２）電位よりも低くなると、トランジスタ１４がオン状態となり、画素電極１５の電位、及び画素信号線１１の電位がゲート電位よりも高くなると、トランジスタ１４がオフ状態となる。

しかしながら、画素電極１５の電位、及び画素信号線１１の電位とゲート電位との電位差が０に近い場合には、トランジスタ１４はオン状態とオフ状態との中間である半ＯＮ状態となり、画素電極１５の電位、及び画素信号線１１の電位とゲート電位との電位差に応じたリーク電流が画素信号線１１と画素電極１５との間に流れる。

以上のように、補助容量線１３の単位時間当たりの降下電圧が大きくなると、補助容量１８を介して画素電極１５の単位時間当たりの降下電圧も大きくなるが、画素電極１５の電位が下がるとトランジスタ１４のゲート電位と画素電極１５の電位との間の電位差も少なくなる。また補助容量線１３の単位時間当たりの降下電圧が大きくなると、Ｃ_ＳＣＳ（画像信号線１１・補助容量線１３間の寄生容量）を介して画素信号線１１の単位時間当たりの降下電圧も大きくなるが、画素信号線１１の電位が下がるとトランジスタ１４のゲート電位と画素信号線１１の電位との間の電位差も少なくなる。これによって、トランジスタ１４はオフ状態を維持することができなくなってリーク電流が大きくなり、画素電極１５とＶｃｏｍ（共通電極１７の電位）との間にチャージされている電荷、及び補助容量１８にチャージされている電荷が画像信号線１１側に放電される。

画素信号線１１の任意の１本にトランジスタ１４を介して接続されている画素電極１５の印加電圧は、通常、１走査信号線１２毎、または複数の走査信号線１２毎に極性が反転されている。したがって、画素信号線１１の任意の１本に着目した場合に、電源オフによりトランジスタ１４からリーク電流が流れ、画素信号線１１に接続された全ての画素電極１５にチャージされる電荷が画素信号線１１に放電されると、＋極性の画素電極１５からの電荷と−極性の画素電極１５からの電荷とが画素信号線１１上で平均化され、その画像信号線１１の電位はＶｃｏｍ（共通電極１７の電位）に近づき、それに伴って全ての画素電極１５の電位もＶｃｏｍ（共通電極１７の電位）により早く近づく。

画素電極１５の電位とＶｃｏｍ（共通電極１７の電位）とが近づくということは、液晶層１６に印加される電圧が０に近づくことを意味するため、電源オフ時に表示画面に表示される残像を速やかに消去することができる。また、残留電圧による液晶表示パネル１０の劣化を防止することができる。

したがって、本実施形態１の液晶表示装置１Ａによる効果は、電源オフ後における補助容量線１３の単位時間当たりの降下電圧に依存しているため、補助容量線１３の通常動作状態における電位は、高ければ高いほど、その効果が大きくなる。さらに、補助容量線１３の電圧を素早く下げるための放電用のディスチャージ回路（電位降下手段；抵抗手段やトランジスタ手段）などを組み合わせることによって、さらに効果を大きくすることができる。このことを実施形態２で説明する。
（実施形態２）
図４は、本発明の表示装置の実施形態２であるアクティブマトリクス型液晶表示装置の構成例を示すブロック図である。

図４に示すように、アクティブマトリクス型液晶表示装置１Ｂは、図５に示す従来のアクティブマトリクス型液晶表示装置１に加えて、装置の電源がオフされたことを検知する電源オフ検知手段５０と、電源オフ検知手段５０によって電源オフが検知されると、トランジスタ１４に対向する補助容量１８の一方電極側の電位（補助容量線１３の電位）を降下させる電位降下手段６０とを備えている。

これらの電源オフ検知手段５０および電位降下手段６０によりディスチャージ回路が構成される。このディスチャージ回路として、例えば図９に回路図を示している。図９に回路では、通常時には、トランジスタＡのみがオンして小電流を放電し、電源オフ時には、トランジスタＢのみがオンして大電流を放電するように構成されている。よって、この場合、抵抗Ｒ３が抵抗Ｒ６よりも圧倒的に大きい抵抗値に設定されている。

上記構成により、装置の電源がオフされたときに、電源オフ検知手段５０によって電源オフを検知して、電源オフ検知信号に基づいて、電位降下手段６０により補助容量線１３の電位を降下させることができる。

以上のように、補助容量線１３の電位を降下させると、補助容量１８を介して画素電極１５の電位も降下するが、画素電極１５の電位が下がるとトランジスタ１４のゲートと画素電極１５との間の電位差も少なくなる。

したがって、上記実施形態１でも説明したように、トランジスタ１４はオフ状態を維持することができなくなってリーク電流が大きくなり、画素電極１５とＶｃｏｍ（共通電極１７）との間にチャージされている電荷が画像信号線１１側に放電される。

画像信号線１１の電位がＶｃｏｍ（共通電極１７の電位）に近づき、それに伴って画素電極１５の電位もＶｃｏｍ（共通電極１７の電位）に近づいて、液晶層１６に印加される電圧が０に近づくため、電源オフ時に表示画面に表示される残像を速やかに消去することができる。また、残留電圧による液晶表示パネル１０の劣化をも防止することができる。

ここで、図９のディスチャージ回路の動作について説明する。

図９に示すように、まず、通常動作時において、ノード(1)の電圧は、電源Ｖｃｃを抵抗Ｒ１，Ｒ２で分割した電圧となり、この分割電圧がトランジスタＡのゲートに入力される。通常動作時においてトランジスタＡはＶ_ＢＥ（ノード(1)の電圧）が閾値０.６Ｖよりも大きくなるようＲ１、Ｒ２の抵抗値を設定しておく。よって、トランジスタＡはオンとなりノード(2)の電圧は、ＧＮＤレベルになり、同様に、ノード(3)の電圧もＧＮＤレベルになる。一方、トランジスタＢはＶ_ＢＥ（ノード(3)の電圧）が０Ｖなのでオフし、抵抗値が小さい抵抗Ｒ６には電流が流れない。したがって、通常動作時には抵抗値が大きい抵抗Ｒ３だけに電流が流れることになる。

次に、電源オフ時に、電源Ｖｃｃが下がるとノード(1)の電圧も低下し、トランジスタＡのＶ_ＢＥ（ノード(1)の電圧）が閾値０.６Ｖよりも小さくなるとトランジスタＡはオフする。すると、ノード(2)、およびノード(3)の電圧は補助容量線１３の電圧を抵抗Ｒ３，Ｒ４，Ｒ５で分割した電圧となる。トランジスタＢのＶ_ＢＥ（ノード(3)の電圧）が閾値０.６Ｖ以上になるとトランジスタＢはオンし、補助容量線１３はＧＮＤに対して抵抗Ｒ６を介してショートするので、補助容量線１３の電圧は一気に低下する。なお、トランジスタＢは補助容量線１３の電圧を電源とするので、例えＶｃｃが０Ｖであっても急速に放電する事ができる。なお、例えば（１）は図９のマル１のことである。

なお、上記実施形態１，２において、補助容量駆動手段４０Ａは、通常動作時に、補助容量線１３に接続された補助容量１８の一方電極側の電位が少なくとも共通電極１７の電位Ｖｃｏｍよりも高くかつ走査信号線１２のハイレベル電位（走査信号）を選択するゲートオン電位（２０〜３０Ｖ）よりも低い範囲内に設定された電圧をその一方電極側に出力する。

本特許における補助容量１８のトランジスタ１４と対向する電極側（補助容量線１３）に印加する一番好ましい電圧は、信号線駆動回路２０のアナログ回路を駆動するアナログ電源電圧と同電位にすることである。なぜなら補助容量線１３を信号線駆動回路２０のアナログ電源に接続することで、補助容量駆動手段を必要としなくなるからである。

一般的には信号線駆動回路２０のアナログ電源電圧は画素電極１５の最大電圧と同じか、もしくは画素電極１５の最大電圧より少し（０．１Ｖから１Ｖ程度）高い電圧に設定されている。

一方、ゲートの選択電圧でも同様のことが言えるが、一般的に走査線駆動回路３０の選択電圧の電源はほとんど電流を流すことができないため、補助容量を駆動するのにはあまり適さない。

本特許の最大のポイントは、回路等の一切の追加なしに、従来、ＧＮＤもしくは共通電極駆動手段に接続されている補助容量線１３を信号線駆動回路２０のアナログ電源に接続するだけで、確実に電源オフ時の残像を消すことができるという点にある。

また、上記実施形態１，２では、特に説明しなかったが、本特許はその構造上、CS on Gateではなく、CS on Common（補助容量線共通）と呼ばれる、ＣＳ（補助容量）が別配線（補助容量線）で接続された形式の液晶表示パネルで実現できる。

さらに、上記実施形態１，２では、表示媒体として液晶層１６を用いた液晶表示パネル１０を例に挙げて説明を行ったが、プラズマディスプレイなど、他の表示パネルを用いることも可能である。

以上のように、本発明の好ましい実施形態１，２を用いて本発明を例示してきたが、本発明は、この実施形態１，２に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態１，２の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。

本発明は、例えばワードプロセッサ、パーソナルコンピュータおよびテレビジョン装置などに用いられるアクティブマトリクス型液晶表示装置などの表示装置の分野において、装置の電源がオフされたことを検知する回路や、電源オフ検知後、残像や液晶の劣化を防止するために動作させる回路がない場合にも、電源オフ時に表示画面に残像が表示されることを防ぐと共に、残留電圧による表示パネルの劣化を防いで、表示品質が優れた画像表示を実現することができる。

本発明の実施形態１のアクティブマトリクス型液晶表示装置の構成例を示すブロック図である。図１の液晶表示パネル内における薄膜トランジスタおよびその近傍部分の構成例を示す回路図である。図１のアクティブマトリクス型液晶表示装置における電源オフ時の各部の信号波形の一例を示す信号波形図である。本発明の実施形態２のアクティブマトリクス型液晶表示装置の構成例を示すブロック図である。本発明の原理を説明するための図である。従来のアクティブマトリクス型液晶表示装置の構成例を示すブロック図である。図６の液晶パネル内における薄膜トランジスタおよびその近傍部分の構成例を示す回路図である。図６のアクティブマトリクス型液晶表示装置における電源オフ時の各部の信号波形の一例を示す信号波形図である。図４のアクティブマトリクス型液晶表示装置で用いるディスチャージ回路例を示す回路図である。

符号の説明

１Ａ，１Ｂアクティブマトリクス型液晶表示装置
１１画像信号線
１２走査信号線
１３補助容量線
１４トランジスタ
１５画素電極
１６液晶層
１７共通電極
１８補助容量
１０液晶パネル
２０信号線駆動回路
３０走査線駆動回路
４０Ａ補助容量駆動回路
５０電源オフ検知手段
６０電位降下手段

Claims

互いに交差して設けられた複数の走査信号線および複数の画像信号線と、
該走査信号線および画像信号線の交差部近傍位置に設けられて、該走査信号線からの走査信号により制御され、該画像信号線からの画像信号をスイッチングするトランジスタと、
該トランジスタ毎に設けられ、該トランジスタを介して該画像信号線に接続された画素電極と、
表示媒体を挟んで該画素電極と対向するように設けられた共通電極と、
該トランジスタに接続された補助容量手段とを有する表示パネルを備え、
表示装置の電源オフ時に、該トランジスタに対向する該補助容量手段の一方電極側の電位降下を速やかに行うべく、通常動作時に、該一方電極側の電位が少なくとも該共通電極の電位よりも高くかつ該走査信号のハイレベルを選択するゲートオン電位よりも低い範囲内に設定された電圧を、補助容量線を介して該一方電極側に出力する補助容量駆動手段を有し、該補助容量手段の一方電極側の電位を高くして、該補助容量線の放電により該補助容量手段を介して該画素電極の電位を降下させるものであり、
該表示パネルの周辺部に、該走査信号線に走査信号を供給する走査線駆動回路と、該画像信号線に画像信号を供給する信号線駆動回路とが配設され、該表示装置の電源オフ時に、該走査線駆動回路および該信号線駆動回路からの出力がハイインピーダンス状態となっている表示装置。
前記補助容量駆動手段は、通常動作時に、前記補助容量手段の一方電極側の電位が、前記画素電極の電位よりも更に高く設定された電圧を該一方電極側に出力する請求項１に記載の表示装置。
電源がオフしたことを検知する電源オフ検知手段と、
該電源オフ検知手段による電源オフ検知時に、前記補助容量手段の一方電極側の電位を降下させる電位降下手段とを有する請求項１または２に記載の表示装置。
前記電源オフ検知手段および電位降下手段のうち少なくとも該電位降下手段として、前記トランジスタに対向する前記補助容量手段の一方電極側に接続された前記補助容量線に設けられたディスチャージ回路を有する請求項３に記載の表示装置。
前記ディスチャージ回路は放電用抵抗手段または放電用トランジスタ手段で構成されている請求項４に記載の表示装置。
前記トランジスタはＮチャネル型薄膜トランジスタである請求項１〜５のいずれかに記載の表示装置。
前記表示媒体は液晶である請求項１〜６のいずれかに記載の表示装置。