KR101493277B1 - 표시 장치 및 이의 디스차지 장치 - Google Patents

표시 장치 및 이의 디스차지 장치 Download PDF

Info

Publication number
KR101493277B1
KR101493277B1 KR20070091656A KR20070091656A KR101493277B1 KR 101493277 B1 KR101493277 B1 KR 101493277B1 KR 20070091656 A KR20070091656 A KR 20070091656A KR 20070091656 A KR20070091656 A KR 20070091656A KR 101493277 B1 KR101493277 B1 KR 101493277B1
Authority
KR
South Korea
Prior art keywords
voltage
gate
gate turn
turn
signal
Prior art date
Application number
KR20070091656A
Other languages
English (en)
Other versions
KR20090026577A (ko
Inventor
이경훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR20070091656A priority Critical patent/KR101493277B1/ko
Priority to US12/204,023 priority patent/US20090066684A1/en
Publication of KR20090026577A publication Critical patent/KR20090026577A/ko
Application granted granted Critical
Publication of KR101493277B1 publication Critical patent/KR101493277B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/027—Arrangements or methods related to powering off a display

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 패널에 차징된 전하를 디스차징하는 디스차지부에 의해 표시 장치의 턴 온시 표시 패널 내로 과전류가 인가되는 현상을 방지할 수 있는 표시 장치가 개시된다. 본 발명은 복수의 화소에 접속된 복수의 게이트 라인을 포함하는 표시 패널과, 게이트 턴온 신호를 복수의 게이트 라인에 순차적으로 제공하고, 상기 게이트 턴온 신호가 인가되지 않는 복수의 게이트 라인에 제어 전압을 제공하는 게이트 구동부 및 전원 전압에 따라 상기 제어 전압의 전압 레벨을 게이트 턴온 전압 또는 제 1 게이트 턴오프 전압 중 어느 하나의 전압 레벨로 가변시키고, 가변된 상기 제어 전압을 상기 게이트 구동부에 제공하며, 게이트 턴온 전압 입력단과 제 1 게이트 턴오프 전압 입력단 사이의 쇼트를 방지하는 쇼트 방지부를 구비하는 디스차지부를 포함하는 표시 장치를 제공한다.
게이트 턴온 전압, 게이트 턴오프 전압, 쇼트 방지부, 저항, 디스차지

Description

표시 장치 및 이의 디스차지 장치{DISPLAY APPARATURS AND DISCHARGE APPARATUS OF THE SAME}
본 발명은 표시 장치 및 이의 디스차지 장치에 관한 것으로, 턴 온(turn on) 전원 인가시 표시 패널에 과전류가 흐르는 현상을 방지할 수 있는 표시 장치 및 이의 디스차지 장치에 관한 것이다.
일반적으로, 표시 장치 중의 하나인 액정 표시 장치는 외부에서 인가된 제어 신호들을 이용하여 액정 패널 내의 화소 커패시터의 화소 전극에 데이터 신호를 제공하여, 화소 커패시터 양단의 전계를 변화시킨다. 이를 통해 화소 커패시터에 마련된 액정의 배향을 제어하여 액정을 투과하는 광량을 조절함으로써 화상을 표시한다.
이와 같은 액정 표시 장치를 사용자가 턴 오프 시킬 경우, 액정 패널은 완전이 꺼지지 않고 잔상과 같은 이상 화면을 디스플레이 하게 된다. 액정 표시 장치 턴오프 시 액정 패널 내의 화소 커패시터에 충전되어 있던 전하들(즉, 데이터 신 호)은 자연적으로 디스차지된다. 이때, 화소 커패시터 내의 전하들이 완전히 디스차지되기까지는 약간의 시간이 걸리게 되고, 이 시간 동안 액정 패널은 잔상 등의 이상 화면을 디스플레이 하게 된다.
이에 최근에는 액정 표시 장치가 턴 오프 될 경우, 화소 커패시터에 충전된 전하들을 강제적으로 디스차지시키는 회로를 두어 잔상과 같은 이상 화면을 디스플레이 하는 현상을 해소하고 있다. 그러나, 화소 커패시터에 충전된 전하들을 강제적으로 디스차지시키는 회로를 구비하는 경우, 액정 표시 장치의 턴온 시 액정 패널 내로 과전류가 인가되는 문제가 발생한다.
따라서, 본 발명은 상기의 문제점을 해결하기 위해 도출된 것으로서, 표시 패널에 차징된 전하를 디스차징하는 디스차지부에 의해, 표시 장치의 표시 패널 내로 과전류가 인가되는 현상을 방지할 수 있는 표시 장치 및 이의 디스차지 장치를 제공한다.
본 발명에 따른 복수의 화소에 접속된 복수의 게이트 라인을 포함하는 표시 패널과, 게이트 턴온 신호를 복수의 게이트 라인에 순차적으로 제공하고, 상기 게이트 턴온 신호가 인가되지 않는 복수의 게이트 라인에 제어 전압을 제공하는 게이트 구동부 및 전원 전압에 따라 상기 제어 전압의 전압 레벨을 게이트 턴온 전압 또는 제 1 게이트 턴오프 전압 중 어느 하나의 전압 레벨로 가변시키고, 가변된 상기 제어 전압을 상기 게이트 구동부에 제공하며, 게이트 턴온 전압 입력단과 제 1 게이트 턴오프 전압 입력단 사이의 쇼트를 방지하는 쇼트 방지부를 구비하는 디스차지부를 포함하는 표시 장치를 제공한다.
상기 디스차지부는 상기 전원 전압이 인가되는 동안 상기 제 1 게이트 턴오프 전압을 상기 제어 전압으로 사용하고, 상기 전원 전압이 인가되지 않는 시점에서 상기 게이트 턴온 전압을 상기 제어 전압으로 사용하는 것이 바람직하다.
상기 디스차지부는 상기 전원 전압이 인가되는 동안 상기 제 1 게이트 턴오프 전압을 상기 제어 전압으로 출력하는 제 1 스위치부와, 상기 게이트 턴온 전압 을 저장하는 전하 저장부와, 상기 전원 전압이 인가되지 않는 시점에서 상기 저장된 게이트 턴온 전압을 상기 제어 전압으로 출력하는 제 2 스위치부를 더 구비하는 것이 효과적이다. 상기 쇼트 방지부는 상기 게이트 턴온 전압 입력단에 접속되어 상기 게이트 턴온 전압을 상기 전하 저장부에 제공하는 것이 바람직하다.
상기 쇼트 방지부는 저항 또는 상기 게이트 턴온 전압에 흐르는 전류의 크기에 따라 턴온 및 턴오프 하는 스위칭 소자를 사용하는 것이 가능하다.
상기 제 1 스위치부는 이미터 단자가 상기 제 1 게이트 턴오프 전압 입력단에 접속되고, 컬렉터 단자가 상기 제어 전압 출력단에 접속된 제 1 트랜지스터와, 상기 제 1 트랜지스터의 베이스 단자와 접지 전원에 접속된 제 1 저항과, 상기 제 1 트랜지스터의 상기 컬렉터 단자와 상기 접지 전원에 접속된 제 2 저항을 포함하는 것이 가능하다.
상기 쇼트 방지부는 상기 게이트 턴온 전압 입력단과 상기 쇼트 방지부의 출력단에 접속된 제 3 저항을 포함하고, 상기 전하 저장부는 상기 쇼트 방지부의 출력단과, 상기 제 2 스위치부의 입력단에 접속된 제 1 다이오드와, 상기 쇼트 방지부의 출력단과 접지 전원에 접속된 제 4 저항과, 상기 제 2 스위치부의 입력단과 접지 전원에 직렬 접속된 제 1 및 제 2 커패시터와, 상기 제 2 커패시터와 병렬 접속된 제 5 저항과, 상기 제 2 스위치부의 입력단과 접지 전원에 직렬 접속된 제 3 및 제 4 커패시터와, 상기 제 4 커패시터와 병렬 접속된 제 6 저항을 포함하며, 상기 제 2 스위치부는 이미터 단자가 상기 스위치부의 입력단에 접속되고, 컬렉터 단자가 상기 제어 전압 출력단에 접속된 제 2 트랜지스터와, 상기 제 2 트랜지스터의 베이스 단자와 상기 쇼트 방지부의 출력단에 접속된 제 7 저항을 포함하는 것이 가능하다.
상기 복수의 화소 각각은 박막 트랜지스터를 구비하고, 상기 게이트 턴온 전압은 상기 박막 트랜지스터를 턴온시킬 수 있는 전압이고, 상기 제 1 게이트 턴오프 전압은 상기 박막 트랜지스터를 턴오프시킬 수 있는 전압인 것이 효과적이다.
상기 게이트 턴온 전압의 전압 레벨과 상기 게이트 턴온 신호의 전압 레벨이 동일한 것이 가능하다.
상기 전원 전압에 따라 상기 게이트 턴온 전압, 상기 제 1 게이트 턴오프 전압 및 제 2 게이트 턴오프 전압을 생성하는 구동 전압 생성부 및 상기 게이트 턴온 전압, 상기 제 2 게이트 턴오프 전압 및 제 1 수직 동기 시작 신호를 이용하여 게이트 클럭 신호, 게이트 클럭바 신호 및 제 2 수직 동기 시작 신호를 생성하는 게이트 클럭 생성부를 더 구비하고, 상기 게이트 구동부는 상기 복수의 게이트 라인에 각기 접속된 복수의 스테이지부를 구비하고, 상기 복수의 스테이지부는 상기 게이트 클럭 신호, 상기 게이트 클럭바 신호 및 제 2 수직 동기 시작 신호에 따라 상기 게이트 턴온 신호를 복수의 게이트 라인에 순차적으로 제공하는 것이 바람직하다.
상기 게이트 구동부는 상기 표시 패널의 일측에 형성되거나, IC 칩 형태로 제작되어 상기 표시 패널의 복수의 게이트 라인과 접속되는 것이 가능하다.
상기 디스 차지부는 연성 인쇄 회로 기판을 통해 상기 표시 패널과 전기적으로 접속된 인쇄 회로 기판 상에 마련되거나, 상기 연성 인쇄 회로 기판에 마련되는 것이 가능하다.
또한, 본 발명에 따른 전원 전압이 인가되는 동안 게이트 턴오프 전압을 표시 패널에 공급하고, 상기 전원 전압이 인가되지 않는 시점에 게이트 턴온 전압을 상기 표시 패널에 공급하는 표시 장치의 디스차지 장치에 있어서, 게이트 턴온 전압 입력단과 게이트 턴오프 전압 입력단 사이의 쇼트를 방지하는 쇼트 방지부를 포함하는 표시 장치의 디스차지 장치를 제공한다.
상기 전원 전압이 인가되는 동안 상기 게이트 턴오프 전압을 상기 표시 패널에 공급하는 제 1 스위치부와, 상기 게이트 턴온 전압을 저장하는 전하 저장부와, 상기 전원 전압이 인가되지 않는 시점에서 상기 저장된 게이트 턴온 전압을 상기 표시 패널에 공급하는 제 2 스위치부를 더 포함하는 것이 바람직하다.
상기 쇼트 방지부는 상기 게이트 턴온 전압 입력단에 접속되어 상기 게이트 턴온 전압을 상기 전하 저장부에 제공하는 것이 효과적이다.
상기 쇼트 방지부는 저항을 사용하는 것이 바람직하다. 상기 쇼트 방지부는 상기 게이트 턴온 전압에 흐르는 전류의 크기에 따라 턴온 및 턴오프 하는 스위칭 소자를 사용하는 것이 가능하다.
상술한 바와 같이, 본 발명은 스위치부를 통해 전원 전압이 인가되는 동안에는 게이트 턴오프 전압을 제어 전압으로 출력하고, 전원 전압이 인가되지 않는 시점에서는 게이트 턴온 전압을 제어 전압으로 출력하는 디스차지부 내에 게이트 턴 온 전압 입력단에 접속된 쇼트 방지부를 두어 게이트 턴온 전압 입력단과 게이트 턴오프 전압 입력단이 제어 전압 출력단을 통해 쇼트 되는 현상을 방지할 수 있다.
본 발명은 게이트 턴온 전압 입력단과 게이트 턴오프 전압 입력단이 쇼트 되는 현상을 방지하여 제어 전압 출력단으로 흐르는 전류량이 급격하게 증가하는 것을 방지할 수 있고, 제어 전압 출력단으로 흐르는 전하를 제한할 수 있다.
첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다. 도 2는 일 실시예에 따른 게이트 구동부 영역의 상세 블록도이다. 도 3은 일 실시예에 따른 구동 전압 생성부의 블록도이고, 도 4는 일 실시예의 변형예에 따른 구동 전압 생성부의 블록도이다. 도 5는 일 실시예에 따른 디스차지부의 블록도이고, 도 6 및 도 7은 디스차지부의 회로도이다.
도 1 내지 도 7을 참조하면, 본 실시예에 따른 표시 장치는 표시 패널(100), 게이트 구동부(200), 데이터 구동부(300), 게이트 클럭 생성부(400), 구동 전압 생성부(500), 디스차지부(600)를 포함한다.
표시 패널(100)은 일 방향으로 연장된 복수의 게이트 라인(G1 내지 Gn) 및 게이트 라인과 교차하는 방향으로 연장된 복수의 데이터 라인(D1 내지 Dm)을 구비한다. 표시 패널(100)은 게이트 라인(G1 내지 Gn)과 데이터 라인(D1 내지 Dm)에 접속된 복수의 화소를 구비한다. 복수의 화소는 표시 패널의 표시 영역 내에 매트릭스 배열되어 있다. 화소는 각기 박막 트랜지스터(T) 및 액정 커패시터(Clc)를 포함한다. 화소는 유지 커패시터(Cst)를 더 포함할 수 있다. 그리고, 복수의 화소는 각기 적색(R), 녹색(G) 또는 청색(B)을 표시한다.
표시 패널(100)은 투광성의 상부 기판(미도시)과 하부 기판(미도시)을 포함한다. 표시 패널(100)의 하부 기판에는 박막 트랜지스터(T), 게이트 라인(G1 내지 Gn), 데이터 라인(D1 내지 Dm) 그리고, 화소 커패시터(Clc)용 화소 전극 및 유지 커패시터(Cst)용 유지 전극이 마련된다. 상부 기판에는 차광 패턴(예를 들어, 블랙 매트릭스), 컬러 필터 및 화소 커패시터(Clc)용 공통 전극이 마련된다. 상기 하부 기판과 상부 기판 사이에는 액정층이 마련된다.
여기서, 박막 트랜지스터(T)의 게이트 단자는 게이트 라인(G1 내지 Gn)에 접속되고, 소스 단자는 데이터 라인(D1 내지 Dm)에 접속되며, 드레인 단자는 화소 전극에 접속된다. 이를 통해 박막 트랜지스터(T)는 게이트 라인에 인가되는 게이트 턴온 신호에 따라 동작하여 데이터 라인(D1 내지 Dm)의 데이터 신호(즉, 계조 신호)를 화소 전극에 공급하여 화소 커패시터(Clc) 양단의 전계를 변화시킨다. 이를 통해 표시 패널(100) 내측의 액정의 배열을 변화시켜 백라이트로부터 공급된 광의 투과율을 조정할 수 있다.
화소 전극에는 액정의 배열 방향을 조정하기 위한 도메인 규제수단으로 다수 의 절개 및/또는 돌기 패턴이 마련될 수 있고, 공통 전극에는 돌기 및/또는 절개 패턴이 마련될 수 있다. 본 실시예의 액정은 수직 배향 방식으로 배향되는 것이 바람직하다.
상술한 구조의 표시 패널(100)의 외측에는 게이트 구동부(200), 데이터 구동부(300), 게이트 클럭 생성부(400), 구동 전압 생성부(500), 디스차지부(600) 및 신호 제어부(700)를 구비하는 제어 수단이 마련된다. 제어 수단은 표시 패널(100)에 구동을 위한 신호들을 공급하여 표시 패널(100)이 외부 광원(예를 들어, 백라이트)을 받아 화상을 표시하도록 한다. 제어 수단의 요소들은 IC 칩 형태로 제작되어 표시 패널(100)과 전기적으로 접속된다. 이때, 각 요소들은 각기 칩 형태로 제작될 수 있고, 몇 개의 요소들이 하나의 칩 내에 집적될 수도 있다. 상기 칩이 표시 패널(100)에 직접 실장될 수도 있고, 별도의 인쇄 회로 기판에 실장될 수도 있다. 또한, 상기 표시 패널(100)과 인쇄 회로 기판을 연결하는 연성 인쇄 회로 기판 상에 실장될 수도 있다. 그리고, 제어 수단의 요소 중 일부는 표시 패널(100)의 제작시 함께 제작될 수 있다. 본 실시예에서는 게이트 구동부(200)가 표시 패널(100)의 하부 기판에 집적된다. 즉, 표시 패널(100)의 박막 트랜지스터(T) 제작시 게이트 구동부(200)도 함께 제작된다. 하기에서는 제어 수단의 요소들에 관해 설명한다.
먼저, 신호 제어부(700)는 외부의 그래픽 제어기(도시하지 않음)로부터의 영상 신호(R, G, B)와, 영상 신호(R, G, B)의 표시를 제어하는 영상 제어 신호(CS)를 제공 받는다. 영상 신호(R, G, B)는 원시 화소 데이터(즉, 적색, 녹색 및 청색 데 이터)를 포함한다. 영상 제어 신호(CS)는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클럭(CLK) 및 데이터 인에이블 신호(DE)를 포함한다. 신호 제어부(700)는 영상 신호(R, G, B)를 표시 패널(100)의 동작 조건에 맞게 처리한다.
신호 제어부(700)는 게이트 제어 신호 및 데이터 제어 신호를 포함하는 복수의 제어 신호를 생성한다. 신호 제어부(700)는 게이트 제어 신호를 게이트 클럭 생성부(400)에 전송하고, 데이터 제어 신호를 데이터 구동부(300)에 전송한다. 게이트 제어 신호는 제 1 수직 동기 시작 신호(STV) 및 구동 클럭 신호(CPV)를 포함한다. 데이터 제어 신호는 화소 데이터 신호의 전송 시작을 알리는 수평 동기 시작 신호, 해당 데이터 라인에 데이터 전압을 인가하라는 로드 신호 및 데이터 클럭 신호를 포함한다. 또한, 데이터 제어 신호는 공통 전압에 대한 계조 전압의 극성을 반전시키는 반전 신호를 더 포함할 수 있다.
구동 전압 생성부(500)는 외부 전원 전압(Vcc)과 구동 전압 클럭(DCLK)을 이용하여 표시 장치의 구동에 필요한 다양한 구동 전압을 생성한다. 구동 전압 생성부(500)는 기준 전압(AVDD)과, 게이트 턴온 전압(Von) 그리고 공통 전압을 생성한다. 또한, 구동 전압 생성부(500)는 표시 패널(100)의 박막 트랜지스터(T)의 턴오프를 위한 제어 전압(Voff)으로 사용될 제 1 게이트 턴오프 전압(Voffs)을 생성한다. 그리고, 구동 전압 생성부(500)는 제 2 게이트 턴오프 전압(Voffe)을 생성한다.
구동 전압 생성부(500)는 게이트 턴온 전압(Von) 및 제 2 게이트 턴오프 전압(Voffe)을 게이트 클럭 신호 생성부(400)에 인가하고, 기준 전압(AVDD)을 데이터 구동부(300)에 인가한다. 그리고, 구동 전압 생성부(500)는 제 1 게이트 턴오프 전압(Voffs)을 디스 차지부(600)에 제공한다. 구동 전압 생성부(500)는 제 1 게이트 턴오프 전압(Voffs)을 제어 전압(Voff)으로 게이트 구동부(200)에 직접 제공할 수 있다. 그리고, 게이트 턴온 전압(Von)은 디스차지부(600)에도 같이 공급되는 것이 바람직하다. 여기서, 상기 게이트 턴온 전압(Von)은 15 내지 30V의 전압을 사용하고, 제 1 게이트 턴 오프 전압(Voffs)은 -15 내지 -3V의 전압을 사용하고, 제 2 게이트 턴오프 전압은 -20 내지 -7V의 전압을 사용하는 것이 가능하다.
디스차지부(600)는 게이트 턴온 전압(Von) 및 제 1 게이트 턴오프 전압(Voffs)을 제공 받아 외부 전원 전압(Vcc)의 상태에 따라 상기 전압들 중 하나를 제어 전압(Voff)으로 출력한다. 즉, 디스차지부(600)는 외부 전원 전압(Vcc)이 인가되는 경우, 제어 전압(Voff)으로 제 1 게이트 턴오프 전압(Voffs)을 출력한다. 디스차지부(600)는 외부 전원 전압(Vcc)이 인가되지 않는 경우, 제어 전압(Voff)으로 게이트 턴온 전압(Von)을 출력한다.
디스차지부(600)에 공급되는 전압은 이에 한정되지 않고, 다양한 레벨의 전압이 사용될 수 있다. 예를 들어 게이트 턴온 전압(Von) 대신 표시 패널(100)의 박막 트랜지스터(T)를 턴온시킬 수 있는 레벨의 전압이 사용될 수 있다. 또한, 제 1 게이트 턴오프 전압(Voffs) 대신 표시 패널(100)의 박막 트랜지스터(T)를 턴오프 시킬 수 있는 레벨의 전압이 사용될 수 있다. 여기서, 외부 전원 전압(Vcc)이 인가된 상태는 표시 장치가 구동하는 턴온 상태이고, 외부 전원 전압(Vcc)이 인가되지 않는 상태는 표시 장치가 턴오프되는 시점의 상태를 지칭한다. 여기서, 표시 장 치가 턴오프 되는 시점은 상기 게이트 턴온 전압(Von)이 0V가 되는 시점을 지칭한다.
이와 같이 디스차지부(600)는 표시 장치가 턴오프 되는 시점에서 게이트 구동부(200)에 제공되는 제어 전압(Voff)의 레벨을 게이트 턴온 전압(Von) 레벨로 순간적으로 상승시킨다. 이를 통해 게이트 구동부(200)에 접속된 모든 게이트 라인(G1 내지 Gn)에 게이트 턴온 전압(Von) 레벨에 해당하는 신호를 인가하여, 표시 패널(100) 내의 모든 박막 트랜지스터(T)를 턴온시킨다. 따라서, 표시 패널(100)의 화소 커패시터(Clc)에 충전된 전하를 빠르게 디스차지할 수 있다.
디스차지부(600)는 외부 전원 전압이 인가되는 시점에서 게이트 턴온 전압 입력단과 제 1 게이트 턴오프 전압 입력단 사이의 쇼트를 방지하는 쇼트 방지부(640)를 더 구비한다. 이에 관한 구체적인 설명은 후술한다. 여기서, 외부 전원 전압(Vcc)이 인가되는 시점은 사용자에 의해 표시 장치가 턴온되는 시점을 지칭한다. 표시 장치가 턴온 되는 시점은 표시 장치에 외부 전원 전압(Vcc)이 인가되어 게이트 턴온 전압(Von)의 레벨이 정상 레벨(예를 들어, 15V 내지 30V)까지 상승하는 시점을 지칭한다.
여기서, 디스 차지부(600)는 칩 형태로 제작되어 인쇄 회로 기판 또는 연성 인쇄 회로 기판 상에 실장될 수도 있다. 물론 디스 차지부(600)를 구성하는 회로 요소들이 인쇄 회로 기판 또는 연성 인쇄 회로 기판 상에 위치할 수도 있다.
데이터 구동부(300)는 신호 제어부(700)의 데이터 제어 신호와 화소 데이터 신호 그리고 구동 전압 생성부(500)의 기준 전압(AVDD)을 이용하여 계조 신호를 생 성하여 각 데이터 라인(D1 내지 Dm)에 인가한다. 즉, 데이터 구동부(300)는 데이터 제어 신호에 따라 구동하여 입력된 디지털 형태의 화소 데이터 신호를 기준 전압(AVDD)을 이용하여 아날로그 형태의 계조 신호로 변환한다. 그리고, 데이터 구동부(300)는 변환된 계조 데이터 신호를 복수의 데이터 라인(D1 내지 Dm)에 공급한다.
게이트 클럭 생성부(400)는 신호 제어부(700)의 제 1 수직 동기 시작 신호(STV) 및 구동 클럭 신호(CPV) 그리고, 구동 전압 생성부(500)의 게이트 턴온 전압(Von) 및 제 2 게이트 턴오프 전압(Voffe)에 따라 제 2 수직 동기 시작 신호(STVP), 게이트 클럭 신호(CKV)와 게이트 클럭바 신호(CKVB)를 생성한다. 게이트 클럭바 신호(CKVB)는 게이트 클럭 신호(CKV)의 반전 신호인 것이 바람직하다. 게이트 클럭 생성부(400)는 제 2 수직 동기 시작 신호(STVP), 게이트 클럭 신호(CKV) 및 게이트 클럭바 신호(CKVB)를 게이트 구동부(200)에 제공한다. 게이트 클럭 신호(CKV) 및 게이트 클럭바 신호(CKVB) 신호의 로직 하이 구간의 전압 레벨은 게이트 턴온 전압(Von)의 전압 레벨과 동일 한 것이 바람직하다. 게이트 클럭 신호(CKV) 및 게이트 클럭바 신호(CKVB)의 로직 하이 및 로직 로우 구간의 펄스 폭과, 신호의 주기는 구동 클럭 신호(CPV)에 따라 다양하게 변화될 수 있다. 그리고, 제 2 수직 동기 시작 신호(STVP)는 그 파형이 제 1 수직 동기 시작 신호(STV)와 유사하고, 그 최대 전압 레벨이 게이트 턴온 전압(Von)과 동일한 것이 바람직하다. 즉, 제 2 수직 동기 시작 신호(STVP)의 펄스 폭은 제 1 수직 동기 시작 신호(STV)와 유사하고, 진폭은 게이트 턴온 전압(Von) 레벨을 갖는다.
게이트 구동부(200)는 제 2 수직 동기 시작 신호(STVP), 게이트 클럭 신호(CKV) 및 게이트 클럭바 신호(CKVB) 그리고, 제어 전압(Voff)에 따라 복수의 게이트 라인(G1 내지 Gn)에 게이트 턴온 신호 및 게이트 턴오프 신호를 인가한다.
상기 게이트 구동부(200)는 표시 패널(100)에 집적된다. 물론 이에 한정되지 않고, 칩 형태로 제작되어 표시 패널(100), 인쇄 회로 기판 및 연성 인쇄 회로 기판 상에 실장될 수 있다. 이러한 게이트 구동부(200)는 표시 패널(100)의 게이트 라인(G1 내지 Gn)에 접속된다. 상술한 인쇄 회로 기판은 제어 수단의 요소들 즉, 신호 제어부, 구동 전압 생성부, 데이터 구동부 등이 실장되고 표시 패널(100)과 전기적으로 연결된 기판을 지칭한다.
여기서, 제어 전압(Voff)은 디스차지부(600)에 의해 표시 장치의 턴오프 시점에서 그 전압 레벨이 변화한다.
먼저, 표시 장치가 정상적으로 구동하는 경우(즉, 외부 전원 전압이 인가되어 표시 장치가 턴온된 경우)의 게이트 구동부(200)의 동작을 살펴보면 다음과 같다.
게이트 턴온 신호는 표시 패널(100)의 박막 트랜지스터(T)를 턴온 시키기 위한 신호로 복수의 게이트 라인(G1 내지 Gn)에 순차적으로 제공된다. 게이트 턴온 신호는 단일 펄스 형태의 신호이다. 게이트 턴온 신호는 1 수평 클럭 주기(1H) 동안 해당 게이트 라인(G1 내지 Gn)에 공급되는 것이 바람직하다. 이때, 게이트 턴온 신호는 게이트 클럭 신호(CKV) 또는 게이트 클럭바 신호(CKVB)의 로직 하이 구간 동안 게이트 라인(G1 내지 Gn)에 제공되는 것이 바람직하다. 이를 통해 각 게 이트 라인(G1 내지 Gn)에 접속된 박막 트랜지스터(T)를 턴온시켜 화상을 표시한다. 그리고, 상기 게이트 턴온 신호가 인가되지 않는 구간 동안에는 게이트 턴오프 신호가 인가된다. 즉, 1 프레임 동안 하나의 게이트 라인에 인가되는 신호를 살펴보면, 1 수평 클럭 주기(1H)동안 만 게이트 턴온 신호가 인가되고, 나머지 구간 동안에는 게이트 턴오프 신호가 인가된다. 여기서, 게이트 턴온 신호는 게이트 턴온 전압(Von)과 동일한 전압 레벨을 갖는 것이 바람직하다. 그리고, 게이트 턴오프 신호는 제어 전압(Voff)과 동일한 전압 레벨을 갖는 것이 효과적이다.
이에 반하여 표시 장치가 턴 오프되는 시점에서는 상기 게이트 턴온 신호는 그 전압 레벨이 점차로 낮아지게 된다. 이는 구동 전압 생성부(500) 및 게이트 클럭 생성부(400)가 더 이상 동작하기 않기 때문이다. 따라서, 게이트 턴온 신호는 더 이상 게이트 라인에 인가되지 않게 된다. 이에 따라, 게이트 라인(G1 내지 Gn)에는 게이트 턴오프 신호가 인가된다. 이때, 게이트 턴오프 신호는 디스차지부(600)에 의해 제 1 게이트 턴오프 전압(Voffs) 레벨에서 게이트 턴온 전압(Von) 전압 레벨로 변화된다. 따라서, 전체 게이트 라인(G1 내지 Gn)에 순간적으로 게이트 턴온 전압 레벨의 게이트 턴오프 신호가 제공된다. 이로인해 게이트 라인(G1 내지 Gn)에 접속된 박막 트랜지스터(T)가 턴온된다. 이와 같이 표시 장치가 턴오프 되는 시점에서 화소 커패시터(Clc)의 전하들이 턴온된 박막 트랜지스터(T)에 의해 디스차지될 수 있다. 이때, 화소 커패시터(Clc)에 충전되었던 전하들은 박막 트랜지스터(T)에 의해 데이터 라인(D1 내지 Dm)으로 디스차지된다.
상술한 구동을 수행하는 게이트 구동부(200)는 앞서 설명한 바와 같이 표시 패널(100)의 하부 기판 상에 제작된다. 게이트 구동부(200)는 도 2에 도시된 바와 같이 복수의 게이트 라인(G1 내지 Gn)에 각기 접속된 제 1 내지 제 n 스테이지부(200-1 내지 200-n)를 포함한다. 제 1 내지 제 n 스테이지부(200-1 내지 200-n)는 제 2 수직 동기 시작 신호(STVP) 또는 전단 스테이지부(200-1 내지 200-n-1)의 출력 신호에 따라 구동하여 게이트 클럭 신호(CKV), 게이트 클럭바 신호(CKVB), 제어 전압(Voff)에 따라 복수의 게이트 라인(G1 내지 Gn)에 게이트 턴온 신호 또는 게이트 턴 오프 신호를 공급한다.
제 1 스테이지부(200-1)는 제 2 수직 동기 시작 신호(STVP), 게이트 클럭 신호(CKV), 게이트 클럭바 신호(CKVB) 및 제어 전압(Voff)에 따라 구동하여 제 1 게이트 라인(G1)에 게이트 턴온 신호을 제공한다. 제 2 내지 제 n 스테이지부(200-2 내지 200-n)는 전단 스테이지부(200-1 내지 200-n-1)의 출력 신호(게이트 턴온 신호), 게이트 클럭 신호(CKV), 게이트 클럭바 신호(CKVB) 및 제어 전압(Voff)에 따라 순차적으로 구동하여 제 2 내지 제 n 게이트 라인(G2 내지 Gn)에 게이트 턴온 신호을 제공한다.
그리고, 제 1 내지 제 n-1 스테이지부(200-1 내지 200-n-1)는 후단 스테이지부인 제 2 내지 제 n 스테이지부(200-2 내지 200-n)의 출력 신호(게이트 턴온 신호)에 따라 리셋된다. 그리고, 마지막단 즉, 제 n 스테이지부(200-n)은 제 n 스테이지부(200-n) 아래에 더미 스테이지부를 두고, 더미 스테이지의 출력에 따라 리셋될 수 있다. 물론 제 n 스테이지부(200-n)은 별도의 제어 신호에 의해 리셋될 수도 있다.
본 실시예에서는 외부 전원 전압(Vcc)이 인가되면 게이트 클럭 생성부(400)는 제 2 수직 동기 시작 신호(STVP)를 제 1 스테이지부(200-1)에 공급하고, 게이트 클럭 신호(CKV) 및 게이트 클럭바 신호(CKVB)를 제 1 내지 제 n 스테이지부(200-1 내지 200-n)에 제공한다. 그리고, 외부 전원 전압(Vcc)이 인가되고 있는 상태일 경우, 디스차지부(600)는 제 1 게이트 턴온프 전압(Voffs)의 전압 레벨을 갖는 제어 전압(Voff)을 제 1 내지 제 n 스테이지부(200-1 내지 200-n)에 제공한다. 이를 통해 제 1 내지 제 n 스테이지부(200-1 내지 200-n)는 게이트 턴온 신호를 순차적으로 제 1 내지 제 n 게이트 라인(G1 내지 Gn)에 순차적으로 제공한다. 그리고, 제 1 내지 제 n 스테이지부(200-1 내지 200-n)는 게이트 턴온 신호가 인가되지 않은 게이트 라인(G1 내지 Gn)에 제어 전압(Voff)의 전압 레벨을 갖는 게이트 턴오프 신호를 제공한다. 즉, 만일 제 1 스테이지부(200-1)에 의해 제 1 게이트 라인(G1)에 게이트 턴온 신호가 인가되는 경우, 제 2 내지 제 n 스테이지부(200-2 내지 200-n)에 의해 제 2 내지 제 n 게이트 라인(G2 내지 Gn)에 게이트 턴오프 신호가 인가된다. 이를 통해 제 1 게이트 라인(G1)에 접속된 박막 트랜지스터(T)를 모두 턴온 시키고, 나머지 제 2 내지 제 n 게이트 라인(G2 내지 Gn)에 접속된 박막 트랜지스터(T)는 턴오프 시킬 수 있다.
또한, 본 실시예에서는 외부 전원 전압(Vcc)이 인가되지 않는 경우에는 게이트 클럭 생성부(400)가 동작하지 않게 된다. 따라서, 게이트 클럭 신호(CKV) 또는 게이트 클럭바 신호(CKVB)가 제 1 내지 제 n 스테이지부(200-1 내지 200-n)에 제공되지 않는다. 그러나, 외부 전원 전압(Vcc)이 인가되지 않을 경우 디스차지부(600) 는 그 출력인 제어 전압(Voff)의 전압 레벨을 변화시켜 제 1 내지 제 n 스테이지부(200-1 내지 200-n)에 제공한다. 제어 전압(Voff)의 전압 레벨은 게이트 턴온 전압(Von)의 전압 레벨을 갖게 된다. 이를 통해 제 1 내지 제 n 스테이지부(200-1 내지 200-n)는 그 전압 레벨이 변화된 제어 전압(Voff)을 제 1 내지 제 n 게이트 라인(G1 내지 Gn)에 제공한다. 즉, 제 1 내지 제 n 게이트 라인(G1 내지 Gn)에는 게이트 턴온 전압(Von) 레벨의 전압이 인가된다. 이로부터 제 1 내지 제 n 게이트 라인(G1 내지 Gn)에 접속된 모든 박막 트랜지스터(T)를 턴온시킨다.
상술한 게이트 클럭 생성부(400), 게이트 구동부(200) 및 디스차지부(600)에서 사용되는 전압은 구동 전압 생성부(500)로부터 제공받는다. 구동 전압 생성부(500)는 외부의 전원 전압(Vcc) 및 구동 전압 클럭(DCLK)을 이용하여 다양한 전압들을 생성한다. 외부 전원 전압(Vcc)이 인가되지 않는 경우에는 구동 전압 생성부(500)가 동작하지 않게 되고, 이로인해 게이트 클럭 생성부(400), 게이트 구동부(200) 및 디스차지부(600)에서 사용되는 전압들이 인가되지 않게 된다.
이와 같은 구동 전압 생성부(500)는 도 3에 표시하였듯이 기준 전압 생성부(510), 게이트 턴온 전압 생성부(520) 및 게이트 턴오프 전압 생성부(530)를 구비한다.
구동 전압 생성부(500)로 직류-직류 변환 기능을 갖는 IC 칩을 사용할 수 있다. 그리고, 상기 IC 칩 내에 상술한 생성부가 집적될 수 있다.
기준 전압 생성부(510)는 외부 전원 전압(Vcc)과 구동 전압 클럭(DCLK)을 입력 받아 스위칭 전압(PWM_SW)과 기준 전압(AVDD)을 생성한다. 이때, 스위칭 전 압(PWM_SW)은 펄스 폭 변조 신호를 사용하는 것이 바람직하다. 즉, 스위칭 전압(PWM_SW)은 구형파 형태의 펄스이고, 이 구형파 펄스의 듀티비(duty rate)는 다양하게 조정된다. 기준 전압(AVDD)은 스위칭 전압(PWM_SW)을 정류한 전압을 사용한다. 기준 전압 생성부(510)는 도시되지 않았지만, 펄스 생성을 위한 펄스 생성부와, 펄스 신호를 정류하여 출력하는 정류부를 구비할 수 있다.
게이트 턴온 전압 생성부(520)는 기준 전압(AVDD)을 기준 전압으로, 스위칭 전압(PWM_SW)을 펌핑하여 게이트 턴온 전압(Von)을 생성한다. 이때, 상기 스위칭 전압(PWM_SW)의 펌핑 횟수에 따라 게이트 턴온 전압(Von)의 전압 레벨이 다양하게 변화된다. 게이트 턴오프 전압 생성부(530)는 접지 전압을 기준 전압으로, 스위칭 전압(PWM_SW)을 펌핑하여 제 1 게이트 턴오프 전압(Voffs) 및 제 2 게이트 턴오프 전압(Voffe)을 생성한다. 제 1 게이트 턴오프 전압(Voffs)과 제 2 게이트 턴오프 전압(Voffe)은 스위칭 전압(PWM_SW)의 펌핑 횟수가 다른 것이 바람직하다. 예를 들어, 제 1 게이트 턴오프 전압(Voffs)은 스위칭 전압(PWM_SW)을 1 내지 2회 펌핑 시켜 생성되고, 제 2 게이트 턴오프 전압(Voffe)은 스위칭 전압(PWM_SW)을 2 내지 3회 펌핑시켜 생성될 수 있다.
여기서, 상술한 게이트 턴온 전압 생성부(520)와 게이트 턴오프 전압 생성부(530)로 차지 펌프를 사용하는 것이 효과적이다.
구동 전압 생성부(500)는 상술한 설명에 한정되지 않고, 도 4의 변형예에서와 같이 기준 전압(AVDD)과 스위칭 전압(PWM_SW)을 이용하여 공통 전압(Vcom)을 생성하는 공통 전압 생성부(540)를 더 구비할 수 있다. 공통 전압 생성부(540)를 통 해 생성된 공통 전압(Vcom)은 표시 패널(100)에 제공된다. 공통 전압 생성부는 기준 전압(AVDD)을 공급 받아 저항 또는 레귤레이터를 통해 전압 강하를 시키거나 전압을 안정화시켜 공통 전압(Vcom)을 생성한다. 또한, 도 4의 변형예에서와 같이 게이트 턴오프 전압 생성부(530)가 제 1 게이트 턴오프 전압(Voffs)을 생성하는 제 1 게이트 턴오프 전압 생성부(531)와, 제 3 게이트 턴오프 전압(Voffe)을 생성하는 제 2 게이트 턴오프 전압 생성부(532)로 분리될 수 있다.
이와 같이 구동 전압 생성부(500)를 통해 생성된 전압들은 앞서 설명한 바와 같이 데이터 구동부(300), 게이트 클럭 생성부(400) 및 디스차지부(600)에 제공된다.
여기서, 디스차지부(600)는 게이트 턴온 전압(Von)과 제 1 게이트 턴오프 전압(Voffs)을 인가 받아 외부 전원 전압의 상태에 따라 제어 전압(Voff)의 전압 레벨을 가변시킨다.
디스차지부(600)는 도 5에 도시하였듯이 외부 전원 전압(Vcc)이 공급될 때 동작하여 제 1 게이트 턴오프 전압(Voffs)을 제어 전압(Voff)으로 출력하는 제 1 스위치부(610)와, 외부 전원 전압(Vcc)의 공급이 차단된 경우 동작하여 게이트 턴온 전압(Von)을 제어 전압(Voff)으로 출력하는 제 2 스위치부(620)를 구비한다.
그리고, 본 실시예의 디스차지부(600)는 게이트 턴온 전압(Von) 입력단과 제 1 게이트 턴오프 전압(Voffs)입력단 간이 쇼트 되는 것을 방지하는 쇼트 방지부(640)를 더 구비한다. 제 1 및 제 2 스위치부(610, 620)는 제어 전압(Voff) 출력단에 접속되어 있다. 따라서, 상기 제 1 및 제 2 스위치부(610, 620)가 모두 개방 될 경우 제어 전압(Voff) 출력단에는 게이트 턴온 전압(Von) 레벨의 전압과 제 1 게이트 턴오프 전압(Voffs) 레벨의 전압이 동시에 인가되는 문제가 발생한다. 하기에서 이를 상세히 설명한다.
디스차지부(600)는 평상시(전원 전압(Vcc)이 인가되는 경우)에는 제어 전압(Voff)으로 제 1 게이트 턴오프 전압(Voffs)을 사용한다. 디스차지부(600)는 외부 전원 전압(Vcc)의 공급이 차단되는 시점에서만 제어 전압(Voff)의 전압 레벨을 제 1 게이트 턴오프 전압(Voffs) 레벨에서 게이트 턴온 전압(Von)레벨로 변환시킨다. 이는 제 1 및 제 2 스위치부(610, 620) 내에 마련된 스위칭 소자에 의해 조절된다.
상기 제 1 게이트 턴오프 전압(Voffs)과 게이트 턴온 전압(Von)은 앞서 설명한 바와 같이 외부 전원 전압(Vcc)이 인가되는 동안 구동 전압 생성부(500)에 의해 생성되고, 외부 전원 전압(Vcc)이 인가되지 않는 경우 생성되지 않는다.
제 1 게이트 턴오프 전압(Voffs)과 게이트 턴온 전압(Von)은 구동 전압 생성부(500)에서 전압(차지) 펌핑을 통해 제작된다.
따라서, 본 실시예에서는 게이트 턴온 전압(Von) 입력단에 쇼트 방지부(640)를 설치하고 쇼트 방지부(640)로 전압 분배 수단을 사용하여 전압 분배 수단 양단에 전압이 각기 걸리도록 하여 쇼트되는 것을 방지하고, 흐르는 전류를 제어할 수 있다.
여기서, 상술한 쇼트 방지부(640)는 게이트 턴온 전압(Von) 입력단과 제 2 스위치부(620) 사이에 마련된다.
그리고, 본 실시예의 디스차지부(600)는 게이트 턴온 전압(Von)에 해당하는 전하를 저장하는 전하 저장부(630)를 더 구비한다. 전하 저장부(630)는 쇼트 방지부(640)와 제 2 스위치부(620) 사이에 위치하는 것이 바람직하다. 즉, 도 5에 도시된 바와 같이 게이트 턴온 전압(Von) 입력단과 제어 전압(Voff) 출력단 사이에 쇼트 방지부(640)와 제 2 스위치부(620)가 직렬 접속된다. 전하 저장부(630)는 쇼트 방지부(640)와 제 2 스위치부(600)간을 직렬 연결하기 위한 라인과 접지 사이에 접속된다. 전하 저장부(630)는 게이트 턴온 전압(Von) 입력단에 접속된 쇼트 방지부(640)로부터 게이트 턴온 전압(Von)을 입력 받고, 저장된 게이트 턴온 전압(Von)을 제 2 스위치부(620)에 제공한다. 이를 통해 외부 전원 전압(Vcc)가 인가되지 않는 경우 제 2 스위치부(620)에 의해 전하 저장부(630)에 저장된 게이트 턴온 전압(Von)이 제어 전압(Voff)으로 출력될 수 있다.
상술한 동작을 하는 디스차지부(600)의 구체적인 회로도를 살펴보면 다음과 같다.
제 1 스위치부(610)는 도 6에 도시된 바와 같이 이미터 단자가 제 1 게이트 턴오프 전압(Voffs) 입력단에 접속되고, 컬렉터 단자가 제어 전압(Voff)출력단 사이에 접속된 제 1 트랜지스터(TR1)와, 상기 제 1 트랜지스터(TR1)의 베이스 단자와 접지 전원 사이에 접속된 제 1 저항(R1)과, 제 1 트랜지스터(TR1)의 컬렉터 단자와 접지 전원 사이에 접속된 제 2 저항(R2)을 포함한다.
그리고, 도 7에 도시된 바와 같이 쇼트 방지부(640)은 게이트 턴온 전압(Von) 입력단에 접속된 제 3 저항(R3)을 포함한다. 제 3 저항은 쇼트 방지 부(640)의 출력단에 접속된다. 그리고, 전하 저장부(630)는 쇼트 방지부(640)의 출력단(즉, 전하 저장부(630)의 입력단)과 제 2 스위치부(620)의 입력단(즉, 전하 저장부(630)의 출력단)에 접속된 제 1 다이오드(D1)와, 쇼트 방지부(640)의 출력단과 접지 사이에 접속된 제 4 저항(R4)과, 제 2 스위치부(620)의 입력단과 접지 사이에 직렬 접속된 제 1 및 제 2 커패시터(C1, C2)와, 제 2 커패시터(C2)와 병렬 접속된 제 5 저항(R5)과, 제 2 스위치부(620)의 입력단과 접지 사이에 직렬 접속된 제 3 및 제 4 커패시터(C3, C4)와, 제 4 커패시터(C4)와 병렬 접속된 제 6 저항을 포함한다. 또한, 제 2 스위치부(620)는 이미터 단자가 전하 저장부(630)의 출력단에 접속되고, 컬렉터 단자가 제어 전압(Voff) 출력단 사이에 접속된 제 2 트랜지스터(TR2)와, 제 2 트랜지스터(TR2)의 베이스 단자와 쇼트 방지부(640)의 출력단에 접속된 제 7 저항(R7)을 포함한다.
여기서, 제 1 트랜지스터(TR1)는 NPN 타입의 트랜지스터를 사용하고, 제 2 트랜지스터(TR2)로 PNP 타입의 트랜지스터를 사용한다. 그리고, 쇼트 방지부(640)의 제 3 저항(R3)의 저항 값이 0.1 내지 10㏀ 인 것이 바람직하다.
이와 같이 본 실시예에서는 수 ㏀의 제 3 저항(R3)을 전하 저장부(630)의 제 1 다이오드(D1)와 게이트 턴온 전압(Von) 입력단 사이에 접속시켜 쇼트 방지부(640)로 사용하였다. 이를 통해, 외부 전원 전압(Vcc)이 인가되는 초기 시점에서 제 1 및 제 2 스위치부(610, 620)의 제 1 및 제 2 트랜지스터(TR1, TR2)가 동시에 턴온되더라도, 제어 전압(Voff) 출력단으로 게이트 턴온 전압(Von)과 제 1 게이트 턴오프 전압(Voffs)가 동시에 인가되는 현상을 방지할 수 있다.
표시 장치가 턴온되면 외부 전원 전압(Vcc)이 표시 장치에 인가되고, 구동 전압 생성부(500)는 동작을 시작한다. 표시 장치에 외부 전원 전압(Vcc)이 인가되는 순간 패널로 많은 구동 전류가 흐르게 되어 외부 전원 전압(Vcc)의 레벨이 떨어지는 현상이 발생하였다. 그 결과 구동 전압 생성부(500)의 출력의 전압 레벨도 떨어지게 되었다. 이때, 제 2 스위치부(620)의 제 2 트랜지스터(TR2)의 베이스 단자는 구동 전압 생성부(500)의 출력인 게이트 턴온 전압(Von)을 인가 받는다. 따라서, 제 2 트랜지스터(TR2)의 베이스 단자에 인가되는 전압도 감소한다. 하지만, 제 2 트랜지스터(TR2)의 이미터 단자에 입력되는 전압은 전하 저장부(630)의 영향으로 베이스 단자에 비해 그 감소폭이 적어진다. 이로인해 제 2 스위치부(620)의 제 2 트랜지스터(TR2)는 베이스 단자에 비해 이미터 단자에 더 높은 전압이 인가되므로 턴온된다. 이때, 외부 전원 전압(Vcc)가 인가되기 때문에 제 1 스위치부(610)의 제 1 트랜지스터(TR1)은 턴온된다.
이와 같이 제 1 및 제 2 트랜지스터(TR1, TR2)가 동시에 턴온되는 경우는 표시 장치가 턴온되는 순간에 일어날 수 있고, 표시 장치가 구동되는 동안 게이트 턴온 전압(Von)의 레벨이 순간적으로 변화할 때 일어날 수 있다.
제 1 및 제 2 트랜지스터(TR1, TR2)가 동시에 턴온될 경우, 게이트 턴온 전압(Von)과 제 1 게이트 턴오프 전압(Voffs) 사이의 전압이 제어 전압(Voff)으로 제공될 수 있다. 즉, 게이트 턴온 전압(Von) 입력단과, 제 1 게이트 턴오프 전압(Voffs) 입력단 사이에 쇼트가 발생할 수 있다. 하지만, 본 실시예에서는 제 2 스위치부(920)의 전단에 쇼트 방지부(640)로 제 3 저항(R3)를 구비한다. 이를 통해 제 1 및 제 2 트랜지스터(TR1, TR2)가 동시에 턴온될 경우, 게이트 턴온 전압(Von) 입력단과, 제 1 게이트 턴오프 전압(Voffs) 입력단 사이에 쇼트가 발생되지 않게 한다. 제어 전압(Voff) 출력단에는 게이트 턴온 전압(Von)과 제 1 게이트 턴오프 전압(Voffs)의 차이를 제 3 저항(R3)으로 나눈 값의 제한된 전류가 흐르게 된다. 이를 통해 게이트 턴온 전압(Von) 입력단과 제 1 게이트 턴오프 전압(Voffs) 입력단 사이가 쇼트 되는 것을 방지할 수 있다.
만일 입력단들이 쇼트되는 경우 제어 전압(Voff) 출력단으로 흐르는 전류량(약 1.5 내지 2A)이 급격하게 증가 하게 되는 문제가 나타날 수 있다. 하지만, 제 3 저항(R3)을 통해 이와 같이 쇼트되는 것을 방지하여 제어 전압(Voff) 출력단으로 흐르는 전류량(0.3 내지 0.6A)을 감소시킬 수 있다.
상술한 실시예에서는 상기 쇼트 방지부(640)로 저항을 사용함을 설명하였다. 하지만, 쇼트 방지부(640)는 이에 한정되지 않고, 게이트 턴온 전압(Vo)에서 흐르는 전류의 크기에 따라 턴온 및 턴오프 하는 스위칭 소자를 사용할 수도 있다. 이를 통해 게이트 턴온 전압(Von)에서 흐르는 전류가 목표로 하는 전류 레벨보다 높을 경우에는 상기 스위칭 소자를 턴오프 시킨다. 이를 통해 게이트 턴온 전압(Von) 입력단과 제 1 게이트 턴오프 전압(Voffs) 입력단 사이가 쇼트 되는 것을 방지할 수 있다. 또한, 게이트 턴온 전압(Von)에서 흐르는 전류가 목표로 하는 전류 레벨을 갖는 경우 스위칭 소자를 턴온 시킨다. 이를 통해 전하 저장부(630)에 게이트 턴온 전압(Von)을 충전시킬 수 있다. 그리고, 본 실시예에서는 디스차지부(600)가 구동 전압 생성부(500)에서 생성된 게이트 턴온 전압(Von)을 인가 받았다. 하지만, 이에 한정되지 않고, 게이트 턴온 전압(Von) 대신 표시 패널(100) 내의 박막 트랜지스터(T)를 턴온시킬 수 있는 전압을 디스차지부(600)에 제공할 수도 있다. 또한, 본 실시예에서는 디스차지부(600)가 별도의 회로로 분리 제작됨을 설명하였다. 하지만, 이에 한정되지 않고, 디스차지부(600)가 구동 전압 생성부(500)와 일체로 제작될 수 있다. 즉, 구동 전압 생성부(500) 내의 본 실시예의 디스차지부(600)와 동일한 역할을 수행하는 회로가 더 포함될 수도 있다. 또한, 상기 디스차지부(600)가 게이트 구동부(200)와 일체로 제작될 수도 있다. 이때, 게이트 구동부(200)는 IC 칩 형태로 제작되고, IC 칩 내에 디스차지부(600)와 동일한 역할을 수행하는 모듈부를 더 추가되는 것이 가능하다.
또한, 본 실시예에서는 표시 패널로 액정 표시 패널을 사용함에 관해 설명하였다. 하지만, 이에 한정되지 않고, 외부 전원 전압(Vcc) 오프시 표시 패널 내에 차징된 전하를 강제적으로 방전시킬 수 있는 다양한 종류의 표시 패널이 사용될 수 있다. 예를 들어 표시 패널로 플라즈마 표시 패널(Plasma Display Panel; PDP)을 사용할 수도 있다.
본 발명을 첨부 도면과 전술된 바람직한 실시예를 참조하여 설명하였으나, 본 발명은 그에 한정되지 않으며, 후술되는 특허청구범위에 의해 한정된다. 따라서, 본 기술분야의 통상의 지식을 가진 자라면 후술되는 특허청구범위의 기술적 사상에서 벗어나지 않는 범위 내에서 본 발명을 다양하게 변형 및 수정할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도.
도 2는 일 실시예에 따른 게이트 구동부 영역의 상세 블록도.
도 3은 일 실시예에 따른 구동 전압 생성부의 블록도.
도 4는 일 실시예의 변형예에 따른 구동 전압 생성부의 블록도.
도 5는 일 실시예에 따른 디스차지부의 블록도.
도 6 및 도 7은 디스차지부의 회로도.
<도면의 주요 부분에 대한 부호의 설명>
100 : 표시 패널 200 : 게이트 구동부
300 : 데이터 구동부 400 : 게이트 클럭 생성부
500 : 구동 전압 생성부 600 : 디스차지부
610, 620 : 스위치부 630 : 전하 저장부
640 : 쇼트 방지부 700 : 신호 제어부

Claims (17)

  1. 복수의 화소에 접속된 복수의 게이트 라인을 포함하는 표시 패널;
    게이트 턴온 신호를 복수의 게이트 라인에 순차적으로 제공하고, 상기 게이트 턴온 신호가 인가되지 않는 복수의 게이트 라인에 제어 전압을 제공하는 게이트 구동부; 및
    전원 전압에 따라 상기 제어 전압의 전압 레벨을 게이트 턴온 전압 또는 제 1 게이트 턴오프 전압 중 어느 하나의 전압 레벨로 가변시키고, 가변된 상기 제어 전압을 상기 게이트 구동부에 제공하며, 게이트 턴온 전압 입력단과 제 1 게이트 턴오프 전압 입력단 사이의 쇼트를 방지하는 쇼트 방지부를 구비하는 디스차지부를 포함하고,
    상기 디스차지부는 상기 전원 전압이 인가되는 동안 상기 제 1 게이트 턴오프 전압을 상기 제어 전압으로 사용하고, 상기 전원 전압이 인가되지 않는 시점에서 상기 게이트 턴온 전압을 상기 제어 전압으로 사용하고,
    상기 디스차지부는 상기 전원 전압이 인가되는 동안 상기 제 1 게이트 턴오프 전압을 상기 제어 전압으로 출력하는 제 1 스위치부와, 상기 게이트 턴온 전압을 저장하는 전하 저장부와, 상기 전원 전압이 인가되지 않는 시점에서 상기 저장된 게이트 턴온 전압을 상기 제어 전압으로 출력하는 제 2 스위치부를 더 구비하고,
    상기 쇼트 방지부는 상기 게이트 턴온 전압 입력단과 상기 쇼트 방지부의 출력단에 접속된 제 3 저항을 포함하고,
    상기 전하 저장부는 상기 쇼트 방지부의 출력단과, 상기 제 2 스위치부의 입력단에 접속된 제 1 다이오드와, 상기 쇼트 방지부의 출력단과 접지 전원에 접속된 제 4 저항과, 상기 제 2 스위치부의 입력단과 접지 전원에 직렬 접속된 제 1 및 제 2 커패시터와, 상기 제 2 커패시터와 병렬 접속된 제 5 저항과, 상기 제 2 스위치부의 입력단과 접지 전원에 직렬 접속된 제 3 및 제 4 커패시터와, 상기 제 4 커패시터와 병렬 접속된 제 6 저항을 포함하며,
    상기 제 2 스위치부는 이미터 단자가 상기 제 2 스위치부의 입력단에 접속되고, 컬렉터 단자가 상기 제어 전압 출력단에 접속된 제 2 트랜지스터와, 상기 제 2 트랜지스터의 베이스 단자와 상기 쇼트 방지부의 출력단에 접속된 제 7 저항을 포함하는 표시 장치.
  2. 삭제
  3. 삭제
  4. 청구항 1에 있어서,
    상기 쇼트 방지부는 상기 게이트 턴온 전압 입력단에 접속되어 상기 게이트 턴온 전압을 상기 전하 저장부에 제공하는 표시 장치.
  5. 청구항 4에 있어서,
    상기 쇼트 방지부는 저항 또는 상기 게이트 턴온 전압에 흐르는 전류의 크기에 따라 턴온 및 턴오프 하는 스위칭 소자를 사용하는 표시 장치.
  6. 청구항 1에 있어서,
    상기 제 1 스위치부는 이미터 단자가 상기 제 1 게이트 턴오프 전압 입력단에 접속되고, 컬렉터 단자가 상기 제어 전압 출력단에 접속된 제 1 트랜지스터와, 상기 제 1 트랜지스터의 베이스 단자와 접지 전원에 접속된 제 1 저항과, 상기 제 1 트랜지스터의 상기 컬렉터 단자와 상기 접지 전원에 접속된 제 2 저항을 포함하는 표시 장치.
  7. 삭제
  8. 청구항 1에 있어서,
    상기 복수의 화소 각각은 박막 트랜지스터를 구비하고, 상기 게이트 턴온 전압은 상기 박막 트랜지스터를 턴온시킬 수 있는 전압이고, 상기 제 1 게이트 턴오프 전압은 상기 박막 트랜지스터를 턴오프시킬 수 있는 전압인 표시 장치.
  9. 청구항 1에 있어서,
    상기 게이트 턴온 전압의 전압 레벨과 상기 게이트 턴온 신호의 전압 레벨이 동일한 표시 장치.
  10. 복수의 화소에 접속된 복수의 게이트 라인을 포함하는 표시 패널;
    게이트 턴온 신호를 복수의 게이트 라인에 순차적으로 제공하고, 상기 게이트 턴온 신호가 인가되지 않는 복수의 게이트 라인에 제어 전압을 제공하는 게이트 구동부; 및
    전원 전압에 따라 상기 제어 전압의 전압 레벨을 게이트 턴온 전압 또는 제 1 게이트 턴오프 전압 중 어느 하나의 전압 레벨로 가변시키고, 가변된 상기 제어 전압을 상기 게이트 구동부에 제공하며, 게이트 턴온 전압 입력단과 제 1 게이트 턴오프 전압 입력단 사이의 쇼트를 방지하는 쇼트 방지부를 구비하는 디스차지부를 포함하고,
    상기 디스차지부는 상기 전원 전압이 인가되는 동안 상기 제 1 게이트 턴오프 전압을 상기 제어 전압으로 사용하고, 상기 전원 전압이 인가되지 않는 시점에서 상기 게이트 턴온 전압을 상기 제어 전압으로 사용하고,
    상기 전원 전압에 따라 상기 게이트 턴온 전압, 상기 제 1 게이트 턴오프 전압 및 제 2 게이트 턴오프 전압을 생성하는 구동 전압 생성부; 및
    상기 게이트 턴온 전압, 상기 제 2 게이트 턴오프 전압 및 제 1 수직 동기 시작 신호를 이용하여 게이트 클럭 신호, 게이트 클럭바 신호 및 제 2 수직 동기 시작 신호를 생성하는 게이트 클럭 생성부를 더 구비하고,
    상기 게이트 구동부는 상기 복수의 게이트 라인에 각기 접속된 복수의 스테이지부를 구비하고,
    상기 복수의 스테이지부는 상기 게이트 클럭 신호, 상기 게이트 클럭바 신호 및 제 2 수직 동기 시작 신호에 따라 상기 게이트 턴온 신호를 복수의 게이트 라인에 순차적으로 제공하는 표시 장치.
  11. 청구항 1에 있어서,
    상기 게이트 구동부는 상기 표시 패널의 일측에 형성되거나, IC 칩 형태로 제작되어 상기 표시 패널의 복수의 게이트 라인과 접속된 표시 장치.
  12. 청구항 1에 있어서,
    상기 디스 차지부는
    연성 인쇄 회로 기판을 통해 상기 표시 패널과 전기적으로 접속된 인쇄 회로 기판 상에 마련되거나, 상기 연성 인쇄 회로 기판에 마련된 표시 장치.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
KR20070091656A 2007-09-10 2007-09-10 표시 장치 및 이의 디스차지 장치 KR101493277B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20070091656A KR101493277B1 (ko) 2007-09-10 2007-09-10 표시 장치 및 이의 디스차지 장치
US12/204,023 US20090066684A1 (en) 2007-09-10 2008-09-04 Display and discharging device of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20070091656A KR101493277B1 (ko) 2007-09-10 2007-09-10 표시 장치 및 이의 디스차지 장치

Publications (2)

Publication Number Publication Date
KR20090026577A KR20090026577A (ko) 2009-03-13
KR101493277B1 true KR101493277B1 (ko) 2015-02-16

Family

ID=40431376

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20070091656A KR101493277B1 (ko) 2007-09-10 2007-09-10 표시 장치 및 이의 디스차지 장치

Country Status (2)

Country Link
US (1) US20090066684A1 (ko)
KR (1) KR101493277B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090126935A (ko) * 2008-06-05 2009-12-09 엘지전자 주식회사 플라즈마 디스플레이 장치
KR101712070B1 (ko) * 2010-05-06 2017-03-06 삼성디스플레이 주식회사 전압 발생회로 및 이를 구비한 표시장치
KR101213494B1 (ko) * 2010-05-12 2012-12-20 삼성디스플레이 주식회사 입체형 표시장치, 플렉서블 표시장치 및 상기 표시장치들의 제조방법
CN102314846B (zh) * 2011-09-06 2013-05-01 深圳市华星光电技术有限公司 Lcd驱动系统中的切角电路
US8854288B2 (en) * 2011-09-06 2014-10-07 Shenzhen China Star Optoelectronics Technology Co., Ltd. Tangent angle circuit in a liquid crystal display driving system having a charging and discharging module for the scan line driving circuits
KR101988590B1 (ko) * 2012-10-24 2019-06-13 삼성디스플레이 주식회사 발광제어선 구동부
JP2014206655A (ja) * 2013-04-12 2014-10-30 船井電機株式会社 表示装置
CN104283194B (zh) * 2013-07-05 2018-08-03 通用电气公司 具有故障保护功能的电路
CN105093598B (zh) * 2015-08-07 2018-03-13 深圳市华星光电技术有限公司 阵列基板行驱动短路保护电路及液晶面板
JP6801241B2 (ja) * 2016-06-10 2020-12-16 株式会社リコー 調光システム、調光方法、プログラム及び表示装置
CN108492792B (zh) * 2018-03-30 2021-09-17 京东方科技集团股份有限公司 液晶显示器、液晶显示器的关机放电电路及其驱动方法
CN108877710B (zh) * 2018-07-03 2020-12-08 京东方科技集团股份有限公司 栅极开态电压提供单元、方法、显示驱动模组和显示装置
CN113012626B (zh) * 2020-09-15 2022-05-20 重庆康佳光电技术研究院有限公司 Led显示屏的显示控制方法
CN112994436B (zh) * 2021-02-04 2022-06-03 重庆先进光电显示技术研究院 一种栅极开启电压产生电路、显示面板驱动装置及显示装置
CN113643644B (zh) * 2021-10-14 2022-01-14 惠科股份有限公司 电流控制电路、显示面板驱动装置及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5945970A (en) * 1996-09-06 1999-08-31 Samsung Electronics Co., Ltd. Liquid crystal display devices having improved screen clearing capability and methods of operating same
US6144357A (en) * 1997-06-28 2000-11-07 Hyundai Electronics Industries Co., Ltd. Driving voltage generating circuit voltage for liquid crystal display
US20030052851A1 (en) * 2001-09-14 2003-03-20 Takeshi Yano Display driving apparatus and liquid crystal display apparatus using same
US20050057481A1 (en) * 2003-09-16 2005-03-17 Samsung Electronics Co., Ltd. Circuits and methods for driving flat panel displays

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100405026B1 (ko) * 2000-12-22 2003-11-07 엘지.필립스 엘시디 주식회사 액정표시장치
KR100796298B1 (ko) * 2002-08-30 2008-01-21 삼성전자주식회사 액정표시장치
JP4544827B2 (ja) * 2003-03-31 2010-09-15 シャープ株式会社 液晶表示装置
KR100539262B1 (ko) * 2004-05-13 2005-12-27 삼성전자주식회사 배터리 제거를 감지할 수 있는 디스플레이 장치 및 잔상제거 방법
CN1963600A (zh) * 2005-11-10 2007-05-16 群康科技(深圳)有限公司 液晶显示面板
KR20070121318A (ko) * 2006-06-22 2007-12-27 삼성전자주식회사 액정표시장치 및 이의 구동방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5945970A (en) * 1996-09-06 1999-08-31 Samsung Electronics Co., Ltd. Liquid crystal display devices having improved screen clearing capability and methods of operating same
US6144357A (en) * 1997-06-28 2000-11-07 Hyundai Electronics Industries Co., Ltd. Driving voltage generating circuit voltage for liquid crystal display
US20030052851A1 (en) * 2001-09-14 2003-03-20 Takeshi Yano Display driving apparatus and liquid crystal display apparatus using same
US20050057481A1 (en) * 2003-09-16 2005-03-17 Samsung Electronics Co., Ltd. Circuits and methods for driving flat panel displays

Also Published As

Publication number Publication date
KR20090026577A (ko) 2009-03-13
US20090066684A1 (en) 2009-03-12

Similar Documents

Publication Publication Date Title
KR101493277B1 (ko) 표시 장치 및 이의 디스차지 장치
US8044908B2 (en) Liquid crystal display device and method of driving the same
US8432343B2 (en) Liquid crystal display device and driving method thereof
US20060289893A1 (en) Display device and driving apparatus having reduced pixel electrode discharge time upon power cut-off
EP3392870B1 (en) Pixel circuit, driving method therefor, driver circuit, and display device
KR20090075517A (ko) 화소 구동 회로 및 이를 갖는 표시 장치
KR20090009586A (ko) 표시 장치 및 이의 구동 방법
US20120139436A1 (en) Method of driving display panel and display apparatus for performing the same
KR101325199B1 (ko) 표시 장치 및 이의 구동 방법
KR20090005500A (ko) 액정 표시장치의 구동장치와 그 구동방법
US20140354609A1 (en) Liquid crystal display device and method of driving liquid crystal display device
KR20110079038A (ko) 액정 표시장치 및 그의 구동방법
KR20080050039A (ko) 전압발생회로 및 이를 갖는 표시장치
KR102247133B1 (ko) 표시장치
KR101232174B1 (ko) 액정 표시장치의 잔상 제거장치와 그의 구동방법
US8593444B2 (en) Method of driving display panel and display apparatus for performing the same
KR102401065B1 (ko) 전원 공급부를 갖는 디스플레이 장치
KR101117983B1 (ko) 액정표시장치 및 이의 구동방법
KR20080046934A (ko) 액정표시장치 및 이의 구동방법
KR100764049B1 (ko) 박막 트랜지스터 액정 디스플레이 장치의 게이트 구동회로 및 그의 구동 방법
JP2007212688A (ja) 液晶表示素子
JP2007093722A (ja) 駆動装置
KR20150074613A (ko) 게이트 펄스 변조 회로와 이를 포함하는 디스플레이 장치
KR20110075414A (ko) 액정표시장치 및 그 구동방법
KR100848961B1 (ko) 액정표시모듈의 구동 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 6