KR101988590B1 - 발광제어선 구동부 - Google Patents

발광제어선 구동부 Download PDF

Info

Publication number
KR101988590B1
KR101988590B1 KR1020120118231A KR20120118231A KR101988590B1 KR 101988590 B1 KR101988590 B1 KR 101988590B1 KR 1020120118231 A KR1020120118231 A KR 1020120118231A KR 20120118231 A KR20120118231 A KR 20120118231A KR 101988590 B1 KR101988590 B1 KR 101988590B1
Authority
KR
South Korea
Prior art keywords
node
transistor
input terminal
supplied
gate electrode
Prior art date
Application number
KR1020120118231A
Other languages
English (en)
Other versions
KR20140052289A (ko
Inventor
김양완
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020120118231A priority Critical patent/KR101988590B1/ko
Priority to US13/763,026 priority patent/US9277622B2/en
Publication of KR20140052289A publication Critical patent/KR20140052289A/ko
Application granted granted Critical
Publication of KR101988590B1 publication Critical patent/KR101988590B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 내부 회로소자의 손상을 방지함과 동시에 출력의 안정성을 확보할 수 있도록 한 발광제어선 구동부에 관한 것이다.
본 발명의 발광제어선 구동부는 복수의 스테이지들을 구비하며, 상기 스테이지들 각각은, 제1 전원과 제1 출력단자 사이에 접속되며, 제1 노드에 인가되는 전압에 대응하여 턴-온 또는 턴-오프되는 제1 트랜지스터와; 상기 제1 출력단자와 제2 전원 사이에 접속되며, 제2 노드에 인가되는 전압에 대응하여 턴-온 또는 턴-오프되는 제2 트랜지스터와; 제1 입력단자와 상기 제1 노드 사이에 접속되며, 게이트 전극이 제2 입력단자에 접속되는 제3 트랜지스터와; 상기 제1 전원과 상기 제2 노드 사이에 접속되며, 게이트전극이 상기 제1 노드에 접속되는 제4 트랜지스터와; 상기 제1 입력단자, 상기 제2 입력단자 및 제3 입력단자에 접속되며, 제2 출력단자로 샘플링신호를 공급하기 위한 제1 제어부와; 상기 제2 입력단자 및 제4 입력단자에 접속되며, 상기 제2 노드의 전압을 제어하기 위한 제2 제어부;를 구비하며, 상기 제1 제어부는, 상기 제1 전원과 상기 제2 출력단자 사이에 접속되며 게이트전극이 상기 제2 제어부에 접속되는 제5 트랜지스터를 포함한다.

Description

발광제어선 구동부{Emission Driver}
본 발명은 발광제어선 구동부에 관한 것으로, 특히 내부 회로소자의 손상을 방지함과 동시에 출력의 안정성을 확보할 수 있도록 한 발광제어선 구동부에 관한 것이다.
최근 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들(Flat Panel Display Devices)이 개발되고 있다. 평판 표시장치로는 액정 표시장치(Liquid Crystal Display Device), 전계방출 표시장치(Field Emission Display Device), 플라즈마 표시패널(Plasma Display Panel) 및 유기전계발광 표시장치(Organic Light Emitting Display Device) 등이 있다.
평판표시장치 중 유기전계발광 표시장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드를 이용하여 영상을 표시한다. 이러한, 유기전계발광 표시장치는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되는 장점이 있다. 일반적인 유기전계발광 표시장치는 화소마다 형성되는 트랜지스터를 이용하여 데이터신호에 대응하는 전류를 유기 발광 다이오드로 공급함으로써 유기 발광 다이오드에서 빛이 발생되도록 한다.
이와 같은 유기전계발광 표시장치는 데이터선들로 데이터신호를 공급하기 위한 데이터 구동부, 주사선들로 주사신호를 순차적으로 공급하기 위한 주사 구동부, 발광 제어선들로 발광 제어신호를 공급하기 위한 발광제어선 구동부 및 데이터선들, 주사선들 및 발광제어선들과 접속되는 복수의 화소를 구비하는 화소부를 구비한다.
화소부에 포함된 화소들은 해당 주사선으로 주사신호가 공급될 때 선택되어 데이터선으로부터 데이터신호를 공급받는다. 데이터신호를 공급받은 화소들은 데이터신호에 대응하는 휘도의 빛을 생성하면서 소정의 영상을 표시한다. 여기서, 화소들의 발광시간은 발광제어선들로부터 공급되는 발광제어신호에 의하여 제어된다. 일반적으로 발광제어신호는 하나의 주사선 또는 두 개의 주사선들로 공급되는 주사신호와 중첩되도록 공급되면서 데이터신호가 공급되는 화소들을 비발광 상태로 설정한다.
이를 위하여, 발광제어선 구동부는 발광제어선들 각각과 접속되는 스테이지들을 구비한다. 각각의 스테이지는 복수의 클럭신호들을 공급받아 하이 또는 로우의 전압을 출력라인으로 출력한다.
하지만, 종래의 발광제어선 구동부에 포함되는 스테이지는, 외부로부터 유입되는 정전기 등에 의하여 내부 회로소자의 손상이 발생할 우려가 있어, 신뢰성 확보가 어려운 문제점이 있다.
예를 들어, 한국공개특허 2012-0080008호에 개시된 종래의 스테이지는 출력신호를 입력신호로 이용하는 구조로, 출력라인인 발광제어선에 게이트전극이 연결되는 하나 이상의 트랜지스터 소자를 포함한다. 하지만, 발광제어선은 화소영역을 지나가는 라인으로서 상대적으로 차지(Charge)가 축적되기 쉽다. 이에 따라, 이러한 차지가 상기 트랜지스터 소자의 게이트 절연막을 손상시키는 등 스테이지의 내부 회로소자를 손상시킬 우려가 있어 발광제어선 구동부의 신뢰성을 확보하기 위한 방안을 모색할 필요가 있다.
따라서, 본 발명의 목적은 내부 회로소자의 손상을 방지함과 동시에 출력의 안정성을 확보할 수 있도록 한 발광제어선 구동부를 제공하는 것이다.
이와 같은 목적을 달성하기 위하여 본 발명의 일 실시예에 의한 발광제어선 구동부는 복수의 스테이지들을 구비하며, 상기 스테이지들 각각은, 제1 전원과 제1 출력단자 사이에 접속되며, 제1 노드에 인가되는 전압에 대응하여 턴-온 또는 턴-오프되는 제1 트랜지스터와; 상기 제1 출력단자와 제2 전원 사이에 접속되며, 제2 노드에 인가되는 전압에 대응하여 턴-온 또는 턴-오프되는 제2 트랜지스터와; 제1 입력단자와 상기 제1 노드 사이에 접속되며, 게이트 전극이 제2 입력단자에 접속되는 제3 트랜지스터와; 상기 제1 전원과 상기 제2 노드 사이에 접속되며, 게이트전극이 상기 제1 노드에 접속되는 제4 트랜지스터와; 상기 제1 입력단자, 상기 제2 입력단자 및 제3 입력단자에 접속되며, 제2 출력단자로 샘플링신호를 공급하기 위한 제1 제어부와; 상기 제2 입력단자 및 제4 입력단자에 접속되며, 상기 제2 노드의 전압을 제어하기 위한 제2 제어부;를 구비하며, 상기 제1 제어부는, 상기 제1 전원과 상기 제2 출력단자 사이에 접속되며 게이트전극이 상기 제2 제어부에 접속되는 제5 트랜지스터를 포함한다.
여기서, 상기 제1 제어부는, 상기 제2 출력단자와 상기 제3 입력단자 사이에 접속되며, 게이트전극이 제3 노드에 접속되는 제6 트랜지스터와; 상기 제1 입력단자와 상기 제3 노드 사이에 접속되며, 게이트전극이 상기 제2 입력단자에 접속되는 제7 트랜지스터와; 상기 제3 노드와 상기 제2 출력단자 사이에 접속되는 커패시터(제3 커패시터)를 더 구비할 수 있다. 또한, 상기 제2 제어부는, 상기 제2 입력단자와 제4 노드 사이에 접속되며, 게이트전극이 상기 제1 노드에 접속되는 제8 트랜지스터와; 상기 제4 노드와 상기 제2 전원 사이에 접속되며, 게이트전극이 상기 제2 입력단자에 접속되는 제9 트랜지스터와; 상기 제2 노드와 제5 노드 사이에 접속되며, 게이트전극이 상기 제4 입력단자에 접속되는 제10 트랜지스터와; 상기 제5 노드와 상기 제4 입력단자 사이에 접속되며, 게이트전극이 상기 제4 노드에 접속되는 제11 트랜지스터와; 상기 제4 노드와 상기 제5 노드 사이에 접속되는 커패시터(제5 커패시터);를 구비할 수 있다. 여기서, 상기 제5 트랜지스터의 게이트전극은 상기 제4 노드에 접속되거나 상기 제2 노드에 접속될 수 있다. 또한, 상기 제3 입력단자와 상기 제2 노드 사이에 접속되는 제1 커패시터를 더 포함할 수 있다. 또한, 상기 제1 전원과 상기 제1 노드 사이에 접속되는 제2 커패시터를 더 포함할 수 있다. 또한, 상기 제5 트랜지스터의 게이트전극과 상기 제1 전원 사이에 접속되는 제4 커패시터를 더 포함할 수 있다. 또한, 상기 제1 입력단자는 시작신호 또는 이전단 스테이지의 샘플링신호를 공급받고, 상기 제2 입력단자는 제1 클럭신호를 공급받으며, 상기 제3 입력단자는 제2 클럭신호를 공급받고, 상기 제4 입력단자는 제3 클럭신호를 공급받을 수 있다. 여기서, 상기 제1 클럭신호, 상기 제2 클럭신호 및 상기 제3 클럭신호는 서로 중첩되지 않는다. 또한, 상기 제1 클럭신호 및 상기 제2 클럭신호 각각은 i(i는 자연수) 수평기간의 주기로 설정되며, 상기 제3 클럭신호는 i/2 수평기간의 주기로 설정될 수 있다. 또한, 수평기간 동안 상기 제1 클럭신호 또는 상기 제2 클럭신호가 공급된 후 상기 제3 클럭신호가 공급된다. 또한, 본 실시예에 의한 발광제어 구동부는, 상기 제1 입력단자와 상기 제3 트랜지스터 사이에 접속되며, 제1 제어신호가 공급될 때 턴-온되는 제12 트랜지스터와; 제5 입력단자와 상기 제1 제어부 사이에 접속되며, 제2 제어신호가 공급될 때 턴-온되는 제13 트랜지스터;를 더 포함할 수 있다. 여기서, 상기 제1 제어신호와 상기 제2 제어신호는 서로 중첩되지 않는다. 또한, 상기 제5 입력단자는 시작신호 또는 다음단 스테이지의 샘플링신호를 공급받을 수 있다. 또한, 본 실시예에 의한 발광제어 구동부는, 상기 제1 노드와 상기 제2 전원 사이에 접속되며, 리셋신호가 공급될 때 턴-온되는 제14 트랜지스터를 더 포함할 수 있다. 여기서, 상기 리셋신호는 모든 스테이지들로 공통으로 공급될 수 있다.
본 발명의 다른 실시예에 의한 발광제어선 구동부는 복수의 스테이지들을 구비하며, 상기 스테이지들 각각은, 제1 전원과 제1 출력단자 사이에 접속되며, 제1 노드에 인가되는 전압에 대응하여 턴-온 또는 턴-오프되는 제1 트랜지스터와; 상기 제1 출력단자와 제2 전원 사이에 접속되며, 제2 노드에 인가되는 전압에 대응하여 턴-온 또는 턴-오프되는 제2 트랜지스터와; 제1 입력단자와 상기 제1 노드 사이에 접속되며, 게이트 전극이 제2 입력단자에 접속되는 제3 트랜지스터와; 상기 제1 전원과 상기 제2 노드 사이에 접속되며, 게이트전극이 상기 제1 노드에 접속되는 제4 트랜지스터와; 상기 제1 입력단자, 상기 제2 입력단자 및 제3 입력단자에 접속되며, 제2 출력단자로 샘플링신호를 공급하기 위한 제1 제어부와; 상기 제2 입력단자 및 제4 입력단자에 접속되며, 상기 제2 노드의 전압을 제어하기 위한 제2 제어부;를 구비하며, 상기 제1 제어부는, 상기 제1 전원과 상기 제2 출력단자 사이에 접속되며 게이트전극이 보호부를 경유하여 상기 제1 출력단자에 접속되는 제5 트랜지스터를 포함한다.
여기서, 상기 보호부는, 상기 제5 트랜지스터의 게이트전극과 상기 제1 출력단자 사이에 접속되는 저항 또는 커패시터를 포함할 수 있다. 또한, 상기 보호부는, 상기 제5 트랜지스터의 게이트전극과 상기 제1 출력단자 사이에 접속되며 게이트 전극이 상기 제2 전원에 접속되는 보호트랜지스터를 포함할 수 있다. 또한, 상기 보호부는, 상기 제5 트랜지스터의 게이트전극과 상기 제1 출력단자 사이에 다이오드 연결된 형태로 접속되는 하나 이상의 트랜지스터를 포함할 수 있다.
본 발명의 발광제어선 구동부에 의하면, 내부회로를 구성하는 트랜지스터들의 게이트전극이 출력라인에 직접 연결되지 않고도 안정적으로 발광제어신호를 출력할 수 있도록 설계함으로써, 내부 회로소자의 손상을 방지함과 동시에 출력의 안정성을 확보할 수 있다.
도 1은 본 발명의 실시예에 의한 유기전계발광 표시장치를 나타내는 도면이다.
도 2는 도 1에 도시된 발광제어선 구동부의 스테이지를 개략적으로 나타내는 도면이다.
도 3은 도 2에 도시된 스테이지의 제1 실시예를 나타내는 회로도이다.
도 4는 도 3에 도시된 스테이지의 구동방법을 나타내는 파형도이다.
도 5는 도 2에 도시된 스테이지의 제2 실시예를 나타내는 회로도이다.
도 6은 도 2에 도시된 스테이지의 제3 실시예를 나타내는 회로도이다.
도 7은 도 2에 도시된 스테이지의 제4 실시예를 나타내는 회로도이다.
도 8은 도 2에 도시된 스테이지의 제5 실시예를 나타내는 회로도이다.
도 9는 도 2에 도시된 스테이지의 제6 실시예를 나타내는 회로도이다.
도 10은 도 2에 도시된 스테이지의 제7 실시예를 나타내는 회로도이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시예가 첨부된 도 1 내지 도 10을 참조하여 자세히 설명하면 다음과 같다.
도 1은 본 발명의 실시예에 의한 유기전계발광 표시장치를 나타내는 도면이다.
도 1을 참조하면, 본 발명의 실시예에 의한 유기전계발광 표시장치는 주사 구동부(10), 데이터 구동부(20), 발광제어선 구동부(30), 화소부(40) 및 타이밍 제어부(60)를 구비한다.
주사 구동부(10)는 주사선들(S1 내지 Sn)로 주사신호를 순차적으로 공급하면서 주사선들(S1 내지 Sn)을 구동한다. 주사선들(S1 내지 Sn)로 주사신호가 공급되면 화소들(50)이 수평라인 단위로 선택된다.
데이터 구동부(20)는 주사신호에 동기되도록 데이터선들(D1 내지 Dm)로 데이터신호를 공급하면서 데이터선들(D1 내지 Dm)을 구동한다.
발광제어선 구동부(30)는 발광제어선들(E1 내지 En)로 발광제어신호를 순차적으로 공급하면서 발광제어선들(E1 내지 En)을 구동한다. 여기서, 발광제어선 구동부(30)는 데이터신호에 대응하는 전압을 충전하는 기간 동안 해당 화소들(50)이 비발광 상태로 설정되도록 발광제어신호를 공급한다. 이를 위하여 i(i는 자연수)번째 발광제어선(Ei)으로 공급되는 발광제어신호는 i번째 주사선(Si)으로 공급되는 주사신호와 중첩된다. 한편, 발광제어신호의 폭은 화소(50)의 구조, 구현하고자 하는 휘도 등에 대응하여 자유롭게 설정될 수 있다.
화소부(40)는 주사선들(S1 내지 Sn), 데이터선들(D1 내지 Dm) 및 발광제어선들(E1 내지 En)의 교차부에 위치되는 다수의 화소들(50)을 포함하여, 데이터신호에 대응되는 영상을 표시한다.
타이밍 제어부(60)는 구동부들(10, 20, 30)로 클럭신호들 등의 구동신호들을 공급하면서 구동부들(10, 20, 30)의 동작을 제어한다.
도 2는 도 1에 도시된 발광제어선 구동부의 스테이지를 개략적으로 나타내는 도면이다.
도 2를 참조하면, 본 발명의 발광제어선 구동부(30)는 n개의 발광제어선들(E1 내지 En)로 발광제어신호를 공급하기 위하여 n개의 스테이지들(321 내지 32n)을 구비한다. 스테이지들(321 내지 32n) 각각은 해당 발광제어선(E1 내지 En)에 접속되며, 3개의 클럭신호들(CLK1 내지 CLK3)에 의하여 구동된다.
스테이지들(321 내지 32n) 각각은 제1 입력단자(33), 제2 입력단자(34), 제3 입력단자(35) 및 제4 입력단자(36)를 구비한다.
제1 입력단자(33)는 시작신호(FLM) 또는 이전단 스테이지의 샘플링신호를 공급받는다. 제k(k는 홀수 또는 짝수)번째 스테이지(32k)에 포함된 제2 입력단자(34)는 제1 클럭신호(CLK1)를 공급받고, 제3 입력단자(35)는 제2 클럭신호(CLK2)를 공급받는다. 그리고, k+1번째 스테이지(32k+1)에 포함된 제2 입력단자(34)는 제2 클럭신호(CLK2)를 공급받고, 제3 입력단자(35)는 제1 클럭신호(CLK1)를 공급받는다. 스테이지들(321 내지 32n) 각각에 포함된 제4 입력단자(36)로는 제3 클럭신호(CLK3)가 공급된다.
이와 같은 스테이지들(321 내지 32n)은 동일한 회로로 구성되며, 시작신호(FLM)에 대응하여 폭이 변화되는 발광제어신호를 생성한다.
도 3은 도 2에 도시된 스테이지의 제1 실시예를 나타내는 회로도이다. 도 3에서는 설명의 편의성을 위하여 제1 스테이지(321)를 도시하기로 한다.
도 3을 참조하면, 본 발명의 제1 실시예에 의한 스테이지(321)는 제1 내지 제4 트랜지스터(M1 내지 M4), 제1 및 제2 커패시터(C1, C2), 제1 및 제2 제어부(100, 102)를 구비한다.
제1 트랜지스터(M1)는 제1 전원(VDD)과 제1 출력단자(37) 사이에 접속된다. 그리고, 제1 트랜지스터(M1)의 게이트전극은 제1 노드(N1)에 접속된다. 이와 같은 제1 트랜지스터(M1)는 제1 노드(N1)에 인가되는 전압에 대응하여 제1 출력단자(37)의 전압을 제어한다. 실제로, 제1 트랜지스터(M1)가 턴-온되면 제1 전원(VDD)의 하이전압이 제1 출력단자(37)로 공급된다. 제1 출력단자(37)는 발광제어선(E1)에 접속되므로, 제1 출력단자(37)로 공급된 하이전압은 화소의 발광을 방지하는 발광제어신호로 이용된다.
제2 트랜지스터(M2)는 제1 출력단자(37)와 제2 전원(VSS) 사이에 접속된다. 그리고, 제2 트랜지스터(M2)의 게이트전극은 제2 노드(N2)에 접속된다. 이와 같은 제2 트랜지스터(M2)는 제2 노드(N2)에 인가되는 전압에 대응하여 제1 출력단자(37)의 전압을 제어한다. 실제로, 제2 트랜지스터(M2)가 턴-온되면 제2 전원(VSS)의 로우전압이 제1 출력단자(37)로 공급된다.
제3 트랜지스터(M3)는 제1 입력단자(33)와 제1 노드(N1) 사이에 접속된다. 그리고, 제3 트랜지스터(M3)의 게이트전극은 제2 입력단자(34)에 접속된다. 이와 같은 제3 트랜지스터(M3)는 제2 입력단자(34)로 공급되는 제1 클럭신호(CLK1)에 대응하여 턴-온 또는 턴-오프된다. 제3 트랜지스터(M3)가 턴-온되면 제1 입력단자(33)와 제1 노드(N1)가 전기적으로 접속되고, 제3 트랜지스터(M3)가 턴-온된 상태에서 제1 입력단자(33)로 시작신호(FLM)(또는 이전단 스테이지의 샘플링신호)가 공급되면 제1 트랜지스터(M1)가 시작신호(FLM)에 대응하여 턴-온된다.
제4 트랜지스터(M4)는 제1 전원(VDD)과 제2 노드(N2) 사이에 접속된다. 그리고, 제4 트랜지스터(M4)의 게이트전극은 제1 노드(N1)에 접속된다. 이와 같은 제4 트랜지스터(M4)는 제1 노드(N1)에 인가되는 전압에 대응하여 턴-온 또는 턴-오프되면서 제2 노드(N2)의 전압을 제어한다. 즉, 제4 트랜지스터(M4)는 제1 노드(N1)로 로우전압이 인가되는 경우 턴-온되어 제2 노드(N2)로 제1 전원(VDD)의 하이전압을 공급한다. 따라서, 제1 노드(N1)로 로우전압이 인가되는 경우 제2 노드(N2)로는 하이전압이 공급되므로, 제1 및 제2 트랜지스터(M1, M2)는 서로 다른 시간에 턴-온 또는 턴-오프된다.
제1 커패시터(C1)는 제2 노드(N2)와 제3 입력단자(35) 사이에 접속된다. 이와 같은 제1 커패시터(C1)는 제3 입력단자(35)로 공급되는 제2 클럭신호(CLK2)에 대응하여 제2 노드(N2)의 전압을 제어한다. 이와 같은 제1 커패시터(C1)의 상세한 동작과정은 후술하기로 한다.
제2 커패시터(C2)는 제1 전원(VDD)과 제1 노드(N1) 사이에 접속된다. 이와 같은 제2 커패시터(C2)는 제1 트랜지스터(M1)의 턴-온 또는 턴-오프에 대응하는 전압을 충전한다.
제1 제어부(100)는 제2 입력단자(34) 및 제3 입력단자(35)로 각각 공급되는 제1 클럭신호(CLK1) 및 제2 클럭신호(CLK2)에 대응하여, 제2 출력단자(38)로 샘플링신호(SR)를 공급한다. 이를 위하여, 제1 제어부(100)는 제5 내지 제7 트랜지스터(M5 내지 M7), 제3 및 제4 커패시터(C3, C4)를 구비한다.
제5 트랜지스터(M5)는 제1 전원(VDD)과 제6 노드(N6) 사이에 접속된다. 그리고, 제5 트랜지스터(M5)의 게이트전극은 제2 제어부(102)에 접속된다. 일례로, 제5 트랜지스터(M5)의 게이트전극은 제2 제어부(102) 내의 제4 노드(N4)에 접속될 수 있다. 이와 같은 제5 트랜지스터(M5)는 제4 노드(N4)에 인가되는 전압에 대응하여 턴-온 또는 턴-오프되면서 제6 노드(N6)의 전압을 제어한다. 여기서, 제6 노드(N6)는 다음단 스테이지로 샘플링신호(SR)가 출력되는 제2 출력단자(38)와 연결된다.
제6 트랜지스터(M6)는 제3 입력단자(35)와 제6 노드(N6) 사이에 접속된다. 그리고, 제6 트랜지스터(M6)의 게이트전극은 제3 노드(N3)에 접속된다. 이와 같은 제6 트랜지스터(M6)는 제3 노드(N3)에 인가되는 전압에 대응하여 제6 노드(N6)의 전압을 제어한다.
제7 트랜지스터(M7)는 제1 입력단자(33)와 제3 노드(N3) 사이에 접속된다. 그리고, 제7 트랜지스터(M7)의 게이트전극은 제2 입력단자(34)에 접속된다. 이와 같은 제7 트랜지스터(M7)는 제2 입력단자(34)로 공급되는 제1 클럭신호(CLK1)에 대응하여 턴-온 또는 턴-오프되면서 제3 노드(N3)의 전압을 제어한다.
제3 커패시터(C3)는 제3 노드(N3)와 제6 노드(N6) 사이에 접속된다. 이와 같은 제3 커패시터(C3)는 제6 트랜지스터(M6)의 턴-온 또는 턴-오프에 대응하는 전압을 충전한다.
제4 커패시터(C4)는 제1 전원(VDD)과 제4 노드(N4) 사이에 접속된다. 즉, 제4 커패시터(C4)는 제1 전원(VDD)과 제5 트랜지스터(M5)의 게이트전극 사이에 접속되어, 제5 트랜지스터(M5)의 턴-온 또는 턴-오프에 대응하는 전압을 충전한다.
제2 제어부(102)는 제2 입력단자(34) 및 제4 입력단자(36)로 각각 공급되는 제1 클럭신호(CLK1) 및 제3 클럭신호(CLK3)에 대응하여, 제2 노드(N2)의 전압을 제어한다. 실제로, 제2 제어부(102)는 제1 출력단자(37)로 발광제어신호가 공급되지 않는 기간 동안 제2 노드(N2)의 전압을 로우전압으로 유지한다. 이를 위하여, 제2 제어부(102)는 제8 내지 제11 트랜지스터(M8 내지 M11) 및 제5 커패시터(C5)를 구비한다.
제8 트랜지스터(M8)는 제2 입력단자(34)와 제4 노드(N4) 사이에 접속된다. 그리고, 제8 트랜지스터(M8)의 게이트전극은 제1 노드(N1)에 접속된다. 이와 같은 제8 트랜지스터(M8)는 제1 노드(N1)에 인가되는 전압에 대응하여 턴-온 또는 턴-오프되면서 제4 노드(N4)의 전압을 제어한다.
제9 트랜지스터(M9)는 제4 노드(N4)와 제2 전원(VSS) 사이에 접속된다. 그리고, 제9 트랜지스터(M9)의 게이트전극은 제2 입력단자(34)에 접속된다. 이와 같은 제9 트랜지스터(M9)는 제2 입력단자(34)로 공급되는 제1 클럭신호(CLK1)에 대응하여 턴-온 또는 턴-오프되면서 제4 노드(N4)의 전압을 제어한다.
제10 트랜지스터(M10)는 제2 노드(N2)와 제5 노드(N5) 사이에 접속된다. 그리고, 제10 트랜지스터(M10)의 게이트전극은 제4 입력단자(36)에 접속된다. 이와 같은 제10 트랜지스터(M10)는 제4 입력단자(36)로 입력되는 제3 클럭신호(CLK3)에 대응하여 턴-온 또는 턴-오프되면서 제2 노드(N2)의 전압을 제어한다.
제11 트랜지스터(M11)는 제4 입력단자(36)와 제5 노드(N5) 사이에 접속된다. 그리고, 제11 트랜지스터(M11)의 게이트전극은 제4 노드(N4)에 접속된다. 이와 같은 제11 트랜지스터(M11)는 제4 노드(N4)에 인가되는 전압에 대응하여 턴-온 또는 턴-오프되면서 제5 노드(N5)의 전압을 제어한다.
제5 커패시터(C5)는 제4 노드(N4)와 제5 노드(N5) 사이에 접속된다. 이와 같은 제5 커패시터(C5)는 제11 트랜지스터(M11)의 턴-온 또는 턴-오프에 대응하는 전압을 충전한다.
도 4는 도 3에 도시된 스테이지의 구동방법을 나타내는 파형도이다. 도 4에서, 제1 클럭신호(CLK1) 및 제2 클럭신호(CLK2)는 i(i는 자연수)H의 주기로 공급되고, 제3 클럭신호(CLK3)는 i/2H의 주기로 공급된다. 일례로, 도 4에서는 제1 클럭신호(CLK1) 및 제2 클럭신호(CLK2)는 2H의 주기로 설정되고, 제3 클럭신호(CLK3)는 1H의 주기로 설정되는 것으로 도시하였다. 단, 본 발명이 이에 한정되는 것은 아니다. 예컨대, 제3 클럭신호(CLK3)와 같이 기능하는 클럭신호를, 제1 및 제2 클럭신호(CLK1, CLK2)의 주기와 동일한 주기를 갖는 두 개의 클럭신호로 분할하여 이를 각각 홀수 단 스테이지들 및 짝수 단 스테이지들로 공급하는 방식으로 변경 실시할 수 있음은 물론이다.
도 4를 참조하면, 제1 클럭신호(CLK1) 및 제2 클럭신호(CLK2)는 서로 다른 수평기간(H)에 공급되며, 제3 클럭신호(CLK3)는 제1 클럭신호(CLK1) 및 제2 클럭신호(CLK2)와 중첩되지 않도록 수평기간(H) 마다 공급된다. 그리고, 수평기간(H) 동안 제1 클럭신호(CLK1) 또는 제2 클럭신호(CLK2)가 공급된 이후에 제3 클럭신호(CLK3)가 공급된다. 즉, 특정 수평기간에는 제1 클럭신호(CLK1)가 공급된 이후에 제3 클럭신호(CLK3)가 공급되고, 다음 수평기간에는 제2 클럭신호(CLK2)가 공급된 이후에 제3 클럭신호(CLK3)가 공급된다.
도 4를 도 3과 결부하여 도 3에 도시된 스테이지의 동작과정을 상세히 설명하면, 먼저 제1 입력단자(33)로 시작신호(FLM, 로우전압)가 공급된다. 그리고, 시작신호(FLM)가 공급된 이후에 제2 입력단자(34)로 제1 클럭신호(CLK1)가 공급된다. 제1 클럭신호(CLK1)가 공급되면, 제3 트랜지스터(M3), 제7 트랜지스터(M7), 및 제9 트랜지스터(M9)가 턴-온된다.
제3 트랜지스터(M3)가 턴-온되면, 제1 노드(N1)로 로우전압의 시작신호(FLM)가 공급되고, 이에 따라 제1 트랜지스터(M1), 제4 트랜지스터(M4), 및 제8 트랜지스터(M8)가 턴-온된다. 제1 트랜지스터(M1)가 턴-온될 때, 제2 커패시터(C2)에는 제1 트랜지스터(M1)의 턴-온에 대응하는 전압이 충전된다.
제1 트랜지스터(M3)가 턴-온되면, 제1 전원(VDD)의 하이전압이 제1 출력단자(37)로 공급된다. 이와 같은 하이전압은 화소들의 발광을 제어하는 발광제어신호(하이전압)로서 발광제어선(E1)으로 공급된다.
제4 트랜지스터(M4)가 턴-온되면, 제1 전원(VDD)의 전압이 제2 노드(N2)로 공급된다. 이에 따라, 제2 트랜지스터(M2)가 턴-오프되어, 제1 전원(VDD)의 전압이 안정적으로 제1 출력단자(37)로 공급될 수 있다.
제8 트랜지스터(M8)가 턴-온되면, 제2 입력단자(34)가 제4 노드(N4)와 접속된다. 이때, 제2 입력단자(34)로 제1 클럭신호(CLK1)가 공급되기 때문에 제4 노드(N4)는 로우전압을 공급받는다.
제7 트랜지스터(M7)가 턴-온되면, 시작신호(FLM)가 제3 노드(N3)로 공급되어 제6 트랜지스터(M6)가 턴-온된다. 제6 트랜지스터(M6)가 턴-온되면 제6 노드(N6)와 제3 입력단자(35)가 전기적으로 접속된다. 여기서, 제3 입력단자(35)로는 제2 클럭신호(CLK2)가 공급되지 않으므로 제6 노드(N6)는 하이전압을 유지하고, 이에 따라 제2 출력단자(38)로는 샘플링신호(SR)가 공급되지 않는다. 한편, 제6 트랜지스터(M6)가 턴-온되면 제3 커패시터(C3)에는 제6 트랜지스터(M6)의 턴-온에 대응하는 전압이 충전된다.
제9 트랜지스터(M9)가 턴-온되면, 제2 전원(VSS)의 로우전압이 제4 노드(N4)로 공급된다. 제4 노드(N4)로 로우전압이 인가되면, 제5 및 제11 트랜지스터(M5, M11)가 턴-온되어, 제6 노드(N6) 및 제5 노드(N5)는 각각 제1 전원(VDD) 및 제3 클럭신호(CLK3)의 하이전압을 유지한다. 한편, 제5 및 제11 트랜지스터(M5, M11)가 턴-온되면 제4 및 제5 커패시터(C4, C5)에는 각각 제5 및 제11 트랜지스터(M5, M11)의 턴-온에 대응하는 전압이 충전된다.
이후, 제2 입력단자(34)로의 제1 클럭신호(CLK1)의 공급이 중단되면, 제3 트랜지스터(M3), 제7 트랜지스터(M7), 및 제9 트랜지스터(M9)가 턴-오프된다. 또한, 제1 노드(N1)의 전압에 의해 제8 트랜지스터(M8)는 턴-온 상태를 유지하고, 이에 따라 제4 노드(N4)와 제2 입력단자(34)는 접속된 상태를 유지한다. 따라서, 제4 노드(N4)의 전압은 하이전압으로 변경되고, 제5 및 제11 트랜지스터(M5, M11)가 턴-오프된다. 이때, 제4 및 제5 커패시터(C4, C5)에는 각각 제5 및 제11 트랜지스터(M5, M11)의 턴-오프에 대응하는 전압이 충전된다.
제3 트랜지스터(M3)가 턴-오프되면, 제1 입력단자(33)와 제1 노드(N1)가 전기적으로 차단된다. 이때, 제1 노드(N1)는 제2 커패시터(C2)에 의하여 로우전압을 유지한다. 이에 따라, 제1 트랜지스터(M1)는 턴-온 상태를 유지하고, 제1 출력단자(37)로는 제1 전원(VDD)의 전압이 출력된다. 마찬가지로, 제2 커패시터(C2)의 전압에 의하여 제4 트랜지스터(M4)가 턴-온 상태를 유지하므로, 제2 트랜지스터(M2)는 안정적으로 턴-오프 상태를 유지한다.
제7 트랜지스터(M7)가 턴-오프되면, 제1 입력단자(33)와 제3 노드(N3)가 전기적으로 차단된다. 이때, 제3 커패시터(C3)에 충전된 전압에 대응하여 제6 트랜지스터(M6)는 턴-온 상태를 유지하고, 이에 따라 제2 출력단자(38)는 이전의 하이전압을 유지한다.
제9 트랜지스터(M9)가 턴-오프되면, 제4 노드(N4)와 제2 전원(VSS)이 전기적으로 차단된다. 이때, 앞서 상술한 바와 같이 턴-온 상태를 유지하는 제8 트랜지스터(M8)에 의해, 제4 노드(N4)는 제2 입력단자(34)와의 접속을 유지하여 제1 클럭신호(CLK1)의 제4 노드(N4)의 전압은 하이전압으로 변경된다.
이후, 제4 입력단자(36)로 제3 클럭신호(CLK3)가 공급되면, 제10 트랜지스터(M10)가 턴-온되어 제2 노드(N2)와 제5 노드(N5)가 전기적으로 접속된다. 이때, 제4 트랜지스터(M4)가 턴-온 상태를 유지함과 동시에 제11 트랜지스터(M11)가 턴-오프 상태를 유지하기 때문에 제2 노드(N2)는 제1 전원(VDD)의 하이전압을 유지한다.
제3 클럭신호(CLK3)가 공급된 후 다음 수평기간에 제3 입력단자(35)로 제2 클럭신호(CLK2)가 공급된다. 이때, 제6 트랜지스터(M6)가 턴-온 상태를 유지하므로 제6 노드(N6)로는 로우전압의 제2 클럭신호(CLK2)가 공급된다. 제6 노드(N6)로 공급된 제2 클럭신호(CLK2)는 샘플링신호(SR)로서 제2 출력단자(38)를 경유하여 다음단 스테이지로 공급된다. 한편, 제6 노드(N6)로 제2 클럭신호(CLK2)가 공급될 때 제3 커패시터(C3)의 커플링작용에 의하여 제3 노드(N3)의 전압도 하강된다. 따라서, 제6 트랜지스터(M6)는 안정적으로 턴-온 상태를 유지한다.
추가적으로, 제3 입력단자(35)로 공급된 제2 클럭신호(CLK2)는 제1 커패시터(C1)의 커플링 작용에 의하여 제2 노드(N2)로 전달된다. 다만, 제2 노드(N2)는 제1 전원(VDD)의 전압을 공급받기 때문에 전압변화없이 제1 전원(VDD)의 전압을 유지한다.
이후, 제4 입력단자(36)로 제3 클럭신호(CLK3)가 공급되면, 제10 트랜지스터(M10)가 턴-온되어 제2 노드(N2)와 제5 노드(N5)가 전기적으로 접속된다. 이때, 제4 트랜지스터(M4)가 턴-온 상태를 유지함과 동시에 제11 트랜지스터(M11)가 턴-오프 상태를 유지하기 때문에 제2 노드(N2)는 제1 전원(VDD)의 하이전압을 유지한다.
제3 클럭신호(CLK3)가 공급된 후 다음 수평기간에 시작신호(FLM)의 공급이 중단(즉, 시작신호(FLM)의 전압이 하이전압으로 변경)됨과 아울러 제2 입력단자(34)로 제1 클럭신호(CLK1)가 공급된다.
제1 클럭신호(CLK1)가 공급되면, 제3 트랜지스터(M3), 제7 트랜지스터(M7), 및 제9 트랜지스터(M9)가 턴-온된다.
제3 트랜지스터(M3)가 턴-온되면, 제1 입력단자(33)와 제1 노드(N1)가 전기적으로 접속되면서, 제1 노드(N1)로 시작신호(FLM)의 하이전압이 공급된다. 이에 따라, 제1, 제4 및 제8 트랜지스터(M1. M4, M8)가 턴-오프된다. 제1 트랜지스터(M1)가 턴-오프되면 제1 출력단자(37)는 플로팅상태로 설정된다. 이 경우, 제1 출력단자(37)는 이전 기간의 출력신호인 하이전압을 유지한다.
실제로, 발광제어선(E1)으로 공급된 발광제어신호는 화소들(50)로 공급되기 때문에 화소들 각각의 커패시터에 의하여 충전된다. 따라서, 제1 출력단자(37)가 플로팅 상태로 설정되더라도 화소들(50) 및 발광제어선(E)의 기생커패시터 등에 의하여 이전 기간의 출력전압을 유지한다.
제7 트랜지스터(M7)가 턴-온되면, 제3 노드(N3)로 시작신호(FLM)의 하이전압이 공급되고, 이에 따라 제6 트랜지스터(M6)가 턴-오프된다. 제6 트랜지스터(M6)가 턴-오프되면 제6 노드(N6)와 제3 입력단자(35)의 전기적 접속이 차단된다. 이때, 제3 커패시터(C3)에는 제6 트랜지스터(M6)의 턴-오프에 대응하는 전압이 충전된다.
제9 트랜지스터(M9)가 턴-온되면, 제4 노드(N4)로 제2 전원(VSS)의 로우전압이 공급되고, 이에 따라 제5 및 제11 트랜지스터(M5, M11)가 턴-온된다.
제5 트랜지스터(M5)가 턴-온되면, 제6 노드(N6)로 제1 전원(VDD)의 하이전압이 전달되어 제2 출력단자(38)로 하이전압을 안정적으로 공급할 수 있다. 그리고, 제4 커패시터(C4)에는 제5 트랜지스터(M5)의 턴-온에 대응하는 전압이 저장된다.
제11 트랜지스터(M11)가 턴-온되면, 제5 노드(N5)와 제4 입력단자(36)가 전기적으로 접속된다. 그리고, 제5 커패시터(C5)에는 제11 트랜지스터(M11)의 턴-온에 대응하는 전압이 저장된다.
이후, 제4 입력단자(36)로 제3 클럭신호(CLK3)가 공급되면 제10 트랜지스터(M10)가 턴-온된다. 또한, 이 기간 동안 제11 트랜지스터(M11)는 이전 기간에서의 턴-온상태를 유지한다. 이에 따라, 제2 노드(N2)와 제4 입력단자(36)가 전기적으로 접속되면서 제3 클럭신호(CLK3)의 로우전압이 제2 노드(N2)로 공급된다.
제2 노드(N2)로 로우전압이 공급되면, 제2 트랜지스터(M2)가 턴-온되어 제1 출력단자(37)로 제2 전원(VSS)의 로우전압이 출력된다. 이에 따라, 발광제어선(E1)으로의 발광제어신호의 공급이 중단된다.
한편, 본원발명에서는 제2 트랜지스터(M2)가 안정적으로 턴-온될 수 있도록 제3 클럭신호(CLK3)가 제2 전원(VSS)의 전압보다 낮은 전압으로 설정될 수 있다.
이후, 스테이지(321)는 다음번 시작신호(FLM)가 공급되기 전까지 제1 출력단자(37)로 제2 전원(VSS)의 로우전압을 출력한다.
추가적으로, 본원발명에서는 제2 클럭신호(CLK2)가 공급될 때마다 제1 커패시터(C1)의 커플링에 의하여 제2 노드(N2)의 전압이 하강된다. 따라서, 제2 노드(N2)의 전압은 안정적으로 로우전압을 유지하고, 이에 따라 제1 출력단자(37)로 제 2전원(VSS)의 전압을 안정적으로 출력할 수 있다.
한편, 샘플링신호(SR)는 제2 클럭신호(CLK2)와 동기되도록 다음번 스테이지로 공급된다.(다음번 스테이지는 제2 입력단자로 제2 클럭신호(CLK2)를 공급받는다.) 이 경우, 다음번 스테이지는 샘플링신호(SR)를 이용하여 안정적으로 발광제어신호를 출력한다.
추가적으로 도 4에는 시작신호(FLM)에 대응하여 하나의 샘플링신호(SR)가 생성되는 것으로 도시되었지만 본원 발명이 이에 한정되지는 않는다. 예를 들어, 시작신호(FLM)가 2개의 제1 클럭신호(CLK1)와 중첩되는 경우 2개의 샘플링신호(SR)가 다음번 스테이지로 공급된다. 따라서, 본원발명에서는 시작신호(FLM)의 폭을 제어함으로써 발광제어신호의 폭을 자유롭게 조절할 수 있다.
특히, 본원발명에서는 각 스테이지(321)의 내부회로를 구성하는 트랜지스터들(M)의 게이트전극이 부하가 큰 발광제어선(E) 등의 출력라인에 직접 연결되지 않도록 한다. 예컨대, 제5 트랜지스터(M5)의 게이트전극은 발광제어선(E)에 접속되지 않고, 제4 노드(N4)에 연결된다. 즉, 본원발명에 의한 발광제어선 구동부(30)는, 내부회로를 구성하는 트랜지스터들(M)의 게이트전극이 부하가 큰 발광제어선(E)에 직접 연결되지 않는 구조로 구현되면서도 안정적으로 발광제어신호를 출력한다. 이에 따라, 외부로부터 유입되는 정전기 등에 의한 내부 회로소자의 손상이 방지되어 발광제어선 구동부(30)의 신뢰성이 확보된다.
도 5는 도 2에 도시된 스테이지의 제2 실시예를 나타내는 회로도이다. 도 5를 설명할 때, 도 3과 유사 또는 동일한 부분에 대한 상세한 설명은 생략하기로 한다.
도 5를 참조하면, 제5 트랜지스터(M5)의 게이트전극은 제2 노드(N2)에 연결된다. 이와 같은 제5 트랜지스터(M5)는 제2 노드(N2)의 전압에 대응하여 턴-온 또는 턴-오프되면서 제6 노드(N6)의 전압을 제어한다. 즉, 제5 트랜지스터(M5)는 제2 노드(N2)의 전압이 로우전압일 때 턴-온되어 제6 노드(N6)로 제1 전원(VDD)의 전압을 공급한다.
여기서, 제2 클럭신호(CLK2)가 공급되어 제2 출력단자(38)로 로우전압의 샘플링신호(SR)가 공급되는 기간 동안, 제2 노드(N2)는 하이전압을 유지하고 이에 따라 제5 트랜지스터(M5)는 턴-오프를 유지한다. 또한, 제2 노드(N2)로 로우전압이 공급되어 제5 트랜지스터(M5)가 턴-온되는 기간은 다음단 스테이지로 로우전압의 샘플링신호(SR)가 공급되지 않는 기간으로, 제5 트랜지스터(M5)의 턴-온에 의해 제2 출력단자(38)로는 안정적으로 하이전압이 출력된다.
따라서, 도 5에 도시된 제2 실시예에 의한 스테이지(321)는 제1 실시예에 의한 스테이지와 동일하게 동작하는 것으로, 그 구동방법은 도 4에 도시된 파형도에 의해 설명 가능하다. 따라서, 이에 대한 상세한 설명은 생략하기로 한다.
도 6은 도 2에 도시된 스테이지의 제3 실시예를 나타내는 회로도이다.
도 6을 참조하면, 제5 트랜지스터(M5)의 게이트전극은 보호부(104)를 경유하여 제1 출력단자(37)와 연결된다. 즉, 제5 트랜지스터(M5)의 게이트전극은 부하가 큰 발광제어선(E1)에 직접적으로 연결되지 않고, 제5 트랜지스터(M5)의 게이트전극과 발광제어선(E1) 사이에는 정전기 등으로부터 제5 트랜지스터(M5)를 보호하는 보호부(104)가 구비된다. 이러한 보호부(104)는 일례로 저항(R1)을 포함할 수 있다. 한편, 보호부(104)는 제5 트랜지스터(M5)를 보호하기 위한 회로소자를 포함할 수 있는 것으로, 본 발명의 보호부(104)가 반드시 저항(R1)으로 구성되는 것에 한정되는 것은 아니다. 예컨대, 보호부(104)는 커패시터 등으로 구성될 수도 있다.
여기서, 제2 클럭신호(CLK2)가 공급되어 제2 출력단자(38)로 로우전압의 샘플링신호(SR)가 공급되는 기간 동안, 발광제어선(E1)으로는 하이전압의 발광제어신호의 공급이 유지되고 이에 따라 제5 트랜지스터(M5)는 턴-오프를 유지한다. 또한, 발광제어신호의 공급이 중단되어 발광제어선(E1)이 로우전압을 유지하여 제5 트랜지스터(M5)가 턴-온되는 기간은 다음단 스테이지로 로우전압의 샘플링신호(SR)가 공급되지 않는 기간으로, 제5 트랜지스터(M5)의 턴-온에 의해 제2 출력단자(38)로는 안정적으로 하이전압이 출력된다.
따라서, 도 6에 도시된 제3 실시예에 의한 스테이지(321)의 구동방법 또한 도 4에 도시된 파형도에 의해 설명 가능한 것으로, 이에 대한 상세한 설명은 생략하기로 한다.
도 7은 도 2에 도시된 스테이지의 제4 실시예를 나타내는 회로도이다.
도 7을 참조하면, 보호부(104')는 제5 트랜지스터(M5)의 게이트전극과 제1 출력단자(37) 사이에 접속되는 보호트랜지스터(PT)를 포함하여 구성된다. 이와 같은 보호트랜지스터(PT)의 게이트전극은 제2 전원(VSS)에 연결된다. 즉, 보호트랜지스터(PT)는 제2 전원(VSS)의 전압에 의하여 턴-온 상태를 유지한다. 따라서, 제5 트랜지스터(M5)는 게이트전극으로 발광제어선(E1)의 전압을 공급받아 턴-온 또는 턴-오프되면서도, 보호트랜지스터(PT)에 의해 정전기 등으로부터 보호된다.
한편, 도 7에 도시된 제4 실시예에 의한 스테이지(321)의 구동방법은 도 6에 도시된 제3 실시예와 동일하므로, 이에 대한 상세한 설명은 생략하기로 한다.
도 8은 도 2에 도시된 스테이지의 제5 실시예를 나타내는 회로도이다.
도 8을 참조하면, 보호부(104")는 제5 트랜지스터(M5)의 게이트전극과 제1 출력단자(37) 사이에 다이오드 연결되는 하나 이상의 트랜지스터(D)를 포함하여 구성된다. 일례로, 보호부(104")는 제5 트랜지스터(M5)의 게이트전극과 제1 출력단자(37) 사이에 다이오드 연결되는 두 개의 트랜지스터들(D1, D2)을 포함할 수 있다. 따라서, 제5 트랜지스터(M5)는 게이트전극으로 발광제어선(E1)의 전압을 공급받아 턴-온 또는 턴-오프되면서도, 다이오드 연결된 트랜지스터들(D1, D2)에 의해 정전기 등으로부터 보호된다.
한편, 도 8에 도시된 제5 실시예에 의한 스테이지(321)의 구동방법 또한 도 6에 도시된 제3 실시예와 동일하므로, 이에 대한 상세한 설명은 생략하기로 한다.
도 9는 도 2에 도시된 스테이지의 제6 실시예를 나타내는 회로도이다. 도 9는 도 3에 도시된 제1 실시예에 의한 스테이지에 제12 트랜지스터(M12) 및 제13 트랜지스터(M13)를 추가적으로 포함한 구성을 도시한 것이다. 따라서, 도 9를 설명할 때 도 3과 동일한 부분에 대한 상세한 설명은 생략하기로 한다.
도 9를 참조하면, 본 발명의 제6 실시예에 의한 스테이지(321)는 양방향 구동을 위하여 제12 트랜지스터(M12) 및 제13 트랜지스터(M13)를 더 구비한다.
제12 트랜지스터(M12)는 제1 입력단자(33)와 제3 트랜지스터(M3) 사이에 접속된다. 그리고, 제12 트랜지스터(M12)의 게이트전극은 제1 제어신호(CS1)를 공급받는다. 이와 같은 제12 트랜지스터(M12)는 제1 제어신호(CS1)가 공급될 때 턴-온된다.
제13 트랜지스터(M13)는 제5 입력단자(39)와 제7 트랜지스터(M7)(또는 제 1제어부(100)) 사이에 접속된다. 그리고, 제13 트랜지스터(M13)의 게이트전극은 제2 제어신호(CS2)를 공급받는다. 이와 같은 제13 트랜지스터(M13)는 제2 제어신호(CS2)가 공급될 때 턴-온된다. 제5 입력단자(39)는 시작신호 또는 다음단 스테이지의 샘플링 신호를 공급받는다.
여기서, 제1 제어신호(CS1) 및 제2 제어신호(CS2)는 서로 다른 시간에 공급된다. 예를 들어, 발광제어신호가 제1 방향(패널의 위에서 아래로)으로 공급되는 경우 제1 제어신호(CS1)가 공급되어 제12 트랜지스터(M12)가 턴-온되고, 제13 트랜지스터(M13)는 턴-오프 상태를 유지한다. 그리고, 발광제어신호가 제2 방향(패널의 아래에서 위로)으로 공급되는 경우 제2 제어신호(CS2)가 공급되어 제13 트랜지스터(M13)가 턴-온되고, 제12 트랜지스터(M12)는 턴-오프 상태를 유지한다.
이와 같은 본 발명의 제6 실시예에 의한 스테이지(321)는 양방향 구동을 위하여 제12 트랜지스터(M12) 및 제13 트랜지스터(M13)가 추가될 뿐 동작과정은 도 3에 도시된 제1 실시예와 동일하다.
한편, 제12 트랜지스터(M12) 및 제13 트랜지스터(M13)를 추가적으로 포함하는 본 실시예에 의한 구성이, 반드시 도 3에 도시된 제1 실시예에 추가되는 것에 한정되는 것은 아니다. 예컨대, 제12 트랜지스터(M12) 및 제13 트랜지스터(M13)는, 도 5 내지 도 8에 도시된 제2 실시예 내지 제5 실시예의 스테이지에 추가적으로 구비될 수 있음은 물론이다.
도 10은 도 2에 도시된 스테이지의 제7 실시예를 나타내는 회로도이다. 도 10은 도 3에 도시된 제1 실시예에 의한 스테이지에 제14 트랜지스터(M14)를 추가적으로 포함한 구성을 도시한 것이다. 따라서, 도 10을 설명할 때 도 3과 동일한 부분에 대한 상세한 설명은 생략하기로 한다.
도 10을 참조하면, 본 발명의 제7 실시예에 의한 스테이지(321)는, 제1 노드(N1)와 제2 전원(VSS) 사이에 접속되는 제14 트랜지스터(M14)를 더 구비한다.
제14 트랜지스터(M14)는 리셋신호(Reset)가 공급될 때 턴-온되어 제2 전원(VSS)의 전압을 제1 노드(N1)로 공급한다. 제1 노드(N1)로 제2 전원(VSS)이 공급되면 제1 트랜지스터(M1)가 턴-온되고, 이에 따라 제1 출력단자(37)로 제1 전원(VDD)의 전압이 공급된다.
여기서, 리셋신호(Reset)는 전원의 온 및/또는 오프시에 모든 스테이지들(321 내지 32n)로 공통적으로 공급된다. 이와 같이 전원의 온 및/또는 오프시에 리셋신호(Reset)가 공급되면 발광제어선들(E1 내지 En)로 발광제어신호가 공급되고, 이에 따라 화소들(50)이 비발광 상태로 설정된다. 즉, 본원발명의 제7 실시예에서는 리셋신호(Reset)를 이용하여 전원의 온 및/또는 오프시에 과전류가 흐르거나 불필요한 빛이 생성되는 것을 방지할 수 있다.
한편, 제14 트랜지스터(M14)를 추가적으로 포함하는 본 실시예에 의한 구성이, 반드시 도 3에 도시된 제1 실시예에 추가되는 것에 한정되는 것은 아니다. 예컨대, 제14 트랜지스터(M14)는, 도 5 내지 도 9에 도시된 제2 실시예 내지 제6 실시예의 스테이지에 추가적으로 구비될 수 있음은 물론이다.
추가적으로, 도 2에서는 제3 클럭신호(CLK3)가 동일한 라인에 의해 모든 스테이지들(321 내지 32n)로 공급되는 것으로 도시되었지만 본 발명은 이에 한정되지 않는다. 일례로, 짝수 및 홀수 스테이지들 각각은 서로 다른 라인을 경유하여 제3 클럭신호(CLK3)를 공급받을 수 있다. 그러면, 제3 클럭신호(CLK3)의 부하가 최소화되어 구동의 안정성을 향상시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 변형예가 가능함을 이해할 수 있을 것이다.
10: 주사 구동부 20: 데이터 구동부
30: 발광제어선 구동부 33,34,35,36,39 : 입력단자
37,38 : 출력단자 40: 화소부
50: 화소 60: 타이밍 제어부
100, 102: 제어부 104, 104', 104": 보호부
321,322,323,32n : 스테이지

Claims (35)

  1. 복수의 스테이지들을 구비하는 발광제어선 구동부에 있어서, 상기 스테이지들 각각은,
    제1 전원과 제1 출력단자 사이에 접속되며, 제1 노드에 인가되는 전압에 대응하여 턴-온 또는 턴-오프되는 제1 트랜지스터와;
    상기 제1 출력단자와 제2 전원 사이에 접속되며, 제2 노드에 인가되는 전압에 대응하여 턴-온 또는 턴-오프되는 제2 트랜지스터와;
    제1 입력단자와 상기 제1 노드 사이에 접속되며, 게이트 전극이 제2 입력단자에 접속되는 제3 트랜지스터와;
    상기 제1 전원과 상기 제2 노드 사이에 접속되며, 게이트전극이 상기 제1 노드에 접속되는 제4 트랜지스터와;
    상기 제1 입력단자, 상기 제2 입력단자 및 제3 입력단자에 접속되며, 제2 출력단자로 샘플링신호를 공급하기 위한 제1 제어부와;
    상기 제2 입력단자 및 제4 입력단자에 접속되며, 상기 제2 노드의 전압을 제어하기 위한 제2 제어부;를 구비하며,
    상기 제1 제어부는, 상기 제1 전원과 상기 제2 출력단자 사이에 접속되며 게이트전극이 상기 제2 제어부에 접속되는 제5 트랜지스터를 포함하는 것을 특징으로 하는 발광제어선 구동부.
  2. 제1항에 있어서,
    상기 제1 제어부는,
    상기 제2 출력단자와 상기 제3 입력단자 사이에 접속되며, 게이트전극이 제3 노드에 접속되는 제6 트랜지스터와;
    상기 제1 입력단자와 상기 제3 노드 사이에 접속되며, 게이트전극이 상기 제2 입력단자에 접속되는 제7 트랜지스터와;
    상기 제3 노드와 상기 제2 출력단자 사이에 접속되는 커패시터(제3 커패시터)를 더 구비하는 발광제어선 구동부.
  3. 제1항에 있어서,
    상기 제2 제어부는,
    상기 제2 입력단자와 제4 노드 사이에 접속되며, 게이트전극이 상기 제1 노드에 접속되는 제8 트랜지스터와;
    상기 제4 노드와 상기 제2 전원 사이에 접속되며, 게이트전극이 상기 제2 입력단자에 접속되는 제9 트랜지스터와;
    상기 제2 노드와 제5 노드 사이에 접속되며, 게이트전극이 상기 제4 입력단자에 접속되는 제10 트랜지스터와;
    상기 제5 노드와 상기 제4 입력단자 사이에 접속되며, 게이트전극이 상기 제4 노드에 접속되는 제11 트랜지스터와;
    상기 제4 노드와 상기 제5 노드 사이에 접속되는 커패시터(제5 커패시터);를 구비하는 발광제어선 구동부.
  4. 제3항에 있어서,
    상기 제5 트랜지스터의 게이트전극이 상기 제4 노드에 접속되는 것을 특징으로 하는 발광제어선 구동부.
  5. 제1항에 있어서,
    상기 제5 트랜지스터의 게이트전극이 상기 제2 노드에 접속되는 것을 특징으로 하는 발광제어선 구동부.
  6. 제1항에 있어서,
    상기 제3 입력단자와 상기 제2 노드 사이에 접속되는 제1 커패시터를 더 포함하는 발광제어선 구동부.
  7. 제1항에 있어서,
    상기 제1 전원과 상기 제1 노드 사이에 접속되는 제2 커패시터를 더 포함하는 발광제어선 구동부.
  8. 제1항에 있어서,
    상기 제5 트랜지스터의 게이트전극과 상기 제1 전원 사이에 접속되는 제4 커패시터를 더 포함하는 발광제어선 구동부.
  9. 제1항에 있어서,
    상기 제1 입력단자는 시작신호 또는 이전단 스테이지의 샘플링신호를 공급받고, 상기 제2 입력단자는 제1 클럭신호를 공급받으며, 상기 제3 입력단자는 제2 클럭신호를 공급받고, 상기 제4 입력단자는 제3 클럭신호를 공급받는 것을 특징으로 하는 발광제어선 구동부.
  10. 제9항에 있어서,
    상기 제1 클럭신호, 상기 제2 클럭신호 및 상기 제3 클럭신호는 서로 중첩되지 않는 것을 특징으로 하는 발광제어선 구동부.
  11. 제9항에 있어서,
    상기 제1 클럭신호 및 상기 제2 클럭신호 각각은 i(i는 자연수) 수평기간의 주기로 설정되며, 상기 제3 클럭신호는 i/2 수평기간의 주기로 설정되는 것을 특징으로 하는 발광제어선 구동부.
  12. 제11항에 있어서,
    수평기간 동안 상기 제1 클럭신호 또는 상기 제2 클럭신호가 공급된 후 상기 제3 클럭신호가 공급되는 것을 특징으로 하는 발광제어선 구동부.
  13. 제1항에 있어서,
    상기 제1 입력단자와 상기 제3 트랜지스터 사이에 접속되며, 제1 제어신호가 공급될 때 턴-온되는 제12 트랜지스터와;
    제5 입력단자와 상기 제1 제어부 사이에 접속되며, 제2 제어신호가 공급될 때 턴-온되는 제13 트랜지스터;를 더 포함하는 발광제어선 구동부.
  14. 제13항에 있어서,
    상기 제1 제어신호와 상기 제2 제어신호는 서로 중첩되지 않는 것을 특징으로 하는 발광제어선 구동부.
  15. 제13항에 있어서,
    상기 제5 입력단자는 시작신호 또는 다음단 스테이지의 샘플링신호를 공급받는 것을 특징으로 하는 발광제어선 구동부.
  16. 제1항에 있어서,
    상기 제1 노드와 상기 제2 전원 사이에 접속되며, 리셋신호가 공급될 때 턴-온되는 제14 트랜지스터를 더 포함하는 발광제어선 구동부.
  17. 제16항에 있어서,
    상기 리셋신호는 모든 스테이지들로 공통으로 공급되는 것을 특징으로 하는 발광제어선 구동부.
  18. 복수의 스테이지들을 구비하는 발광제어선 구동부에 있어서, 상기 스테이지들 각각은,
    제1 전원과 제1 출력단자 사이에 접속되며, 제1 노드에 인가되는 전압에 대응하여 턴-온 또는 턴-오프되는 제1 트랜지스터와;
    상기 제1 출력단자와 제2 전원 사이에 접속되며, 제2 노드에 인가되는 전압에 대응하여 턴-온 또는 턴-오프되는 제2 트랜지스터와;
    제1 입력단자와 상기 제1 노드 사이에 접속되며, 게이트 전극이 제2 입력단자에 접속되는 제3 트랜지스터와;
    상기 제1 전원과 상기 제2 노드 사이에 접속되며, 게이트전극이 상기 제1 노드에 접속되는 제4 트랜지스터와;
    상기 제1 입력단자, 상기 제2 입력단자 및 제3 입력단자에 접속되며, 제2 출력단자로 샘플링신호를 공급하기 위한 제1 제어부와;
    상기 제2 입력단자 및 제4 입력단자에 접속되며, 상기 제2 노드의 전압을 제어하기 위한 제2 제어부;를 구비하며,
    상기 제1 제어부는, 상기 제1 전원과 상기 제2 출력단자 사이에 접속되며 게이트전극이 보호부를 경유하여 상기 제1 출력단자에 접속되는 제5 트랜지스터를 포함하는 것을 특징으로 하는 발광제어선 구동부.
  19. 제18항에 있어서,
    상기 보호부는,
    상기 제5 트랜지스터의 게이트전극과 상기 제1 출력단자 사이에 접속되는 저항 또는 커패시터를 포함하는 것을 특징으로 하는 발광제어선 구동부.
  20. 제18항에 있어서,
    상기 보호부는,
    상기 제5 트랜지스터의 게이트전극과 상기 제1 출력단자 사이에 접속되며 게이트 전극이 상기 제2 전원에 접속되는 보호트랜지스터를 포함하는 것을 특징으로 하는 발광제어선 구동부.
  21. 제18항에 있어서,
    상기 보호부는,
    상기 제5 트랜지스터의 게이트전극과 상기 제1 출력단자 사이에 다이오드 연결된 형태로 접속되는 하나 이상의 트랜지스터를 포함하는 것을 특징으로 하는 발광제어선 구동부.
  22. 제18항에 있어서,
    상기 제1 제어부는,
    상기 제2 출력단자와 상기 제3 입력단자 사이에 접속되며, 게이트전극이 제3 노드에 접속되는 제6 트랜지스터와;
    상기 제1 입력단자와 상기 제3 노드 사이에 접속되며, 게이트전극이 상기 제2 입력단자에 접속되는 제7 트랜지스터와;
    상기 제3 노드와 상기 제2 출력단자 사이에 접속되는 커패시터(제3 커패시터)를 더 구비하는 발광제어선 구동부.
  23. 제18항에 있어서,
    상기 제2 제어부는,
    상기 제2 입력단자와 제4 노드 사이에 접속되며, 게이트전극이 상기 제1 노드에 접속되는 제8 트랜지스터와;
    상기 제4 노드와 상기 제2 전원 사이에 접속되며, 게이트전극이 상기 제2 입력단자에 접속되는 제9 트랜지스터와;
    상기 제2 노드와 제5 노드 사이에 접속되며, 게이트전극이 상기 제4 입력단자에 접속되는 제10 트랜지스터와;
    상기 제5 노드와 상기 제4 입력단자 사이에 접속되며, 게이트전극이 상기 제4 노드에 접속되는 제11 트랜지스터와;
    상기 제4 노드와 상기 제5 노드 사이에 접속되는 커패시터(제5 커패시터);를 구비하는 발광제어선 구동부.
  24. 제18항에 있어서,
    상기 제3 입력단자와 상기 제2 노드 사이에 접속되는 제1 커패시터를 더 포함하는 발광제어선 구동부.
  25. 제18항에 있어서,
    상기 제1 전원과 상기 제1 노드 사이에 접속되는 제2 커패시터를 더 포함하는 발광제어선 구동부.
  26. 제18항에 있어서,
    상기 제5 트랜지스터의 게이트전극과 상기 제1 전원 사이에 접속되는 제4 커패시터를 더 포함하는 발광제어선 구동부.
  27. 제18항에 있어서,
    상기 제1 입력단자는 시작신호 또는 이전단 스테이지의 샘플링신호를 공급받고, 상기 제2 입력단자는 제1 클럭신호를 공급받으며, 상기 제3 입력단자는 제2 클럭신호를 공급받고, 상기 제4 입력단자는 제3 클럭신호를 공급받는 것을 특징으로 하는 발광제어선 구동부.
  28. 제27항에 있어서,
    상기 제1 클럭신호, 상기 제2 클럭신호 및 상기 제3 클럭신호는 서로 중첩되지 않는 것을 특징으로 하는 발광제어선 구동부.
  29. 제27항에 있어서,
    상기 제1 클럭신호 및 상기 제2 클럭신호 각각은 i(i는 자연수) 수평기간의 주기로 설정되며, 상기 제3 클럭신호는 i/2 수평기간의 주기로 설정되는 것을 특징으로 하는 발광제어선 구동부.
  30. 제29항에 있어서,
    수평기간 동안 상기 제1 클럭신호 또는 상기 제2 클럭신호가 공급된 후 상기 제3 클럭신호가 공급되는 것을 특징으로 하는 발광제어선 구동부.
  31. 제18항에 있어서,
    상기 제1 입력단자와 상기 제3 트랜지스터 사이에 접속되며, 제1 제어신호가 공급될 때 턴-온되는 제12 트랜지스터와;
    제5 입력단자와 상기 제1 제어부 사이에 접속되며, 제2 제어신호가 공급될 때 턴-온되는 제13 트랜지스터;를 더 포함하는 발광제어선 구동부.
  32. 제31항에 있어서,
    상기 제1 제어신호와 상기 제2 제어신호는 서로 중첩되지 않는 것을 특징으로 하는 발광제어선 구동부.
  33. 제31항에 있어서,
    상기 제5 입력단자는 시작신호 또는 다음단 스테이지의 샘플링신호를 공급받는 것을 특징으로 하는 발광제어선 구동부.
  34. 제18항에 있어서,
    상기 제1 노드와 상기 제2 전원 사이에 접속되며, 리셋신호가 공급될 때 턴-온되는 제14 트랜지스터를 더 포함하는 발광제어선 구동부.
  35. 제34항에 있어서,
    상기 리셋신호는 모든 스테이지들로 공통으로 공급되는 것을 특징으로 하는 발광제어선 구동부.
KR1020120118231A 2012-10-24 2012-10-24 발광제어선 구동부 KR101988590B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120118231A KR101988590B1 (ko) 2012-10-24 2012-10-24 발광제어선 구동부
US13/763,026 US9277622B2 (en) 2012-10-24 2013-02-08 Emission control line driver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120118231A KR101988590B1 (ko) 2012-10-24 2012-10-24 발광제어선 구동부

Publications (2)

Publication Number Publication Date
KR20140052289A KR20140052289A (ko) 2014-05-07
KR101988590B1 true KR101988590B1 (ko) 2019-06-13

Family

ID=50484731

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120118231A KR101988590B1 (ko) 2012-10-24 2012-10-24 발광제어선 구동부

Country Status (2)

Country Link
US (1) US9277622B2 (ko)
KR (1) KR101988590B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104183219B (zh) * 2013-12-30 2017-02-15 昆山工研院新型平板显示技术中心有限公司 扫描驱动电路和有机发光显示器
KR102120070B1 (ko) * 2013-12-31 2020-06-08 엘지디스플레이 주식회사 표시장치 및 그 구동방법
CN105096791B (zh) * 2014-05-08 2017-10-31 上海和辉光电有限公司 多路复用驱动器以及显示装置
KR102413874B1 (ko) * 2015-07-02 2022-06-29 삼성디스플레이 주식회사 발광제어 구동부 및 이를 포함하는 표시장치
CN105139795B (zh) * 2015-09-22 2018-07-17 上海天马有机发光显示技术有限公司 一种栅极扫描电路及其驱动方法、栅极扫描级联电路
KR102511947B1 (ko) 2016-06-17 2023-03-21 삼성디스플레이 주식회사 스테이지 및 이를 이용한 유기전계발광 표시장치
KR102531111B1 (ko) 2016-07-07 2023-05-11 삼성디스플레이 주식회사 통합 구동부 및 이를 포함하는 표시 장치
CN106486065B (zh) * 2016-12-29 2019-03-12 上海天马有机发光显示技术有限公司 移位寄存单元、寄存器、有机发光显示面板和驱动方法
CN108172169B (zh) * 2018-03-26 2019-09-27 上海天马有机发光显示技术有限公司 移位寄存器及其驱动方法、发射驱动电路和显示装置
KR102633064B1 (ko) * 2018-11-12 2024-02-06 삼성디스플레이 주식회사 스테이지 및 이를 포함하는 발광 제어 구동부
KR20200066482A (ko) 2018-11-30 2020-06-10 삼성디스플레이 주식회사 주사 구동부
KR20200075164A (ko) 2018-12-17 2020-06-26 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치
KR20210081507A (ko) * 2019-12-23 2021-07-02 삼성디스플레이 주식회사 발광 구동부 및 이를 포함하는 표시 장치
KR20220007763A (ko) * 2020-07-09 2022-01-19 삼성디스플레이 주식회사 표시 장치
TWI834378B (zh) * 2022-11-10 2024-03-01 友達光電股份有限公司 顯示面板以及其激光信號產生電路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3629939B2 (ja) 1998-03-18 2005-03-16 セイコーエプソン株式会社 トランジスタ回路、表示パネル及び電子機器
KR101493277B1 (ko) * 2007-09-10 2015-02-16 삼성디스플레이 주식회사 표시 장치 및 이의 디스차지 장치
KR100986862B1 (ko) * 2009-01-29 2010-10-08 삼성모바일디스플레이주식회사 발광제어선 구동부 및 이를 이용한 유기전계발광 표시장치
KR101056213B1 (ko) * 2009-10-07 2011-08-11 삼성모바일디스플레이주식회사 구동부 및 이를 이용한 유기전계발광 표시장치
KR101101105B1 (ko) * 2009-11-04 2012-01-03 삼성모바일디스플레이주식회사 발광제어선 구동부 및 이를 이용한 유기전계발광 표시장치
KR101719187B1 (ko) 2010-09-14 2017-03-24 삼성디스플레이 주식회사 발광제어 구동부 및 그를 이용한 유기전계발광 표시장치
KR101944465B1 (ko) * 2011-01-06 2019-02-07 삼성디스플레이 주식회사 발광 제어선 구동부 및 이를 이용한 유기전계발광 표시장치

Also Published As

Publication number Publication date
US9277622B2 (en) 2016-03-01
US20140111092A1 (en) 2014-04-24
KR20140052289A (ko) 2014-05-07

Similar Documents

Publication Publication Date Title
KR101988590B1 (ko) 발광제어선 구동부
KR101944465B1 (ko) 발광 제어선 구동부 및 이를 이용한 유기전계발광 표시장치
KR101962432B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
KR102061256B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
US9368069B2 (en) Stage circuit and organic light emitting display device using the same
JP7025137B2 (ja) 有機電界発光表示装置の発光時間を制御するステージ及びこれを用いた有機電界発光表示装置
KR102050581B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
US9443464B2 (en) Stage circuit and organic light emitting display device using the same
US9183781B2 (en) Stage circuit and bidirectional emission control driver using the same
KR20130137860A (ko) 스테이지 회로 및 이를 이용한 발광제어선 구동부
KR20130003252A (ko) 스테이지 회로 및 이를 이용한 주사 구동부
KR20150018970A (ko) 스테이지 회로 및 이를 이용한 주사 구동부
US10242626B2 (en) Stage and organic light emitting display device using the same
KR101813215B1 (ko) 스테이지 회로 및 이를 이용한 주사 구동부
KR20180007719A (ko) 스테이지 및 이를 이용한 표시장치
KR20170018156A (ko) 보호 회로 및 이를 포함하는 유기발광 표시장치
KR20210145048A (ko) 에미션 구동부, 이를 포함하는 표시 장치 및 이를 이용한 표시 장치의 구동 방법
KR20130003249A (ko) 스테이지 회로 및 이를 이용한 주사 구동부
KR102103512B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant