JP2655328B2 - 電源オフ時の液晶表示消去方法 - Google Patents

Description

【発明の詳細な説明】 「産業上の利用分野」 アクティブマトリクスタイプ液晶の如く、液晶表示パ
ネル内部に記憶機能をもった表示器の表示を、液晶表示
装置の電源オフ時にクリアさせるようにした電源オフ時
の表示消去方法に関する。

「従来の技術」 初めに従来のアクティブマトリクスタイプ液晶の表示
パネルにつき簡単に説明する。第４図に示すように、液
晶表示素子１においては液晶画素２がマトリクス（ｍ
行、ｎ列とする。）状に配列され、その表示電極2aがTF
T（トランジスタ）３のドレインに接続される。TFT3の
ソース及びゲートは互に直交するソースバス４及びゲー
トバス５にそれぞれ接続される。液晶画素２には表示電
極2aと対向して対向電極（共通電極とも言う）2bが形成
されている。

ソースバス４を駆動するためにソースバス駆動回路６
が設けられる。同回路には、第５図に示すように水平画
素クロックCPH、水平同期信号Hs、交流化指令信号Ｍ及
び図示していないが水平画素クロックCPHと同期して、
水平方向に画素データ（論理“1"又は“0"を表わす２値
符号）Ｄが液晶表示装置の本体側（図示せず）より供給
される。ソースバス駆動回路６においては、各ソースバ
スドライバ6aより液晶表示素子１の１行分の画素に表示
されるべき信号S_j（ｊ＝１〜ｎ）が１水平時間（1H）毎
に各ソースバス4_jに一斉に出力される。この信号S_jはソ
ースバス駆動信号とも言われ、第５図Ｄに示す如く、画
素データＤの“1"及び“0"に応じてそれぞれE_1a及びE_2a
（Ｍ＝１のフィールドの場合）又はE_3a及びE_2a（Ｍ＝０
のフィールドの場合）の電圧をもつ信号である。ここで
E_2a＝（E_1a＋E_3a）/2とされる。ソースバス駆動回路６
には動作電源として、液晶表示装置本体より直流電圧
E₁,E₂,E₃及び共通電位EG（ゼロボルト）が供給される。
上記ソースバス駆動信号S_jのとるレベルE_1a,E_2a,E_3aは
それぞれこれら電源電圧E₁,E₂,E₃にほぼ等しい。即ち理
想的にはE_i＝E_ia（ｉ＝１〜３）である。液晶表示素子
１にも本体より共通電位EGが与えられると共に各画素の
電極2bには共通に上記電圧E₂に応じた電圧E_2aが与えら
れる。共通電位EG（ゼロボルト）と電圧E₁,E₂,E₃の大小
関係は例えばE₁＞EG＞E₂＞E₃とされる。

ゲートバス駆動回路７は、ゲートバス5₁〜5_mを順次１
水平時間（1H）の間高レベルに駆動し、１行分のTFTを
第１行から第ｍ行迄順次オンさせる。これによりソース
バス駆動信号S_j（ｊ＝１〜ｎ）は対応する行の画素に印
加される。同回路は主にｍ段のシフトレジスタ８とゲー
トバスドライバ９とで構成される。装置本体より垂直同
期信号V_s（第５図Ｅ）がスタート信号として第１段のシ
フトレジスタのデータ端子Ｄに供給され、また水平同期
信号H_sが各段のクロック端子CKに供給される。スタート
信号が１水平時間ずつ順次遅延されたパルスが各段の出
力端子Ｑより出力されてゲートバスドライバ９に与えら
れる。ゲートバスドライバ９では入力された上記パルス
がレベル変換され、各段のパルスの高レベル、低レベル
に対応してそれぞれ電圧レベルがV_1a,V_3aのゲートバス
駆動信号G₁〜G_m（第５図Ｆ）がゲートバス5₁〜5_mに出力
される。装置本体より動作電源として電源電圧V₁,V₂が
シフトレジスタ８及びゲートバスドライバ９に供給さ
れ、また電源電圧V₃がゲートバスドライバ９に供給され
る。これら各電圧の大小関係はV₁＞V₂＞V₃であり、V₁−
V₂＝５ポルトに設定される場合が多い。上記ゲートバス
駆動信号G_iの高レベルV_1a及び低レベルV_3aはそれぞれ電
源電圧V₁,V₃にほぼ等しい。（理想的には全く等しいも
のである。） ところで、任意の時点で表示画面をクリアするには装
置本体より各画素の表示を無くすための１画面分（ｍ行
分）の論理“0"の画素データが与えられ、ソースバス駆
動回路６より電圧E_2aのｍ行分の信号が１水平時間毎に
順次各ソースバス4_jが一斉に与えられ、一方ゲートバス
駆動回路７により各行のゲートバス5_iが順次１水平時間
づつ高レベルとされて、１画面（１フィールド）の表示
がクリアされる。即ち画面表示をクリアするには少くと
もmH（Ｈは１水平時間）の時間が必要とされる。

いままで画素表示させていた表示装置の使用を停止す
る場合には、通常は特に上記の画面クリアの操作は行わ
れずに表示装置本体の電源スイッチがオフに操作され
る。これにより液晶表示パネルに供給されていた各種の
信号は消滅し、各種の電源電圧も短時間で共通電位（ア
ースの電位）におとされる。ゲートバスドライバの出力
G_iも消滅し、共通電位におとされる。従って液晶表示素
子１の全てのTFTはオフとされ、画素容量に畜えられて
いた電荷は外部放電経路が遮断されるため、比較的長時
間保持される。しかし、その電荷はいずれ自己放電によ
って、ゆっくりではあるが次第に減少し、表示画像は次
第にクリアされる。

「発明が解決しようとする問題点」 以上述べたように、電源オフ時には、画素容量に電荷
を蓄積させた状態でTFTがオフされるので、この蓄積電
荷は長時間に亘り保持される。そのため表示画面に残像
が残り、表示品位を損なうことになる。またこのように
画素に電荷をためたまま放置することは、液晶に直流電
圧をかけたままとすることであるから、液晶の寿命を低
下させ、信頼性を損なうこととなる。

この発明の目的は、電源オフ時に画素容量の電荷を放
電させるようにして、残像を短時間でクリアさせると共
に、液晶の寿命及び信頼性の低下を防止しようとするも
のである。

「問題点を解決するための手段」 この発明は液晶表示装置の電源オフ時にアクティブマ
トリクス液晶表示パネルの表示画像をクリアする方法で
あって、その液晶表示パネルのゲートバス駆動回路に供
給される動作電源の電力を上記電源オフ後も所定時間保
持する電源保持回路が設けられ、その電源保持回路より
得られる電力がゲートバス駆動回路に供給される。また
上記電源オフが検出され、その検出信号により上記ゲー
トバス駆動回路の出力は所定時間同時にアクティブレベ
ルに保持される。

「実施例」 この発明を適用した液晶表示パネルの要部の回路図を
第１図に第４図と対応する部分には同じ符号を付して示
し、重複説明は省略する。ソースバス駆動回路６及び液
晶表示素子１は第４図と同じであるので省略している。

この発明においては第１図に示すように、液晶表示装
置本体より端子21に供給される電源電圧V₁（従来例の電
圧V₁と同じ）によりダイオード12aを介して大容量のコ
ンデンサ12bを充電すると共にゲートバス駆動回路７に
供給するようにする。これらのダイオード12a及びコン
デンサ12bは電源がオフされた後も所定時間電力を保持
して負荷に供給するための電源保持回路12を構成するも
のである。電源保持回路12の出力電圧V_1bが入力電圧V₁
より低下し不都合である場合はその低下分だけ入力電圧
V₁を大きくするか或いは電源保持回路の入力側にDC−DC
コンバータを設けて入力電圧を昇圧するようにしてもよ
い。電源保持回路12の出力は電源回路13にも供給され、
電源回路13では従来装置本体側より供給されていた電源
電圧V₂に代るべき電圧V_2bが作成されて、ゲートバス駆
動回路７に供給される。その他の電圧は従来例と同じで
あってゲートバス駆動回路７に電圧V₃（ゲートバス駆動
信号G_iの低レベルの電圧_3aにほぼ等しい）が供給され、
また図示していないがソースバス駆動回路６に電圧E₁,E
₂,E₃が供給され、液晶表示素子１の対向電極2bに電圧E₂
が供給されている。

いま時間t₁において表示装置本体の電源スイッチをオ
フに操作したとすれば、電圧V₁は時間t₃の時点でゼロボ
ルト（共通電位）に立下がる（第２図Ａ）。しかし、電
源保持回路12の出力電圧V_1bは大きな時定数C₁₂R_L（C₁₂
はコンデンサ12の容量、R_Lは電源保持回路12の負荷抵
抗）でゆっくりと降下する（第２図Ｃ）。一方、電圧V₁
の電圧降下が電圧降下検出回路14で検出され、同回路は
例えば標準値の20％降下した時点t₂でそれまで高レベル
であった出力を低レベルに変化させる（第２図Ｂ）。電
圧降下検出回路14の出力はコンデンサ15、抵抗器16を順
次介して電源保持回路12の出力側に接続され、コンデン
サ15と抵抗器16との接続点Ｆはインバータ17の入力端子
に接続される。接続点Ｆの電圧V_Fは時間t₂で降下した後
CRの時定数（C,Rはそれぞれコンデンサ15及び抵抗器16
の定数）で電源保持回路12の出力電圧V_1bに漸近する
（第２図Ｃ）。

インバータ17には動作電源として上記電圧V_1b及びV_2b
が供給され、電圧V_2bも第２図Ｃに示すように、時間t₂
以降電圧V_1bと共にゆっくりした時定数で共通電位に降
下する。インバータ17のスレッショルドレベルV_thが第
２図ＣのようにV_1bとV_2bとの間のレベルに設定してある
ので、インバータ17の入力電圧V_Fがスレッショルドレベ
ルV_th以下となる時間幅Ｔ（t₂〜t₄）の間、インバータ1
7より高レベルの出力V_Iが出力される（第２図Ｄ）。イ
ンバータ17の出力V_Iの波形は時間Ｔにおいては電圧V_1b
の波形にほぼ等しく、それ以外の時間では電圧V_2bにほ
ぼ等しい。インバータ17の出力V_Iのパルス幅Ｔは液晶表
示パネルに供給される電源電圧E₁,E₂,E₃,V₁,V₂が電源オ
フ時に共通電位に立下る迄の時間よりやや大きく設定さ
れる。

インバータ17の出力V_Iはシフトレジスタ８の各段のプ
リセット端子Ｐに供給され、各段のＱ出力はＴ時間の間
高レベル（ほぼV_1bに等しい）とされ、ゲートバスドラ
イバ９に出力G₁〜G_mも高レベル（TFTをアクティブにす
るレベルであればよく、この場合ほぼV_1bに等しい）と
される。従来例で述べた液晶表示素子１の全てのTFTは
Ｔ時間の間一斉にオンとされ、従って各画素の表示電極
2aはTFTを通じてソースバスドライバ6aに電気的に接続
される。ソースバスドライバ6aは動作電源電圧E₁,E₂,E₃
が共通電位に立下るのとほぼ同時にその出力端子の電位
が共通電位となるように構成されている。即ち、ソース
バス駆動信号S₁〜S_nがＴ時間以内に共通電位に立下るよ
うにされている。表示電極2a及び対向電極2b（対向電極
には電圧E₂が供給されている。）には共にＴ時間以内に
共通電位が与えられ、画素容量に蓄積されていた電荷は
Ｔ時間の終了迄には全て放電される。即ち時間Ｔは画素
容量の電荷が放電するに必要な時間を含んだ時間であ
る。

第３図は他の実施例を示すもので、シフトレジスタ８
とゲートバスドライバ９との間にオア回路20を設け、オ
ア回路20の各素子の一方の入力にシフトレジスタ８の各
段の出力を供給し、他方の入力にインバータ17の出力V_I
を供給し、各素子の出力をゲートバスドライバ９に供給
するようにしている。ゲートバスドライバ９は入力V_Iの
Ｔ時間のパルス幅の間高レベルの信号G₁〜G_mを出力す
る。

「発明の効果」 この発明によれば、液晶表示装置の電源オフが自動的
に検出され、その検出信号に基づき、画素容量の蓄積電
荷が短時間で放電できるように、全てのゲートバスが同
時にアクティブレベルに保持され、そのゲートバスに接
続されたTFTが所定時間オンに保持される。従って残像
は短時間でクリアされると共に液晶の寿命及び信頼性の
低下が防止される。

残像のクリアがゲートバスのみの電圧操作で行われる
ので、クリアのための回路が簡単となる。

【図面の簡単な説明】

第１図はこの発明の実施例を示すアクティブ液晶表示パ
ネルの要部を示す回路図、第２図は第１図の要部の信号
波形図、第３図はこの発明の他の実施例を示すアクティ
ブ液晶表示パネルの要部を示す回路図、第４図は従来の
アクティブ液晶表示パネルの回路図、第５図は第４図の
要部の信号波形図である。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−165630（ＪＰ，Ａ) 特開 昭62−24228（ＪＰ，Ａ) 特開 平１−129294（ＪＰ，Ａ) 特開 昭61−256387（ＪＰ，Ａ) 特開 昭62−209596（ＪＰ，Ａ) 特開 昭63−48597（ＪＰ，Ａ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】液晶表示装置の電源オフ時に、その液晶表
   示装置に実装されたアクティブマトリクス液晶表示パネ
   ルの表示画像をクリアする方法であって、 上記液晶表示パネルのソースバス駆動回路に対しては、
   上記液晶表示装置の電源から直接動作電源を供給し、上
   記液晶表示パネルのゲートバス駆動回路に対しては、上
   記電源から所定時間電力を保持することができる電源保
   持回路を通じて動作電源電圧を供給し、 上記電源がオフされた時には、そのオフを検出して直ち
   に消去信号を発生し、その消去信号を上記ゲートバス駆
   動回路に与えて電源オフの直後の一定時間全てのゲート
   バスを同時にアクティブレベルに保持し、上記ゲートバ
   スに接続された全てのトランジスタを同時にオンにする
   ことを特徴とする電源オフ時の液晶表示消去方法。