JPH01170986A - 電源オフ時の液晶表示消去方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 アクティブマトリクスタイプ液晶の如く、液晶表示パネ
ル内部に記憶機能をもった表示器の表示を、液晶表示装
置の電源オフ時にクリアさせるようにした電源オフ時の
表示消去方法に関する。

「従来の技術」 初めに従来のアクティブマトリクスタイプ液晶の表示パ
ネルにつき簡単に説明する。第４図に示すように、液晶
表示素子１においては液晶画素２がマトリクス（ｍ行、
ｎ列とする）状に配列され、その表示電極２ａがＴＦＴ
　（）ラングる夕）３のドレインに接続される。ＴＦＴ
３のソース及びゲートは互に直交するソースバス４及び
ゲートバス５にそれぞれ接続される。液晶画素２には表
示電極２ａと対向して対向電極（共通電極とも言う）２
ｂが形成されている。

ソースバス４を駆動するためにソースバス駆動回路６が
設けられる。同回路には、第５図に示すように水平画素
クロツクＣＰＨ１水平同期信号Ｈｓ、交流化指令信号Ｍ
及び図示していないが水平画素クロックＣＰＨと同期し
て、水平方向に画素データ（論理“１”又は“０”を表
わす２値符号）Ｄが液晶表示装置の本体側（図示せず）
より供給される、ソースバス駆動回路６においては、各
ソースバスドライバ６ａより液晶表示素子１の１行分の
画素に表示させるべき信号ＳＪ　　（ｊ＝１−ｎ）７＞
＜１水平時間（ｔＨ）毎に各ソースバス４ｊに一斉に出
力される。この信号Ｓ、はソースバス駆動信号とも言わ
れ、第５図りに示す如く、画素データＤの１”及び　“
０“に応じてそれぞれＥｌｍ及びＥｔ、（Ｍ＝１のフィ
ールドの場合）又はＥ３ｍ及びＥｚ、（Ｍ＝Ｏのフィー
ルドの場合）の電圧をもつ信号である。ここでＥｚ、＝
　（Ｅｌ、＋Ｅ３．　）／２とされる。ソースバス駆動
回路６゛には動作電源として、液晶表示装置本体より直
流電圧Ｅ、、Ｅ、。

Ｅ、及び共通電位ＥＣ（ゼロボルト）が供給される。上
記ソースバス駆動信号ＳＪのとるレベルＥ　＋ａ＋　　
Ｅｉｍ＋　　Ｅｘａはそれぞれこれら電源電圧Ｅｌ＋Ｅ
、、Ｅ３にほぼ等しい。即ち理想的にはＥ、＝Ｅｉ、（
ｉ＝１〜３）である、液晶表示素子ｌにも本体より共通
電位ＥＧが与えられると共に各画素の対向電極２ｂには
共通に上記電圧Ｅ！に応じた電圧が与えられる。共通電
位ＥＣ（ゼロポル日と電圧Ｅ＋　、Ｅｌ　、Ｅｌの大小
関係は例えばＥ。

＞　Ｅ　Ｇ　＞　Ｅ　！　＞　Ｅ　ｓとされる。

ゲートバス駆動回路７は、ゲートバス５．〜５゜を順次
１水平時間（ＩＨ）の間高レベルに駆動し、１行分のＴ
ＰＴを第１行から第ｍ行迄順次オンさせる。これにより
ソースバス駆動信号Ｓｊ　（ｊ＝１〜ｎ）は対応する画
素に印加される。同回路は主にｍ段のシフトレジスタ８
とゲートバスドライバ９とで構成される。装置本体より
垂直同期信号Ｖ、（第５図Ｅ）がスタート信号として第
１段のシフトレジスタのデータ端子りに供給され、また
水平同期信号Ｈ６が各段のクロック端子ＣＫに供給され
る。スタート信号が１水平時間ずつ順次遅延されたパル
スが各段の出力端子Ｑより出力されてゲートバスドライ
バ９に与えられる。ゲートバスドライバ９では入力され
た上記パルスがレベル変換され、各段のパルスの高レベ
ル、低レベルに対応してそれぞれ電圧レベルがｖｌｓ、
■、のゲートバス駆動信号Ｇｌ−ｗＱ、（第５図Ｆ）が
ゲートバス５Ｉ〜５．に出力される。装置本体より動作
電源として電源電圧Ｖ、、Ｖ、がシフトレジスタ８及び
ゲートバスドライバ９に供給され、また電源電圧ｖ３が
ゲートバスドライバ９に供給される。

これら各電圧の大小関係はＶ　＋　＞　Ｖ　！　＞　Ｖ
　ｘであり、Ｖ、−ｖｔ　＝５ボルトに設定される場合
が多い。

上記ゲートバス駆動信号Ｇ８の高レベルＶｌｌｌ及び低
レベルＶＳａはそれぞれ電源電圧ｖ、、Ｖｓにほぼ等し
い、（理想的には全く等しいものである。）ところで、
任意の時点で表示画面をクリアするには装置本体より各
画素の表示を無くすための１画面分（ｍ行分）の論理“
０”の画素データが与えられ、ソースバス駆動回路６よ
り電圧Ｅｚａのｍ行分の信号が１水平時間毎に順次各ソ
ースバス４ｊに一斉に与えられ、一方ゲートバス駆動回
路７により各行のゲートバス５１が順次１水平時間づつ
高レベルとされて、１画面（１フイールド）の表示がク
リアされる。即ち画面表示をクリアするには少（ともｍ
Ｈ（Ｈは１水平時間）の時間が必要とされる。

いままで画素表示させていた表示装置の使用を停止する
場合には、通常は特に上記の画面クリアの操作は行われ
ずに表示装置本体の電源スィッチがオフに操作される。

これにより液晶表示パネルに供給されていた各種の信号
は消滅し、各種の電源電圧も短時間で共通電位（アース
の電位）におとされる、ゲートバスト多イバの出力Ｇ工
も消滅し、共通電位におとされる。従って液晶表示素子
１の全てのＴ　Ｐ　Ｔ’はオフとされ、画素容量に蓄え
られていた電荷は外部放電経路が遮断されるため、比較
的長時間保持される。しかし、その電荷はいずれ自己放
電によって、ゆっ（りではあるが次第に減少し、表示画
像は次第にクリアされる。

「発明が解決しようとする問題点」 以上述べたように、電源オフ時には、画素容量に電荷を
蓄積させた状態でＴＰＴがオフとされるので、この蓄積
電荷は長時間に亘り保持される。

そのため表示画面に残像が残り、表示品位を損なうこと
になる。またこのように画素に電荷をためたまま放置す
ることは、液晶に直流電圧をかけたままとすることであ
るから、液晶の寿命を低下させ、信親性を損なうことと
なる。

この発明の目的は、電源オフ時に画素容量の電荷を放電
させるようにして、残像を短時間でクリアさせると共に
、液晶の寿命及び信幀性の低下を防止しようとするもの
である。

ｒ問題点を解決するための手段」 この発明は液晶表示装置の電源オフ時にアクティブ液晶
表示パネルの表示画像をクリアする方法であって、アク
ティブ液晶表示パネルに供給される動作電源の電力を上
記電源オフ後も所定時間保持する電源保持回路が設けら
れ、その電源保持回路より得られ・る電力がゲートバス
駆動回路に供給される。また上記電源オフが検出され、
その検出信号により上記ゲートバス駆動回路の出力は所
定時間同時にアクティブレベルに保持される。

「実施例」 この発明を適用した液晶表示パネルの要部の回路図を第
１図に第４図と対応する部分には同じ符号を付して示し
、重複説明は省略する。ソースバス駆動回路６及び液晶
表示素子１は第４図と同じであるので省略している。

この発明においては第１図に示すように、液晶表示装置
本体より端子２１に供給される電源電圧Ｖｌ　　（従来
例の電圧ｖ１と同じ）によりダイオード１２ａを介して
大容量のコンデンサ１２ｂを充電すると共にゲートバス
駆動回路７に供給するようにする。これらのダイオード
１２ａ及びコンデンサ１２ｂは電源がオフされた後も所
定時間電力を保持して負荷に供給するための電源保持回
路１２を構成するものである。電源保持回路１２の出力
電圧Ｖｌｋが入力電圧■８より低下し不都合である場合
はその低下分だけ入力電圧■、を大きくするか或いは電
源保持回路の入力側にＤＣ−ＤＣコンバータを設けて入
力電圧を昇圧するようにしてもよい、電源保持回路１２
の出力は電源回路１３にも供給され、電源回路１３では
従来装置本体側より供給されていた電源電圧ｖ２に代る
べき電圧ｖｔｈが作成されて、ゲートバス駆動回路７に
供給される。その他の電圧は従来例と同じであってゲー
トバス駆動回路７に電圧Ｖ３　　（ゲートバス駆動信号
Ｇ！の低レベルの電圧Ｖ１ｍにほぼ等しい）が供給され
、また図示していないがソースバス駆動回路６に電圧Ｅ
＋　、　Ｅｚ、Ｅｓが供給され、液晶表示素子１の対向
電極２ｂに電圧Ｅ、が供給されている。

いま時間ｔ、において表示装置本体の電源スィッチをオ
フに操作したとすれば、電圧ｖＩは時間ｔ、の時点でゼ
ロボルト（共通電位）に立下がる（第２図Ａ）、しかし
、電源保持回路１２の出力電圧Ｖｌｋは大きな時定数Ｃ
＋ｉＲｔ　　（Ｃ＋ｚはコンデンサ１２の容量、ＲＬは
電源保持回路１２の負荷抵抗）でゆっくりと降下する（
第２図Ｃ）、一方、電圧ｖｌの電圧降下が電圧降下検出
回路１４で検出され、同回路は例えば標準値の２０％降
下した時点１．でそれまで高レベルであった出力を低レ
ベルに変化させる（第２図Ｂ）。電圧降下検出回路１４
の出力はコンデンサ１５、抵抗器１６を順次介して電源
保持回路１２の出力側に接続され、コンデンサ１５と抵
抗器１６との接続点Ｆはインバータオフの入力端子に接
続される。接続点Ｆの電圧ｖＦは時間ｔ２で降下した後
ＣＲの時定数（Ｃ。

Ｒはそれぞれコンデンサ１５及び抵抗器１６の定数）で
電源保持回路１２の出力電圧ｖｌｂに漸近する（第２図
Ｃ）。

インバータオフには動作電源として上記電圧Ｖｌｋ及び
ｖｚｈが供給され、電圧■！、も第２図Ｃに示すように
、時間もえ以降電圧Ｖｌｋと共にゆっくりした時定数で
共通電位に降下する。インバータオフのスレッシ町ルド
レベルｖ５が第２図Ｃのようにｖｏとｖｚｂとの間のレ
ベルに設定しであるので、インバータオフの入力電圧ｖ
ＦがスレッシツルドレベルＶい以下となる時間幅’ｒ　
（ｔｚ〜ｔｎ）の間、インバータオフより高レベルの出
力Ｖ、が出力される（第２図Ｄ）、インバータオフの出
力ｖｌの波形は時間幅Ｔにおいては電圧ｖ１．の波形に
ほぼ等しく、それ以外の時間では電圧ｖｔｂにほぼ等し
い。インバータオフの出力ｖｌのパルス幅Ｔは液晶表示
パネルに供給される電源電圧Ｅ、。

じオ、Ｅ３．ＶＩ、Ｖ３が電源オフ時に共通電位に立下
る迄の時間よりやや大きく設定される。

インバータオフの出力ｖ１はシフトレジスタ８の各段の
プリセット端子Ｐに供給され、各段のＱ出力はＴ時間の
間高レベル（はぼＶｌｋに等しい）とされ、ゲートバス
ドライバ９の出力Ｇ　ｌ””’　Ｇ　−モ高レベル（Ｔ
ＰＴをアクティブにするレベルであればよく、この場合
はぼＶｌｋに等しい）とされる、従来例で述べた液晶表
示素子１の全てのＴＰＴはＴ時間の間−斉にオンとされ
、従って各画素の表示電極２ａはＴＰＴを通じてソース
バスドライバ６ａに電気的に接続される。ソースバスド
ライバ６ａは動作電源電圧Ｅｒ　、Ｂ＊　、Ｅｘが共通
電位に立下る９とほぼ同時にその出力端子の電位が共通
電位となるように構成されている。即ち、ソースバス駆
動信号３１〜Ｓ７がＴ時間以内に共通電位に立下るよう
にされている０表示電極２ａ及び対向電極２ｂ（対向電
極には電圧Ｅ、が供給されている。）には共にＴ時間以
内に共通電位が与　えられ、画素容量に蓄積されていた
電荷はＴ時間の終了迄には全て放電される。即ち時間Ｔ
は画素容量の電荷が放電するに必要な時間を含んだ時間
である。

第３１！ｌは他の実施例を示すもので、シフトレジスト
８とゲートバスドライバ９との間にオア回路２０を設け
、オア回路２０の各素子の一方の入力にシフトレジスタ
８の各段の出力を供給し、他方の入力にインバータオフ
の出力ｖＩを供給し、各素子の出力をゲートバスドライ
バ９に供給するようにしている。ゲートバスドライバ９
は入力■１のＴ時間のパルス幅の間高レベルの信号Ｇ、
〜Ｇ。

を出力する。

「発明の効果」 この発明によれば、液晶表示装置の電源オフが自動的に
検出され、その検出信号に基づき、画素容量の蓄積電荷
が短時間で放電できるように液晶表示素子のＴＰＴが所
定時間オンに保持される。

従って残像は短時間でクリアされると共に液晶の寿命及
び信転性の低下が防止される。

【図面の簡単な説明】

第１図はこの発明の実施例を示すアクティブ液晶表示パ
ネルの要部を示す回路図、第２図は第１図の要部の信号
波形図、第３図はこの発明の他の実施例を示すアクティ
ブ液晶表示パネルの要部を示す回路図、第４図は従来の
アクティブ液晶表示パネルの回路図、第５図は第４図の
要部の信号波形図である。 特許出願人　星電器製造株式会社

Claims (1)

1. 【特許請求の範囲】 液晶表示装置の電源オフ時にアクティブ液晶表示パネル
   の表示画像をクリアする方法であって、上記アクティブ
   液晶表示パネルに供給される動作電源の電力を上記電源
   オフ後も所定時間保持する電源保持回路を設け、 その電源保持回路より得られる電力をゲートバス駆動回
   路に供給し、 上記電源オフを検出し、 その検出信号により、上記ゲートバス駆動回路の出力を
   所定時間同時にアクティブレベルに保持させることを特
   徴とする電源オフ時の液晶表示消去方法。