KR0123033B1 - 액정 표시 장치 구동 방법 - Google Patents

액정 표시 장치 구동 방법

Info

Publication number
KR0123033B1
KR0123033B1 KR1019940005830A KR19940005830A KR0123033B1 KR 0123033 B1 KR0123033 B1 KR 0123033B1 KR 1019940005830 A KR1019940005830 A KR 1019940005830A KR 19940005830 A KR19940005830 A KR 19940005830A KR 0123033 B1 KR0123033 B1 KR 0123033B1
Authority
KR
South Korea
Prior art keywords
potential
voltage
signal
level
electrode
Prior art date
Application number
KR1019940005830A
Other languages
English (en)
Other versions
KR940022135A (ko
Inventor
히데오 시바하라
Original Assignee
세끼모또 타다히로
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 타다히로, 닛본덴기 가부시끼가이샤 filed Critical 세끼모또 타다히로
Publication of KR940022135A publication Critical patent/KR940022135A/ko
Application granted granted Critical
Publication of KR0123033B1 publication Critical patent/KR0123033B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명의 목적은 액정은 화소 전극에서의 피드스루 전압을 보정하는 표시 장치의 구동 방법을 제공하는데 있다.
본 발명의 구성은, 화산 신호 Vs는 대향 전극의 전위 COM을 중심으로 하여 1프레임 기간은 하이(H)레벨을 유지하고 다음 프래임 기간에서는 로우(L)레벨을 유지하고 있다 [제1(c)도]. 이 화상 신호 Vs의 하이(H)레벨 인가 기간에서 주사 신호선 Xn에 접속된 TFT의 게이트 전극에 선택 신호 XG의 전압Vg이 공급되어 도통 상태로 되고, 화소 전극 전압 Vd는 화상 신호 Vs에 하이(H) 레벨과 등레벨까지 상승한다.
이 상승한 전위는 전단의 주사 신호선 Ｘｎ-1에 공급되는 변조 신호 Vx에 응답하여 저하 (△V1）하지만, 주사 신호선Ｘｎ－１, Ｘｎ에 공급된 변조 신호 Vx가 오프(OFF）로 되는 것에 응답하여 순차로 전압 △V2,△V3 상승하고 다시 상술의 하이(Ｈ）레벨로 복귀하여, 그 전압을 유지하므로 피드스루 전압이 보정된다.

Description

액정 표시 장치 구동 방법
제1도는 본 발명의 제1실시예의 설명용 파형도.
제2(ａ)도는 축적 용량의 한쪽의 전극을 전단의 게이트 전극의 일부에 형성한 경우의 등가 회로를 나타내는 도면.
제2(ｂ)도는 축적 용량의 한쪽의 전극을 후단의 게이트 전극의 일부에 형성한 경우의 등가 회로를 나타내는 도면.
제3도는 본 발명의 제2실시예의 설명용 파형도.
제4도는 1화소당의 액정 셀의 등가 회로를 나타내는 도면.
제5도는 종래예의 설명용 파형도.
제6도는 종래 기술의 각 전극의 파형도.
* 도면의 주요부분에 대한 부호의 설명
CGS: 게이트·소스간의 오버랩 용량 CLC: 액정 용량.
CX1: 소스 · 드레인간의 기생 용량 CX2: 화상 신호선 ·드레인간의 기생 용량.
CY1: 주사 신호선·드레인간의 기생 용량 CY2: 축적 용량.
Vg: 선택 신호 XG 전압 △Vg: 선택 신호 XG 전압 변화량.
Vd : 화소전압 Vs: TET의 소스 전압.
△V : 피드스루 전압 V1,△V2,△V3 : 액정 용량 양단의 전압변화.
본 발명은 액정 표시 패널 구동용의 반도체 집적 회로에 관한 것으로, 특히 표시 소자에 박막 트랜지스터(이하,TFT라 한다)를 이용한 액티브 매트릭스형 액정 표시 장치의 구동 방법에 관한 것이다.
액정 표시 디바이스는, 예를 들면 플라즈마 디스플래이(PDP)，일렉트로케미컬 디스플레이(ECD）등과 비교하여 1평방 센치당 수 마이크로 볼트라고 하는 저 소비 전력 때문에 전지 구동에 적합하고. 또한 그 동작 전압이 수 볼트이기 때문에 반도체 회로에서 구동할 수 있으므로 표시 장치의 소형화가 가능한 등의 우수한 특징을 갖고, 이 특징을 활용하여 반도체 집적 회로와의 조합에 의한 편평한 화면 디스플레이로서의 응용이 전개되고 있다. 이 디스플레이의 당연한 방향으로서 표시 사이즈의 대형화와 고정세도화 및 다색화의 기술이 요구되어지고 있다. 이를 실현하기 위해 화면의 콘트라스트 비의 개선을 목적으로 한 장치로서 개개의 화소에 TFT를 이용한 액티브 매트릭스 방식의 표시 구동 장치가 있다.
종래의 액정 표시 장치의 구동 방법은 예를 들면 특개평 3 - 35218호 공보에 기재되어 있다. 상기 공보기재의 이 종류의 구동 방법에 의하면, 액정의 표시에서는 교류 구동을 행하기 위해 인가되는 DC전압은 1필드마다 화상 신호의 극성을 반전시킨다. 또, 액정 셀에서는 주사 신호선과 화상 신호선과 화소 전극과의 사이에 기생 용량이 존재한다.
액정 패널 1화소당의 등가 회로를 나타내는 제4도를 참조하면, 액티브 매트릭스형 액정 표시 장치에서의 표시 패널은 회상 신호선 Yn-1, Yn과 주사 신호선 Xn-1, Xn이 매트릭스 평면 상이 배설되며, 이 평면 상의 교차점에는 TFT 소자가 각각 배치되고, TFT의 소스(또는 드레인) 전극이 화상 신호선 Yn-1, Yn에 접속되며, 게이트 전극이 주사 신호선 Xn-1, Xn에 접속되고, 소스(또는드레인) 전극이 액정 전극을 통하여 대향 전극 COM에 접속되고, 또한 소스(또는 드레인) 전극 및 주사 신호선Xn-1, Xn간에 축척 용량 Ｃs가 부가되어 있다. 이들 기생 용량은 화소 전극간의 CX1, CX2, CY1, CY2및 TFT에서의 게이트·소스간의 오버랩 용량Ｃgs가 있다. 이 용량 Ｃgs로 인해 게이트 전압이 온(ON) 상태로부터 오프(OFF）상태로의 변화에 응답하여 드레인의 전위도 전하한다. 그 때문에 화소 전극에 걸리는 전압도 저하한다.
즉, 제5도에는 도시하는 구동시의 각 전극의 전위 변화의 파형도를 참조하여 설명하면, 게이트 접압 Ｖg가 하이(Ｈ)레벨일 때 화소 전극의 화소 전위 Vd는 소스 전극과 등전위까지 충전된다. (화소 전위Ｖd의 Ａ점), 이어서 게이트 전압Ｖg가 오프로 되면 화소 전위 Ｖd는 △V만큼 즉시 저하한다(화소 전위 Ｖd의 Ｂ점), 이 저하한 전압△V는 통과 (이하, 피드스루라고 한다) 전압이라 부르고, 주사 신호의 변화량을 △Vg라고 하면 다음식으로 표시된다.
△V=△Vg·[(Cgs/(CLC+Cgs)]
여기서, △Vg는 게이트 전압 전폭, Ｃgs는 게이드·소스간의 오버랩 양, CLC는 액정의 용량이라 한다.
상술의 종래의 기술에 의하면, 전하 유지용 전극(이하, 축적 용량이라 한다) 이 전단의 게이트 전극의 일부에 형성되는 TFT 게이트 전극에 TFT를 온(ON)시키기 위한 주사 신호 외에 변조 신호를 공급함과 동시에 우수번째와 기수번째의 게이트 전극에서 변조신호의 크기를 변화시키고 또한 기수 필드 및 우수필드에서 이 관계를 역전시킴으로써 피드스루 전압을 보정하는 방법으로 되었다.
제6도에는 도시한 종래 기술의 각 전극의 파형도를 참조하면, 제6도의 도면 부호(61)에는ｎ-1번째의 게이트 전극에 공급되는 신호 파형이, 도면 부호(62)에는 ｎ번째의 게이트 전극에 공급되는 신호 파형이, 도면부호(63)에는 대향 전극에 제공되는 일정 전압으로 그 전위는 화상 신호 전압의 평균값과 동일한 전압 파형이, 도면 부호(64)에는 화상 신호의 전압 변화를 나타내는 소스 전극의 신호 파형이, 도면부호(65)에는 화소 전극에서의 화소 전압의 변화를 나타내는 신호 파형이 각각 도시되어 있다. 또, 게이트 전극에는 주사 신호 전압 Ｖg외에 변조 신호 전압 Ｖge이 공급되고 있다.
상술한 제6도에 도시하는 종래 기술에 의하면 어떤 필드에서의 ｎ번째의 주사 신호선에 접속된 TFT의 경우 그 화소 전극에서의 용량 결합에 의한 전위 변화를 제로(0)로 하기 위해서는 변조 신호 Vge=0에 대하여 정방향에 있는 전압을 Vge(+), 부 방향에 있는 전압을 Vge(-), TFT의 게이트·소스간 용량을 Ｃgs，축적 용량을 Ｃs， 화소 전극에서의 전위 변화를 △V로 하면,
△V=-VgCgd/Ct+VgeCs/Ct
여기서, Ct=Cs+Ct+CLC로 한다.
다음 필드의ｎ번째의 화소 전극에서의 용량 결합에 의한 전위 변화는.
△V=-VgCgd/Ct-VgeCs/Ct
따라서, 기수 및 우수 필드에서의 전위 변화를 제로(0)로 하기 위해서는 상기 쌍방의 식의 제로(0)이면 좋기 때문에 Vge(+)=-Vg(Cgs/Cs), Vge(-)=Vg(Cgd/Cs)를 각각 만족하도록 Vge(-)및 Vge(+)의 전압을 합하는 것에 의해 목적을 달성한다.제6도의 도면 부호(65)에 의하면 주사 신호 전압 Ｖg 및 변조 신호 Ｖge의 공급시의 전압의 천이시 이외에서는 화소 전극 전압은 변화를 받지 않는 것을 나타내고 있다(Ａ점,Ｂ점)
그러나 이 종래 기술의 방법에 의하면, 우수번째의 및 기수번째의 주사 전극에 있어서도 또 기수 필드 및 우수필드에 있어서도 각각 변조 신호 Ｖge의 크기를 변화시키지 않으면 안되므로 구동 회로의 구성이 번잡하게 되는 결점이 있다.
본 발명의 목적은 상술한 결점을 감안하여 이루어진 것으로, 우수번째 및 기수번째의 주사 전극, 또는 기수필드 및 우수필드 중 어느경우라도 변조 신호의 크기를 변화시키지 않고 피드스루 전압을 보정하는 액정 표시 장치의 구동 방법을 제공하는 것에 있다.
본 발명의 특징은 화상 신호선 및 주사 신호선이 매트릭스 평면 상에 배설되고, 이 평면 상의 교차점에 있는 상기 주사 신호선에 게이트 전극이 접속되고 화상 신호선에 한쪽의 전극이 접속되고 다른쪽의 전극에 화소 전극이 접속된 박막 트랜지스터 소자와, 전하 유지용 용량이 상기 다른쪽의 전극 및 전단의 상기 박막 트랜지스터 소자의 게이트 전극의 일부에 형성되고 상기 화소 전극 및 대향 전극간에 밀착 배치된 액정을 갖는 액정 표시 장치를, 주사 신호에 소정의 변조 신호를 중첩시킨 선택 신호를 이용하여 상기 박막 트랜지스터 소자를 도통시켜 화상 신호를 상기 전하 유지 용량에 유지시켜 화상 표시시키는 액정 표시 장치의 구동 방법에 있어서, 상기 선택 신호는 고전압의 제1의 전위와, 이 제1의 전위보다도 저전압의 제2의 전위와, 이 제2의 전위보다도 저전압의 제3의 전위의 3전위 상태를 취하고, 소정의 프레임에서 상기 제2의 전위로부터 상승하여 상기 제1의 전위를 1수평 주사 기간 유지한 후에 상기 제3의 전위까지 하강하고 또한 이 전위를 2수평 주사 기간 유지한 후에 상기 제2의 전위로 복귀함과 동시에 다음 프레임의 개시까지 상기 제2의 전위를 유지하고, 상기 화상 신호와 등전위인 상기 화소 전극 전위가 상기 박막 트렌지스터 소자의 도통 상태로부터 비도통 상태로의 천이시에 상기 화상 신호 전압이 변동했을 때에 상기 제3의 전위 유지기간 내에 상기 화소 전극 전위를 상기 화상 신호와 동일한 전위로 복귀시키는 일에 있다.
또, 상기 전하 유지용 용량이 상기 박막 트렌지스터 소자의 상기 다른쪽의 전극 및 후단의 상기 박막 트렌지스터 소자의 게이트 전극의 일부에 형성된 경우, 상기 선택 신호는 소정의 프레임에서 상기 제2의 전위로부터 하강하여 상기 제3의 전위를 2수평 주사 기간 유지한 후에 상승하고 상기 제1의 전위를 1수평 주사 기간 유지한 후 상기 제2의 전위까지 저하하고, 이 전위를 다음 프레임의 개시까지 유지하도록 설정되고, 상기 화상 신호와 등전위인 상기 화소 전극 전위가 상기 박막 트랜지스터 소자의 도통 상태로부터 비도통 상태로의 천이시에 상기 화상 신호 전압이 변동했을 때에, 상기 후단의 선택 신호의 제1의 전위 유지 기간 내에 상기 화소 전극 전위를 상기 화상 신호와 동일한 전위로 복귀시키는 일도 가능하다.
본 발명의 제1실시예를 도면을 참조하여 설명한다.
제1도에 제1실시예 설명용의 파형도를 도시하였으며, 제4도에 1화소당의 액정 셀의 등가 회로를 도시하였고, 제2(ａ)도에 축적 용량의 한쪽의 전극을 전단의 게이트 전극의 일부에 형성한 경우의 등가 회로를 도시하였다.
전술한 주사 신호선 Xn-1, Xn에서 전단의 주사 신호선 Xn-1및 TFT의 소스(드레인)간에 축적 용량Ｃs을 갖는 경우에 대하여 설명한다.
TFT에는 주사 신호선 Xn-1에서 전압Ｖg로 신호 폭 1수평 주사 기간을 갖는 주사 신호 및 이 신호에 이어서 전압 Ｖx로 신호 폭 2수평 주사 기간의 변조 신호가 중첩된 선택 신호XG가 공급된다. 1화소당의 액정 패널에서의 총 용량 Ｃ를 포함하는 제3도의 등가 회로에서
C=CLC+Cgs+CX1+CX2+CY1+CY2
Cn=Cgs+CX1
Cn-1=CX2
로 한다. 게이트 전극이 주사 신호선 Xn에 접속된 ｎ번째의 TFT의 게이트에 공급되는 신호 XG가 하이(Ｈ）레벨로부터 로우(Ｌ）레벨로 변화하는 시각(제1도의 Ａ점)의 화소 전극 CLC의 전압 변화 △V1은,
△V1=-(Vg+Vx)Cn/C
으로 된다. 또 신호 XG가 로우(Ｌ）레벨의 시각(제1도의Ｃ점)의 화소전극 CLC의 전압 변화를 각각 △V2, △V3으로 하면
△V2=Vx·Cn-1/C
△V3=Vx·Cn/C
로 표시된다. 따라서 피드스루 전압△V1, △V2 및 △V3를 보정하기 위해서는 △V1+△V2+△V3=0으로하면 좋기 때문에 각각의 값을 대입하면,
△V1+△V2+△V3=-Cn(VG+Vx)/C+Vx·Cn-1/C+Vx·Cn/C=0
-Vg·Cn/C+Cn-1·Vx=0
Vx=Vg·Cn/Cn-1
로 되어, 이 식을 만족하도록 Ｖx를 설정한다.
상술의 피드스루 전압의 보정을 전체로 하여 본 실시예을 설명한다.
본 실시예는 제4도에 도시한 액정 패널 1화소당의 등가 회로에서 축적 용량 Ｃs가 전단의 게이트 전극의 일부에 형성되어 있는 경우이다. 제1도의 도면 부호(11)은 Xn-1번째의 주사 신호선에 공급되는 선택 신호파형, 제1도의 도면 부호(12)는 Xn번째의 주사 신호선에 공급되는 선택 신호 파형, 제1도의 도면 부호(13)은 화상 신호선Ｙn에 공급되는 신호 파형, 제1도의 도면 부호(14)는 전극 Ｖs, Vd의 전압 변화 파형을 각각 나타낸다.
제1도의 도면부호(11) 및 제1도의 도면 부호(12)를 참조하면, 본 실시예의 선택 신호를 XG로 하면, 고전압의 제1전위 VDD와, 이 제 1전위 보다도 저전압으로 기준 전위로 되는 제2전위 VEE 1과, 이 제2전위보다도 저전압인 제3위 VEE 2의 3상태의 전위가 제공된다. 이 선택 신호 파형은 제2전위 VEE１으로부터 상승하여 제1전위 VDD레벨(주사 신호 전압 Ｖg)을 1수평 주사 기간 유지한 후 제3전위 VEE２ 레벨(변조 신호 전압 Ｖx)까지 저하하고, 또한 이 제3의 전위를 2수평 주사기간 유지한 후에 제2전위로 복귀함과 동시에 다음 프레임까지 그 레벨을 유지한다. 또 각 주사 신호선에는 이 신호 파형과 동일한 신호 파형이 인가 되지만, 그 위상은 각각 전단의 선택 신호 파형에 대하여 1수평 주사 기간 만큼 지연된 관계에 있다.
따라서 어떤 하나의 주사 신호선에 접속된 TFT의 게이트 전극에 전압 VEE１을 기준으로 하여 전압VDD 레벨을 1수평 주사 기간 공급하여 그 TFT를 온(ON) 상태로 한 후에 그 전위를 전위 VEE２까지 저하시켜 TFT를 오프(OFF)로 한다. 오프(OFF）로 되는 신호 후연의 타이밍에 응답하여 후단의 선택 신호 XG의 전위를 전압 VEE１ 레벨로부터 전압 VDD레벨로 상승시켜, 전단과 동일하게 1수평 주사 기간 그 전위 VDD 레벨을 유지한 후 전위 VEE２로 하강시킨다. 이 VEE2레벨의 유지 기간 중에 전단의 선택 신호 XG 레벨은 전위 VEE２ 레벨로부터 전위 VEE１ 레벨로 복귀시키고, 그 후에 후단의 주사 신호선 상의 선택 신호 XG도 전위 VEE２레벨로부터 전위 VEE1 레벨로 복귀시킨다.
제1도의 도면 부호(13) 및 제1도의 도면 부호 (14)를 참조하면, 화상 신호 Vs는 대향 전극 COM의 전위를 중심으로 하여 1프레임 기간 (기수 필드)는 하이(Ｈ）레벨을 유지하고 다음 프레임 기간(우수 필드)에서는 로우(Ｌ）레벨로 유지하고 있다.[제1도의 도면 부호(13)], 이 화상 신호 Vs의 하이 레벨 공급 기간에서, 주사 신호선 Xn에 접속된 TFT의 게이트 전극에는 상술의 선택 신호 XG의 전압 Vg가 공급되어 도통 상태로 되고 , 드레인 전극, 즉 화소 전극 전압 Vd의 전압은 화상 신호 Vs의 하이 레벨과 등레벨로까지 상승한다(Ａ점→Ｂ점)이 상승된 전위는 전단의 선택 신호 XG의 전압 Vg가 전위 VEE２ 레벨로의 하강에 응답하여 저하(Ｂ점; 전술의 △V1=-(Vg+Vx)Cn/C)한다.
이어서 전단의 주사 신호 Yn-1가 2수평 주사 기간을 경과한 후, 전압VEE１ 레벨로 복귀하는데 응답하여 화소 전극 전압 Vd는 △V2 만큼 상승한다(Ｃ점; 전술의 △V2=Vx·Cn-1/C). 또한 주사 신호 Yn의 선택 신호 XG의 전압 Vx가 2수평 주사 기간을 경과한 후, VEE１ 레벨로 순차 복귀하는데 응답하여 화소 전극 전압 Vd는 △V2 만큼 상승하고(Ｄ점; 전술의 △V3=Vx·Cn/C)), 다시 상술의 화상 신호 전압 Vs와 등 레벨의 하이(Ｈ) 레벨로 복귀한다.
한편, 화상 신호 Vs의 로우(Ｌ) 레벨 공급 기간(우수 필드)에 있어서는 주사신호선 Yn에 접속된 TFT의 게이트 전극에는 상술한 바와 동일하게 선택 신호 XG의 전압 Vg이 공급되어 도통 상태로 되어 드레인 전극, 즉 화소 전극 전압 Vd의 전압은 화상 신호 Vs의 로우（Ｌ）레벨과 등레벨까지 하강한다(E점→F점). 이 하강한 전위는 전단의 주사 신호선 Yn-1상의 선택 신호 XG의 전압 Vg가 전위 VEE２ 레벨로의 하강에 응답하여 더 전압 △V1만큼 저하 (Ｆ점)하지만, 주사 신호선 Yn-1및 Ｙn의 선택 신호 XG의 전압 Vx가 각각 2수평 주시 기간을 경과한 후 순차로 전위 VEE１ 레벨로 복귀하는데 응답하여 전압 △2 및 △3를 거쳐 다시 상술의 화상 신호 Vs의 로우(Ｌ）레벨과 등레벨로까지 복귀한다(Ｈ점).
따라서 본 실시예의 구동 방법에서는 기수 필드 및 우수 필드의 어느 경우에서도 TFT을 온(ON）하기 위한 선택 신호 XG의 전압 Vxg(주사 신호 Vg 및 변조 신호 전압 Vx)의 각각은 동일한 3 상태의 전압 값을 갖고, 화소 전극 전압 Vd의 변화는 상술의 하이(Ｈ）레벨의 경우의 Ａ점~Ｄ점, 및 로우(Ｌ)레벨의 경우의 Ｅ점∼Ｈ점까지의 각 천이 기간은 전압 △V1(=△V2+△V3)의 레벨 변동이 있지만 그후는 △V1+△V2+△V3=0로 되어 피드스루 전압이 보정된다.
이어서, 본 발명의 제2실시예를 설명한다. 제2(ｂ)도 및 제3도를 참조하면, 이들 도면에 동작 설명용 파형도와 등가회로를 도시한 이 실시예는 제2(ｂ)도의 액정 패널 2화소당의 등가회로에서, 축적 용량 Cs가 후단의 게이트 전극의 일부에 형성되어 있는 경우에, 선택 신호 XG는 주사 신호 Vg의 후에 변조 신호 Vx가 중첩되어 공급되는 것이 제1실시예와는 다르다.
다시 제4도를 참조하면, 제4도에 도시하는 1화소당의 액정 패널에서의 총용량 Ｃ를 포함하는 등가 회로에 있어서,
C=CLC+Cgs+CX1+CX2+CY1+CY2
Cn=Cgs+CX1
Cn+1=CX2
로 한다. 게이트 전극이 주사 신호선 Xn에 접속된 ｎ번째의 TFT의 게이트에 공급되는 신호 XG가 전압 Vx로부터 전압 Vg로 변화된 후 로우(Ｌ)레벨로 되는 시각(제2도의 Ａ점→Ｂ점)의 화소 전극 용량 CLC의 전압 변화 △V1은
△V1=-VgCn/C
로 된다. 또 주사 신호선 Xn+1상의 선택 신호 XG가 전압 Vx로부터 전압 Vg로 변화하는 시각(제2도의 Ｂ점) 및 전압 Vg가 로우(Ｌ)레벨로 변화하는 시각(제2도의 Ｃ점）의 화소 전극 용량 CLC의 전압 변화를 각각 △V2,△V3로 하면,
△V2=(Vg+Vx)Cn+1/C
△V3=-Vg·Cn+1/C
로 표시된다.
따라서, 피드스루 전압 △V1, △V2 및 △V3를 보정하기 위해서는, △V1+△V2+△V3=0로 하면 좋기 때문에 각각의 값을 대입하면,
△V1+△V2+△V3=-VgCn/C+(Vg+Vx)Cn+1/C-Vg·Cn+1/C=0
-Vg·Cn/C+Vx·Cn+1/C=0
Vx=Vg·Cn/Cn+1
로 되어, 이 식을 만족하도록 Vx를 설정한다.
상술의 피드스루 전압의 보정을 전제로 하여 본 발명의 제2실시예를 설명한다. 제1의 전위 VDD, 제2의 전위 VEE１ 및 제3의 전위 VEE２는 실시예 1과 동일하나, 제3도의 도면 부호(21)은 ｎ번째의 주사 신호선에 공급되는 선택 신호 파형, 제3도의 도면 부호(22)는 n+1번째의 주사 신호선에 공급되는 선택 신호 파형, 제3도의 도면 부호(23)은 화상 신호선에 공급되는 화상 신호 파형, 제3도의 도면 부호(24)는 화소 전극 Vd의 전압 변화을 각각 나타낸다.
제3도의 도면 부호(21) 및 제3도의 도면 부호(22)를 참조하면, 주사 신호선 Xn에 공급되는 선택 신호는 제1프레임의 개시 타이밍에 응답하여 변조 신호 Vx가 중첩되어 제3의 전위 VEE２ 레벨로 2수평 주사 기간 유지된 후, 제2의 전위 VEE１까지 복귀함과 동시에 주사 신호 Vg가 공급된다. 선택 신호 XG의 전위 Vg는 제2의 전압 VEE１로부터 상승하여 제1의 전위 VDD 레벨(전압 Vg)을 1수평 주사 기간 유지한 후 제2의 전위 VEE１레벨까지 하강하고, 이 제2의 전위를 다음 프레임의 개시 타이밍까지 유지한다. 또 각 주사선에는 이 신호가 동일하게 3상태의 전압값이 공급되지만, 그 위상은 각각 전단의 선택 신호 XG에 대하여 1수평 주사 기간 만큼 지연된 관계에 있다. 즉 주사 신호선 Xn에 공급되는 변조 신호 Vx의 VEE１ 레벨이 1수평 주사 기간 경과한 시점에서 주사 신호선 Xn+1에는 변조 신호 전압 Vx의 VEE１ 레벨이 중첩되고, 그 신호가 1수평 주사 기간을 경과한 시점에서 주사 신호선 Xn에 주사 신호 전압 Vg이 중첩된다.
따라서, 주사 신호선 Xn에 접속된 TFF의 게이트 전극에 전압 VEE１을 기준으로 하여 전압 VDD 레벨을 1수평주사기간 공급하여 그 TFT를 온(ON)상태로 한 후, 그 전위를 VEE1까지 하강시켜 TFT를 오프(OFF)로 한다. 이 오프(OFF)로 되는 신호의 후연의 타이밍에 응답하여 후단의 주사 신호선 Xn+1에 접속된 TFT의 게이트 전극에 선택 신호 XG의 전압 VDD를 공급하여 그 TFT을 온(ON)으로 하고, 1수평 주사 기간 그 전위 VDD레벨을 유지한 후 전위 VEE１로 하강시켜 TFT를 오프(OFF)로 한다.
제3도의 도면 부호(23) 및 제3도의 도면 부호(24)를 참조하면, 화상 신호 Vs는 대향 전극 COM의 전위를 중심으로 하여 1프레임 기간은 하이 레벨을 유지하고 다음 프레임 기간에서는 로우 레벨을 유지하고 있다[제3도의 도면 부호(23)] 이 화상 신호 Vs의 하이 레벨 공급 기간에 있어서, 주사 신호선 Xn에 접속된 TFT는 게이트 전극에 상술한 선택 신호 XG의 전압 Vg이 공급되어 도통 상태로 되고, 드레인 전극, 즉 화소 전극 전압 Vd의 전압은 화상 신호 Vs의 하이 레벨과 동레벨로까지 상승한다(제3도의 Ａ점→Ｂ점).
이 상승한 전위는 전단의 주사 신호 ｎ의 선택 신호 XG의 전압 Vg이 전위 VEE１ 레벨로의 복귀에 응답하여 TFT는 오프(OFF）로 되고, 화소 전극 Vd의 전위는 전압 △V1(△V1=-VgCn/C)만큼 저하(B점)한다. 다음에 후단의 선택 신호 XG 의 전압 Vg이 VDD 레벨로 상승하는 것에 응답하여 전압 △V2[△V2=(Vg+Vx)Cn/C]만큼 상승한다. 또한, 후단의 선택 신호 XG의 전압 Vg이 VDD 레벨을 1수평 주사 기간 유지한후 VEE1 레벨로 복귀하면 화소 전극 Vd의 전위는 전압 △V3(△V3=-VgCn+1/C) 만큼 저하하고(Ｃ점) 다시 화상 신호 Vs의 하이(+) 레벨과 등레벨로 복귀하고, 그 레벨을 다음 프레임의 선택 신호 XG의 공급 타이밍까지 유지한다. 따라서 Ａ점∼Ｃ점까지의 천이 기간은 전압 △V2(=△V1+△V3)의 레벨 변동이 있지만 그 후는 △V1+△V2+△V3=0로 되어 피드스루 전압이 보정된다.
한편, 화상 신호 Vs의 로우(Ｌ）레벨 공급 기간(우수 필드)에서는, 후단의 주사 신호선 Xn+1에 접속된 TFT는 게이트 전극에 대하여 상술한바와 동일하게 다음 프레임의 선택 신호 XG의 전압 Vg이 공급되어 도통 상태로 되고, 화소 전극 전압 Vd는 화상 신호 Vs의 로우(Ｌ)레벨과 등레벨까지 하강한다(D점→E점). 이 하강한 전위는 후단의 선택 신호 XG의 전압 Vg에 전압 Vx가 중첩되어 있기 때문에 그 전위 VEE２레벨에 대응하여 다시 전압 △V1만큼 저하(Ｅ점)하지만, 그 직후에 후단의 주사 신호선 Xn-1상에 공급되는 선택 신호 XG의 전압 Vg에 응답하여 전압 △V2만큼 상승한다(Ｆ점).
선택 신호 XG의 저압 Vg의 공급 종료와 동시에 전압 △V3만큼 강하하고 다시 상술의 화상 신호 Vs의 로우(Ｌ）레벨과 등레벨로까지 복귀하고(Ｆ점), 다음 프레임의 선택 신호 XG가 공급될 때까지 그 전위를 유지한다. 이 화소 전극 전합 Vd의 변화는 상술의 하이 레벨의 경우의 Ａ점∼Ｃ점, 및 로우(Ｌ)레벨의 경우의 Ｄ점∼Ｆ점까지의 각 천이 기간은 전압 △V2(=△V1+△V3)의 레벨 변동이 있지만, 그 후는 △V1+△V2+△V3=0로 되어 피드스루 전압이 보정된다.
이상 설명한 바와 같이 본 발명의 액정 표시 장치의 구동 방법은 기수 필드 및 우수 필드 어느 것이라도 TFT에 공급되는 주사 신호 전압 및 변조 신호 전압의 각각은 동일한 3상태의 전압값을 사용하여 피드스루 전압을 보정할 수 있으므로 4상태의 전압값을 사용한 종래 기술이 구동 방법보다도 구동 회로의 구성이 용이하게 되어 소자수도 훨씬 적으므로 소비 전류도 적다.

Claims (2)

  1. 화상 신호선 및 주사 신호선이 매트릭스 평면 상에 배설되며, 이 평면 상의 교차점에 있는 상기 주사 신호선에 게이트 전극이 접속되고 화상 신호선에 한쪽의 전극이 접속되고 다른쪽의 전극에 화소 전극이 접속된 박막 트랜지스터 소자와, 전하 유지용 용량이 상기 다른쪽의 전극 및 전단의 상기 박막 트랜지스터 소자의 게이트 전극의 일부에 형성되어 상기 화소 전극 및 대향 전극간에 밀착 배치된 액정을 구비하는 액정 표시 장치를, 주사 신호에 소정의 변조 신호를 중첩시킨 선택 신호를 이용하여 상기 박막 트랜지스터 소자를 도통시켜 화상 신호를 상기 전하 유지용 용량으로 유지시켜 화상 표시시키는 액정표시장치의 구동 방법에 있어서, 상기 선택 신호는 고전압의 제1전위와, 이 제1전위보다도 저전압의 제2전위와 이 제2전위보다도 저전압의 제3전위의 3개의 전위 상태를 취하고, 소정의 프레임에서 상기 제2전로부터 상승하여 상기 제1전위를 1수평 주사 기간 유지한 후 상기 제3전위까지 강하고, 또한 이 전위를 2수평 주사 기간 유지한 후에 상기 제2전위로 복귀함과 동시에 다음 프레임의 개시까지 상기 제2전위를 유지하고, 상기 화상 신호와 등전위인 상기 화소 전극 전위가 상기 박막 트랜지스터 소자 의 도통 상태로부터 비도통 상태로의 천이시에 상기 화상 신호 전압이 변동했을 때에 상기 제3전위 유지 기간 내에 상기 화소 전극 전위를 상기 화상 신호와 동일한 전위로 복귀시키는 것을 특징으로 하는 액정 표시 장치 구동 방법.
  2. 제1항에 있어서, 상기 전하 유지용 용량이 상기 박막 트랜지스터 소자의 상기 다른쪽의 전압 및 후단의 상기 박막 트랜지스터 소자의 게이트 전극의 일부에 형성된 경우 상기 선택 신호는 소정의 프레임에서 상기 제2전위로부터 하강하여 상기 제3전위를 2수평 주사 기간 유지한 후에 상승하여 상기 제1전위를 1수평 주사 기간 유지한 후 상기 제2의 전위까지 저하하고, 이 전위를 다음 프레임의 개시까지 유지하도록 설정되고, 상기 화상 신호와 등전위에 있는 상기 화소 전극 전위가 상기 박막 트랜지스터 소자의 도통 상태로부터 비도통 상태로의 천이시에 상기 신호 전압이 변동했을 때에 상기 후단의 선택신호의 제1전위 유지 기간 내에 상기 화소 전극 전위를 상기 화상 신호와 동일한 전위로 복귀시키는 것을 특징으로 하는 액정 표시 장치 구동 방법.
KR1019940005830A 1993-03-23 1994-03-23 액정 표시 장치 구동 방법 KR0123033B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-062290 1993-03-23
JP5062290A JP2626451B2 (ja) 1993-03-23 1993-03-23 液晶表示装置の駆動方法

Publications (2)

Publication Number Publication Date
KR940022135A KR940022135A (ko) 1994-10-20
KR0123033B1 true KR0123033B1 (ko) 1997-11-17

Family

ID=13195846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940005830A KR0123033B1 (ko) 1993-03-23 1994-03-23 액정 표시 장치 구동 방법

Country Status (5)

Country Link
US (1) US5526012A (ko)
EP (1) EP0617398B1 (ko)
JP (1) JP2626451B2 (ko)
KR (1) KR0123033B1 (ko)
DE (1) DE69414742T2 (ko)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3471928B2 (ja) * 1994-10-07 2003-12-02 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置の駆動方法
KR100206567B1 (ko) * 1995-09-07 1999-07-01 윤종용 박막 트랜지스터 액정표시장치의 화면 지움 회로와 그 구동방법
KR100234402B1 (ko) * 1996-01-19 1999-12-15 윤종용 액정 표시 장치의 구동 방법 및 장치
US5945866A (en) * 1996-02-27 1999-08-31 The Penn State Research Foundation Method and system for the reduction of off-state current in field effect transistors
JPH09258169A (ja) * 1996-03-26 1997-10-03 Toshiba Corp アクティブマトリクス型液晶表示装置
US6911962B1 (en) 1996-03-26 2005-06-28 Semiconductor Energy Laboratory Co., Ltd. Driving method of active matrix display device
JP4307574B2 (ja) * 1996-09-03 2009-08-05 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置
JPH1078592A (ja) * 1996-09-03 1998-03-24 Semiconductor Energy Lab Co Ltd アクティブマトリクス表示装置
US5945970A (en) * 1996-09-06 1999-08-31 Samsung Electronics Co., Ltd. Liquid crystal display devices having improved screen clearing capability and methods of operating same
JP3814365B2 (ja) * 1997-03-12 2006-08-30 シャープ株式会社 液晶表示装置
JP3946307B2 (ja) * 1997-05-28 2007-07-18 株式会社半導体エネルギー研究所 表示装置
KR100483398B1 (ko) * 1997-08-01 2005-08-31 삼성전자주식회사 박막트랜지스터액정표시장치구동방법
KR100529566B1 (ko) * 1997-08-13 2006-02-09 삼성전자주식회사 박막 트랜지스터 액정 표시 장치의 구동 방법
US6868154B1 (en) * 1999-08-02 2005-03-15 Robert O. Stuart System and method for providing a service to a customer via a communication link
JP3618066B2 (ja) * 1999-10-25 2005-02-09 株式会社日立製作所 液晶表示装置
US6476785B1 (en) * 1999-11-08 2002-11-05 Atmel Corporation Drive circuit for liquid crystal display cell
KR20030087628A (ko) * 2001-02-05 2003-11-14 인터내셔널 비지네스 머신즈 코포레이션 액정 표시 장치
JP3883817B2 (ja) * 2001-04-11 2007-02-21 三洋電機株式会社 表示装置
KR100389027B1 (ko) * 2001-05-22 2003-06-25 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법
US20040109111A1 (en) * 2001-12-11 2004-06-10 Masumitsu Ino Liquid crystal display apparatus
KR100848958B1 (ko) * 2001-12-26 2008-07-29 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
JP4179800B2 (ja) * 2002-05-24 2008-11-12 ソニー株式会社 表示装置及びその製造方法
TWI226598B (en) * 2002-07-15 2005-01-11 Au Optronics Corp Display driving device and the method thereof
KR100479770B1 (ko) * 2002-08-29 2005-04-06 엘지.필립스 엘시디 주식회사 오프스트레스에 의한 전계효과트랜지스터의 오프전류 감소방법 및 시스템
US8179385B2 (en) * 2002-09-17 2012-05-15 Samsung Electronics Co., Ltd. Liquid crystal display
TWI235984B (en) * 2002-11-04 2005-07-11 Au Optronics Corp Driving method of LCD
KR100857378B1 (ko) * 2002-12-31 2008-09-05 비오이 하이디스 테크놀로지 주식회사 게이트 펄스의 구동방법
TWI266274B (en) * 2003-02-24 2006-11-11 Hannstar Display Corp Driving circuit of liquid crystal display panel and method thereof
US7119779B2 (en) * 2003-03-25 2006-10-10 Intel Corporation Display device refresh
KR100933449B1 (ko) * 2003-06-24 2009-12-23 엘지디스플레이 주식회사 액정 표시 패널의 구동 방법 및 장치
KR100741894B1 (ko) * 2003-07-04 2007-07-23 엘지.필립스 엘시디 주식회사 횡전계 방식 액정 표시 장치의 구동방법
KR101010433B1 (ko) * 2003-12-26 2011-01-21 엘지디스플레이 주식회사 횡전계 방식 액정표시장치의 구동방법
JP4580775B2 (ja) * 2005-02-14 2010-11-17 株式会社 日立ディスプレイズ 表示装置及びその駆動方法
JP4667904B2 (ja) * 2005-02-22 2011-04-13 株式会社 日立ディスプレイズ 表示装置
US7652649B2 (en) * 2005-06-15 2010-01-26 Au Optronics Corporation LCD device with improved optical performance
TWI319865B (en) * 2005-12-02 2010-01-21 Driving circuit of liquid crystal display
TWI449009B (zh) * 2005-12-02 2014-08-11 Semiconductor Energy Lab 顯示裝置和使用該顯示裝置的電子裝置
KR101241139B1 (ko) 2006-06-28 2013-03-08 엘지디스플레이 주식회사 액정표시장치 및 이의 구동방법
KR101319971B1 (ko) * 2006-08-14 2013-10-21 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동방법
US7928939B2 (en) * 2007-02-22 2011-04-19 Apple Inc. Display system
JP2010025764A (ja) * 2008-07-18 2010-02-04 Toshiba Corp 光検出装置、光検出機能付き表示装置及び光検出方法
CN102568406A (zh) * 2010-12-31 2012-07-11 北京京东方光电科技有限公司 液晶显示器栅线驱动方法和栅线驱动装置
US9041694B2 (en) 2011-01-21 2015-05-26 Nokia Corporation Overdriving with memory-in-pixel
JP2012181396A (ja) * 2011-03-02 2012-09-20 Seiko Epson Corp 電気光学装置および電子機器
WO2013101022A1 (en) * 2011-12-29 2013-07-04 Intel Corporation Thin-film transistor backplane for displays
JP2014130336A (ja) * 2012-11-30 2014-07-10 Semiconductor Energy Lab Co Ltd 表示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2590394B1 (fr) * 1985-11-15 1987-12-18 Thomson Csf Ecran de visualisation electro-optique a transistors de commande
US4955697A (en) * 1987-04-20 1990-09-11 Hitachi, Ltd. Liquid crystal display device and method of driving the same
JP2568659B2 (ja) * 1988-12-12 1997-01-08 松下電器産業株式会社 表示装置の駆動方法
JP2629360B2 (ja) * 1989-06-30 1997-07-09 松下電器産業株式会社 液晶表示装置の駆動方法
US5177475A (en) * 1990-12-19 1993-01-05 Xerox Corporation Control of liquid crystal devices
JP2806098B2 (ja) * 1991-10-09 1998-09-30 松下電器産業株式会社 表示装置の駆動方法

Also Published As

Publication number Publication date
JP2626451B2 (ja) 1997-07-02
KR940022135A (ko) 1994-10-20
DE69414742D1 (de) 1999-01-07
US5526012A (en) 1996-06-11
EP0617398B1 (en) 1998-11-25
EP0617398A1 (en) 1994-09-28
JPH06273720A (ja) 1994-09-30
DE69414742T2 (de) 1999-07-01

Similar Documents

Publication Publication Date Title
KR0123033B1 (ko) 액정 표시 장치 구동 방법
US6211851B1 (en) Method and apparatus for eliminating crosstalk in active matrix liquid crystal displays
US7079102B2 (en) Driving method for liquid crystal display apparatus and liquid crystal display apparatus
US6040814A (en) Active-matrix liquid crystal display and method of driving same
JP2001282205A (ja) アクティブマトリクス型液晶表示装置およびその駆動方法
US20060119755A1 (en) Liquid crystal display device
EP0657864B1 (en) Method of ac-driving liquid crystal display, and the same using the method
US8325124B2 (en) Display panels with common voltage control units
US7369187B2 (en) Liquid crystal display device and method of driving the same
KR100440360B1 (ko) 액정표시장치및그구동방법
US20020109652A1 (en) Liquid crystal display panel and driving method thereof
JPH01170986A (ja) 電源オフ時の液晶表示消去方法
US20030071773A1 (en) Display driving apparatus and driving control method
KR20020089326A (ko) 절전 및 다른 개선된 특징을 갖는 액정 디스플레이를구동시키기 위한 시스템
KR100740931B1 (ko) 액정 표시 패널과 이를 포함하는 액정 표시 장치와 이의구동 방법
JP3292520B2 (ja) 液晶表示装置
JP2629360B2 (ja) 液晶表示装置の駆動方法
US20080278431A1 (en) Liquid crystal display with low flicker and driving method thereof
US6911966B2 (en) Matrix display device
JP2005128101A (ja) 液晶表示装置
US8878832B2 (en) Pixel circuit, display device, and method for driving display device
KR100640047B1 (ko) 액정표시소자
JPH09243997A (ja) アクティブマトリクス型液晶表示装置及びその駆動方法
KR19980013720A (ko) 액티브 매트릭스형 액정표시장치의 구동방법
JPH0915559A (ja) アクティブマトリクス液晶表示装置及びアクティブマトリクス液晶表示素子の駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20130903

Year of fee payment: 17

EXPY Expiration of term