KR19980013720A - 액티브 매트릭스형 액정표시장치의 구동방법 - Google Patents

액티브 매트릭스형 액정표시장치의 구동방법 Download PDF

Info

Publication number
KR19980013720A
KR19980013720A KR1019960032327A KR19960032327A KR19980013720A KR 19980013720 A KR19980013720 A KR 19980013720A KR 1019960032327 A KR1019960032327 A KR 1019960032327A KR 19960032327 A KR19960032327 A KR 19960032327A KR 19980013720 A KR19980013720 A KR 19980013720A
Authority
KR
South Korea
Prior art keywords
voltage
gate
liquid crystal
crystal display
pixel
Prior art date
Application number
KR1019960032327A
Other languages
English (en)
Other versions
KR100229621B1 (ko
Inventor
하용민
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019960032327A priority Critical patent/KR100229621B1/ko
Publication of KR19980013720A publication Critical patent/KR19980013720A/ko
Application granted granted Critical
Publication of KR100229621B1 publication Critical patent/KR100229621B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 액티브 매트릭스 액정표시장치에 있어서 액정전극에 인가할 신호전압이 정극성일 때와 부극성일 때의 게이트전압을 서로 달리하고, 박막트랜지스터를 온(on)으로 하는 게이트전압의 레벨을 두 가지 이상으로하여 게이트가 오프(off)될 때 액정전극에 발생하는 신호전압 레벨의 변화를 최소화함으로써 균일한 화질을 얻기 위한 액정표시장치의 구동방법과 그러한 방법으로 구동하는 액정표시장치이다.

Description

액티브 매트릭스형 액정표시장치의 구동방법
제1도는 액티브 매트릭스 액정표시장치의 회로도이다.
제2도는 종래의 선형교류방식에서의 게이트주사선 전압파형과 신호선 전압파형이다.
제3도는 게이트전압이 온·오프 될 때, 화소에서 발생하는 화소전압의 왜곡된 파형이다.
제4도는 본 발명의 게이트주사선 전압과 신호선전압의 파형이다.
제5도는 본 발명에서의 액정표시장치를 구동하기 위한 회로도이다.
제6도는 본 발명에서 공통전압(Vcom)이 교류일 때의 게이트 및 화소전압파형을 나타낸 도면이다.
*도면의 주요부분에 대한 부호설명*
1:게이트주사선 2:신호선
3:박막트랜지스터
4:보조 캐패시터(storage capacitor) 5:액정 캐패시터(화소)
6:게이트주사드라이버 7:신호주사드라이버
본 발명은 액티브 매트릭스형 액정표시장치의 구동방법에 있어서, 게이트 주사선의 전압파형을 조정하여 게이트주사전압이 온(on)에서 오프(off)로 될 때, 게이트와 소스 사이의 기생용량으로 인해 발생하는 피드쓰루(feed through)에 의한 화소전압의 왜곡현상을 최소화함으로써 화질을 개선하는 방법에 관한 것이다.
제1도와 같이 복수개의 신호선(2)과 복수개의 게이트 주사선(1)이 매트릭스 형상으로 설치되어 있고 각 교차부에 박막트랜지스터(3)와 화소전극(도면미도시), 그리고 화소전극과 마주보는 공통전극(도면미도시)과 화소전극의 전압을 유지시키는 보조캐패시터(4)를 구비하여 이루어지는 액티브 매트릭스 액정표시장치를 구동하기 위한 일반적인 방법은, 화소전극에 신호를 인가하기 위하여 스위칭트랜지스터의 게이트에 순차적으로 전압(Vg:이하 게이트전압이라 한다)을 주사하는 것이다.
이때,화소전극에는 주기적으로 정극성(positive)과 부극성(negative)의 신호전압이 인가된다. 이렇게 신호전압의 극성이 바꿜 때마다 스위칭트랜지스터의 게이트에 걸리는 게이트전압은 순간적으로 온(on)되었다가 오프(off)로 된다.
상기 게이트전압(Vg)이 온(on)되는 시간동안 도통된 스위칭트랜지스터의 드레인과 소오스를 통하여 신호전압이 화소전극에 전달되고, 이 화소전극과 마주보는 공통전극과의 전압차로 인해 액정에 전기장이 인가됨으로써 액정표시장치가 구동된다. 그리고, 게이트가 오프(off)되면서 화소전극에서 발생하는 전압강하를 보정하기 위해 보조캐패시터에서 전하가 액정으로 인가된다.
제2도는 화소전극과 공통전극사이의 액정에 걸리는 전압에 의하여 발생하는 전기장의 방향을 주기적으로 바꾸어 주고, 서로 인접하는 게이트주사선에 연결된 화소 전극에 서로 다른 극성의 신호가 인가되는 종래의 선형교류(Line inversion) 방식의 게이트전압(Vgi)과 신호전압(Vpi)의 파형을 나타낸다.
그러나, 이러한 종래의 선형교류 방식에서는 제3도에 나타난 것처럼 게이트주사선에 인가된 게이트전압(Vg)이 온(on)에서 오프(off)로 되는 순간, 게이트와 화소전극 사이의 급격한 전압차로 인하여 화소에 총전된 전자들이 TFT의 게이트와 소스 사이의 중첩기생용량(Overlap capacitance:Cgs)과 화소캐패시터(Capacitor:Clc+Cst)로 빠져나가면서 피드쓰루전압(feed through voltage)이 발생하고, 이 피드쓰루전압에 의하여 다음의 식 (1)에서 구해지는 ΔVp만큼의 변동이 생긴다.
Cgs·on:TFT가 on 되었을 때의 게이트-소오스 사이의 용량(capacitance)
Cgs·off:TFT가 off 되었을 때의 게이트-소오스 사이의 용량(capacitance)
Vghl:게이트 펄스의 전압차
Vth:TFT의 문턱전압(threshold voltage)
Vp:픽셀(pixel)의 신호 인가 전압
Cst:보조용량
Clc:액정 용량
상기 (1)식에서 알 수 있듯이 이러한 종래의 선형교류(line inversion) 구동방식에서는 ΔVp의 크기는 신호선에 인가된 신호전압의 값에 따라 변하게 된다. 그런데, 신호전압은 정극성전압(positive field)일 때와 부극성전압(negative field)일 때의 차이가 크므로, 신호전압을 조금만 높여도 ΔVp 값이 상당히 커지게 된다. 이러한 구동방법에서는 신호전압이 정극성(positive field)일 때 화소전극에 인가되는 화소전압의 평균값과 신호전압이 부극성(negative field)일 때 화소전극에 인가되는 화소전압의 평균값에 차이가 생기므로 공통전극의 전압(Vcom:이하 공통전압이라고 한다)을 조절하여 신호전압의 균형을 맞춰서 화소의 액정에 전압이 균등하게 인가되도록 해야 한다.
상기 문제를 해결하기 위해 종래에는 공통전극의 전압(이하 공통전압)을 높이거나 신호전압과 위상을 같게함으로써 화소전극과 공통전극사이의 전압차의 절대값을 줄였다. 그래서, 화소전압이 정극성일 때와 부극성일 때의 전압차를 작게하여 ΔVp값을 어느정도 줄일 수 있었다.
그러나, 상술한 것처럼 정극성(positive field) 신호전압과 부극성(negative field) 신호전압 사이의 차이에 의하여 발생하는 ΔVp는 공통전압(Vcom)의 조정으로 어느 정도 조절이 가능하지만, 게이트주사전압의 변화에 의해 발생하는 화소전압의 차이는 조절이 불가능하다. 또한 게이트 주사선의 저항에 의하여 조금씩 지연되는 게이트전압에 의해 패널의 위치에 따라서 조금씩 달라지는 ΔVp값은 화면 내에서 화질의 불균일성을 야기시키게 된다. 이 때문에 화질 측면에서 플리커(flicker) 혹은, 이미지스티킹(image sticking) 등의 문제가 발생한다.
따라서 본 발명에서는 ΔVp를 최소화하기 위해 신호선을 통하여 화소전극에 신호를 인가할 때, 박막트랜지스터를 온(on)으로 하는 게이트 주사선의 전압을 두가지 이상으로 하고, 신호전압의 정극성(positive)신호와 부극성(negative)신호 인가 시의 게이트 주사선의 전압값을 다르게 한다.
제4도는 본 발명의 선형교류(Line inversion) 구동방식에서 게이트 전압파형과 화소전극에 인가되는 신호전압을 나타낸다.
화소전극에 정극성(positive)신호전압을 인가할 때의 게이트전압을 V1, V2로 하고, 부극성(negative)신호를 인가할 때의 게이트전압을 V3, V4로 가정했을 때, 화소전극에 정극성신호전압을 인가할 때는 게이트전압 V1을 V2보다 크게함으로써 화소전극에 전압이 인가되는 시간을 단축하고, 게이트가 off로 될 때 화소전압의 변화 ΔVp를 최소화한다. 마찬가지로 화소전극에 부극성신호를 인가할 때는 박막트랜지스터를 온(on)시키는 게이트전압 V3를 V4보다 크게함으로써 상기에서처럼 게이트가 off로 될 때 화소전압의 변화 ΔVp를 최소화한다.
본 발명의 원리를 제4도와 제5도를 참조하여 설명하면 다음과 같다.
(실시예1)
신호주사드라이버로(7)부터 신호전압이 신호선(2)으로 인가되면, 그 신호선에 연결된 모든 TFT를 도통시키기 위하여 게이트주사드라이버(6)로부터 게이트전압(Vg)이 게이트주사선(1)으로 순차주사된다. 이 때, 각각의 TFT(3)에 문턱전압보다 높은 레벨의 게이트전압 V1을 인가하여 TFT를 통해 신호선으로부터 화소(5)와 보조캐패시터(4)에 충분한 전하가 충전되도록 한다.
화소에 전하가 충분히 충전되면, 게이트전압을 TFT의 문턱전압보다 높되 V1보다 낮은 전압 V2로 낮추어 TFT를 계속 도통상태로 유지시킨다. 이렇게 전압을 낮추는 순간, 일시적인 화소전압의 강하가 일어나는데, 그 값은 식 (2)와 식 (3)에서 구해진다.
TFT의 게이트에 인가되었던 게이트전압이 오프(off)로 되면, 게이트와 화소전극 사이의 전압차로 인하여 화소에 층전되었던 전자들이 게이트와 소스 사이의 중첩기생 용량(Overlap capacitance:Cgs)과 화소캐패시터 (Capacitor:Clc+Cst)로 빠져나간다.
이 현상으로 인해 화소에 인가되는 화소전압에 피드쓰루전압(feed through voltage)이 발생하는데, 그 값은 식 (4)와 식 (5)에서 구해진다.
즉, 박막트랜지스터를 도통시키되 화소전압(Vp)보다 월등히 큰 V1, V3전압에서는 충분한 전하가 화소에 충전되고, 상기 게이트전압이 V2혹은, V4로 낮추어지면 화소전압의 일차강하가 일어난다. 그러나, 이 때는 게이트가 오프(off)로 된 것이 아니므로 화소에는 다시 전하가 충전된다.
게이트전압 V2와 V4는 V1, V3보다 낮지만, 신호전압(Vp)과 문턱전압(V+h)의 합보다 크므로 화소전압의 일차강하로 인해 왜곡된 신호가 재충전(회복)된다. 이 회복되는 시간은 V2(흑은 V4)와 신호전압(Vp)의 차이가 크면 클수록 빠르기 때문에 낮은 신호전압의 경우 ΔVp1이 커도 회복이 빠르고 신호전압에 따른 ΔVp의 차이가 감소하게 된다.
V2(흑은 V4)에서 게이트전압이 off(또는,1ow Ievel)로 될 때, 다시 식(4)와 식(5)처럼 신호전압의 정극성신호(positive)와 부극성신호(negative) 인가시 ΔVp2(+),ΔVp2(-)만큼 신호전압의 강하가 일어나게 된다.
즉, 본 발명은 박막트랜지스터를 온(on)으로 하는 게이트 주사선의 구동전압(Vg)의 레벨을 두가지 이상으로 하고, 신호선에 정극성신호를 인가할 때와 부극성신호를 인가할 때의 구동전압레벨을 달리하여 신호전압에 따라 화소에서의 신호전압변동을 최소화하는 것을 특징으로 한다.
(실시예 2)
상기 동작원리는 공통전압(Vcom)이 교류일 경우에도 적용된다. 제6도는 공통전압(Vcom)을 교류로 했을 경우 게이트전압(Vg)과 신호전압(Vdata), 그리고 화소전압(Vp)의 파형을 나타낸다.
즉, Vcom과 같은 위상과 진폭으로 게이트주사선 전압의 off level(또는,1ow 1evel)을 변화시켜주는 경우에도 게이트의 온(on)전압을 두가지 이상의 값으로 하고 신호전압의 정극성신호와 부극성신호시에도 각각 독립적인 게이트전압(Vg)을 V1, V2, V3, V4로 하면된다.
본 발명의 액티브 매트릭스 액정표시장치의 표시방법에 의하면, 게이트 주사선에 인가되는 전압이 온(on)에서 오프(off)로 변할 때, 발생하는 픽셀의 신호전압강하(feed through voltage)의 신호전압 레벨에 따른 변화를 최소화할 수 있다. 따라서, 플리커(flicker)와 이미지스티킹(image sticking) 등을 줄일 수 있고, 인가되는 게이트 전압의 지연(delay)에 따른 ΔVp 차이도 줄일 수 있어서 액정표시장치의 균일도를 높일 수 있다.

Claims (4)

  1. 복수개의 게이트주사선과 복수개의 신호선이 매트릭스 형상으로 배열되어 각각의 교차부에 게이트는 게이트주사선에 연결하고, 소오스와 드레인 중 하나의 단은 화소를 나타내는 액정전극에 연결하며, 나머지 단은 신호선에 연결한 박막트랜지스터를 설치한 액정표시장치의 구동방법에 있어서;
    상기 게이트주사선에 인가되어 게이트를 온(on)시키는 기간동안의 전압(Vg)을 2가지 이상의 레벨로하고;
    상기 액정전극에 인가되는 전계가 정극성일 때와 부극성일 때의 레벨을 달리하여 액정표시장치를 구동시키는 방법.
  2. 1항에 있어서 상기 게이트가 오프(off)되는 기간동안의 상기 게이트주사선에 인가되는 전압(Vg)을 교류로 하는 방법.
  3. 복수개의 게이트주사선과 복수개의 신호선이 매트릭스 형상으로 배열되어 각각의 교차부에 게이트는 게이트주사선에 연결하고, 소오스와 드레인 중 하나의 단은 화소를 나타내는 액정전극에 연결하며, 나머지 단은 신호선에 연결한 박막트랜지스터를 스위치소자로 하는 액정표시장치에 있어서;
    상기 게이트주사선에 인가되어 게이트를 온(on)시키는 기간동안의 전압(Vg)을 2가지 이상의 레벨로하고;
    상기 액정전극에 인가되는 전계가 정극성일 때와 부극성일 때의 게이트전압(Vg)를 달리하여 구동하는 액정표시장치
  4. 3항에 있어서 상기 게이트가 오프(off)되는 기간동안의 상기 게이트주사선에 인가되는 전압을 교류로하여 구동하는 액정표시장치.
KR1019960032327A 1996-08-02 1996-08-02 액티브 매트릭스형 액정표시장치의 구동방법 KR100229621B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960032327A KR100229621B1 (ko) 1996-08-02 1996-08-02 액티브 매트릭스형 액정표시장치의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960032327A KR100229621B1 (ko) 1996-08-02 1996-08-02 액티브 매트릭스형 액정표시장치의 구동방법

Publications (2)

Publication Number Publication Date
KR19980013720A true KR19980013720A (ko) 1998-05-15
KR100229621B1 KR100229621B1 (ko) 1999-11-15

Family

ID=19468637

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960032327A KR100229621B1 (ko) 1996-08-02 1996-08-02 액티브 매트릭스형 액정표시장치의 구동방법

Country Status (1)

Country Link
KR (1) KR100229621B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100479770B1 (ko) * 2002-08-29 2005-04-06 엘지.필립스 엘시디 주식회사 오프스트레스에 의한 전계효과트랜지스터의 오프전류 감소방법 및 시스템
KR100483398B1 (ko) * 1997-08-01 2005-08-31 삼성전자주식회사 박막트랜지스터액정표시장치구동방법
KR100529566B1 (ko) * 1997-08-13 2006-02-09 삼성전자주식회사 박막 트랜지스터 액정 표시 장치의 구동 방법
KR100869118B1 (ko) * 2002-08-07 2008-11-17 삼성전자주식회사 액정 표시 장치 및 이의 구동 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100741894B1 (ko) 2003-07-04 2007-07-23 엘지.필립스 엘시디 주식회사 횡전계 방식 액정 표시 장치의 구동방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100483398B1 (ko) * 1997-08-01 2005-08-31 삼성전자주식회사 박막트랜지스터액정표시장치구동방법
KR100529566B1 (ko) * 1997-08-13 2006-02-09 삼성전자주식회사 박막 트랜지스터 액정 표시 장치의 구동 방법
KR100869118B1 (ko) * 2002-08-07 2008-11-17 삼성전자주식회사 액정 표시 장치 및 이의 구동 방법
KR100479770B1 (ko) * 2002-08-29 2005-04-06 엘지.필립스 엘시디 주식회사 오프스트레스에 의한 전계효과트랜지스터의 오프전류 감소방법 및 시스템

Also Published As

Publication number Publication date
KR100229621B1 (ko) 1999-11-15

Similar Documents

Publication Publication Date Title
KR0144450B1 (ko) 액정표시장치
KR0123033B1 (ko) 액정 표시 장치 구동 방법
EP0336570B1 (en) Method of driving display device
US6392626B1 (en) Liquid crystal display having different common voltages
KR100430094B1 (ko) 액티브매트릭스액정표시장치및그방법
EP0657864B1 (en) Method of ac-driving liquid crystal display, and the same using the method
EP0536744A2 (en) Driving method for a display device
US20130293526A1 (en) Display device and method of operating the same
JPH075852A (ja) 液晶表示装置で漏話を除去する方法及び液晶表示装置
JPS6211829A (ja) アクテイブマトリツクス形液晶表示装置
US5926160A (en) Apparatus for displaying image on liquid crystal pixels arranged in matrix layout
KR100634827B1 (ko) 액정표시장치의 감마전압 보상 장치 및 방법
JPH0572999A (ja) 液晶表示装置及びその駆動方法
JP3292520B2 (ja) 液晶表示装置
KR100483400B1 (ko) 액정표시장치의구동방법
JP3128965B2 (ja) アクティブマトリクス液晶表示装置
US6911966B2 (en) Matrix display device
KR100229621B1 (ko) 액티브 매트릭스형 액정표시장치의 구동방법
KR20040049558A (ko) 액정 표시 장치 및 그 구동 방법
JPH07120720A (ja) 液晶表示装置
KR20000006515A (ko) 액정표시소자의구동방법
JP3361265B2 (ja) 表示装置
KR20020071995A (ko) 킥백 전압을 보상하는 액정 표시 장치
JP4084274B2 (ja) 液晶表示器の駆動方法および駆動回路
KR100617611B1 (ko) 다중 레벨을 갖는 게이트 구동 신호 발생 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 17

EXPY Expiration of term