JP2002215099A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2002215099A JP2002215099A JP2000402656A JP2000402656A JP2002215099A JP 2002215099 A JP2002215099 A JP 2002215099A JP 2000402656 A JP2000402656 A JP 2000402656A JP 2000402656 A JP2000402656 A JP 2000402656A JP 2002215099 A JP2002215099 A JP 2002215099A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- liquid crystal
- bus
- state
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 73
- 239000004065 semiconductor Substances 0.000 claims 1
- 230000001360 synchronised effect Effects 0.000 abstract 1
- 238000001514 detection method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000013459 approach Methods 0.000 description 5
- 206010047571 Visual impairment Diseases 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】例えば水平同期信号等の信号を検出することな
く、低コストで消去時間の短縮が可能な液晶表示装置を
提供する。 【解決手段】電源がＯＦＦになったときに、スイッチン
グ素子（６２）をＯＮ状態にし、このスイッチング素子
（６２）を経由させて、電荷流入部（６７）を供給ライ
ン（Ｌ３）に接続する。
く、低コストで消去時間の短縮が可能な液晶表示装置を
提供する。 【解決手段】電源がＯＦＦになったときに、スイッチン
グ素子（６２）をＯＮ状態にし、このスイッチング素子
（６２）を経由させて、電荷流入部（６７）を供給ライ
ン（Ｌ３）に接続する。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶層に電圧を印
加する第１の電極及び第２の電極を備えた液晶表示装置
に関する。
加する第１の電極及び第２の電極を備えた液晶表示装置
に関する。
【０００２】
【従来の技術】液晶ディスプレイに表示された画像を、
このディスプレイの電源をＯＦＦにして消去する場合、
電源をＯＦＦにしてから、ディスプレイに表示されてい
た画像が完全に消去するまでの時間（以下、消去時間と
呼ぶ）が、４秒〜５秒、場合によっては３０秒に近い時
間が必要な液晶ディスプレイがある。消去時間が長くな
る理由は、電源をＯＦＦにしても、しばらくの間は、或
る大きさを持つ電圧が液晶層に印加されているからであ
ると考えられれる。消去時間が長ければ長いほど、それ
だけ画面に残像が生じていることになるが、このような
残像は、ユーザにとって煩わしいため、残像ができるだ
け早く消去されるように、消去時間を短縮することが要
求されている。
このディスプレイの電源をＯＦＦにして消去する場合、
電源をＯＦＦにしてから、ディスプレイに表示されてい
た画像が完全に消去するまでの時間（以下、消去時間と
呼ぶ）が、４秒〜５秒、場合によっては３０秒に近い時
間が必要な液晶ディスプレイがある。消去時間が長くな
る理由は、電源をＯＦＦにしても、しばらくの間は、或
る大きさを持つ電圧が液晶層に印加されているからであ
ると考えられれる。消去時間が長ければ長いほど、それ
だけ画面に残像が生じていることになるが、このような
残像は、ユーザにとって煩わしいため、残像ができるだ
け早く消去されるように、消去時間を短縮することが要
求されている。
【０００３】例えばＴＦＴ型液晶表示装置の場合、消去
時間を短縮するために、ゲートドライバに、この液晶表
示装置の電源がＯＦＦになった直後に全てのＴＦＴをＯ
Ｎ状態にするための機能（以下、全ＯＮ機能と呼ぶ）を
持たせることが知られている。このような機能を備えた
ゲートドライバを用いると、電源がＯＦＦになった直後
に、画素電極にＯＦＦの画像データが書き込まれ、画素
電極の電位が即座にゼロ電位に変化する。従って、画素
電極と共通電極との電位差を短時間でほぼゼロにするこ
とができ、消去時間を短縮することができる。
時間を短縮するために、ゲートドライバに、この液晶表
示装置の電源がＯＦＦになった直後に全てのＴＦＴをＯ
Ｎ状態にするための機能（以下、全ＯＮ機能と呼ぶ）を
持たせることが知られている。このような機能を備えた
ゲートドライバを用いると、電源がＯＦＦになった直後
に、画素電極にＯＦＦの画像データが書き込まれ、画素
電極の電位が即座にゼロ電位に変化する。従って、画素
電極と共通電極との電位差を短時間でほぼゼロにするこ
とができ、消去時間を短縮することができる。
【０００４】上記のゲートドライバの全ＯＮ機能を駆動
するためには、全ＯＮ機能の駆動を専用に行うための電
圧検出回路や信号検出回路が新たに必要となる。電圧検
出回路は、ＬＣＤ外部から供給される電圧を検出し、こ
の検出した値に応じて全ＯＮ機能を制御するものであ
り、一方、信号検出回路は、この電圧に加えて信号（例
えば水平同期信号）も検出し、又はこのような信号のみ
を検出し、これら検出した電圧及び信号（又は信号の
み）に応じて、全ＯＮ機能を制御するものである。
するためには、全ＯＮ機能の駆動を専用に行うための電
圧検出回路や信号検出回路が新たに必要となる。電圧検
出回路は、ＬＣＤ外部から供給される電圧を検出し、こ
の検出した値に応じて全ＯＮ機能を制御するものであ
り、一方、信号検出回路は、この電圧に加えて信号（例
えば水平同期信号）も検出し、又はこのような信号のみ
を検出し、これら検出した電圧及び信号（又は信号の
み）に応じて、全ＯＮ機能を制御するものである。
【０００５】
【発明が解決しようとする課題】電圧検出回路を用いる
場合、高価な電圧検出ディテクタＩＣが必要となり、コ
スト高になるという問題がある。また、信号検出回路を
用いる場合、検出すべき信号の特性（例えば信号の振幅
や周波数等）に応じて、信号検出回路の仕様を変更しな
ければならないという問題がある。
場合、高価な電圧検出ディテクタＩＣが必要となり、コ
スト高になるという問題がある。また、信号検出回路を
用いる場合、検出すべき信号の特性（例えば信号の振幅
や周波数等）に応じて、信号検出回路の仕様を変更しな
ければならないという問題がある。
【０００６】本発明は、上記の事情に鑑み、例えば水平
同期信号等の信号を検出することなく、低コストで消去
時間の短縮が可能な液晶表示装置を提供することを目的
とする。
同期信号等の信号を検出することなく、低コストで消去
時間の短縮が可能な液晶表示装置を提供することを目的
とする。
【０００７】
【課題を解決するための手段】上記目的を達成する本発
明の第１の液晶表示装置は、液晶層に電圧を印加する第
１の電極及び第２の電極と、第１のスイッチング手段を
経由して前記第１の電極に電気的に接続される第１及び
第２のバスと、前記第１のバスを含む経路を経由して前
記第１のスイッチング手段に向けて供給される第１の電
位を発生する電位発生手段と、前記経路、前記第１の電
極、又は前記電位発生手段に存在する電荷が流入する電
荷流入部と、前記電荷流入部に電荷が流入する第１の状
態と、該第１の状態よりも前記電荷流入部に電荷が流入
しにくい第２の状態とのうちのいずれかの状態に、前記
電荷流入部への電荷の流入状態を切り換える第２のスイ
ッチング手段とを備えたことを特徴とする。
明の第１の液晶表示装置は、液晶層に電圧を印加する第
１の電極及び第２の電極と、第１のスイッチング手段を
経由して前記第１の電極に電気的に接続される第１及び
第２のバスと、前記第１のバスを含む経路を経由して前
記第１のスイッチング手段に向けて供給される第１の電
位を発生する電位発生手段と、前記経路、前記第１の電
極、又は前記電位発生手段に存在する電荷が流入する電
荷流入部と、前記電荷流入部に電荷が流入する第１の状
態と、該第１の状態よりも前記電荷流入部に電荷が流入
しにくい第２の状態とのうちのいずれかの状態に、前記
電荷流入部への電荷の流入状態を切り換える第２のスイ
ッチング手段とを備えたことを特徴とする。
【０００８】本発明の第１の液晶表示装置は、前記経
路、前記第１の電極、又は前記電位発生手段に存在する
電荷が流入する電荷流入部を備えており、さらに、この
電荷流入部への電荷の流入状態は、第２のスイッチング
手段により切り換えられる。従って、この電荷流入部が
第２の状態から第１の状態に変化した場合、前記経路、
前記第１の電極、又は前記電位発生手段に存在する電荷
は効率よくこの電荷流入部に流入する。このため、前記
経路、前記第１の電極、又は前記電位発生手段の電位
を、この電荷流入部に流入した電荷量に対応した電位分
だけすばやく変化させることができる。このように、前
記経路、前記第１の電極、又は前記電位発生手段の電位
を変化させることにより、後述するように、消去時間を
短縮することが可能となる。また、本発明の第１の液晶
表示装置では、上記の電荷流入部を備えることで、後述
するように、例えば水平同期信号等の信号を検出するこ
となく低コストで消去時間を短縮することが可能とな
る。
路、前記第１の電極、又は前記電位発生手段に存在する
電荷が流入する電荷流入部を備えており、さらに、この
電荷流入部への電荷の流入状態は、第２のスイッチング
手段により切り換えられる。従って、この電荷流入部が
第２の状態から第１の状態に変化した場合、前記経路、
前記第１の電極、又は前記電位発生手段に存在する電荷
は効率よくこの電荷流入部に流入する。このため、前記
経路、前記第１の電極、又は前記電位発生手段の電位
を、この電荷流入部に流入した電荷量に対応した電位分
だけすばやく変化させることができる。このように、前
記経路、前記第１の電極、又は前記電位発生手段の電位
を変化させることにより、後述するように、消去時間を
短縮することが可能となる。また、本発明の第１の液晶
表示装置では、上記の電荷流入部を備えることで、後述
するように、例えば水平同期信号等の信号を検出するこ
となく低コストで消去時間を短縮することが可能とな
る。
【０００９】ここで、本発明の第１の液晶表示装置は、
前記第２のスイッチング手段がＯＮ状態のときに前記電
荷流入部を前記第１の状態にし、該第２のスイッチング
手段がＯＦＦ状態のときに前記電荷流入部を前記第２の
状態に設定することが好ましい。
前記第２のスイッチング手段がＯＮ状態のときに前記電
荷流入部を前記第１の状態にし、該第２のスイッチング
手段がＯＦＦ状態のときに前記電荷流入部を前記第２の
状態に設定することが好ましい。
【００１０】第２のスイッチング手段をＯＮ状態、ＯＦ
Ｆ状態に切り換えることにより、電荷流入部を第１の状
態又は第２の状態に設定することができる。
Ｆ状態に切り換えることにより、電荷流入部を第１の状
態又は第２の状態に設定することができる。
【００１１】ここで、本発明の第１の液晶表示装置は、
前記第２のスイッチング手段を、ＯＮ状態及びＯＦＦ状
態のうちのいずれかの状態に切換自在に制御する制御部
を備えたことが好ましい。
前記第２のスイッチング手段を、ＯＮ状態及びＯＦＦ状
態のうちのいずれかの状態に切換自在に制御する制御部
を備えたことが好ましい。
【００１２】制御部を備えることにより、前記第２のス
イッチング手段のＯＮ状態、ＯＦＦ状態の切換えを容易
に行うことができる。
イッチング手段のＯＮ状態、ＯＦＦ状態の切換えを容易
に行うことができる。
【００１３】ここで、本発明の第１の液晶表示装置は、
前記電位発生手段が複数の電位を発生するものであり、
前記制御部が、前記電位発生手段が発生する複数の電位
を検出し、該検出した電位に基づいて、前記第２のスイ
ッチング手段を、ＯＮ状態及びＯＦＦ状態のうちのいず
れかの状態に切換自在に制御することが好ましい。
前記電位発生手段が複数の電位を発生するものであり、
前記制御部が、前記電位発生手段が発生する複数の電位
を検出し、該検出した電位に基づいて、前記第２のスイ
ッチング手段を、ＯＮ状態及びＯＦＦ状態のうちのいず
れかの状態に切換自在に制御することが好ましい。
【００１４】前記制御部を上記の構成にすることによ
り、例えば水平同期信号等の信号を検出することは不要
であり、信号の特性とは無関係に制御部を設計すること
ができる。
り、例えば水平同期信号等の信号を検出することは不要
であり、信号の特性とは無関係に制御部を設計すること
ができる。
【００１５】ここで、本発明の第１の液晶表示装置は、
前記第１のバスに信号を伝送する第１のドライバと、前
記第２のバスに信号を伝送する第２のドライバとを備
え、前記電位発生手段が、前記第１の電位の他に、前記
第１のドライバに向けて供給される第２の電位と、前記
第２のドライバに向けて供給される第３の電位とを発生
し、前記制御部が、前記第１、第２及び第３の電位を検
出し、該検出した電位に基づいて、前記第２のスイッチ
ング手段を、ＯＮ状態及びＯＦＦ状態のうちのいずれか
の状態に切換自在に制御することが好ましい。
前記第１のバスに信号を伝送する第１のドライバと、前
記第２のバスに信号を伝送する第２のドライバとを備
え、前記電位発生手段が、前記第１の電位の他に、前記
第１のドライバに向けて供給される第２の電位と、前記
第２のドライバに向けて供給される第３の電位とを発生
し、前記制御部が、前記第１、第２及び第３の電位を検
出し、該検出した電位に基づいて、前記第２のスイッチ
ング手段を、ＯＮ状態及びＯＦＦ状態のうちのいずれか
の状態に切換自在に制御することが好ましい。
【００１６】電位発生手段に上記第１〜第３の電位を発
生させ、これら電位を検出することで、例えば水平同期
信号等の信号の特性とは無関係に制御部を設計すること
ができる。
生させ、これら電位を検出することで、例えば水平同期
信号等の信号の特性とは無関係に制御部を設計すること
ができる。
【００１７】ここで、本発明の第１の液晶表示装置は、
前記制御部が、前記第２のスイッチング手段のＯＮ状態
及びＯＦＦ状態を切り換えるための第３のスイッチング
手段を備えたことが好ましい。
前記制御部が、前記第２のスイッチング手段のＯＮ状態
及びＯＦＦ状態を切り換えるための第３のスイッチング
手段を備えたことが好ましい。
【００１８】第３のスイッチング手段を備えることによ
り、この第３のスイッチング手段の簡単な切換えで、第
２のスイッチング手段のＯＮ状態、ＯＦＦ状態を制御す
ることができる。
り、この第３のスイッチング手段の簡単な切換えで、第
２のスイッチング手段のＯＮ状態、ＯＦＦ状態を制御す
ることができる。
【００１９】さらに、本発明の第１の液晶表示装置は、
前記第１の電極が画素電極、前記第２の電極が共通電極
であってもよく、前記第１のバスがゲートバス、前記第
２のバスがソースバスであってもよく、前記第１のドラ
イバがゲートドライバ、前記第２のドライバがソースド
ライバであってもよい。
前記第１の電極が画素電極、前記第２の電極が共通電極
であってもよく、前記第１のバスがゲートバス、前記第
２のバスがソースバスであってもよく、前記第１のドラ
イバがゲートドライバ、前記第２のドライバがソースド
ライバであってもよい。
【００２０】また、本発明の第２の液晶表示装置は、液
晶層に電圧を印加する第１の電極及び第２の電極と、第
１のスイッチング手段を経由して前記第１の電極に電気
的に接続される第１及び第２のバスと、前記第１のバス
に向けて供給される第１の電位を発生する電位発生手段
とを備えた液晶表示装置であって、前記電位発生手段
が、該電位発生手段への電力の供給が停止されたとき
に、前記第１の電位よりも大きく前記第１のバスに向け
て供給される第２の電位を発生することを特徴とする。
晶層に電圧を印加する第１の電極及び第２の電極と、第
１のスイッチング手段を経由して前記第１の電極に電気
的に接続される第１及び第２のバスと、前記第１のバス
に向けて供給される第１の電位を発生する電位発生手段
とを備えた液晶表示装置であって、前記電位発生手段
が、該電位発生手段への電力の供給が停止されたとき
に、前記第１の電位よりも大きく前記第１のバスに向け
て供給される第２の電位を発生することを特徴とする。
【００２１】本発明の第２の液晶表示装置が備えている
電位発生手段は、電力の供給が停止したときに、前記第
１の電位よりも大きい第２の電位を発生し、この第２の
電位は前記第１のバスに向けて供給される。このよう
に、電力の供給が停止したときに、第１のバスに向けて
第１の電位より大きい第２の電位を供給することによ
り、後述するように、消去時間を短縮することができ
る。また、本発明の第２の液晶表示装置では、上記の電
位発生手段を備えることで、後述するように、例えば水
平同期信号等の信号を検出することなく低コストで消去
時間を短縮することが可能となる。
電位発生手段は、電力の供給が停止したときに、前記第
１の電位よりも大きい第２の電位を発生し、この第２の
電位は前記第１のバスに向けて供給される。このよう
に、電力の供給が停止したときに、第１のバスに向けて
第１の電位より大きい第２の電位を供給することによ
り、後述するように、消去時間を短縮することができ
る。また、本発明の第２の液晶表示装置では、上記の電
位発生手段を備えることで、後述するように、例えば水
平同期信号等の信号を検出することなく低コストで消去
時間を短縮することが可能となる。
【００２２】ここで、本発明の第２の液晶表示装置は、
前記電位発生手段が、前記第２の電位を出力する差動増
幅器を有することが好ましい。
前記電位発生手段が、前記第２の電位を出力する差動増
幅器を有することが好ましい。
【００２３】このような差動増幅器を備えることによ
り、簡単な回路構成で第２の電位を発生させることがで
きる。
り、簡単な回路構成で第２の電位を発生させることがで
きる。
【００２４】ここで、本発明の第２の液晶表示装置は、
前記第１の電極が画素電極、前記第２の電極が共通電極
であってもよく、前記第１のバスがゲートバス、前記第
２のバスがソースバスであってもよい。
前記第１の電極が画素電極、前記第２の電極が共通電極
であってもよく、前記第１のバスがゲートバス、前記第
２のバスがソースバスであってもよい。
【００２５】
【発明の実施の形態】以下、本発明の実施形態について
説明する。
説明する。
【００２６】図１は、本発明の第１の液晶表示装置の一
実施形態であるＴＦＴ液晶ディスプレイの一例を示す概
略構成図である。
実施形態であるＴＦＴ液晶ディスプレイの一例を示す概
略構成図である。
【００２７】このＴＦＴ液晶ディスプレイ（以下、単に
「ディスプレイ」という）１は液晶パネル２を備えてい
る。この液晶パネル２はカラー画像を表示するパネルで
あり、Ｒ（赤）、Ｇ（緑）及びＢ（青）の各色を表す画
素から構成される。
「ディスプレイ」という）１は液晶パネル２を備えてい
る。この液晶パネル２はカラー画像を表示するパネルで
あり、Ｒ（赤）、Ｇ（緑）及びＢ（青）の各色を表す画
素から構成される。
【００２８】図２は、この液晶パネル２の画素構成を概
略的に示す図である。
略的に示す図である。
【００２９】この液晶パネル２は、互いに垂直に延在す
るゲートバス２３及びソースバス２４を備えている。こ
こでは、ゲートバス２３は８００本備えられ、ソースバ
ス２４は３０７２本備えられているが、これらゲートバ
ス２３及びソースバス２４の本数は、ディスプレイ１の
用途などに応じて適時変更可能である。この図には、ゲ
ートバス２３は３本のみが図示され、ソースバス２４は
１本のみが図示されている。また、この液晶パネル２に
は、各画素毎に画素電極２１及びＴＦＴ２２が備えられ
ている。この図では、画素電極２１及びＴＦＴ２２は、
それぞれ２つだけ代表して示されている。ＴＦＴ２２の
ドレイン電極２２ｃは画素電極２１に接続されている。
また、ＴＦＴ２２のゲート電極２２ａはゲートバス２３
に接続され、ＴＦＴ２２のソース電極２２ｂはソースバ
ス２４に接続されている。更に、この液晶パネル２は、
共通電極２５を備えている。この共通電極２５は、液晶
層（図示せず）を介在させて各画素電極２１に対向する
ように２次元的に広がっているが、ここでは、説明の便
宜上、共通電極２５を単なる直線で示してある。
るゲートバス２３及びソースバス２４を備えている。こ
こでは、ゲートバス２３は８００本備えられ、ソースバ
ス２４は３０７２本備えられているが、これらゲートバ
ス２３及びソースバス２４の本数は、ディスプレイ１の
用途などに応じて適時変更可能である。この図には、ゲ
ートバス２３は３本のみが図示され、ソースバス２４は
１本のみが図示されている。また、この液晶パネル２に
は、各画素毎に画素電極２１及びＴＦＴ２２が備えられ
ている。この図では、画素電極２１及びＴＦＴ２２は、
それぞれ２つだけ代表して示されている。ＴＦＴ２２の
ドレイン電極２２ｃは画素電極２１に接続されている。
また、ＴＦＴ２２のゲート電極２２ａはゲートバス２３
に接続され、ＴＦＴ２２のソース電極２２ｂはソースバ
ス２４に接続されている。更に、この液晶パネル２は、
共通電極２５を備えている。この共通電極２５は、液晶
層（図示せず）を介在させて各画素電極２１に対向する
ように２次元的に広がっているが、ここでは、説明の便
宜上、共通電極２５を単なる直線で示してある。
【００３０】図１に戻って説明を続ける。
【００３１】液晶パネル２の周囲にはゲートドライバ３
及びソースドライバ４が配置されており、これらドライ
バ３及び４は、電位発生回路５に接続されている。ま
た、ディスプレイ１は、液晶パネル２に表示された画像
を、電位発生回路５への直流電源の供給が遮断された直
後に瞬時に消去するための画面消去回路６を備えてい
る。
及びソースドライバ４が配置されており、これらドライ
バ３及び４は、電位発生回路５に接続されている。ま
た、ディスプレイ１は、液晶パネル２に表示された画像
を、電位発生回路５への直流電源の供給が遮断された直
後に瞬時に消去するための画面消去回路６を備えてい
る。
【００３２】図３は、画面消去回路６の構成と、この画
面消去回路６及びその他の回路の接続関係とを示す図で
ある。
面消去回路６及びその他の回路の接続関係とを示す図で
ある。
【００３３】電位発生回路５は、所定の電位Ｖｓ、Ｖ
ｇ、Ｖ０及びＶｃを発生する。電位Ｖｓ、Ｖｇ及びＶｃ
は正の電位であるが、電位Ｖ０は負の電位である。電位
Ｖｓはソースドライバ４に向けて供給され、電位Ｖｇ及
びＶ０はゲートドライバ３に向けて供給され、Ｖｃは共
通電極２５（図２参照）に向けて供給される。
ｇ、Ｖ０及びＶｃを発生する。電位Ｖｓ、Ｖｇ及びＶｃ
は正の電位であるが、電位Ｖ０は負の電位である。電位
Ｖｓはソースドライバ４に向けて供給され、電位Ｖｇ及
びＶ０はゲートドライバ３に向けて供給され、Ｖｃは共
通電極２５（図２参照）に向けて供給される。
【００３４】また、画面消去回路６は抵抗６５を含む電
荷流入部６７を備えている。この電荷流入部６７はスイ
ッチング素子６２に接続されている。このスイッチング
素子６２は、トランジスタ６２ａと、抵抗６２ｂ及び６
２ｃとを有している。トランジスタ６２ａのコレクタ
は、このトランジスタ６２ａの保護用の抵抗６５を経由
して接地され、エミッタは、電位Ｖ０の供給ラインＬ３
を経由してゲートドライバ３に接続されている。また、
画面消去回路６は、このスイッチング素子６２のＯＮ、
ＯＦＦを制御する制御部６６を備えている。この制御部
６６は、スイッチング素子６２と同一構造のスイッチン
グ素子６１を備えており、このスイッチング素子６１
は、トランジスタ６１ａと、抵抗６１ｂ及び６１ｃとを
有している。このトランジスタ６１ａのコレクタは、点
Ｐ３を経由してスイッチング素子６２に接続されるとと
もに、抵抗６４を経由して電位Ｖｇの供給ラインＬ２に
接続されている。また、トランジスタ６１ａのエミッタ
は、点Ｐ２で、トランジスタ６２ａのエミッタ及び供給
ラインＬ３に接続されている。このトランジスタ６１ａ
のベースは抵抗６１ｂ及び抵抗６３を経由して、電位Ｖ
ｓの供給ラインＬ１に接続されている。スイッチング素
子６１は、点Ｐ１の電位ＶＰ１と点Ｐ２の電位Ｖ Ｐ２と
の間の電位差ＶＰ１−ＶＰ２が、 ＶＰ１−ＶＰ２≧Ｖｏｎ…（１） を満たすときにＯＮ状態となり、 ＶＰ１−ＶＰ２≦Ｖｏｆｆ…（２） を満たすときにＯＦＦ状態となる。
荷流入部６７を備えている。この電荷流入部６７はスイ
ッチング素子６２に接続されている。このスイッチング
素子６２は、トランジスタ６２ａと、抵抗６２ｂ及び６
２ｃとを有している。トランジスタ６２ａのコレクタ
は、このトランジスタ６２ａの保護用の抵抗６５を経由
して接地され、エミッタは、電位Ｖ０の供給ラインＬ３
を経由してゲートドライバ３に接続されている。また、
画面消去回路６は、このスイッチング素子６２のＯＮ、
ＯＦＦを制御する制御部６６を備えている。この制御部
６６は、スイッチング素子６２と同一構造のスイッチン
グ素子６１を備えており、このスイッチング素子６１
は、トランジスタ６１ａと、抵抗６１ｂ及び６１ｃとを
有している。このトランジスタ６１ａのコレクタは、点
Ｐ３を経由してスイッチング素子６２に接続されるとと
もに、抵抗６４を経由して電位Ｖｇの供給ラインＬ２に
接続されている。また、トランジスタ６１ａのエミッタ
は、点Ｐ２で、トランジスタ６２ａのエミッタ及び供給
ラインＬ３に接続されている。このトランジスタ６１ａ
のベースは抵抗６１ｂ及び抵抗６３を経由して、電位Ｖ
ｓの供給ラインＬ１に接続されている。スイッチング素
子６１は、点Ｐ１の電位ＶＰ１と点Ｐ２の電位Ｖ Ｐ２と
の間の電位差ＶＰ１−ＶＰ２が、 ＶＰ１−ＶＰ２≧Ｖｏｎ…（１） を満たすときにＯＮ状態となり、 ＶＰ１−ＶＰ２≦Ｖｏｆｆ…（２） を満たすときにＯＦＦ状態となる。
【００３５】Ｖｏｎ＞ＶＰ１−ＶＰ２＞Ｖｏｆｆの場
合、スイッチング素子６１がＯＮ状態となるかＯＦＦ状
態となるかは不定であり、このスイッチング素子６１と
して用いられた製品の特性に応じて、ＯＮ状態になった
りＯＦＦ状態になったりする。
合、スイッチング素子６１がＯＮ状態となるかＯＦＦ状
態となるかは不定であり、このスイッチング素子６１と
して用いられた製品の特性に応じて、ＯＮ状態になった
りＯＦＦ状態になったりする。
【００３６】また、スイッチング素子６２は、スイッチ
ング素子６１と同様の特性を有しており、点Ｐ３の電位
ＶＰ３と点Ｐ２の電位ＶＰ２との間の電位差ＶＰ３−Ｖ
Ｐ２が、 ＶＰ３−ＶＰ２≧Ｖｏｎ…（３） を満たすときにＯＮ状態となり、 ＶＰ３−ＶＰ２≦Ｖｏｆｆ…（４） を満たすときにＯＦＦ状態となる。
ング素子６１と同様の特性を有しており、点Ｐ３の電位
ＶＰ３と点Ｐ２の電位ＶＰ２との間の電位差ＶＰ３−Ｖ
Ｐ２が、 ＶＰ３−ＶＰ２≧Ｖｏｎ…（３） を満たすときにＯＮ状態となり、 ＶＰ３−ＶＰ２≦Ｖｏｆｆ…（４） を満たすときにＯＦＦ状態となる。
【００３７】Ｖｏｎ＞ＶＰ３−ＶＰ２＞Ｖｏｆｆの場
合、スイッチング素子６２がＯＮ状態となるかＯＦＦ状
態となるかは不定であり、このスイッチング素子６２と
して用いられた製品の特性に応じて、ＯＮ状態になった
りＯＦＦ状態になったりする。
合、スイッチング素子６２がＯＮ状態となるかＯＦＦ状
態となるかは不定であり、このスイッチング素子６２と
して用いられた製品の特性に応じて、ＯＮ状態になった
りＯＦＦ状態になったりする。
【００３８】以下、図１に示すディスプレイ１の動作に
ついて、図１〜図３を参照しながら順に説明する。
ついて、図１〜図３を参照しながら順に説明する。
【００３９】先ず、ディスプレイ１の本体の電源をオン
すると、電位発生回路５に直流電源が供給され、電位Ｖ
ｓ、Ｖｇ、Ｖ０、及びＶｃの発生を開始する。電位Ｖｓ
はソースドライバ４を駆動させるための電位であり、電
位Ｖｇ及びＶ０はゲートドライバ３を経由してゲートバ
ス２３（図１参照）に向けて供給される電位であり、電
位Ｖｃは共通電極２５に向けて供給される電位である。
すると、電位発生回路５に直流電源が供給され、電位Ｖ
ｓ、Ｖｇ、Ｖ０、及びＶｃの発生を開始する。電位Ｖｓ
はソースドライバ４を駆動させるための電位であり、電
位Ｖｇ及びＶ０はゲートドライバ３を経由してゲートバ
ス２３（図１参照）に向けて供給される電位であり、電
位Ｖｃは共通電極２５に向けて供給される電位である。
【００４０】電位発生回路５が電位の発生を開始した直
後を考えると、点Ｐ２の電位ＶＰ２はまだ電位Ｖ０には
到達しておらずほぼゼロ電位であり、また、供給ライン
Ｌ１上の点Ｐ４の電位ＶＰ４はまだ電位Ｖｓには到達し
ておらずほぼゼロ電位であるため、点Ｐ１と点Ｐ２との
電位差ＶＰ１−ＶＰ２はほぼゼロである。従って、スイ
ッチング素子６１は（２）式を満たした状態（つまりＯ
ＦＦ状態）である。ところが、電位発生回路５が電位の
発生を開始すると、時間の経過に従って、点Ｐ２の電位
が電位Ｖ０（Ｖ０は負の値である）に近づくとともに点
Ｐ４の電位が電位Ｖｓ（Ｖｓは正の値である）に近づく
ため、点Ｐ１の電位ＶＰ１と点Ｐ２の電位ＶＰ２との間
の電位差ＶＰ１−ＶＰ２はだんだん大きくなる。ここ
で、点Ｐ１の電位ＶＰ１と点Ｐ２の電位ＶＰ２との間の
電位差ＶＰ１−ＶＰ２は、点Ｐ４の電位ＶＰ４を用いて
以下のように表すことができる。 ＶＰ１−ＶＰ２＝（ＶＰ４−ＶＰ２）×（ｒ１＋ｒ２）／（Ｒａ＋ｒ１＋ｒ２） …（５）
後を考えると、点Ｐ２の電位ＶＰ２はまだ電位Ｖ０には
到達しておらずほぼゼロ電位であり、また、供給ライン
Ｌ１上の点Ｐ４の電位ＶＰ４はまだ電位Ｖｓには到達し
ておらずほぼゼロ電位であるため、点Ｐ１と点Ｐ２との
電位差ＶＰ１−ＶＰ２はほぼゼロである。従って、スイ
ッチング素子６１は（２）式を満たした状態（つまりＯ
ＦＦ状態）である。ところが、電位発生回路５が電位の
発生を開始すると、時間の経過に従って、点Ｐ２の電位
が電位Ｖ０（Ｖ０は負の値である）に近づくとともに点
Ｐ４の電位が電位Ｖｓ（Ｖｓは正の値である）に近づく
ため、点Ｐ１の電位ＶＰ１と点Ｐ２の電位ＶＰ２との間
の電位差ＶＰ１−ＶＰ２はだんだん大きくなる。ここ
で、点Ｐ１の電位ＶＰ１と点Ｐ２の電位ＶＰ２との間の
電位差ＶＰ１−ＶＰ２は、点Ｐ４の電位ＶＰ４を用いて
以下のように表すことができる。 ＶＰ１−ＶＰ２＝（ＶＰ４−ＶＰ２）×（ｒ１＋ｒ２）／（Ｒａ＋ｒ１＋ｒ２） …（５）
【００４１】ここで、ｒ１及びｒ２は、それぞれ抵抗６
１ｂ及び６１ｃの抵抗値、Ｒａは抵抗６３の抵抗値であ
る。
１ｂ及び６１ｃの抵抗値、Ｒａは抵抗６３の抵抗値であ
る。
【００４２】本実施形態では、電位発生回路５が電位Ｖ
０及びＶｓを発生したときに、（１）式が満たされるよ
うに、電位Ｖ０及びＶｓの値と、抵抗６３、６１ｂ及び
６１ｃの値Ｒａ、ｒ１及びｒ２とが選択されている。従
って、電位発生回路５への直流電源の供給が遮断されて
いるときには（２）式を満たしていた電位差ＶＰ１−Ｖ
Ｐ２は、電位発生回路５に直流電源が供給されることに
よりだんだん大きくなり、最終的に（１）式を満たす。
（１）式を満たした時点で、スイッチング素子６１は確
実にＯＮ状態となる。スイッチング素子６１がＯＮ状態
となると、このＯＮ状態のスイッチング素子６１には、
コレクタ電流ＩＣ１が流れ、点Ｐ３の電位Ｖ３は、点Ｐ
２の電位Ｖ２とほぼ等しくなる。従って、点Ｐ３と点Ｐ
２との間の電位差ＶＰ３−ＶＰ２は、ほぼゼロである。
このため、スイッチング素子６２は、（４）式を満たし
た状態（つまりＯＦＦ状態）となる。これにより、電位
Ｖｇ及びＶ０を供給する供給ラインＬ２及びＬ３は、抵
抗６５を含む電荷流入部６７から電気的に切断された状
態になる。
０及びＶｓを発生したときに、（１）式が満たされるよ
うに、電位Ｖ０及びＶｓの値と、抵抗６３、６１ｂ及び
６１ｃの値Ｒａ、ｒ１及びｒ２とが選択されている。従
って、電位発生回路５への直流電源の供給が遮断されて
いるときには（２）式を満たしていた電位差ＶＰ１−Ｖ
Ｐ２は、電位発生回路５に直流電源が供給されることに
よりだんだん大きくなり、最終的に（１）式を満たす。
（１）式を満たした時点で、スイッチング素子６１は確
実にＯＮ状態となる。スイッチング素子６１がＯＮ状態
となると、このＯＮ状態のスイッチング素子６１には、
コレクタ電流ＩＣ１が流れ、点Ｐ３の電位Ｖ３は、点Ｐ
２の電位Ｖ２とほぼ等しくなる。従って、点Ｐ３と点Ｐ
２との間の電位差ＶＰ３−ＶＰ２は、ほぼゼロである。
このため、スイッチング素子６２は、（４）式を満たし
た状態（つまりＯＦＦ状態）となる。これにより、電位
Ｖｇ及びＶ０を供給する供給ラインＬ２及びＬ３は、抵
抗６５を含む電荷流入部６７から電気的に切断された状
態になる。
【００４３】この電荷流入部６７から電気的に切断され
たゲートドライバ３に、電位Ｖｇ及びＶ０が供給される
と、このゲートドライバ３は、８００本のゲートバス２
３それぞれに、電位Ｖｇ又は電位Ｖ０を供給する。具体
的には、このゲートドライバ３は、８００本のゲートバ
ス２３それぞれを１本づつ順次選択し、この選択された
１本のゲートバス２３にのみ電位Ｖｇを供給し、残りの
７９９本には電位Ｖ０を供給する。従って、電位Ｖｇが
供給されるゲートバス２３に接続されたＴＦＴ２２（図
２参照）のみがＯＮ状態となる。このとき、ソースドラ
イバ４からは全てのソースバスに画像信号が伝送され
る。このため、ゲートバス２３の選択順序に従って、各
画素に画像が順次書き込まれ、液晶パネル２に１枚の画
像が表示される。以下、同様にしてゲートバスの選択が
順次繰り返し行われ、液晶パネル２に連続して画像が表
示される。
たゲートドライバ３に、電位Ｖｇ及びＶ０が供給される
と、このゲートドライバ３は、８００本のゲートバス２
３それぞれに、電位Ｖｇ又は電位Ｖ０を供給する。具体
的には、このゲートドライバ３は、８００本のゲートバ
ス２３それぞれを１本づつ順次選択し、この選択された
１本のゲートバス２３にのみ電位Ｖｇを供給し、残りの
７９９本には電位Ｖ０を供給する。従って、電位Ｖｇが
供給されるゲートバス２３に接続されたＴＦＴ２２（図
２参照）のみがＯＮ状態となる。このとき、ソースドラ
イバ４からは全てのソースバスに画像信号が伝送され
る。このため、ゲートバス２３の選択順序に従って、各
画素に画像が順次書き込まれ、液晶パネル２に１枚の画
像が表示される。以下、同様にしてゲートバスの選択が
順次繰り返し行われ、液晶パネル２に連続して画像が表
示される。
【００４４】次に、ディスプレイ１の本体の電源をＯＦ
Ｆしたときの動作について、図１〜図３とともに図４を
参照して説明する。
Ｆしたときの動作について、図１〜図３とともに図４を
参照して説明する。
【００４５】図４は、ディスプレイ１の本体の電源をＯ
ＦＦしたときの電位の変化を模式的に示すグラフであ
る。
ＦＦしたときの電位の変化を模式的に示すグラフであ
る。
【００４６】時刻ｔ＝０においてディスプレイ１の本体
の電源をＯＦＦすると、ソースドライバ４からソースバ
ス２４に供給されていた画像信号がＯＦＦとなり、さら
に、電位発生回路５への直流電源の供給が停止され、電
位Ｖｓ、Ｖｇ、Ｖ０、及びＶｃの発生を停止する。電位
発生回路５が電位Ｖｓ、Ｖｇ、Ｖ０、及びＶｃの発生を
停止することにより、各電位Ｖｓ、Ｖｇ、Ｖ０、及びＶ
ｃは次第にゼロ電位に近づき、最終的にゼロ電位にな
る。本実施形態では、電位発生回路５が電位Ｖｓ、Ｖ
ｇ、Ｖ０、及びＶｃの発生を停止することにより、先
ず、共通電極２３の電位がゼロ電位になる。この共通電
極２３の電位がゼロになる様子を、図４の曲線Ｖｕに模
式的に示す。
の電源をＯＦＦすると、ソースドライバ４からソースバ
ス２４に供給されていた画像信号がＯＦＦとなり、さら
に、電位発生回路５への直流電源の供給が停止され、電
位Ｖｓ、Ｖｇ、Ｖ０、及びＶｃの発生を停止する。電位
発生回路５が電位Ｖｓ、Ｖｇ、Ｖ０、及びＶｃの発生を
停止することにより、各電位Ｖｓ、Ｖｇ、Ｖ０、及びＶ
ｃは次第にゼロ電位に近づき、最終的にゼロ電位にな
る。本実施形態では、電位発生回路５が電位Ｖｓ、Ｖ
ｇ、Ｖ０、及びＶｃの発生を停止することにより、先
ず、共通電極２３の電位がゼロ電位になる。この共通電
極２３の電位がゼロになる様子を、図４の曲線Ｖｕに模
式的に示す。
【００４７】また、供給ラインＬ２には、電位Ｖｇが供
給される１本のゲートバス（以下、単に「１本のゲート
バス」という）２３が接続され、供給ラインＬ３には、
電位Ｖ０が供給される７９９本のゲートバス（以下、単
に「７９９本のゲートバス」という）２３が接続され
る。これら１本のゲートバスと７９９本のゲートバスと
のうち、１本のゲートバスについて考えると、この１本
のゲートバス２３は、電位発生回路５が電位の発生を停
止した直後では、ほぼ電位Ｖｇ（＞０）に近い値を有す
る。従って、電位発生回路５が電位の発生を停止した直
後では、この１本のゲートバス２３に接続されるＴＦＴ
２２は、まだＯＮ状態にある。このため、このＯＮ状態
にあるＴＦＴ２２に接続された画素電極（以下、「活性
状態の画素電極」という）２１には、ソースドライバ４
からソースバス２４を経由して、画像信号がＯＦＦであ
る旨の信号が書き込まれ、この活性状態の画素電極２１
は瞬時にゼロ電位となる。この１本のゲートバス２３の
電位、及び活性状態の画素電極の電位は、図１に示すデ
ィスプレイ１の消去時間を決定する大きな要因にはなら
ないため、以下では、これらの電位についての説明は省
略し、７９９本のゲートバス２３の電位と、この７９９
本のゲートバス２３に電気的に接続される画素電極の電
位について、詳しく説明する。尚、この説明にあたって
は、「１本のゲートバス」と「７９９本のゲートバス」
とを特に区別する必要が無い限り、「７９９本のゲート
バス」を単に「ゲートバス」という場合がある。
給される１本のゲートバス（以下、単に「１本のゲート
バス」という）２３が接続され、供給ラインＬ３には、
電位Ｖ０が供給される７９９本のゲートバス（以下、単
に「７９９本のゲートバス」という）２３が接続され
る。これら１本のゲートバスと７９９本のゲートバスと
のうち、１本のゲートバスについて考えると、この１本
のゲートバス２３は、電位発生回路５が電位の発生を停
止した直後では、ほぼ電位Ｖｇ（＞０）に近い値を有す
る。従って、電位発生回路５が電位の発生を停止した直
後では、この１本のゲートバス２３に接続されるＴＦＴ
２２は、まだＯＮ状態にある。このため、このＯＮ状態
にあるＴＦＴ２２に接続された画素電極（以下、「活性
状態の画素電極」という）２１には、ソースドライバ４
からソースバス２４を経由して、画像信号がＯＦＦであ
る旨の信号が書き込まれ、この活性状態の画素電極２１
は瞬時にゼロ電位となる。この１本のゲートバス２３の
電位、及び活性状態の画素電極の電位は、図１に示すデ
ィスプレイ１の消去時間を決定する大きな要因にはなら
ないため、以下では、これらの電位についての説明は省
略し、７９９本のゲートバス２３の電位と、この７９９
本のゲートバス２３に電気的に接続される画素電極の電
位について、詳しく説明する。尚、この説明にあたって
は、「１本のゲートバス」と「７９９本のゲートバス」
とを特に区別する必要が無い限り、「７９９本のゲート
バス」を単に「ゲートバス」という場合がある。
【００４８】ところで、電位発生回路５が電位の発生を
停止すると、電位ＶＰ４、ＶＰ５及びＶＰ２がゼロ電位
に近づくため、電位差ＶＰ４−ＶＰ２はゼロに近づくて
いく。従って、電位発生回路５に直流電源が供給されて
いたときには（１）式を満たしていた電位差ＶＰ１−Ｖ
Ｐ２は、だんだん小さくなり、最終的に（２）式を満た
す。（２）式を満たした時点で、スイッチング素子６１
は確実にＯＦＦ状態となる。ここで、電位Ｖｇを供給す
る供給ラインＬ２と、電位Ｖｓを供給する供給ラインＬ
１とを比較すると、供給ラインＬ２はゲートドライバ３
を経由してゲートバス２３に接続されており、一方、供
給ラインＬ１はソースドライバ４を経由してソースバス
２４に接続されている。ゲートバス２３が、画素電極２
１や共通電極２５等のその他の電極との間に形成する容
量（以下、ゲートバス容量と呼ぶ）は、ソースバス２４
がその他の電極との間に形成する容量（以下、ソースバ
ス容量と呼ぶ）と比較して、数倍（２〜３倍）大きい。
このようなゲートバス容量とソースバス容量との違いか
ら、ゲートバス２３に接続される供給ラインＬ２上の点
Ｐ５の電位ＶＰ５は、ソースバス２４に接続される供給
ラインＬ１上の点Ｐ４の電位ＶＰ４よりも、時間的に遅
くゼロ電位に到達する。従って、スイッチング素子６１
がＯＦＦ状態になった直後では、点Ｐ５の電位Ｖ
Ｐ５は、まだゼロ電位よりも十分に大きい電位をもつ。
ここで、点Ｐ３の電位ＶＰ３と点Ｐ２の電位ＶＰ２との
間の電位差ＶＰ３−ＶＰ２は、点Ｐ５の電位ＶＰ５を用
いて、以下のように表すことができる。 ＶＰ３−ＶＰ２ ＝（ＶＰ５−ＶＰ２）×（ｒ３＋ｒ４）／（Ｒｂ＋ｒ３＋ｒ４ ）…（６）
停止すると、電位ＶＰ４、ＶＰ５及びＶＰ２がゼロ電位
に近づくため、電位差ＶＰ４−ＶＰ２はゼロに近づくて
いく。従って、電位発生回路５に直流電源が供給されて
いたときには（１）式を満たしていた電位差ＶＰ１−Ｖ
Ｐ２は、だんだん小さくなり、最終的に（２）式を満た
す。（２）式を満たした時点で、スイッチング素子６１
は確実にＯＦＦ状態となる。ここで、電位Ｖｇを供給す
る供給ラインＬ２と、電位Ｖｓを供給する供給ラインＬ
１とを比較すると、供給ラインＬ２はゲートドライバ３
を経由してゲートバス２３に接続されており、一方、供
給ラインＬ１はソースドライバ４を経由してソースバス
２４に接続されている。ゲートバス２３が、画素電極２
１や共通電極２５等のその他の電極との間に形成する容
量（以下、ゲートバス容量と呼ぶ）は、ソースバス２４
がその他の電極との間に形成する容量（以下、ソースバ
ス容量と呼ぶ）と比較して、数倍（２〜３倍）大きい。
このようなゲートバス容量とソースバス容量との違いか
ら、ゲートバス２３に接続される供給ラインＬ２上の点
Ｐ５の電位ＶＰ５は、ソースバス２４に接続される供給
ラインＬ１上の点Ｐ４の電位ＶＰ４よりも、時間的に遅
くゼロ電位に到達する。従って、スイッチング素子６１
がＯＦＦ状態になった直後では、点Ｐ５の電位Ｖ
Ｐ５は、まだゼロ電位よりも十分に大きい電位をもつ。
ここで、点Ｐ３の電位ＶＰ３と点Ｐ２の電位ＶＰ２との
間の電位差ＶＰ３−ＶＰ２は、点Ｐ５の電位ＶＰ５を用
いて、以下のように表すことができる。 ＶＰ３−ＶＰ２ ＝（ＶＰ５−ＶＰ２）×（ｒ３＋ｒ４）／（Ｒｂ＋ｒ３＋ｒ４ ）…（６）
【００４９】ここで、ｒ３及びｒ４は、それぞれ抵抗６
２ｂ及び６２ｃの抵抗値、Ｒｂは抵抗６４の抵抗値であ
る。本実施形態では、スイッチング素子６１がＯＦＦ状
態になった直後において、点Ｐ３の電位ＶＰ３と点Ｐ２
の電位ＶＰ２との間の電位差ＶＰ３−ＶＰ２が（３）式
を満たすように、電位Ｖ０及びＶｇの値と、抵抗６４、
６２ｂ及び６２ｃの値Ｒｂ、ｒ３及びｒ４とが選択され
ている。つまり、スイッチング素子６１がＯＦＦ状態に
なった直後では、電位差ＶＰ３−ＶＰ２がＶｏｎ以上の
大きさである。従って、スイッチング素子６２はＯＮ状
態となる。これにより、供給ラインＬ３に、スイッチン
グ素子６２を経由して、抵抗６５を含む電荷流入部６７
が電気的に接続される。つまり、電位発生回路５への直
流電源の供給が停止される直前（ｔ＝０の直前）におい
ては、供給ラインＬ３は、電荷流入部６７から電気的に
切断されているが、電位発生回路５への直流電源の供給
が停止されると、供給ラインＬ３には、スイッチング素
子６２を経由して電荷流入部６７が電気的に接続され
る。また、この供給ラインＬ３には、７９９本のゲート
バス２３が電気的に接続されている。従って、この７９
９本のゲートバス２３上に溜まっていた電荷は、ゲート
バス２３の周囲に自然放電する他に、ゲートドライバ
３、供給ラインＬ３、及びスイッチング素子６２を経由
して、電荷流入部６７に流入する。このような電荷の移
動により、ゲートバス２３の電位は、最終的にゼロ電位
になる。ゲートバス２３の電位が最終的にゼロ電位にな
る様子は、図４の曲線Ｖｗに示されている。ゲートバス
２３の電位がゼロ電位になると、このゲートバス２３に
接続されているＴＦＴ２２のゲート電極２２ａの電位も
ゼロ電位となる。
２ｂ及び６２ｃの抵抗値、Ｒｂは抵抗６４の抵抗値であ
る。本実施形態では、スイッチング素子６１がＯＦＦ状
態になった直後において、点Ｐ３の電位ＶＰ３と点Ｐ２
の電位ＶＰ２との間の電位差ＶＰ３−ＶＰ２が（３）式
を満たすように、電位Ｖ０及びＶｇの値と、抵抗６４、
６２ｂ及び６２ｃの値Ｒｂ、ｒ３及びｒ４とが選択され
ている。つまり、スイッチング素子６１がＯＦＦ状態に
なった直後では、電位差ＶＰ３−ＶＰ２がＶｏｎ以上の
大きさである。従って、スイッチング素子６２はＯＮ状
態となる。これにより、供給ラインＬ３に、スイッチン
グ素子６２を経由して、抵抗６５を含む電荷流入部６７
が電気的に接続される。つまり、電位発生回路５への直
流電源の供給が停止される直前（ｔ＝０の直前）におい
ては、供給ラインＬ３は、電荷流入部６７から電気的に
切断されているが、電位発生回路５への直流電源の供給
が停止されると、供給ラインＬ３には、スイッチング素
子６２を経由して電荷流入部６７が電気的に接続され
る。また、この供給ラインＬ３には、７９９本のゲート
バス２３が電気的に接続されている。従って、この７９
９本のゲートバス２３上に溜まっていた電荷は、ゲート
バス２３の周囲に自然放電する他に、ゲートドライバ
３、供給ラインＬ３、及びスイッチング素子６２を経由
して、電荷流入部６７に流入する。このような電荷の移
動により、ゲートバス２３の電位は、最終的にゼロ電位
になる。ゲートバス２３の電位が最終的にゼロ電位にな
る様子は、図４の曲線Ｖｗに示されている。ゲートバス
２３の電位がゼロ電位になると、このゲートバス２３に
接続されているＴＦＴ２２のゲート電極２２ａの電位も
ゼロ電位となる。
【００５０】ところで、電位発生回路５への直流電源の
供給が停止されると、上述したように、ソースドライバ
４から画像信号をＯＦＦとする旨の信号が各ソースバス
２４に伝送される。従って、各ＴＦＴ２２のソース電極
２２ｂもゼロ電位となる。このため、７９９本のゲート
バス２３に接続されているＴＦＴ２２に着目すると、各
ＴＦＴ２２のゲート電極２２ａの電位及びソース電極２
２ｂの電位はいずれもゼロ電位（つまり、電位差がゼ
ロ）となる。一般に、ＴＦＴ２２は、ゲート電極２２ａ
の電位がソース電極２２ｂの電位よりもある程度小さい
場合、ＴＦＴ２２は完全なＯＦＦ状態となるが、上記の
ように、ゲート電極２２ａとソース電極２２ｂとの間の
電位差がほぼゼロの場合、ＴＦＴ２２は完全なＯＦＦ状
態になっておらず、電流をわずかではあるが流す状態
（以下、半ＯＮ状態と呼ぶ）になる。この半ＯＮ状態に
あるＴＦＴ２２に接続された画素電極２１に溜まった電
荷は、この画素電極２１の周囲に自然放電する他に、こ
の半ＯＮ状態にあるＴＦＴ２２を経由してゲートバス２
３やソースバス２４に流入する。このような電荷の移動
を経て、半ＯＮ状態にあるＴＦＴ２２に接続された画素
電極２１の電位は、最終的にゼロ電位になる。この画素
電極２１の電位が最終的にゼロ電位になる様子は、図４
の曲線Ｖｘに示されている。
供給が停止されると、上述したように、ソースドライバ
４から画像信号をＯＦＦとする旨の信号が各ソースバス
２４に伝送される。従って、各ＴＦＴ２２のソース電極
２２ｂもゼロ電位となる。このため、７９９本のゲート
バス２３に接続されているＴＦＴ２２に着目すると、各
ＴＦＴ２２のゲート電極２２ａの電位及びソース電極２
２ｂの電位はいずれもゼロ電位（つまり、電位差がゼ
ロ）となる。一般に、ＴＦＴ２２は、ゲート電極２２ａ
の電位がソース電極２２ｂの電位よりもある程度小さい
場合、ＴＦＴ２２は完全なＯＦＦ状態となるが、上記の
ように、ゲート電極２２ａとソース電極２２ｂとの間の
電位差がほぼゼロの場合、ＴＦＴ２２は完全なＯＦＦ状
態になっておらず、電流をわずかではあるが流す状態
（以下、半ＯＮ状態と呼ぶ）になる。この半ＯＮ状態に
あるＴＦＴ２２に接続された画素電極２１に溜まった電
荷は、この画素電極２１の周囲に自然放電する他に、こ
の半ＯＮ状態にあるＴＦＴ２２を経由してゲートバス２
３やソースバス２４に流入する。このような電荷の移動
を経て、半ＯＮ状態にあるＴＦＴ２２に接続された画素
電極２１の電位は、最終的にゼロ電位になる。この画素
電極２１の電位が最終的にゼロ電位になる様子は、図４
の曲線Ｖｘに示されている。
【００５１】このようにして、液晶パネル２の画素電極
２１の電位（曲線Ｖｘ）はゼロ電位となる。曲線Ｖｘか
らわかるように、画素電極２１は、時刻ｔ１においてゼ
ロ電位となる。従って、時刻ｔ１において、共通電極２
５の電位（曲線Ｖｕ）と各画素電極２１の電位（曲線Ｖ
ｘ）との間の電位差はゼロとなり、液晶パネル２の画面
が完全に消去される。
２１の電位（曲線Ｖｘ）はゼロ電位となる。曲線Ｖｘか
らわかるように、画素電極２１は、時刻ｔ１においてゼ
ロ電位となる。従って、時刻ｔ１において、共通電極２
５の電位（曲線Ｖｕ）と各画素電極２１の電位（曲線Ｖ
ｘ）との間の電位差はゼロとなり、液晶パネル２の画面
が完全に消去される。
【００５２】上記の構成によれば、液晶パネル２の画面
が完全に消去されるまでの消去時間ｔｅはｔｅ＝ｔ１と
なる。具体的にはｔｅ＝１秒〜２秒程度である。
が完全に消去されるまでの消去時間ｔｅはｔｅ＝ｔ１と
なる。具体的にはｔｅ＝１秒〜２秒程度である。
【００５３】一方、図１に示すディスプレイ１におい
て、画面消去回路６を備えない場合について考える。こ
の場合、ディスプレイは、電位発生回路５への直流電源
の供給が停止されたときに供給ラインＬ３に接続される
電荷流入部６７を備えない構成となる。従って、画面消
去回路６を備えない構成のディスプレイは、画面消去回
路６を備えた構成のディスプレイと比較して、ゲートバ
ス２３に溜まった電荷が移動できる経路が少ない。この
ため、画面消去回路６を備えない構成のディスプレイ
は、画面消去回路６を備えた構成のディスプレイと比較
して、ゲートバス２３の電位変化が緩やかになる。具体
的には、画面消去回路６を備えた構成のディスプレイで
は、図４に示すように、ゲートバス２３の電位変化を表
す曲線はＶｗであるが、一方、画面消去回路６を備えな
い構成のディスプレイでは、ゲートバス２３の電位変化
を表す曲線は、破線で示す曲線Ｖｗ’となる。従って、
画面消去回路６を備えない構成のディスプレイでは、ゲ
ートバス２３の電位がゼロ電位になる時刻が、画面消去
回路６を備えた構成のディスプレイよりもＴ１だけ遅く
なる。このため、ゲートバス２３に接続されたＴＦＴ２
２が半ＯＮ状態になる時刻も遅くなり、これら半ＯＮ状
態になったＴＦＴ２２に接続された画素電極２１の電位
変化も緩やかになる。具体的には、画面消去回路６を備
えた構成のディスプレイでは、図４に示すように、画素
電極２１の電位変化を表す曲線はＶｘであるが、一方、
画面消去回路６を備えない構成のディスプレイでは、画
素電極２１の電位変化を表す曲線は、破線で示す曲線Ｖ
ｘ’となる。また、詳しい説明は省略するが、画面消去
回路６を備えない構成のディスプレイでは、画素電極２
３の電位変化は、曲線Ｖｕ’で表される。このように、
画面消去回路６を備えない構成にすると、画面消去回路
６を備えた構成と比較して、共通電極２５と各画素電極
２１との間の電位差がゼロになる時間が、Ｔ２だけ遅く
なる。従って、画面消去回路６を備えない場合、消去時
間ｔｅはｔｅ＝ｔ１＋Ｔ２となる。具体的には、ｔｅ＝
４秒〜５秒程度になる。従って、画面消去回路６を備え
ることにより、消去時間ｔｅを３秒程度短くできること
がわかる。
て、画面消去回路６を備えない場合について考える。こ
の場合、ディスプレイは、電位発生回路５への直流電源
の供給が停止されたときに供給ラインＬ３に接続される
電荷流入部６７を備えない構成となる。従って、画面消
去回路６を備えない構成のディスプレイは、画面消去回
路６を備えた構成のディスプレイと比較して、ゲートバ
ス２３に溜まった電荷が移動できる経路が少ない。この
ため、画面消去回路６を備えない構成のディスプレイ
は、画面消去回路６を備えた構成のディスプレイと比較
して、ゲートバス２３の電位変化が緩やかになる。具体
的には、画面消去回路６を備えた構成のディスプレイで
は、図４に示すように、ゲートバス２３の電位変化を表
す曲線はＶｗであるが、一方、画面消去回路６を備えな
い構成のディスプレイでは、ゲートバス２３の電位変化
を表す曲線は、破線で示す曲線Ｖｗ’となる。従って、
画面消去回路６を備えない構成のディスプレイでは、ゲ
ートバス２３の電位がゼロ電位になる時刻が、画面消去
回路６を備えた構成のディスプレイよりもＴ１だけ遅く
なる。このため、ゲートバス２３に接続されたＴＦＴ２
２が半ＯＮ状態になる時刻も遅くなり、これら半ＯＮ状
態になったＴＦＴ２２に接続された画素電極２１の電位
変化も緩やかになる。具体的には、画面消去回路６を備
えた構成のディスプレイでは、図４に示すように、画素
電極２１の電位変化を表す曲線はＶｘであるが、一方、
画面消去回路６を備えない構成のディスプレイでは、画
素電極２１の電位変化を表す曲線は、破線で示す曲線Ｖ
ｘ’となる。また、詳しい説明は省略するが、画面消去
回路６を備えない構成のディスプレイでは、画素電極２
３の電位変化は、曲線Ｖｕ’で表される。このように、
画面消去回路６を備えない構成にすると、画面消去回路
６を備えた構成と比較して、共通電極２５と各画素電極
２１との間の電位差がゼロになる時間が、Ｔ２だけ遅く
なる。従って、画面消去回路６を備えない場合、消去時
間ｔｅはｔｅ＝ｔ１＋Ｔ２となる。具体的には、ｔｅ＝
４秒〜５秒程度になる。従って、画面消去回路６を備え
ることにより、消去時間ｔｅを３秒程度短くできること
がわかる。
【００５４】また、本実施形態では、画面消去回路６
が、電位発生回路５が発生する３つの電位Ｖｓ、Ｖｇ及
びＶｏを検出し、これら検出した電位に基づいて画面消
去回路６が駆動する。従って、画面消去回路６を駆動す
るための専用に、高価な電圧検出ディテクタＩＣを備え
ることは不要であり、コストの削減が図られる。
が、電位発生回路５が発生する３つの電位Ｖｓ、Ｖｇ及
びＶｏを検出し、これら検出した電位に基づいて画面消
去回路６が駆動する。従って、画面消去回路６を駆動す
るための専用に、高価な電圧検出ディテクタＩＣを備え
ることは不要であり、コストの削減が図られる。
【００５５】さらに、本実施形態では、上記のように、
画面消去回路６は、電位発生回路５が発生する３つの電
位Ｖｓ、Ｖｇ及びＶｏのみによって駆動する。従って、
画面消去回路６の駆動に、例えば水平同期信号等の信号
は無関係であり、このような信号の特性を考慮して画面
消去回路６を設計する必要が無いという利点がある。
画面消去回路６は、電位発生回路５が発生する３つの電
位Ｖｓ、Ｖｇ及びＶｏのみによって駆動する。従って、
画面消去回路６の駆動に、例えば水平同期信号等の信号
は無関係であり、このような信号の特性を考慮して画面
消去回路６を設計する必要が無いという利点がある。
【００５６】尚、本実施形態では、電荷流入部６７の一
端を接地しているが、非接地にしてもよい。
端を接地しているが、非接地にしてもよい。
【００５７】また、本実施形態では、ＴＦＴ２２を短時
間で半ＯＮ状態にするために、スイッチング素子６２を
供給ラインＬ３に接続し、ゲートバス２３に溜まった電
荷を供給ラインＬ３及びスイッチング素子６２を経由さ
せて電荷流入部６７に流入させている。これにより、Ｔ
ＦＴ２２のゲート電極２２ａが短時間でゼロ電位にな
り、ＴＦＴ２２は短時間で半ＯＮ状態になる。しかしな
がら、電位発生回路５と画素電極２１との間を電気的に
接続する経路上にスイッチング素子６２が接続される構
成であれば、このスイッチング素子６２が供給ラインＬ
３以外の部分に接続される構成であっても、ＴＦＴ２２
を短時間で半ＯＮ状態にすることが可能である。
間で半ＯＮ状態にするために、スイッチング素子６２を
供給ラインＬ３に接続し、ゲートバス２３に溜まった電
荷を供給ラインＬ３及びスイッチング素子６２を経由さ
せて電荷流入部６７に流入させている。これにより、Ｔ
ＦＴ２２のゲート電極２２ａが短時間でゼロ電位にな
り、ＴＦＴ２２は短時間で半ＯＮ状態になる。しかしな
がら、電位発生回路５と画素電極２１との間を電気的に
接続する経路上にスイッチング素子６２が接続される構
成であれば、このスイッチング素子６２が供給ラインＬ
３以外の部分に接続される構成であっても、ＴＦＴ２２
を短時間で半ＯＮ状態にすることが可能である。
【００５８】更に、画面消去回路６は、２つのスイッチ
ング素子６１及び６２と、３つの抵抗Ｒａ、Ｒｂ及びＲ
ｃとにより構成されているが、別の回路構成であっても
よい。
ング素子６１及び６２と、３つの抵抗Ｒａ、Ｒｂ及びＲ
ｃとにより構成されているが、別の回路構成であっても
よい。
【００５９】図５は、本発明の第２の液晶表示装置の一
実施形態であるディスプレイの一例を示す概略構成図で
ある。
実施形態であるディスプレイの一例を示す概略構成図で
ある。
【００６０】図５に示すディスプレイ１００の説明にあ
たっては、図１に示すディスプレイ１と同一の構成要素
には同一の符号を付して示し、図１に示すディスプレイ
１との相違点のみについて説明する。
たっては、図１に示すディスプレイ１と同一の構成要素
には同一の符号を付して示し、図１に示すディスプレイ
１との相違点のみについて説明する。
【００６１】図５に示すディスプレイ１００と図１に示
すディスプレイ１との相違点は、図５に示すディスプレ
イ１００が、図１に示す画面消去回路６は備えておら
ず、代わりに、図１に示す電位発生回路５とは異なる構
造の電位発生回路５０を備えている点のみである。
すディスプレイ１との相違点は、図５に示すディスプレ
イ１００が、図１に示す画面消去回路６は備えておら
ず、代わりに、図１に示す電位発生回路５とは異なる構
造の電位発生回路５０を備えている点のみである。
【００６２】この電位発生回路５０は、画面消去用電位
発生部５１を備えており、以下、この画面消去用電位発
生回路５１について説明する。
発生部５１を備えており、以下、この画面消去用電位発
生回路５１について説明する。
【００６３】図６は、画面消去用電位発生部５１を示す
詳細図である。
詳細図である。
【００６４】この画面消去用電位発生部５１は差動増幅
器５１１を備えている。この差動増幅器５１１の入力端
子５１１ａには、電位発生回路５０が発生する電位Ｖ０
が入力される。また、もう一方の入力端子５１１ｂは、
抵抗５１２を経由して、この差動増幅器５１１の出力端
子５１１ｃに接続されている。また、この入力端子５１
１ｂは抵抗５１３を経由してスイッチング素子ＳＷに接
続されている。このスイッチング素子ＳＷは、電位発生
回路５０に直流電源が供給されているときは開いてお
り、電位発生回路５０への直流電源の供給が停止すると
閉じる。また、差動増幅器５１１の出力端子５１１ｃは
供給ラインＬ３（図５参照）に接続されている。
器５１１を備えている。この差動増幅器５１１の入力端
子５１１ａには、電位発生回路５０が発生する電位Ｖ０
が入力される。また、もう一方の入力端子５１１ｂは、
抵抗５１２を経由して、この差動増幅器５１１の出力端
子５１１ｃに接続されている。また、この入力端子５１
１ｂは抵抗５１３を経由してスイッチング素子ＳＷに接
続されている。このスイッチング素子ＳＷは、電位発生
回路５０に直流電源が供給されているときは開いてお
り、電位発生回路５０への直流電源の供給が停止すると
閉じる。また、差動増幅器５１１の出力端子５１１ｃは
供給ラインＬ３（図５参照）に接続されている。
【００６５】以下、図５に示すディスプレイ１００の動
作について、図５及び図６とともに、必要に応じて図２
を参照しながら説明する。
作について、図５及び図６とともに、必要に応じて図２
を参照しながら説明する。
【００６６】ディスプレイ１００の本体の電源をＯＮす
ると、電位発生回路５０に直流電源が供給され、電位Ｖ
ｓ、Ｖｇ、Ｖ０及びＶｃの他に、電位Ｖ１（図６参照）
を発生する。電位Ｖｓ、Ｖｇ、Ｖｃ及びＶ１は正の電位
であるが、電位Ｖ０は負の電位である。電位Ｖｓ、Ｖｇ
及びＶｃは、ソースバス４、ゲートバス３、及び共通電
極に供給され、電位Ｖ０は差動増幅器５１１の入力端子
５１１ａに供給される（図６参照）。また、電位Ｖ
１は、スイッチング素子ＳＷ及び抵抗５１３を経由して
差動増幅器５１１に供給される電位であるが、電位発生
回路５０に直流電源が供給された状態では、スイッチン
グ素子ＳＷは開いた状態となるため、電位Ｖ １は差動増
幅器５１１には供給されない。従って、電位発生回路５
０に直流電源が供給された状態では、差動増幅器５１１
に電位Ｖ０のみが供給される。このため、差動増幅器５
１１の出力電位Ｖｏｕｔは、Ｖｏｕｔ＝Ｖ０となり、結
局、供給ラインＬ３には電位Ｖ０が供給される。従っ
て、ゲートドライバ３には、供給ラインＬ２及びＬ３を
経由して、電位Ｖｇ及びＶ０が供給されることになり、
図１に示すディスプレイ１と同様の方法で、液晶パネル
２に連続して画像が表示される。
ると、電位発生回路５０に直流電源が供給され、電位Ｖ
ｓ、Ｖｇ、Ｖ０及びＶｃの他に、電位Ｖ１（図６参照）
を発生する。電位Ｖｓ、Ｖｇ、Ｖｃ及びＶ１は正の電位
であるが、電位Ｖ０は負の電位である。電位Ｖｓ、Ｖｇ
及びＶｃは、ソースバス４、ゲートバス３、及び共通電
極に供給され、電位Ｖ０は差動増幅器５１１の入力端子
５１１ａに供給される（図６参照）。また、電位Ｖ
１は、スイッチング素子ＳＷ及び抵抗５１３を経由して
差動増幅器５１１に供給される電位であるが、電位発生
回路５０に直流電源が供給された状態では、スイッチン
グ素子ＳＷは開いた状態となるため、電位Ｖ １は差動増
幅器５１１には供給されない。従って、電位発生回路５
０に直流電源が供給された状態では、差動増幅器５１１
に電位Ｖ０のみが供給される。このため、差動増幅器５
１１の出力電位Ｖｏｕｔは、Ｖｏｕｔ＝Ｖ０となり、結
局、供給ラインＬ３には電位Ｖ０が供給される。従っ
て、ゲートドライバ３には、供給ラインＬ２及びＬ３を
経由して、電位Ｖｇ及びＶ０が供給されることになり、
図１に示すディスプレイ１と同様の方法で、液晶パネル
２に連続して画像が表示される。
【００６７】次に、ディスプレイ１００の本体の電源を
ＯＦＦしたときの動作について説明する。
ＯＦＦしたときの動作について説明する。
【００６８】ディスプレイ１００の本体の電源をＯＦＦ
すると、ソースドライバ４に供給される画像信号がＯＦ
Ｆとなり、さらに、電位発生回路５０への直流電源の供
給が停止され、電位Ｖｓ、Ｖｇ、Ｖ０、Ｖｃ、及びＶ１
の発生を停止する。ここで、電位発生回路５０が電位Ｖ
ｓ、Ｖｇ、Ｖ０、及びＶ１の発生を停止した直後を考え
ると、各電位Ｖｓ、Ｖｇ、Ｖ０、Ｖｃ、及びＶ１はまだ
ゼロ電位には到達していない。従って、電位発生回路５
０が電位の発生を停止する直前において電位Ｖｇ（＞
０）が供給されている１本のゲートバス２３は、電位発
生回路５０が電位の発生を停止した直後では、まだゼロ
より大きい電位を有する。このため、この１本のゲート
バス２３に接続されるＴＦＴ２２（図２参照）はＯＮ状
態にある。このＯＮ状態にあるＴＦＴ２２に接続された
画素電極２１には、ソースバス２４を経由して画像信号
をＯＦＦにする旨の信号が書き込まれ、この画素電極２
１の電位は瞬時にゼロ電位になる。
すると、ソースドライバ４に供給される画像信号がＯＦ
Ｆとなり、さらに、電位発生回路５０への直流電源の供
給が停止され、電位Ｖｓ、Ｖｇ、Ｖ０、Ｖｃ、及びＶ１
の発生を停止する。ここで、電位発生回路５０が電位Ｖ
ｓ、Ｖｇ、Ｖ０、及びＶ１の発生を停止した直後を考え
ると、各電位Ｖｓ、Ｖｇ、Ｖ０、Ｖｃ、及びＶ１はまだ
ゼロ電位には到達していない。従って、電位発生回路５
０が電位の発生を停止する直前において電位Ｖｇ（＞
０）が供給されている１本のゲートバス２３は、電位発
生回路５０が電位の発生を停止した直後では、まだゼロ
より大きい電位を有する。このため、この１本のゲート
バス２３に接続されるＴＦＴ２２（図２参照）はＯＮ状
態にある。このＯＮ状態にあるＴＦＴ２２に接続された
画素電極２１には、ソースバス２４を経由して画像信号
をＯＦＦにする旨の信号が書き込まれ、この画素電極２
１の電位は瞬時にゼロ電位になる。
【００６９】また、電位発生回路５０への直流電源の供
給が停止されると、図６に示すスイッチング素子ＳＷが
閉じる。このスイッチング素子ＳＷを閉じた直後の出力
電位Ｖｏｕｔは、次式で表すことができる。
給が停止されると、図６に示すスイッチング素子ＳＷが
閉じる。このスイッチング素子ＳＷを閉じた直後の出力
電位Ｖｏｕｔは、次式で表すことができる。
【００７０】 Ｖｏｕｔ＝（Ｖ０−Ｖ１）×Ｒａ／Ｒｂ＋Ｖ０ …（７）
【００７１】ここで、Ｒａは抵抗５１２の抵抗値、Ｒｂ
は抵抗５１３の抵抗値である。ここでは、スイッチング
素子ＳＷが閉じた直後に、Ｖｏｕｔ＝０Ｖになるよう
に、Ｖ １、Ｒａ及びＲｂの値が調整されている。従っ
て、電位発生回路５０が電位の発生を停止する直前にお
いて電位Ｖ０（＜０）が供給されている７９９本のゲー
トバス２３には、電位発生回路５０が電位の発生を停止
した直後に、供給ラインＬ３を経由して瞬時にゼロ電位
が書き込まれる。ここで、図５に示すディスプレイ１０
０が、もし仮に、画面消去用電位発生部５１を備えてい
ない状態を考えると、このディスプレイ１００の本体の
電源をＯＦＦした場合、この７９９本のゲートバス２３
の電位がゼロ電位になるためには、ゲートバス２３に溜
まった電荷がこのゲートバス２３から自然消滅するのを
待たなければならない。これに対し、図５に示すディス
プレイ１００のように、電位発生回路５０に直流電源が
供給された直後にＶｏｕｔ＝０Ｖの電位を供給ラインＬ
３に供給する画面消去用電位発生部５１を備えることに
より、ゲートバス２３に溜まった電荷がこのゲートバス
２３から自然消滅する前に、このゲートバス２３の電位
を瞬時にゼロ電位にすることができる。
は抵抗５１３の抵抗値である。ここでは、スイッチング
素子ＳＷが閉じた直後に、Ｖｏｕｔ＝０Ｖになるよう
に、Ｖ １、Ｒａ及びＲｂの値が調整されている。従っ
て、電位発生回路５０が電位の発生を停止する直前にお
いて電位Ｖ０（＜０）が供給されている７９９本のゲー
トバス２３には、電位発生回路５０が電位の発生を停止
した直後に、供給ラインＬ３を経由して瞬時にゼロ電位
が書き込まれる。ここで、図５に示すディスプレイ１０
０が、もし仮に、画面消去用電位発生部５１を備えてい
ない状態を考えると、このディスプレイ１００の本体の
電源をＯＦＦした場合、この７９９本のゲートバス２３
の電位がゼロ電位になるためには、ゲートバス２３に溜
まった電荷がこのゲートバス２３から自然消滅するのを
待たなければならない。これに対し、図５に示すディス
プレイ１００のように、電位発生回路５０に直流電源が
供給された直後にＶｏｕｔ＝０Ｖの電位を供給ラインＬ
３に供給する画面消去用電位発生部５１を備えることに
より、ゲートバス２３に溜まった電荷がこのゲートバス
２３から自然消滅する前に、このゲートバス２３の電位
を瞬時にゼロ電位にすることができる。
【００７２】また、画像信号がＯＦＦであることから、
このＴＦＴ２２のソース電極２２ｂもゼロ電位となる。
従って、上記の７９９本のゲートバス２３に接続されて
いるＴＦＴ２２のゲート電極２２ａとソース電極２２ｂ
との間の電位差はゼロとなる。このように、ゲート電極
２２ａとソース電極２２ｂとの間の電位差がゼロの場
合、ＴＦＴ２２は半ＯＮ状態になるため、画素電極２１
に溜まっている電荷が、この半ＯＮ状態のＴＦＴ２２を
経由して画素電極２１からすばやく除去される。従っ
て、この画素電極２１の電位はゼロ電位となる。このよ
うにして、液晶パネル２の全ての画素電極２１の電位は
すばやくゼロ電位となる。全ての画素電極２１の電位が
ゼロ電位になった直後に、共通電極２５の電位はゼロ電
位となる。従って、共通電極２５と、各画素電極２１と
の間の電位差はゼロとなり、液晶パネル２の画面が完全
に消去される。
このＴＦＴ２２のソース電極２２ｂもゼロ電位となる。
従って、上記の７９９本のゲートバス２３に接続されて
いるＴＦＴ２２のゲート電極２２ａとソース電極２２ｂ
との間の電位差はゼロとなる。このように、ゲート電極
２２ａとソース電極２２ｂとの間の電位差がゼロの場
合、ＴＦＴ２２は半ＯＮ状態になるため、画素電極２１
に溜まっている電荷が、この半ＯＮ状態のＴＦＴ２２を
経由して画素電極２１からすばやく除去される。従っ
て、この画素電極２１の電位はゼロ電位となる。このよ
うにして、液晶パネル２の全ての画素電極２１の電位は
すばやくゼロ電位となる。全ての画素電極２１の電位が
ゼロ電位になった直後に、共通電極２５の電位はゼロ電
位となる。従って、共通電極２５と、各画素電極２１と
の間の電位差はゼロとなり、液晶パネル２の画面が完全
に消去される。
【００７３】このように、画面消去用電位発生部５１を
用いてＴＦＴ２１を強制的に半ＯＮ状態に設定しても消
去時間を短縮することができる。
用いてＴＦＴ２１を強制的に半ＯＮ状態に設定しても消
去時間を短縮することができる。
【００７４】図５に示すディスプレイ１００では、画面
消去用の電位を発生する画面消去用電位発生部５１が、
電位発生回路５０が発生する２つの電位Ｖ０及びＶ１を
検出し、これら検出した電位に基づいて画面消去用電位
発生部５１が駆動する。従って、画面消去用電位発生部
５１を駆動するための専用に、高価な電圧検出ディテク
タＩＣを備えることは不要であり、コストの削減が図ら
れる。
消去用の電位を発生する画面消去用電位発生部５１が、
電位発生回路５０が発生する２つの電位Ｖ０及びＶ１を
検出し、これら検出した電位に基づいて画面消去用電位
発生部５１が駆動する。従って、画面消去用電位発生部
５１を駆動するための専用に、高価な電圧検出ディテク
タＩＣを備えることは不要であり、コストの削減が図ら
れる。
【００７５】また、図５に示すディスプレイ１００で
は、上記のように、画面消去用電位発生部５１は、電位
発生回路５０が発生する２つの電位Ｖ０及びＶ１のみに
よって駆動する。従って、画面消去用電位発生部５１の
駆動に、例えば水平同期信号等の信号は無関係であり、
このような信号の特性を考慮して画面消去用電位発生部
５１を設計する必要が無いという利点がある。
は、上記のように、画面消去用電位発生部５１は、電位
発生回路５０が発生する２つの電位Ｖ０及びＶ１のみに
よって駆動する。従って、画面消去用電位発生部５１の
駆動に、例えば水平同期信号等の信号は無関係であり、
このような信号の特性を考慮して画面消去用電位発生部
５１を設計する必要が無いという利点がある。
【００７６】また、図５に示すディスプレイ１００で
は、消去時間を短縮するために、電位発生回路５０への
直流電源の供給を停止したときに、差動増幅器５１１か
らＶｏｕｔ＝０Ｖを出力してＴＦＴ２１を半ＯＮ状態に
設定しているが、Ｖｏｕｔ＝０Ｖとする代わりに、Ｖｏ
ｕｔをゼロより大きい電位に設定してもよい。Ｖｏｕｔ
をゼロより大きい電位に設定すると、ＴＦＴ２１は半Ｏ
Ｎ状態ではなく完全なＯＮ状態に設定されるため、画素
電極にＯＦＦの画像信号を書き込むことができ、やは
り、消去時間を短縮することができる。
は、消去時間を短縮するために、電位発生回路５０への
直流電源の供給を停止したときに、差動増幅器５１１か
らＶｏｕｔ＝０Ｖを出力してＴＦＴ２１を半ＯＮ状態に
設定しているが、Ｖｏｕｔ＝０Ｖとする代わりに、Ｖｏ
ｕｔをゼロより大きい電位に設定してもよい。Ｖｏｕｔ
をゼロより大きい電位に設定すると、ＴＦＴ２１は半Ｏ
Ｎ状態ではなく完全なＯＮ状態に設定されるため、画素
電極にＯＦＦの画像信号を書き込むことができ、やは
り、消去時間を短縮することができる。
【００７７】尚、図５に示すディスプレイ１００では、
画面消去用電位発生部５１を電位発生回路５０の一部に
備えているが、画面消去用電位発生部５１及び電位発生
回路５０は別々の回路で構成してもよい。
画面消去用電位発生部５１を電位発生回路５０の一部に
備えているが、画面消去用電位発生部５１及び電位発生
回路５０は別々の回路で構成してもよい。
【００７８】ところで、上記した本発明の第１及び第２
の液晶表示装置の各実施形態では、電位発生回路５及び
５０への直流電源の供給、供給停止は、ディスプレイ１
及び１００の本体の電源をＯＮ、ＯＦＦしたときに行わ
れている。しかしながら、このディスプレイ１及び１０
０が、例えばパソコンのディスプレイに用いられる場
合、電位発生回路５及び５０への直流電源の供給、供給
停止は、ディスプレイ１及び１００の本体の電源ではな
く、例えばパソコン本体の電源をＯＮ、ＯＦＦしたとき
に行われるような構成にしてもよい。このように、本発
明では、電位発生回路５及び５０への直流電源の供給、
供給停止を行う方法を問うものではない。
の液晶表示装置の各実施形態では、電位発生回路５及び
５０への直流電源の供給、供給停止は、ディスプレイ１
及び１００の本体の電源をＯＮ、ＯＦＦしたときに行わ
れている。しかしながら、このディスプレイ１及び１０
０が、例えばパソコンのディスプレイに用いられる場
合、電位発生回路５及び５０への直流電源の供給、供給
停止は、ディスプレイ１及び１００の本体の電源ではな
く、例えばパソコン本体の電源をＯＮ、ＯＦＦしたとき
に行われるような構成にしてもよい。このように、本発
明では、電位発生回路５及び５０への直流電源の供給、
供給停止を行う方法を問うものではない。
【００７９】また、本発明の液晶表示装置は、パソコン
以外の電子機器に適用されてもよく、本発明の液晶表示
装置を用いることにより、例えば水平同期信号等の信号
を検出することなく、低コストで消去時間の短縮が可能
となる。
以外の電子機器に適用されてもよく、本発明の液晶表示
装置を用いることにより、例えば水平同期信号等の信号
を検出することなく、低コストで消去時間の短縮が可能
となる。
【００８０】
【発明の効果】以上説明したように、本発明の液晶表示
装置によれば、例えば水平同期信号等の信号を検出する
ことなく、低コストで消去時間の短縮が可能となる。
装置によれば、例えば水平同期信号等の信号を検出する
ことなく、低コストで消去時間の短縮が可能となる。
【図１】本発明の液晶表示装置の第１実施形態であるデ
ィスプレイの一例を示す概略構成図である。
ィスプレイの一例を示す概略構成図である。
【図２】液晶パネル２の画素構成を概略的に示す図であ
る。
る。
【図３】画面消去回路６の構成と、この画面消去回路及
び周辺回路の接続関係とを示す図である。
び周辺回路の接続関係とを示す図である。
【図４】電位の変化を示すグラフである。
【図５】本発明の液晶表示装置の第２実施形態であるＴ
ＦＴ型液晶表示装置の一例を示す概略構成図である。
ＦＴ型液晶表示装置の一例を示す概略構成図である。
【図６】画面消去用電位発生部５１を示す詳細図であ
る。
る。
１，１００ 液晶表示装置 ２ 液晶パネル ３ ゲートドライバ ４ ゲートドライバ ５，５０ 電位発生回路 ６ 画面消去回路 ２１ 画素電極 ２２ ＴＦＴ ２２ａ ゲート電極 ２２ｂ ソース電極 ２２ｃ ドレイン電極 ２３ ゲートバス ２４ ソースバス ２５ 共通電極 ５１ 画面消去用電位発生部 ６１，６２ スイッチング素子 ６１ａ，６２ａ トランジスタ ６１ｂ，６１ｃ，６２ｂ，６２ｃ，６３，６４，６５
抵抗 ６６ 制御部 ６７ 電荷流入部 ５１１ 差動増幅器 ５１１ａ，５１１ｂ 入力端子 ５１１ｃ 出力端子
抵抗 ６６ 制御部 ６７ 電荷流入部 ５１１ 差動増幅器 ５１１ａ，５１１ｂ 入力端子 ５１１ｃ 出力端子
フロントページの続き (71)出願人 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ (72)発明者 萩野 修司 兵庫県神戸市西区高塚台４丁目３番１ フ ィリップスモバイルディスプレイシステム ズ神戸株式会社内 Ｆターム(参考） 2H093 NA16 NC58 ND60 5C006 AF67 BB16 BC03 FA52 5C080 AA10 BB05 DD01 FF11 JJ02 JJ03 JJ05
Claims (13)
- 【請求項１】 液晶層に電圧を印加する第１の電極及び
第２の電極と、 第１のスイッチング手段を経由して前記第１の電極に電
気的に接続される第１及び第２のバスと、 前記第１のバスを含む経路を経由して前記第１のスイッ
チング手段に向けて供給される第１の電位を発生する電
位発生手段と、 前記経路、前記第１の電極、又は前記電位発生手段に存
在する電荷が流入する電荷流入部と、 前記電荷流入部に電荷が流入する第１の状態と、該第１
の状態よりも前記電荷流入部に電荷が流入しにくい第２
の状態とのうちのいずれかの状態に、前記電荷流入部へ
の電荷の流入状態を切り換える第２のスイッチング手段
とを備えたことを特徴とする液晶表示装置。 - 【請求項２】 前記第２のスイッチング手段がＯＮ状態
のときに前記電荷流入部を前記第１の状態にし、該第２
のスイッチング手段がＯＦＦ状態のときに前記電荷流入
部を前記第２の状態に設定することを特徴とする請求項
１に記載の液晶表示装置。 - 【請求項３】 前記第２のスイッチング手段をＯＮ状態
及びＯＦＦ状態のうちのいずれかの状態に切換自在に制
御する制御部を備えたことを特徴とする請求項２に記載
の液晶表示装置。 - 【請求項４】 前記電位発生手段が複数の電位を発生す
るものであり、 前記制御部が、前記電位発生手段が発生する複数の電位
を検出し、該検出した電位に基づいて、前記第２のスイ
ッチング手段を、ＯＮ状態及びＯＦＦ状態のうちのいず
れかの状態に切換自在に制御することを特徴とする請求
項３に記載の液晶表示装置。 - 【請求項５】 前記第１のバスに信号を伝送する第１の
ドライバと、前記第２のバスに信号を伝送する第２のド
ライバとを備え、 前記電位発生手段が、前記第１の電位の他に、前記第１
のドライバに向けて供給される第２の電位と、前記第２
のドライバに向けて供給される第３の電位とを発生し、 前記制御部が、前記第１、第２及び第３の電位を検出
し、該検出した電位に基づいて、前記第２のスイッチン
グ手段を、ＯＮ状態及びＯＦＦ状態のうちのいずれかの
状態に切換自在に制御することを特徴とする請求項４に
記載の液晶表示装置。 - 【請求項６】 前記制御部が、前記第２のスイッチング
手段のＯＮ状態及びＯＦＦ状態を切り換えるための第３
のスイッチング手段を備えたことを特徴とする請求項３
〜５のうちのいずれか１項に記載の液晶表示装置。 - 【請求項７】 前記第１の電極が画素電極であり、前記
第２の電極が共通電極であることを特徴とする請求項１
〜６のうちのいずれか１項に記載の液晶表示装置。 - 【請求項８】 前記第１のバスがゲートバス、前記第２
のバスがソースバスであることを特徴とする請求項１〜
７のうちのいずれか１項に記載の液晶表示装置。 - 【請求項９】 前記第１のドライバがゲートドライバ、
前記第２のドライバがソースドライバであることを特徴
とする請求項５〜８のうちのいずれか１項に記載の液晶
表示装置。 - 【請求項１０】 液晶層に電圧を印加する第１の電極及
び第２の電極と、 第１のスイッチング手段を経由して前記第１の電極に電
気的に接続される第１及び第２のバスと、 前記第１のバスに向けて供給される第１の電位を発生す
る電位発生手段とを備えた液晶表示装置であって、 前記電位発生手段が、該電位発生手段への電力の供給が
停止されたときに、前記第１の電位よりも大きく前記第
１のバスに向けて供給される第２の電位を発生すること
を特徴とする液晶表示装置。 - 【請求項１１】 前記電位発生手段が、前記第２の電位
を出力する差動増幅器を有することを特徴とする請求項
１０に記載の液晶表示装置。 - 【請求項１２】 前記第１の電極が画素電極であり、前
記第２の電極が共通電極であることを特徴とする請求項
１０又は１１に記載の液晶表示装置。 - 【請求項１３】 前記第１のバスがゲートバス、前記第
２のバスがソースバスであることを特徴とする請求項１
０〜１２のうちの何れか１項に記載の液晶表示装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000402656A JP4885353B2 (ja) | 2000-12-28 | 2000-12-28 | 液晶表示装置 |
| KR1020027011172A KR100849148B1 (ko) | 2000-12-28 | 2001-12-17 | 전력 장치가 턴 오프될 때 잔상을 감소시키는 액정디스플레이 디바이스 |
| PCT/IB2001/002584 WO2002054374A1 (en) | 2000-12-28 | 2001-12-17 | A liquid crystal display device with afterimage reduction when power is turned off |
| EP01272749A EP1352382A1 (en) | 2000-12-28 | 2001-12-17 | A liquid crystal display device with afterimage reduction when power is turned off |
| US10/029,807 US6690345B2 (en) | 2000-12-28 | 2001-12-27 | Liquid crystal display device |
| TW091101660A TW564396B (en) | 2000-12-28 | 2002-01-31 | A liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000402656A JP4885353B2 (ja) | 2000-12-28 | 2000-12-28 | 液晶表示装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002215099A true JP2002215099A (ja) | 2002-07-31 |
| JP2002215099A5 JP2002215099A5 (ja) | 2008-02-14 |
| JP4885353B2 JP4885353B2 (ja) | 2012-02-29 |
Family
ID=18866904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000402656A Expired - Fee Related JP4885353B2 (ja) | 2000-12-28 | 2000-12-28 | 液晶表示装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6690345B2 (ja) |
| EP (1) | EP1352382A1 (ja) |
| JP (1) | JP4885353B2 (ja) |
| KR (1) | KR100849148B1 (ja) |
| TW (1) | TW564396B (ja) |
| WO (1) | WO2002054374A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011055584A1 (ja) * | 2009-11-04 | 2011-05-12 | シャープ株式会社 | 液晶表示装置およびその駆動方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4103425B2 (ja) * | 2002-03-28 | 2008-06-18 | セイコーエプソン株式会社 | 電気光学装置、電子機器及び投射型表示装置 |
| JP4544827B2 (ja) * | 2003-03-31 | 2010-09-15 | シャープ株式会社 | 液晶表示装置 |
| JP4151591B2 (ja) * | 2004-03-09 | 2008-09-17 | セイコーエプソン株式会社 | 表示装置及び表示装置の情報消去方法 |
| KR100539264B1 (ko) * | 2004-05-15 | 2005-12-27 | 삼성전자주식회사 | 전원 전압 제거 감지 회로 및 디스플레이 장치 |
| JP2006047500A (ja) * | 2004-08-02 | 2006-02-16 | Seiko Epson Corp | 表示パネル駆動回路、表示装置及び電子機器 |
| US8125424B2 (en) * | 2006-11-30 | 2012-02-28 | Lg Display Co., Ltd. | Liquid crystal display device and driving method thereof |
| US20130234919A1 (en) * | 2012-03-06 | 2013-09-12 | Apple Inc. | Devices and methods for discharging pixels having oxide thin-film transistors |
| JP6076332B2 (ja) * | 2012-03-30 | 2017-02-08 | シャープ株式会社 | 表示装置 |
| JP2013250523A (ja) * | 2012-06-04 | 2013-12-12 | Mitsubishi Electric Corp | 液晶表示装置 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04371999A (ja) * | 1991-06-20 | 1992-12-24 | Canon Inc | 液晶表示パネル駆動用電源回路 |
| JPH08184806A (ja) * | 1994-12-28 | 1996-07-16 | Sharp Corp | 液晶駆動用電源 |
| JPH08220508A (ja) * | 1995-02-16 | 1996-08-30 | Hitachi Ltd | 液晶表示装置用電源回路 |
| JPH09127486A (ja) * | 1995-09-07 | 1997-05-16 | Samsung Electron Co Ltd | 画面消し回路、これを有する液晶表示装置およびその駆動方法 |
| JPH10161080A (ja) * | 1996-11-27 | 1998-06-19 | Samsung Electron Co Ltd | 液晶表示装置のパワーオフ放電回路およびこれを用いた液晶表示装置 |
| JPH10333642A (ja) * | 1997-05-27 | 1998-12-18 | Internatl Business Mach Corp <Ibm> | 液晶表示装置 |
| JP2000089193A (ja) * | 1998-09-15 | 2000-03-31 | Lg Electronics Inc | 液晶表示装置の残像除去装置及びその方法。（ＡｐｐａｒａｔｕｓａｎｄＭｅｔｈｏｄｆｏｒＥｌｉｍｉｎａｔｉｎｇＲｅｓｉｄｕａｌｉｍａｇｅｉｎａＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙＤｅｖｉｃｅ） |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01134497A (ja) * | 1987-11-20 | 1989-05-26 | Semiconductor Energy Lab Co Ltd | 液晶表示装置の電源回路 |
| US5248963A (en) * | 1987-12-25 | 1993-09-28 | Hosiden Electronics Co., Ltd. | Method and circuit for erasing a liquid crystal display |
| DE69021499T2 (de) * | 1989-10-27 | 1996-02-22 | Canon Kk | Flüssigkristall-Anzeigegerät mit kontrollierter Abschaltung. |
| JP2868650B2 (ja) * | 1991-07-24 | 1999-03-10 | キヤノン株式会社 | 表示装置 |
| GB2271211A (en) * | 1992-10-03 | 1994-04-06 | Central Research Lab Ltd | Addressing a ferroelectric liquid crystal display. |
| JP3827823B2 (ja) * | 1996-11-26 | 2006-09-27 | シャープ株式会社 | 液晶表示画像の消去装置及びそれを備えた液晶表示装置 |
| JP3584830B2 (ja) * | 1999-03-30 | 2004-11-04 | セイコーエプソン株式会社 | 半導体装置並びにそれを用いた液晶装置及び電子機器 |
| JP3500353B2 (ja) * | 2000-08-25 | 2004-02-23 | 財団法人工業技術研究院 | ユニティーゲインバッファ |
-
2000
- 2000-12-28 JP JP2000402656A patent/JP4885353B2/ja not_active Expired - Fee Related
-
2001
- 2001-12-17 KR KR1020027011172A patent/KR100849148B1/ko not_active IP Right Cessation
- 2001-12-17 EP EP01272749A patent/EP1352382A1/en not_active Withdrawn
- 2001-12-17 WO PCT/IB2001/002584 patent/WO2002054374A1/en active Application Filing
- 2001-12-27 US US10/029,807 patent/US6690345B2/en not_active Expired - Lifetime
-
2002
- 2002-01-31 TW TW091101660A patent/TW564396B/zh not_active IP Right Cessation
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04371999A (ja) * | 1991-06-20 | 1992-12-24 | Canon Inc | 液晶表示パネル駆動用電源回路 |
| JPH08184806A (ja) * | 1994-12-28 | 1996-07-16 | Sharp Corp | 液晶駆動用電源 |
| JPH08220508A (ja) * | 1995-02-16 | 1996-08-30 | Hitachi Ltd | 液晶表示装置用電源回路 |
| JPH09127486A (ja) * | 1995-09-07 | 1997-05-16 | Samsung Electron Co Ltd | 画面消し回路、これを有する液晶表示装置およびその駆動方法 |
| JPH10161080A (ja) * | 1996-11-27 | 1998-06-19 | Samsung Electron Co Ltd | 液晶表示装置のパワーオフ放電回路およびこれを用いた液晶表示装置 |
| JPH10333642A (ja) * | 1997-05-27 | 1998-12-18 | Internatl Business Mach Corp <Ibm> | 液晶表示装置 |
| JP2000089193A (ja) * | 1998-09-15 | 2000-03-31 | Lg Electronics Inc | 液晶表示装置の残像除去装置及びその方法。（ＡｐｐａｒａｔｕｓａｎｄＭｅｔｈｏｄｆｏｒＥｌｉｍｉｎａｔｉｎｇＲｅｓｉｄｕａｌｉｍａｇｅｉｎａＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙＤｅｖｉｃｅ） |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011055584A1 (ja) * | 2009-11-04 | 2011-05-12 | シャープ株式会社 | 液晶表示装置およびその駆動方法 |
| JPWO2011055584A1 (ja) * | 2009-11-04 | 2013-03-28 | シャープ株式会社 | 液晶表示装置およびその駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020093821A (ko) | 2002-12-16 |
| US20020089482A1 (en) | 2002-07-11 |
| US6690345B2 (en) | 2004-02-10 |
| TW564396B (en) | 2003-12-01 |
| EP1352382A1 (en) | 2003-10-15 |
| KR100849148B1 (ko) | 2008-07-31 |
| WO2002054374A1 (en) | 2002-07-11 |
| JP4885353B2 (ja) | 2012-02-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1431953B1 (en) | Gate driver for a display device | |
| US7015904B2 (en) | Power sequence apparatus for device driving circuit and its method | |
| US8432343B2 (en) | Liquid crystal display device and driving method thereof | |
| US20050253832A1 (en) | Display device capable of detecting battery removal and a method of removing a latent image | |
| KR100539264B1 (ko) | 전원 전압 제거 감지 회로 및 디스플레이 장치 | |
| JP3231641B2 (ja) | 液晶表示装置 | |
| JP4984391B2 (ja) | 表示駆動装置及び表示装置並びにその駆動制御方法 | |
| US20080084371A1 (en) | Liquid crystal display for preventing residual image phenomenon and related method thereof | |
| US20040100435A1 (en) | Liquid crystal display and driving method thereof | |
| JP2001022326A (ja) | 液晶表示装置 | |
| JP2002215099A (ja) | 液晶表示装置 | |
| JP4094328B2 (ja) | 表示装置駆動回路および表示装置駆動回路の駆動方法 | |
| JP2000163025A (ja) | 液晶表示装置 | |
| JP2000214830A (ja) | 液晶電源制御装置 | |
| KR100734275B1 (ko) | 전원 전압 제거 감지 회로, 전원 전압 제거 시 잔상을제거하는 디스플레이 장치 및 방법 | |
| JP2002116744A (ja) | 液晶表示装置及びそれを用いた電子機器 | |
| JP2002221941A (ja) | 液晶表示装置、及び液晶表示装置を用いた画像表示装置 | |
| KR101117983B1 (ko) | 액정표시장치 및 이의 구동방법 | |
| KR100848961B1 (ko) | 액정표시모듈의 구동 방법 및 장치 | |
| JP2003195831A (ja) | 液晶表示装置 | |
| JPH09243992A (ja) | 消費電力節約機能を持つ液晶表示装置 | |
| JP2002323875A (ja) | 液晶表示装置 | |
| JPH0922274A (ja) | 液晶表示装置 | |
| KR100532390B1 (ko) | 안정되게 디스플레이할 수 있는 액정표시장치및 방법 | |
| JP2004240062A (ja) | 液晶表示装置、その停止方法、プログラム、記録媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070223 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071218 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071218 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111014 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111108 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111208 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |