JP2000214830A - 液晶電源制御装置 - Google Patents
液晶電源制御装置Info
- Publication number
- JP2000214830A JP2000214830A JP11017197A JP1719799A JP2000214830A JP 2000214830 A JP2000214830 A JP 2000214830A JP 11017197 A JP11017197 A JP 11017197A JP 1719799 A JP1719799 A JP 1719799A JP 2000214830 A JP2000214830 A JP 2000214830A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- power supply
- supply control
- control signal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 アクティブマトリクス型の液晶表示パネルに
おける液晶電源オフ時の不要な表示を回避する。 【解決手段】 液晶表示パネルに液晶表示用電源を供給
する液晶電源スイッチ５２，５３，５４と、この液晶電
源スイッチ５２，５３，５４のオン／オフを制御するコ
ントローラ５１と、液晶表示パネル上の電荷を放電させ
る電荷放電回路２と、液晶電源スイッチ５２をオフ制御
するコントローラ５１からの電源制御信号ＣＴＲＬａを
検知して検知信号を出力する電源制御信号検知回路１と
を備え、コントローラ５１から液晶電源スイッチ５２を
オフする電源制御信号ＣＴＲＬａが出力されたとき、こ
の電源制御信号ＣＴＲＬａを電源制御信号検知回路１で
検知し、その検知信号に基づいて電荷放電回路２を作動
し、液晶表示パネル上に残った電荷を放電させる。
おける液晶電源オフ時の不要な表示を回避する。 【解決手段】 液晶表示パネルに液晶表示用電源を供給
する液晶電源スイッチ５２，５３，５４と、この液晶電
源スイッチ５２，５３，５４のオン／オフを制御するコ
ントローラ５１と、液晶表示パネル上の電荷を放電させ
る電荷放電回路２と、液晶電源スイッチ５２をオフ制御
するコントローラ５１からの電源制御信号ＣＴＲＬａを
検知して検知信号を出力する電源制御信号検知回路１と
を備え、コントローラ５１から液晶電源スイッチ５２を
オフする電源制御信号ＣＴＲＬａが出力されたとき、こ
の電源制御信号ＣＴＲＬａを電源制御信号検知回路１で
検知し、その検知信号に基づいて電荷放電回路２を作動
し、液晶表示パネル上に残った電荷を放電させる。
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス型の液晶表示パネルにおける液晶電源制御装置に係
り、より詳細には、電源オフの際の不必要な表示動作を
回避し得る液晶電源制御装置に関する。
クス型の液晶表示パネルにおける液晶電源制御装置に係
り、より詳細には、電源オフの際の不必要な表示動作を
回避し得る液晶電源制御装置に関する。
【０００２】
【従来の技術】従来より、アクティブマトリクス型の液
晶表示パネルにおいて、電源オフ時に液晶表示パネルの
表示画像をクリアする技術として、例えば特開平１０−
２１４０６２号公報に記載の技術（これを、従来技術１
という）がある。
晶表示パネルにおいて、電源オフ時に液晶表示パネルの
表示画像をクリアする技術として、例えば特開平１０−
２１４０６２号公報に記載の技術（これを、従来技術１
という）がある。
【０００３】この従来技術１は、電源保持回路を備えて
おり、この電源保持回路は、ゲートバス駆動回路に供給
される動作電源の電力を電源オフ後も所定時間保持し
て、電源電圧をゲートバス駆動回路に供給する。また、
シフトパルス発生器及びＨレベル電圧発生器は、電源保
持回路より動作電源が供給され、電圧降下検出回路の出
力が与えられると、シフトパルス発生器からシフトパス
ルを、Ｈレベル電圧発生器から論理「１」に対応するＨ
レベルのデータをそれぞれシフトレジスタに供給する。
その結果、ゲートバス駆動回路の動作は電源オフ後も所
定時間保持され、この間に各画素の薄膜トランジスタ
（ＴＦＴ）がオンとされ、蓄積電荷が放電されることに
よって、電源オフ時の液晶表示の消去を可能とするもの
である。
おり、この電源保持回路は、ゲートバス駆動回路に供給
される動作電源の電力を電源オフ後も所定時間保持し
て、電源電圧をゲートバス駆動回路に供給する。また、
シフトパルス発生器及びＨレベル電圧発生器は、電源保
持回路より動作電源が供給され、電圧降下検出回路の出
力が与えられると、シフトパルス発生器からシフトパス
ルを、Ｈレベル電圧発生器から論理「１」に対応するＨ
レベルのデータをそれぞれシフトレジスタに供給する。
その結果、ゲートバス駆動回路の動作は電源オフ後も所
定時間保持され、この間に各画素の薄膜トランジスタ
（ＴＦＴ）がオンとされ、蓄積電荷が放電されることに
よって、電源オフ時の液晶表示の消去を可能とするもの
である。
【０００４】また、別の液晶電源制御装置として、図５
及び図６に示す回路構成のもの（これを、従来技術２と
いう）がある。図５は電源制御回路のブロック図であ
り、図６はその後に続くアクティブマトリクス液晶の液
晶表示パネル及びドライバＩＣのブロック図である。
及び図６に示す回路構成のもの（これを、従来技術２と
いう）がある。図５は電源制御回路のブロック図であ
り、図６はその後に続くアクティブマトリクス液晶の液
晶表示パネル及びドライバＩＣのブロック図である。
【０００５】各電源Ｖａ，Ｖｂ，Ｖｃは、各液晶電源ス
イッチ５２，５３，５４のオン／オフに関係なく常に供
給されている電源であり、各液晶電源スイッチ５２，５
３，５４のオン／オフ制御により、液晶電源への供給を
オン／オフできる。各液晶電源スイッチ５２，５３，５
４は、コントローラ５１から出力される電源制御信号Ｃ
ＴＲＬａ，ＣＴＲＬｂ，ＣＴＲＬｃによって制御されて
いる。
イッチ５２，５３，５４のオン／オフに関係なく常に供
給されている電源であり、各液晶電源スイッチ５２，５
３，５４のオン／オフ制御により、液晶電源への供給を
オン／オフできる。各液晶電源スイッチ５２，５３，５
４は、コントローラ５１から出力される電源制御信号Ｃ
ＴＲＬａ，ＣＴＲＬｂ，ＣＴＲＬｃによって制御されて
いる。
【０００６】また、各電源Ｖａ，Ｖｂは、各液晶電源ス
イッチ５２，５３を介してソースバスドライバＩＣ６２
に接続され、電源Ｖｃは、液晶電源スイッチ５４及びゲ
ート用電源回路５６を介してゲートバスドライバＩＣ６
３に接続されている。コントローラ５１は、各液晶電源
スイッチ５２，５３，５４のオン／オフ制御により、液
晶表示パネル６１の表示データ及びドライバ制御、液晶
電源制御を行うようになっている。なお、各電源Ｖａ，
Ｖｂ，Ｖｃは、１つの共通な電源であってもよい。
イッチ５２，５３を介してソースバスドライバＩＣ６２
に接続され、電源Ｖｃは、液晶電源スイッチ５４及びゲ
ート用電源回路５６を介してゲートバスドライバＩＣ６
３に接続されている。コントローラ５１は、各液晶電源
スイッチ５２，５３，５４のオン／オフ制御により、液
晶表示パネル６１の表示データ及びドライバ制御、液晶
電源制御を行うようになっている。なお、各電源Ｖａ，
Ｖｂ，Ｖｃは、１つの共通な電源であってもよい。
【０００７】また、液晶ソースアナログ電源Ｖａｓに
は、平滑用の大容量コンデンサＣ１が接続されていると
ともに、階調用基準電源回路５５が接続されている。ま
た、ソースロジック電源Ｖｓｌにも、平滑用の大容量コ
ンデンサＣ２が接続されている。
は、平滑用の大容量コンデンサＣ１が接続されていると
ともに、階調用基準電源回路５５が接続されている。ま
た、ソースロジック電源Ｖｓｌにも、平滑用の大容量コ
ンデンサＣ２が接続されている。
【０００８】また、ゲート用電源回路５６からは、ゲー
トバスドライバＩＣ６３に対し、ゲートロジック電源Ｖ
ｇｈｌ，Ｖｇｌｌ、及びゲート電圧電源Ｖｇｈ，Ｖｇｌ
が供給されている。
トバスドライバＩＣ６３に対し、ゲートロジック電源Ｖ
ｇｈｌ，Ｖｇｌｌ、及びゲート電圧電源Ｖｇｈ，Ｖｇｌ
が供給されている。
【０００９】液晶表示パネル６１は、液晶画素がマトリ
クス状に配置され、その画素電極６５が薄膜トランジス
タ６４のドレインに接続されている。また、この画素電
極６５に対向して対向電極６６が配置されており、薄膜
トランジスタ６４のソース及びゲートは、互いに直交す
るソースバスＳ１〜Ｓｎ及びゲートバスＧ１〜Ｇｎにそ
れぞれ接続されている。
クス状に配置され、その画素電極６５が薄膜トランジス
タ６４のドレインに接続されている。また、この画素電
極６５に対向して対向電極６６が配置されており、薄膜
トランジスタ６４のソース及びゲートは、互いに直交す
るソースバスＳ１〜Ｓｎ及びゲートバスＧ１〜Ｇｎにそ
れぞれ接続されている。
【００１０】液晶ソースアナログ電源Ｖｓａは、ソース
バスドライバＩＣ６２から、液晶表示パネル６１の薄膜
トランジスタ６４のソースバスＳ１〜Ｓｎに階調用基準
電源Ｖ１〜Ｖｎのいずれかの電位を出力する電源であ
る。また、ソースロジック電源Ｖｓｌは、ソースバスド
ライバＩＣ６２とコントローラ５１とのインターフェイ
ス用の電源である。また、ゲート用電源回路５６は、ゲ
ートバスドライバＩＣ６３を介して液晶表示パネル６１
のゲートＧ１〜Ｇｎに電源を供給している。
バスドライバＩＣ６２から、液晶表示パネル６１の薄膜
トランジスタ６４のソースバスＳ１〜Ｓｎに階調用基準
電源Ｖ１〜Ｖｎのいずれかの電位を出力する電源であ
る。また、ソースロジック電源Ｖｓｌは、ソースバスド
ライバＩＣ６２とコントローラ５１とのインターフェイ
ス用の電源である。また、ゲート用電源回路５６は、ゲ
ートバスドライバＩＣ６３を介して液晶表示パネル６１
のゲートＧ１〜Ｇｎに電源を供給している。
【００１１】上記構成の液晶電源制御装置において、液
晶電源オフ時、コントローラ５１は電源制御信号ＣＴＲ
Ｌａによって、電源スイッチ５２をオフする。このと
き、他の電源スイッチ５３，５４はオンされたままでク
リア表示（ノーマリーホワイトの液晶であれば白、ノー
マリーブラックの液晶であれば黒）を行い、液晶表示パ
ネル６１の薄膜トランジスタ６４をオンさせることによ
って、液晶ソースアナログ電源Ｖｓａ及びソースバスＳ
１〜Ｓｎのライン上の電荷を放電させる。そして、ある
程度放電される時間をおいて表示をオフさせた後、他の
液晶電源スイッチ５３，５４をオフさせるようになって
いる。
晶電源オフ時、コントローラ５１は電源制御信号ＣＴＲ
Ｌａによって、電源スイッチ５２をオフする。このと
き、他の電源スイッチ５３，５４はオンされたままでク
リア表示（ノーマリーホワイトの液晶であれば白、ノー
マリーブラックの液晶であれば黒）を行い、液晶表示パ
ネル６１の薄膜トランジスタ６４をオンさせることによ
って、液晶ソースアナログ電源Ｖｓａ及びソースバスＳ
１〜Ｓｎのライン上の電荷を放電させる。そして、ある
程度放電される時間をおいて表示をオフさせた後、他の
液晶電源スイッチ５３，５４をオフさせるようになって
いる。
【００１２】
【発明が解決しようとする課題】上記した従来技術１及
び従来技術２の液晶電源制御装置では、液晶電源オフ時
に、各画素の蓄積電荷を放電させることができるが、Ｔ
ＦＴの画素の蓄積電荷のみを抜くため、ゲートバス停止
後に、液晶電源回路に残った電荷が画素に対して回り込
んでしまうといった問題があった。また、ＴＦＴをオン
することによって放電させているが、各画素のＴＦＴの
放電先は、対向電極というコンデンサを介しての放電
（つまり、画素電極と対向電極とで形成されるコンデン
サを介しての放電）となるため、完全に放電することが
できないといった問題もあった。また、電源保持回路に
よってゲートバス駆動回路を動作させている間のみ、Ｔ
ＦＴをオンさせて放電を行うものであるため、電源保持
回路の停止後に液晶表示パネルに残された電荷は放電さ
れることなく残るといった問題もあった。
び従来技術２の液晶電源制御装置では、液晶電源オフ時
に、各画素の蓄積電荷を放電させることができるが、Ｔ
ＦＴの画素の蓄積電荷のみを抜くため、ゲートバス停止
後に、液晶電源回路に残った電荷が画素に対して回り込
んでしまうといった問題があった。また、ＴＦＴをオン
することによって放電させているが、各画素のＴＦＴの
放電先は、対向電極というコンデンサを介しての放電
（つまり、画素電極と対向電極とで形成されるコンデン
サを介しての放電）となるため、完全に放電することが
できないといった問題もあった。また、電源保持回路に
よってゲートバス駆動回路を動作させている間のみ、Ｔ
ＦＴをオンさせて放電を行うものであるため、電源保持
回路の停止後に液晶表示パネルに残された電荷は放電さ
れることなく残るといった問題もあった。
【００１３】さらに、従来技術１及び従来技術２の液晶
電源制御装置では、上記した如く完全な放電がなされて
いないため、例えばアクティブマトリクス型の液晶表示
パネルに適用した場合には、液晶電源オフ時に、一時的
に不要な内容が表示されてしまうといった問題がある。
これは、液晶表示パネルの画素電極の容量バラツキによ
り、部分的な電荷の抜けに差ができるために生じる現象
である。この現象は、特に反射型ＴＦＴにおいて顕著で
ある。
電源制御装置では、上記した如く完全な放電がなされて
いないため、例えばアクティブマトリクス型の液晶表示
パネルに適用した場合には、液晶電源オフ時に、一時的
に不要な内容が表示されてしまうといった問題がある。
これは、液晶表示パネルの画素電極の容量バラツキによ
り、部分的な電荷の抜けに差ができるために生じる現象
である。この現象は、特に反射型ＴＦＴにおいて顕著で
ある。
【００１４】本発明は係る問題点を解決すべく創案され
たもので、その目的は、液晶表示パネルの液晶電源オフ
時の不要な表示を回避し得る液晶電源制御装置を提供す
ることにある。
たもので、その目的は、液晶表示パネルの液晶電源オフ
時の不要な表示を回避し得る液晶電源制御装置を提供す
ることにある。
【００１５】
【課題を解決するための手段】上記課題を解決するた
め、本発明の液晶電源制御装置は、アクティブマトリク
ス型の液晶表示パネルにおける液晶電源制御装置であっ
て、液晶表示パネルに液晶表示用電源を供給する液晶電
源スイッチと、この液晶電源スイッチのオン／オフを制
御する制御手段と、液晶表示パネル上の電荷を放電させ
る電荷放電手段とを備え、前記液晶電源スイッチがオフ
されたとき、前記電荷放電手段によって液晶表示パネル
上に残った電荷を放電させるように構成したものであ
る。
め、本発明の液晶電源制御装置は、アクティブマトリク
ス型の液晶表示パネルにおける液晶電源制御装置であっ
て、液晶表示パネルに液晶表示用電源を供給する液晶電
源スイッチと、この液晶電源スイッチのオン／オフを制
御する制御手段と、液晶表示パネル上の電荷を放電させ
る電荷放電手段とを備え、前記液晶電源スイッチがオフ
されたとき、前記電荷放電手段によって液晶表示パネル
上に残った電荷を放電させるように構成したものであ
る。
【００１６】すなわち、液晶電源スイッチがオフされた
とき、電荷放電手段を作動させることにより、液晶表示
用電源がアース電位（ＧＮＤ電位）となる。そのため、
液晶ソースアナログ電源の電荷が放電されてＧＮＤ電位
となり、この液晶ソースアナログ電源を元に作成してい
る階調用基準電源もＧＮＤ電位となる。よって、液晶表
示パネルとソースバスドライバＩＣのソースバスのライ
ン上の電荷も、保護ダイオードを介して液晶ソースアナ
ログ電源に流れるためＧＮＤ電位となり、この状態で薄
膜トランジスタをオンさせることによって、画素電極の
電荷もソースバスと同じＧＮＤ電位となる。つまり、放
電が完全に行われることになる。
とき、電荷放電手段を作動させることにより、液晶表示
用電源がアース電位（ＧＮＤ電位）となる。そのため、
液晶ソースアナログ電源の電荷が放電されてＧＮＤ電位
となり、この液晶ソースアナログ電源を元に作成してい
る階調用基準電源もＧＮＤ電位となる。よって、液晶表
示パネルとソースバスドライバＩＣのソースバスのライ
ン上の電荷も、保護ダイオードを介して液晶ソースアナ
ログ電源に流れるためＧＮＤ電位となり、この状態で薄
膜トランジスタをオンさせることによって、画素電極の
電荷もソースバスと同じＧＮＤ電位となる。つまり、放
電が完全に行われることになる。
【００１７】また、本発明の液晶電源制御装置は、上記
構成において、前記液晶電源スイッチをオフ制御する前
記制御手段からの電源制御信号を検知して検知信号を出
力する電源制御信号検知手段を備え、前記電荷放電手段
が、前記電源制御信号検知手段からの検知信号を受けて
作動するように構成したものである。
構成において、前記液晶電源スイッチをオフ制御する前
記制御手段からの電源制御信号を検知して検知信号を出
力する電源制御信号検知手段を備え、前記電荷放電手段
が、前記電源制御信号検知手段からの検知信号を受けて
作動するように構成したものである。
【００１８】また、本発明の液晶電源制御装置は、上記
構成において、前記電荷放電手段が、前記液晶電源スイ
ッチをオフ制御する前記制御手段からの電源制御信号を
受けて作動するように構成したものである。
構成において、前記電荷放電手段が、前記液晶電源スイ
ッチをオフ制御する前記制御手段からの電源制御信号を
受けて作動するように構成したものである。
【００１９】また、本発明の液晶電源制御装置は、上記
構成において、前記制御手段が、前記液晶電源スイッチ
をオフ制御する電源制御信号に同期した放電制御信号を
生成し、前記電荷放電手段が、この放電制御信号を受け
て作動するように構成したものである。
構成において、前記制御手段が、前記液晶電源スイッチ
をオフ制御する電源制御信号に同期した放電制御信号を
生成し、前記電荷放電手段が、この放電制御信号を受け
て作動するように構成したものである。
【００２０】また、本発明の液晶電源制御装置は、上記
構成において、前記液晶電源スイッチと同期する電源の
電圧低下を検知して検知信号を出力する電圧検知手段を
備え、前記電荷放電手段が、前記電圧検知手段からの検
知信号を受けて作動するように構成したものである。
構成において、前記液晶電源スイッチと同期する電源の
電圧低下を検知して検知信号を出力する電圧検知手段を
備え、前記電荷放電手段が、前記電圧検知手段からの検
知信号を受けて作動するように構成したものである。
【００２１】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して説明する。なお、これによってこの
発明が限定されるものではない。
て、図面を参照して説明する。なお、これによってこの
発明が限定されるものではない。
【００２２】図１は、本発明の液晶電源制御装置の一実
施の形態を示す電源制御回路ブロック図であり、主に請
求項２に対応している。
施の形態を示す電源制御回路ブロック図であり、主に請
求項２に対応している。
【００２３】本実施の形態の液晶電源制御装置は、図５
及び図６に示す従来の液晶電源制御装置に、コントロー
ラ５１から液晶電源スイッチ５２への電源制御信号ＣＴ
ＲＬａを検知して検知信号を出力する電源制御信号検知
回路１と、この電源制御信号検知回路１からの検知信号
を受けて作動する電荷放電回路２とを加えたものであ
る。
及び図６に示す従来の液晶電源制御装置に、コントロー
ラ５１から液晶電源スイッチ５２への電源制御信号ＣＴ
ＲＬａを検知して検知信号を出力する電源制御信号検知
回路１と、この電源制御信号検知回路１からの検知信号
を受けて作動する電荷放電回路２とを加えたものであ
る。
【００２４】電荷放電回路２は、電流制限用抵抗Ｒ１と
電界効果トランジスタＦＥＴ１とで構成されており、電
流制限用抵抗Ｒ１の一端がソースアナログ電源ラインに
接続され、他端がＦＥＴ１のドレインに接続されてい
る。また、ＦＥＴ１のソースがアース電位（ＧＮＤ電
位）に接続されており、ＦＥＴ１のゲートに電源制御信
号検知回路１の検知信号が、ＦＥＴ１の動作信号として
入力される構成となっている。その他の構成は図５に示
す従来の液晶電源制御装置と同様であるので、ここでは
同部材に同符号を付すこととし、詳細な説明を省略す
る。また、液晶表示パネル及びドライブＩＣの符号を用
いて説明する必要がある場合には、図６に示すブロック
図に付された符号を用いて説明を行うものとする。
電界効果トランジスタＦＥＴ１とで構成されており、電
流制限用抵抗Ｒ１の一端がソースアナログ電源ラインに
接続され、他端がＦＥＴ１のドレインに接続されてい
る。また、ＦＥＴ１のソースがアース電位（ＧＮＤ電
位）に接続されており、ＦＥＴ１のゲートに電源制御信
号検知回路１の検知信号が、ＦＥＴ１の動作信号として
入力される構成となっている。その他の構成は図５に示
す従来の液晶電源制御装置と同様であるので、ここでは
同部材に同符号を付すこととし、詳細な説明を省略す
る。また、液晶表示パネル及びドライブＩＣの符号を用
いて説明する必要がある場合には、図６に示すブロック
図に付された符号を用いて説明を行うものとする。
【００２５】このような構成において、オン状態の液晶
表示パネル６１をオフするには、表示をクリア表示にし
たまま、コントローラ５１からの電源制御信号ＣＴＲＬ
ａによって、液晶電源スイッチ５２をオフさせる。また
このとき、コントローラ５１からの電源制御信号ＣＴＲ
Ｌａが電源制御信号検知回路１によって検知され、検知
信号がＦＥＴ１のゲートに与えられてＦＥＴ１がオン、
すなわち電荷放電回路２がオンされる。つまり、この電
荷放電回路２によって液晶ソースアナログ電源Ｖｓａの
電荷を放電させ、ＧＮＤ電位とする。
表示パネル６１をオフするには、表示をクリア表示にし
たまま、コントローラ５１からの電源制御信号ＣＴＲＬ
ａによって、液晶電源スイッチ５２をオフさせる。また
このとき、コントローラ５１からの電源制御信号ＣＴＲ
Ｌａが電源制御信号検知回路１によって検知され、検知
信号がＦＥＴ１のゲートに与えられてＦＥＴ１がオン、
すなわち電荷放電回路２がオンされる。つまり、この電
荷放電回路２によって液晶ソースアナログ電源Ｖｓａの
電荷を放電させ、ＧＮＤ電位とする。
【００２６】そのため、この液晶ソースアナログ電源Ｖ
ｓａを元に作成している階調用基準電源回路５５の階調
用基準電源Ｖ１〜ＶｎもＧＮＤ電位となる。よって、液
晶表示パネル６１及びソースバスドライバＩＣ６２のソ
ースバスＳ１〜Ｓｎの各ライン上の電荷も、保護ダイオ
ードＤ１〜Ｄｎを介して液晶ソースアナログ電源Ｖｓａ
に流れるためＧＮＤ電位となり、この状態で薄膜トラン
ジスタ６４をオンさせることによって、画素電極６５の
電荷もソースバスＳ１〜Ｓｎと同じＧＮＤ電位となる。
つまり、放電が完全に行われることになる。この後、コ
ントローラ５１からの電源制御信号ＣＴＲＬｂ，ＣＴＲ
Ｌｃによって他の液晶電源スイッチ５３，５４をオフに
する。これにより、液晶電源オフ時の不要な表示を完全
に無くすことができる。一方、液晶電源をオンするとき
は上記と逆に電荷放電回路２をオフとする。
ｓａを元に作成している階調用基準電源回路５５の階調
用基準電源Ｖ１〜ＶｎもＧＮＤ電位となる。よって、液
晶表示パネル６１及びソースバスドライバＩＣ６２のソ
ースバスＳ１〜Ｓｎの各ライン上の電荷も、保護ダイオ
ードＤ１〜Ｄｎを介して液晶ソースアナログ電源Ｖｓａ
に流れるためＧＮＤ電位となり、この状態で薄膜トラン
ジスタ６４をオンさせることによって、画素電極６５の
電荷もソースバスＳ１〜Ｓｎと同じＧＮＤ電位となる。
つまり、放電が完全に行われることになる。この後、コ
ントローラ５１からの電源制御信号ＣＴＲＬｂ，ＣＴＲ
Ｌｃによって他の液晶電源スイッチ５３，５４をオフに
する。これにより、液晶電源オフ時の不要な表示を完全
に無くすことができる。一方、液晶電源をオンするとき
は上記と逆に電荷放電回路２をオフとする。
【００２７】なお、上記実施の形態では、電荷放電回路
２を電流制限抵抗Ｒ１と電界効果トランジスタＦＥＴ１
とで構成しているが、この他にも例えばリレー等を用い
て構成することが可能である。
２を電流制限抵抗Ｒ１と電界効果トランジスタＦＥＴ１
とで構成しているが、この他にも例えばリレー等を用い
て構成することが可能である。
【００２８】また、本実施の形態の液晶電源制御装置
は、電源制御信号検知回路１と電荷放電回路２とを追加
するだけであり、従来の液晶電源制御装置をそのまま利
用できるといった利点がある。また、液晶表示パネル６
１の電源オフ時に発生する不要な表示を完全に無くすこ
とができるものである。
は、電源制御信号検知回路１と電荷放電回路２とを追加
するだけであり、従来の液晶電源制御装置をそのまま利
用できるといった利点がある。また、液晶表示パネル６
１の電源オフ時に発生する不要な表示を完全に無くすこ
とができるものである。
【００２９】図２は、本発明の液晶電源制御装置の他の
実施の形態を示す電源制御回路ブロック図であり、主に
請求項３に対応している。
実施の形態を示す電源制御回路ブロック図であり、主に
請求項３に対応している。
【００３０】本実施の形態の液晶電源制御装置は、図１
に示す液晶電源制御装置から電源制御信号検知回路１を
削除し、コントローラ５１からの電源制御信号ＣＴＲＬ
ａを動作信号として電荷放電回路２に直接供給する構成
としたものである。
に示す液晶電源制御装置から電源制御信号検知回路１を
削除し、コントローラ５１からの電源制御信号ＣＴＲＬ
ａを動作信号として電荷放電回路２に直接供給する構成
としたものである。
【００３１】この場合、液晶電源スイッチ５２は、コン
トローラ５１からの電源制御信号ＣＴＲＬａが「Ｌ」レ
ベルのときオン、「Ｈ」レベルのときオフとなり、電荷
放電回路２は、コントローラ５１からの電源制御信号Ｃ
ＴＲＬａが「Ｌ」レベルのときオフ、「Ｈ」レベルのと
きオンとなるように作動する。
トローラ５１からの電源制御信号ＣＴＲＬａが「Ｌ」レ
ベルのときオン、「Ｈ」レベルのときオフとなり、電荷
放電回路２は、コントローラ５１からの電源制御信号Ｃ
ＴＲＬａが「Ｌ」レベルのときオフ、「Ｈ」レベルのと
きオンとなるように作動する。
【００３２】本実施の形態の液晶電源制御装置によれ
ば、電荷放電回路２を追加するだけの最も簡単な回路構
成で液晶表示パネル６１の電源オフ時に発生する不要な
表示を完全に無くすことができるものである。
ば、電荷放電回路２を追加するだけの最も簡単な回路構
成で液晶表示パネル６１の電源オフ時に発生する不要な
表示を完全に無くすことができるものである。
【００３３】図３は、本発明の液晶電源制御装置のさら
に他の実施の形態を示す電源制御回路ブロック図であ
り、主に請求項４に対応している。
に他の実施の形態を示す電源制御回路ブロック図であ
り、主に請求項４に対応している。
【００３４】本実施の形態の液晶電源制御装置は、図２
に示す液晶電源制御装置と構成上は同じであるが、コン
トローラ５１の内部で、電源オフのタイミングである電
源制御信号ＣＴＲＬａの出力をモニタして、これに同期
した放電制御信号ＣＴＲＬｄを生成し、この放電制御信
号ＣＴＲＬｄを電荷放電回路２に供給する構成としたも
のである。電荷放電回路２は、この放電制御信号ＣＴＲ
Ｌｄによって作動し、液晶ソースアナログ電源Ｖｓａの
電荷を放電させる。
に示す液晶電源制御装置と構成上は同じであるが、コン
トローラ５１の内部で、電源オフのタイミングである電
源制御信号ＣＴＲＬａの出力をモニタして、これに同期
した放電制御信号ＣＴＲＬｄを生成し、この放電制御信
号ＣＴＲＬｄを電荷放電回路２に供給する構成としたも
のである。電荷放電回路２は、この放電制御信号ＣＴＲ
Ｌｄによって作動し、液晶ソースアナログ電源Ｖｓａの
電荷を放電させる。
【００３５】本実施の形態の液晶電源制御装置によれ
ば、電荷放電回路２をコントローラ５１で直接制御する
ため、電荷放電回路２を作動させるタイミングを容易に
調整でき、また結果として、液晶表示パネル６１の電源
オフ時に発生する不要な表示を完全に無くすことができ
るものである。
ば、電荷放電回路２をコントローラ５１で直接制御する
ため、電荷放電回路２を作動させるタイミングを容易に
調整でき、また結果として、液晶表示パネル６１の電源
オフ時に発生する不要な表示を完全に無くすことができ
るものである。
【００３６】図４は、本発明の液晶電源制御装置のさら
に他の実施の形態を示す電源制御回路ブロック図であ
り、主に請求項５に対応している。
に他の実施の形態を示す電源制御回路ブロック図であ
り、主に請求項５に対応している。
【００３７】本実施の形態の液晶電源制御装置は、図５
及び図６に示す従来の液晶電源制御装置に、液晶ソース
アナログ電源Ｖｓａを検知し、表示中の電圧より低く設
定された電圧以下になると検知信号を出力する電圧検知
回路３と、この電圧検知回路３からの検知信号を受けて
作動する電荷放電回路２とを加えたものである。
及び図６に示す従来の液晶電源制御装置に、液晶ソース
アナログ電源Ｖｓａを検知し、表示中の電圧より低く設
定された電圧以下になると検知信号を出力する電圧検知
回路３と、この電圧検知回路３からの検知信号を受けて
作動する電荷放電回路２とを加えたものである。
【００３８】本実施の形態の液晶電源制御装置によれ
ば、電源制御信号ＣＴＲＬａによって液晶電源スイッチ
５２がオフしてから、若干のタイムラグをおいて電荷放
電回路２が作動することになる。このことは、例えば図
１や図２に示す液晶電源制御装置では、液晶電源スイッ
チ５２がオフする瞬間に電荷放電回路２が作動するため
に、電源Ｖａから液晶電源スイッチ５２と電荷放電回路
２とを通って貫通電流が流れてしまう場合があるが、本
実施の形態の液晶電源制御装置では、この貫通電流を防
止することができる。また結果として、液晶表示パネル
６１の電源オフ時に発生する不要な表示を完全に無くす
ことができる。また、検知する電源は、液晶電源スイッ
チ５２に同期する他の電源でもよい。さらに、本実施の
形態の液晶電源制御装置は、電圧検知回路３と電荷放電
回路２とを追加するだけであり、従来の液晶電源制御装
置をそのまま利用できるといった利点もある。
ば、電源制御信号ＣＴＲＬａによって液晶電源スイッチ
５２がオフしてから、若干のタイムラグをおいて電荷放
電回路２が作動することになる。このことは、例えば図
１や図２に示す液晶電源制御装置では、液晶電源スイッ
チ５２がオフする瞬間に電荷放電回路２が作動するため
に、電源Ｖａから液晶電源スイッチ５２と電荷放電回路
２とを通って貫通電流が流れてしまう場合があるが、本
実施の形態の液晶電源制御装置では、この貫通電流を防
止することができる。また結果として、液晶表示パネル
６１の電源オフ時に発生する不要な表示を完全に無くす
ことができる。また、検知する電源は、液晶電源スイッ
チ５２に同期する他の電源でもよい。さらに、本実施の
形態の液晶電源制御装置は、電圧検知回路３と電荷放電
回路２とを追加するだけであり、従来の液晶電源制御装
置をそのまま利用できるといった利点もある。
【００３９】
【発明の効果】本発明の液晶電源制御装置は、液晶表示
パネルに液晶表示用電源を供給する液晶電源スイッチ
と、この液晶電源スイッチのオン／オフを制御する制御
手段と、液晶表示パネル上の電荷を放電させる電荷放電
手段とを備え、液晶電源スイッチがオフされたとき、電
荷放電手段によって液晶表示パネル上に残った電荷を放
電させるように構成している。これにより、液晶表示パ
ネル上に残った電荷を完全に放電できるので、アクティ
ブマトリクス型の液晶表示パネルの電源オフ時に発生し
ていた不要な表示を完全に無くすことができ、表示品位
を向上することができる。また、液晶表示パネルやソー
スバスドライバＩＣに不要が電荷が残らなくなるので、
液晶表示パネルの使用寿命を伸ばし、装置の長寿命化に
も効果がある。
パネルに液晶表示用電源を供給する液晶電源スイッチ
と、この液晶電源スイッチのオン／オフを制御する制御
手段と、液晶表示パネル上の電荷を放電させる電荷放電
手段とを備え、液晶電源スイッチがオフされたとき、電
荷放電手段によって液晶表示パネル上に残った電荷を放
電させるように構成している。これにより、液晶表示パ
ネル上に残った電荷を完全に放電できるので、アクティ
ブマトリクス型の液晶表示パネルの電源オフ時に発生し
ていた不要な表示を完全に無くすことができ、表示品位
を向上することができる。また、液晶表示パネルやソー
スバスドライバＩＣに不要が電荷が残らなくなるので、
液晶表示パネルの使用寿命を伸ばし、装置の長寿命化に
も効果がある。
【００４０】また、本発明の液晶電源制御装置は、上記
構成において、液晶電源スイッチをオフ制御する制御手
段からの電源制御信号を検知して検知信号を出力する電
源制御信号検知手段を備え、電荷放電手段が、電源制御
信号検知手段からの検知信号を受けて作動するように構
成している。つまり、電源制御信号検知手段と電荷放電
手段とを追加するだけであり、従来の液晶電源制御装置
をそのまま利用することができるとともに、アクティブ
マトリクス型の液晶表示パネルの電源オフ時に発生して
いた不要な表示を完全に無くすことができる。
構成において、液晶電源スイッチをオフ制御する制御手
段からの電源制御信号を検知して検知信号を出力する電
源制御信号検知手段を備え、電荷放電手段が、電源制御
信号検知手段からの検知信号を受けて作動するように構
成している。つまり、電源制御信号検知手段と電荷放電
手段とを追加するだけであり、従来の液晶電源制御装置
をそのまま利用することができるとともに、アクティブ
マトリクス型の液晶表示パネルの電源オフ時に発生して
いた不要な表示を完全に無くすことができる。
【００４１】また、本発明の液晶電源制御装置は、上記
構成において、電荷放電手段が、液晶電源スイッチをオ
フ制御する制御手段からの電源制御信号を受けて作動す
るように構成している。つまり、電荷放電手段を追加す
るだけの最も簡単な回路構成で液晶表示パネルの電源オ
フ時に発生する不要な表示を完全に無くすことができ
る。また、電荷放電手段を追加するだけであり、従来の
液晶電源制御装置をそのまま利用することができる。
構成において、電荷放電手段が、液晶電源スイッチをオ
フ制御する制御手段からの電源制御信号を受けて作動す
るように構成している。つまり、電荷放電手段を追加す
るだけの最も簡単な回路構成で液晶表示パネルの電源オ
フ時に発生する不要な表示を完全に無くすことができ
る。また、電荷放電手段を追加するだけであり、従来の
液晶電源制御装置をそのまま利用することができる。
【００４２】また、本発明の液晶電源制御装置は、上記
構成において、制御手段が、液晶電源スイッチをオフ制
御する電源制御信号に同期した放電制御信号を生成し、
電荷放電手段が、この放電制御信号を受けて作動するよ
うに構成している。つまり、電荷放電手段を制御手段で
直接制御するため、電荷放電手段を作動させるタイミン
グを容易に調整でき、また結果として、液晶表示パネル
の電源オフ時に発生する不要な表示を完全に無くすこと
ができる。
構成において、制御手段が、液晶電源スイッチをオフ制
御する電源制御信号に同期した放電制御信号を生成し、
電荷放電手段が、この放電制御信号を受けて作動するよ
うに構成している。つまり、電荷放電手段を制御手段で
直接制御するため、電荷放電手段を作動させるタイミン
グを容易に調整でき、また結果として、液晶表示パネル
の電源オフ時に発生する不要な表示を完全に無くすこと
ができる。
【００４３】また、本発明の液晶電源制御装置は、上記
構成において、液晶電源スイッチと同期する電源の電圧
低下を検知して検知信号を出力する電圧検知手段を備
え、電荷放電手段が、電圧検知手段からの検知信号を受
けて作動するように構成している。すなわち、液晶電源
スイッチがオフする瞬間に電荷放電手段が作動する場
合、電源から液晶電源スイッチと電荷放電手段とを通っ
て貫通電流が流れてしまう場合があるが、本発明の液晶
電源制御装置では、この貫通電流を防止することができ
る。また結果として、液晶表示パネルの電源オフ時に発
生する不要な表示を完全に無くすことができる。また、
電圧検知手段と電荷放電手段とを追加するだけであり、
従来の液晶電源制御装置をそのまま利用することができ
る。
構成において、液晶電源スイッチと同期する電源の電圧
低下を検知して検知信号を出力する電圧検知手段を備
え、電荷放電手段が、電圧検知手段からの検知信号を受
けて作動するように構成している。すなわち、液晶電源
スイッチがオフする瞬間に電荷放電手段が作動する場
合、電源から液晶電源スイッチと電荷放電手段とを通っ
て貫通電流が流れてしまう場合があるが、本発明の液晶
電源制御装置では、この貫通電流を防止することができ
る。また結果として、液晶表示パネルの電源オフ時に発
生する不要な表示を完全に無くすことができる。また、
電圧検知手段と電荷放電手段とを追加するだけであり、
従来の液晶電源制御装置をそのまま利用することができ
る。
【図１】本発明の液晶電源制御装置の一実施の形態を示
す電源制御回路ブロック図である。
す電源制御回路ブロック図である。
【図２】本発明の液晶電源制御装置の他の実施の形態を
示す電源制御回路ブロック図である。
示す電源制御回路ブロック図である。
【図３】本発明の液晶電源制御装置のさらに他の実施の
形態を示す電源制御回路ブロック図である。
形態を示す電源制御回路ブロック図である。
【図４】本発明の液晶電源制御装置のさらに他の実施の
形態を示す電源制御回路ブロック図である。
形態を示す電源制御回路ブロック図である。
【図５】従来の液晶電源制御装置における電源制御回路
のブロック図である。
のブロック図である。
【図６】従来の液晶電源制御装置におけるアクティブマ
トリクス液晶の液晶表示パネル及びドライバＩＣのブロ
ック図である。
トリクス液晶の液晶表示パネル及びドライバＩＣのブロ
ック図である。
１ 電源制御信号検知回路 ２ 電荷放電回路 ３ 電圧検知回路 ５１ コントローラ（制御手段） ５２，５３，５４ 液晶電源スイッチ ６１ 液晶表示パネル ６２ ソースバスドライバＩＣ ６３ ゲートバスドライバＩＣ
フロントページの続き Ｆターム(参考） 2H093 NA16 NC01 NC21 NC49 NC52 ND47 ND60 5C006 AF33 AF51 AF64 AF67 AF71 BB16 BC06 BF34 BF36 BF37 BF38 BF42 FA16 5C080 AA10 BB05 DD05 DD06 FF03 FF11 JJ02 JJ03
Claims (5)
- 【請求項１】 アクティブマトリクス型の液晶表示パネ
ルにおける液晶電源制御装置であって、液晶表示パネル
に液晶表示用電源を供給する液晶電源スイッチと、この
液晶電源スイッチのオン／オフを制御する制御手段と、
液晶表示パネル上の電荷を放電させる電荷放電手段とを
備え、前記液晶電源スイッチがオフされたとき、前記電
荷放電手段によって液晶表示パネル上に残った電荷を放
電させることを特徴とする液晶電源制御装置。 - 【請求項２】 前記液晶電源スイッチをオフ制御する前
記制御手段からの電源制御信号を検知して検知信号を出
力する電源制御信号検知手段を備え、前記電荷放電手段
は、前記電源制御信号検知手段からの検知信号を受けて
作動する請求項１に記載の液晶電源制御装置。 - 【請求項３】 前記電荷放電手段は、前記液晶電源スイ
ッチをオフ制御する前記制御手段からの電源制御信号を
受けて作動する請求項１に記載の液晶電源制御装置。 - 【請求項４】 前記制御手段は、前記液晶電源スイッチ
をオフ制御する電源制御信号に同期した放電制御信号を
生成し、前記電荷放電手段は、この放電制御信号を受け
て作動する請求項１に記載の液晶電源制御装置。 - 【請求項５】 前記液晶電源スイッチと同期する電源の
電圧低下を検知して検知信号を出力する電圧検知手段を
備え、前記電荷放電手段は、前記電圧検知手段からの検
知信号を受けて作動する請求項１に記載の液晶電源制御
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11017197A JP2000214830A (ja) | 1999-01-26 | 1999-01-26 | 液晶電源制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11017197A JP2000214830A (ja) | 1999-01-26 | 1999-01-26 | 液晶電源制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000214830A true JP2000214830A (ja) | 2000-08-04 |
Family
ID=11937223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11017197A Pending JP2000214830A (ja) | 1999-01-26 | 1999-01-26 | 液晶電源制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000214830A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001312256A (ja) * | 2000-05-01 | 2001-11-09 | Mitsubishi Electric Corp | 液晶表示装置 |
| JP2002149120A (ja) * | 2000-11-08 | 2002-05-24 | Matsushita Electric Ind Co Ltd | 液晶表示装置、情報処理装置、液晶表示装置の電圧供給停止方法、媒体、および情報集合体 |
| JP2002323875A (ja) * | 2001-04-24 | 2002-11-08 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| JP2004348134A (ja) * | 2003-05-20 | 2004-12-09 | Samsung Electronics Co Ltd | 駆動回路、これを有する表示装置及びこれの駆動方法 |
| JP2006078680A (ja) * | 2004-09-08 | 2006-03-23 | Kyocera Mita Corp | 液晶表示装置及び画像形成装置 |
| JP2006189714A (ja) * | 2005-01-07 | 2006-07-20 | Casio Comput Co Ltd | 表示駆動装置及び表示装置並びにその駆動制御方法 |
| JP2008170827A (ja) * | 2007-01-15 | 2008-07-24 | Nec Electronics Corp | 表示装置用電源回路および表示装置 |
| US7698573B2 (en) | 2002-04-02 | 2010-04-13 | Sharp Corporation | Power source apparatus for display and image display apparatus |
| US8619069B2 (en) | 2009-07-14 | 2013-12-31 | Samsung Electronics Co., Ltd. | Power-off discharge circuit, and source driver circuit having the same |
| WO2014050719A1 (ja) * | 2012-09-27 | 2014-04-03 | シャープ株式会社 | 液晶表示装置 |
| WO2014061574A1 (ja) * | 2012-10-19 | 2014-04-24 | シャープ株式会社 | 表示装置およびその駆動方法 |
| EP3065277A1 (en) * | 2015-03-03 | 2016-09-07 | Samsung Display Co., Ltd. | Dc-dc converter and display device having the same |
-
1999
- 1999-01-26 JP JP11017197A patent/JP2000214830A/ja active Pending
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4545276B2 (ja) * | 2000-05-01 | 2010-09-15 | 三菱電機株式会社 | 液晶表示装置 |
| JP2001312256A (ja) * | 2000-05-01 | 2001-11-09 | Mitsubishi Electric Corp | 液晶表示装置 |
| JP2002149120A (ja) * | 2000-11-08 | 2002-05-24 | Matsushita Electric Ind Co Ltd | 液晶表示装置、情報処理装置、液晶表示装置の電圧供給停止方法、媒体、および情報集合体 |
| JP4709371B2 (ja) * | 2000-11-08 | 2011-06-22 | 東芝モバイルディスプレイ株式会社 | 液晶表示装置、および液晶表示装置の電圧供給停止方法 |
| JP2002323875A (ja) * | 2001-04-24 | 2002-11-08 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| US8484490B2 (en) | 2002-04-02 | 2013-07-09 | Sharp Corporation | Power source apparatus for display and image display apparatus |
| US7698573B2 (en) | 2002-04-02 | 2010-04-13 | Sharp Corporation | Power source apparatus for display and image display apparatus |
| JP2004348134A (ja) * | 2003-05-20 | 2004-12-09 | Samsung Electronics Co Ltd | 駆動回路、これを有する表示装置及びこれの駆動方法 |
| JP2006078680A (ja) * | 2004-09-08 | 2006-03-23 | Kyocera Mita Corp | 液晶表示装置及び画像形成装置 |
| JP2006189714A (ja) * | 2005-01-07 | 2006-07-20 | Casio Comput Co Ltd | 表示駆動装置及び表示装置並びにその駆動制御方法 |
| JP2008170827A (ja) * | 2007-01-15 | 2008-07-24 | Nec Electronics Corp | 表示装置用電源回路および表示装置 |
| US8619069B2 (en) | 2009-07-14 | 2013-12-31 | Samsung Electronics Co., Ltd. | Power-off discharge circuit, and source driver circuit having the same |
| WO2014050719A1 (ja) * | 2012-09-27 | 2014-04-03 | シャープ株式会社 | 液晶表示装置 |
| US9536491B2 (en) | 2012-09-27 | 2017-01-03 | Sharp Kabushiki Kaisha | Liquid-crystal display device |
| WO2014061574A1 (ja) * | 2012-10-19 | 2014-04-24 | シャープ株式会社 | 表示装置およびその駆動方法 |
| JP5968452B2 (ja) * | 2012-10-19 | 2016-08-10 | シャープ株式会社 | 表示装置およびその駆動方法 |
| EP3065277A1 (en) * | 2015-03-03 | 2016-09-07 | Samsung Display Co., Ltd. | Dc-dc converter and display device having the same |
| CN105939111A (zh) * | 2015-03-03 | 2016-09-14 | 三星显示有限公司 | Dc-dc转换器 |
| US10504434B2 (en) | 2015-03-03 | 2019-12-10 | Samsung Display Co., Ltd. | DC-DC converter and display device having the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8390552B2 (en) | Display device, and circuit and method for driving the same | |
| US7698573B2 (en) | Power source apparatus for display and image display apparatus | |
| EP0764932B1 (en) | A screen clearing circuit, a liquid crystal display device having the same and a method of driving the same | |
| US20090009459A1 (en) | Display Device and Method for Driving Same | |
| KR100704786B1 (ko) | 표시 패널 구동 회로, 표시 장치 및 전자 기기 | |
| US6064360A (en) | Liquid crystal display | |
| US20050253832A1 (en) | Display device capable of detecting battery removal and a method of removing a latent image | |
| JP4180743B2 (ja) | 液晶表示装置 | |
| JP2000214830A (ja) | 液晶電源制御装置 | |
| JP2000347627A (ja) | 液晶表示装置 | |
| KR100849148B1 (ko) | 전력 장치가 턴 오프될 때 잔상을 감소시키는 액정디스플레이 디바이스 | |
| JP4062106B2 (ja) | 表示装置 | |
| KR101127865B1 (ko) | 과전류보호회로를 구비한 액정표시장치 | |
| US5248965A (en) | Device for driving liquid crystal display including signal supply during non-display | |
| JPH11282422A (ja) | 液晶表示装置 | |
| JP2000305524A (ja) | 液晶制御装置 | |
| US20060181498A1 (en) | Display device | |
| JPH09318927A (ja) | 液晶表示装置 | |
| KR20060136114A (ko) | 과전류보호회로를 구비한 액정표시장치 | |
| JPH10214062A (ja) | 電源オフ時の液晶表示消去回路 | |
| KR100835921B1 (ko) | 액정표시모듈의 구동 방법 및 장치 | |
| JP4278314B2 (ja) | アクティブマトリクス型表示装置 | |
| JP4297629B2 (ja) | アクティブマトリクス型表示装置 | |
| KR100848961B1 (ko) | 액정표시모듈의 구동 방법 및 장치 | |
| JP2003195831A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20040402 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050125 |
|
| A977 | Report on retrieval |
Effective date: 20050922 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051202 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060104 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20060302 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060328 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060410 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20090428 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20110428 |
|
| LAPS | Cancellation because of no payment of annual fees |