JP5968452B2 - 表示装置およびその駆動方法 - Google Patents

表示装置およびその駆動方法 Download PDF

Info

Publication number
JP5968452B2
JP5968452B2 JP2014542101A JP2014542101A JP5968452B2 JP 5968452 B2 JP5968452 B2 JP 5968452B2 JP 2014542101 A JP2014542101 A JP 2014542101A JP 2014542101 A JP2014542101 A JP 2014542101A JP 5968452 B2 JP5968452 B2 JP 5968452B2
Authority
JP
Japan
Prior art keywords
potential
scanning line
node
output
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014542101A
Other languages
English (en)
Other versions
JPWO2014061574A1 (ja
Inventor
明久 岩本
明久 岩本
正実 尾崎
正実 尾崎
智彦 西村
智彦 西村
齊藤 浩二
浩二 齊藤
正樹 植畑
正樹 植畑
淳 中田
淳 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Application granted granted Critical
Publication of JP5968452B2 publication Critical patent/JP5968452B2/ja
Publication of JPWO2014061574A1 publication Critical patent/JPWO2014061574A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3688Details of drivers for data electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0819Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243Details of the generation of driving signals
    • G09G2310/0251Precharge or discharge of pixel before applying new pixel voltage
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0286Details of a shift registers arranged for use in a driving circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/027Arrangements or methods related to powering off a display
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • G09G3/3677Details of drivers for scan electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3696Generation of voltages supplied to electrode drivers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Power Engineering (AREA)

Description

本発明は、表示装置およびその駆動方法に関する。
一般に、アクティブマトリクス型の液晶表示装置は、液晶層と、その液晶層を挟持する2枚の基板により構成される液晶パネルを含んでいる。それらの2枚の基板のうちの一方には、複数本の走査線および複数本のデータ線が設けられ、それらの複数本の走査線と複数本のデータ線との交差点に対応してマトリクス状に配置された複数の画素形成部が設けられている。各画素形成部は、対応する交差点を通過する走査線にゲート端子が接続され、その交差点を通過するデータ線にソース端子が接続された薄膜トランジスタ(TFT)、およびデータ線によって伝達されるデータ信号を書き込むための画素容量などを含んでいる。また、上記2枚の基板のうちの他方には、上記複数の画素形成部に共通の共通電極が設けられる場合がある。アクティブマトリクス型の液晶表示装置は、さらに、上記複数本の走査線を駆動するゲートドライバ(走査線駆動回路)および上記複数本のデータ線を駆動するソースドライバ(データ線駆動回路)を含んでいる。
上述のように、データ信号はデータ線によって伝達されるが、各データ線は複数行分のデータ信号を一時(同時)に伝達することができない。このため、画素形成部内の画素容量へのデータ信号の書き込みは、例えば1行ずつ順次に行われる。そこで、複数本の走査線が所定期間ずつ順次に選択されるように、ゲートドライバは複数段からなるシフトレジスタにより構成されている。
このような液晶表示装置において、利用者によって電源が遮断されたにもかかわらず、直ちに表示がクリアされず、残像のような画像が残ることがある。この理由は、装置の電源がオフされると画素容量に保持された電荷の放電経路が遮断され、画素形成部内に残留電荷が蓄積されるからである。また、画素形成部内に残留電荷が蓄積された状態で装置の電源がオンされると、その残留電荷に基づく不純物の偏りに起因するフリッカの発生など表示品位の低下が生じる。そこで、電源オフの際に、例えば、全ての走査線を選択状態にしてデータ線に黒電圧を印加することによって、パネル上の電荷を放電させる手法が知られている。
従来、ゲートドライバは液晶パネルを構成する基板の周辺部に集積回路(IC)チップとして搭載されることが多かったが、近年、基板上に直接的にゲートドライバを形成することが徐々に多くなされている。このようなゲートドライバは「モノリシックゲートドライバ」と呼ばれている。また、モノリシックゲートドライバを含んだパネルは「ゲートドライバモノリシックパネル」と呼ばれている。
ゲートドライバモノリシックパネルにおいては、パネル上の電荷の放電に関し、上述した手法を採用することができない。そこで、国際公開第2011/055584号パンフレットには、次のような液晶表示装置が開示されている。ゲートドライバ内のシフトレジスタを構成する双安定回路において、シフトレジスタを動作させるクロック信号がゲート端子に与えられ、基準電位を伝達する基準電位配線にソース端子が接続され、走査線にドレイン端子が接続されたTFTが設けられる。このような構成において、外部からの電源の供給が遮断されると、クロック信号をハイレベルにして上記TFTをオン状態にするとともに、基準電位がゲートオフ電位からゲートオン電位にまで高められる。これにより、各走査線の電位がゲートオン電位にまで高められ、全ての画素形成部内の残留電荷が放電される。また、国際公開第2010/050262号パンフレットには、ゲートドライバモノリシックパネルに関する発明として、TFTでのリークに起因する誤動作を防止する技術が開示されている。
国際公開第2011/055584号パンフレット 国際公開第2010/050262号パンフレット
ところで、近年、酸化物半導体の一種である酸化インジウムガリウム亜鉛によりチャネル層が形成されたTFT(以下「IGZO−TFT」という。)を使用した液晶パネルの開発が進んでいる。以下では、IGZO−TFTを使用した液晶パネルのことをIGZO−TFT液晶パネルという。IGZO−TFT液晶パネルにおいても、モノリシック化されたゲートドライバの開発が進められている。以下では、IGZO−TFT液晶パネルに設けられているモノリシックゲートドライバのことを「IGZO−GDM」という。
従来から液晶パネルに使用されている、アモルファスシリコンによりチャネル層が形成されたTFT(以下「a−SiTFT」という。)はオフ特性が良好ではないため、a−SiTFTを使用した液晶パネル(以下「a−SiTFT液晶パネル」という。)では、画素形成部以外の部分の浮遊ノード上の電荷(以下「浮遊電荷」という場合がある。)については数秒で放電される。従って、a−SiTFT液晶パネルにおいては、画素形成部以外の部分の浮遊電荷については特に問題とはならない。ところが、IGZO−TFTは、オン特性のみならずオフ特性も優れている。特にゲートへのバイアス電圧が0V(バイアスなし)のときのオフ特性がa−SiTFTと比較して顕著に優れているため、TFTと接続されているノードの浮遊電荷がゲートオフ時に当該TFTを介して放電することがない。その結果、回路内に電荷が長時間残ることとなる。ある試算によると、後述の図10に示すような構成を採用するIGZO−GDMにおいて、netA上の浮遊電荷の放電に要する時間は数時間(数千秒〜数万秒)となっている。また、IGZO−GDMのバイアス温度ストレス試験によれば、IGZO−TFTの閾値シフトの大きさは1時間で数Vとなっている。このことから、IGZO−GDMにおいては残留電荷の存在がIGZO−TFTの閾値シフトの大きな要因となることが把握される。以上より、IGZO−GDMのシフトレジスタにおいてシフト動作が途中で停止すると、ある1つの段においてのみTFTの閾値シフトが生じるおそれがある。その結果、シフトレジスタが正常に動作しなくなり、画面への画像表示が行われなくなる。
また、ゲートドライバがICチップである場合には、パネル内のTFTは画素形成部内のTFTだけである。従って、電源オフの際には画素形成部内の電荷および走査線上の電荷を放電すれば足りる。しかしながら、モノリシックゲートドライバの場合には、パネル内のTFTとしてゲートドライバ内にもTFTが存在している。そして、例えば図10に示す構成においては、符号netAおよび符号netBで示す2つの浮遊ノード(以下、それぞれ「第1ノード」および「第2ノード」という。)が存在する。従って、IGZO−GDMにおいては、電源オフの際、画素形成部内の電荷、走査線上の電荷、第1ノードnetA上の電荷、および第2ノードnetB上の電荷を放電する必要がある。さらに、これらの電荷の放電は、安定的に行われることが望ましい。
そこで、本発明は、電源が遮断されたときにパネル内の残留電荷を速やかに且つ安定的に除去することのできる、例えばチャネル層が酸化物半導体により形成されたTFTを有するモノリシックゲートドライバを採用する場合に好適な表示装置およびその駆動方法を提供することを目的とする。
本発明の第1の局面は、データ信号を伝達する複数のデータ線、複数の走査線、前記複数のデータ線と前記複数の走査線とに対応して設けられた複数の画素形成部、および前記複数の走査線を選択的に駆動する走査線駆動回路を含む表示パネルと、
前記走査線駆動回路を制御する駆動制御部と、
外部から与えられる電源に基づいて、前記走査線を選択状態にするための電位である走査線選択電位および前記走査線を非選択状態にするための電位である走査線非選択電位を生成して前記駆動制御部に与える電源回路と、
前記走査線駆動回路と前記駆動制御部とを互いに接続するための複数の配線と、
前記配線に一端が接続され、他端が接地された放電抵抗と、
前記電源のオフ状態を検出すると、所定の電源オフ信号を前記駆動制御部に与える電源状態検出部とを備え、
前記走査線駆動回路は、前記複数の走査線に対応して設けられクロック信号に基づいて順次にパルスを出力する複数の双安定回路を有するシフトレジスタを含み、
前記電源回路は、前記走査線選択電位として、第1走査線選択電位と、前記第1走査線選択電位よりも前記電源がオフ状態になったときの前記走査線選択電位からグラウンドレベルまでの変化が遅い第2走査線選択電位を生成し、
前記駆動制御部は、
前記クロック信号と、前記複数の双安定回路の状態を初期化するためのクリア信号と、前記複数の双安定回路の動作の基準となる基準電位とを、前記複数の配線をそれぞれ介して前記走査線駆動回路に与え、
前記電源オフ信号を受け取ると、前記クロック信号の電位および前記基準電位を前記第1走査線選択電位に設定する第1放電処理と、前記クリア信号の電位を前記第2走査線選択電位に設定する第2放電処理とを順次に行い、
前記双安定回路は、
対応する走査線に接続された出力ノードと、
前記クロック信号が第1導通端子に与えられ、前記出力ノードに第2導通端子が接続された出力制御用スイッチング素子と、
前記出力制御用スイッチング素子の制御端子に接続された第1ノードと、
前記クリア信号が制御端子に与えられ、前記第1ノードに第1導通端子が接続され、前記基準電位が第2導通端子に与えられる第1の第1ノード制御用スイッチング素子と
ゲートスタートパルスまたは前の段の双安定回路の出力ノードから出力されるパルスが制御端子および第1導通端子に与えられ、前記第1ノードに第2導通端子が接続された第1ノードセット用スイッチング素子と、
前記出力制御用スイッチング素子の第1導通端子に与えられるクロック信号とは異なる位相のクロック信号が制御端子に与えられ、前記出力ノードが第1導通端子に接続され、前記基準電位が第2導通端子に与えられる出力ノード制御用スイッチング素子と、
前記クリア信号または次の段の双安定回路の出力ノードから出力されるパルスが制御端子に与えられ、前記第1ノードに第1導通端子が接続され、前記基準電位が第2導通端子に与えられる第1ノードリセット用スイッチング素子と、
前記第1ノードに一端が接続され、前記出力ノードに他端が接続された容量素子と
を含むことを特徴とする。
本発明の第の局面は、本発明の第の局面において、
前記表示装置は、前記放電抵抗と直列に設けられ、前記電源がオフ状態であるときに閉じる制御スイッチをさらに含むことを特徴とする。
本発明の第の局面は、本発明の第の局面において、
前記表示装置は、前記放電抵抗と直列に設けられ、前記第2走査線選択電位が所定値を下回ったときに閉じる制御スイッチをさらに含むことを特徴とする。
本発明の第の局面は、本発明の第1の局面において、
前記駆動制御部は、前記第2走査線選択電位を電源として動作し、前記クロック信号、前記クリア信号、および前記基準電位をそれぞれ出力するための複数の出力回路を含むことを特徴とする。
本発明の第の局面は、本発明の第1の局面において、
前記双安定回路は、
前記第1ノードに第1導通端子が接続され、前記基準電位が第2導通端子に与えられる第2の第1ノード制御用スイッチング素子と、
前記第2の第1ノード制御用スイッチング素子の制御端子に接続された第2ノードと、
前記クリア信号が制御端子に与えられ、前記第2ノードに第1導通端子が接続され、前記基準電位が第2導通端子に与えられる第2ノード制御用スイッチング素子とをさらに含むことを特徴とする。
本発明の第の局面は、本発明の第1の局面において、
前記電源回路は、前記電源がオフ状態になると、前記第1走査線選択電位を、前記電源がオフ状態になった時点のレベルからグラウンドレベルまで所定時間をかけて変化させることを特徴とする。
本発明の第の局面は、本発明の第の局面において、
前記電源回路は、
少なくとも第1容量および第1抵抗に接続され、前記電源から得られた所定の電位に基づいて前記第1走査線選択電位を生成するための第1走査線選択電位生成線と、
少なくとも第2容量および第2抵抗に接続され、前記電源から得られた所定の電位に基づいて前記第2走査線選択電位を生成するための第2走査線選択電位生成線とを含み、
前記第2容量および前記第2抵抗によって定まる時定数は、前記第1容量および前記第1抵抗によって定まる時定数よりも大きいことを特徴とする。
本発明の第の局面は、本発明の第1の局面において、
前記駆動制御部は、前記電源オフ信号を受け取ると、前記第1放電処理の前に、前記クリア信号の電位を前記第2走査線選択電位に設定すると共に前記基準電位を前記走査線非選択電位に設定する初期化処理を行うことを特徴とする。
本発明の第の局面は、本発明の第の局面において、
前記駆動制御部は、前記初期化処理時に前記クロック信号の電位を前記走査線非選択電位に設定することを特徴とする。
本発明の第10の局面は、本発明の第1の局面において、
前記双安定回路に含まれるスイッチング素子は、チャネル層が酸化物半導体により形成された薄膜トランジスタであることを特徴とする。
本発明の第11の局面は、本発明の第10の局面において、
前記酸化物半導体は、酸化インジウムガリウム亜鉛であることを特徴とする。
本発明の第12の局面は、データ信号を伝達する複数のデータ線、複数の走査線、前記複数のデータ線と前記複数の走査線とに対応して設けられた複数の画素形成部、および前記複数の走査線を選択的に駆動する走査線駆動回路を含む表示パネルと、前記走査線駆動回路を制御する駆動制御部と、外部から与えられる電源に基づいて、前記走査線を選択状態にするための電位である走査線選択電位および前記走査線を非選択状態にするための電位である走査線非選択電位を生成して前記駆動制御部に与える電源回路と、前記走査線駆動回路と前記駆動制御部とを互いに接続するための複数の配線と、前記配線に一端が接続されて他端が接地された放電抵抗とを備える表示装置の駆動方法であって、
前記電源のオン/オフ状態を検出する電源状態検出ステップと、
前記電源状態検出ステップでオフ状態が検出されたときに実行される、前記表示パネル内の電荷を放電させるパネル内放電ステップと、
前記電源がオフ状態である期間の少なくとも一部で前記配線に蓄積された電荷を前記放電抵抗を介して放電する配線放電ステップとを備え、
前記走査線駆動回路は、前記複数の走査線に対応して設けられクロック信号に基づいて順次にパルスを出力する複数の双安定回路を有するシフトレジスタを含み、
前記電源回路は、前記走査線選択電位として、第1走査線選択電位と、前記第1走査線選択電位よりも前記電源がオフ状態になったときの前記走査線選択電位からグラウンドレベルまでの変化が遅い第2走査線選択電位を生成し、
前記パネル内放電ステップは、
前記クロック信号と、前記複数の双安定回路の状態を初期化するためのクリア信号と、前記複数の双安定回路の動作の基準となる基準電位とを、前記複数の配線をそれぞれ介して前記走査線駆動回路に与える出力ステップと、
前記クロック信号の電位および前記基準電位を前記第1走査線選択電位に設定する第1放電ステップと、
前記クリア信号の電位を前記第2走査線選択電位に設定する第2放電処理とを含み、
前記双安定回路は、
対応する走査線に接続された出力ノードと、
前記クロック信号が第1導通端子に与えられ、前記出力ノードに第2導通端子が接続された出力制御用スイッチング素子と、
前記出力制御用スイッチング素子の制御端子に接続された第1ノードと、
前記クリア信号が制御端子に与えられ、前記第1ノードに第1導通端子が接続され、前記基準電位が第2導通端子に与えられる第1の第1ノード制御用スイッチング素子と
ゲートスタートパルスまたは前の段の双安定回路の出力ノードから出力されるパルスが制御端子および第1導通端子に与えられ、前記第1ノードに第2導通端子が接続された第1ノードセット用スイッチング素子と、
前記出力制御用スイッチング素子の第1導通端子に与えられるクロック信号とは異なる位相のクロック信号が制御端子に与えられ、前記出力ノードが第1導通端子に接続され、前記基準電位が第2導通端子に与えられる出力ノード制御用スイッチング素子と、
前記クリア信号または次の段の双安定回路の出力ノードから出力されるパルスが制御端子に与えられ、前記第1ノードに第1導通端子が接続され、前記基準電位が第2導通端子に与えられる第1ノードリセット用スイッチング素子と、
前記第1ノードに一端が接続され、前記出力ノードに他端が接続された容量素子と
を含むことを特徴とする。
本発明の第1の局面によれば、表示装置において電源の供給が遮断されると、表示パネル内の電荷を放電させるための2つの処理(第1放電処理および第2放電処理)が順次に行われる。第1放電処理では、クロック信号の電位および基準電位が第1走査線選択電位に設定されることにより、第1走査線選択電位となったクロック信号の電位が出力制御用スイッチング素子を介して出力ノードに与えられるので、各走査線が選択状態になる。このとき、データ信号の電位をグラウンド電位に設定しておくことによって、各画素形成部内の電荷が放電される。また、第1走査線選択電位は、電源がオフ状態になったときのレベル変化が第2走査線選択電位よりも速いので、第1放電処理時に走査線上の電荷も放電される。第2放電処理では、クリア信号の電位が第2走査線選択電位に設定される。第2走査線選択電位は、電源がオフ状態になったときのレベル変化が第1走査線選択電位よりも遅いので、第2放電処理の開始時点では、第2走査線選択電位が各双安定回路に含まれるスイッチング素子をオン状態にするレベルに維持されている。このため、第2放電処理によって各双安定回路内の浮遊ノード上の電荷が放電される。また、走査線駆動回路と駆動制御部とを互いに接続するための配線に放電抵抗が接続されている。したがって、駆動制御部に与えられる走査線選択電位が駆動制御部を動作させるために必要な値を下回って駆動制御部の各出力端子(上記配線が接続された端子)がハイインピーダンス状態になったとしても、配線はフローティング状態にならない(グラウンド電位に引き込まれる)。以上のようにして、電源が遮断されたときにパネル内の残留電荷を速やかに且つ安定的に除去することができる。
本発明の第の局面によれば、電源遮断時以外(以下「通常動作時」という場合がある。)では制御スイッチが開いているので、放電抵抗を通じて電流が流れない。このため、放電抵抗による通常動作時の消費電力の増加を抑制することができる。
本発明の第の局面によれば、本発明の第の局面と同様に、通常動作時は制御スイッチが開いているので、放電抵抗を通じて電流が流れない。このため、放電抵抗による通常動作時の消費電力の増加を抑制することができる。また、電源遮断時でも、第2走査線選択電位が所定値(駆動制御部を動作させるために必要な値)を下回るまで制御スイッチが開いているので、放電抵抗を通じて電流が流れない。これにより、第2走査線選択電位が所定値を下回るまでの駆動制御部からの出力波形が安定するので、電源が遮断されたときにパネル内の残留電荷をさらに安定的に除去することができる。また、本発明の第の局面よりも、放電抵抗による電源遮断時の消費電力の増加を抑制することができる。
本発明の第の局面によれば、第2走査線選択電位が出力回路の動作下限値を下回って当該出力回路の出力がハイインピーダンス状態になったとしても、配線はフローティング状態にならない(グラウンド電位に引き込まれる)。このようにして、本発明の第1の局面と同様の効果を奏することができる。
本発明の第の局面によれば、通常動作時に第1ノードの電位を随時基準電位に引き込むことが可能となるので、動作不良の発生を抑制することができる。
本発明の第の局面によれば、第1放電処理時に出力ノードの電位が徐々に低下する。このため、各画素について、キックバック電圧に起因する表示への影響を低減することができる。
本発明の第の局面によれば、電源の供給が遮断されたときのレベル変化状態が互いに異なる2種類の走査線選択電位を比較的容易な構成で生成することができる。
本発明の第の局面によれば、第1放電処理が行われる前にシフトレジスタ内の各双安定回路が初期化される。このため、電源の供給が遮断されたときに、表示パネル内の残留電荷がより確実に除去され、表示パネル内の残留電荷に起因する動作不良の発生を効果的に抑制することができる。
本発明の第の局面によれば、初期化処理時に、シフトレジスタ内の各双安定回路がより確実に初期化される。
本発明の第10の局面によれば、酸化物半導体によりチャネル層が形成されたTFT(以下「酸化物TFT」という。)を使用した走査線駆動回路を備えた表示装置において、本発明の第1の局面と同様の効果が得られる。従来、酸化物TFTを使用した走査線駆動回路を備えた表示装置では、表示パネル内の残留電荷に起因する動作不良が生じやすかったので、本発明の第10の局面によれば、表示パネル内の残留電荷に起因する動作不良の発生を抑制する効果がより大きく得られる。
本発明の第11の局面によれば、酸化物半導体として酸化インジウムガリウム亜鉛を使用することにより、本発明の第10の局面と同様の効果を奏することができる。
本発明の第12の局面によれば、表示装置の駆動方法において、本発明の第1の局面と同様の効果を奏することができる。
本発明の第1の実施形態に係る表示装置の構成を示すブロック図である。 上記第1の実施形態における画素形成部の構成を示す回路図である。 図1に示すレベルシフタ回路の構成を説明するためのブロック図である。 図1に示す電源回路の構成のうち、第1,第2ゲートオン電位の生成に関する回路構成の一例を示す回路図である。 本発明の第1の実施形態における電源遮断時の第1,第2ゲートオン電位の変化を説明するための波形図である。 上記第1の実施形態におけるレベルシフタ回路および放電部の構成を説明するためのブロック図である。 図1に示すゲートドライバの構成を説明するためのブロック図である。 図7に示すシフトレジスタの構成を示すブロック図である。 図1に示すゲートドライバの動作を説明するためのタイミングチャートである。 図8に示す双安定回路の構成を示す回路図である。 図8に示す双安定回路の動作を説明するためのタイミングチャートである。 上記第1の実施形態における電源遮断時の動作を説明するためのタイミングチャートである。 上記第1の実施形態における通常動作時および電源遮断時の各信号の電位を説明するための図である。 本発明の第2の実施形態における放電部の構成を説明するためのブロック図である。 上記第2の実施形態における通常動作および電源遮断時の動作を説明するためのタイミングチャートである。 本発明の第3の実施形態における通常動作および電源遮断時の動作を説明するためのタイミングチャートである。
以下、添付図面を参照しながら、本発明の第1〜第3の実施形態について説明する。各トランジスタは電界効果トランジスタであり、より詳細にはnチャネル型のTFTである。また、nチャネル型のTFTに関する以下の説明では、ゲート端子は制御端子に相当し、ドレイン端子は第1導通端子に相当し、ソース端子は第2導通端子に相当する。また、TFTとしてIGZO−TFTを使用するものとして説明するが、他の酸化物TFTを使用しても良い。酸化インジウムガリウム亜鉛以外の酸化物半導体として、例えばインジウム、ガリウム、亜鉛、銅(Cu)、シリコン(Si)、錫(Sn)、アルミニウム(Al)、カルシウム(Ca)、ゲルマニウム(Ge)、および鉛(Pb)のうち少なくとも1つを含む酸化物半導体によりチャネル層を形成した場合でも同様の効果が得られる。また、m,nは2以上の整数であるとする。
<1.第1の実施形態>
<1.1 全体構成>
図1は、本実施形態に係るアクティブマトリクス型の液晶表示装置100の全体構成を示すブロック図である。液晶表示装置100は、プリント回路基板(PCB)10と、表示パネルとしての液晶パネル20と、PCB10および液晶パネル20に接続されたテープ自動化接合(TAB)テープ30とを含んでいる。PCB10には、タイミングコントローラ11、レベルシフタ回路13、電源回路15、および電源OFF検出部17が設けられている。なお、PCB10上にはさらに、図示しない後述の放電部が設けられているが、図1を参照した説明では便宜上その説明を省略する。液晶パネル20は、IGZO−TFT液晶パネルである。TABテープ30には、データ線SL1〜SLmを駆動するためのソースドライバ32がICチップの状態で搭載されている。TABテープ30は主に中型用から大型用の液晶パネルで採用されるソースドライバ32の実装形態であり、小型用から中型用の液晶パネルではソースドライバ32の実装形態としてチップオングラス(COG)実装が採用される場合もある。また、昨今では、ソースドライバ32、タイミングコントローラ11、レベルシフタ回路13、電源回路15、および電源OFF検出部17が1チップ化された構成も徐々に採用されてきている。
液晶表示装置100は、外部から電源の供給を受けて動作する。液晶表示装置100には、電源が正常に供給されているとき、例えば+5Vの電位が与えられる。以下では、液晶表示装置100に電源から与えられる電位のことを「入力電源電位」といい、符号VCCで表す。なお、電源の供給が遮断されると、入力電源電位VCCはグラウンド電位(0V)にまで徐々に低下する。
液晶パネル20は、液晶層と、その液晶層を挟持する2枚の基板(典型的にはガラス基板であるが、ガラス基板に限定されない。)とを含んでいる。基板上の所定領域には、画像を表示するための表示部22が形成されている。表示部22は、n本の走査線GL1〜GLnと、m本のデータ線SL1〜SLmと、それらのn本の走査線GL1〜GLnおよびm本のデータ線SL1〜SLmの交差点に対応してマトリクス状に配置されたm×n個の画素形成部を含んでいる。
図2は、画素形成部の構成を示す回路図である。各画素形成部は、対応する交差点を通過する走査線GLにゲート端子が接続され、その交差点を通過するデータ線SLにソース端子が接続されたトランジスタ220と、トランジスタ220のドレイン端子に接続された画素電極221と、m×n個の画素形成部に共通的に設けられた共通電極222および補助容量電極223と、画素電極221と共通電極222とによって形成される液晶容量224と、画素電極221と補助容量電極223とによって形成される補助容量225とを含んでいる。トランジスタ220としては、上述のようにnチャネル型のIGZO−TFTが採用される。液晶容量224および補助容量225によって画素容量CPが形成されている。トランジスタ220のゲート端子に接続された走査線GLが選択されると、トランジスタ220がオン状態になってデータ線SLによって伝達されるデータ信号が画素容量CPに書き込まれる。
液晶パネル20には、図1に示すように、走査線GL1〜GLnを駆動するためのゲートドライバ24がさらに形成されている。ゲートドライバ24は走査線駆動回路に相当する。ゲートドライバ24はIGZO−GDMであり、液晶パネル20を構成する基板上にモノリシックに形成されている。なお、図1では、ゲートドライバ24は表示部22の片側のみに配置されているが、表示部22の左右両側に配置されても良い。
以上のように、本実施形態では、m本のデータ線SL1〜SLm、n本の走査線GL1〜GLn、m×n個の画素形成部、およびゲートドライバ24が液晶パネル20を構成する1枚の基板上に形成されている。
液晶表示装置100には、水平同期信号Hsync、垂直同期信号Vsync、およびデータイネーブル信号DEなどのタイミング信号と画像信号DATと入力電源電位VCCとが外部から与えられる。入力電源電位VCCは、タイミングコントローラ11、電源回路15、および電源OFF検出部17に与えられる。通常動作時の入力電源電位VCCは例えば+5Vとされるが、この入力電源電位VCCは+5Vに限定されるものではない。また、入力信号についても上述の内容には限定されない。また、タイミング信号および画像信号DATは、ローボルテージ・ディファレンシャル・シグナリング(LVDS)規格、モバイル・インダストリ・プロセッサ・インタフェース(MIPI)規格、ディスプレイ・ポート(DP)規格、またはエンベデッド・ディスプレイ・ポート(e−DP)規格などの差動インタフェースを利用して転送されることもある。
電源回路15は、入力電源電位VCCに基づいて、通常動作時に走査線GLを選択状態にするレベルで維持されるゲートオン電位(走査線選択電位)VGHと、通常動作時に走査線GLを非選択状態にするレベルで維持されるゲートオフ電位(走査線非選択電位)VGLとを生成する。なお、電源回路15で生成されるゲートオン電位VGHおよびゲートオフ電位VGLについては、通常動作時のレベルが一定で維持されるが、外部からの電源の供給が遮断されたときにはレベルが変化する。本実施形態では、電源回路15は、ゲートオン電位VGHとして2種類の電位(第1,第2ゲートオン電位VGH1,VGH2)を生成する。それら2種類のゲートオン電位VGHを生成するための構成の説明は後述する。なお、通常動作時は、ゲートオン電位VGHが例えば+20Vに設定され、ゲートオフ電位VGLが例えば−10Vに設定される。電源回路15は、生成した第1,第2ゲートオン電位VGH1,VGH2およびゲートオフ電位VGLをレベルシフタ回路13に与える。
電源OFF検出部17は、電源の供給状態(電源のオン/オフ状態)を示す電源状態信号SHUTを生成してレベルシフタ回路13に与える。電源状態信号SHUTは電源オフ信号に相当する。電源OFF検出部17は電源状態検出部に相当する。
タイミングコントローラ11は、水平同期信号Hsync、垂直同期信号Vsync、およびデータイネーブル信号DEなどのタイミング信号と画像信号DATと入力電源電位VCCを受け取り、デジタル映像信号DV、ソーススタートパルス信号SSP、ソースクロック信号SCK、ゲートスタートパルス信号L_GSP、およびゲートクロック信号L_GCKを生成する。デジタル映像信号DV、ソーススタートパルス信号SSP、およびソースクロック信号SCKはソースドライバ32に与えられ、ゲートスタートパルス信号L_GSPおよびゲートクロック信号L_GCKはレベルシフタ回路13に与えられる。なお、ゲートスタートパルス信号L_GSPおよびゲートクロック信号L_GCKは、ハイレベル側の電位が入力電源電位VCCに設定され、ローレベル側の電位がグラウンド電位GNDに設定される。
レベルシフタ回路13は、グラウンド電位GNDと、電源回路15から与えられる第1,第2ゲートオン電位VGH1,VGH2およびゲートオフ電位VGLとを使用して、タイミングコントローラ11から出力されたゲートスタートパルス信号L_GSPをIGZO−GDM駆動に最適化されたタイミング信号に変換した信号のレベル変換後の信号H_GSPの生成と、タイミングコントローラ11から出力されたゲートクロック信号L_GCKに基づく第1,第2ゲートクロック信号H_GCK1,H_GCK2の生成と、内部信号に基づく基準電位H_VSSおよびクリア信号H_CLRの生成とを行う。以下では、第1,第2ゲートオン電位VGH1,VGH2をまとめて「ゲートオン電位VGH」ともいう。レベルシフタ回路13は、生成したゲートスタートパルス信号H_GSP、第1,第2ゲートオン電位VGH1,VGH2、クリア信号H_CLR、および基準電位H_VSSをゲートドライバ24に与える。以下では、レベルシフタ回路13で生成されゲートドライバ24に与えられるこれらの信号のことを便宜上「GDM信号」という。なお、通常動作時には、ゲートスタートパルス信号H_GSP、第1,第2のゲートクロック信号H_GCK1,H_GCK2の電位は第1ゲートオン電位VGH1またはゲートオフ電位VGLに設定され、クリア信号H_CLRの電位は第2ゲートオン電位VGH2またはゲートオフ電位VGLに設定され、基準電位H_VSSはゲートオフ電位VGLに設定される。本実施形態では、タイミングコントローラ11およびレベルシフタ回路13によって駆動制御部が実現されている。
ところで、本実施形態では、図3に示すように、レベルシフタ回路13には、タイミング生成ロジック部131およびオシレータ132が含まれ、電源OFF検出部17から出力される電源状態信号SHUTが与えられる。このような構成により、レベルシフタ回路13は、所定のタイミング(後述する図12における時点t1〜t3)に従って上記GDM信号の電位を変化させることが可能となっている。所定のタイミングについては、例えば、レベルシフタ回路13を構成するIC内部の不揮発性メモリ及び不揮発性メモリからデータをロードしたレジスタ値に基づいて生成される。なお、このレベルシフタ回路13についてのさらに詳しい説明は後述する。
ソースドライバ32は、タイミングコントローラ11から出力されるデジタル映像信号DV、ソーススタートパルス信号SSP、およびソースクロック信号SCKを受け取り、データ線SL1〜SLmにデータ信号を印加する。
ゲートドライバ24は、レベルシフタ回路13から出力されるゲートスタートパルス信号H_GSP、第1,第2ゲートクロック信号H_GCK1,H_GCK2、クリア信号H_CLR、および基準電位H_VSSに基づいて、アクティブな走査信号の走査線GL1〜GLnへの印加を1垂直走査期間を周期として繰り返す。なお、このゲートドライバ24についての詳しい説明は後述する。
以上のようにして、データ線SL1〜SLmにデータ信号が印加され、走査線GL1〜GLnに走査信号が印加されることにより、外部から送られた画像信号DATに基づく画像が表示部22に表示される。
<1.2 2種類のゲートオン電位>
図4は、電源回路15の構成のうち、第1,第2ゲートオン電位VGH1,VGH2の生成に関する回路構成の一例を示す回路図である。なお、以下の説明における電圧の値は一例であって、それらの値に限定されるものではない。電源回路15は、2種類のゲートオン電位VGHを生成するための構成要素として、電源管理集積回路(PMIC)150、1個のコイルL1、6個のダイオードD1〜D6、6個のコンデンサ(容量)C1〜C6、および2個の抵抗器R1,R2を含んでいる。なお、ダイオードD1〜D6における順方向電圧降下を「Vf」とする。
電源回路15では、まず、PMIC150を用いて生成された5Vの振幅の信号が節点P1に現れる。節点P2には、ダイオードD1とコンデンサC1とを用いた平滑化により、(5−Vf)Vの電圧が現れる。節点P3には、コンデンサC2によるカップリングおよびダイオードD2での順方向電圧降下によって、(5−2Vf)V〜(10−2Vf)Vの信号が現れる。同様にして、節点P4には(10−3Vf)Vの電圧が現れ、節点P5には(10−4Vf)V〜(15−4Vf)Vの信号が現れる。
節点P5よりも出力側では、図4に示すように、電源線が、第1ゲートオン電位VGH1用の線と第2ゲートオン電位VGH2用の線とに分岐している。第1ゲートオン電位VGH1用の線では、ダイオードD5とコンデンサC5とを用いた平滑化により、(15−5Vf)Vの電圧が生成される。第2ゲートオン電位VGH2用の線では、ダイオードD6とコンデンサC6とを用いた平滑化により、(15−5Vf)Vの電圧が生成される。このようにして、通常動作時には、第1,第2ゲートオン電位VGH1,VGH2は互いに等しいレベルになる。
ところで、電源の供給が遮断されると、第1,第2ゲートオン電位VGH1,VGH2のレベルは、第1ゲートオン電位VGH1用の線および第2ゲートオン電位VGH2用の線にそれぞれ接続されたコンデンサおよび抵抗の定数(容量値および抵抗値)に応じて低下する。本実施形態では、第1ゲートオン電位VGH1用の線および第2ゲートオン電位VGH2には、異なる定数のコンデンサおよび抵抗が接続されている。より詳細には、コンデンサC6および抵抗R2によって定まる第2ゲートオン電位VGH2用の線における時定数は、コンデンサC5および抵抗R1によって定まる第1ゲートオン電位VGH1用の線における時定数よりも大きく設定されている。このため、電源の供給が遮断されたとき、図5に示すように、第1ゲートオン電位VGH1よりも第2ゲートオン電位VGH2の方が緩やかにレベルが低下する。本実施形態では、コンデンサC5および抵抗R1がそれぞれ第1容量および第1抵抗に相当し、コンデンサC6および抵抗R2がそれぞれ第2容量および第2抵抗に相当する。
<1.3 放電部>
図6は、本実施形態におけるレベルシフタ回路13および放電部190の構成を説明するためのブロック図である。レベルシフタ回路13は、第1〜第5出力回路OC1〜OC5と、第1〜第5出力回路OC1〜OC5にそれぞれ対応する第1〜第5出力端子OT1〜OT5とを含んでいる。第1出力回路OC1および第1出力端子OT1はそれぞれ、ゲートスタートパルス信号H_GSPを出力するための回路および端子である。第2出力回路OC2および第2出力端子OT2はそれぞれ、第1ゲートクロック信号H_GCK1を出力するための回路および端子である。第3出力回路OC3および第3出力端子OT3はそれぞれ、第2ゲートクロック信号H_GCK2を出力するための回路および端子である。第4出力回路OC4および第4出力端子OT4はそれぞれ、クリア信号H_CLRを出力するための回路および端子である。第5出力回路OC5および第5出力端子OT5はそれぞれ、基準電位H_VSSを出力するための回路および端子である。各出力回路OCは対応する出力端子OTに接続されている。なお、出力回路OCに接続された出力端子OTは、出力回路OCの出力端子ともいえるが、ここでは出力回路OCと出力端子OTとを便宜上別の構成要素として説明する。各出力回路OCは、第1,第2ゲートオン電位VGH1,VGH2のうち、電源の供給が遮断されたときにより緩やかにレベルが低下する第2ゲートオン電位VGH2を電源として動作する。このため、各出力回路OCは、第2ゲートオン電位VGH2が動作下限値(所定値)以上であるときには所望の電位を出力し、第2ゲートオン電位VGH2が動作下限値を下回っているときには出力がハイインピーダンス状態になる(「出力端子OTがハイインピーダンス状態になる」ともいう。)。
ゲートドライバ24は、第1〜第5入力端子IT1〜IT5を含んでいる。第1入力端子IT1は、ゲートスタートパルス信号H_GSPを入力するための端子である。第2入力端子IT2は、第1ゲートクロック信号H_GCK1を入力するための端子である。第3入力端子IT3は、第2ゲートクロック信号H_GCK2を入力するための端子である。第4入力端子IT4は、クリア信号H_CLRを入力するための端子である。第5入力端子IT5は、基準電位H_VSSを入力するための端子である。
レベルシフタ回路13およびゲートドライバ24は、第1〜第5配線OL1〜OL5を介して互いに接続されている。より詳細には、レベルシフタ回路13およびゲートドライバ24は次のような接続関係にある。第1出力端子OT1と第1入力端子IT1とは第1配線OL1を介して互いに接続されている。第2出力端子OT2と第2入力端子IT2とは第2配線OL2を介して互いに接続されている。第3出力端子OT3と第3入力端子IT3とは第3配線OL3を介して互いに接続されている。第4出力端子OT4と第4入力端子IT4とは第4配線OL4を介して互いに接続されている。第5出力端子OT5と第5入力端子IT5とは第5配線OL5を介して互いに接続されている。
各配線OLには放電部190が接続されている。放電部190は、一端が配線OLに接続され、他端が接地されている。より詳細には、本実施形態における放電部190は、一端が配線OLに接続され、他端が接地された放電抵抗191により構成されている。放電抵抗191の抵抗値は、比較的大きな値(例えば3kΩ以上)に設定されるが、このような値に限定されるものではない。また、上述のように、本実施形態では放電部190がPCB10に設けられるが、本発明はこれに限定されるものではない。放電部190は、液晶パネル20に設けられていても良い。
<1.4 ゲートドライバ>
図7は、図1に示すゲートドライバ24の構成を説明するためのブロック図である。なお、ここでは第1〜第5入力端子IT1〜IT5の図示を便宜上省略している。ゲートドライバ24は複数段からなるシフトレジスタ240を含んでいる。表示部22は、n行m列の画素マトリクスが形成されているので、それら画素マトリクスの各行と1対1で対応するように1〜n段目SR1〜SRnが設けられている。ただし、シフトレジスタ240には、画素マトリクスの各行に対応しないダミー段が設けられていても良い。シフトレジスタ240の各段SRは、各時点において2つの状態のうちのいずれか一方の状態となっていて当該状態を示す信号(以下「状態信号」という。)を出力する双安定回路となっている。シフトレジスタ240の各段SRから出力される状態信号は、対応する走査線GLに走査信号として与えられる。以下では、シフトレジスタ240における「段」と「双安定回路」とを同義として扱い、双安定回路についても符号SRで表すことがある。
図8は、図7に示すシフトレジスタ240の構成を示すブロック図である。各双安定回路SRは、第1,第2クロックCKA,CKB、クリア信号CLR、基準電位VSS、セット信号S、およびリセット信号Rを受け取るための入力端子と、状態信号Qを出力するための出力端子とを含んでいる。各双安定回路SRには、レベルシフタ回路13から出力された基準電位H_VSSが基準電位VSSとして与えられ、レベルシフタ回路13から出力されたクリア信号H_CLRがクリア信号CLRとして与えられる。また、各双安定回路SRには、レベルシフタ回路13から出力された第1,第2ゲートクロック信号H_GCK1,H_GCK2の一方が第1クロックCKAとして与えられ、それらの他方が第2クロックCKBとして与えられる。また、各双安定回路SRには、前段から出力された状態信号Qがセット信号Sとして与えられ、次段から出力された状態信号Qがリセット信号Rとして与えられる。すなわち、i段目SRiに着目すると、i−1行目の走査線GLi−1に与えられる走査信号GOUTi−1がセット信号Sとして与えられ、i+1行目の走査線GLi+1に与えられる走査信号GOUTi+1がリセット信号Rとして与えられる。なお、レベルシフタ回路13から出力されたゲートスタートパルス信号H_GSPは、シフトレジスタ240の1段目SR1にセット信号Sとして与えられる。また、レベルシフタ回路13から出力されたクリア信号H_CLRは、シフトレジスタ240のn段目SRnにリセット信号Rとしても与えられる。
以上のような構成において、シフトレジスタ240の1段目SR1にセット信号Sとしてのゲートスタートパルス信号H_GSPのパルスが与えられると、オンデューティが50%程度の値にされた第1,第2ゲートクロック信号H_GCK1,H_GCK2(図9を参照)に基づいて、ゲートスタートパルス信号H_GSPに含まれるパルス(このパルスは各段から出力される状態信号Qに含まれる)が1段目SR1からn段目SRnへと順次に転送される。そして、このパルスの転送に応じて、1〜n段目SR1〜SRnから出力される状態信号Qが順次にハイレベルとなる。1〜n段目SR1〜SRnから出力される状態信号Qは、走査信号GOUT1〜GOUTnとしてそれぞれ走査線GL1〜GLnに与えられる。これにより、図9に示すように、所定期間ずつ順次にハイレベルとなる走査信号GOUT1〜GOUTnが、表示部22内の走査線GL1〜GLnに与えられる。
なお、本実施形態では、画素マトリクスの各行と1対1で対応するようにシフトレジスタ240の各段SRが設けられているが、本発明はこれに限定されるものではない。例えば「ダブルゲート駆動」と呼ばれる駆動方式が採用される場合など、複数本の走査線GLを同時に駆動する場合には、1つのパルスが複数本の走査線GLで共用されることがある。このような場合には、画素マトリクスの複数行と対応するようにシフトレジスタ240の各段SRが設けられる。すなわち、シフトレジスタ240の段数と走査線GLの本数との比は、1対1であっても1対複数であっても良い。
<1.5 双安定回路>
図10は、図8に示す双安定回路SRの構成を示す回路図である。双安定回路SRは、第1〜第10トランジスタ(スイッチング素子)T1〜T10およびコンデンサ(容量)CAP1を備えている。第1〜第10トランジスタT1〜T10は上述のようにnチャネル型のIGZO−TFTである。図10では、第1クロックCKAを入力するための入力端子には符号41を付し、第2クロックCKBを入力するための入力端子には符号42を付し、セット信号Sを入力するための入力端子には符号43を付し、リセット信号Rを入力するための入力端子には符号44を付し、クリア信号CLRを入力するための入力端子には符号45を付し、状態信号Qを出力するための出力端子には符号49を付している。
本実施形態では、第1トランジスタT1のソース端子と第2トランジスタT2のドレイン端子と第5トランジスタT5のドレイン端子と第8トランジスタT8のドレイン端子と第10トランジスタT10のゲート端子とコンデンサCAP1の一端との接続点のことを「第1ノード」といい、符号netAで表す。また、第3トランジスタT3のソース端子と第4トランジスタT4のドレイン端子と第5トランジスタT5のゲート端子と第6トランジスタT6のドレイン端子との接続点のことを「第2ノード」といい、符号netBで表す。
第1トランジスタT1は、入力端子43にゲート端子およびドレイン端子が接続され(すなわち、ダイオード接続になっている。)、第1ノードnetAにソース端子が接続されている。第2トランジスタT2は、入力端子45にゲート端子が接続され、第1ノードnetAにドレイン端子が接続され、基準電位配線(以下、基準電位と同じく符号VSSで表す。)にソース端子が接続されている。第3トランジスタT3は、入力端子42にゲート端子およびドレイン端子が接続され(すなわち、ダイオード接続になっている。)、第2ノードnetBにソース端子が接続されている。第4トランジスタT4は、第1ノードnetAにゲート端子が接続され、第2ノードnetBにドレイン端子が接続され、基準電位配線VSSにソース端子が接続されている。第5トランジスタT5は、第2ノードnetBにゲート端子が接続され、第1ノードnetAにドレイン端子が接続され、基準電位配線VSSにドレイン端子が接続されている。第6トランジスタT6は、入力端子45にゲート端子が接続され、第2ノードnetBにドレイン端子が接続され、基準電位配線VSSにソース端子が接続されている。第7トランジスタT7は、入力端子42にゲート端子が接続され、出力端子49にドレイン端子が接続され、基準電位配線VSSにソース端子が接続されている。第8トランジスタT8は、入力端子44にゲート端子が接続され、第1ノードnetAにドレイン端子が接続され、基準電位配線VSSにソース端子が接続されている。第9トランジスタT9は、入力端子44にゲート端子が接続され、出力端子49にドレイン端子が接続され、基準電位配線VSSにソース端子が接続されている。第10トランジスタT10は、第1ノードnetAにゲート端子が接続され、入力端子41にドレイン端子が接続され、出力端子49にソース端子が接続されている。コンデンサCAP1は、第1ノードnetAに一端が接続され、出力端子49に他端が接続されている。
本実施形態では、出力端子49が出力ノードに相当する。また、第7トランジスタT7は出力ノード制御用スイッチング素子に相当し、第10トランジスタT10は出力制御用スイッチング素子に相当し、第2トランジスタT2は第1の第1ノード制御用スイッチング素子に相当し、第5トランジスタT5は第2の第1ノード制御用スイッチング素子に相当し、第6トランジスタT6は第2ノード制御用スイッチング素子に相当する。
図11は、図8に示す双安定回路SRの動作を説明するためのタイミングチャートである。液晶表示装置100が動作している期間中、双安定回路SRには、オンデューティが50%程度の値に設定された第1,第2クロックCKA,CKBが与えられる。第1,第2クロックCKA,CKBは、ハイレベル側の電位が第1ゲートオン電位VGH1に設定され、ローレベル側の電位がゲートオフ電位VGLに設定されている。なお、クリア信号CLRは、図11に示す期間中ローレベルで維持されるので、図11では省略している。
時点t10になると、第2クロックCKBがローレベルからハイレベルに変化する。第3トランジスタT3は、図10に示すようにダイオード接続になっているので、ターンオンする。このとき、第1ノードnetAの電位およびクリア信号CLRがローレベルになっているので、第4,第6トランジスタT4,T6はオフ状態になっている。このため、時点t10では、第2ノードnetBの電位がローレベルからハイレベルに変化する。その結果、第5トランジスタT5がターンオンし、第1ノードnetAの電位が基準電位VSSへと引き込まれる。また、時点t10では、第7トランジスタT7もターンオンする。これにより、状態信号Q(出力端子49の電位)が基準電位VSSへと引き込まれる。
時点t11になると、第1クロックCKAがローレベルからハイレベルに変化する。このとき、第1ノードnetAの電位がローレベルになっていて第10トランジスタT10がオフ状態になっているので、状態信号Qはローレベルのまま維持される。また、時点t11では、第2クロックCKBがハイレベルからローレベルに変化することに伴い、第2ノードnetBの電位がハイレベルからローレベルに変化する。
時点t12になると、セット信号Sがローレベルからハイレベルに変化する。第1トランジスタT1は、図10に示すようにダイオード接続になっているので、ターンオンする。このため、コンデンサCAP1が充電されて、第1ノードnetAの電位はローレベルからハイレベルに変化する。これにより、第10トランジスタT10がターンオンする。ここで、時点t12〜t13の期間中、第1クロックCKAはローレベルになっている。このため、この期間中、状態信号Qはローレベルで維持される。また、この期間中、リセット信号Rがローレベルになっているので第8トランジスタT8はオフ状態で維持され、且つ、第2ノードnetBの電位がローレベルになっているので第5トランジスタT5はオフ状態で維持される。したがって、この期間中の第1ノードnetAの電位が低下することはない。
時点t13になると、第1クロックCKAがローレベルからハイレベルに変化する。このとき、第10トランジスタT10がオン状態になるので、入力端子41の電位上昇に伴って出力端子49の電位(状態信号Qの電位)が上昇する。ここで、図10に示すように、第1ノードnetAと出力端子49との間にはコンデンサCAP1が設けられているので、出力端子49の電位上昇に伴って第1ノードnetAがブートストラップされる。その結果、第10トランジスタT10のゲート端子には大きな電圧が印加され、状態信号Qの電位は、第1クロックCKAのハイレベル側の電位すなわち第1ゲートオン電位VGH1の電位レベルにまで確実に上昇する(第10トランジスタT10の閾値電圧分のレベル低下が解消される。)。これにより、この双安定回路SRの出力端子49に接続されている走査線GLは選択状態になる。なお、時点t13〜t14の期間中、第2クロックCKBがローレベルになっているので第7トランジスタT7はオフ状態で維持され、且つ、リセット信号Rがローレベルになっているので第9トランジスタT9はオフ状態で維持される。したがって、この期間中に状態信号Qの電位が低下することはない。また、時点t13〜t14の期間中、リセット信号Rがローレベルになっているので第8トランジスタT8はオフ状態で維持され、且つ、第2ノードnetBの電位がローレベルになっているので第5トランジスタT5はオフ状態で維持される。したがって、この期間中に第1ノードnetAの電位が低下することはない。
時点t14になると、第1クロックCKAがハイレベルからローレベルに変化する。このため、入力端子41の電位低下に伴って出力端子49の電位(状態信号Qの電位)が低下する。これにより、コンデンサCAP1を介して第1ノードnetAの電位も低下する。また、時点t14では、第2クロックCKBがローレベルからハイレベルに変化することによって第3,第7トランジスタT3,T7がターンオンし、リセット信号Rがローレベルからハイレベルに変化することによって第8,第9トランジスタT8,T9がターンオンする。さらに、第3トランジスタT3がターンオンすることにより、第2ノードnetBの電位がローレベルからハイレベルに変化して第5トランジスタT5がターンオンする。以上のようにして、時点t14では、第5,第8トランジスタがターンオンすることによって第1ノードnetAの電位がローレベルになり、第7,第9トランジスタT7,T9がターンオンすることによって状態信号Qがローレベルになる。

以上のような動作がシフトレジスタ240内の各双安定回路SRで行われることにより、図9に示したように所定期間ずつ順次にハイレベルとなる走査信号GOUT1〜GOUTnが表示部22内の走査線GL1〜GLnに与えられる。
<1.6 電源遮断時の動作>
図12は、本実施形態における電源遮断時の動作を説明するためのタイミングチャートである。以下では、外部からの電源の供給が遮断されたときに行われる一連の処理のことを「電源オフシーケンス」という。図12には、入力電源電位VCC、電源状態信号SHUT、第1,第2ゲートオン電位VGH1,VGH2、ゲートオフ電位VGL、ゲートスタートパルス信号H_GSP、ゲートクロック信号H_GCK、クリア信号H_CLR、基準電位H_VSS、およびデータ信号電位(データ線SLの電位)VSの波形が示されている。図13は、本実施形態における通常動作時および電源遮断時の各信号の電位を説明するための図である。第1,第2ゲートクロック信号H_GCK1,H_GCK2は、通常動作中の位相が異なるだけであって、電源オフ後の時点t1以降の波形変化は同じである。したがって、図12では、第1,第2ゲートクロック信号H_GCK1,H_GCK2をゲートクロック信号H_GCKとして1つの波形で示している。
上述のように、ゲートスタートパルス信号H_GSPはシフトレジスタ240の1段目SR1にセット信号Sとして与えられる。ゲートクロック信号H_GCK(第1,第2ゲートクロック信号H_GCK1,H_GCK2)は各段SRに第1,第2クロックCKA,CKBとして与えられる。クリア信号H_CLRは各段SRにクリア信号CLRとして与えられると共にn段目SRnにリセット信号Rとして与えられる。基準電位H_VSSは各段に基準電位VSSとして与えられる。
図12に示すように、電源オフシーケンスは、初期化ステップ、第1放電ステップ、および第2放電ステップを含んでいる。初期化ステップはシフトレジスタ240を構成する全ての双安定回路の状態をリセット(クリア)するためのステップであり、第1の放電ステップは画素形成部内で電荷を放電させるためのステップであり、第2の放電ステップはゲートドライバ24内で電荷を放電させるためのステップである。本説明において、時点t0以前には電源が正常に供給されていて時点t0に電源の供給が遮断されたものと仮定する。なお、放電部190に関する動作および第2ゲートオン電位VGH2が動作下限値を下回ったときの動作の詳細な説明は後述する。
電源が正常に供給されている時点t0以前の期間(通常動作時)には、電源状態信号SHUTはローレベルに維持される。通常動作時には、ゲートスタートパルス信号H_GSPの電位およびゲートクロック信号H_GCKの電位は第1ゲートオン電位VGH1またはゲートオフ電位VGLに設定され、クリア信号H_CLRの電位は第2ゲートオン電位VGH2またはゲートオフ電位VGLに設定される。なお、通常動作中、第1,第2ゲートオン電位VGH1,VGH2は同レベル(例えば+20V)になっている。
時点t0に電源の供給が遮断されると、入力電源電位VCCはグラウンド電位GNDへと徐々に低下する。これにより、時点t0以降には、第1,第2ゲートオン電位VGH1,VGH2はグラウンド電位GNDへと徐々に低下し、ゲートオフ電位VGLはグラウンド電位GNDへと徐々に上昇する。
時点t0に電源の供給が遮断された後の時点t1に、電源OFF検出部17は電源状態信号SHUTをローレベルからハイレベルに変化させる。レベルシフタ回路13は、電源状態信号SHUTがローレベルからハイレベルに変化すると、GDM信号のうちのクリア信号H_CLRのみをハイレベル側の電位に設定し、クリア信号H_CLR以外の信号をローレベル側の電位に設定する。すなわち、時点t1〜t2の期間には、クリア信号H_CLRの電位は第2ゲートオン電位VGH2に設定され、ゲートスタートパルス信号H_GSPの電位、ゲートクロック信号H_GCKの電位、および基準電位H_VSSはゲートオフ電位VGLに設定される。図10からから把握されるように、クリア信号H_CLRがハイレベルになると、各双安定回路において第2,第6トランジスタT2,T6がターンオンする。これにより、第1ノードnetAの電位および第2ノードnetBの電位がローレベルになる。このようにして、初期化ステップ(時点t1〜t2)では、各双安定回路SRの状態がリセット(クリア)される。なお、データ信号電位VSについては、時点t1以降の期間を通じて、グラウンド電位GNDに設定される。
時点t2になると、レベルシフタ回路13は、GDM信号を構成する全ての信号をハイレベル側の電位に設定する。すなわち、時点t2〜t3の期間には、クリア信号H_CLRの電位は第2ゲートオン電位VGH2に設定され、ゲートスタートパルス信号H_GSPの電位、ゲートクロック信号H_GCKの電位、および基準電位H_VSSは第1ゲートオン電位VGH1に設定される。ところで、時点t2においては、第1ゲートオン電位VGH1は十分には低下していない。したがって、時点t2には、ゲートスタートパルス信号H_GSPの電位、ゲートクロック信号H_GCKの電位、および基準電位H_VSSはハイレベルになる。このとき、各双安定回路SRにおいて、基準電位VSSがハイレベルになった状態で第7トランジスタT7がターンオンするので、状態信号Qがハイレベルになる。これにより、全ての走査線GL1〜GLnが選択状態になる。時点t1以降の期間にはデータ信号電位Vsがグラウンド電位GNDになっているので、全ての走査線GL1〜GLnが選択状態になることによって、各画素形成部内の画素容量CPに蓄積されている電荷が放電される。また、時点t2〜時点t3の期間には、ゲートクロック信号H_GCKの電位および基準電位H_VSSはグラウンド電位GNDへと徐々に低下する。これにより、各双安定回路SRの出力端子49の電位(状態信号Qの電位)が徐々に低下する。すなわち、各走査線GL上の電荷が放電される。また、出力端子49の電位が徐々に低下するため、各画素について、キックバック電圧に起因する表示への影響を低減することができる。以上のようにして、第1放電ステップ(時点t2〜t3)では、表示部22内の全ての画素形成部および全ての走査線GL1〜GLnにおいて電荷の放電が行われる。
図6に示したように、電源の供給が遮断された後、第2ゲートオン電位VGH2と比較して、第1ゲートオン電位VGH1は速やかにグラウンド電位GNDにまで低下する。このため、時点t3では、第2ゲートオン電位VGH2は充分に低下していないが、第1ゲートオン電位VGH1はグラウンド電位GNDにまで低下している。したがって、時点t2にハイレベル側の電位に設定されたゲートスタートパルス信号H_GSP、ゲートクロック信号H_GCK、および基準電位H_VSSについては、時点t3ではグラウンド電位GNDにまで低下する。
時点t3では、クリア信号H_CLR、ゲートスタートパルス信号H_GSP、ゲートクロック信号H_GCK、および基準電位H_VSSについて、時点t2と同様の設定がなされる。上述のように、時点t3では、第2ゲートオン電位VGH2が充分には低下していないので、クリア信号H_CLRはハイレベルになる。これにより、各双安定回路SRにおいて第2,第6トランジスタT2,T6がターンオンするので、第1ノードnetAの電位および第2ノードnetBの電位がローレベルになる。その結果、第2放電ステップ(時点t3〜t4)では、ゲートドライバ24を構成するシフトレジスタ240内の浮遊ノード(各双安定回路内の第1ノードnetAおよび第2ノードnetB)上の電荷の放電が行われる。
その後、時点t4には、第2ゲートオン電位VGH2がグラウンド電位GNDにまで低下する。これにより、時点t4には、クリア信号H_CLRについてもグラウンド電位GNDにまで低下する。以上より、電源オフシーケンスは終了する。
ところで、電源オフシーケンスにおいてGDM信号の電位を図12に示すように複数のステップで変化させることができるように、レベルシフタ回路13には図3に示すようにタイミング生成ロジック部131とオシレータ132とが含まれている。このような構成において、電源OFF検出部17からレベルシフタ回路13に与えられる電源状態信号SHUTがローレベルからハイレベルに変化すると、タイミング生成ロジック部131は、オシレータ132によって生成される基本クロックをカウンタでカウントすることによって、各ステップの開始タイミングを取得する。そして、タイミング生成ロジック部131は、そのタイミングに従って、GDM信号の電位を予め定められた電位に変化させる。このようにして、図12に示すような波形のゲートスタートパルス信号H_GSP、ゲートクロック信号H_GCK、クリア信号H_CLR、および基準電位H_VSSが生成される。なお、図3に示すように、レベルシフタ回路13と電源OFF検出部17とが1つのLSI60内に格納されていても良い。
次に、第2ゲートオン電位VGH2が動作下限値を下回ったときの動作について説明する。ここで、各配線OLに放電部190が接続されていない場合を考える。電源オフシーケンスにおいて第2ゲートオン電位VGH2が動作下限値を下回ると、上述のように、レベルシフタ回路13の各出力端子OTがハイインピーダンス状態になる。このとき、各配線OLに放電部190が接続されていないと、当該配線OLはフローティング状態になる。このため、各配線OLがノイズの影響を受けやすくなるので、図12に示すようなGDM信号の波形を得られない可能性がある。また、電源オフシーケンス後も、各配線OLがフローティング状態を維持するので、当該配線OLはノイズの影響を受けやすくなる。このように、各配線OLがフローティング状態になることにより、電源オフシーケンス中および電源オフシーケンス後において動作不良を引き起こす可能性がある。
そこで、本発明は、各配線OLに放電部190を接続することにより、レベルシフタ回路13の各出力端子OTがハイインピーダンス状態になったとしても、各配線OLはフローティング状態にならない。具体的には、レベルシフタ回路13の各出力端子OTがハイインピーダンス状態になったとき、各配線OLの電位は、放電部190(放電抵抗191)を介してグラウンド電位GNDに引き込まれる。これにより、各配線OLへのノイズの影響が低減されるので、電源オフシーケンス中に図12に示すようなGDM信号の波形を得ることができる。また、電源オフシーケンス後も、各配線OLの電位がグラウンド電位GNDに固定されることにより、各配線OLへのノイズの影響が低減される。このようにして、電源オフシーケンス中および電源オフシーケンス後における動作不良を防止することができる。
なお、初期化ステップではクリア信号H_CLRがハイレベルに設定され、第1放電ステップではGDM信号を構成する全ての信号がハイレベルに設定され、第2放電ステップではクリア信号H_CLRがハイレベルに設定されているが、上述のように放電抵抗191の抵抗値が比較的大きな値(例えば3kΩ以上)に設定して放電抵抗191を通じて流れる電流を小さくすることにより、放電抵抗191による各信号のレベル低下を抑制することができる。ただし、放電抵抗191の抵抗値は、時点t3以降にグラウンド電位GNDになるように第1〜第3,第5配線OL1〜OL3,OL5の電位を変化させ、時点t4以降にグラウンド電位GNDになるように第4配線OL4の電位を変化させることができる程度の値である。
本実施形態では、電源オフシーケンスはパネル内放電ステップに相当し、電源オフシーケンスにおいて放電部190によって各配線OLがグラウンド電位GNDに引き込まれる動作は配線放電ステップに相当する。
<1.7 効果>
本実施形態によれば、IGZO−GDMを含む液晶表示装置100において、電源の供給が遮断されると、電源オフシーケンスが行われる。電源オフシーケンスにおける第1放電ステップでは、GDM信号のうちのクリア信号H_CLRのみがローレベル側の電位に設定される。すなわち、第1放電ステップでは、ゲートスタートパルス信号H_GSP、ゲートクロック信号H_GCK、および基準電位H_VSSがハイレベルになる。これにより、双安定回路SRにおいて、基準電位VSSがハイレベルになった状態で第7トランジスタT7がターンオンするので、状態信号Qがハイレベルになって各走査線GLが選択状態になる。このとき、データ信号電位VSはグラウンド電位GNDになっているので、各画素形成部内の画素容量CPに蓄積されている電荷が放電される。また、第1ゲートオン電位VGH1は、電源の供給が遮断されたときのレベル変化(レベル低下)が第2ゲートオン電位VGH2よりも速いので、第1放電ステップにおいて走査線GL上の電荷も放電される。第2ゲートオン電位VGH2は電源の供給が遮断されたときのレベル変化(レベル低下)が第1ゲートオン電位VGH1よりも遅いので、第2放電ステップの開始時点では、第2ゲートオン電位VGH2が各双安定回路SRに含まれるトランジスタをオン状態にするレベルに維持されている。このため、第2放電ステップでは、各双安定回路SR内の浮遊ノード上の電荷が放電される。また、ゲートドライバ24とレベルシフタ回路13とを互いに接続するための各配線OLに放電部190が接続されている。したがって、第2ゲートオン電位VGH2が動作下限値を下回ってレベルシフタ回路13の各出力端子OTがハイインピーダンス状態になったとしても、各配線OLはフローティング状態にならない。これにより、各配線OLへのノイズの影響が低減される。以上のようにして、本実施形態によれば、電源が遮断されたときに液晶パネル20内の残留電荷を速やかに且つ安定的に除去することができる。なお、IGZO−GDMを含む液晶表示装置100では液晶パネル20内の残留電荷に起因する動作不良が生じやすかったので、本実施形態によれば、液晶パネル20内の残留電荷に起因する動作不良の発生を抑制する効果がより大きく得られる。
また、本実施形態によれば、第5,第6トランジスタT5,T6を設けることによって、通常動作時に第1ノードnetAの電位を随時基準電位VSSに引き込むことが可能となるので、動作不良の発生を抑制することができる。
また、本実施形態によれば、第7トランジスタT7を設けることによって、第1放電ステップにおいて、各走査線GLを確実に選択状態にして各画素形成部内の電荷を放電させることができる。
また、本実施形態によれば、第1放電ステップにおいて、出力端子49の電位が徐々に低下する。このため、各画素について、キックバック電圧に起因する表示への影響を低減することができる。
また、本実施形態によれば、第1ゲートオン電位VGH1用の線および第2ゲートオン電位VGH2用の線を使用することにより、電源の供給が遮断されたときのレベル変化状態が互いに異なる2種類のゲートオン電位VGHを比較的容易な構成で生成することができる。
また、本実施形態によれば、電源オフシーケンスにおいて、第1放電ステップの前にシフトレジスタ240内の各双安定回路SRが初期化される。このため、電源の供給が遮断されたときに、液晶パネル20内の残留電荷がより確実に除去され、液晶パネル20内の残留電荷に起因する動作不良の発生を効果的に抑制することができる。
また、本実施形態によれば、初期化ステップにおいてゲートクロック信号H_GCKの電位をゲートオフ電位VGLに設定することにより、初期化ステップにおいて、シフトレジスタ240内の各双安定回路SRがより確実に初期化される。
<2.第2の実施形態>
<2.1 放電部>
図14は、本発明の第2の実施形態における放電部190の構成を説明するためのブロック図である。本実施形態の構成要素のうち上記第1の実施形態と同一の要素については、同一の参照符号を付して説明を省略する。本実施形態における放電部190は、放電抵抗191に加えて、放電抵抗191と直列に設けられた制御スイッチ192を含んでいる。本実施形態では、制御スイッチ192は、放電抵抗191と接地線との間に設けられるが(図14を参照)、放電抵抗191と配線OLとの間に設けられても良い。制御スイッチ192は、制御信号DISに基づいて制御される。制御信号DISは、例えばレベルシフタ回路13によって生成される。制御スイッチ192は、制御信号DISがハイレベルであるときに開く、すなわち、制御信号DISがハイレベルであるときに放電抵抗191と接地線とを電気的に切り離す。また、制御スイッチ192は、制御信号DISがローレベルであるときに閉じる、すなわち、制御信号DISがローレベルであるときに放電抵抗191と接地線とを電気的に互いに接続させる。
<2.2 通常動作および電源遮断時の動作>
図15は、本実施形態における通常動作および電源遮断時の動作を説明するためのタイミングチャートである。図15に示すように、制御信号DISは、通常動作時にはハイレベルに、電源遮断時にはローレベルになっている。このため、通常動作時は、各制御スイッチ192が開いているので、配線OLから放電抵抗191を通じて電流が流れない。一方、電源遮断時は、各制御スイッチ192が閉じているので上記第1の実施形態と同様にGDM信号がグラウンド電位GNDに引き込まれる。
<2.3 効果>
本実施形態によれば、通常動作時に開き、電源遮断時に閉じる制御スイッチ192を設けることにより、放電抵抗191による通常動作時の消費電力の増加を抑制することができる。
<3.第3の実施形態>
<3.1 通常動作および電源遮断時の動作>
図16は、本実施形態における通常動作および電源遮断時の動作を説明するためのタイミングチャートである。本実施形態の構成要素のうち上記第1,第2の実施形態と同一の要素については、同一の参照符号を付して説明を省略する。なお、本実施形態における放電部190の構成は、上記第2の実施形態と同様である。図16に示す時点t3aにおいて、第2ゲートオン電位VGH2が動作下限値を下回るとする。本実施形態における制御信号DISは、第2ゲートオン電位VGH2が動作下限値以上であるときはハイレベルに、第2ゲートオン電位VGH2が動作下限値未満であるときにはローレベルになっている。このため、第2ゲートオン電位VGH2が動作下限値以上であるとき(通常動作時および電源オフシーケンスの例えば前半)は、各制御スイッチ192が開いているので、配線OLから放電抵抗191を通じて電流が流れない。一方、第2ゲートオン電位VGH2が動作下限値未満であるとき(電源オフシーケンスの例えば後半および電源オフシーケンス後)は、各制御スイッチ192が閉じているので上記第1の実施形態と同様にGDM信号がグラウンド電位GNDに引き込まれる。
<3.2 効果>
本実施形態によれば、上記第2の実施形態と同様に通常動作時は制御スイッチ192が開いているので、放電抵抗191を通じて電流が流れない。このため、放電抵抗191による通常動作時の消費電力の増加を抑制することができる。また、電源遮断時でも、第2ゲートオン電位VGH2が動作下限値を下回るまで制御スイッチ192が開いているので、放電抵抗191を通じて電流が流れない。これにより、第2ゲートオン電位VGH2が動作下限値を下回るまでのレベルシフタ回路13からの出力波形が安定するので、電源が遮断されたときに液晶パネル20内の残留電荷をさらに安定的に除去することができる。また、上記第2の実施形態よりも、放電抵抗191による電源遮断時(電源オフシーケンスの例えば前半)の消費電力の増加を抑制することができる。
<4.その他>
本発明は、上述の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。例えば、各実施形態における第1放電ステップでは、クリア信号H_CLRはローレベル(ゲートオフ電位VGL)に設定されても良い。また、出力回路OCが、第2ゲートオン電位VGH2に代えて第1ゲートオン電位VGH1を電源として動作するようにしても良い。この場合、上記第3の実施形態における制御信号DISは、第1ゲートオン電位VGH1が動作下限値以上であるときにはハイレベルに、第1ゲートオン電位VGH1が動作下限値未満であるときにはローレベルになる。また、第1〜第5出力回路OC1〜OC5の一部が第2ゲートオン電位VGH2を電源として動作し、第1〜第5出力回路OC1〜OC5の残りが第1ゲートオン電位VGH1を電源として動作しても良い。また、液晶パネル20において、nチャネル型のTFTに代えてpチャネル型のTFTを使用しても良い。また、本発明は、液晶表示装置に限らず、画素形成部に電荷が保持される他の表示装置にも適用することができる。
本発明は、アクティブマトリクス型の表示装置に適用されるものであって、特にチャネル層が酸化物半導体により形成されたTFTを有するモノリシックゲートドライバを採用する液晶表示装置などに適している。
11…タイミングコントローラ
13…レベルシフタ回路
15…電源回路
17…電源OFF検出部
20…液晶パネル
22…表示部
24…ゲートドライバ(走査線駆動回路)
32…ソースドライバ(データ線駆動回路)
100…液晶表示装置(表示装置)
190…放電部
191…放電抵抗
192…制御スイッチ
220…トランジスタ
240…シフトレジスタ
OC…出力回路
OL…配線
OT…出力端子
VCC…入力電源電位
SHUT…電源状態信号
VGH…ゲートオン電位
VGH1…第1ゲートオン電位
VGH2…第2ゲートオン電位
VGL…ゲートオフ電位
L_GCK…ゲートクロック信号
H_GCK1…第1ゲートクロック信号
H_GCK2…第2ゲートクロック信号
L_GSP,H_GSP…ゲートスタートパルス信号
L_CLR,H_CLR,CLR…クリア信号
L_VSS,H_VSS,VSS…基準電位
DIS…制御信号
T1〜T10…トランジスタ
CKA…第1クロック
CKB…第2クロック
S…セット信号
R…リセット信号
Q…状態信号
GOUT…走査信号

Claims (12)

  1. データ信号を伝達する複数のデータ線、複数の走査線、前記複数のデータ線と前記複数の走査線とに対応して設けられた複数の画素形成部、および前記複数の走査線を選択的に駆動する走査線駆動回路を含む表示パネルと、
    前記走査線駆動回路を制御する駆動制御部と、
    外部から与えられる電源に基づいて、前記走査線を選択状態にするための電位である走査線選択電位および前記走査線を非選択状態にするための電位である走査線非選択電位を生成して前記駆動制御部に与える電源回路と、
    前記走査線駆動回路と前記駆動制御部とを互いに接続するための複数の配線と、
    前記配線に一端が接続され、他端が接地された放電抵抗と、
    前記電源のオフ状態を検出すると、所定の電源オフ信号を前記駆動制御部に与える電源状態検出部とを備え、
    前記走査線駆動回路は、前記複数の走査線に対応して設けられクロック信号に基づいて順次にパルスを出力する複数の双安定回路を有するシフトレジスタを含み、
    前記電源回路は、前記走査線選択電位として、第1走査線選択電位と、前記第1走査線選択電位よりも前記電源がオフ状態になったときの前記走査線選択電位からグラウンドレベルまでの変化が遅い第2走査線選択電位を生成し、
    前記駆動制御部は、
    前記クロック信号と、前記複数の双安定回路の状態を初期化するためのクリア信号と、前記複数の双安定回路の動作の基準となる基準電位とを、前記複数の配線をそれぞれ介して前記走査線駆動回路に与え、
    前記電源オフ信号を受け取ると、前記クロック信号の電位および前記基準電位を前記第1走査線選択電位に設定する第1放電処理と、前記クリア信号の電位を前記第2走査線選択電位に設定する第2放電処理とを順次に行い、
    前記双安定回路は、
    対応する走査線に接続された出力ノードと、
    前記クロック信号が第1導通端子に与えられ、前記出力ノードに第2導通端子が接続された出力制御用スイッチング素子と、
    前記出力制御用スイッチング素子の制御端子に接続された第1ノードと、
    前記クリア信号が制御端子に与えられ、前記第1ノードに第1導通端子が接続され、前記基準電位が第2導通端子に与えられる第1の第1ノード制御用スイッチング素子と
    ゲートスタートパルスまたは前の段の双安定回路の出力ノードから出力されるパルスが制御端子および第1導通端子に与えられ、前記第1ノードに第2導通端子が接続された第1ノードセット用スイッチング素子と、
    前記出力制御用スイッチング素子の第1導通端子に与えられるクロック信号とは異なる位相のクロック信号が制御端子に与えられ、前記出力ノードが第1導通端子に接続され、前記基準電位が第2導通端子に与えられる出力ノード制御用スイッチング素子と、
    前記クリア信号または次の段の双安定回路の出力ノードから出力されるパルスが制御端子に与えられ、前記第1ノードに第1導通端子が接続され、前記基準電位が第2導通端子に与えられる第1ノードリセット用スイッチング素子と、
    前記第1ノードに一端が接続され、前記出力ノードに他端が接続された容量素子と
    を含むことを特徴とする、表示装置。
  2. 記放電抵抗と直列に設けられ、前記電源がオフ状態であるときに閉じる制御スイッチをさらに含むことを特徴とする、請求項に記載の表示装置。
  3. 記放電抵抗と直列に設けられ、前記第2走査線選択電位が所定値を下回ったときに閉じる制御スイッチをさらに含むことを特徴とする、請求項に記載の表示装置。
  4. 前記駆動制御部は、前記第2走査線選択電位を電源として動作し、前記クロック信号、前記クリア信号、および前記基準電位をそれぞれ出力するための複数の出力回路を含むことを特徴とする、請求項1に記載の表示装置。
  5. 前記双安定回路は、
    前記第1ノードに第1導通端子が接続され、前記基準電位が第2導通端子に与えられる第2の第1ノード制御用スイッチング素子と、
    前記第2の第1ノード制御用スイッチング素子の制御端子に接続された第2ノードと、
    前記クリア信号が制御端子に与えられ、前記第2ノードに第1導通端子が接続され、前記基準電位が第2導通端子に与えられる第2ノード制御用スイッチング素子とをさらに含むことを特徴とする、請求項1に記載の表示装置。
  6. 前記電源回路は、前記電源がオフ状態になると、前記第1走査線選択電位を、前記電源がオフ状態になった時点のレベルからグラウンドレベルまで所定時間をかけて変化させることを特徴とする、請求項1に記載の表示装置。
  7. 前記電源回路は、
    少なくとも第1容量および第1抵抗に接続され、前記電源から得られた所定の電位に基づいて前記第1走査線選択電位を生成するための第1走査線選択電位生成線と、
    少なくとも第2容量および第2抵抗に接続され、前記電源から得られた所定の電位に基づいて前記第2走査線選択電位を生成するための第2走査線選択電位生成線とを含み、
    前記第2容量および前記第2抵抗によって定まる時定数は、前記第1容量および前記第1抵抗によって定まる時定数よりも大きいことを特徴とする、請求項に記載の表示装置。
  8. 前記駆動制御部は、前記電源オフ信号を受け取ると、前記第1放電処理の前に、前記クリア信号の電位を前記第2走査線選択電位に設定すると共に前記基準電位を前記走査線非選択電位に設定する初期化処理を行うことを特徴とする、請求項1に記載の表示装置。
  9. 前記駆動制御部は、前記初期化処理時に前記クロック信号の電位を前記走査線非選択電位に設定することを特徴とする、請求項に記載の表示装置。
  10. 前記双安定回路に含まれるスイッチング素子は、チャネル層が酸化物半導体により形成された薄膜トランジスタであることを特徴とする、請求項1に記載の表示装置。
  11. 前記酸化物半導体は、酸化インジウムガリウム亜鉛であることを特徴とする、請求項10に記載の表示装置。
  12. データ信号を伝達する複数のデータ線、複数の走査線、前記複数のデータ線と前記複数の走査線とに対応して設けられた複数の画素形成部、および前記複数の走査線を選択的に駆動する走査線駆動回路を含む表示パネルと、前記走査線駆動回路を制御する駆動制御部と、外部から与えられる電源に基づいて、前記走査線を選択状態にするための電位である走査線選択電位および前記走査線を非選択状態にするための電位である走査線非選択電位を生成して前記駆動制御部に与える電源回路と、前記走査線駆動回路と前記駆動制御部とを互いに接続するための複数の配線と、前記配線に一端が接続されて他端が接地された放電抵抗とを備える表示装置の駆動方法であって、
    前記電源のオン/オフ状態を検出する電源状態検出ステップと、
    前記電源状態検出ステップでオフ状態が検出されたときに実行される、前記表示パネル内の電荷を放電させるパネル内放電ステップと、
    前記電源がオフ状態である期間の少なくとも一部で前記配線に蓄積された電荷を前記放電抵抗を介して放電する配線放電ステップとを備え、
    前記走査線駆動回路は、前記複数の走査線に対応して設けられクロック信号に基づいて順次にパルスを出力する複数の双安定回路を有するシフトレジスタを含み、
    前記電源回路は、前記走査線選択電位として、第1走査線選択電位と、前記第1走査線選択電位よりも前記電源がオフ状態になったときの前記走査線選択電位からグラウンドレベルまでの変化が遅い第2走査線選択電位を生成し、
    前記パネル内放電ステップは、
    前記クロック信号と、前記複数の双安定回路の状態を初期化するためのクリア信号と、前記複数の双安定回路の動作の基準となる基準電位とを、前記複数の配線をそれぞれ介して前記走査線駆動回路に与える出力ステップと、
    前記クロック信号の電位および前記基準電位を前記第1走査線選択電位に設定する第1放電ステップと、
    前記クリア信号の電位を前記第2走査線選択電位に設定する第2放電処理とを含み、
    前記双安定回路は、
    対応する走査線に接続された出力ノードと、
    前記クロック信号が第1導通端子に与えられ、前記出力ノードに第2導通端子が接続された出力制御用スイッチング素子と、
    前記出力制御用スイッチング素子の制御端子に接続された第1ノードと、
    前記クリア信号が制御端子に与えられ、前記第1ノードに第1導通端子が接続され、前記基準電位が第2導通端子に与えられる第1の第1ノード制御用スイッチング素子と
    ゲートスタートパルスまたは前の段の双安定回路の出力ノードから出力されるパルスが制御端子および第1導通端子に与えられ、前記第1ノードに第2導通端子が接続された第1ノードセット用スイッチング素子と、
    前記出力制御用スイッチング素子の第1導通端子に与えられるクロック信号とは異なる位相のクロック信号が制御端子に与えられ、前記出力ノードが第1導通端子に接続され、前記基準電位が第2導通端子に与えられる出力ノード制御用スイッチング素子と、
    前記クリア信号または次の段の双安定回路の出力ノードから出力されるパルスが制御端子に与えられ、前記第1ノードに第1導通端子が接続され、前記基準電位が第2導通端子に与えられる第1ノードリセット用スイッチング素子と、
    前記第1ノードに一端が接続され、前記出力ノードに他端が接続された容量素子と
    を含むことを特徴とする、駆動方法。
JP2014542101A 2012-10-19 2013-10-11 表示装置およびその駆動方法 Expired - Fee Related JP5968452B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012231995 2012-10-19
JP2012231995 2012-10-19
PCT/JP2013/077717 WO2014061574A1 (ja) 2012-10-19 2013-10-11 表示装置およびその駆動方法

Publications (2)

Publication Number Publication Date
JP5968452B2 true JP5968452B2 (ja) 2016-08-10
JPWO2014061574A1 JPWO2014061574A1 (ja) 2016-09-05

Family

ID=50488140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014542101A Expired - Fee Related JP5968452B2 (ja) 2012-10-19 2013-10-11 表示装置およびその駆動方法

Country Status (7)

Country Link
US (1) US9570030B2 (ja)
EP (1) EP2911145B1 (ja)
JP (1) JP5968452B2 (ja)
KR (1) KR101622896B1 (ja)
CN (1) CN104718568B (ja)
TW (1) TWI584262B (ja)
WO (1) WO2014061574A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6360320B2 (ja) * 2014-02-10 2018-07-18 シナプティクス・ジャパン合同会社 半導体装置
JP2016033608A (ja) * 2014-07-31 2016-03-10 株式会社ジャパンディスプレイ 液晶表示装置及びその駆動方法
KR101679923B1 (ko) 2014-12-02 2016-11-28 엘지디스플레이 주식회사 스캔 구동부를 포함하는 표시패널 및 그의 구동방법
KR102276246B1 (ko) * 2014-12-24 2021-07-13 엘지디스플레이 주식회사 표시장치 및 이의 구동방법
KR102699492B1 (ko) * 2016-11-04 2024-08-30 엘지디스플레이 주식회사 실시간 외부 보상용 구동회로와 그를 포함한 전계발광 표시장치
KR20180061524A (ko) * 2016-11-29 2018-06-08 엘지디스플레이 주식회사 표시패널과 이를 이용한 전계 발광 표시장치
US10923064B2 (en) * 2017-04-17 2021-02-16 Sharp Kabushiki Kaisha Scanning signal line drive circuit and display device equipped with same
CN107331358B (zh) * 2017-07-19 2019-11-15 深圳市华星光电半导体显示技术有限公司 一种显示面板及显示面板栅极信号控制方法
KR102439017B1 (ko) * 2017-11-30 2022-09-01 엘지디스플레이 주식회사 디스플레이 장치 및 그의 인터페이스 방법
JP2019138923A (ja) 2018-02-06 2019-08-22 シャープ株式会社 表示装置
JP2019152814A (ja) * 2018-03-06 2019-09-12 シャープ株式会社 走査信号線駆動回路、それを備えた表示装置、および、走査信号線の駆動方法
TWI660333B (zh) 2018-03-23 2019-05-21 友達光電股份有限公司 顯示裝置及其關機控制方法
JP6753885B2 (ja) 2018-04-16 2020-09-09 シャープ株式会社 アクティブマトリクス基板、表示装置およびアクティブマトリクス基板の欠陥修正方法
CN108806611B (zh) * 2018-06-28 2021-03-19 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
US10854163B2 (en) * 2018-10-30 2020-12-01 Sharp Kabushiki Kaisha Display device suppressing display failure caused by residual charge
US11138947B2 (en) * 2019-06-12 2021-10-05 Sharp Kabushiki Kaisha Scanning signal line drive circuit and display device provided with same
KR102656688B1 (ko) * 2019-07-16 2024-04-11 엘지디스플레이 주식회사 레벨 시프터부 및 이를 포함하는 표시장치
CN110544454A (zh) * 2019-09-06 2019-12-06 北京集创北方科技股份有限公司 显示驱动芯片、显示面板、设备及系统
CN114327113B (zh) 2020-09-30 2024-05-07 京东方科技集团股份有限公司 显示触摸装置和控制方法
CN112509528B (zh) * 2020-11-03 2022-06-07 重庆惠科金渝光电科技有限公司 显示面板的栅极驱动电路、显示装置及栅极驱动方法
TWI778496B (zh) * 2021-01-15 2022-09-21 友達光電股份有限公司 主動元件及其製造方法
KR20230085290A (ko) * 2021-12-06 2023-06-14 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN115132129B (zh) * 2022-07-07 2023-08-08 惠科股份有限公司 驱动电路、显示模组及显示装置
JP2024029556A (ja) * 2022-08-22 2024-03-06 株式会社ジャパンディスプレイ 表示装置
JP2024029555A (ja) * 2022-08-22 2024-03-06 株式会社ジャパンディスプレイ 表示装置
CN115933237B (zh) * 2022-12-16 2024-07-09 业成科技(成都)有限公司 显示装置及其操作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000214830A (ja) * 1999-01-26 2000-08-04 Sharp Corp 液晶電源制御装置
JP2004004630A (ja) * 2002-04-02 2004-01-08 Sharp Corp 表示用電源装置および画像表示装置
JP2009003207A (ja) * 2007-06-22 2009-01-08 Sharp Corp 表示装置ならびにその駆動回路
WO2011055584A1 (ja) * 2009-11-04 2011-05-12 シャープ株式会社 液晶表示装置およびその駆動方法
WO2013088779A1 (ja) * 2011-12-15 2013-06-20 シャープ株式会社 液晶表示装置およびその駆動方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7336269B2 (en) * 2004-09-24 2008-02-26 Chunghwa Picture Tubes, Ltd. Electronic discharging control circuit and method thereof for LCD
KR101166580B1 (ko) * 2004-12-31 2012-07-18 엘지디스플레이 주식회사 액정표시소자
US8102350B2 (en) * 2006-03-30 2012-01-24 Lg Display Co., Ltd. Display device and driving method thereof
TWM314360U (en) * 2006-12-14 2007-06-21 Inventec Corp Power source status indication device
KR20080064280A (ko) * 2007-01-04 2008-07-09 삼성전자주식회사 액정 표시 장치 및 이의 구동 방법
JP4337065B2 (ja) * 2007-07-04 2009-09-30 エプソンイメージングデバイス株式会社 液晶表示装置
CN101377906B (zh) * 2007-08-31 2012-07-18 北京京东方光电科技有限公司 加快电源放电速度的装置
JPWO2010050262A1 (ja) 2008-10-30 2012-03-29 シャープ株式会社 シフトレジスタ回路および表示装置ならびにシフトレジスタ回路の駆動方法
US20110234565A1 (en) * 2008-12-12 2011-09-29 Sharp Kabushiki Kaisha Shift register circuit, display device, and method for driving shift register circuit
KR101539593B1 (ko) * 2009-01-12 2015-07-28 삼성디스플레이 주식회사 표시 장치
JP5261337B2 (ja) * 2009-09-28 2013-08-14 株式会社ジャパンディスプレイウェスト 液晶表示装置
RU2514903C2 (ru) * 2009-12-15 2014-05-10 Шарп Кабусики Кайся Схема возбуждения линий сигнала сканирования и устройство отображения, включающее в себя данную схему
TWI430343B (zh) * 2010-01-26 2014-03-11 Omnivision Tech Inc 形成保護膜於微型攝像晶片上之裝置及其形成方法
JP5341826B2 (ja) * 2010-06-18 2013-11-13 セイコーインスツル株式会社 双安定液晶表示パネルの駆動方法及び駆動デバイス
TWI462475B (zh) * 2011-12-29 2014-11-21 Au Optronics Corp 雙向移位暫存器及其驅動方法
CN102651239B (zh) * 2012-03-29 2014-06-18 京东方科技集团股份有限公司 一种移位寄存器、驱动电路及显示装置
US9190011B2 (en) * 2012-06-08 2015-11-17 Apple Inc. Devices and methods for common electrode mura prevention

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000214830A (ja) * 1999-01-26 2000-08-04 Sharp Corp 液晶電源制御装置
JP2004004630A (ja) * 2002-04-02 2004-01-08 Sharp Corp 表示用電源装置および画像表示装置
JP2009003207A (ja) * 2007-06-22 2009-01-08 Sharp Corp 表示装置ならびにその駆動回路
WO2011055584A1 (ja) * 2009-11-04 2011-05-12 シャープ株式会社 液晶表示装置およびその駆動方法
WO2013088779A1 (ja) * 2011-12-15 2013-06-20 シャープ株式会社 液晶表示装置およびその駆動方法

Also Published As

Publication number Publication date
KR101622896B1 (ko) 2016-05-19
KR20150070275A (ko) 2015-06-24
TW201423716A (zh) 2014-06-16
JPWO2014061574A1 (ja) 2016-09-05
US20150269900A1 (en) 2015-09-24
WO2014061574A1 (ja) 2014-04-24
EP2911145A4 (en) 2015-09-09
TWI584262B (zh) 2017-05-21
CN104718568A (zh) 2015-06-17
EP2911145B1 (en) 2016-11-30
CN104718568B (zh) 2017-06-09
EP2911145A1 (en) 2015-08-26
US9570030B2 (en) 2017-02-14

Similar Documents

Publication Publication Date Title
JP5968452B2 (ja) 表示装置およびその駆動方法
JP5784148B2 (ja) 液晶表示装置およびその駆動方法
JP5730997B2 (ja) 液晶表示装置およびその駆動方法
JP5165153B2 (ja) 走査信号線駆動回路およびそれを備えた表示装置、ならびに走査信号線の駆動方法
JP5372268B2 (ja) 走査信号線駆動回路、それを備えた表示装置、および走査信号線の駆動方法
WO2014092011A1 (ja) 表示装置およびその駆動方法
KR101607510B1 (ko) 게이트 구동 방법 및 회로와, 이를 갖는 표시장치
TWI529682B (zh) A scanning signal line driving circuit, a display device including the same, and a driving method of a scanning signal line
JP6033225B2 (ja) 表示装置および走査信号線の駆動方法
WO2011114569A1 (ja) シフトレジスタ、走査信号線駆動回路、および表示装置
WO2018193912A1 (ja) 走査信号線駆動回路およびそれを備える表示装置
CN110120202B (zh) 显示装置
CN106663470B (zh) 移位寄存器和具备它的显示装置
US10854163B2 (en) Display device suppressing display failure caused by residual charge

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160705

R150 Certificate of patent or registration of utility model

Ref document number: 5968452

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees