CN106663470B - 移位寄存器和具备它的显示装置 - Google Patents

Abstract

本发明实现一种扫描信号线驱动用的移位寄存器，其能够在确保对长期动作的可靠性的同时实现显示装置的窄边框化和低耗电化。各级构成电路内的输出控制节点稳定部(420)包括：薄膜晶体管(M5)该薄膜晶体管(M5)的栅极端子被提供在从前一级输出的扫描信号应该从截止电平变化为导通电平的时刻从截止电平变化为导通电平的第四时钟(CKD)，漏极端子与输出控制节点(NA)连接，源极端子被提供从前一级输出的扫描信号；和薄膜晶体管(M6)，该薄膜晶体管(M6)的栅极端子被提供在从后一级输出的扫描信号应该从截止电平变化为导通电平的时刻从截止电平变化为导通电平的第三时钟(CKC)，漏极端子与输出控制节点(NA)连接，源极端子被提供从后一级输出的扫描信号。

Description

移位寄存器和具备它的显示装置

技术领域

本发明涉及有源矩阵型的显示装置，更详细而言，涉及对在有源矩阵型的显示装置的显示部设置的扫描信号线进行驱动的扫描信号线驱动电路内的移位寄存器。

背景技术

一直以来，已知有具备包括多条源极总线(视频信号线)和多条栅极总线(扫描信号线)的显示部的有源矩阵型的液晶显示装置。关于这样的液晶显示装置，以往，用于驱动栅极总线的的栅极驱动器(扫描信号线驱动电路)大多情况下作为IC(IntegratedCircuit：集成电路) 芯片被搭载在构成液晶面板的基板的周边部。但是，近年来，在作为构成液晶面板的2块玻璃基板中的一个基板的TFT基板上直接形成栅极驱动器的情况逐渐变多。这样的栅极驱动器被称为“单片栅极驱动器”等。

可是，在有源矩阵型的液晶显示装置的显示部形成有：多条源极总线；多条栅极总线；和与这些多条源极总线和多条栅极总线的交叉点分别对应地设置的多个像素形成部。上述多个像素形成部配置成矩阵状而构成像素阵列。各像素形成部包括：作为开关元件的薄膜晶体管，该薄膜晶体管的栅极端子与通过对应的交叉点的栅极总线连接并且该薄膜晶体管的源极端子与通过该交叉点的源极总线连接；和用于保持像素电压值的像素电容等。另外，在有源矩阵型的液晶显示装置中还设置有上述的栅极驱动器、和用于驱动源极总线的源极驱动器(视频信号线驱动电路)。

表示像素电压值的视频信号通过源极总线传送。但是，各源极总线不能一次(同时)传送表示多个行的量的像素电压值的视频信号。因此，对配置成矩阵状的上述像素形成部内的像素电容的视频信号的写入(充电)逐行地依次进行。因此，栅极驱动器由包括多个级的移位寄存器构成，使得多条栅极总线依次被选择规定期间。通过从移位寄存器的各级依次输出有效的扫描信号，如上所述，向像素电容的视频信号的写入逐行地依次进行。此外，在本说明书中，将构成移位寄存器的各级的电路称为“级构成电路”。

图24是以往的最简单的构成的级构成电路的电路图。该级构成电路包括4个薄膜晶体管T81～T84和1个电容器CAP。另外，该级构成电路除了具有低电平的直流电源电位VSS用的输入端子以外，还具有1个输出端子80和4个输入端子81～84。薄膜晶体管T81的栅极端子、薄膜晶体管T83的源极端子和薄膜晶体管T84的漏极端子相互连接。将它们相互连接的区域称为“输出控制节点”。对输出控制节点标注符号NA。此外，一般地，漏极和源极中电位较高的一方被称为漏极，但是在本说明书中，将一方定义为漏极，将另一方定义为源极，因此，也存在源极电位比漏极电位高的情况。另外，为了方便起见，将低电平的直流电源电位VSS的电位的大小称为“VSS电位”。

从输出端子80输出用于对与该级构成电路连接的栅极总线提供的扫描信号GOUT。对输入端子81提供第一时钟CKA。对输入端子82 提供第二时钟CKB。此外，第一时钟CKA和第二时钟CKB相位相差 180度。对输入端子83提供从前一级的级构成电路输出的扫描信号作为置位信号S。对输入端子84提供从后一级的级构成电路输出的扫描信号作为复位信号R。此外，在以下，也有将“前一级的级构成电路”简单记作“前一级”，将“后一级的级构成电路”简单记作“后一级”的情况。

薄膜晶体管T81的栅极端子与输出控制节点NA连接，漏极端子与输入端子81连接，源极端子与输出端子80连接。薄膜晶体管T82 的栅极端子与输入端子82连接，漏极端子与输出端子80连接，源极端子与直流电源电位VSS用的输入端子连接。薄膜晶体管T83的栅极端子和漏极端子与输入端子83连接(即成为二极管连接)，源极端子与输出控制节点NA连接。薄膜晶体管T84的栅极端子与输入端子84 连接，漏极端子与输出控制节点NA连接，源极端子与直流电源电位 VSS用的输入端子连接。电容器CAP的一端与输出控制节点NA连接，另一端与输出端子80连接。

接着，参照图25对图24所示的构成的级构成电路的动作进行说明。此外，在以下说明中，对于各级构成电路，将进行用于向与对应的栅极总线连接的像素形成部内的像素电容的写入(充电)的动作的期间称为“写入动作期间”。另外，将写入动作期间以外的期间称为“通常动作期间”。在图25中，时刻t80～时刻t82的期间为写入动作期间，时刻t80以前的期间和时刻t82以后的期间为通常动作期间。

首先，对写入动作期间的动作进行说明。当到达时刻t80时，对输入端子83提供置位信号S的脉冲。薄膜晶体管T83如图24所示成为二极管连接，因此，通过该置位信号S的脉冲，薄膜晶体管T83成为导通状态，电容器CAP被充电。由此，输出控制节点NA的电位上升，薄膜晶体管T81成为导通状态。在此，在时刻t80～时刻t81的期间中，第一时钟CKA成为低电平。因此，在该期间中，扫描信号GOUT被维持在低电平。另外，在时刻t80～时刻t81的期间中，复位信号R成为低电平，因此，薄膜晶体管T84被维持为截止状态。因此，在该期间中输出控制节点NA的电位不降低。

当到达时刻t81时，第一时钟CKA从低电平变化为高电平。此时，薄膜晶体管T81成为导通状态，因此，在输入端子81的电位上升的同时输出端子80的电位上升。在此，如图24所示，在输出控制节点NA- 输出端子80间设置有电容器CAP，因此，在输出端子80的电位上升的同时输出控制节点NA的电位也上升(输出控制节点NA被自举 (bootstrap))。其结果，薄膜晶体管T81的栅极端子被施加大的电压，扫描信号GOUT的电位上升至第一时钟CKA的高电平的电位。由此，与该级构成电路的输出端子80连接的栅极总线成为选择状态。此外，在时刻t81～时刻t82的期间中，第二时钟CKB成为低电平。因此，薄膜晶体管T82被维持为截止状态，因此，在该期间中扫描信号GOUT 的电位不降低。

当到达时刻t82时，第一时钟CKA从高电平变化为低电平。由此，在输入端子81的电位降低的同时输出端子80的电位降低，通过电容器CAP，输出控制节点NA的电位也降低。另外，在时刻t82，复位信号R的脉冲被提供给输入端子84。由此，薄膜晶体管T84成为导通状态。其结果，输出控制节点NA的电位从高电平变化为低电平。另外，在时刻t82，第二时钟CKB从低电平变化为高电平。由此，薄膜晶体管T82成为导通状态。其结果，扫描信号GOUT的电位成为低电平。

如以上所述，在写入动作期间中的后半期间中，对与该级构成电路对应的栅极总线提供有效的扫描信号GOUT。从任意级的级构成电路输出的扫描信号GOUT被作为置位信号S提供给后一级。由此，设置在液晶显示装置中的多条栅极总线依次地成为选择状态，逐行地进行对像素电容的写入。

但是，根据上述构成，在通常动作期间中，由于由时钟信号(第一时钟CKA)导致的噪声，应该被固定为低电平的扫描信号GOUT的电位有可能产生变动。对此，在以下进行说明。在构成移位寄存器的级构成电路内的薄膜晶体管的各电极间形成寄生电容。因此，在图24 所示的构成中，在薄膜晶体管T81的栅极-漏极间或者栅极-源极间也形成寄生电容。因此，当第一时钟CKA从低电平变化为高电平时，通过寄生电容，薄膜晶体管T81的栅极电位上升。即，尽管输出控制节点NA的电位应该被固定在低电平，但是输出控制节点NA的电位稍许上升(输出控制节点NA的电位浮置)。由此，在薄膜晶体管T81中流动漏电流，扫描信号GOUT的电位产生变动。根据图25可知，在液晶显示装置的动作期间，第一时钟CKA以规定的周期从低电平变化为高电平。因此，在通常动作期间中，扫描信号GOUT的电位以规定的周期产生变动。其结果，引起异常动作和消耗电力的增大。

因此，通常，在级构成电路中设置有用于在通常动作期间将输出控制节点NA的电位维持在低电平的电路(以下称为“输出控制节点稳定部”)。图26是示意性地表示具有输出控制节点稳定部的级构成电路的构成的图。如图26所示，在级构成电路中，除了设置有缓冲器910、扫描信号稳定部920、输出控制节点置位部930、输出控制节点复位部 940以外，还设置有输出控制节点稳定部950。此外，图24中的薄膜晶体管T81、薄膜晶体管T82、薄膜晶体管T83和薄膜晶体管T84分别相当于图26中的缓冲器910、扫描信号稳定部920、输出控制节点置位部930和输出控制节点复位部940。

关于具有输出控制节点稳定部的以往的级构成电路的具体的构成，例如已在国际公开2010/067641号小册子中公开。图27是表示国际公开2010/067641号小册子中公开的级构成电路的构成的电路图。图27所示的级构成电路包括10个薄膜晶体管T91～T100和1个电容器CAP。另外，该级构成电路具有1个输出端子90和6个输入端子 91～96。薄膜晶体管T91的栅极端子、薄膜晶体管T92的漏极端子、薄膜晶体管T95的源极端子、薄膜晶体管T96的栅极端子和薄膜晶体管T97的漏极端子，通过作为输出控制节点的第一控制节点NA相互连接。薄膜晶体管T92的栅极端子、薄膜晶体管T93的源极端子、薄膜晶体管T94的漏极端子、薄膜晶体管T96的漏极端子和薄膜晶体管 T100的栅极端子相互连接。将它们相互连接的区域称为“第二控制节点”。对第二控制节点标注符号NB。

薄膜晶体管T91的栅极端子与第一控制节点NA连接，漏极端子与输入端子91连接，源极端子与输出端子90连接。薄膜晶体管T92 的栅极端子与第二控制节点NB连接，漏极端子与第一控制节点NA连接，源极端子与直流电源电位VSS用的输入端子连接。薄膜晶体管T93 的栅极端子和漏极端子与输入端子93连接(即成为二极管连接)，源极端子与第二控制节点NB连接。薄膜晶体管T94的栅极端子与输入端子94连接，漏极端子与第二控制节点NB连接，源极端子与直流电源电位VSS用的输入端子连接。薄膜晶体管T95的栅极端子和漏极端子与输入端子95连接(即成为二极管连接)，源极端子与第一控制节点NA连接。薄膜晶体管T96的栅极端子与第一控制节点NA连接，漏极端子与第二控制节点NB连接，源极端子与直流电源电位VSS用的输入端子连接。薄膜晶体管T97的栅极端子与输入端子96连接，漏极端子与第一控制节点NA连接，源极端子与直流电源电位VSS用的输入端子连接。薄膜晶体管T98的栅极端子与输入端子96连接，漏极端子与输出端子90连接，源极端子与直流电源电位VSS用的输入端子连接。薄膜晶体管T99的栅极端子与输入端子92连接，漏极端子与输出端子90连接，源极端子与直流电源电位VSS用的输入端子连接。薄膜晶体管T100的栅极端子与第二控制节点NB连接，漏极端子与输出端子90连接，源极端子与直流电源电位VSS用的输入端子连接。电容器CAP的一端与输出控制节点NA连接，另一端与输出端子90连接。在以上那样的构成中，由薄膜晶体管T92、T93、T94和T96实现上述的输出控制节点稳定部950。

图28是用于对图27所示的构成的级构成电路的动作进行说明的信号波形图。根据图28可知，该级构成电路基于相位各相差90度的4 相的时钟信号(第一时钟CKA、第二时钟CKB、第三时钟CKC、第四时钟CKD)进行动作。在图28中着眼于通常动作期间。在通常动作期间中，第一控制节点(输出控制节点)NA的电位被维持在低电平，因此，薄膜晶体管T96被维持为截止状态。另外，在第三时钟CKC成为高电平并且第四时钟CKD成为低电平的期间中，薄膜晶体管T93成为导通状态并且薄膜晶体管T94成为截止状态。另外，在第三时钟CKC 成为低电平并且第四时钟CKD成为高电平的期间中，薄膜晶体管T93 成为截止状态并且薄膜晶体管T94成为导通状态。根据以上内容，如图28所示，在通常动作期间中，第二控制节点NB的电位每隔规定期间成为高电平。由此，在通常动作期间中，薄膜晶体管T92每隔规定期间成为导通状态，第一控制节点NA的电位被拉向VSS电位。如以上所述，能够防止在通常动作期间中输出控制节点NA的电位浮置，实现了不引起异常动作的单片栅极驱动器。此外，薄膜晶体管T96是为了防止在写入动作期间中第二控制节点NB的电位成为高电平而设置的。

现有技术文献

专利文献

专利文献1：国际公开2010/067641号小册子

发明内容

发明要解决的技术问题

关于如上所述的液晶显示装置等显示装置，近年来，对小型化的 要求提高。因此，为了实现显示装置的小型化，谋求窄边框化。但是， 根据图27可知，根据以往的构成，在构成移位寄存器的各级构成电路 中包括多个薄膜晶体管。因此，栅极驱动器在TFT基板上的占有面积 变大，窄边框化困难。另外，与输出控制节点NA连接的薄膜晶体管 的负荷变大，因此，相对于长期动作的可靠性降低。另外，在图28中， 在第三时钟CKC成为高电平并且第一控制节点NA的电位成为高电平的期间，薄膜晶体管T93和薄膜晶体管T96两者成为导通状态，因此，在薄膜晶体管T93和薄膜晶体管T96中流动贯通电流。其结果，消耗电力增大。如以上所述，根据以往的构成，难以实现窄边框化和低耗电化和确保相对于长期动作的可靠性。

因此，本发明的目的在于实现一种能够在确保相对于长期动作的可靠性的同时实现显示装置的窄边框化和低耗电化的扫描信号线驱动用的移位寄存器。

用于解决技术问题的手段

本发明的第一方面是一种移位寄存器，其包括基于周期性地重复第一电平和第二电平的多个时钟信号进行动作的多个级，用于驱动显示装置的扫描信号线，上述移位寄存器的特征在于：

构成上述多个级中的各级的级构成电路包括：

输出节点，该输出节点用于对上述扫描信号线输出扫描信号；

第一输出节点稳定用开关元件，该第一输出节点稳定用开关元件具有控制端子、第一导通端子和第二导通端子，该第一输出节点稳定用开关元件的控制端子被提供上述多个时钟信号中的在从上述输出节点输出的扫描信号应该从导通电平变化为截止电平的时刻从截止电平变化为导通电平的时钟信号，该第一输出节点稳定用开关元件的第一导通端子与上述输出节点连接，该第一输出节点稳定用开关元件的第二导通端子被提供截止电平的电源电位；

输出控制用开关元件，该输出控制用开关元件具有控制端子、第一导通端子和第二导通端子，该输出控制用开关元件的第一导通端子被提供上述多个时钟信号中的在从上述输出节点输出的扫描信号应该从截止电平变化为导通电平的时刻从截止电平变化为导通电平的时钟信号，该输出控制用开关元件的第二导通端子与上述输出节点连接；

输出控制节点，该输出控制节点与上述输出控制用开关元件的控制端子连接；

输出控制节点接通部，该输出控制节点接通部用于接收从之前的一级以上的级的输出节点输出的扫描信号中的在上述输出控制节点应该从截止电平变化为导通电平的时刻从截止电平变化为导通电平的扫描信号作为置位信号，基于上述置位信号使上述输出控制节点的电平向导通电平变化；

输出控制节点断开部，该输出控制节点断开部用于接收从之后的一级以上的级的输出节点输出的扫描信号中的在上述输出控制节点应该从导通电平变化为截止电平的时刻从截止电平变化为导通电平的扫描信号作为复位信号，基于上述复位信号使上述输出控制节点的电平向截止电平变化；和

输出控制节点稳定部，该输出控制节点稳定部用于在上述输出控制节点的电平应该被维持为截止电平的期间防止上述输出控制节点的电平的变动，

上述输出控制节点稳定部包括：

第一输出控制节点稳定用开关元件，该第一输出控制节点稳定用开关元件具有控制端子、第一导通端子和第二导通端子，该第一输出控制节点稳定用开关元件的控制端子被提供上述多个时钟信号中的在从前一级的输出节点输出的扫描信号应该从截止电平变化为导通电平的时刻从截止电平变化为导通电平的时钟信号，该第一输出控制节点稳定用开关元件的第一导通端子与上述输出控制节点连接，该第一输出控制节点稳定用开关元件的第二导通端子被提供从前一级的输出节点输出的扫描信号；和

第二输出控制节点稳定用开关元件，该第二输出控制节点稳定用开关元件具有控制端子、第一导通端子和第二导通端子，该第二输出控制节点稳定用开关元件的控制端子被提供上述多个时钟信号中的在从后一级的输出节点输出的扫描信号应该从截止电平变化为导通电平的时刻从截止电平变化为导通电平的时钟信号，该第二输出控制节点稳定用开关元件的第一导通端子直接与上述输出控制节点连接或者经由其它的开关元件与上述输出控制节点连接，该第二输出控制节点稳定用开关元件的第二导通端子被提供从后一级的输出节点输出的扫描信号。

本发明的第二方面的特征在于，在本发明的第一方面中，

上述输出控制节点稳定部仅由上述第一输出控制节点稳定用开关元件和上述第二输出控制节点稳定用开关元件构成，

上述第二输出控制节点稳定用开关元件的第一导通端子直接与上述输出控制节点连接。

本发明的第三方面的特征在于，在本发明的第一方面中，

上述输出控制节点稳定部还包括第三输出控制节点稳定用开关元件，该第三输出控制节点稳定用开关元件具有控制端子、第一导通端子和第二导通端子，对上述输出控制用开关元件的第一导通端子提供的时钟信号被提供给该第三输出控制节点稳定用开关元件的控制端子，该第三输出控制节点稳定用开关元件的第一导通端子与上述输出控制节点连接，该第三输出控制节点稳定用开关元件的第二导通端子与上述第二输出控制节点稳定用开关元件的第一导通端子连接。

本发明的第四方面的特征在于，在本发明的第三方面中，

上述输出控制节点接通部接收从之前第二级的级的输出节点输出的扫描信号作为上述置位信号。

本发明的第五方面的特征在于，在本发明的第一方面中，

上述输出控制节点稳定部还包括第四输出控制节点稳定用开关元件，该第四输出控制节点稳定用开关元件具有控制端子、第一导通端子和第二导通端子，该第四输出控制节点稳定用开关元件的控制端子被提供在垂直扫描期间刚开始后从截止电平变化为导通电平的初始化信号，该第四输出控制节点稳定用开关元件的第一导通端子与上述输出控制节点连接，该第四输出控制节点稳定用开关元件的第二导通端子被提供截止电平的电源电位。

本发明的第六方面的特征在于，在本发明的第一方面中，

上述输出控制节点稳定部还包括第五输出控制节点稳定用开关元件，该第五输出控制节点稳定用开关元件具有控制端子、第一导通端子和第二导通端子，该第五输出控制节点稳定用开关元件的控制端子被提供在垂直扫描期间结束时从截止电平变化为导通电平的清除信号，该第五输出控制节点稳定用开关元件的第一导通端子与上述输出控制节点连接，该第五输出控制节点稳定用开关元件的第二导通端子被提供截止电平的电源电位。

本发明的第七方面的特征在于，在本发明的第一方面中，

上述级构成电路还包括第二输出节点稳定用开关元件，该第二输出节点稳定用开关元件具有控制端子、第一导通端子和第二导通端子，该第二输出节点稳定用开关元件的控制端子被提供在垂直扫描期间结束时从截止电平变化为导通电平的清除信号，该第二输出节点稳定用开关元件的第一导通端子与上述输出节点连接，该第二输出节点稳定用开关元件的第二导通端子被提供截止电平的电源电位。

本发明的第八方面的特征在于，在本发明的第一方面中，

上述级构成电路还包括第二输出节点稳定用开关元件，该第二输出节点稳定用开关元件具有控制端子、第一导通端子和第二导通端子，该第二输出节点稳定用开关元件的控制端子被提供在垂直扫描期间结束时从截止电平变化为导通电平的清除信号，该第二输出节点稳定用开关元件的第一导通端子与上述输出节点连接，该第二输出节点稳定用开关元件的第二导通端子被提供截止电平的电源电位，

上述输出控制节点稳定部还包括：

第三输出控制节点稳定用开关元件，该第三输出控制节点稳定用开关元件具有控制端子、第一导通端子和第二导通端子，对上述输出控制用开关元件的第一导通端子提供的时钟信号被提供给该第三输出控制节点稳定用开关元件的控制端子，该第三输出控制节点稳定用开关元件的第一导通端子与上述输出控制节点连接，该第三输出控制节点稳定用开关元件的第二导通端子与上述第二输出控制节点稳定用开关元件的第一导通端子连接；

第四输出控制节点稳定用开关元件，该第四输出控制节点稳定用开关元件具有控制端子、第一导通端子和第二导通端子，该第四输出控制节点稳定用开关元件的控制端子被提供在垂直扫描期间刚开始后从截止电平变化为导通电平的初始化信号，该第四输出控制节点稳定用开关元件的第一导通端子与上述输出控制节点连接，该第四输出控制节点稳定用开关元件的第二导通端子被提供截止电平的电源电位；和

第五输出控制节点稳定用开关元件，该第五输出控制节点稳定用开关元件具有控制端子、第一导通端子和第二导通端子，该第五输出控制节点稳定用开关元件的控制端子被提供在垂直扫描期间结束时从截止电平变化为导通电平的清除信号，该第五输出控制节点稳定用开关元件的第一导通端子与上述输出控制节点连接，该第五输出控制节点稳定用开关元件的第二导通端子被提供截止电平的电源电位。

本发明的第九方面的特征在于，在本发明的第一方面中，

上述级构成电路中包含的开关元件为包括氧化物半导体的薄膜晶体管。

本发明的第十方面的特征在于，在本发明的第九方面中，

上述氧化物半导体为氧化铟镓锌。

本发明的第十一方面是一种显示装置，其特征在于，包括：

配置有多个扫描信号线的显示部；和

本发明的第一～第十方面中的任一方面所述的移位寄存器，该移位寄存器包括以与上述多个扫描信号线1对1地对应的方式设置的多个级。

发明效果

根据本发明的第一方面，在构成移位寄存器的级构成电路中设置有由2个开关元件(第一输出控制节点稳定用开关元件和第二输出控制节点稳定用开关元件，其中，上述第一输出控制节点稳定用开关元件的控制端子被提供在从前一级输出的扫描信号应该从截止电平变化为导通电平的时刻从截止电平变化为导通电平的时钟信号，第一导通端子与输出控制节点连接，第二导通端子被提供从前一级输出的扫描信号，上述第二输出控制节点稳定用开关元件的控制端子被提供在从后一级输出的扫描信号应该从截止电平变化为导通电平的时刻从截止电平变化为导通电平的时钟信号，第一导通端子直接与输出控制节点连接或者经由其它的开关元件与输出控制节点连接，第二导通端子被提供从后一级输出的扫描信号)构成的输出控制节点稳定部。在这样的构成中，在通常动作期间(在与各级构成电路对应的行进行用于对像素电容的写入(充电)的动作的写入动作期间以外的期间)，在第一输出控制节点稳定用开关元件的第二导通端子的电位和第二输出控制节点稳定用开关元件的第二导通端子的电位成为截止电平的状态下，第一输出控制节点稳定用开关元件和第二输出控制节点稳定用开关元件交替地成为导通状态。由此，在通常动作期间中，即使输出控制节点中混入由时钟信号的时钟动作引起的噪声，该输出控制节点的电位也被拉向充分的截止电平。如以上所述，用于在通常动作期间将输出控制节点的电位维持为截止电平的输出控制节点稳定部，使用比以往少的数量的开关元件实现。因此，在使用该移位寄存器的显示装置中，能够使面板基板上的扫描信号线驱动电路的占有面积减小，能够实现比以往窄边框化。另外，构成输出控制节点稳定部的开关元件的数量变少，因此，与输出控制节点连接的开关元件的负荷变小，与以往相比，对长期动作的可靠性提高。另外，与以往的构成不同，不在开关元件中流动贯通电流。因此，与以往相比，消耗电力降低。根据以上内容，通过在显示装置内的扫描信号线驱动电路中使用该移位寄存器，能够在确保对长期动作的可靠性的同时实现显示装置的窄边框化和低耗电化。

根据本发明的第二方面，输出控制节点稳定部仅使用2个开关元件实现。因此，通过在显示装置内的扫描信号线驱动电路中使用该移位寄存器，能够使面板基板上的扫描信号线驱动电路的占有面积显著地减小，与以往相比能够实现显著的窄边框化。另外，与输出控制节点连接的开关元件的负荷显著地减小，与以往相比，对长期动作的可靠性提高。

根据本发明的第三方面，第二输出控制节点稳定用开关元件的第二导通端子和输出控制节点，在第二输出控制节点稳定用开关元件和第三输出控制节点稳定用开关元件两者成为导通状态时被电连接。即使对第二输出控制节点稳定用开关元件的控制端子提供的时钟信号成为导通电平，只要对第三输出控制节点稳定用开关元件的控制端子提供的时钟信号成为截止电平，第三输出控制节点稳定用开关元件就成为截止状态，因此，第二输出控制节点稳定用开关元件的第二导通端子和输出控制节点被维持为电切断的状态。因为级构成电路成为这样的构成，所以能够使用于对输出控制节点进行预充电的期间变长。由此，对长期动作的可靠性提高。

根据本发明的第四方面，输出控制节点基于从之前第二级的级的输出节点输出的扫描信号从截止电平变化为导通电平，因此，能够可靠地实现本发明的第三方面的效果。

根据本发明的第五方面，在各级构成电路中，即使由于在垂直扫描期间刚开始后对输出控制用开关元件的第一导通端子提供的时钟信号上升而导致噪声混入到输出控制节点，通过第四输出控制节点稳定用开关元件成为导通状态，输出控制节点的电位也被拉向截止电平的电源电位。由此，由对输出控制用开关元件的第一导通端子提供的时钟信号的在垂直扫描期间刚开始后的时钟动作导致的异常动作的发生被抑制。

根据本发明的第六方面，在各级构成电路中，在垂直扫描期间结束时，第五输出控制节点稳定用开关元件成为导通状态，由此，输出控制节点的电位被拉向截止电平的电源电位。由此，按每一帧将各级构成电路内的输出控制节点的状态清除，可靠性提高。

根据本发明的第七方面，在各级构成电路中，在垂直扫描期间结束时，第二输出节点稳定用开关元件成为导通状态，由此，输出节点的电位被拉向截止电平的电源电位。由此，按每一帧将各级构成电路内的输出控制节点的状态清除，可靠性提高。

根据本发明的第八方面，由垂直扫描期间刚开始后的时钟动作导致的异常动作的发生被抑制，对长期动作的可靠性提高。

根据本发明的第九方面，使用包含氧化物半导体的薄膜晶体管。氧化物半导体的迁移率高，因此，能够进一步实现显示装置的窄边框化。

根据本发明的第十方面，作为氧化物半导体使用氧化铟镓锌，因此，能够可靠地实现本发明的第九方面的效果。

根据本发明的第十一方面，能够实现一种显示装置，其具备能够得到与本发明的第一至第十方面中的任一方面同样的效果的移位寄存器。

附图说明

图1是表示本发明的第一实施方式的液晶显示装置中的级构成电路的构成(移位寄存器的一个级的构成)的电路图。

图2是表示上述第一实施方式的有源矩阵型的液晶显示装置的整体构成的框图。

图3是用于对上述第一实施方式中的栅极驱动器的构成进行说明的框图。

图4是表示上述第一实施方式中的栅极驱动器内的移位寄存器的构成的框图。

图5是对上述第一实施方式中的移位寄存器的各级(各级构成电路)提供的栅极时钟信号的信号波形图。

图6是用于对上述第一实施方式中的移位寄存器的第n级的级构成电路的输入输出信号进行说明的图。

图7是对上述第一实施方式中的栅极总线提供的扫描信号的信号波形图。

图8是用于对上述第一实施方式中的扫描信号成为高电平的期间进行说明的图。

图9是用于对上述第一实施方式中的扫描信号的上升沿进行说明的图。

图10是上述第一实施方式中的液晶显示装置的动作期间中的整体的信号波形图。

图11是用于对上述第一实施方式中的写入动作期间的动作进行说明的信号波形图。

图12是用于对上述第一实施方式中的通常动作期间的动作进行说明的信号波形图。

图13是表示本发明的第二实施方式中的栅极驱动器内的移位寄存器的构成的框图。

图14是用于对上述第二实施方式中的移位寄存器的第n级的级构成电路的输入输出信号进行说明的图。

图15是表示上述第二实施方式中的级构成电路的构成(移位寄存器的一个级的构成)的电路图。

图16是上述第二实施方式中的液晶显示装置的动作期间中的整体的信号波形图。

图17是用于对上述第二实施方式中的写入动作期间的动作进行说明的信号波形图。

图18是用于对上述第二实施方式中的通常动作期间的动作进行说明的信号波形图。

图19是用于对本发明的第三实施方式中的移位寄存器的第n级的级构成电路的输入输出信号进行说明的图。

图20是表示上述第三实施方式中的级构成电路的构成(移位寄存 器的一个级的构成)的电路图。

图21是用于对上述第三实施方式中的垂直扫描期间刚开始后的动 作进行说明的信号波形图。

图22是用于对上述第三实施方式中的垂直扫描期间结束时的动作 进行说明的信号波形图。

图23是表示上述第三实施方式的变形例中的级构成电路的构成 (移位寄存器的一个级的构成)的电路图。

图24是以往的最简单的构成的级构成电路的电路图。

图25是用于对图24所示的构成的级构成电路的动作进行说明的 信号波形图。

图26是示意性地表示具有输出控制节点稳定部的级构成电路的构 成的图。

图27是表示在国际公开2010/067641号小册子中公开的级构成电 路的构成的电路图。

图28是用于对图27所示的构成的级构成电路的动作进行说明的 信号波形图。

具体实施方式

以下，参照附图对本发明的实施方式进行说明。此外，在以下的 说明中，薄膜晶体管的栅极端子(栅极电极)相当于控制电极，漏极 端子(漏极电极)相当于第一导通端子，源极端子(源极电极)相当 于第二导通端子。另外，假设设置在移位寄存器内的薄膜晶体管全部 为n沟道型薄膜晶体管来进行说明。

＜1.第一实施方式＞

＜1.1整体构成和动作＞

图2是表示本发明的第一实施方式的有源矩阵型的液晶显示装置 的整体构成的框图。如图2所示，该液晶显示装置包括：电源100； DC/DC转换器110；显示控制电路200；源极驱动器(视频信号线驱 动电路)300；栅极驱动器(扫描信号线驱动电路)400；共用电极驱动电路500；和显示部600。此外，在本实施方式中，栅极驱动器400 和显示部600形成在同一基板(作为构成液晶面板的2个基板中的一个基板的TFT基板)上。

在显示部600形成有：多条(j条)源极总线(视频信号线)SL1～ SLj；多条(i条)栅极总线(扫描信号线)GL1～GLi；和与这些多条源极总线SL1～SLj和多条栅极总线GL1～GLi的交叉点分别对应地设置的多个(i×j个)像素形成部。上述多个像素形成部配置成矩阵状而构成像素阵列。各像素形成部包括：作为开关元件的薄膜晶体管(TFT) 60，该薄膜晶体管60的栅极端子与通过对应的交叉点的栅极总线连接，并且该薄膜晶体管60的源极端子与通过该交叉点的源极总线连接；与该薄膜晶体管60的漏极端子连接的像素电极；在上述多个像素形成部共用地设置的作为对置电极的共用电极Ec；和在上述多个像素形成部共用地设置的被夹在像素电极与共用电极Ec之间的液晶层。利用由像素电极和共用电极Ec形成的液晶电容，构成像素电容Cp。此外，通常，为了在像素电容Cp可靠地保持电荷，与液晶电容并联地设置辅助电容，但是，辅助电容与本发明没有直接关系，因此，省略其说明和图示。

作为薄膜晶体管60，例如能够采用氧化物TFT(将氧化物半导体用于沟道层的薄膜晶体管)。作为氧化物TFT，例如能够列举包含 InGaZnO(氧化铟镓锌)的薄膜晶体管。但是，本发明并不限定于此。例如，也能够采用将非晶硅用于沟道层的薄膜晶体管。

电源100对DC/DC转换器110、显示控制电路200和共用电极驱动电路500供给规定的电源电压。DC/DC转换器110从电源电压生成用于使源极驱动器300和栅极驱动器400动作的规定的直流电压，并将其供给到源极驱动器300和栅极驱动器400。共用电极驱动电路500对共用电极Ec提供规定的电位Vcom。

显示控制电路200接收从外部发送的图像信号DAT和水平同步信号、垂直同步信号等定时信号组(timing signal group)TG，输出：数字视频信号DV；和用于对显示部600的图像显示进行控制的源极启动脉冲信号SSP、源极时钟信号SCK、锁存选通信号LS、栅极启动脉冲信号GSP和栅极时钟信号GCK。此外，在本实施方式中，栅极时钟信号GCK由4相的时钟信号(第一栅极时钟信号GCK1～第四栅极时钟信号GCK4)构成。

源极驱动器300接收从显示控制电路200输出的数字视频信号 DV、源极启动脉冲信号SSP、源极时钟信号SCK和锁存选通信号LS，对各源极总线SL1～SLj施加驱动用视频信号S(1)～S(j)。

栅极驱动器400基于从显示控制电路200输出的栅极启动脉冲信号GSP和栅极时钟信号GCK，以1垂直扫描期间为周期反复地对各栅极总线GL1～GLi施加有效的扫描信号GOUT(1)～GOUT(i)。此外，在以下的说明中，在不需要将i个扫描信号GOUT(1)～GOUT (i)相互区别的情况下，简单地用符号GOUT表示扫描信号。该栅极驱动器400的详细情况将在后面说明。

如以上所述，对各源极总线SL1～SLj施加驱动用视频信号S(1)～ (j)，对各栅极总线GL1～GLi施加扫描信号GOUT(1)～GOUT(i)，由此，在显示部600显示基于从外部发送的图像信号DAT的图像。

＜1.2栅极驱动器的构成和动作＞

接着，参照图3～图9对本实施方式中的栅极驱动器400的构成和动作的概要进行说明。如图3所示，栅极驱动器400由包括多个级的移位寄存器410构成。在显示部600形成有i行×j列的像素矩阵，移位寄存器410的各级以与该像素矩阵的各行1对1地对应的方式设置。即，移位寄存器410包括i个级构成电路SR(1)～SR(i)。该i个级构成电路SR(1)～SR(i)相互串联连接。

图4是表示栅极驱动器400内的移位寄存器410的构成的框图。如上所述，该移位寄存器410由i个级构成电路SR(1)～SR(i)构成。此外，图4中表示出了从第(n-2)级到第(n+2)级的级构成电路SR(n-2)～SR(n+2)。在以下的说明中，在不需要将i个级构成电路SR(1)～SR(i)相互区别的情况下，简单地用符号SR表示级构成电路。

在级构成电路SR中设置有：用于接收时钟信号CKA(以下称为“第一时钟”)的输入端子；用于接收时钟信号CKB(以下称为“第二时钟”)的输入端子；用于接收时钟信号CKC(以下称为“第三时钟”) 的输入端子；用于接收时钟信号CKD(以下称为“第四时钟”)的输入端子；用于接收低电平的直流电源电位VSS的输入端子；用于接收置位信号S的输入端子；用于接收复位信号R的输入端子；用于接收第一控制信号SA1的输入端子；用于接收第二控制信号SA2的输入端子；和用于输出扫描信号GOUT的输出端子。

对移位寄存器410的各级(各级构成电路)，提供如图5所示的波形的第一～第四栅极时钟信号GCK1～GCK4。第一～第四栅极时钟信号GCK1～GCK4，如图5所示，相位各相差90度。对第(n-2)级的级构成电路SR(n-2)，提供第二栅极时钟信号GCK2作为第一时钟 CKA，提供第一栅极时钟信号GCK1作为第二时钟CKB，提供第四栅极时钟信号GCK4作为第三时钟CKC，提供第三栅极时钟信号GCK3 作为第四时钟CKD。对第(n-1)级的级构成电路SR(n-1)，提供第四栅极时钟信号GCK4作为第一时钟CKA，提供第三栅极时钟信号 GCK3作为第二时钟CKB，提供第一栅极时钟信号GCK1作为第三时钟CKC，提供第二栅极时钟信号GCK2作为第四时钟CKD。对第n 级的级构成电路SR(n)，提供第一栅极时钟信号GCK1作为第一时钟 CKA，提供第二栅极时钟信号GCK2作为第二时钟CKB，提供第三栅极时钟信号GCK3作为第三时钟CKC，提供第四栅极时钟信号GCK4 作为第四时钟CKD。对第(n+1)级的级构成电路SR(n+1)，提供第三栅极时钟信号GCK3作为第一时钟CKA，提供第四栅极时钟信号 GCK4作为第二时钟CKB，提供第二栅极时钟信号GCK2作为第三时钟CKC，提供第一栅极时钟信号GCK1作为第四时钟CKD。在移位寄存器410的全部的级，按每4级重复与从第(n-2)级到第(n+1)级的构成同样的构成。此外，对全部的级构成电路SR(1)～SR(i)共用地提供低电平的直流电源电位VSS。

另外，如图6所示，对任意的级(在此为第n级)，提供从前一级 SR(n-1)输出的扫描信号GOUT(n-1)作为第一控制信号SA1和置位信号S，提供从后一级SR(n+1)输出的扫描信号GOUT(n+1)作为第二控制信号SA2，提供从之后第三级的级SR(n+3)输出的扫描信号GOUT(n+3)作为复位信号R。但是，对第1级，提供栅极启动脉冲信号GSP作为第一控制信号SA1和置位信号S。

另外，如图6所示，从任意的级(在此为第n级)输出的扫描信号GOUT(n)，除了被提供给对应的栅极总线以外，还被提供给之前第三级的级SR(n-3)作为复位信号R，被提供给前一级SR(n-1)作为第二控制信号SA2，被提供给后一级SR(n+1)作为第一控制信号 SA1和置位信号S。

在以上那样的构成中，当对移位寄存器410的第1级的级构成电路SR(1)提供作为第一控制信号SA1和置位信号S的栅极启动脉冲信号GSP的脉冲时，基于栅极时钟信号GCK(第一～第四栅极时钟信号GCK1～GCK4)的时钟动作，从各级构成电路SR输出的扫描信号GOUT中包含的移位脉冲被依次从第1级的级构成电路SR(1)传送至第i级的级构成电路SR(i)。根据该移位脉冲的传送，从各级构成电路SR输出的扫描信号GOUT依次成为高电平。由此，如图7所示的波形的扫描信号GOUT被提供给显示部600内的栅极总线。

可是，当着眼于从任意的级(在此设为第n级)输出的扫描信号 GOUT(n)时，如图8所示，在扫描信号GOUT(n)成为高电平的期间的前半期间Ta中，从前一级输出的扫描信号GOUT(n-1)也成为高电平，在扫描信号GOUT(n)成为高电平的期间的后半期间Tb中，从后一级输出的扫描信号GOUT(n+1)也成为高电平。关于此，在被提供扫描信号GOUT(n)的行中，在前半期间Ta中进行对像素电容的预充电，在后半期间Tb中进行对像素电容的正式充电。由此，确保了充分的充电时间，抑制了由对像素电容的充电不足导致的显示品质的降低。另外，如图9所示即使假设扫描信号GOUT的上升沿缓慢(即使在扫描信号GOUT的上升沿时产生了波形钝化)，也能够充分地确保充电期间。

＜1.3级构成电路的构成＞

图1是表示本实施方式中的级构成电路SR的构成(移位寄存器 410的一个级的构成)的电路图。如图1所示，该级构成电路SR包括 6个薄膜晶体管M1～M6和1个电容器CAP。另外，该级构成电路SR 除了具有低电平的直流电源电位VSS用的输入端子以外，还具有1个输出端子(输出节点)40和8个输入端子41～48。在此，对接收第一时钟CKA的输入端子标注符号41，对接收第二时钟CKB的输入端子标注符号42，对接收第三时钟CKC的输入端子标注符号43，对接收第四时钟CKD的输入端子标注符号44。另外，对接收置位信号S的端子标注符号45，对接收复位信号R的输入端子标注符号46，对接收第一控制信号SA1的输入端子标注符号47，对接收第二控制信号SA2 的输入端子标注符号48。输出端子40是用于输出扫描信号GOUT的端子。此外，级构成电路SR的薄膜晶体管M1～M6由与上述的像素形成部内的薄膜晶体管60(参照图2)相同种类的薄膜晶体管(例如包含InGaZnO的薄膜晶体管)实现。

接着，对该级构成电路SR内的构成要素间的连接关系进行说明。薄膜晶体管M1的栅极端子、薄膜晶体管M3的源极端子、薄膜晶体管 M4的漏极端子、薄膜晶体管M5的漏极端子、薄膜晶体管M6的漏极端子和电容器CAP的一端通过输出控制节点NA相互连接。

薄膜晶体管M1的栅极端子与输出控制节点NA连接，漏极端子与输入端子41连接，源极端子与输出端子40连接。薄膜晶体管M2的栅极端子与输入端子42连接，漏极端子与输出端子40连接，源极端子与直流电源电位VSS用的输入端子连接。薄膜晶体管M3的栅极端子和漏极端子与输入端子45连接(即成为二极管连接)，源极端子与输出控制节点NA连接。薄膜晶体管M4的栅极端子与输入端子46连接，漏极端子与输出控制节点NA连接，源极端子与直流电源电位VSS 用的输入端子连接。薄膜晶体管M5的栅极端子与输入端子44连接，漏极端子与输出控制节点NA连接，源极端子与输入端子47连接。薄膜晶体管M6的栅极端子与输入端子43连接，漏极端子与输出控制节点NA连接，源极端子与输入端子48连接。电容器CAP的一端与输出控制节点NA连接，另一端与输出端子40连接。

接着，对各构成要素在该级构成电路SR中的功能进行说明。薄膜晶体管M1在输出控制节点NA的电位成为高电平时，对输出端子40 提供第一时钟CKA的电位。薄膜晶体管M2在第二时钟CKB成为高电平时，使输出端子40的电位(扫描信号GOUT的电位)向VSS电位变化。薄膜晶体管M3在置位信号S成为高电平时，使输出控制节点NA的电位向高电平变化。薄膜晶体管M4在复位信号R成为高电平时，使输出控制节点NA的电位向VSS电位变化。薄膜晶体管M5 在通常动作期间，在第四时钟CKD成为高电平时，使输出控制节点 NA的电位向VSS电位变化。薄膜晶体管M6在通常动作期间，在第三时钟CKC成为高电平时，使输出控制节点NA的电位向VSS电位变化。电容器CAP作为用于在写入动作期间中将输出控制节点NA的电位维持为高电平的补偿电容发挥功能。

此外，在本实施方式中，输出控制用开关元件由薄膜晶体管M1 实现，第一输出节点稳定用开关元件由薄膜晶体管M2实现。另外，输出控制节点接通部由薄膜晶体管M3实现，输出控制节点断开部由薄膜晶体管M4实现。另外，输出控制节点稳定部420由薄膜晶体管M5和薄膜晶体管M6实现。

＜1.4级构成电路的动作＞

接着，对本实施方式中的级构成电路SR的动作进行说明。首先，参照图1、图10和图11，对写入动作期间的动作进行说明。图10是液晶显示装置的动作期间中的整体的信号波形图。图11是用于对写入动作期间的动作进行说明的信号波形图。此外，图11的M1～M6的波形表示出了薄膜晶体管M1～M6是导通状态或者是截止状态。

当到达时刻t0时，置位信号S从低电平变化为高电平。薄膜晶体管M3如图1所示成为二极管连接，因此，通过该置位信号S的脉冲，薄膜晶体管M3成为导通状态。另外，在时刻t0，第四时钟CKD从低电平变化为高电平。由此，薄膜晶体管M5成为导通状态，此时，第一控制信号SA1成为高电平。根据以上内容，当到达时刻t0时，输出控制节点NA的电位上升，薄膜晶体管M1成为导通状态。在此，在时刻t0～时刻t1的期间中，复位信号R和第三时钟CKC成为低电平。因此，在该期间中，薄膜晶体管M4和薄膜晶体管M6被维持为截止状态。因此，在该期间中输出控制节点NA的电位不降低。

当到达时刻t1时，第一时钟CKA从低电平变化为高电平。此时，薄膜晶体管M1成为导通状态，因此，在输入端子41的电位上升的同时，输出端子40的电位也上升。在此，如图1所示，在输出控制节点 NA-输出端子40之间设置有电容器CAP，因此，在输出端子40的电位上升的同时输出控制节点NA的电位也上升(输出控制节点NA被自举)。其结果，对薄膜晶体管M1的栅极端子施加大的电压，扫描信号GOUT的电位上升至对与该级构成电路SR的输出端子40连接的栅极总线成为选择状态而言充分的电平。在此，在时刻t1～时刻t3的期间中，第二时钟CKB成为低电平，因此，薄膜晶体管M2被维持为截止状态。因此，在该期间中扫描信号GOUT的电位不降低。另外，在时刻t1～时刻t3的期间中，复位信号R成为低电平，因此，薄膜晶体管M4被维持为截止状态。因此，在该期间中输出控制节点NA的电位不降低。

可是，在时刻t1～时刻t2的期间，第四时钟CKD成为高电平，因此，薄膜晶体管M5成为导通状态。但是，在该期间中，第一控制信号SA1(从前一级输出的扫描信号)成为高电平，因此，不会由于薄膜晶体管M5成为导通状态而导致输出控制节点NA的电位降低。另外，在时刻t2～时刻t3的期间，第三时钟CKC成为高电平，因此，薄膜晶体管M6成为导通状态。但是，在该期间中，第二控制信号SA2 (从后一级输出的扫描信号)成为高电平，因此，不会由于薄膜晶体管M6成为导通状态而导致输出控制节点NA的电位降低。

当到达时刻t3时，第一时钟CKA从高电平变化为低电平。由此，在输入端子41的电位降低的同时输出端子40的电位降低。当输出端子40的电位降低时，通过电容器CAP，输出控制节点NA的电位也降低。另外，在时刻t3，第二时钟CKB从低电平变化为高电平。由此，薄膜晶体管M2成为导通状态。其结果，扫描信号GOUT的电位成为低电平。

当到达时刻t4时，复位信号R从低电平变化为高电平。由此，薄膜晶体管M4成为导通状态。另外，在时刻t4，第四时钟CKD从低电平变化为高电平。由此，薄膜晶体管M5成为导通状态。此时，第一控制信号SA1成为低电平。根据以上内容，当到达时刻t4时，输出控制节点N4的电位成为低电平。

通过由各级构成电路SR进行如以上那样的动作，设置在该液晶显示装置中的多条栅极总线GL1～GLi依次成为选择状态，逐行地进行向像素电容的写入。

接着，参照图1、图10和图12，对通常动作期间的动作进行说明。图12是用于对通常动作期间的动作进行说明的信号波形图。如上所述，对各级构成电路SR，提供从前一级输出的扫描信号GOUT(n-1)作为第一控制信号SA1，提供从后一级输出的扫描信号GOUT(n+1)作为第二控制信号SA2。因此，如图12所示，在通常动作期间中，第一控制信号SA1和第二控制信号SA2被维持为低电平(VSS电位)。可是，第一时钟CKA，在通常动作期间中，每隔规定期间从低电平变化为高电平。因此，在图12中的时刻t11和时刻t12，会由于薄膜晶体管 M1的寄生电容而导致输出控制节点NA的电位产生变动。即，在通常动作期间中，每隔规定期间，能够成为输出控制节点NA的电位浮置的状态。但是，在第三时钟CKC成为高电平的期间中，薄膜晶体管 M6成为导通状态，因此，输出控制节点NA的电位被拉向VSS电位。另外，在第四时钟CKD成为高电平的期间，薄膜晶体管M5成为导通状态，因此，输出控制节点NA的电位被拉向VSS电位。根据以上内容，在通常动作期间中，即使在输出控制节点NA中混入由第一时钟CKA的时钟动作引起的噪声，该输出控制节点NA的电位也被维持为 VSS电位。此外，在第二时钟CKB成为高电平的期间，薄膜晶体管 M2成为导通状态，输出端子40的电位(扫描信号GOUT的电位)被拉向VSS电位。

＜1.5效果＞

根据本实施方式，在构成栅极驱动器400内的移位寄存器410的级构成电路SR中，设置有由2个薄膜晶体管(薄膜晶体管M5和薄膜晶体管M6，其中，薄膜晶体管M5构成为漏极端子与输出控制节点 NA连接、栅极端子被提供第四时钟CKD、源极端子被提供从前一级输出的扫描信号作为第一控制信号SA1，薄膜晶体管M6构成为漏极端子与输出控制节点NA连接、栅极端子被提供第三时钟CKC，源极端子被提供从后一级输出的扫描信号作为第二控制信号SA2)构成的输出控制节点稳定部420。在这样的构成中，在通常动作期间，在第一控制信号SA1和第二控制信号SA2成为低电平的状态下，基于第三时钟CKC和第四时钟CKD的时钟动作，薄膜晶体管M5和薄膜晶体管 M6交替地成为导通状态。由此，在通常动作期间中，即使输出控制节点NA中混入由时钟信号(第一时钟CKA)的时钟动作引起的噪声，该输出控制节点NA的电位也被拉向VSS电位。此外，在写入动作期间，在第四时钟CKD成为高电平时，第一控制信号SA1成为高电平，在第三时钟CKC成为高电平时，第二控制信号SA2成为高电平。因此，不会由于设置有薄膜晶体管M5、M6而导致在写入动作期间中输出控制节点NA的电位降低。

可是，根据现有技术，使用多个薄膜晶体管(例如，在图27所示的以往的构成中使用4个薄膜晶体管)实现了输出控制节点稳定部 950。这一点，在本实施方式中，如图1所示，仅使用2个薄膜晶体管 M5、M6就实现了输出控制节点稳定部420。因此，能够使栅极驱动器400在TFT基板上的占有面积减小，与以往相比能够实现窄边框化。另外，构成输出控制节点稳定部的薄膜晶体管的数量减少，因此，与输出控制节点NA连接的薄膜晶体管的负荷减小，与以往相比对长期动作的可靠性提高。另外，与以往的构成不同，不在薄膜晶体管中流动贯通电流。因此，与以往相比，消耗电力降低。

如以上所述，根据本实施方式，能够实现栅极驱动器(扫描信号线驱动电路)，其能够在确保对长期动作的可靠性的同时实现显示装置的窄边框化和低耗电化。

＜2.第二实施方式＞

对本发明的第二实施方式进行说明。此外，仅对与上述第一实施方式的不同点进行说明。

＜2.1整体构成和栅极驱动器的构成＞

整体构成与上述第一实施方式中的构成(参照图2)相同，因此，省略说明。图13是表示本实施方式中的栅极驱动器400内的移位寄存器410的构成的框图。在上述第一实施方式中，对各级构成电路SR提供从前一级输出的扫描信号作为置位信号S。与此不同，在本实施方式中，对各级构成电路SR提供从之前第二级的级输出的扫描信号作为置位信号S。即，如图14所示，对任意的级(在此设为第n级)，提供从前一级SR(n-1)输出的扫描信号GOUT(n-1)作为第一控制信号SA1，提供从之前第二级的级SR(n-2)输出的扫描信号GOUT(n-2)作为置位信号，提供从后一级SR(n+1)输出的扫描信号GOUT(n+1)作为第二控制信号SA2，提供从之后第三级的级SR(n+3)输出的扫描信号GOUT(n+3)作为复位信号R。另外，如图14所示，从任意的级(在此设为第n级)输出的扫描信号GOUT(n)，除了被提供给对应的栅极总线以外，还被提供给之前第三级的级SR(n-3)作为复位信号R，被提供给前一级SR(n-1)作为第二控制信号SA2，被提供给后一级SR(n+1)作为第一控制信号SA1，被提供给之后第二级的级SR(n+2)作为置位信号S。

＜2.2级构成电路的构成＞

图15是表示本实施方式中的级构成电路SR的构成(移位寄存器 410的一个级的构成)的电路图。根据图15和图1可知，在本实施方式中，除了上述第一实施方式的构成要素以外，还在输出控制节点NA 与薄膜晶体管M6之间设置有薄膜晶体管M7。该薄膜晶体管M7的栅极端子与输入端子41连接，漏极端子与输出控制节点NA连接，源极端子与薄膜晶体管M6的漏极端子连接。另外，在本实施方式中，薄膜晶体管M6的漏极端子与薄膜晶体管M7的源极端子连接。另外，在本实施方式中，对输入端子45提供从之前第二级的级SR(n-2)输出的扫描信号GOUT(n-2)作为置位信号S。

此外，在本实施方式中，由薄膜晶体管M5、薄膜晶体管M6和薄膜晶体管M7实现了输出控制节点稳定部421。

＜2.3级构成电路的动作＞

接着，对本实施方式中的级构成电路SR的动作进行说明。首先，参照图15、图16和图17对写入动作期间的动作进行说明。图16是液晶显示装置的动作期间中的整体的信号波形图。图17是用于对写入动作期间中的动作进行说明的信号波形图。

当到达时刻t20时，置位信号S从低电平变化为高电平。薄膜晶体管M3如图15所示成为二极管连接，因此，通过该置位信号S的脉冲，薄膜晶体管M3成为导通状态，输出控制节点NA的电位上升。由此，薄膜晶体管M1成为导通状态。在此，在时刻t20～时刻t21的期间中，复位信号R、第四时钟CKD和第一时钟CKA成为低电平。因此，在该期间中，薄膜晶体管M4、薄膜晶体管M5和薄膜晶体管M7被维持为截止状态。因此，在该期间中输出控制节点NA的电位不降低。

当到达时刻t21时，第四时钟CKD从低电平变化为高电平。由此，薄膜晶体管M5成为导通状态。此时，第一控制信号SA1成为高电平。另外，在时刻t21～时刻t22的期间中，复位信号R和第一时钟CKA 成为低电平。因此，在该期间中，薄膜晶体管M4和薄膜晶体管M7 被维持为截止状态。由此，在该期间中，输出控制节点NA的电位被维持为紧挨着时刻t21前的电位。

当到达时刻t22时，第一时钟CKA从低电平变化为高电平。此时，薄膜晶体管M1成为导通状态，因此，在输入端子41的电位上升的同时输出端子40的电位也上升。在此，如图15所示，在输出控制节点 NA-输出端子40之间设置有电容器CAP，因此，在输出端子40的电位上升的同时输出控制节点NA的电位也上升(输出控制节点NA被自举)。其结果，对薄膜晶体管M1的栅极端子施加大的电压，扫描信号GOUT的电位上升至对与该级构成电路SR的输出端子40连接的栅极总线成为选择状态而言充分的电平。在此，在时刻t22～时刻t24的期间中，第二时钟CKB成为低电平，因此，薄膜晶体管M2被维持为截止状态。因此，在该期间中扫描信号GOUT的电位不降低。另外，在时刻t22～时刻t24的期间中，复位信号R成为低电平，因此，薄膜晶体管M4被维持为截止状态。因此，在该期间中输出控制节点NA的电位不降低。

可是，在时刻t22～时刻t23的期间中，第四时钟CKD成为高电平，因此，薄膜晶体管M5成为导通状态。但是，在该期间中，第一控制信号SA1(从前一级输出的扫描信号)成为高电平，因此，不会由于薄膜晶体管M5成为导通状态而导致输出控制节点NA的电位降低。另外，在时刻t23～时刻t24的期间中，第三时钟CKC和第一时钟 CKA两者成为高电平，因此，薄膜晶体管M6和薄膜晶体管M7两者成为导通状态。但是，在该期间中，第二控制信号SA2(从后一级输出的扫描信号)成为高电平，因此，不会由于薄膜晶体管M6和薄膜晶体管M7两者成为导通状态而导致的输出控制节点NA的电位降低。

当到达时刻t24时，第一时钟CKA从高电平变化为低电平。由此，在输入端子41的电位降低的同时输出端子40的电位降低。当输出端子40的电位降低时，通过电容器CAP，输出控制节点NA的电位也降低。另外，在时刻t24，第二时钟CKB从低电平变化为高电平。由此，薄膜晶体管M2成为导通状态。其结果，扫描信号GOUT的电位成为低电平。

当到达时刻t25时，复位信号R从低电平变化为高电平。由此，薄膜晶体管M4成为导通状态。另外，在时刻t25，第四时钟从低电平变化为高电平。由此，薄膜晶体管M5成为导通状态。此时，第一控制信号SA1成为低电平。根据以上内容，当到达时刻t25时，输出控制节点NA的电位成为低电平。

通过由各级构成电路SR进行如以上那样的动作，设置在该液晶显示装置中的多条栅极总线GL1～GLi依次成为选择状态，逐行地进行向像素电容的写入。

接着，参照图15、图16和图18对通常动作期间的动作进行说明。图18是用于对通常动作期间中的动作进行说明的信号波形图。如上所述，对各级构成电路SR，提供从前一级输出的扫描信号GOUT(n-1) 作为第一控制信号SA1，提供从后一级输出的扫描信号GOUT(n+1)作为第二控制信号SA2。因此，如图18所示，在通常动作期间中，第一控制信号SA1和第二控制信号SA2被维持为低电平(VSS电位)。可是，第一时钟CKA在通常动作期间中每隔规定期间从低电平变化为高电平。因此，在图18中的时刻t31和时刻t32，会由于薄膜晶体管 M1的寄生电容而导致输出控制节点NA的电位产生变动。即，在通常动作期间中，每隔规定期间，能够成为输出控制节点NA的电位浮置的状态。但是，在第三时钟CKC和第一时钟CKA两者成为高电平的期间，薄膜晶体管M6和薄膜晶体管M7两者成为导通状态，因此，输出控制节点NA的电位被拉向VSS电位。另外，在第四时钟CKD成为高电平的期间中，薄膜晶体管M5成为导通状态，因此，输出控制节点NA的电位被拉向VSS电位。根据以上内容，与上述第一实施方式同样地，在通常动作期间中，即使在输出控制节点NA中混入由第一时钟CKA的时钟动作引起的噪声，该输出控制节点NA的电位也被维持为VSS电位。

＜2.4效果＞

根据本实施方式，除了能够得到与上述第一实施方式同样的效果以外，还能够得到以下的效果。在本实施方式中，用于接收从后一级输出的扫描信号GOUT(n+1)的输入端子48和输出控制节点NA，在薄膜晶体管M6和薄膜晶体管M7两者成为导通状态时被电连接。因此，即使第三时钟CKC成为高电平，如果第一时钟CKA成为低电平，则薄膜晶体管M7成为截止状态，因此，输入端子48和输出控制节点NA 也被维持为电切断的状态。因为级构成电路SR成为这样的构成，所以能够使用于对输出控制节点NA进行预充电的期间比上述第一实施方式长。具体而言，在各级构成电路SR中，能够将从之前第二级输出的扫描信号GOUT(n-2)作为用于对输出控制节点NA进行预充电的置位信号S使用。这样，输出控制节点NA的预充电期间变长，因此，对长期动作的可靠性提高。

＜3.第三实施方式＞

＜3.1构成＞

对本发明的第三实施方式进行说明。整体构成与上述第一实施方式中的构成(参照图2)同样，因此，省略说明。栅极驱动器400内的移位寄存器410的构成，在各级构成电路SR中设置有用于接收初始化信号(用于在垂直扫描期间刚开始后将各级构成电路SR的内部状态初始化的信号)PS的输入端子和用于接收清除信号(用于在垂直扫描期间结束时将各级构成电路SR的内部状态清除的信号)CLR的输入端子这一点上与上述第二实施方式不同。即，如图19所示，在本实施方式中的级构成电路SR中设置有：用于接收第一时钟CKA的输入端子；用于接收第二时钟CKB的输入端子；用于接收第三时钟CKC的输入端子；用于接收第四时钟CKD的输入端子；用于接收低电平的直流电源电位VSS的输入端子；用于接收置位信号S的输入端子；用于接收复位信号R的输入端子；用于接收第一控制信号SA1的输入端子；用于接收第二控制信号SA2的输入端子；用于接收初始化信号SP的输入端子；用于接收清除信号CLR的输入端子；和用于输出扫描信号 GOUT的输出端子。

图20是表示本实施方式中的级构成电路SR的构成(移位寄存器 410的一个级的构成)的电路图。根据图20和图15可知，在本实施方式中，除了上述第二实施方式中的构成要素以外，还设置有薄膜晶体管M8、薄膜晶体管M9和薄膜晶体管M10。此外，在图20中，对接收初始信号SP的输入端子标注符号51，对接收清除信号CLR的输入端子标注符号52。

薄膜晶体管M8的栅极端子与输入端子51连接，漏极端子与输出控制节点NA连接，源极端子与直流电源电位VSS用的输入端子连接。薄膜晶体管M9的栅极端子与输入端子52连接，漏极端子与输出控制节点NA连接，源极端子与直流电源电位VSS用的输入端子连接。薄膜晶体管M10的栅极端子与输入端子52连接，漏极端子与输出端子 40连接，源极端子与直流电源电位VSS用的输入端子连接。

薄膜晶体管M8在初始化信号SP成为高电平时，使输出控制节点 NA的电位向VSS电位变化。薄膜晶体管M9在清除信号CLR成为高电平时，使输出控制节点NA的电位向VSS电位变化。薄膜晶体管 M10在清除信号CLR成为高电平时，使输出端子40的电位(扫描信号GOUT的电位)向VSS电位变化。

此外，在本实施方式中，由薄膜晶体管M5～M9实现输出控制节点稳定部422，由薄膜晶体管M10实现第二输出节点稳定用开关元件。

＜3.2动作＞

接着，对本实施方式中的级构成电路SR的动作进行说明。对本实施方式中的级构成电路SR，提供仅在垂直扫描期间刚开始后的规定期间中成为高电平的信号作为初始化信号SP，提供仅在垂直扫描期间结束时的规定期间中成为高电平的信号作为清除信号CLR。因此，除了垂直扫描期间刚开始后和垂直扫描期间结束时以外，进行与上述第二实施方式同样的动作。

图21是用于对垂直扫描期间刚开始后的动作进行说明的信号波形的图。在本实施方式中，如图21所示，在刚通过栅极启动脉冲信号 GSP上升使垂直扫描期间开始之后，初始化信号SP从低电平变化为高电平。由此，薄膜晶体管M8成为导通状态，输出控制节点NA的电位被拉向VSS电位。此外，关于应该基于置位信号S进行输出控制节点 NA的预充电的级，需要通过薄膜晶体管M8使得输出控制节点NA的电位不降低。

图22是用于对垂直扫描期间结束时的动作进行说明的信号波形图。在本实施方式中，如图22所示，在各垂直扫描期间中对全部的栅极总线GL1～GLi依次施加有效的扫描信号GOUT之后，清除信号CLR 从高电平变化为低电平。由此，薄膜晶体管M9和薄膜晶体管M10成为导通状态。通过薄膜晶体管M9成为导通状态，输出控制节点NA的电位被拉向VSS电位。另外，通过薄膜晶体管M10成为导通状态，输出端子40的电位(扫描信号GOUT的电位)被拉向VSS电位。

此外，关于初始信号SP上升的时刻，只要能够抑制由垂直扫描期间刚开始后的第一时刻CKA的上升导致的输出控制节点NA的电位的上升，也可以是与图21所示的时刻不同的时刻。另外，关于清除信号 CLR上升的时刻，只要是在最后的行中进行对像素电容的写入之后而在下一个垂直扫描期间开始之前，也可以是与图22所示的时刻不同的时刻。

＜3.3效果＞

根据本实施方式，在各级构成电路SR中，即使由于在垂直扫描期间刚开始后在第三时钟CKC或第四时钟CKD上升之前第一时钟CKA 上升而在输出控制节点NA中混入噪声，通过薄膜晶体管M8成为导通状态，输出控制节点NA的电位也被拉向VSS电位。由此，能够抑制由垂直扫描期间刚开始后的第一时钟CKA的时钟动作导致的异常动作的发生。此外，在垂直扫描期间结束时，薄膜晶体管M9和薄膜晶体管M10成为导通状态，由此，输出控制节点NA的电位和输出端子40 的电位(扫描信号GOUT的电位)被拉向VSS电位。由此，按每一帧将各级构成电路SR的内部状态清除，该液晶显示装置的可靠性提高。

＜3.4变形例＞

在本实施方式中，在上述第二实施方式的构成要素(参照图15) 的基础上还设置有薄膜晶体管M8～M10，但是，如图23所示，也可以在上述第一实施方式的构成要素(参照图1)的基础上还设置有薄膜晶体管M8～M10。但是，在图23所示的构成的情况下，不能使输出控制节点NA的预充电期间变长。因此，当考虑对长期动作的可靠性时，优选采用图20所示的构成。

另外，虽然效果比上述第三实施方式的效果差，但是也能够采用在上述第一实施方式中的构成要素或者上述第二实施方式中的构成要素的基础上设置薄膜晶体管M8～M10中的1个或者2个的构成。

＜4.其它＞

在上述各实施方式中列举液晶显示装置为例进行了说明，但是本发明并不限定于此。也能够将本发明应用于有机EL(Electro Luminescence：电致发光)等其它的显示装置。

符号说明

40…(级构成电路的)输出端子

41～48、51、52…(级构成电路的)输入端子

300…源极驱动器(视频信号线驱动电路)

400…栅极驱动器(扫描信号线驱动电路)

410…移位寄存器

600…显示部

SR、SR(1)～SR(i)…级构成电路

CAP…电容器(电容元件)

M1～M10…薄膜晶体管

NA…输出控制节点

GL1～GLi…栅极总线

SL1～SLj…源极总线

GCK…栅极时钟信号

CKA、CKB、CKC、CKD…第一时钟、第二时钟、第三时钟、第四时钟

S…置位信号

R…复位信号

SA1…第一控制信号

SA2…第二控制信号

GOUT、GOUT(1)～GOUT(i)…扫描信号

VSS…低电平的直流电压电位

Claims (9)

1.一种移位寄存器，其包括基于周期性地重复第一电平和第二电平的多个时钟信号进行动作的多个级，用于驱动显示装置的扫描信号线，所述移位寄存器的特征在于：

构成所述多个级中的各级的级构成电路包括：

输出节点，该输出节点用于对所述扫描信号线输出扫描信号；

第一输出节点稳定用开关元件，该第一输出节点稳定用开关元件具有控制端子、第一导通端子和第二导通端子，该第一输出节点稳定用开关元件的控制端子被提供所述多个时钟信号中的在从所述输出节点输出的扫描信号应该从导通电平变化为截止电平的时刻从截止电平变化为导通电平的时钟信号，该第一输出节点稳定用开关元件的第一导通端子与所述输出节点连接，该第一输出节点稳定用开关元件的第二导通端子被提供截止电平的电源电位；

输出控制用开关元件，该输出控制用开关元件具有控制端子、第一导通端子和第二导通端子，该输出控制用开关元件的第一导通端子被提供所述多个时钟信号中的在从所述输出节点输出的扫描信号应该从截止电平变化为导通电平的时刻从截止电平变化为导通电平的时钟信号，该输出控制用开关元件的第二导通端子与所述输出节点连接；

输出控制节点，该输出控制节点与所述输出控制用开关元件的控制端子连接；

输出控制节点接通部，该输出控制节点接通部用于接收从之前的一级以上的级的输出节点输出的扫描信号中的在所述输出控制节点应该从截止电平变化为导通电平的时刻从截止电平变化为导通电平的扫描信号作为置位信号，基于所述置位信号使所述输出控制节点的电平向导通电平变化；

输出控制节点断开部，该输出控制节点断开部用于接收从之后的一级以上的级的输出节点输出的扫描信号中的在所述输出控制节点应该从导通电平变化为截止电平的时刻从截止电平变化为导通电平的扫描信号作为复位信号，基于所述复位信号使所述输出控制节点的电平向截止电平变化；和

输出控制节点稳定部，该输出控制节点稳定部用于在所述输出控制节点的电平应该被维持为截止电平的期间防止所述输出控制节点的电平的变动，

所述输出控制节点稳定部包括：

第一输出控制节点稳定用开关元件，该第一输出控制节点稳定用开关元件具有控制端子、第一导通端子和第二导通端子，该第一输出控制节点稳定用开关元件的控制端子被提供所述多个时钟信号中的在从前一级的输出节点输出的扫描信号应该从截止电平变化为导通电平的时刻从截止电平变化为导通电平的时钟信号，该第一输出控制节点稳定用开关元件的第一导通端子与所述输出控制节点连接，该第一输出控制节点稳定用开关元件的第二导通端子被提供从前一级的输出节点输出的扫描信号；

第二输出控制节点稳定用开关元件，该第二输出控制节点稳定用开关元件具有控制端子、第一导通端子和第二导通端子，该第二输出控制节点稳定用开关元件的控制端子被提供所述多个时钟信号中的在从后一级的输出节点输出的扫描信号应该从截止电平变化为导通电平的时刻从截止电平变化为导通电平的时钟信号，该第二输出控制节点稳定用开关元件的第一导通端子直接与所述输出控制节点连接或者经由其它的开关元件与所述输出控制节点连接，该第二输出控制节点稳定用开关元件的第二导通端子被提供从后一级的输出节点输出的扫描信号；和

第三输出控制节点稳定用开关元件，该第三输出控制节点稳定用开关元件具有控制端子、第一导通端子和第二导通端子，对所述输出控制用开关元件的第一导通端子提供的时钟信号被提供给该第三输出控制节点稳定用开关元件的控制端子，该第三输出控制节点稳定用开关元件的第一导通端子与所述输出控制节点连接，该第三输出控制节点稳定用开关元件的第二导通端子与所述第二输出控制节点稳定用开关元件的第一导通端子连接。

2.如权利要求1所述的移位寄存器，其特征在于：

所述输出控制节点接通部接收从之前第二级的级的输出节点输出的扫描信号作为所述置位信号。

3.如权利要求1所述的移位寄存器，其特征在于：

所述输出控制节点稳定部还包括第四输出控制节点稳定用开关元件，该第四输出控制节点稳定用开关元件具有控制端子、第一导通端子和第二导通端子，该第四输出控制节点稳定用开关元件的控制端子被提供在垂直扫描期间刚开始后从截止电平变化为导通电平的初始化信号，该第四输出控制节点稳定用开关元件的第一导通端子与所述输出控制节点连接，该第四输出控制节点稳定用开关元件的第二导通端子被提供截止电平的电源电位。

4.如权利要求1所述的移位寄存器，其特征在于：

所述输出控制节点稳定部还包括第五输出控制节点稳定用开关元件，该第五输出控制节点稳定用开关元件具有控制端子、第一导通端子和第二导通端子，该第五输出控制节点稳定用开关元件的控制端子被提供在垂直扫描期间结束时从截止电平变化为导通电平的清除信号，该第五输出控制节点稳定用开关元件的第一导通端子与所述输出控制节点连接，该第五输出控制节点稳定用开关元件的第二导通端子被提供截止电平的电源电位。

5.如权利要求1所述的移位寄存器，其特征在于：

所述级构成电路还包括第二输出节点稳定用开关元件，该第二输出节点稳定用开关元件具有控制端子、第一导通端子和第二导通端子，该第二输出节点稳定用开关元件的控制端子被提供在垂直扫描期间结束时从截止电平变化为导通电平的清除信号，该第二输出节点稳定用开关元件的第一导通端子与所述输出节点连接，该第二输出节点稳定用开关元件的第二导通端子被提供截止电平的电源电位。

6.一种移位寄存器，其包括基于周期性地重复第一电平和第二电平的多个时钟信号进行动作的多个级，用于驱动显示装置的扫描信号线，所述移位寄存器的特征在于：

构成所述多个级中的各级的级构成电路包括：

输出节点，该输出节点用于对所述扫描信号线输出扫描信号；

第一输出节点稳定用开关元件，该第一输出节点稳定用开关元件具有控制端子、第一导通端子和第二导通端子，该第一输出节点稳定用开关元件的控制端子被提供所述多个时钟信号中的在从所述输出节点输出的扫描信号应该从导通电平变化为截止电平的时刻从截止电平变化为导通电平的时钟信号，该第一输出节点稳定用开关元件的第一导通端子与所述输出节点连接，该第一输出节点稳定用开关元件的第二导通端子被提供截止电平的电源电位；

输出控制用开关元件，该输出控制用开关元件具有控制端子、第一导通端子和第二导通端子，该输出控制用开关元件的第一导通端子被提供所述多个时钟信号中的在从所述输出节点输出的扫描信号应该从截止电平变化为导通电平的时刻从截止电平变化为导通电平的时钟信号，该输出控制用开关元件的第二导通端子与所述输出节点连接；

输出控制节点，该输出控制节点与所述输出控制用开关元件的控制端子连接；

输出控制节点接通部，该输出控制节点接通部用于接收从之前的一级以上的级的输出节点输出的扫描信号中的在所述输出控制节点应该从截止电平变化为导通电平的时刻从截止电平变化为导通电平的扫描信号作为置位信号，基于所述置位信号使所述输出控制节点的电平向导通电平变化；

输出控制节点断开部，该输出控制节点断开部用于接收从之后的一级以上的级的输出节点输出的扫描信号中的在所述输出控制节点应该从导通电平变化为截止电平的时刻从截止电平变化为导通电平的扫描信号作为复位信号，基于所述复位信号使所述输出控制节点的电平向截止电平变化；

输出控制节点稳定部，该输出控制节点稳定部用于在所述输出控制节点的电平应该被维持为截止电平的期间防止所述输出控制节点的电平的变动；和

第二输出节点稳定用开关元件，该第二输出节点稳定用开关元件具有控制端子、第一导通端子和第二导通端子，该第二输出节点稳定用开关元件的控制端子被提供在垂直扫描期间结束时从截止电平变化为导通电平的清除信号，该第二输出节点稳定用开关元件的第一导通端子与所述输出节点连接，该第二输出节点稳定用开关元件的第二导通端子被提供截止电平的电源电位，

所述输出控制节点稳定部包括：

第一输出控制节点稳定用开关元件，该第一输出控制节点稳定用开关元件具有控制端子、第一导通端子和第二导通端子，该第一输出控制节点稳定用开关元件的控制端子被提供所述多个时钟信号中的在从前一级的输出节点输出的扫描信号应该从截止电平变化为导通电平的时刻从截止电平变化为导通电平的时钟信号，该第一输出控制节点稳定用开关元件的第一导通端子与所述输出控制节点连接，该第一输出控制节点稳定用开关元件的第二导通端子被提供从前一级的输出节点输出的扫描信号；

第二输出控制节点稳定用开关元件，该第二输出控制节点稳定用开关元件具有控制端子、第一导通端子和第二导通端子，该第二输出控制节点稳定用开关元件的控制端子被提供所述多个时钟信号中的在从后一级的输出节点输出的扫描信号应该从截止电平变化为导通电平的时刻从截止电平变化为导通电平的时钟信号，该第二输出控制节点稳定用开关元件的第一导通端子直接与所述输出控制节点连接或者经由其它的开关元件与所述输出控制节点连接，该第二输出控制节点稳定用开关元件的第二导通端子被提供从后一级的输出节点输出的扫描信号；

第三输出控制节点稳定用开关元件，该第三输出控制节点稳定用开关元件具有控制端子、第一导通端子和第二导通端子，对所述输出控制用开关元件的第一导通端子提供的时钟信号被提供给该第三输出控制节点稳定用开关元件的控制端子，该第三输出控制节点稳定用开关元件的第一导通端子与所述输出控制节点连接，该第三输出控制节点稳定用开关元件的第二导通端子与所述第二输出控制节点稳定用开关元件的第一导通端子连接；

第四输出控制节点稳定用开关元件，该第四输出控制节点稳定用开关元件具有控制端子、第一导通端子和第二导通端子，该第四输出控制节点稳定用开关元件的控制端子被提供在垂直扫描期间刚开始后从截止电平变化为导通电平的初始化信号，该第四输出控制节点稳定用开关元件的第一导通端子与所述输出控制节点连接，该第四输出控制节点稳定用开关元件的第二导通端子被提供截止电平的电源电位；和

第五输出控制节点稳定用开关元件，该第五输出控制节点稳定用开关元件具有控制端子、第一导通端子和第二导通端子，该第五输出控制节点稳定用开关元件的控制端子被提供在垂直扫描期间结束时从截止电平变化为导通电平的清除信号，该第五输出控制节点稳定用开关元件的第一导通端子与所述输出控制节点连接，该第五输出控制节点稳定用开关元件的第二导通端子被提供截止电平的电源电位。

7.如权利要求1或6所述的移位寄存器，其特征在于：

所述级构成电路中包含的开关元件为包括氧化物半导体的薄膜晶体管。

8.如权利要求7所述的移位寄存器，其特征在于：

所述氧化物半导体为氧化铟镓锌。

9.一种显示装置，其特征在于，包括：

配置有多个扫描信号线的显示部；和

权利要求1～8中任一项所述的移位寄存器，该移位寄存器包括以与所述多个扫描信号线1对1地对应的方式设置的多个级。

Images