CN103514840B - 集成门极驱动电路及液晶面板 - Google Patents

集成门极驱动电路及液晶面板 Download PDF

Info

Publication number
CN103514840B
CN103514840B CN201210198895.5A CN201210198895A CN103514840B CN 103514840 B CN103514840 B CN 103514840B CN 201210198895 A CN201210198895 A CN 201210198895A CN 103514840 B CN103514840 B CN 103514840B
Authority
CN
China
Prior art keywords
transistor
drive circuit
driving stage
clock signal
gate drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210198895.5A
Other languages
English (en)
Other versions
CN103514840A (zh
Inventor
曾俊钦
李雅雯
潘扩文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hannstar Display Corp
Original Assignee
Hannstar Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hannstar Display Corp filed Critical Hannstar Display Corp
Priority to CN201210198895.5A priority Critical patent/CN103514840B/zh
Priority to US13/771,806 priority patent/US9459473B2/en
Publication of CN103514840A publication Critical patent/CN103514840A/zh
Application granted granted Critical
Publication of CN103514840B publication Critical patent/CN103514840B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Multimedia (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

一种集成门极驱动电路，包含控制电路、多个驱动级以及多个放电晶体管。所述控制电路用于在帧期间输出多个时钟信号并在空白期间输出放电使能信号。每一个所述驱动级接收所述时钟信号并包含用于输出门极驱动信号的输出端。每一个所述放电晶体管连接一个所述驱动级的所述输出端，接收所述放电使能信号以对所述输出端进行放电，藉以消除所述输出端在所述空白期间的电压浮动。

Description

集成门极驱动电路及液晶面板
技术领域
本发明涉及一种液晶显示器，特别涉及一种集成门极驱动电路及使用所述集成门极驱动电路的液晶面板。
背景技术
已知液晶显示面板通常具有多个门极驱动电路用于驱动像素阵列，而为了降低制作成本以及有效利用基板空间，可将门极驱动功能与像素阵列共同制作于基板表面，其中所述门极驱动功能被称为集成门极驱动电路（integrated gate driver circuit,IGD）。
参照图1所示，其显示一种已知集成门极驱动电路9的方框示意图，其包含控制电路91及多个驱动级921-924…。所述控制电路91输出多个时钟信号CLK至所述驱动级921-924…，时钟信号CLK例如包含CLK1-CLK4，所述驱动级（Driving Stage）921-924…分别输出输出信号输出1-输出4…用于驱动一条门极线。
参照图2所示，其显示图1的集成门极驱动电路9的时钟信号及输出信号的时序图。所述控制电路91首先输出帧起始信号（Start Vertical FrameSignal）STV至第一驱动级921，接着依序输出时钟信号CLK1-CLK4中的部分时钟信号（例如：时钟信号CLK1-CLK3）至各个驱动级。所述第一驱动级921接收部分时钟信号CLK后随即输出输出信号输出1，其与时钟信号CLK1的第一个波形相同；第二驱动级922接收部分时钟信号CLK后随即输出输出信号输出2，其与时钟信号CLK2的第一个波形相同；第五驱动级925接收部分时钟信号CLK后随即输出输出信号输出5，其与时钟信号CLK1的第二个波形相同；第六驱动级926接收部分时钟信号CLK后随即输出输出信号输出6，其与时钟信号CLK2的第二个波形相同；依此类推。
为了节省所述集成门极驱动电路9的耗能，所述控制电路91会于两张图像帧之间停止输出任何时钟信号至所述驱动级921-924…；亦即，最末驱动级在第一张图像帧输出的输出信号输出n后至第一驱动级921于第二张图像帧输出的输出信号输出1前，参照图3，所述控制电路91不输出任何时钟信号。然而，当所述驱动级921-924…未接收时钟信号时，所述输出信号输出1-输出n会出现电压上升的情形，如图3所示，而此电压浮动会影响第二张图像帧的门极驱动信号。
鉴于此，本发明还提供一种集成门极驱动电路及液晶面板，其可有效消除两张图像帧间的空白期间（blanking period）的门极线电位浮动的情形。
发明内容
本发明的目的是提供一种集成门极驱动电路及液晶面板，其利用多个放电晶体管（transistor）于两张图像帧间的空白期间对每一条门极线进行放电，藉以消除所述门极线在所述空白期间电位浮动的情形。
本发明另一目的是提供一种集成门极驱动电路及液晶面板，其通过在两张图像帧间的空白期间另外输出放电使能信号以针对门极线进行放电。
本发明提供一种集成门极驱动电路，包含控制电路、多个驱动级以及多个放电晶体管。所述控制电路用于在帧期间输出多个时钟信号并在空白期间输出放电使能信号。每一个所述驱动级接收所述时钟信号并包含输出端用于输出门极驱动信号。每一个所述放电晶体管连接一个所述驱动级的所述输出端，接收所述放电使能信号以对所述输出端进行放电。
本发明还提供一种液晶面板，包含基板、薄膜晶体管阵列以及集成门极驱动电路。所述薄膜晶体管阵列形成于所述基板上且包含多个门极线。所述集成门极驱动电路形成于所述基板上用于驱动所述薄膜晶体管阵列。所述集成门极驱动电路包含控制电路、多个驱动级及多个放电晶体管。所述控制电路用于在帧期间输出多个时钟信号并在空白期间输出放电使能信号。每一个所述驱动级接收所述时钟信号并输出门极驱动信号至一条所述门极线。每一个所述放电晶体管连接一条所述门极线，接收所述放电使能信号以对所述门极线进行放电。
实施方式中，每一个所述驱动级包含操作晶体管，所述操作晶体管的控制端接收所述时钟信号，所述操作晶体管的第一端或第二端连接所述输出端。
实施方式中，所述空白期间介于所述驱动级的最末驱动级输出的所述门极驱动信号与下一个帧起始信号之间；优选地，所述空白期间介于所述驱动级的最末驱动级输出的所述门极驱动信号的降沿与下一个帧起始信号的升沿之间。
实施方式中，所述控制电路还输出负电压源；所述放电晶体管的第一端连接所述输出端，第二端连接所述负电压源，控制端接收所述放电使能信号。
实施方式中，所述放电使能信号的信号期间优选小于等于所述空白期间。
本发明实施方式的集成门极驱动电路及液晶面板中，由于所述控制电路在所述空白期间不输出任何时钟信号至所述驱动级，导致所述驱动级浮接（floating）而出现输出端电压上升的情形。因此，本发明利用所述放电使能信号在所述空白期间对每一个驱动级的输出端进行放电，以避免所述输出端及液晶面板的门极线于所述空白期间出现电压浮动的情形。
附图说明
图1显示已知集成门极驱动电路的方框示意图。
图2显示图1的集成门极驱动电路的时序图。
图3显示已知集成门极驱动电路的第一驱动级及最末驱动级的输出信号的示意图。
图4显示本发明实施方式的液晶面板及集成门极驱动电路的示意图。
图5A显示本发明实施方式的集成门极驱动电路的时序图。
图5B显示本发明实施方式的集成门极驱动电路的单一驱动级的电路图。
图5C显示图5B为第一驱动级的操作示意图。
具体实施方式
为了让本发明的上述和其他目的、特征和优点能更明显，下文将配合附图作详细说明。在本发明的说明中，相同的元件以相同的符号表示，在此先说明。
参照图4所示，其显示本发明实施方式的液晶面板的方框示意图。液晶面板1包含基板10、薄膜晶体管阵列11及集成门极驱动电路12。所述基板10可为一般液晶显示面板中，用于形成薄膜晶体管阵列的玻璃基板、可挠基板等。
所述薄膜晶体管阵列11形成于所述基板10上，且包含多个门极线GL1-GLF分别连接一列薄膜晶体管；其中，在基板上形成薄膜晶体管阵列的方式为已知且已记载于文献，故于此不再赘述。
所述集成门极驱动电路12与所述薄膜晶体管阵列11共同形成于所述基板10上，用于驱动所述薄膜晶体管阵列11。所述集成门极驱动电路12包含控制电路121、多个驱动级1221-122F以及多个放电晶体管DT1-DTF，所述放电晶体管DT1-DTF的第一端分别连接所述驱动级1221-122F。
所述控制电路121用于在帧期间Tf输出多个时钟信号CLK并于空白期间Tb输出放电使能信号或输出允许信号（Output Enable Signal）OE，参照图5A；其中，所述控制电路121在所述空白期间Tb不输出所述时钟信号CLK。所述控制电路121还提供负电压源VSS（或低电压源，例如-5～-10伏特，但不限于此）至每一个所述驱动级1221-122F及每一个所述放电晶体管DT1-DTF。另一实施方式中，提供至所述驱动级1221-122F及提供至所述放电晶体管DT1-DTF的负电压源或低电压源可以不相同。
每一个所述驱动级1221-122F接收所述时钟信号CLK且均包含输出端，并通过所述输出端分别输出门极驱动信号输出1-输出F至一条所述门极线GL1-GLF。可以了解的是，每一条所述门极线GL1-GLF均用于驱动所述薄膜晶体管阵列11的一列薄膜晶体管（thin film transistor）。
每一个所述放电晶体管DT1-DTF连接一个所述驱动级1221-122F的输出端及一条所述门极线GL1-GLF，接收所述放电使能信号OE以对所述输出端及相对的所述门极线GL1-GLF进行放电。每一个所述放电晶体管DT1-DTF包含第一端、第二端及控制端；其中，所述第一端连接所述输出端及一条所述门极线GL1-GLF，所述第二端连接所述负电压源VSS，所述控制端接收所述放电使能信号OE以对所述输出端及相对的所述门极线GL1-GLF进行放电；亦即，当所述控制端接收所述放电使能信号OE时，所述放电晶体管DT1-DTF开启以将所述输出端及相对的所述门极线GL1-GLF通过所述第二端进行放电，例如此时放电至所述负电压源VSS。本发明实施方式中，所述放电晶体管DT1-DTF例如可为薄膜晶体管，其与所述驱动级1221-122F及所述薄膜晶体管阵列11共同形成于所述基板10上。另一实施方式中，所述放电晶体管DT1-DTF可分别包含于所述驱动级1221-122F内。
参照图5A所示，其显示本发明实施方式的集成门极驱动电路的时钟信号CLK1-CLK4及输出信号输出1-输出F的时序图。每一个帧期间Tf开始时，所述控制电路121先输出帧起始信号STV（例如STV1及STV2）至所述驱动级的第一驱动级1221；其中，所述帧期间Tf即为所述集成门极驱动电路12驱动所述门极线GL1-GLF的期间。两相邻帧间，由于所述控制电路121不输出任何时钟信号亦不驱动任何门极线，因此称此时间区间为空白期间（blanking period）。
所述空白期间Tb介于所述驱动级的最末驱动级122F输出的所述门极驱动信号输出F与下一个帧起始信号STV2间；优选地，所述空白期间Tb介于所述驱动级的最末驱动级122F输出的所述门极驱动信号输出F的降沿与下一个帧起始信号STV2的升沿之间。
本发明实施方式的集成门极驱动电路及液晶面板在所述空白期间Tb输出所述放电使能信号OE至所述放电晶体管DT1-DTF，以通过所述放电晶体管DT1-DTF对所述输出端及所述门极线GL1-GLF进行放电，因此所述放电使能信号OE的信号期间TOE优选小于等于所述空白期间Tb。
参照图5B，其显示图4的集成门极驱动电路的第N驱动级122N与第N放电晶体管DTN的电路图。所述第N驱动级122N包含第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4及第五晶体管T5；其中，所述晶体管T1-T5例如为薄膜晶体管并与所述薄膜晶体管阵列11及所述放电晶体管DT1-DTF共同形成于所述基板10上。所述第N驱动级122N的输出端连接所述第N放电晶体管DTN并输出门极驱动信号输出N以驱动一条门极线GLN。
所述第一晶体管T1的第一端连接其控制端，并接收帧起始信号STV或前一驱动级122N-1输出的门极驱动信号输出（N-1），第二端连接至节点Y；其中，所述节点Y通过电容CY连接至所述第N驱动级122N的输出端及所述门极线GLN；所述电容CY用于维持所述节点Y的电位，其他实施方式中所述电容CY可不予实施。
所述第二晶体管T2的第一端接收所述时钟信号CLK，第二端连接所述输出端及所述门极线GLN，控制端连接所述节点Y。本实施方式中，所述第一端例如依序接收图5A的时钟信号CLK1、CLK2、CLK3及CLK4。
所述第三晶体管T3的第一端连接所述输出端及所述门极线GLN，控制端接收所述时钟信号CLK，第二端连接所述负电压源VSS。本实施方式中，所述控制端例如依序接收图5A的时钟信号CLK3、CLK4、CLK1及CLK2。
所述第四晶体管T4的第一端连接所述第一晶体管T1的第一端及控制端，以接收所述帧起始信号STV或前一驱动级122N-1的门极驱动信号输出（N-1），第二端连接所述节点Y，控制端接收所述时钟信号CLK。本实施方式中，所述控制端例如依序接收图5A的时钟信号CLK4、CLK1、CLK2及CLK3。
所述第五晶体管T5的第一端连接所述节点Y，第二端连接所述负电压源VSS，控制端连接所述第N驱动级122N后第二驱动级122（N+2）的门极驱动信号输出（N+2）。
参照图5C所示，其显示图5B为第一驱动级的操作示意图。
在第一驱动级1221中，所述控制电路121于帧期间Tf开始时输出帧起始信号STV1至所述第一驱动级1221，接着所述控制电路121依序输出时钟信号CLK1、CLK2、CLK3及CLK4至所述第一驱动级1221（如图5A所示）。所述晶体管T1-T5依序接收所述帧起始信号STV1及所述时钟信号CLK1-CLK4时的启闭状态、所述节点Y及所述门极驱动信号输出1的电压状态显示于图5C，其中H表示数位电压“1”而L表示数位电压“0”，且H及L的实际电压值根据实际应用决定。例如一种实施方式中，H可为+15伏特而L可为-5伏特，但并不限于此。
图5A中，当最末驱动级122F输出门极驱动信号输出F以驱动所述薄膜晶体管阵列11的最后一条门极线GLF时，则完成一个帧期间Tf。接着，当所述控制电路121再次发出帧起始信号STV2时则开始下一个帧期间Tf。更详细地，所述帧期间Tf为所述集成门极驱动电路12驱动所述门极线GL1-GLF的期间；亦即，所述帧起始信号STV的升沿至最末驱动级122F输出的所述门极驱动信号输出F的降沿的期间。
必须说明的是，本发明中每一个驱动级的电路图并不限于图5B所示，只要是包含操作晶体管及输出端，且所述操作晶体管的控制端接收所述时钟信号CLK以于所述帧期间Tf的至少一部分期间对所述操作晶体管的第一端或第二端所连接的所述输出端及相对的所述门极线进行放电的电路结构均可。例如，图5B中所述操作晶体管为所述第三晶体管T3，当所述第三晶体管T3的控制端被时钟信号开启时则对所述操作晶体管的第一端所连接的所述输出端及相对的所述门极线进行放电。必须说明的是，所述输出端的电荷并不限于通过所述操作晶体管被放电至所述负电压源VSS或低电压源，亦可放电至所述时钟信号的信号源。本发明中，只要于每一个驱动级的输出端设置如图4的放电晶体管DT1-DTF并于两张图像帧间的空白期间Tb发出所述放电使能信号OE至所述放电晶体管DT1-DTF以对所述输出端及门极线GL1-GLF放电即可，故可适用于各式驱动级的电路结构。所述空白期间Tb及/或所述帧期间Tf可根据实际的面板尺寸决定。
综上所述，已知集成门极驱动电路在两张图像帧的空白期间，会出现输出电压浮动的情形而影响图像的输出。因此，本发明还提出一种集成门极驱动电路及液晶面板（图4），其通过在两张图像帧间的空白期间利用放电晶体管对输出电压进行放电，以有效消除电压浮动的情形。
虽然本发明已以前述实施方式公开，然其并非用于限定本发明，任何本发明所属技术领域中的技术人员，在不脱离本发明的精神和范围内，可作各种变动与修改。因此本发明的保护范围应以所附的权利要求书所界定的范围为准。

Claims (9)

1.一种集成门极驱动电路，该集成门极驱动电路包含：
控制电路，用于在帧期间输出多个时钟信号并在空白期间输出放电使能信号，所述时钟信号包括依序输出的第一时钟信号、第二时钟信号、第三时钟信号及第四时钟信号；
多个驱动级，每一个所述驱动级接收所述第一、第二、第三及第四时钟信号并包含用于输出门极驱动信号的输出端，每一个所述驱动级还包含第一晶体管、第二晶体管、第三晶体管、第四晶体管及第五晶体管，其中所述第一晶体管、第二晶体管、第三晶体管、第四晶体管及第五晶体管皆包含有第一端、第二端及控制端，其中，所述第一晶体管的第一端连接其控制端，所述第一晶体管的第二端连接至节点，所述第二晶体管的第一端依序接收所述第一、第二、第三及第四时钟信号，所述第二晶体管的第二端连接所述输出端，所述第三晶体管的第一端连接所述输出端，所述第三晶体管的控制端依序接收所述第三、第四、第一及第二时钟信号，所述第四晶体管的第一端连接所述第一晶体管的第一端及控制端，所述第四晶体管的第二端连接所述节点，所述第四晶体管的控制端依序接收所述第四、第一、第二及第三时钟信号，所述第五晶体管的第一端连接所述节点，所述第五晶体管的第二端连接所述第三晶体管的第二端；以及
多个放电晶体管，每一个所述放电晶体管连接一个所述驱动级的所述输出端，且每一个所述放电晶体管从所述控制电路接收所述放电使能信号以在所述空白期间对所述输出端进行放电。
2.根据权利要求1所述的集成门极驱动电路，其中所述控制电路在所述空白期间不输出所述第一、第二、第三及第四时钟信号。
3.根据权利要求1所述的集成门极驱动电路，其中所述控制电路还输出负电压源。
4.根据权利要求3所述的集成门极驱动电路，其中所述负电压源被提供至每一个所述驱动级。
5.根据权利要求3所述的集成门极驱动电路，其中每一个所述放电晶体管的第一端连接所述输出端，第二端连接所述负电压源，控制端接收所述放电使能信号。
6.根据权利要求1所述的集成门极驱动电路，其中所述控制电路在所述帧期间开始时还输出帧起始信号至所述驱动级的第一驱动级。
7.根据权利要求6所述的集成门极驱动电路，其中所述空白期间介于所述驱动级的最末驱动级输出的所述门极驱动信号与下一个所述帧起始信号之间。
8.根据权利要求1所述的集成门极驱动电路，其中所述放电使能信号的信号期间小于等于所述空白期间。
9.一种液晶面板，该液晶面板包含：
基板；
薄膜晶体管阵列，该薄膜晶体管阵列形成于所述基板上且包含多个门极线；以及
根据权利要求1至8中任一项权利要求所述的集成门极驱动电路，该集成门极驱动电路形成于所述基板上以用于驱动所述薄膜晶体管阵列。
CN201210198895.5A 2012-06-14 2012-06-14 集成门极驱动电路及液晶面板 Active CN103514840B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210198895.5A CN103514840B (zh) 2012-06-14 2012-06-14 集成门极驱动电路及液晶面板
US13/771,806 US9459473B2 (en) 2012-06-14 2013-02-20 Integrated gate driver circuit for eliminating voltage fluctuation and liquid crystal panel with the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210198895.5A CN103514840B (zh) 2012-06-14 2012-06-14 集成门极驱动电路及液晶面板

Publications (2)

Publication Number Publication Date
CN103514840A CN103514840A (zh) 2014-01-15
CN103514840B true CN103514840B (zh) 2016-12-21

Family

ID=49755584

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210198895.5A Active CN103514840B (zh) 2012-06-14 2012-06-14 集成门极驱动电路及液晶面板

Country Status (2)

Country Link
US (1) US9459473B2 (zh)
CN (1) CN103514840B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014054516A1 (ja) * 2012-10-05 2014-04-10 シャープ株式会社 シフトレジスタ、それを備える表示装置、およびシフトレジスタの駆動方法
WO2014054518A1 (ja) 2012-10-05 2014-04-10 シャープ株式会社 シフトレジスタ
US20150279480A1 (en) * 2012-10-05 2015-10-01 Sharp Kabushiki Kaisha Shift register, display device provided therewith, and shift-register driving method
US10255863B2 (en) * 2014-04-02 2019-04-09 Samsung Display Co., Ltd. Display panel having a first region, a second region, and a third region between the first and second regions and including a drive portion on the third region
US10276119B2 (en) * 2014-07-04 2019-04-30 Sharp Kabushiki Kaisha Shift register and display device provided therewith
CN104394293A (zh) * 2014-11-25 2015-03-04 成都创图科技有限公司 一种光束激发式精密反向电流源图形处理系统
CN104464671B (zh) * 2014-12-12 2017-01-11 深圳市华星光电技术有限公司 一种扫描驱动电路
CN104715710B (zh) * 2015-04-10 2016-10-19 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、扫描驱动电路、显示装置
CN104766586B (zh) * 2015-04-29 2017-08-29 合肥京东方光电科技有限公司 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置
CN105185342B (zh) * 2015-10-15 2018-03-27 武汉华星光电技术有限公司 栅极驱动基板和使用栅极驱动基板的液晶显示器
KR102430433B1 (ko) 2016-01-04 2022-08-09 삼성디스플레이 주식회사 표시장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1641740A (zh) * 2003-12-17 2005-07-20 三星电子株式会社 显示装置
JP2006189423A (ja) * 2005-01-06 2006-07-20 Samsung Electronics Co Ltd アレイ基板及びこれを有する表示装置
CN101783124A (zh) * 2010-02-08 2010-07-21 北京大学深圳研究生院 栅极驱动电路单元、栅极驱动电路及显示装置
CN102024437A (zh) * 2009-09-21 2011-04-20 三星电子株式会社 在高温环境下具有改善的稳定性的驱动电路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100957580B1 (ko) * 2003-09-30 2010-05-12 삼성전자주식회사 구동장치, 이를 갖는 표시장치 및 이의 구동방법
TWI330820B (en) 2006-01-26 2010-09-21 Au Optronics Corp Flat panel display and display panel thereof
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
TWI397883B (zh) 2008-09-19 2013-06-01 Hannstar Display Corp 積體閘極驅動電路及其驅動方法
KR101579842B1 (ko) * 2008-10-30 2015-12-24 삼성디스플레이 주식회사 게이트 라인 구동 방법, 이를 수행하기 위한 게이트 구동회로 및 이를 구비한 표시 장치
TWI400685B (zh) 2009-04-08 2013-07-01 Hannstar Display Corp 閘極驅動電路及其驅動方法
TWI406221B (zh) 2009-05-18 2013-08-21 Hannstar Display Corp 積體閘極驅動電路
TWI408665B (zh) 2009-10-21 2013-09-11 Hannstar Display Corp 閘極驅動電路
KR101752834B1 (ko) * 2009-12-29 2017-07-03 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시장치
KR101862347B1 (ko) * 2011-02-01 2018-07-05 삼성디스플레이 주식회사 표시장치 및 이를 갖는 표시장치 세트
KR101868528B1 (ko) 2011-07-05 2018-06-20 삼성디스플레이 주식회사 표시 패널

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1641740A (zh) * 2003-12-17 2005-07-20 三星电子株式会社 显示装置
JP2006189423A (ja) * 2005-01-06 2006-07-20 Samsung Electronics Co Ltd アレイ基板及びこれを有する表示装置
CN102024437A (zh) * 2009-09-21 2011-04-20 三星电子株式会社 在高温环境下具有改善的稳定性的驱动电路
CN101783124A (zh) * 2010-02-08 2010-07-21 北京大学深圳研究生院 栅极驱动电路单元、栅极驱动电路及显示装置

Also Published As

Publication number Publication date
US20130335665A1 (en) 2013-12-19
CN103514840A (zh) 2014-01-15
US9459473B2 (en) 2016-10-04

Similar Documents

Publication Publication Date Title
CN103514840B (zh) 集成门极驱动电路及液晶面板
CN106057147B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN104282287B (zh) 一种goa单元及驱动方法、goa电路和显示装置
CN107464521B (zh) 移位寄存器单元、栅极驱动电路及驱动方法、显示装置
CN100389452C (zh) 移位寄存器电路与改善稳定的方法及栅极线驱动电路
CN102005196B (zh) 具低功率损耗的移位寄存器
KR102028992B1 (ko) 쉬프트 레지스터
CN100426063C (zh) 液晶显示器件及其驱动方法
CN101783124B (zh) 栅极驱动电路单元、栅极驱动电路及显示装置
CN101383133B (zh) 一种用于消除残影的移位缓存器单元
CN104700814B (zh) 移位寄存器单元、栅极驱动装置以及显示装置
CN104409038B (zh) 栅极驱动电路及其单元和一种amoled显示器
CN106023946B (zh) 移位寄存器及其驱动方法、栅极驱动装置以及显示装置
CN103703507B (zh) 液晶显示装置及其驱动方法
KR101920752B1 (ko) 게이트 구동회로
CN105118473B (zh) 移位寄存器单元、移位寄存器及驱动方法、阵列基板
CN102867543B (zh) 移位寄存器、栅极驱动器及显示装置
CN104299591B (zh) 阵列基板行驱动电路及液晶显示装置
TW201141064A (en) Gate shift register and display device using the same
WO2015100813A1 (zh) Goa电路结构
CN102930814A (zh) 移位寄存器及其驱动方法、栅极驱动装置与显示装置
CN103503057A (zh) 扫描信号线驱动电路、具备它的显示装置和扫描信号线的驱动方法
JP2009015291A (ja) 表示装置及びその駆動方法
TW201044359A (en) Shift register
CN103198867A (zh) 移位寄存器、栅极驱动电路及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant