TWI400685B - 閘極驅動電路及其驅動方法 - Google Patents

閘極驅動電路及其驅動方法 Download PDF

Info

Publication number
TWI400685B
TWI400685B TW098111628A TW98111628A TWI400685B TW I400685 B TWI400685 B TW I400685B TW 098111628 A TW098111628 A TW 098111628A TW 98111628 A TW98111628 A TW 98111628A TW I400685 B TWI400685 B TW I400685B
Authority
TW
Taiwan
Prior art keywords
signal
scan
input signal
driving unit
switch
Prior art date
Application number
TW098111628A
Other languages
English (en)
Other versions
TW201037674A (en
Inventor
Hsien Cheng Chang
Yan Jou Chen
Original Assignee
Hannstar Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hannstar Display Corp filed Critical Hannstar Display Corp
Priority to TW098111628A priority Critical patent/TWI400685B/zh
Priority to US12/752,823 priority patent/US8300002B2/en
Publication of TW201037674A publication Critical patent/TW201037674A/zh
Priority to US13/527,962 priority patent/US8723776B2/en
Application granted granted Critical
Publication of TWI400685B publication Critical patent/TWI400685B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning

Description

閘極驅動電路及其驅動方法
本發明係關於一種驅動電路及其驅動方法，特別係關於一種雙向積體閘極驅動電路及其驅動方法。
請參照第1圖所示，一液晶顯示器9通常包含一像素矩陣91、複數源極驅動電路92及複數閘極驅動電路93。一般而言，透過提升該液晶顯示器9之解析度，可使該液晶顯示器9所顯示之畫質更為清晰。然而，該源極驅動電路92及該閘極驅動電路93之數目會因此而增加，導致製造成本提高。
為了降低成本，習知可透過將該液晶顯示器9之閘極驅動電路93與像素矩陣91同時製作於同一基板上，以形成一積體閘極驅動電路(integrated gate drive circuit)。
請參照第2a及2b圖所示，其分別顯示一習知積體閘極驅動電路之方塊圖及時序圖。該積體閘極驅動電路93'包含一時脈產生器931用以交互地產生兩時脈信號CK1 及CK2 、一第一驅動單元932用以接收一輸入信號Input並輸出一輸出信號Output1 ，該輸出信號Output1 係用以驅動一列像素單元並做為一第二驅動單元933之輸入信號，亦即，每一級驅動單元之輸出信號係同時作為一列像素單元之驅動信號及其下一級驅動單元之輸入信號。藉此，該積體閘極驅動電路93'可從第一驅動單元932至第m驅動單元93m依序輸出一輸出信號以作為該液晶顯示器9之掃描信號。
隨著液晶顯示器之應用範圍逐漸增加，市面上已出現具備雙向操作(reversible)功能的閘極驅動晶片，但是習知積體閘極驅動電路尚不具備此項功能。因此，有必要提出一種具有雙向操作功能之積體閘極驅動電路及其驅動方法。
本發明提出一種閘極驅動電路及其驅動方法，該閘極驅動電路具有對稱的電路結構，只要改變時脈信號之順序並將掃描起始信號與掃描結束信號互換，即可改變閘極驅動電路之驅動方向。
本發明提出一種閘極驅動電路接收複數具有一順序的時脈信號，該閘極驅動電路包含複數串接之驅動單元依序分別輸出一輸出信號，每一驅動單元包含一第一開關、一第二開關及一第三開關。該第一開關包含一控制端、一第一端及一第二端；該控制端接收一第一時脈信號，該第一端接收一第一輸入信號，該第二端耦接一節點。該第二開關包含一控制端、一第一端及一第二端；該控制端接收一第二時脈信號，該第一端耦接該節點，該第二端接收一第二輸入信號。該第三開關包含一控制端、一第一端及一第二端；該控制端耦接該節點，該第一端接收一第三時脈信號，該第二端輸出該輸出信號。該第一輸入信號及該第二輸入信號為該驅動單元相鄰驅動單元之輸出信號，且該第一時脈信號、第三時脈信號及該第二時脈信號為按照該順序的連續三個時脈信號。該閘極驅動電路之一第一級驅動單元接收一掃描起始信號且一最後一級驅動單元接收該掃描結束信號，或該第一級驅動單元接收該掃描結束信號且該最後一級驅動單元接收該掃描起始信號；其中，將該等時脈信號之該順序反向並將該掃描起始信號與該掃描結束信號互換以改變該閘極驅動電路之驅動方向。
本發明另提出一種閘極驅動電路接收複數具有一順序的時脈信號，該閘極驅動電路包含複數串接之驅動單元依序分別輸出一輸出信號，每一驅動單元包含一第一開關、一第二開關、一第三開關、一第四開關及一第五開關。該第一開關包含一控制端、一第一端及一第二端，該控制端及該第一端接收一第一輸入信號，該第二端耦接一節點。該第二開關包含一控制端、一第一端及一第二端，該控制端接收一第二輸入信號，該第一端耦接該節點，該第二端耦接一低電壓源。該第三開關包含一控制端、一第一端及一第二端，該控制端及該第一端接收一第三輸入信號，該第二端耦接該節點。該第四開關包含一控制端、一第一端及一第二端，該控制端接收一第四輸入信號，該第一端耦接該節點，該第二端耦接該低電壓源。該第五開關包含一控制端、一第一端及一第二端，該控制端耦接該節點，該第一端接收一第一時脈信號，該第二端輸出該輸出信號。該第一輸入信號及該第三輸入信號為該驅動單元相鄰驅動單元之輸出信號，該第二輸入信號及該第四輸入信號為該驅動單元相鄰第二級驅動單元之輸出信號。該閘極驅動電路之一第一級驅動單元接收一掃描起始信號及一掃描結束信號，一最後一級驅動單元接收該掃描結束信號及該掃描起始信號。該閘極驅動電路之一第二級驅動單元接收該掃描起始信號且一倒數第二級驅動單元接收該掃描結束信號，或該第二級驅動單元接收該掃描結束信號且該倒數第二級驅動單元接收該掃描起始信號；其中，將該等時脈信號之該順序反向並將該掃描起始信號與該掃描結束信號互換以改變該閘極驅動電路之驅動方向。
本發明另提出一種閘極驅動電路之驅動方法，該閘極驅動電路包含複數串接之驅動單元依序分別輸出一輸出信號，該驅動方法包含下列步驟：輸入複數具有一順序的時脈信號至該閘極驅動電路；輸入一掃描起始信號或一掃描結束信號至該閘極驅動電路之一第一級驅動單元；輸入一掃描結束信號或一掃描起始信號至該閘極驅動電路之一最後一級驅動單元；及將該等時脈信號之該順序反向並將該掃描起始信號與該掃描結束信號互換以改變該閘極驅動電路之驅動方向。
本發明之閘極驅動電路包含一正向驅動模式及一反向驅動模式，只要將閘極驅動電路之時脈信號順序互換以及將第一級驅動單元和最後一級驅動單元之輸入信號互換，即可簡單地切換於正向及反向驅動模式間，其中每一級驅動單元之輸出信號係作為相鄰一級或兩級驅動單元之輸入信號。
為了讓本發明之上述和其他目的、特徵、和優點能更明顯，下文將配合所附圖示，作詳細說明如下。於本發明之說明中，相同之構件係以相同之符號表示，於此合先述明。
請參照第3圖所示，其顯示本發明一實施例之閘極驅動電路1。該閘極驅動電路1包含一時脈產生器11用以產生複數個具有一順序的時脈信號以及複數串接之驅動單元，例如一第一驅動單元121、一第二驅動單元122、一第三驅動單元123、一第四驅動單元124、一第五驅動單元125及一第n驅動單元12n。該第一驅動單元121可做為該閘極驅動電路1之第一級驅動單元或最後一級驅動單元，並接收至少一時脈信號CK1 以及一掃描起始信號(第一級輸入信號)STV或一掃描結束信號(最後一級輸入信號)END，並輸出一第一輸出信號O1 ，其中該第一輸出信號O1 同時作為該第一驅動單元121之相鄰一級或兩級驅動單元之輸入信號；該掃描起始信號STV用以致能(enable)該閘極驅動電路1開始執行一次掃瞄動作；該掃描結束信號END用以致能該閘極驅動電路1結束一次掃瞄動作。該第二驅動單元122接收至少一時脈信號CK2 及至少一輸入信號I2 ，並輸出一第二輸出信號O2 ，其中該輸入信號I2 可由該第二驅動單元122之一級或兩級相鄰驅動單元所提供且該第二輸出信號O2 可同時作為該第二驅動單元122之一級或兩級相鄰驅動單元之輸入信號。同樣地，該第三驅動單元123接收至少一時脈信號CK3 及至少一輸入信號I3 ，並輸出一第三輸出信號O3 ；該第四驅動單元124接收至少一時脈信號CK4 及至少一輸入信號I4 ，並輸出一第四輸出信號O4 ；該第五驅動單元125接收至少一時脈信號CK5 及至少一輸入信號I5 ，並輸出一第五輸出信號O5 ，其中該等輸入信號I2 ~I5 之來源及該等輸出信號O2 ~O5 所耦接之驅動單元將於下列各段落中以實施例說明。該第n驅動單元12n可做為該閘極驅動電路1之最後一級驅動單元或第一級驅動單元，並接收至少一時脈信號CKn 、一掃描結束信號END或一掃描起始信號STV以及至少一輸入信號In-1 ，並輸出一第n輸出信號On ，其中該輸入信號In-1 可由該第n驅動單元12n之相鄰一級或兩級驅動單元之輸出信號所提供，且該第n輸出信號On 可同時作為該第n驅動單元12n之相鄰一級或兩級驅動單元之輸入信號。於本實施例中，該掃描起始信號STV及該掃描結束信號END可由一時序控制器(Tcon)2提供或由其他元件提供。該等時脈信號CK1 ~CKn 之細節將於下列段落中以實施例說明。
請同時參照第3及4a~4d圖所示，第4a~4d圖分別顯示該閘極驅動電路1運作時序圖之不同實施例。請參照第4a圖所示，於一種實施例中，該時脈產生器11係交互地產生兩時脈信號C1 及C2 。因此，該等驅動單元121~12n依序接收該等時脈信號C1 及C2 並依序分別輸出一輸出信號O1 ~On ，例如該第一驅動單元121、該第三驅動單元123、該第五驅動單元125...接收該時脈信號C1 或該時脈信號C2 (亦即該時脈信號CK1 、CK3 及CK5 ...可為該時脈信號C1 或C2 )；該第二驅動單元122、該第四驅動單元124...接收該時脈信號C2 或該時脈信號C1 (亦即該時脈信號CK2 、CK4 ...可為該時脈信號C2 或C1 )，但所述順序並非用以限定本發明。於另一實施例中，每一該等驅動單元121~12n可同時接收該時脈信號C1 及該時脈信號C2 。
請參照第4b圖所示，於另一種實施例中，該時脈產生器11係順序地產生三個時脈信號C1 ~C3 。因此，該等驅動單元121~12n依序接收該等時脈信號C1 ~C3 並依序分別輸出一輸出信號O1 ~On 。例如該第一驅動單元121、該第四驅動單元124...接收該時脈信號C1 ；該第二驅動單元122、該第五驅動單元125...接收該時脈信號C2 ；該第三驅動單元123...接收該時脈信號C3 ，但所述順序並非用以限定本發明。於另一實施例中，每一該等驅動單元121~12n可按照其他順序接收一時脈信號或同時接收該等時脈信號C1 ~C3 其中兩個或三個。
請參照第4c圖所示，於另一種實施例中，該時脈產生器11係順序地產生四個時脈信號C1 ~C4 。因此，該等驅動單元121~12n依序接收該等時脈信號C1 ~C4 並依序分別輸出一輸出信號O1 ~On 。例如該第一驅動單元121、第五驅動單元125...接收該時脈信號C1 ；該第二驅動單元122...接收該時脈信號C2 ；該第三驅動單元123...接收該時脈信號C3 ；該第四驅動單元124...接收該時脈信號C4 ，但所述順序並非用以限定本發明。於另一實施例中，每一該等驅動單元121~12n可按照其他順序接收一時脈信號或同時接收該等時脈信號C1 ~C4 其中兩個或三個。
請參照第4d圖所示，於另一種實施例中，該時脈產生器11係順序地產生五個時脈信號C1 ~C5 ，因此，該等驅動單元121~12n依序接收該等時脈信號C1 ~C5 並依序分別輸出一輸出信號O1 ~On 。例如該第一驅動單元121、一第六驅動單元...接收該時脈信號C1 ；該第二驅動單元122、一第七驅動單元...接收該時脈信號C2 ；該第三驅動單元123、一第八驅動單元...接收該時脈信號C3 ；該第四驅動單元124、一第九驅動單元...接收該時脈信號C4 ；該第五驅動單元125、一第十驅動單元...接收該時脈信號C5 ，但所述順序並非用以限定本發明。於另一實施例中，每一該等驅動單元121~12n可按照其他順序接收一時脈信號或同時接收該等時脈信號C1 ~C5 其中兩個或三個。
一實施例中，該時脈產生器11可不包含於該閘極驅動電路1，例如其可包含於該時序控制器2中或其他元件。該等驅動單元之數目則根據實際像素數目而決定。該等時脈信號CK1 ~CKn 彼此間具有一相位差，例如一個時脈信號之相位差。
請參照第3、5a及5b圖所示，第5a及5b圖分別顯示本發明實施例之一驅動單元之電路圖及其運作時序圖，其中第5b圖中之”H”係表示一高電位，例如15伏特；”L”係表示一低電位，例如-10伏特，但所述數值並非用以限定本發明。於此實施例中，該閘極驅動電路1係操作於正向模式，亦即第3圖中該第一驅動單元121係作為該閘極驅動電路1之第一級驅動單元，該第n驅動單元12n係作為該閘極驅動電路1之最後一級驅動單元。此時，該第一驅動單元121係接收一掃描起始信號STV；該第n驅動單元12n係接收一掃描結束信號END。一驅動單元12N接收三個時脈信號CN-1 、CN 、CN+1 以及兩輸入信號ON-1 、ON+1 ，並輸出一輸出信號ON ，其中該時脈信號CN-1 之高準位係位於該時脈信號CN 之高準位的前一個時脈區間，該時脈信號CN+1 之高準位係位於該時脈信號CN 之高準位的後一個時脈區間，其中兩相鄰時脈區間之相位差為一個脈衝寬度；該輸入信號ON-1 為該驅動單元12N之前一級驅動單元之輸出信號，該輸入信號ON+1 為該驅動單元12N之後一級驅動單元之輸出信號；亦即，該輸入信號ON-1 之高準位係位於該輸入信號ON 之高準位的前一個時脈區間，該輸入信號ON+1 之高準位係位於該輸入信號ON 之高準位的後一個時脈區間；該輸出信號ON 之高準位則與該時脈信號CN 之高準位於同一時脈區間發生，如第5b圖所示。例如，若該驅動單元12N為第3圖之第三驅動單元123時，該輸入信號ON-1 則為O2 ，該輸入信號ON+1 則為O4 。當該驅動單元12N為該第一驅動單元121時，該輸入信號ON-1 則為該掃描起始信號STV，該輸入信號ON+1 則為O2 。當該驅動單元12N為該第n驅動單元12n時，該輸入信號ON-1 則為On-1 (未繪示)，該輸入信號ON+1 則為該掃描結束信號END。
該驅動單元12N包含一第一開關12N1、一第二開關12N2及一第三開關12N3，其中該等開關元件可為薄膜場效電晶體或半導體開關元件。該第一開關12N1之控制端接收該時脈信號CN-1 ，其第一端接收該輸入信號ON-1 /STV，第二端耦接至一節點Z。該第二開關12N2之控制端接收該時脈信號CN+1 ，其第一端耦接該節點Z，第二端接收該輸入信號ON+1 /END。該第三開關12N3之控制端耦接該節點Z，其第一端接收該時脈信號CN ，第二端輸出該輸出信號ON 。
請再同時參照第5a及5b圖所示，於一第一時脈區間t1 ，該時脈信號CN-1 轉換為高準位而開啟該第一開關12N1，且該輸入信號ON-1 /STV轉換為高準位。藉此，該節點Z轉換為高準位而導通(ON)該第三開關12N3，且該時脈信號CN 此時為低準位而使得該輸出信號ON 為低準位。此時，由於該時脈信號CN+1 為低準位，該第二開關12N2為關閉狀態(OFF)。該輸入信號ON+1 於此時脈區間維持低準位。
於一第二時脈區間t2 ，該時脈信號CN-1 轉換為低準位而關閉該第一開關12N1，該節點Z之電位仍維持為高準位而持續導通該第三開關12N3，且由於該時脈信號CN 轉換為高準位而使得該輸出信號ON 轉換為高準位。此時，由於該時脈信號CN+1 仍維持為低準位，該第二開關12N2維持為關閉狀態。該輸入信號ON-1 以及ON+1 於此時脈區間維持低準位。
於一第三時間區間t3 ，該時脈信號CN-1 仍維持為低準位而使得該第一開關12N1維持為關閉。該時脈信號CN+1 此時轉換為高準位而導通該第二開關12N2，且由於該輸入信號ON+1 /END轉換為高準位而使得該節點Z仍維持為高準位。藉此，該第三開關12N3維持導通，且由於該時脈信號CN 此時轉換為低準位而使得該輸出信號ON 轉換為低準位。該輸入信號ON-1 於此時脈區間維持低準位。此外於此實施例中，該驅動單元12N可另包含一穩壓電路SC用以穩定該輸出信號ON 。
請參照第3、6a及6b圖所示，第6a及6b圖分別顯示本發明實施例之驅動單元於反向模式時之電路圖及其運作時序圖。於反向模式中，第3圖中該第n驅動單元12n係作為該閘極驅動電路1之第一級驅動單元，該第一驅動單元121係作為該閘極驅動電路1之最後一級驅動單元。此時，該第n驅動單元12n係接收該掃描起始信號STV；該第一驅動單元121係接收該掃描結束信號END。此外，該閘極驅動電路1中，當該時脈產生器11所產生之時脈信號為偶數個時，該等時脈信號之前半部分與後半部份對稱地互換，例如第4a圖中，該時脈信號C1 與時脈信號C2 互換；第4c圖中，該時脈信號C1 與時脈信號C4 互換，該時脈信號C2 與時脈信號C3 互換。當該時脈產生器11所產生之時脈信號為奇數個時，除了中間的時脈信號以外，該等時脈信號之前半部分與後半部份對稱地互換，例如第4b圖中，該時脈信號C1 與時脈信號C3 互換；第4d圖中，該時脈信號C1 與時脈信號C5 互換，該時脈信號C2 與時脈信號C4 互換。亦即，本發明之閘極驅動電路1透過互換掃描起始信號STV及掃描結束信號END，並且將該時脈產生器所產生之時脈信號的順序互換，即可達成雙向驅動之功能。
請再參照第6a及6b圖所示，當該閘極驅動電路1於反向操作模式時，該第一開關12N1之控制端接收該時脈信號CN+1 ，該第二開關12N2之控制端接收該時脈信號CN-1 。於一第一時脈區間t1 '，該時脈信號CN-1 轉換為高準位而開啟該第二開關12N2，且該輸入信號ON+1 /STV轉換為高準位。藉此，該節點Z轉換為高準位而導通該第三開關12N3，且該時脈信號CN 此時為低準位而使得該輸出信號ON 為低準位。此時，由於該時脈信號CN+1 為低準位，該第一開關12N1為關閉狀態。該輸入信號ON-1 於此時脈區間維持低準位。
於一第二時脈區間t2 '，該時脈信號CN-1 轉換為低準位而關閉該第二開關12N2，該節點Z之電位仍維持為高準位而持續導通該第三開關12N3，且由於該時脈信號CN 轉換為高準位而使得該輸出信號ON 轉換為高準位。此時，由於該時脈信號CN+1 仍維持為低準位，該第一開關12N1維持為關閉狀態。該輸入信號ON-1 以及ON+1 於此時脈區間維持低準位。
於一第三時間區間t3 '，該時脈信號CN-1 仍維持為低準位而使得該第二開關12N2維持為關閉。該時脈信號CN+1 此時轉換為高準位而導通該第一開關12N1，且由於該輸入信號ON-1 /END轉換為高準位而使得該節點Z仍維持為高準位。藉此，該第三開關12N3維持導通且由於該時脈信號CN 此時轉換為低準位而使得該輸出信號ON 轉換為低準位。該輸入信號ON+1 於此時脈區間維持低準位。
請參照第3及7a圖所示，第7a圖顯示本發明另一實施例之驅動單元12N'之電路圖。該驅動單元12N'接收一輸入信號ON-2 (END/STV)、一輸入信號ON-1 (STV/END)、一輸入信號ON+1 (END/STV)、一輸入信號ON+2 (STV/END)及一時脈信號CN ，並輸出一輸出信號ON ，其中該輸入信號ON-2 及ON+2 為該驅動單元12N'之相鄰第二級之驅動單元之輸出信號；該輸入信號ON-1 及ON+1 為該驅動單元12N'之相鄰級之驅動單元之輸出信號。該輸出信號ON 之高準位則與該時脈信號CN 之高準位於同一時脈區間發生。該驅動單元12N'包含一第一開關12N1'、一第二開關12N2'、一第三開關12N3'、一第四開關12N4'及一第五開關12N5'，其中該等開關元件可為薄膜場效電晶體或半導體開關元件。該第一開關12N1'之控制端及第一端接收該輸入信號ON-1 ，其第二端耦接至一節點Z'。該第二開關12N2'之控制端接收該輸入信號ON+2 ，其第一端耦接該節點Z'，第二端耦接至一低電壓源Vg1以作為放電路徑。該第三開關12N3'之控制端及第一端接收該輸入信號ON+1 ，其第二端耦接該節點Z'。該第四開關12N4'之控制端接收該輸入信號ON-2 ，其第一端耦接該節點Z'，第二端耦接至該低電壓源Vg1以作為放電路徑。該第五開關12N5'之控制端耦接該節點Z'，其第一端接收該時脈信號CN ，第二端輸出該輸出信號ON 。於此實施例中，該驅動單元12N'可另包含一穩壓電路SC'用以穩定該輸出信號ON 。
請參照第7a及7b圖所示，第7b圖顯示該驅動單元12N'於正向模式之運作時序圖，亦即該閘極驅動電路1由該第一驅動單元121開始每一驅動單元依序輸出一驅動信號。此時，該輸入信號ON-2 為該驅動單元12N'之前第二級驅動單元之輸出信號；該輸入信號ON-1 為該驅動單元12N'之前一級驅動單元之輸出信號；該輸入信號ON+1 為該驅動單元12N'之後一級驅動單元之輸出信號；該輸入信號ON+2 為該驅動單元12N'之後第二級驅動單元之輸出信號。此外，當該驅動單元12N'為該閘極驅動電路1之第一級驅動單元(例如第一驅動單元121)時，該輸入信號ON-2 即為該掃描結束信號END，該輸入信號ON-1 即為該掃描起始信號STV；當該驅動單元12N'為該閘極驅動電路1之第二級驅動單元(例如第二驅動單元122)時，該輸入信號ON-2 即為該掃描起始信號STV；當該驅動單元12N'為該閘極驅動電路1之倒數第二級驅動單元(例如第n-1驅動單元)時，該輸入信號ON+2 即為該掃描結束信號END；當該驅動單元12N'為該閘極驅動電路1之最後一級驅動單元(例如第n驅動單元12n)時，該輸入信號ON+2 即為該掃描起始信號STV，該輸入信號ON+1 即為該掃描結束信號END。
於一第一時脈區間T1 ，該輸入信號ON-2 轉換為高準位而導通該第四開關12N4'；藉此，該節點Z'對該低電壓源Vgl放電至低準位而關閉該第五開關12N5'。該輸出信號ON 為低準位。該第一開關12N1'、該第二開關12N2'及該第三開關12N3'之控制端均為低準位而處於關閉狀態。
於一第二時脈區間T2 ，該輸入信號ON-2 轉換為低準位而關閉該第四開關12N4'。該輸入信號ON-1 轉換為高準位而導通該第一開關12N1'，使得該節點Z'之電位轉換為高準位而導通該第五開關12N5'，且由於該時脈信號CN 此時為低準位，該輸出信號ON 仍維持為低準位。該第二開關12N2'及該第三開關12N3'之控制端均維持為低準位而處於關閉狀態。
於一第三時脈區間T3 ，該輸入信號ON-2 維持為低準位而關閉該第四開關12N4'。該輸入信號ON-1 轉換為低準位而關閉該第一開關12N1'。該節點Z'之電位仍維持為高準位而使得該第五開關12N5'維持導通，且由於該時脈信號CN 此時轉換為高準位，該輸出信號ON 轉換為高準位。該第二開關12N2'及該第三開關12N3'之控制端均維持為低準位而處於關閉狀態。
於一第四時脈區間T4 ，該輸入信號ON-2 維持為低準位而關閉該第四開關12N4'。該輸入信號ON-1 維持為低準位而關閉該第一開關12N1'。此時，該輸入信號ON+1 轉換為高準位而導通該第三開關12N3'，該節點Z'之電位仍維持為高準位而使得該第五開關12N5'維持導通，且由於該時脈信號CN 此時轉換為低準位，該輸出信號ON 轉換為低準位。該第二開關12N2'之控制端仍為低準位而處於關閉狀態。
於一第五時脈區間T5 ，該輸入信號ON-2 維持為低準位而關閉該第四開關12N4'。該輸入信號ON-1 維持為低準位而關閉該第一開關12N1'。該輸入信號ON+1 轉換為低準位而關閉該第三開關12N3'。此時，該輸入信號ON+2 轉換為高準位而導通該第二開關12N2'，因此該節點Z'之電位透過該第二開關12N2'向該低電壓源Vgl放電至低準位而關閉該第五開關12N5'；藉此，該輸出信號ON 維持為低準位。
於上述第一時脈區間T1 至第五時脈區間T5 中未述及之輸入信號及時脈信號則維持為低準位。
請參照第7a及7c圖所示，第7c圖顯示該驅動單元12N'於反向模式之運作時序圖，亦即該閘極驅動電路1由該第n驅動單元12n開始每一驅動單元依序輸出一驅動信號。此時，該輸入信號ON-2 為該驅動單元12N'之後第二級驅動單元之輸出信號；該輸入信號ON-1 為該驅動單元12N'之後一級驅動單元之輸出信號；該輸入信號ON+1 為該驅動單元12N'之前一級驅動單元之輸出信號；該輸入信號ON+2 為該驅動單元12N'之前第二級驅動單元之輸出信號。此外，當該驅動單元12N'為該閘極驅動電路1之第一級驅動單元(例如第n驅動單元12n)時，該輸入信號ON+2 即為該掃描結束信號END，該輸入信號ON+1 即為該掃描起始信號STV；當該驅動單元12N'為該閘極驅動電路1之第二級驅動單元(例如第n-1驅動單元)時，該輸入信號ON+2 即為該掃描起始信號STV；當該驅動單元12N'為該閘極驅動電路1之倒數第二級驅動單元(例如第二驅動單元122)時，該輸入信號ON-2 即為該掃描結束信號END；當該驅動單元12N'為該閘極驅動電路1之最後一級驅動單元(例如第二驅動單元121)時，該輸入信號ON-1 即為該掃描結束信號END，該輸入信號ON-2 即為該掃描起始信號STV。
於一第一時脈區間T1 '，該輸入信號ON+2 轉換為高準位而導通該第二開關12N2'；藉此，該節點Z'對該低電壓源Vgl放電至低準位而關閉該第五開關12N5'。該輸出信號ON 為低準位。該第一開關12N1'、該第三開關12N3'及該第四開關12N4'之控制端均為低準位而處於關閉狀態。
於一第二時脈區間T2 '，該輸入信號ON+2 轉換為低準位而關閉該第二開關12N2'。該輸入信號ON+1 轉換為高準位而導通該第三開關12N3'，使得該節點Z'之電位轉換為高準位而導通該第五開關12N5'，且由於該時脈信號CN 此時為低準位，該輸出信號ON 仍維持為低準位。該第一開關12N1'及該第四開關12N4'之控制端均維持為低準位而處於關閉狀態。
於一第三時脈區間T3 '，該輸入信號ON+2 維持為低準位而關閉該第二開關12N2'。該輸入信號ON+1 轉換為低準位而關閉該第三開關12N3'。該節點Z'之電位仍維持為高準位而使得該第五開關12N5'維持導通，且由於該時脈信號CN 此時轉換為高準位，該輸出信號ON 轉換為高準位。該第一開關12N1'及該第四開關12N4'之控制端均維持為低準位而處於關閉狀態。
於一第四時脈區間T4 '，該輸入信號ON+2 維持為低準位而關閉該第二開關12N2'。該輸入信號ON+1 維持為低準位而關閉該第三開關12N3'。此時，該輸入信號ON-1 轉換為高準位而導通該第一開關12N1'，該節點Z'之電位仍維持為高準位而使得該第五開關12N5'維持導通，且由於該時脈信號CN 此時轉換為低準位，該輸出信號ON 轉換為低準位。該第四開關12N4'之控制端仍為低準位而處於關閉狀態。
於一第五時脈區間T5 '，該輸入信號ON+2 維持為低準位而關閉該第二開關12N2'。該輸入信號ON+1 維持為低準位而關閉該第三開關12N3'。該輸入信號ON-1 轉換為低準位而關閉該第一開關12N1'。此時，該輸入信號ON-2 轉換為高準位而導通該第四開關12N4'，因此該節點Z'之電位透過該第四開關12N4'向該低電壓源Vgl放電至低準位而關閉該第五開關12N5'；藉此，該輸出信號ON 維持為低準位。
於此實施例中，同樣透過互換該掃描起始信號STV及該掃描結束信號END，並且將該時脈產生器11所產生之時脈信號順序互換，即可達成雙向驅動之功能。
如前所述，由於習知閘極驅動電路無法達成雙向驅動之功能，為搭配具有雙向驅動功能之晶片並增加閘極驅動電路之實用性，本發明提出一種雙向閘極驅動電路(第5a、6a及7a圖)，其具有對稱的電路結構。因此於操作時，只要將第一級驅動單元和最後一級驅動單元之輸入信號互換，並將時脈產生器所產生之時脈信號順序互換，即能夠達成雙向驅動之目的。
雖然本發明已以前述實施例揭示，然其並非用以限定本發明，任何本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與修改。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1．．．閘極驅動電路
11．．．時脈產生器
121~12n．．．驅動單元
12N,12N'．．．驅動單元
12N1,12N1'．．．第一開關
12N2,12N2'．．．第二開關
12N3,12N3'．．．第三開關
12N4'．．．第四開關
12N5'．．．第五開關
SC,SC'．．．穩壓電路
CK1 ~CKn ．．．時脈信號
O1 ~On ．．．輸出信號
ON-2 ~ON+2 ．．．輸出信號
I2 ~In-1 ．．．輸入信號
STV．．．掃描起始信號
END．．．掃描結束信號
C1 ~CN+2 ．．．時脈信號
Z,Z'．．．節點
2．．．時序控制器
9．．．液晶顯示器
91．．．像素矩陣
92．．．源極驅動電路
93．．．閘極驅動電路
93'．．．積體閘極驅動電路
931．．．時脈產生器
932~93m．．．驅動單元
Output1 ~Outputm ．．．輸出信號
Input．．．輸入信號
t1 ~t3 ．．．時脈區間
t1 '~t3 '．．．時脈區間
T1 ~T5 ．．．時脈區間
T1 '~T5 '．．．時脈區間
第1圖顯示一液晶顯示器之示意圖。
第2a圖顯示一習知積體閘極驅動電路之示意圖。
第2b圖顯示第2a圖之積體閘極驅動電路之操作時序圖。
第3圖顯示本發明實施例之閘極驅動電路之示意圖。
第4a圖顯示本發明實施例之閘極驅動電路之信號時序圖，其中時脈產生器交互地產生兩時脈信號。
第4b圖顯示本發明實施例之閘極驅動電路之另一信號時序圖，其中時脈產生器依序產生三時脈信號。
第4c圖顯示本發明實施例之閘極驅動電路之另一信號時序圖，其中時脈產生器依序產生四時脈信號。
第4d圖顯示本發明實施例之閘極驅動電路之另一信號時序圖，其中時脈產生器依序產生五時脈信號。
第5a圖顯示本發明實施例之一驅動單元之電路圖，其中閘極驅動電路係操作於正向模式。
第5b圖顯示第5a圖之驅動單元之操作示意圖。
第6a圖顯示本發明一實施例之驅動單元之電路圖，其中閘極驅動電路係操作於反向模式。
第6b圖顯示第6a圖之驅動單元之操作示意圖。
第7a圖顯示本發明另一實施例之驅動單元之電路圖。
第7b圖顯示第7a圖之驅動單元之操作示意圖，其中閘極驅動電路係操作於正向模式。
第7c圖顯示第7a圖之驅動單元之操作示意圖，其中閘極驅動電路係操作於反向模式。
1．．．閘極驅動電路
11．．．時脈產生器
121~12n．．．驅動單元
CK1 ~CKn ．．．時脈信號
O1 ~On ．．．輸出信號
I2 ~In-1 ．．．輸入信號
STV．．．掃描起始信號
END．．．掃描結束信號

Claims (19)

  1. 一種閘極驅動電路，接收來自一時脈產生器並具有一順序的複數時脈信號，該閘極驅動電路包含複數串接之驅動單元依序分別輸出一輸出信號，每一驅動單元包含：一第一開關，包含一控制端接收一第一時脈信號，一第一端接收一第一輸入信號，一第二端耦接一節點；一第二開關，包含一控制端接收一第二時脈信號，一第一端耦接該節點，一第二端接收一第二輸入信號；及一第三開關，包含一控制端耦接該節點，一第一端接收一第三時脈信號，一第二端輸出該輸出信號；其中，該第一輸入信號及該第二輸入信號為該驅動單元相鄰驅動單元之輸出信號，且該第一時脈信號、第三時脈信號及該第二時脈信號為按照該順序的連續三個時脈信號；其中該閘極驅動電路之一第一級驅動單元接收一掃描起始信號且一最後一級驅動單元接收一掃描結束信號，或該第一級驅動單元接收該掃描結束信號且該最後一級驅動單元接收該掃描起始信號；其中，將該等時脈信號之該順序反向並將該掃描起始信號與該掃描結束信號互換以改變該閘極驅動電路之驅動方向。
  2. 根據申請專利範圍第1項之閘極驅動電路，其中該第一開關、該第二開關及該第三開關為薄膜場效電晶體。
  3. 根據申請專利範圍第1項之閘極驅動電路，其中每一驅動單元另包含一穩壓電路耦接於該第三開關之第二端。
  4. 根據申請專利範圍第1項之閘極驅動電路，其中該第一級驅動單元中，該第一輸入信號為該掃描起始信號或該掃描結束信號。
  5. 根據申請專利範圍第1項之閘極驅動電路，其中該最後一級驅動單元中，該第二輸入信號為該掃描結束信號或該掃描起始信號。
  6. 根據申請專利範圍第1項之閘極驅動電路，其中於一第一驅動模式中，該第一級驅動單元之第一輸入信號為該掃描起始信號；該最後一級驅動單元之第二輸入信號為該掃描結束信號。
  7. 根據申請專利範圍第1項之閘極驅動電路，其中於一第二驅動模式中，該第一級驅動單元之第一輸入信號為該掃描結束信號；該最後一級驅動單元之第二輸入信號為該掃描起始信號。
  8. 根據申請專利範圍第1項之閘極驅動電路，其中按照該順序之兩相鄰時脈信號的相位差為一個時脈信號。
  9. 根據申請專利範圍第1項之閘極驅動電路，其中該掃描起始信號及該掃描結束信號由一時序控制器提供。
  10. 一種閘極驅動電路，接收複數具有一順序的時脈信號，該閘極驅動電路包含複數串接之驅動單元依序分別輸出一輸出信號，每一驅動單元包含：一第一開關，包含一控制端及一第一端接收一第一輸入信號，一第二端耦接一節點；一第二開關，包含一控制端接收一第二輸入信號，一第一端耦接該節點，一第二端耦接一低電壓源；一第三開關，包含一控制端及一第一端接收一第三輸入信號，一第二端耦接該節點；一第四開關，包含一控制端接收一第四輸入信號，一第一端耦接該節點，一第二端耦接該低電壓源；及一第五開關，包含一控制端耦接該節點，一第一端接收一時脈信號，一第二端輸出該輸出信號；其中，該第一輸入信號及該第三輸入信號為該驅動單元相鄰驅動單元之輸出信號，該第二輸入信號及該第四輸入信號為該驅動單元相鄰第二級驅動單元之輸出信號；其中，該閘極驅動電路之一第一級驅動單元接收一掃描起始信號及一掃描結束信號，一最後一級驅動單元接收該掃描結束信號及該掃描起始信號； 其中，該閘極驅動電路之一第二級驅動單元接收該掃描起始信號且一倒數第二級驅動單元接收該掃描結束信號，或該第二級驅動單元接收該掃描結束信號且該倒數第二級驅動單元接收該掃描起始信號；其中，將該等時脈信號之該順序反向並將該掃描起始信號與該掃描結束信號互換以改變該閘極驅動電路之驅動方向。
  11. 根據申請專利範圍第10項之閘極驅動電路，其中該第一開關、該第二開關、該第三開關、該第四開關及該第五開關為薄膜場效電晶體。
  12. 根據申請專利範圍第10項之閘極驅動電路，其中每一驅動單元另包含一穩壓電路耦接於該第五開關之第二端。
  13. 根據申請專利範圍第10項之閘極驅動電路，其中該第一級驅動單元中，該第一輸入信號為該掃描起始信號或該掃描結束信號，該第四輸入信號為該掃描結束信號或該掃描起始信號。
  14. 根據申請專利範圍第10項之閘極驅動電路，其中該第二級驅動單元中，該第四輸入信號為該掃描起始信號或該掃描結束信號。
  15. 根據申請專利範圍第10項之閘極驅動電路，其中該最後一級驅動單元中，該第二輸入信號為該掃描起始信號或該掃描結束信號，該第三輸入信號為該掃描結束信號或該掃描起始信號。
  16. 根據申請專利範圍第10項之閘極驅動電路，其中該倒數第二級驅動單元中，該第二驅動信號為該掃描結束信號或該掃描起始信號。
  17. 根據申請專利範圍第10項之閘極驅動電路，於一第一驅動模式中，該第一級驅動單元之該第一輸入信號為該掃描起始信號且該第四輸入信號為該掃描結束信號；該第二級驅動單元之該第四輸入信號為該掃描起始信號；該最後一級驅動單元之該第二輸入信號為該掃描起始信號且該第三輸入信號為該掃描結束信號；該倒數第二級驅動單元之該第二驅動信號為該掃描結束信號。
  18. 根據申請專利範圍第10項之閘極驅動電路，於一第二驅動模式中，該第一級驅動單元之該第一輸入信號為該掃描結束信號且該第四輸入信號為該掃描起始信號；該第二級驅動單元之該第四輸入信號為該掃描結束信號；該最後一級驅動單元之第二輸入信號為該掃描結束信號且該第三輸入信號為該掃描起始信號；該倒數第二級驅動單元之該第二驅動信號為該掃描起始信號。
  19. 根據申請專利範圍第10項之閘極驅動電路，其中該掃描起始信號及該掃描結束信號由一時序控制器提供。
TW098111628A 2009-04-08 2009-04-08 閘極驅動電路及其驅動方法 TWI400685B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW098111628A TWI400685B (zh) 2009-04-08 2009-04-08 閘極驅動電路及其驅動方法
US12/752,823 US8300002B2 (en) 2009-04-08 2010-04-01 Gate drive circuit having at least three clock signals and having forward and reverse driving modes and driving method thereof
US13/527,962 US8723776B2 (en) 2009-04-08 2012-06-20 Gate driving circuit receiving a plurality of clock signals and having forward and reverse driving modes and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098111628A TWI400685B (zh) 2009-04-08 2009-04-08 閘極驅動電路及其驅動方法

Publications (2)

Publication Number Publication Date
TW201037674A TW201037674A (en) 2010-10-16
TWI400685B true TWI400685B (zh) 2013-07-01

Family

ID=42934004

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098111628A TWI400685B (zh) 2009-04-08 2009-04-08 閘極驅動電路及其驅動方法

Country Status (2)

Country Link
US (2) US8300002B2 (zh)
TW (1) TWI400685B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103514840B (zh) 2012-06-14 2016-12-21 瀚宇彩晶股份有限公司 集成门极驱动电路及液晶面板
TWI475538B (zh) * 2012-08-29 2015-03-01 Giantplus Technology Co Ltd 雙向掃描驅動電路
CN104167188B (zh) 2013-05-16 2016-07-20 瀚宇彩晶股份有限公司 驱动单元与栅极驱动电路
CN104347044B (zh) * 2013-08-06 2017-07-21 瀚宇彩晶股份有限公司 栅极驱动电路
CN104505013B (zh) 2014-12-24 2017-06-27 深圳市华星光电技术有限公司 驱动电路
CN105185335A (zh) * 2015-09-23 2015-12-23 昆山龙腾光电有限公司 栅极驱动电路及液晶显示装置
CN106782386A (zh) * 2016-12-30 2017-05-31 深圳市华星光电技术有限公司 栅极驱动电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030193465A1 (en) * 2002-04-10 2003-10-16 Hiroyuki Ohkawa Driving circuit and display device using same
US20040104882A1 (en) * 2002-11-29 2004-06-03 Toshiba Matsushita Display Technology Co., Ltd. Bidirectional shift register shifting pulse in both forward and backward directions
TW200428781A (en) * 2003-06-02 2004-12-16 Au Optronics Corp Shift register circuit capable of switching output signal sequence
TW200509037A (en) * 2003-08-22 2005-03-01 Ind Tech Res Inst A gate driver for a display
TW200733031A (en) * 2006-02-27 2007-09-01 Holtek Semiconductor Inc Low power consumption LCD display
TW200802270A (en) * 2006-05-25 2008-01-01 Mitsubishi Electric Corp Shift register circuit and image display apparatus equipped with the same
US20080187089A1 (en) * 2007-02-07 2008-08-07 Mitsubishi Electric Corporation Semiconductor device and shift register circuit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859630A (en) * 1996-12-09 1999-01-12 Thomson Multimedia S.A. Bi-directional shift register
JP2006106394A (ja) * 2004-10-06 2006-04-20 Alps Electric Co Ltd 液晶駆動回路および液晶表示装置
US9153341B2 (en) * 2005-10-18 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Shift register, semiconductor device, display device, and electronic device
US7738622B2 (en) * 2006-06-23 2010-06-15 Lg Display Co., Ltd. Shift register
KR100796137B1 (ko) * 2006-09-12 2008-01-21 삼성에스디아이 주식회사 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
JP4912186B2 (ja) * 2007-03-05 2012-04-11 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
US7831010B2 (en) * 2007-11-12 2010-11-09 Mitsubishi Electric Corporation Shift register circuit
TWI380274B (en) * 2008-02-21 2012-12-21 Chunghwa Picture Tubes Ltd Shift register and liquid crystal display (lcd)

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030193465A1 (en) * 2002-04-10 2003-10-16 Hiroyuki Ohkawa Driving circuit and display device using same
US20040104882A1 (en) * 2002-11-29 2004-06-03 Toshiba Matsushita Display Technology Co., Ltd. Bidirectional shift register shifting pulse in both forward and backward directions
TW200428781A (en) * 2003-06-02 2004-12-16 Au Optronics Corp Shift register circuit capable of switching output signal sequence
TW200509037A (en) * 2003-08-22 2005-03-01 Ind Tech Res Inst A gate driver for a display
TW200733031A (en) * 2006-02-27 2007-09-01 Holtek Semiconductor Inc Low power consumption LCD display
TW200802270A (en) * 2006-05-25 2008-01-01 Mitsubishi Electric Corp Shift register circuit and image display apparatus equipped with the same
US20080187089A1 (en) * 2007-02-07 2008-08-07 Mitsubishi Electric Corporation Semiconductor device and shift register circuit

Also Published As

Publication number Publication date
US8300002B2 (en) 2012-10-30
US8723776B2 (en) 2014-05-13
US20120256899A1 (en) 2012-10-11
US20100259530A1 (en) 2010-10-14
TW201037674A (en) 2010-10-16

Similar Documents

Publication Publication Date Title
US7636412B2 (en) Shift register circuit and image display apparatus equipped with the same
JP5128102B2 (ja) シフトレジスタ回路およびそれを備える画像表示装置
JP4990034B2 (ja) シフトレジスタ回路およびそれを備える画像表示装置
US7633477B2 (en) Gate driver using a multiple power supplies voltages and having a shift resister
JP4912186B2 (ja) シフトレジスタ回路およびそれを備える画像表示装置
JP5473686B2 (ja) 走査線駆動回路
JP5078533B2 (ja) ゲート線駆動回路
JP5127986B2 (ja) シフトレジスタならびにそれを備えた走査信号線駆動回路および表示装置
JP4968681B2 (ja) 半導体回路とそれを用いた表示装置並びにその駆動方法
TWI400685B (zh) 閘極驅動電路及其驅動方法
JP2007317288A (ja) シフトレジスタ回路およびそれを備える画像表示装置
JP5496270B2 (ja) ゲート線駆動回路
JP2008251094A (ja) シフトレジスタ回路およびそれを備える画像表示装置
US20090207118A1 (en) Data driving unit and liquid crystal display
JP2008140522A (ja) シフトレジスタ回路およびそれを備える画像表示装置、並びに電圧信号生成回路
JP2009134814A (ja) シフトレジスタおよびそれを備える画像表示装置
JP2010086640A (ja) シフトレジスタ回路
JP2007207411A (ja) シフトレジスタ回路およびそれを備える画像表示装置
JP2010049767A (ja) シフトレジスタ及び表示装置
JP2010049768A (ja) シフトレジスタ及び表示装置
JP2007242129A (ja) シフトレジスタ回路およびそれを備える画像表示装置
JP5610778B2 (ja) 走査線駆動回路
JP2004152482A (ja) シフトレジスタおよび画像表示装置
JP5184673B2 (ja) シフトレジスタ回路
JP2009211732A (ja) シフトレジスタ回路および表示装置