JPWO2016002644A1 - シフトレジスタおよびそれを備える表示装置 - Google Patents

Abstract

長期動作に対する信頼性を確保しつつ表示装置の狭額縁化・低消費電力化を図ることのできる走査信号線駆動用のシフトレジスタを実現する。各段構成回路内の出力制御ノード安定部（４２０）は、前段から出力される走査信号がオフレベルからオンレベルに変化すべきタイミングでオフレベルからオンレベルに変化する第４クロック（ＣＫＤ）がゲート端子に与えられ、出力制御ノード（ＮＡ）にドレイン端子が接続され、前段から出力される走査信号がソース端子に与えられる薄膜トランジスタ（Ｍ５）と、次段から出力される走査信号がオフレベルからオンレベルに変化すべきタイミングでオフレベルからオンレベルに変化する第３クロック（ＣＫＣ）がゲート端子に与えられ、出力制御ノード（ＮＡ）にドレイン端子が接続され、次段から出力される走査信号がソース端子に与えられる薄膜トランジスタ（Ｍ６）とによって構成される。

Description

本発明は、アクティブマトリクス型の表示装置に関し、更に詳しくは、アクティブマトリクス型の表示装置の表示部に配設された走査信号線を駆動する走査信号線駆動回路内のシフトレジスタに関する。

従来より、複数本のソースバスライン（映像信号線）および複数本のゲートバスライン（走査信号線）を含む表示部を備えたアクティブマトリクス型の液晶表示装置が知られている。このような液晶表示装置に関し、従来、ゲートバスラインを駆動するためのゲートドライバ（走査信号線駆動回路）は、液晶パネルを構成する基板の周辺部にＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）チップとして搭載されることが多かった。しかしながら、近年、液晶パネルを構成する２枚のガラス基板のうちの一方の基板であるＴＦＴ基板上に直接的にゲートドライバを形成することが徐々に多くなされている。このようなゲートドライバは「モノリシックゲートドライバ」などと呼ばれている。

ところで、アクティブマトリクス型の液晶表示装置の表示部には、複数本のソースバスラインと、複数本のゲートバスラインと、それら複数本のソースバスラインと複数本のゲートバスラインとの交差点にそれぞれ対応して設けられた複数個の画素形成部とが形成されている。上記複数個の画素形成部はマトリクス状に配置されて画素アレイを構成している。各画素形成部は、対応する交差点を通過するゲートバスラインにゲート端子が接続されるとともに当該交差点を通過するソースバスラインにソース端子が接続されたスイッチング素子である薄膜トランジスタや、画素電圧値を保持するための画素容量などを含んでいる。アクティブマトリクス型の液晶表示装置には、また、上述したゲートドライバと、ソースバスラインを駆動するためのソースドライバ（映像信号線駆動回路）とが設けられている。

画素電圧値を示す映像信号はソースバスラインによって伝達される。しかしながら、各ソースバスラインは複数行分の画素電圧値を示す映像信号を一時（同時）に伝達することができない。このため、マトリクス状に配置された上述の画素形成部内の画素容量への映像信号の書き込み（充電）は１行ずつ順次に行われる。そこで、複数本のゲートバスラインが所定期間ずつ順次に選択されるように、ゲートドライバは複数段からなるシフトレジスタによって構成されている。そして、シフトレジスタの各段から順次にアクティブな走査信号が出力されることによって、上述のように、画素容量への映像信号の書き込みが１行ずつ順次に行われる。なお、本明細書においては、シフトレジスタの各段を構成する回路のことを「段構成回路」という。

図２４は、従来の最も簡単な構成の段構成回路の回路図である。この段構成回路は、４個の薄膜トランジスタＴ８１〜Ｔ８４と１個のキャパシタＣＡＰとを備えている。また、この段構成回路は、ローレベルの直流電源電位ＶＳＳ用の入力端子のほか、１個の出力端子８０と４個の入力端子８１〜８４とを有している。薄膜トランジスタＴ８１のゲート端子，薄膜トランジスタＴ８３のソース端子，および薄膜トランジスタＴ８４のドレイン端子は互いに接続されている。これらが互いに接続されている領域のことを「出力制御ノード」という。出力制御ノードには、符号ＮＡを付している。なお、一般的には、ドレインとソースのうち電位の高い方がドレインと呼ばれているが、本明細書の説明では、一方をドレイン，他方をソースと定義するので、ドレイン電位よりもソース電位の方が高くなることもある。また、ローレベルの直流電源電位ＶＳＳについての電位の大きさのことを便宜上「ＶＳＳ電位」という。

出力端子８０からは、この段構成回路に接続されているゲートバスラインに与えるための走査信号ＧＯＵＴが出力される。入力端子８１には、第１クロックＣＫＡが与えられる。入力端子８２には、第２クロックＣＫＢが与えられる。なお、第１クロックＣＫＡと第２クロックＣＫＢとは位相が１８０度ずれている。入力端子８３には、前段の段構成回路から出力される走査信号がセット信号Ｓとして与えられる。入力端子８４には、次段の段構成回路から出力される走査信号がリセット信号Ｒとして与えられる。なお、以下においては、「前段の段構成回路」のことを単に「前段」と略記し、「次段の段構成回路」のことを単に「次段」と略記することもある。

薄膜トランジスタＴ８１については、ゲート端子は出力制御ノードＮＡに接続され、ドレイン端子は入力端子８１に接続され、ソース端子は出力端子８０に接続されている。薄膜トランジスタＴ８２については、ゲート端子は入力端子８２に接続され、ドレイン端子は出力端子８０に接続され、ソース端子は直流電源電位ＶＳＳ用の入力端子に接続されている。薄膜トランジスタＴ８３については、ゲート端子およびドレイン端子は入力端子８３に接続され（すなわち、ダイオード接続となっている）、ソース端子は出力制御ノードＮＡに接続されている。薄膜トランジスタＴ８４については、ゲート端子は入力端子８４に接続され、ドレイン端子は出力制御ノードＮＡに接続され、ソース端子は直流電源電位ＶＳＳ用の入力端子に接続されている。キャパシタＣＡＰについては、一端は出力制御ノードＮＡに接続され、他端は出力端子８０に接続されている。

次に、図２５を参照しつつ、図２４に示す構成の段構成回路の動作について説明する。なお、以下においては、各段構成回路に関し、対応するゲートバスラインに接続されている画素形成部内の画素容量への書き込み（充電）のための動作が行われる期間のことを「書込動作期間」という。また、書込動作期間以外の期間のことを「通常動作期間」という。図２５においては、時点ｔ８０〜時点ｔ８２の期間が書込動作期間であり、時点ｔ８０以前の期間および時点ｔ８２以降の期間が通常動作期間である。

まず、書込動作期間の動作について説明する。時点ｔ８０になると、入力端子８３にセット信号Ｓのパルスが与えられる。薄膜トランジスタＴ８３は図２４に示すようにダイオード接続となっているので、このセット信号Ｓのパルスによって薄膜トランジスタＴ８３はオン状態となり、キャパシタＣＡＰが充電される。これにより、出力制御ノードＮＡの電位が上昇し、薄膜トランジスタＴ８１がオン状態となる。ここで、時点ｔ８０〜時点ｔ８１の期間中、第１クロックＣＫＡはローレベルとなっている。このため、この期間中、走査信号ＧＯＵＴはローレベルで維持される。また、時点ｔ８０〜時点ｔ８１の期間中、リセット信号Ｒはローレベルとなっているので、薄膜トランジスタＴ８４はオフ状態で維持される。このため、この期間中に出力制御ノードＮＡの電位が低下することはない。

時点ｔ８１になると、第１クロックＣＫＡがローレベルからハイレベルに変化する。このとき、薄膜トランジスタＴ８１はオン状態となっているので、入力端子８１の電位の上昇とともに出力端子８０の電位が上昇する。ここで、図２４に示すように出力制御ノードＮＡ−出力端子８０間にはキャパシタＣＡＰが設けられているので、出力端子８０の電位の上昇とともに出力制御ノードＮＡの電位も上昇する（出力制御ノードＮＡがブートストラップされる）。その結果、薄膜トランジスタＴ８１のゲート端子には大きな電圧が印加され、走査信号ＧＯＵＴの電位は、第１クロックＣＫＡのハイレベルの電位にまで上昇する。これにより、この段構成回路の出力端子８０に接続されているゲートバスラインが選択状態となる。なお、時点ｔ８１〜時点ｔ８２の期間中、第２クロックＣＫＢはローレベルとなっている。このため、薄膜トランジスタＴ８２はオフ状態で維持されるので、この期間中に走査信号ＧＯＵＴの電位が低下することはない。

時点ｔ８２になると、第１クロックＣＫＡはハイレベルからローレベルに変化する。これにより、入力端子８１の電位の低下とともに出力端子８０の電位は低下し、キャパシタＣＡＰを介して出力制御ノードＮＡの電位も低下する。また、時点ｔ８２には、入力端子８４にリセット信号Ｒのパルスが与えられる。これにより、薄膜トランジスタＴ８４はオン状態となる。その結果、出力制御ノードＮＡの電位はハイレベルからローレベルに変化する。また、時点ｔ８２には、第２クロックＣＫＢがローレベルからハイレベルに変化する。これにより、薄膜トランジスタＴ８２はオン状態となる。その結果、走査信号ＧＯＵＴの電位はローレベルとなる。

以上のようにして、書込動作期間のうちの後半の期間に、この段構成回路に対応するゲートバスラインにアクティブな走査信号ＧＯＵＴが与えられる。任意の段の段構成回路から出力された走査信号ＧＯＵＴは、セット信号Ｓとして次段に与えられる。これにより、液晶表示装置に設けられている複数本のゲートバスラインが順次に選択状態となり、１行ずつ画素容量への書き込みが行われる。

ところが、上記構成によると、通常動作期間に、クロック信号（第１クロックＣＫＡ）に起因するノイズによって、ローレベルで固定されるべき走査信号ＧＯＵＴの電位に変動が生じることがある。これについて、以下に説明する。シフトレジスタを構成する段構成回路内の薄膜トランジスタの各電極間には寄生容量が形成される。従って、図２４に示す構成においては、薄膜トランジスタＴ８１のゲート−ドレイン間やゲート−ソース間にも寄生容量が形成される。このため、第１クロックＣＫＡがローレベルからハイレベルに変化すると、寄生容量を介して薄膜トランジスタＴ８１のゲート電位が上昇する。すなわち、出力制御ノードＮＡの電位が、ローレベルで固定されるべきにもかかわらず、いくらか上昇する（出力制御ノードＮＡの電位が浮く）。これにより、薄膜トランジスタＴ８１にリーク電流が流れ、走査信号ＧＯＵＴの電位に変動が生じる。図２５から把握されるように、液晶表示装置の動作期間を通じて、第１クロックＣＫＡは所定の周期でローレベルからハイレベルに変化する。従って、通常動作期間中、所定の周期で走査信号ＧＯＵＴの電位に変動が生じる。その結果、異常動作や消費電力の増大が引き起こされる。

そこで、一般的に、通常動作期間を通じて出力制御ノードＮＡの電位をローレベルで維持するための回路（以下、「出力制御ノード安定部」という。）が段構成回路に設けられている。図２６は、出力制御ノード安定部を有する段構成回路の構成を模式的に示した図である。図２６に示すように、段構成回路には、バッファ９１０，走査信号安定部９２０，出力制御ノードセット部９３０，出力制御ノードリセット部９４０に加えて、出力制御ノード安定部９５０が設けられている。なお、図２４における薄膜トランジスタＴ８１，薄膜トランジスタＴ８２，薄膜トランジスタＴ８３，および薄膜トランジスタＴ８４がそれぞれ図２６におけるバッファ９１０，走査信号安定部９２０，出力制御ノードセット部９３０，および出力制御ノードリセット部９４０に相当する。

出力制御ノード安定部を有する従来の段構成回路の具体的な構成については、例えば、国際公開２０１１／０６７６４１号パンフレットに開示されている。図２７は、国際公開２０１１／０６７６４１号パンフレットに開示されている段構成回路の構成を示す回路図である。図２７に示す段構成回路は、１０個の薄膜トランジスタＴ９１〜Ｔ１００と１個のキャパシタＣＡＰとを備えている。また、この段構成回路は、１個の出力端子９０と６個の入力端子９１〜９６とを有している。薄膜トランジスタＴ９１のゲート端子と薄膜トランジスタＴ９２のドレイン端子と薄膜トランジスタＴ９５のソース端子と薄膜トランジスタＴ９６のゲート端子と薄膜トランジスタＴ９７のドレイン端子とは、出力制御ノードとしての第１制御ノードＮＡを介して互いに接続されている。薄膜トランジスタＴ９２のゲート端子と薄膜トランジスタＴ９３のソース端子と薄膜トランジスタＴ９４のドレイン端子と薄膜トランジスタＴ９６のドレイン端子と薄膜トランジスタＴ１００のゲート端子とは互いに接続されている。これらが互いに接続されている領域のことを「第２制御ノード」という。第２制御ノードには、符号ＮＢを付している。

薄膜トランジスタＴ９１については、ゲート端子は第１制御ノードＮＡに接続され、ドレイン端子は入力端子９１に接続され、ソース端子は出力端子９０に接続されている。薄膜トランジスタＴ９２については、ゲート端子は第２制御ノードＮＢに接続され、ドレイン端子は第１制御ノードＮＡに接続され、ソース端子は直流電源電位ＶＳＳ用の入力端子に接続されている。薄膜トランジスタＴ９３については、ゲート端子およびドレイン端子は入力端子９３に接続され（すなわち、ダイオード接続となっている）、ソース端子は第２制御ノードＮＢに接続されている。薄膜トランジスタＴ９４については、ゲート端子は入力端子９４に接続され、ドレイン端子は第２制御ノードＮＢに接続され、ソース端子は直流電源電位ＶＳＳ用の入力端子に接続されている。薄膜トランジスタＴ９５については、ゲート端子およびドレイン端子は入力端子９５に接続され（すなわち、ダイオード接続となっている）、ソース端子は第１制御ノードＮＡに接続されている。薄膜トランジスタＴ９６については、ゲート端子は第１制御ノードＮＡに接続され、ドレイン端子は第２制御ノードＮＢに接続され、ソース端子は直流電源電位ＶＳＳ用の入力端子に接続されている。薄膜トランジスタＴ９７については、ゲート端子は入力端子９６に接続され、ドレイン端子は第１制御ノードＮＡに接続され、ソース端子は直流電源電位ＶＳＳ用の入力端子に接続されている。薄膜トランジスタＴ９８については、ゲート端子は入力端子９６に接続され、ドレイン端子は出力端子９０に接続され、ソース端子は直流電源電位ＶＳＳ用の入力端子に接続されている。薄膜トランジスタＴ９９については、ゲート端子は入力端子９２に接続され、ドレイン端子は出力端子９０に接続され、ソース端子は直流電源電位ＶＳＳ用の入力端子に接続されている。薄膜トランジスタＴ１００については、ゲート端子は第２制御ノードＮＢに接続され、ドレイン端子は出力端子９０に接続され、ソース端子は直流電源電位ＶＳＳ用の入力端子に接続されている。キャパシタＣＡＰについては、一端は出力制御ノードＮＡに接続され、他端は出力端子９０に接続されている。以上のような構成において、薄膜トランジスタＴ９２，Ｔ９３，Ｔ９４，およびＴ９６によって上述した出力制御ノード安定部９５０が実現されている。

図２８は、図２７に示す構成の段構成回路の動作について説明するための信号波形図である。図２８から把握されるように、この段構成回路は、位相が９０度ずつずれた４相のクロック信号（第１クロックＣＫＡ，第２クロックＣＫＢ，第３クロックＣＫＣ，および第４クロックＣＫＤ）に基づいて動作する。図２８において、通常動作期間に着目する。通常動作期間には、第１制御ノード（出力制御ノード）ＮＡの電位はローレベルで維持されるので、薄膜トランジスタＴ９６はオフ状態で維持される。また、第３クロックＣＫＣがハイレベルかつ第４クロックＣＫＤがローレベルとなっている期間には、薄膜トランジスタＴ９３はオン状態かつ薄膜トランジスタＴ９４はオフ状態となる。また、第３クロックＣＫＣがローレベルかつ第４クロックＣＫＤがハイレベルとなっている期間には、薄膜トランジスタＴ９３はオフ状態かつ薄膜トランジスタＴ９４はオン状態となる。以上より、図２８に示すように、通常動作期間には所定期間毎に第２制御ノードＮＢの電位がハイレベルとなる。これにより、通常動作期間には、所定期間毎に薄膜トランジスタＴ９２がオン状態となり、第１制御ノードＮＡの電位がＶＳＳ電位へと引き込まれる。以上のようにして、通常動作期間に出力制御ノードＮＡの電位が浮くことが防止され、異常動作を引き起こすことのないモノリシックゲートドライバが実現されている。なお、薄膜トランジスタＴ９６については、書込動作期間中に第２制御ノードＮＢの電位がハイレベルとなるのを防ぐために設けられている。

国際公開２０１１／０６７６４１号パンフレット

上述のような液晶表示装置などの表示装置に関し、近年、小型化への要求が高まっている。そこで、表示装置の小型化を実現するために、狭額縁化が図られている。しかしながら、図２７から把握されるように、従来の構成によれば、シフトレジスタを構成する各段構成回路には多数の薄膜トランジスタが含まれている。このため、ＴＦＴ基板上におけるゲートドライバの占有面積が大きくなり、狭額縁化が困難である。また、出力制御ノードＮＡに接続されている薄膜トランジスタの負荷が大きくなるので、長期動作に対する信頼性が低下する。さらに、図２８において第３クロックＣＫＣがハイレベルかつ第１制御ノードＮＡの電位がハイレベルとなる期間には、薄膜トランジスタＴ９３および薄膜トランジスタＴ９６の双方がオン状態となるので、薄膜トランジスタＴ９３および薄膜トランジスタＴ９６に貫通電流が流れる。その結果、消費電力が増大する。以上のように、従来の構成によれば、狭額縁化や低消費電力化を図ることや長期動作に対する信頼性を確保することが困難である。

そこで本発明は、長期動作に対する信頼性を確保しつつ表示装置の狭額縁化・低消費電力化を図ることのできる走査信号線駆動用のシフトレジスタを実現することを目的とする。

本発明の第１の局面は、第１のレベルと第２のレベルとを周期的に繰り返す複数のクロック信号に基づいて動作する複数の段で構成された、表示装置の走査信号線を駆動するためのシフトレジスタであって、
前記複数の段の各段を構成する段構成回路は、
前記走査信号線に走査信号を出力するための出力ノードと、
制御端子，第１の導通端子，および第２の導通端子を有し、前記複数のクロック信号のうち前記出力ノードから出力される走査信号がオンレベルからオフレベルに変化すべきタイミングでオフレベルからオンレベルに変化するクロック信号が制御端子に与えられ、前記出力ノードに第１の導通端子が接続され、オフレベルの電源電位が第２の導通端子に与えられる第１の出力ノード安定用スイッチング素子と
制御端子，第１の導通端子，および第２の導通端子を有し、前記複数のクロック信号のうち前記出力ノードから出力される走査信号がオフレベルからオンレベルに変化すべきタイミングでオフレベルからオンレベルに変化するクロック信号が第１の導通端子に与えられ、前記出力ノードに第２の導通端子が接続された出力制御用スイッチング素子と、
前記出力制御用スイッチング素子の制御端子に接続された出力制御ノードと、
一段以上前の段の出力ノードから出力される走査信号のうち前記出力制御ノードがオフレベルからオンレベルに変化すべきタイミングでオフレベルからオンレベルに変化する走査信号をセット信号として受け取り、前記セット信号に基づいて前記出力制御ノードのレベルをオンレベルに向けて変化させるための出力制御ノードターンオン部と、
一段以上後の段の出力ノードから出力される走査信号のうち前記出力制御ノードがオンレベルからオフレベルに変化すべきタイミングでオフレベルからオンレベルに変化する走査信号をリセット信号として受け取り、前記リセット信号に基づいて前記出力制御ノードのレベルをオフレベルに向けて変化させるための出力制御ノードターンオフ部と、
前記出力制御ノードのレベルがオフレベルで維持されるべき期間に前記出力制御ノードのレベルの変動を防止するための出力制御ノード安定部と
を備え、
前記出力制御ノード安定部は、
制御端子，第１の導通端子，および第２の導通端子を有し、前記複数のクロック信号のうち前段の出力ノードから出力される走査信号がオフレベルからオンレベルに変化すべきタイミングでオフレベルからオンレベルに変化するクロック信号が制御端子に与えられ、前記出力制御ノードに第１の導通端子が接続され、前段の出力ノードから出力される走査信号が第２の導通端子に与えられる第１の出力制御ノード安定用スイッチング素子と、
制御端子，第１の導通端子，および第２の導通端子を有し、前記複数のクロック信号のうち次段の出力ノードから出力される走査信号がオフレベルからオンレベルに変化すべきタイミングでオフレベルからオンレベルに変化するクロック信号が制御端子に与えられ、前記出力制御ノードに直接または他のスイッチング素子を介して第１の導通端子が接続され、次段の出力ノードから出力される走査信号が第２の導通端子に与えられる第２の出力制御ノード安定用スイッチング素子と
を含むことを特徴とする。

本発明の第２の局面は、本発明の第１の局面において、
前記出力制御ノード安定部は、前記第１の出力制御ノード安定用スイッチング素子および前記第２の出力制御ノード安定用スイッチング素子のみからなり、
前記第２の出力制御ノード安定用スイッチング素子の第１導通端子は、前記出力制御ノードに直接に接続されていることを特徴とする。

本発明の第３の局面は、本発明の第１の局面において、
前記出力制御ノード安定部は、制御端子，第１の導通端子，および第２の導通端子を有し、前記出力制御用スイッチング素子の第１の導通端子に与えられるクロック信号が制御端子に与えられ、前記出力制御ノードに第１の導通端子が接続され、前記第２の出力制御ノード安定用スイッチング素子の第１の導通端子に第２の導通端子が接続された第３の出力制御ノード安定用スイッチング素子を更に含むことを特徴とする。

本発明の第４の局面は、本発明の第３の局面において、
前記出力制御ノードターンオン部は、二段前の段の出力ノードから出力される走査信号を前記セット信号として受け取ることを特徴とする。

本発明の第５の局面は、本発明の第１の局面において、
前記出力制御ノード安定部は、制御端子，第１の導通端子，および第２の導通端子を有し、垂直走査期間の開始直後にオフレベルからオンレベルに変化する初期化信号が制御端子に与えられ、前記出力制御ノードに第１の導通端子が接続され、オフレベルの電源電位が第２の導通端子に与えられる第４の出力制御ノード安定用スイッチング素子を更に含むことを特徴とする。

本発明の第６の局面は、本発明の第１の局面において、
前記出力制御ノード安定部は、制御端子，第１の導通端子，および第２の導通端子を有し、垂直走査期間の終了の際にオフレベルからオンレベルに変化するクリア信号が制御端子に与えられ、前記出力制御ノードに第１の導通端子が接続され、オフレベルの電源電位が第２の導通端子に与えられる第５の出力制御ノード安定用スイッチング素子を更に含むことを特徴とする。

本発明の第７の局面は、本発明の第１の局面において、
前記段構成回路は、制御端子，第１の導通端子，および第２の導通端子を有し、垂直走査期間の終了の際にオフレベルからオンレベルに変化するクリア信号が制御端子に与えられ、前記出力ノードに第１の導通端子が接続され、オフレベルの電源電位が第２の導通端子に与えられる第２の出力ノード安定用スイッチング素子を更に備えることを特徴とする。

本発明の第８の局面は、本発明の第１の局面において、
前記段構成回路は、制御端子，第１の導通端子，および第２の導通端子を有し、垂直走査期間の終了の際にオフレベルからオンレベルに変化するクリア信号が制御端子に与えられ、前記出力ノードに第１の導通端子が接続され、オフレベルの電源電位が第２の導通端子に与えられる第２の出力ノード安定用スイッチング素子を更に備え、
前記出力制御ノード安定部は、
制御端子，第１の導通端子，および第２の導通端子を有し、前記出力制御用スイッチング素子の第１の導通端子に与えられるクロック信号が制御端子に与えられ、前記出力制御ノードに第１の導通端子が接続され、前記第２の出力制御ノード安定用スイッチング素子の第１の導通端子に第２の導通端子が接続された第３の出力制御ノード安定用スイッチング素子と、
制御端子，第１の導通端子，および第２の導通端子を有し、垂直走査期間の開始直後にオフレベルからオンレベルに変化する初期化信号が制御端子に与えられ、前記出力制御ノードに第１の導通端子が接続され、オフレベルの電源電位が第２の導通端子に与えられる第４の出力制御ノード安定用スイッチング素子と、
制御端子，第１の導通端子，および第２の導通端子を有し、垂直走査期間の終了の際にオフレベルからオンレベルに変化するクリア信号が制御端子に与えられ、前記出力制御ノードに第１の導通端子が接続され、オフレベルの電源電位が第２の導通端子に与えられる第５の出力制御ノード安定用スイッチング素子と
を更に含むことを特徴とする。

本発明の第９の局面は、本発明の第１の局面において、
前記段構成回路に含まれるスイッチング素子は、酸化物半導体を含む薄膜トランジスタであることを特徴とする。

本発明の第１０の局面は、本発明の第９の局面において、
前記酸化物半導体は、酸化インジウムガリウム亜鉛であることを特徴とする。

本発明の第１１の局面は、表示装置であって、
複数の走査信号線が配設された表示部と、
前記複数の走査信号線と１対１で対応するように設けられている複数の段で構成された本発明の第１から第１０までのいずれかの局面に係るシフトレジスタと
を備えることを特徴とする。

本発明の第１の局面によれば、シフトレジスタを構成する段構成回路には、２個のスイッチング素子（前段から出力される走査信号がオフレベルからオンレベルに変化すべきタイミングでオフレベルからオンレベルに変化するクロック信号が制御端子に与えられ、出力制御ノードに第１の導通端子が接続され、前段から出力される走査信号が第２の導通端子に与えられる第１の出力制御ノード安定用スイッチング素子、および、次段から出力される走査信号がオフレベルからオンレベルに変化すべきタイミングでオフレベルからオンレベルに変化するクロック信号が制御端子に与えられ、出力制御ノードに直接または他のスイッチング素子を介して第１の導通端子が接続され、次段から出力される走査信号が第２の導通端子に与えられる第２の出力制御ノード安定用スイッチング素子）によって構成された出力制御ノード安定部が設けられている。このような構成において、通常動作期間（各段構成回路に対応する行で画素容量への書き込み（充電）のための動作が行われる書込動作期間以外の期間）には、第１の出力制御ノード安定用スイッチング素子の第２の導通端子の電位および第２の出力制御ノード安定用スイッチング素子の第２の導通端子の電位がオフレベルとなっている状態で、第１の出力制御ノード安定用スイッチング素子と第２の出力制御ノード安定用スイッチング素子とが交互にオン状態となる。これにより、通常動作期間中、クロック信号のクロック動作に起因するノイズが出力制御ノードに混入しても、当該出力制御ノードの電位は充分なオフレベルへと引き込まれる。以上のように、通常動作期間を通じて出力制御ノードの電位をオフレベルで維持するための出力制御ノード安定部が、従来よりも少ない数のスイッチング素子を用いて実現される。このため、このシフトレジスタを用いる表示装置において、パネル基板上における走査信号線駆動回路の占有面積を小さくすることができ、従来よりも狭額縁化を図ることが可能となる。また、出力制御ノード安定部を構成するスイッチング素子の数が少なくなることから、出力制御ノードに接続されているスイッチング素子の負荷が小さくなり、従来よりも長期動作に対する信頼性が向上する。さらに、従来の構成とは異なり、スイッチング素子に貫通電流が流れることはない。このため、従来よりも消費電力が低減される。以上より、表示装置内の走査信号線駆動回路にこのシフトレジスタを用いることによって、長期動作に対する信頼性を確保しつつ表示装置の狭額縁化・低消費電力化を図ることが可能となる。

本発明の第２の局面によれば、出力制御ノード安定部は、わずか２個のスイッチング素子を用いて実現される。このため、表示装置内の走査信号線駆動回路にこのシフトレジスタを用いることによって、パネル基板上における走査信号線駆動回路の占有面積を顕著に小さくすることができ、従来よりも顕著に狭額縁化を図ることが可能となる。また、出力制御ノードに接続されているスイッチング素子の負荷が顕著に小さくなり、従来よりも長期動作に対する信頼性が顕著に向上する。

本発明の第３の局面によれば、第２の出力制御ノード安定用スイッチング素子の第２の導通端子と出力制御ノードとは、第２の出力制御ノード安定用スイッチング素子および第３の出力制御ノード安定用スイッチング素子の双方がオン状態になっているときに電気的に接続される。第２の出力制御ノード安定用スイッチング素子の制御端子に与えられるクロック信号がオンレベルとなっていても第３の出力制御ノード安定用スイッチング素子の制御端子に与えられるクロック信号がオフレベルになっていれば、第３の出力制御ノード安定用スイッチング素子がオフ状態となるので、第２の出力制御ノード安定用スイッチング素子の第２の導通端子と出力制御ノードとは電気的に切り離された状態で維持される。段構成回路がこのような構成となっているので、出力制御ノードをプリチャージするための期間を長くすることが可能となる。これにより、長期動作に対する信頼性が向上する。

本発明の第４の局面によれば、出力制御ノードは二段前の段の出力ノードから出力される走査信号に基づいてオフレベルからオンレベルに変化するので、本発明の第３の局面の効果を確実に達成することができる。

本発明の第５の局面によれば、各段構成回路において、垂直走査期間の開始直後に出力制御用スイッチング素子の第１の導通端子に与えられるクロック信号が立ち上がることによって出力制御ノードにノイズが混入しても、第４の出力制御ノード安定用スイッチング素子がオン状態となることによって出力制御ノードの電位はオフレベルの電源電位へと引き込まれる。これにより、出力制御用スイッチング素子の第１の導通端子に与えられるクロック信号の垂直走査期間開始直後のクロック動作に起因する異常動作の発生が抑制される。

本発明の第６の局面によれば、各段構成回路において、垂直走査期間の終了の際には、第５の出力制御ノード安定用スイッチング素子がオン状態となることによって、出力制御ノードの電位はオフレベルの電源電位へと引き込まれる。これにより、フレーム毎に各段構成回路内の出力制御ノードの状態がクリアされ、信頼性が向上する。

本発明の第７の局面によれば、各段構成回路において、垂直走査期間の終了の際には、第２の出力ノード安定用スイッチング素子がオン状態となることによって、出力ノードの電位はオフレベルの電源電位へと引き込まれる。これにより、フレーム毎に各段構成回路内の出力ノードの状態がクリアされ、信頼性が向上する。

本発明の第８の局面によれば、垂直走査期間開始直後のクロック動作に起因する異常動作の発生が抑制されるとともに、長期動作に対する信頼性が向上する。

本発明の第９の局面によれば、酸化物半導体を含む薄膜トランジスタが用いられる。酸化物半導体は移動度が高いため、より表示装置の狭額縁化が可能となる。

本発明の第１０の局面によれば、酸化物半導体として酸化インジウムガリウム亜鉛が用いられるので、本発明の第９の局面の効果を確実に達成することができる。

本発明の第１１の局面によれば、本発明の第１から第１０までのいずれかの局面と同様の効果が得られるシフトレジスタを備えた表示装置が実現される。

本発明の第１の実施形態に係る液晶表示装置における段構成回路の構成（シフトレジスタの一段分の構成）を示す回路図である。 上記第１の実施形態に係るアクティブマトリクス型の液晶表示装置の全体構成を示すブロック図である。 上記第１の実施形態におけるゲートドライバの構成を説明するためのブロック図である。 上記第１の実施形態におけるゲートドライバ内のシフトレジスタの構成を示すブロック図である。 上記第１の実施形態におけるシフトレジスタの各段（各段構成回路）に与えられるゲートクロック信号についての信号波形図である。 上記第１の実施形態において、シフトレジスタのｎ段目の段構成回路の入出力信号について説明するための図である。 上記第１の実施形態におけるゲートバスラインに与えられる走査信号についての信号波形図である。 上記第１の実施形態において、走査信号がハイレベルになっている期間について説明するための図である。 上記第１の実施形態において、走査信号の立ち上がりについて説明するための図である。 上記第１の実施形態における液晶表示装置の動作期間中の全体の信号波形図である。 上記第１の実施形態において、書込動作期間の動作について説明するための信号波形図である。 上記第１の実施形態において、通常動作期間の動作について説明するための信号波形図である。 本発明の第２の実施形態におけるゲートドライバ内のシフトレジスタの構成を示すブロック図である。 上記第２の実施形態において、シフトレジスタのｎ段目の段構成回路の入出力信号について説明するための図である。 上記第２の実施形態における段構成回路の構成（シフトレジスタの一段分の構成）を示す回路図である。 上記第２の実施形態における液晶表示装置の動作期間中の全体の信号波形図である。 上記第２の実施形態において、書込動作期間の動作について説明するための信号波形図である。 上記第２の実施形態において、通常動作期間の動作について説明するための信号波形図である。 本発明の第３の実施形態において、シフトレジスタのｎ段目の段構成回路の入出力信号について説明するための図である。 上記第３の実施形態における段構成回路の構成（シフトレジスタの一段分の構成）を示す回路図である。 上記第３の実施形態において、垂直走査期間の開始直後の動作について説明するための信号波形図である。 上記第３の実施形態において、垂直走査期間の終了の際の動作について説明するための信号波形図である。 上記第３の実施形態の変形例における段構成回路の構成（シフトレジスタの一段分の構成）を示す回路図である。 従来の最も簡単な構成の段構成回路の回路図である。 図２４に示す構成の段構成回路の動作について説明するための信号波形図である。 出力制御ノード安定部を有する段構成回路の構成を模式的に示した図である。 国際公開２０１１／０６７６４１号パンフレットに開示されている段構成回路の構成を示す回路図である。 図２７に示す構成の段構成回路の動作について説明するための信号波形図である。

以下、添付図面を参照しつつ、本発明の実施形態について説明する。なお、以下の説明においては、薄膜トランジスタのゲート端子（ゲート電極）は制御電極に相当し、ドレイン端子（ドレイン電極）は第１の導通端子に相当し、ソース端子（ソース電極）は第２の導通端子に相当する。また、シフトレジスタ内に設けられている薄膜トランジスタはすべてｎチャネル型であるものとして説明する。

＜１．第１の実施形態＞
＜１．１ 全体構成および動作＞
図２は、本発明の第１の実施形態に係るアクティブマトリクス型の液晶表示装置の全体構成を示すブロック図である。図２に示すように、この液晶表示装置は、電源１００とＤＣ／ＤＣコンバータ１１０と表示制御回路２００とソースドライバ（映像信号線駆動回路）３００とゲートドライバ（走査信号線駆動回路）４００と共通電極駆動回路５００と表示部６００とを備えている。なお、本実施形態においては、ゲートドライバ４００と表示部６００とは同一基板（液晶パネルを構成する２枚の基板のうちの一方の基板であるＴＦＴ基板）上に形成されている。

表示部６００には、複数本（ｊ本）のソースバスライン（映像信号線）ＳＬ１〜ＳＬｊと、複数本（ｉ本）のゲートバスライン（走査信号線）ＧＬ１〜ＧＬｉと、それら複数本のソースバスラインＳＬ１〜ＳＬｊと複数本のゲートバスラインＧＬ１〜ＧＬｉとの交差点にそれぞれ対応して設けられた複数個（ｉ×ｊ個）の画素形成部とが形成されている。上記複数個の画素形成部はマトリクス状に配置されて画素アレイを構成している。各画素形成部は、対応する交差点を通過するゲートバスラインにゲート端子が接続されると共に当該交差点を通過するソースバスラインにソース端子が接続されたスイッチング素子である薄膜トランジスタ（ＴＦＴ）６０と、その薄膜トランジスタ６０のドレイン端子に接続された画素電極と、上記複数個の画素形成部に共通的に設けられた対向電極である共通電極Ｅｃと、上記複数個の画素形成部に共通的に設けられ画素電極と共通電極Ｅｃとの間に挟持された液晶層とからなる。そして、画素電極と共通電極Ｅｃとにより形成される液晶容量により、画素容量Ｃｐが構成される。なお、通常、画素容量Ｃｐに確実に電荷を保持すべく、液晶容量に並列に補助容量が設けられるが、補助容量は本発明には直接に関係しないのでその説明および図示を省略する。

ところで、薄膜トランジスタ６０としては、例えば、酸化物ＴＦＴ（酸化物半導体をチャネル層に用いた薄膜トランジスタ）を採用することができる。酸化物ＴＦＴとしては、例えば、ＩｎＧａＺｎＯ（酸化インジウムガリウム亜鉛）を含む薄膜トランジスタが挙げられる。但し、本発明は、これに限定されない。例えば、アモルファスシリコンをチャネル層に用いた薄膜トランジスタを採用することもできる。

電源１００は、ＤＣ／ＤＣコンバータ１１０と表示制御回路２００と共通電極駆動回路５００とに所定の電源電圧を供給する。ＤＣ／ＤＣコンバータ１１０は、ソースドライバ３００およびゲートドライバ４００を動作させるための所定の直流電圧を電源電圧から生成し、それをソースドライバ３００およびゲートドライバ４００に供給する。共通電極駆動回路５００は、共通電極Ｅｃに所定の電位Ｖｃｏｍを与える。

表示制御回路２００は、外部から送られる画像信号ＤＡＴおよび水平同期信号や垂直同期信号などのタイミング信号群ＴＧを受け取り、デジタル映像信号ＤＶと、表示部６００における画像表示を制御するためのソーススタートパルス信号ＳＳＰ，ソースクロック信号ＳＣＫ，ラッチストローブ信号ＬＳ，ゲートスタートパルス信号ＧＳＰ，およびゲートクロック信号ＧＣＫとを出力する。なお、本実施形態においては、ゲートクロック信号ＧＣＫは、４相のクロック信号（第１ゲートクロック信号ＧＣＫ１〜第４ゲートクロック信号ＧＣＫ４）で構成されている。

ソースドライバ３００は、表示制御回路２００から出力されるデジタル映像信号ＤＶ，ソーススタートパルス信号ＳＳＰ，ソースクロック信号ＳＣＫ，およびラッチストローブ信号ＬＳを受け取り、各ソースバスラインＳＬ１〜ＳＬｊに駆動用映像信号Ｓ（１）〜Ｓ（ｊ）を印加する。

ゲートドライバ４００は、表示制御回路２００から出力されるゲートスタートパルス信号ＧＳＰおよびゲートクロック信号ＧＣＫに基づいて、アクティブな走査信号ＧＯＵＴ（１）〜ＧＯＵＴ（ｉ）の各ゲートバスラインＧＬ１〜ＧＬｉへの印加を１垂直走査期間を周期として繰り返す。なお、以下においては、ｉ個の走査信号ＧＯＵＴ（１）〜ＧＯＵＴ（ｉ）を互いに区別する必要がない場合には走査信号を単に符号ＧＯＵＴで表す。このゲートドライバ４００についての詳しい説明は後述する。

以上のようにして、各ソースバスラインＳＬ１〜ＳＬｊに駆動用映像信号Ｓ（１）〜Ｓ（ｊ）が印加され、各ゲートバスラインＧＬ１〜ＧＬｉに走査信号ＧＯＵＴ（１）〜ＧＯＵＴ（ｉ）が印加されることにより、外部から送られた画像信号ＤＡＴに基づく画像が表示部６００に表示される。

＜１．２ ゲートドライバの構成および動作＞
次に、図３〜図９を参照しつつ、本実施形態におけるゲートドライバ４００の構成および動作の概要について説明する。図３に示すように、ゲートドライバ４００は複数段からなるシフトレジスタ４１０によって構成されている。表示部６００にはｉ行×ｊ列の画素マトリクスが形成されているところ、それら画素マトリクスの各行と１対１で対応するようにシフトレジスタ４１０の各段が設けられている。すなわち、シフトレジスタ４１０にはｉ個の段構成回路ＳＲ（１）〜ＳＲ（ｉ）が含まれている。それらｉ個の段構成回路ＳＲ（１）〜ＳＲ（ｉ）は互いに直列に接続されている。

図４は、ゲートドライバ４００内のシフトレジスタ４１０の構成を示すブロック図である。上述したように、このシフトレジスタ４１０はｉ個の段構成回路ＳＲ（１）〜ＳＲ（ｉ）で構成されている。なお、図４には、（ｎ−２）段目から（ｎ＋２）段目までの段構成回路ＳＲ（ｎ−２）〜ＳＲ（ｎ＋２）を示している。以下においては、ｉ個の段構成回路ＳＲ（１）〜ＳＲ（ｉ）を互いに区別する必要がない場合には段構成回路を単に符号ＳＲで表す。

段構成回路ＳＲには、クロック信号ＣＫＡ（以下「第１クロック」という。）を受け取るための入力端子と、クロック信号ＣＫＢ（以下「第２クロック」という。）を受け取るための入力端子と、クロック信号ＣＫＣ（以下「第３クロック」という。）を受け取るための入力端子と、クロック信号ＣＫＤ（以下「第４クロック」という。）を受け取るための入力端子と、ローレベルの直流電源電位ＶＳＳを受け取るための入力端子と、セット信号Ｓを受け取るための入力端子と、リセット信号Ｒを受け取るための入力端子と、第１の制御信号ＳＡ１を受け取るための入力端子と、第２の制御信号ＳＡ２を受け取るための入力端子と、走査信号ＧＯＵＴを出力するための出力端子とが設けられている。

シフトレジスタ４１０の各段（各段構成回路）には、図５に示すような波形の第１〜第４ゲートクロック信号ＧＣＫ１〜ＧＣＫ４が与えられる。第１〜第４ゲートクロック信号ＧＣＫ１〜ＧＣＫ４については、図５に示すように位相が９０度ずつずれている。（ｎ−２）段目の段構成回路ＳＲ（ｎ−２）については、第２ゲートクロック信号ＧＣＫ２が第１クロックＣＫＡとして与えられ、第１ゲートクロック信号ＧＣＫ１が第２クロックＣＫＢとして与えられ、第４ゲートクロック信号ＧＣＫ４が第３クロックＣＫＣとして与えられ、第３ゲートクロック信号ＧＣＫ３が第４クロックＣＫＤとして与えられる。（ｎ−１）段目の段構成回路ＳＲ（ｎ−１）については、第４ゲートクロック信号ＧＣＫ４が第１クロックＣＫＡとして与えられ、第３ゲートクロック信号ＧＣＫ３が第２クロックＣＫＢとして与えられ、第１ゲートクロック信号ＧＣＫ１が第３クロックＣＫＣとして与えられ、第２ゲートクロック信号ＧＣＫ２が第４クロックＣＫＤとして与えられる。ｎ段目の段構成回路ＳＲ（ｎ）については、第１ゲートクロック信号ＧＣＫ１が第１クロックＣＫＡとして与えられ、第２ゲートクロック信号ＧＣＫ２が第２クロックＣＫＢとして与えられ、第３ゲートクロック信号ＧＣＫ３が第３クロックＣＫＣとして与えられ、第４ゲートクロック信号ＧＣＫ４が第４クロックＣＫＤとして与えられる。（ｎ＋１）段目の段構成回路ＳＲ（ｎ＋１）については、第３ゲートクロック信号ＧＣＫ３が第１クロックＣＫＡとして与えられ、第４ゲートクロック信号ＧＣＫ４が第２クロックＣＫＢとして与えられ、第２ゲートクロック信号ＧＣＫ２が第３クロックＣＫＣとして与えられ、第１ゲートクロック信号ＧＣＫ１が第４クロックＣＫＤとして与えられる。シフトレジスタ４１０の全ての段を通して、（ｎ−２）段目から（ｎ＋１）段目までの構成と同様の構成が４段ずつ繰り返される。なお、ローレベルの直流電源電位ＶＳＳについては、全ての段構成回路ＳＲ（１）〜ＳＲ（ｉ）に共通的に与えられる。

また、図６に示すように、任意の段（ここではｎ段目とする）について、前段ＳＲ（ｎ−１）から出力される走査信号ＧＯＵＴ（ｎ−１）が第１の制御信号ＳＡ１およびセット信号Ｓとして与えられ、次段ＳＲ（ｎ＋１）から出力される走査信号ＧＯＵＴ（ｎ＋１）が第２の制御信号ＳＡ２として与えられ、３段後の段ＳＲ（ｎ＋３）から出力される走査信号ＧＯＵＴ（ｎ＋３）がリセット信号Ｒとして与えられる。但し、１段目については、ゲートスタートパルス信号ＧＳＰが第１の制御信号ＳＡ１およびセット信号Ｓとして与えられる。

また、図６に示すように、任意の段（ここではｎ段目とする）から出力される走査信号ＧＯＵＴ（ｎ）は、対応するゲートバスラインに与えられるのに加えて、リセット信号Ｒとして３段前の段ＳＲ（ｎ−３）に与えられ、第２の制御信号ＳＡ２として前段ＳＲ（ｎ−１）に与えられ、第１の制御信号ＳＡ１およびセット信号Ｓとして次段ＳＲ（ｎ＋１）に与えられる。

以上のような構成において、シフトレジスタ４１０の１段目の段構成回路ＳＲ（１）に第１の制御信号ＳＡ１およびセット信号Ｓとしてのゲートスタートパルス信号ＧＳＰのパルスが与えられると、ゲートクロック信号ＧＣＫ（第１〜第４ゲートクロック信号ＧＣＫ１〜ＧＣＫ４）のクロック動作に基づいて、各段構成回路ＳＲから出力される走査信号ＧＯＵＴに含まれるシフトパルスが１段目の段構成回路ＳＲ（１）からｉ段目の段構成回路ＳＲ（ｉ）へと順次に転送される。そして、このシフトパルスの転送に応じて、各段構成回路ＳＲから出力される走査信号ＧＯＵＴが順次にハイレベルとなる。これにより、図７に示すような波形の走査信号ＧＯＵＴが、表示部６００内のゲートバスラインに与えられる。

ところで、任意の段（ここではｎ段目とする）から出力される走査信号ＧＯＵＴ（ｎ）に着目すると、図８に示すように、走査信号ＧＯＵＴ（ｎ）がハイレベルになっている期間の前半の期間Ｔａには前段から出力される走査信号ＧＯＵＴ（ｎ−１）もハイレベルとなっており、走査信号ＧＯＵＴ（ｎ）がハイレベルになっている期間の後半の期間Ｔｂには次段から出力される走査信号ＧＯＵＴ（ｎ＋１）もハイレベルとなっている。これに関し、走査信号ＧＯＵＴ（ｎ）が与えられる行において、前半の期間Ｔａには画素容量への予備充電が行われ、後半の期間Ｔｂには画素容量への本充電が行われる。これにより、充分な充電時間が確保され、画素容量への充電不足に起因する表示品位の低下が抑制されている。また、図９に示すように仮に走査信号ＧＯＵＴの立ち上がりが遅くても（走査信号ＧＯＵＴの立ち上がりの際に波形なまりが生じていても）充電期間を充分に確保することができる。

＜１．３ 段構成回路の構成＞
図１は、本実施形態における段構成回路ＳＲの構成（シフトレジスタ４１０の一段分の構成）を示す回路図である。図１に示すように、この段構成回路ＳＲは、６個の薄膜トランジスタＭ１〜Ｍ６と１個のキャパシタＣＡＰとを備えている。また、この段構成回路ＳＲは、ローレベルの直流電源電位ＶＳＳ用の入力端子のほか、１個の出力端子（出力ノード）４０と８個の入力端子４１〜４８とを有している。ここで、第１クロックＣＫＡを受け取る入力端子には符号４１を付し、第２クロックＣＫＢを受け取る入力端子には符号４２を付し、第３クロックＣＫＣを受け取る入力端子には符号４３を付し、第４クロックＣＫＤを受け取る入力端子には符号４４を付している。また、セット信号Ｓを受け取る入力端子には符号４５を付し、リセット信号Ｒを受け取る入力端子には符号４６を付し、第１の制御信号ＳＡ１を受け取る入力端子には符号４７を付し、第２の制御信号ＳＡ２を受け取る入力端子には符号４８を付している。出力端子４０は、走査信号ＧＯＵＴを出力するための端子である。なお、段構成回路ＳＲの薄膜トランジスタＭ１〜Ｍ６は、上述した画素形成部内の薄膜トランジスタ６０（図２参照）と同じ種類の薄膜トランジスタ（例えば、ＩｎＧａＺｎＯを含む薄膜トランジスタ）で実現される。

次に、この段構成回路ＳＲ内における構成要素間の接続関係について説明する。薄膜トランジスタＭ１のゲート端子，薄膜トランジスタＭ３のソース端子，薄膜トランジスタＭ４のドレイン端子，薄膜トランジスタＭ５のドレイン端子，薄膜トランジスタＭ６のドレイン端子，およびキャパシタＣＡＰの一端は出力制御ノードＮＡを介して互いに接続されている。

薄膜トランジスタＭ１については、ゲート端子は出力制御ノードＮＡに接続され、ドレイン端子は入力端子４１に接続され、ソース端子は出力端子４０に接続されている。薄膜トランジスタＭ２については、ゲート端子は入力端子４２に接続され、ドレイン端子は出力端子４０に接続され、ソース端子は直流電源電位ＶＳＳ用の入力端子に接続されている。薄膜トランジスタＭ３については、ゲート端子およびドレイン端子は入力端子４５に接続され（すなわち、ダイオード接続となっている）、ソース端子は出力制御ノードＮＡに接続されている。薄膜トランジスタＭ４については、ゲート端子は入力端子４６に接続され、ドレイン端子は出力制御ノードＮＡに接続され、ソース端子は直流電源電位ＶＳＳ用の入力端子に接続されている。薄膜トランジスタＭ５については、ゲート端子は入力端子４４に接続され、ドレイン端子は出力制御ノードＮＡに接続され、ソース端子は入力端子４７に接続されている。薄膜トランジスタＭ６については、ゲート端子は入力端子４３に接続され、ドレイン端子は出力制御ノードＮＡに接続され、ソース端子は入力端子４８に接続されている。キャパシタＣＡＰについては、一端は出力制御ノードＮＡに接続され、他端は出力端子４０に接続されている。

次に、各構成要素のこの段構成回路ＳＲにおける機能について説明する。薄膜トランジスタＭ１は、出力制御ノードＮＡの電位がハイレベルになっているときに、第１クロックＣＫＡの電位を出力端子４０に与える。薄膜トランジスタＭ２は、第２クロックＣＫＢがハイレベルになっているときに、出力端子４０の電位（走査信号ＧＯＵＴの電位）をＶＳＳ電位に向けて変化させる。薄膜トランジスタＭ３は、セット信号Ｓがハイレベルになっているときに、出力制御ノードＮＡの電位をハイレベルに向けて変化させる。薄膜トランジスタＭ４は、リセット信号Ｒがハイレベルになっているときに、出力制御ノードＮＡの電位をＶＳＳ電位に向けて変化させる。薄膜トランジスタＭ５は、通常動作期間において、第４クロックＣＫＤがハイレベルになっているときに、出力制御ノードＮＡの電位をＶＳＳ電位に向けて変化させる。薄膜トランジスタＭ６は、通常動作期間において、第３クロックＣＫＣがハイレベルになっているときに、出力制御ノードＮＡの電位をＶＳＳ電位に向けて変化させる。キャパシタＣＡＰは、書込動作期間中に出力制御ノードＮＡの電位をハイレベルに維持するための補償容量として機能する。

なお、本実施形態においては、薄膜トランジスタＭ１によって出力制御用スイッチング素子が実現され、薄膜トランジスタＭ２によって第１の出力ノード安定用スイッチング素子が実現されている。また、薄膜トランジスタＭ３によって出力制御ノードターンオン部が実現され、薄膜トランジスタＭ４によって出力制御ノードターンオフ部が実現されている。また、薄膜トランジスタＭ５および薄膜トランジスタＭ６によって出力制御ノード安定部４２０が実現されている。

＜１．４ 段構成回路の動作＞
次に、本実施形態における段構成回路ＳＲの動作について説明する。まず、図１，図１０，および図１１を参照しつつ、書込動作期間の動作について説明する。図１０は、液晶表示装置の動作期間中の全体の信号波形図である。図１１は、書込動作期間における動作について説明するための信号波形図である。なお、図１１のＭ１〜Ｍ６の波形は、薄膜トランジスタＭ１〜Ｍ６がオン状態であるかオフ状態であるかを示している。

時点ｔ０になると、セット信号Ｓがローレベルからハイレベルに変化する。薄膜トランジスタＭ３は図１に示すようにダイオード接続となっているので、このセット信号Ｓのパルスによって薄膜トランジスタＭ３はオン状態となる。また、時点ｔ０には、第４クロックＣＫＤがローレベルからハイレベルに変化する。これにより、薄膜トランジスタＭ５がオン状態となる。このとき第１の制御信号ＳＡ１はハイレベルとなっている。以上より、時点ｔ０になると、出力制御ノードＮＡの電位が上昇し、薄膜トランジスタＭ１がオン状態となる。ここで、時点ｔ０〜時点ｔ１の期間中、リセット信号Ｒおよび第３クロックＣＫＣはローレベルとなっている。このため、この期間中、薄膜トランジスタＭ４および薄膜トランジスタＭ６はオフ状態で維持される。従って、この期間中に出力制御ノードＮＡの電位が低下することはない。

時点ｔ１になると、第１クロックＣＫＡがローレベルからハイレベルに変化する。このとき、薄膜トランジスタＭ１はオン状態となっているので、入力端子４１の電位の上昇とともに出力端子４０の電位も上昇する。ここで、図１に示すように出力制御ノードＮＡ−出力端子４０間にはキャパシタＣＡＰが設けられているので、出力端子４０の電位の上昇とともに出力制御ノードＮＡの電位も上昇する（出力制御ノードＮＡがブートストラップされる）。その結果、薄膜トランジスタＭ１のゲート端子には大きな電圧が印加され、この段構成回路ＳＲの出力端子４０に接続されているゲートバスラインが選択状態となるのに充分なレベルにまで走査信号ＧＯＵＴの電位が上昇する。ここで、時点ｔ１〜時点ｔ３の期間中、第２クロックＣＫＢはローレベルとなっているので薄膜トランジスタＭ２はオフ状態で維持される。従って、この期間中に走査信号ＧＯＵＴの電位が低下することはない。また、時点ｔ１〜時点ｔ３の期間中、リセット信号Ｒはローレベルとなっているので薄膜トランジスタＭ４はオフ状態で維持される。従って、この期間中に出力制御ノードＮＡの電位が低下することはない。

ところで、時点ｔ１〜時点ｔ２の期間には、第４クロックＣＫＤがハイレベルとなっているので、薄膜トランジスタＭ５がオン状態となっている。しかしながら、この期間中、第１の制御信号ＳＡ１（前段から出力される走査信号）はハイレベルとなっているので、薄膜トランジスタＭ５がオン状態となっていることに起因して出力制御ノードＮＡの電位が低下することはない。また、時点ｔ２〜時点ｔ３の期間には、第３クロックＣＫＣがハイレベルとなっているので、薄膜トランジスタＭ６がオン状態となっている。しかしながら、この期間中、第２の制御信号ＳＡ２（次段から出力される走査信号）はハイレベルとなっているので、薄膜トランジスタＭ６がオン状態となっていることに起因して出力制御ノードＮＡの電位が低下することはない。

時点ｔ３になると、第１クロックＣＫＡはハイレベルからローレベルに変化する。これにより、入力端子４１の電位の低下とともに出力端子４０の電位は低下する。出力端子４０の電位が低下すると、キャパシタＣＡＰを介して、出力制御ノードＮＡの電位も低下する。また、時点ｔ３には、第２クロックＣＫＢがローレベルからハイレベルに変化する。これにより、薄膜トランジスタＭ２がオン状態となる。その結果、走査信号ＧＯＵＴの電位はローレベルとなる。

時点ｔ４になると、リセット信号Ｒがローレベルからハイレベルに変化する。これにより、薄膜トランジスタＭ４がオン状態となる。また、時点ｔ４には、第４クロックＣＫＤがローレベルからハイレベルに変化する。これにより、薄膜トランジスタＭ５がオン状態となる。このとき、第１の制御信号ＳＡ１はローレベルとなっている。以上より、時点ｔ４になると、出力制御ノードＮＡの電位はローレベルとなる。

以上のような動作が各段構成回路ＳＲで行われることによって、この液晶表示装置に設けられている複数本のゲートバスラインＧＬ１〜ＧＬｉが順次に選択状態となり、１行ずつ画素容量への書き込みが行われる。

次に、図１，図１０，および図１２を参照しつつ、通常動作期間の動作について説明する。図１２は、通常動作期間における動作について説明するための信号波形図である。上述したように、各段構成回路ＳＲには、前段から出力される走査信号ＧＯＵＴ（ｎ−１）が第１の制御信号ＳＡ１として与えられ、次段から出力される走査信号ＧＯＵＴ（ｎ＋１）が第２の制御信号ＳＡ２として与えられる。従って、図１２に示すように、通常動作期間中、第１の制御信号ＳＡ１および第２の制御信号ＳＡ２はローレベル（ＶＳＳ電位）で維持される。ところで、第１クロックＣＫＡについては、通常動作期間中、所定期間毎にローレベルからハイレベルに変化する。従って、図１２における時点ｔ１１や時点ｔ１２に、薄膜トランジスタＭ１の寄生容量に起因して、出力制御ノードＮＡの電位に変動が生じ得る。すなわち、通常動作期間中、所定期間毎に、出力制御ノードＮＡの電位が浮いた状態となり得る。しかしながら、第３クロックＣＫＣがハイレベルとなっている期間には、薄膜トランジスタＭ６がオン状態となるので、出力制御ノードＮＡの電位はＶＳＳ電位へと引き込まれる。また、第４クロックＣＫＤがハイレベルとなっている期間には、薄膜トランジスタＭ５がオン状態となるので、出力制御ノードＮＡの電位はＶＳＳ電位へと引き込まれる。以上より、通常動作期間中、第１クロックＣＫＡのクロック動作に起因するノイズが出力制御ノードＮＡに混入しても、当該出力制御ノードＮＡの電位はＶＳＳ電位で維持される。なお、第２クロックＣＫＢがハイレベルとなっている期間には、薄膜トランジスタＭ２がオン状態となり、出力端子４０の電位（走査信号ＧＯＵＴの電位）がＶＳＳ電位へと引き込まれる。

＜１．５ 効果＞
本実施形態によれば、ゲートドライバ４００内のシフトレジスタ４１０を構成する段構成回路ＳＲには、２個の薄膜トランジスタ（出力制御ノードＮＡにドレイン端子が接続され、ゲート端子に第４クロックＣＫＤが与えられ、前段から出力される走査信号が第１の制御信号ＳＡ１としてソース端子に与えられるように構成された薄膜トランジスタＭ５、および、出力制御ノードＮＡにドレイン端子が接続され、ゲート端子に第３クロックＣＫＣが与えられ、次段から出力される走査信号が第２の制御信号ＳＡ２としてソース端子に与えられるように構成された薄膜トランジスタＭ６）によって構成された出力制御ノード安定部４２０が設けられている。このような構成において、通常動作期間には、第１の制御信号ＳＡ１および第２の制御信号ＳＡ２がローレベルとなっている状態で、第３クロックＣＫＣおよび第４クロックＣＫＤのクロック動作に基づいて薄膜トランジスタＭ５と薄膜トランジスタＭ６とが交互にオン状態となる。これにより、通常動作期間中、クロック信号（第１クロックＣＫＡ）のクロック動作に起因するノイズが出力制御ノードＮＡに混入しても、当該出力制御ノードＮＡの電位はＶＳＳ電位へと引き込まれる。なお、書込動作期間には、第４クロックＣＫＤがハイレベルになっている時には第１の制御信号ＳＡ１がハイレベルとなっており、第３クロックＣＫＣがハイレベルになっている時には第２の制御信号ＳＡ２がハイレベルとなっている。従って、薄膜トランジスタＭ５，Ｍ６が設けられていることに起因して書込動作期間中に出力制御ノードＮＡの電位が低下することはない。

ところで、従来技術によれば、多数の薄膜トランジスタ（例えば、図２７に示す従来の構成においては４個の薄膜トランジスタ）を用いて出力制御ノード安定部９５０が実現されていた。この点、本実施形態においては、図１に示すように、２個の薄膜トランジスタＭ５，Ｍ６のみを用いて出力制御ノード安定部４２０が実現されている。従って、ＴＦＴ基板上におけるゲートドライバ４００の占有面積を小さくすることができ、従来よりも狭額縁化を図ることが可能となる。また、出力制御ノード安定部を構成する薄膜トランジスタの数が少なくなることから、出力制御ノードＮＡに接続されている薄膜トランジスタの負荷が小さくなり、従来よりも長期動作に対する信頼性が向上する。さらに、従来の構成とは異なり、薄膜トランジスタに貫通電流が流れることはない。このため、従来よりも消費電力が低減される。

以上のように、本実施形態によれば、長期動作に対する信頼性を確保しつつ表示装置の狭額縁化・低消費電力化を図ることのできるゲートドライバ（走査信号線駆動回路）が実現される。

＜２．第２の実施形態＞
本発明の第２の実施形態について説明する。なお、上記第１の実施形態と異なる点についてのみ説明する。

＜２．１ 全体構成およびゲートドライバの構成＞
全体構成については、上記第１の実施形態における構成（図２参照）と同様であるので、説明を省略する。図１３は、本実施形態におけるゲートドライバ４００内のシフトレジスタ４１０の構成を示すブロック図である。上記第１の実施形態においては、各段構成回路ＳＲには、前段から出力される走査信号がセット信号Ｓとして与えられていた。これに対して、本実施形態においては、各段構成回路ＳＲには、２段前の段から出力される走査信号がセット信号Ｓとして与えられる。すなわち、図１４に示すように、任意の段（ここではｎ段目とする）について、前段ＳＲ（ｎ−１）から出力される走査信号ＧＯＵＴ（ｎ−１）が第１の制御信号ＳＡ１として与えられ、２段前の段ＳＲ（ｎ−２）から出力される走査信号ＧＯＵＴ（ｎ−２）がセット信号Ｓとして与えられ、次段ＳＲ（ｎ＋１）から出力される走査信号ＧＯＵＴ（ｎ＋１）が第２の制御信号ＳＡ２として与えられ、３段後の段ＳＲ（ｎ＋３）から出力される走査信号ＧＯＵＴ（ｎ＋３）がリセット信号Ｒとして与えられる。また、図１４に示すように、任意の段（ここではｎ段目とする）から出力される走査信号ＧＯＵＴ（ｎ）は、対応するゲートバスラインに与えられるのに加えて、リセット信号Ｒとして３段前の段ＳＲ（ｎ−３）に与えられ、第２の制御信号ＳＡ２として前段ＳＲ（ｎ−１）に与えられ、第１の制御信号ＳＡ１として次段ＳＲ（ｎ＋１）に与えられ、セット信号Ｓとして２段後の段ＳＲ（ｎ＋２）に与えられる。

＜２．２ 段構成回路の構成＞
図１５は、本実施形態における段構成回路ＳＲの構成（シフトレジスタ４１０の一段分の構成）を示す回路図である。図１５および図１から把握されるように、本実施形態においては、上記第１の実施形態における構成要素に加えて、出力制御ノードＮＡと薄膜トランジスタＭ６との間に薄膜トランジスタＭ７が設けられている。その薄膜トランジスタＭ７については、ゲート端子は入力端子４１に接続され、ドレイン端子は出力制御ノードＮＡに接続され、ソース端子は薄膜トランジスタＭ６のドレイン端子に接続されている。また、本実施形態においては、薄膜トランジスタＭ６のドレイン端子は、薄膜トランジスタＭ７のソース端子に接続されている。また、本実施形態においては、入力端子４５には、２段前の段ＳＲ（ｎ−２）から出力される走査信号ＧＯＵＴ（ｎ−２）がセット信号Ｓとして与えられる。

なお、本実施形態においては、薄膜トランジスタＭ５，薄膜トランジスタＭ６，および薄膜トランジスタＭ７によって出力制御ノード安定部４２１が実現されている。

＜２．３ 段構成回路の動作＞
次に、本実施形態における段構成回路ＳＲの動作について説明する。まず、図１５，図１６，および図１７を参照しつつ、書込動作期間の動作について説明する。図１６は、液晶表示装置の動作期間中の全体の信号波形図である。図１７は、書込動作期間における動作について説明するための信号波形図である。

時点ｔ２０になると、セット信号Ｓがローレベルからハイレベルに変化する。薄膜トランジスタＭ３は図１５に示すようにダイオード接続となっているので、このセット信号Ｓのパルスによって薄膜トランジスタＭ３はオン状態となり、出力制御ノードＮＡの電位が上昇する。これにより、薄膜トランジスタＭ１がオン状態となる。ここで、時点ｔ２０〜時点ｔ２１の期間中、リセット信号Ｒ，第４クロックＣＫＤ，および第１クロックＣＫＡはローレベルとなっている。このため、この期間中、薄膜トランジスタＭ４，薄膜トランジスタＭ５，および薄膜トランジスタＭ７はオフ状態で維持される。従って、この期間中に出力制御ノードＮＡの電位が低下することはない。

時点ｔ２１になると、第４クロックＣＫＤがローレベルからハイレベルに変化する。これにより、薄膜トランジスタＭ５がオン状態となる。このとき第１の制御信号ＳＡ１はハイレベルとなっている。また、時点ｔ２１〜時点ｔ２２の期間中、リセット信号Ｒおよび第１クロックＣＫＡはローレベルとなっている。このため、この期間中、薄膜トランジスタＭ４および薄膜トランジスタＭ７はオフ状態で維持される。以上より、この期間中、出力制御ノードＮＡの電位は、時点ｔ２１直前の電位で維持される。

時点ｔ２２になると、第１クロックＣＫＡがローレベルからハイレベルに変化する。このとき、薄膜トランジスタＭ１はオン状態となっているので、入力端子４１の電位の上昇とともに出力端子４０の電位も上昇する。ここで、図１５に示すように出力制御ノードＮＡ−出力端子４０間にはキャパシタＣＡＰが設けられているので、出力端子４０の電位の上昇とともに出力制御ノードＮＡの電位も上昇する（出力制御ノードＮＡがブートストラップされる）。その結果、薄膜トランジスタＭ１のゲート端子には大きな電圧が印加され、この段構成回路ＳＲの出力端子４０に接続されているゲートバスラインが選択状態となるのに充分なレベルにまで走査信号ＧＯＵＴの電位が上昇する。ここで、時点ｔ２２〜時点ｔ２４の期間中、第２クロックＣＫＢはローレベルとなっているので薄膜トランジスタＭ２はオフ状態で維持される。従って、この期間中に走査信号ＧＯＵＴの電位が低下することはない。また、時点ｔ２２〜時点ｔ２４の期間中、リセット信号Ｒはローレベルとなっているので薄膜トランジスタＭ４はオフ状態で維持される。従って、この期間中に出力制御ノードＮＡの電位が低下することはない。

ところで、時点ｔ２２〜時点ｔ２３の期間には、第４クロックＣＫＤがハイレベルとなっているので、薄膜トランジスタＭ５がオン状態となっている。しかしながら、この期間中、第１の制御信号ＳＡ１（前段から出力される走査信号）はハイレベルとなっているので、薄膜トランジスタＭ５がオン状態となっていることに起因して出力制御ノードＮＡの電位が低下することはない。また、時点ｔ２３〜時点ｔ２４の期間には、第３クロックＣＫＣおよび第１クロックＣＫＡの双方がハイレベルとなっているので、薄膜トランジスタＭ６および薄膜トランジスタＭ７の双方がオン状態となっている。しかしながら、この期間中、第２の制御信号ＳＡ２（次段から出力される走査信号）はハイレベルとなっているので、薄膜トランジスタＭ６および薄膜トランジスタＭ７の双方がオン状態となっていることに起因して出力制御ノードＮＡの電位が低下することはない。

時点ｔ２４になると、第１クロックＣＫＡはハイレベルからローレベルに変化する。これにより、入力端子４１の電位の低下とともに出力端子４０の電位は低下する。出力端子４０の電位が低下すると、キャパシタＣＡＰを介して、出力制御ノードＮＡの電位も低下する。また、時点ｔ２４には、第２クロックＣＫＢがローレベルからハイレベルに変化する。これにより、薄膜トランジスタＭ２がオン状態となる。その結果、走査信号ＧＯＵＴの電位はローレベルとなる。

時点ｔ２５になると、リセット信号Ｒがローレベルからハイレベルに変化する。これにより、薄膜トランジスタＭ４がオン状態となる。また、時点ｔ２５には、第４クロックＣＫＤがローレベルからハイレベルに変化する。これにより、薄膜トランジスタＭ５がオン状態となる。このとき、第１の制御信号ＳＡ１はローレベルとなっている。以上より、時点ｔ２５になると、出力制御ノードＮＡの電位はローレベルとなる。

以上のような動作が各段構成回路ＳＲで行われることによって、この液晶表示装置に設けられている複数本のゲートバスラインＧＬ１〜ＧＬｉが順次に選択状態となり、１行ずつ画素容量への書き込みが行われる。

次に、図１５，図１６，および図１８を参照しつつ、通常動作期間の動作について説明する。図１８は、通常動作期間における動作について説明するための信号波形図である。上述したように、各段構成回路ＳＲには、前段から出力される走査信号ＧＯＵＴ（ｎ−１）が第１の制御信号ＳＡ１として与えられ、次段から出力される走査信号ＧＯＵＴ（ｎ＋１）が第２の制御信号ＳＡ２として与えられる。従って、図１８に示すように、通常動作期間中、第１の制御信号ＳＡ１および第２の制御信号ＳＡ２はローレベル（ＶＳＳ電位）で維持される。ところで、第１クロックＣＫＡについては、通常動作期間中、所定期間毎にローレベルからハイレベルに変化する。従って、図１８における時点ｔ３１や時点ｔ３２に、薄膜トランジスタＭ１の寄生容量に起因して、出力制御ノードＮＡの電位に変動が生じ得る。すなわち、通常動作期間中、所定期間毎に、出力制御ノードＮＡの電位が浮いた状態となり得る。しかしながら、第３クロックＣＫＣおよび第１クロックＣＫＡの双方がハイレベルとなっている期間には、薄膜トランジスタＭ６および薄膜トランジスタＭ７の双方がオン状態となるので、出力制御ノードＮＡの電位はＶＳＳ電位へと引き込まれる。また、第４クロックＣＫＤがハイレベルとなっている期間には、薄膜トランジスタＭ５がオン状態となるので、出力制御ノードＮＡの電位はＶＳＳ電位へと引き込まれる。以上より、上記第１の実施形態と同様、通常動作期間中、第１クロックＣＫＡのクロック動作に起因するノイズが出力制御ノードＮＡに混入しても、当該出力制御ノードＮＡの電位はＶＳＳ電位で維持される。

＜２．４ 効果＞
本実施形態によれば、上記第１の実施形態と同様の効果が得られるのに加えて、以下のような効果が得られる。本実施形態においては、次段から出力される走査信号ＧＯＵＴ（ｎ＋１）を受け取るための入力端子４８と出力制御ノードＮＡとは、薄膜トランジスタＭ６および薄膜トランジスタＭ７の双方がオン状態になっているときに電気的に接続される。従って、第３クロックＣＫＣがハイレベルとなっていても第１クロックＣＫＡがローレベルになっていれば、薄膜トランジスタＭ７がオフ状態となるので、入力端子４８と出力制御ノードＮＡとは電気的に切り離された状態で維持される。段構成回路ＳＲがこのような構成となっているので、出力制御ノードＮＡをプリチャージするための期間を上記第１の実施形態と比較して長くすることが可能となる。具体的には、各段構成回路ＳＲにおいて、２段前の段から出力される走査信号ＧＯＵＴ（ｎ−２）を出力制御ノードＮＡをプリチャージするためのセット信号Ｓとして用いることが可能となる。このようにして出力制御ノードＮＡのプリチャージ期間が長くなるので、長期動作に対する信頼性が向上する。

＜３．第３の実施形態＞
＜３．１ 構成＞
本発明の第３の実施形態について説明する。全体構成については、上記第１の実施形態における構成（図２参照）と同様であるので、説明を省略する。ゲートドライバ４００内のシフトレジスタ４１０の構成については、初期化信号（垂直走査期間の開始直後に各段構成回路ＳＲの内部状態を初期化するための信号）ＳＰを受け取るための入力端子およびクリア信号（垂直走査期間の終了の際に各段構成回路ＳＲの内部状態をクリアするための信号）ＣＬＲを受け取るための入力端子が各段構成回路ＳＲに設けられているという点で上記第２の実施形態と異なっている。すなわち、本実施形態における段構成回路ＳＲには、図１９に示すように、第１クロックＣＫＡを受け取るための入力端子と、第２クロックＣＫＢを受け取るための入力端子と、第３クロックＣＫＣを受け取るための入力端子と、第４クロックＣＫＤを受け取るための入力端子と、ローレベルの直流電源電位ＶＳＳを受け取るための入力端子と、セット信号Ｓを受け取るための入力端子と、リセット信号Ｒを受け取るための入力端子と、第１の制御信号ＳＡ１を受け取るための入力端子と、第２の制御信号ＳＡ２を受け取るための入力端子と、初期化信号ＳＰを受け取るための入力端子と、クリア信号ＣＬＲを受け取るための入力端子と、走査信号ＧＯＵＴを出力するための出力端子とが設けられている。

図２０は、本実施形態における段構成回路ＳＲの構成（シフトレジスタ４１０の一段分の構成）を示す回路図である。図２０および図１５から把握されるように、本実施形態においては、上記第２の実施形態における構成要素に加えて、薄膜トランジスタＭ８，薄膜トランジスタＭ９，および薄膜トランジスタＭ１０が設けられている。なお、図２０において、初期化信号ＳＰを受け取る入力端子には符号５１を付し、クリア信号ＣＬＲを受け取る入力端子には符号５２を付している。

薄膜トランジスタＭ８については、ゲート端子は入力端子５１に接続され、ドレイン端子は出力制御ノードＮＡに接続され、ソース端子は直流電源電位ＶＳＳ用の入力端子に接続されている。薄膜トランジスタＭ９については、ゲート端子は入力端子５２に接続され、ドレイン端子は出力制御ノードＮＡに接続され、ソース端子は直流電源電位ＶＳＳ用の入力端子に接続されている。薄膜トランジスタＭ１０については、ゲート端子は入力端子５２に接続され、ドレイン端子は出力端子４０に接続され、ソース端子は直流電源電位ＶＳＳ用の入力端子に接続されている。

薄膜トランジスタＭ８は、初期化信号ＳＰがハイレベルになっているときに、出力制御ノードＮＡの電位をＶＳＳ電位に向けて変化させる。薄膜トランジスタＭ９は、クリア信号ＣＬＲがハイレベルになっているときに、出力制御ノードＮＡの電位をＶＳＳ電位に向けて変化させる。薄膜トランジスタＭ１０は、クリア信号ＣＬＲがハイレベルになっているときに、出力端子４０の電位（走査信号ＧＯＵＴの電位）をＶＳＳ電位に向けて変化させる。

なお、本実施形態においては、薄膜トランジスタＭ５〜Ｍ９によって出力制御ノード安定部４２２が実現され、薄膜トランジスタＭ１０によって第２の出力ノード安定用スイッチング素子が実現されている。

＜３．２ 動作＞
次に、本実施形態における段構成回路ＳＲの動作について説明する。本実施形態における段構成回路ＳＲには、垂直走査期間の開始直後の所定期間にのみハイレベルとなる信号が初期化信号ＳＰとして与えられ、垂直走査期間の終了の際の所定期間にのみハイレベルとなる信号がクリア信号ＣＬＲとして与えられる。従って、垂直走査期間の開始直後および終了の際を除いて、上記第２の実施形態と同様の動作が行われる。

図２１は、垂直走査期間の開始直後の動作について説明するための信号波形図である。本実施形態においては、図２１に示すように、ゲートスタートパルス信号ＧＳＰが立ち上がることによって垂直走査期間が開始された直後に、初期化信号ＳＰがローレベルからハイレベルに変化する。これにより、薄膜トランジスタＭ８がオン状態となり、出力制御ノードＮＡの電位がＶＳＳ電位へと引き込まれる。なお、セット信号Ｓに基づいて出力制御ノードＮＡのプリチャージが行われるべき段については、薄膜トランジスタＭ８を介して出力制御ノードＮＡの電位が低下しないようにする必要がある。

図２２は、垂直走査期間の終了の際の動作について説明するための信号波形図である。本実施形態においては、図２２に示すように、各垂直走査期間において全てのゲートバスラインＧＬ１〜ＧＬｉにアクティブな走査信号ＧＯＵＴが順次に印加された後、クリア信号ＣＬＲがローレベルからハイレベルに変化する。これにより、薄膜トランジスタＭ９および薄膜トランジスタＭ１０がオン状態となる。薄膜トランジスタＭ９がオン状態となることによって、出力制御ノードＮＡの電位がＶＳＳ電位へと引き込まれる。また、薄膜トランジスタＭ１０がオン状態となることによって、出力端子４０の電位（走査信号ＧＯＵＴの電位）がＶＳＳ電位へと引き込まれる。

なお、初期化信号ＳＰを立ち上げるタイミングについては、垂直走査期間開始直後の第１クロックＣＫＡの立ち上がりに起因する出力制御ノードＮＡの電位の上昇を抑制することができるのであれば、図２１に示すタイミングとは異なるタイミングであっても良い。また、クリア信号ＣＬＲを立ち上げるタイミングについては、最後の行において画素容量への書き込みが行われてから次の垂直走査期間が開始される前であれば、図２２に示すタイミングとは異なるタイミングであっても良い。

＜３．３ 効果＞
本実施形態によれば、各段構成回路ＳＲにおいて、垂直走査期間の開始直後に第３クロックＣＫＣや第４クロックＣＫＤが立ち上がる前に第１クロックＣＫＡが立ち上がることによって出力制御ノードＮＡにノイズが混入しても、薄膜トランジスタＭ８がオン状態となることによって出力制御ノードＮＡの電位はＶＳＳ電位へと引き込まれる。これにより、垂直走査期間開始直後の第１クロックＣＫＡのクロック動作に起因する異常動作の発生が抑制される。また、垂直走査期間の終了の際には、薄膜トランジスタＭ９および薄膜トランジスタＭ１０がオン状態となることによって、出力制御ノードＮＡの電位および出力端子４０の電位（走査信号ＧＯＵＴの電位）はＶＳＳ電位へと引き込まれる。これにより、フレーム毎に各段構成回路ＳＲの内部状態がクリアされ、この液晶表示装置の信頼性が向上する。

＜３．４ 変形例＞
本実施形態においては上記第２の実施形態における構成要素（図１５参照）に加えて薄膜トランジスタＭ８〜Ｍ１０が設けられているが、図２３に示すように、上記第１の実施形態における構成要素（図１参照）に加えて薄膜トランジスタＭ８〜Ｍ１０を設ける構成としても良い。但し、図２３に示す構成の場合、出力制御ノードＮＡのプリチャージ期間を長くすることができない。従って、長期動作に対する信頼性を考慮すると、図２０に示す構成を採用する方が好ましい。

また、上記第３の実施形態よりも効果は劣るが、上記第１の実施形態における構成要素または上記第２の実施形態における構成要素に加えて薄膜トランジスタＭ８〜Ｍ１０のうちの１個または２個だけを設ける構成を採用することもできる。

＜４．その他＞
上記各実施形態においては液晶表示装置を例に挙げて説明したが、本発明はこれに限定されない。有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）等の他の表示装置にも本発明を適用することができる。

４０…（段構成回路の）出力端子
４１〜４８，５１，５２…（段構成回路の）入力端子
３００…ソースドライバ（映像信号線駆動回路）
４００…ゲートドライバ（走査信号線駆動回路）
４１０…シフトレジスタ
６００…表示部
ＳＲ，ＳＲ（１）〜ＳＲ（ｉ）…段構成回路
ＣＡＰ…キャパシタ（容量素子）
Ｍ１〜Ｍ１０…薄膜トランジスタ
ＮＡ…出力制御ノード
ＧＬ１〜ＧＬｉ…ゲートバスライン
ＳＬ１〜ＳＬｊ…ソースバスライン
ＧＣＫ…ゲートクロック信号
ＣＫＡ，ＣＫＢ，ＣＫＣ，ＣＫＤ…第１クロック，第２クロック，第３クロック，第４クロック
Ｓ…セット信号
Ｒ…リセット信号
ＳＡ１…第１の制御信号
ＳＡ２…第２の制御信号
ＧＯＵＴ，ＧＯＵＴ（１）〜（ｉ）…走査信号
ＶＳＳ…ローレベルの直流電源電位

国際公開２０１０／０６７６４１号パンフレット

Claims (11)

1. 第１のレベルと第２のレベルとを周期的に繰り返す複数のクロック信号に基づいて動作する複数の段で構成された、表示装置の走査信号線を駆動するためのシフトレジスタであって、
   前記複数の段の各段を構成する段構成回路は、
   前記走査信号線に走査信号を出力するための出力ノードと、
   制御端子，第１の導通端子，および第２の導通端子を有し、前記複数のクロック信号のうち前記出力ノードから出力される走査信号がオンレベルからオフレベルに変化すべきタイミングでオフレベルからオンレベルに変化するクロック信号が制御端子に与えられ、前記出力ノードに第１の導通端子が接続され、オフレベルの電源電位が第２の導通端子に与えられる第１の出力ノード安定用スイッチング素子と
   制御端子，第１の導通端子，および第２の導通端子を有し、前記複数のクロック信号のうち前記出力ノードから出力される走査信号がオフレベルからオンレベルに変化すべきタイミングでオフレベルからオンレベルに変化するクロック信号が第１の導通端子に与えられ、前記出力ノードに第２の導通端子が接続された出力制御用スイッチング素子と、
   前記出力制御用スイッチング素子の制御端子に接続された出力制御ノードと、
   一段以上前の段の出力ノードから出力される走査信号のうち前記出力制御ノードがオフレベルからオンレベルに変化すべきタイミングでオフレベルからオンレベルに変化する走査信号をセット信号として受け取り、前記セット信号に基づいて前記出力制御ノードのレベルをオンレベルに向けて変化させるための出力制御ノードターンオン部と、
   一段以上後の段の出力ノードから出力される走査信号のうち前記出力制御ノードがオンレベルからオフレベルに変化すべきタイミングでオフレベルからオンレベルに変化する走査信号をリセット信号として受け取り、前記リセット信号に基づいて前記出力制御ノードのレベルをオフレベルに向けて変化させるための出力制御ノードターンオフ部と、
   前記出力制御ノードのレベルがオフレベルで維持されるべき期間に前記出力制御ノードのレベルの変動を防止するための出力制御ノード安定部と
   を備え、
   前記出力制御ノード安定部は、
   制御端子，第１の導通端子，および第２の導通端子を有し、前記複数のクロック信号のうち前段の出力ノードから出力される走査信号がオフレベルからオンレベルに変化すべきタイミングでオフレベルからオンレベルに変化するクロック信号が制御端子に与えられ、前記出力制御ノードに第１の導通端子が接続され、前段の出力ノードから出力される走査信号が第２の導通端子に与えられる第１の出力制御ノード安定用スイッチング素子と、
   制御端子，第１の導通端子，および第２の導通端子を有し、前記複数のクロック信号のうち次段の出力ノードから出力される走査信号がオフレベルからオンレベルに変化すべきタイミングでオフレベルからオンレベルに変化するクロック信号が制御端子に与えられ、前記出力制御ノードに直接または他のスイッチング素子を介して第１の導通端子が接続され、次段の出力ノードから出力される走査信号が第２の導通端子に与えられる第２の出力制御ノード安定用スイッチング素子と
   を含むことを特徴とする、シフトレジスタ。
2. 前記出力制御ノード安定部は、前記第１の出力制御ノード安定用スイッチング素子および前記第２の出力制御ノード安定用スイッチング素子のみからなり、
   前記第２の出力制御ノード安定用スイッチング素子の第１導通端子は、前記出力制御ノードに直接に接続されていることを特徴とする、請求項１に記載のシフトレジスタ。
3. 前記出力制御ノード安定部は、制御端子，第１の導通端子，および第２の導通端子を有し、前記出力制御用スイッチング素子の第１の導通端子に与えられるクロック信号が制御端子に与えられ、前記出力制御ノードに第１の導通端子が接続され、前記第２の出力制御ノード安定用スイッチング素子の第１の導通端子に第２の導通端子が接続された第３の出力制御ノード安定用スイッチング素子を更に含むことを特徴とする、請求項１に記載のシフトレジスタ。
4. 前記出力制御ノードターンオン部は、二段前の段の出力ノードから出力される走査信号を前記セット信号として受け取ることを特徴とする、請求項３に記載のシフトレジスタ。
5. 前記出力制御ノード安定部は、制御端子，第１の導通端子，および第２の導通端子を有し、垂直走査期間の開始直後にオフレベルからオンレベルに変化する初期化信号が制御端子に与えられ、前記出力制御ノードに第１の導通端子が接続され、オフレベルの電源電位が第２の導通端子に与えられる第４の出力制御ノード安定用スイッチング素子を更に含むことを特徴とする、請求項１に記載のシフトレジスタ。
6. 前記出力制御ノード安定部は、制御端子，第１の導通端子，および第２の導通端子を有し、垂直走査期間の終了の際にオフレベルからオンレベルに変化するクリア信号が制御端子に与えられ、前記出力制御ノードに第１の導通端子が接続され、オフレベルの電源電位が第２の導通端子に与えられる第５の出力制御ノード安定用スイッチング素子を更に含むことを特徴とする、請求項１に記載のシフトレジスタ。
7. 前記段構成回路は、制御端子，第１の導通端子，および第２の導通端子を有し、垂直走査期間の終了の際にオフレベルからオンレベルに変化するクリア信号が制御端子に与えられ、前記出力ノードに第１の導通端子が接続され、オフレベルの電源電位が第２の導通端子に与えられる第２の出力ノード安定用スイッチング素子を更に備えることを特徴とする、請求項１に記載のシフトレジスタ。
8. 前記段構成回路は、制御端子，第１の導通端子，および第２の導通端子を有し、垂直走査期間の終了の際にオフレベルからオンレベルに変化するクリア信号が制御端子に与えられ、前記出力ノードに第１の導通端子が接続され、オフレベルの電源電位が第２の導通端子に与えられる第２の出力ノード安定用スイッチング素子を更に備え、
   前記出力制御ノード安定部は、
   制御端子，第１の導通端子，および第２の導通端子を有し、前記出力制御用スイッチング素子の第１の導通端子に与えられるクロック信号が制御端子に与えられ、前記出力制御ノードに第１の導通端子が接続され、前記第２の出力制御ノード安定用スイッチング素子の第１の導通端子に第２の導通端子が接続された第３の出力制御ノード安定用スイッチング素子と、
   制御端子，第１の導通端子，および第２の導通端子を有し、垂直走査期間の開始直後にオフレベルからオンレベルに変化する初期化信号が制御端子に与えられ、前記出力制御ノードに第１の導通端子が接続され、オフレベルの電源電位が第２の導通端子に与えられる第４の出力制御ノード安定用スイッチング素子と、
   制御端子，第１の導通端子，および第２の導通端子を有し、垂直走査期間の終了の際にオフレベルからオンレベルに変化するクリア信号が制御端子に与えられ、前記出力制御ノードに第１の導通端子が接続され、オフレベルの電源電位が第２の導通端子に与えられる第５の出力制御ノード安定用スイッチング素子と
   を更に含むことを特徴とする、請求項１に記載のシフトレジスタ。
9. 前記段構成回路に含まれるスイッチング素子は、酸化物半導体を含む薄膜トランジスタであることを特徴とする、請求項１に記載のシフトレジスタ。
10. 前記酸化物半導体は、酸化インジウムガリウム亜鉛であることを特徴とする、請求項９に記載のシフトレジスタ。
11. 複数の走査信号線が配設された表示部と、
    前記複数の走査信号線と１対１で対応するように設けられている複数の段で構成された請求項１から１０までのいずれか１項に記載のシフトレジスタと
    を備えることを特徴とする、表示装置。

Images