KR101539593B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR101539593B1
KR101539593B1 KR1020090002331A KR20090002331A KR101539593B1 KR 101539593 B1 KR101539593 B1 KR 101539593B1 KR 1020090002331 A KR1020090002331 A KR 1020090002331A KR 20090002331 A KR20090002331 A KR 20090002331A KR 101539593 B1 KR101539593 B1 KR 101539593B1
Authority
KR
South Korea
Prior art keywords
voltage
gate
pull
capacitor
switching unit
Prior art date
Application number
KR1020090002331A
Other languages
English (en)
Other versions
KR20100082996A (ko
Inventor
이범
나일구
편승범
추홍식
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020090002331A priority Critical patent/KR101539593B1/ko
Priority to US12/500,209 priority patent/US8207958B2/en
Publication of KR20100082996A publication Critical patent/KR20100082996A/ko
Application granted granted Critical
Publication of KR101539593B1 publication Critical patent/KR101539593B1/ko

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16L—PIPES; JOINTS OR FITTINGS FOR PIPES; SUPPORTS FOR PIPES, CABLES OR PROTECTIVE TUBING; MEANS FOR THERMAL INSULATION IN GENERAL
    • F16L21/00—Joints with sleeve or socket
    • F16L21/08—Joints with sleeve or socket with additional locking means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/026—Arrangements or methods related to booting a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치가 제공된다. 상기 표시 장치는 게이트 라인 및 데이터 라인을 포함하며, 영상을 표시하는 표시 패널, 전원 전압을 제공받아, 제1 출력 노드로 게이트 온 전압을 출력하고, 제2 출력 노드로 게이트 오프 전압을 출력하는 전압 생성부로서, 파워 오프 기간의 제1 구간동안 충전되며, 제1 구간과 연속된 파워 오프 구간의 제2 구간동안 방전되어 제2 출력 노드의 전압 레벨을 상승시키는 풀업 커패시터를 포함하는 전압 생성부, 게이트 라인에 게이트 온 전압과 게이트 오프 전압을 선택적으로 제공하는 게이트 구동부 및 데이터 라인에 데이터 전압을 제공하는 데이터 구동부를 포함한다.
표시 장치, 파워 오프

Description

표시 장치{Display}
본 발명은 표시 장치에 관한 것으로 보다 구체적으로 파워 온시 돌입 전류가 감소된 표시 장치에 관한 것이다.
최근, 무겁고 큰 음극선관(cathode ray tube, CRT)을 대신하여 유기 전계 발광 표시 장치(organic light emitting diode display, OLED), 플라스마 표시 장치(plasma display panel, PDP), 액정 표시 장치(liquid crystal display, LCD)와 같은 평판 표시 장치가 활발히 개발 중이다.
PDP는 기체 방전에 의하여 발생하는 플라스마를 이용하여 문자나 영상을 표시하는 장치이며, 유기 발광 표시 장치는 특정 유기물 또는 고분자들의 전계 발광을 이용하여 문자 또는 영상을 표시한다. 액정 표시 장치는 두 표시판의 사이에 들어 있는 액정층에 전기장을 인가하고, 이 전기장의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다.
이러한 평판 표시 장치 중에서 예를 들어 액정 표시 장치와 유기 발광 표시 장치는 스위칭 소자를 포함하는 화소와 표시 신호선이 구비된 표시판, 그리고 표시 신호선 중 게이트 선에 게이트 신호를 내보내어 화소의 스위칭 소자를 턴온/오프시 키는 게이트 구동부, 다수의 계조 전압을 생성하는 계조 전압 생성부, 계조 전압 중 영상 데이터에 해당하는 전압을 데이터 전압으로 선택하여 표시 신호선 중 데이터선에 데이터 전압을 인가하는 데이터 구동부, 그리고 이들을 제어하는 신호 제어부를 포함한다.
본 발명이 해결하고자 하는 과제는 표시 장치의 파워 온시 돌입 전류가 감소될 뿐만 아니라, 표시 장치의 파워 오프시 잔상 현상이 개선된 표시 장치를 제공하는 것이다
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 표시 장치는 게이트 라인 및 데이터 라인을 포함하며, 영상을 표시하는 표시 패널, 전원 전압을 제공받아, 제1 출력 노드로 게이트 온 전압을 출력하고, 제2 출력 노드로 게이트 오프 전압을 출력하는 전압 생성부로서, 파워 오프 기간의 제1 구간동안 충전되며, 제1 구간과 연속된 파워 오프 구간의 제2 구간동안 방전되어 제2 출력 노드의 전압 레벨을 상승시키는 풀업 커패시터를 포함하는 전압 생성부, 게이트 라인에 게이트 온 전압과 게이트 오프 전압을 선택적으로 제공하는 게이트 구동부 및 데이터 라인에 데이터 전압을 제공하는 데이터 구동부를 포함한다.
상기 과제를 달성하기 위한 본 발명의 몇몇 다른 실시예에 따른 표시 장치는 게이트 라인 및 데이터 라인을 포함하며, 영상을 표시하는 표시 패널 및 풀업 커패시터와, 제1 및 제2 전압과 연결되며 제1 전압에 따라 제2 전압을 선택적으로 전달 하여 풀업 커패시터를 충전시키는 제1 스위칭부와, 충전된 전압을 게이트 오프 전압 출력 노드에 선택적으로 전달하는 제2 스위칭부를 포함하는 전압 생성부를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
이하, 본 발명의 실시예들은 액정 표시 장치(liquid crystal display; LCD)를 이용하여 설명할 것이다. 그러나, 본 발명은 유기 전계 발광 표시 장치(organic light emitting diode display; OLED), 플라즈마 표시 장치(plasma display panel; PDP)와 같이 평판 표시 장치에 모두 적용될 수 있음은 본 발명이 속하는 기술의 당업자에게 자명하다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 설명하기 위한 블록도이다. 도 2는 본 발명의 실시예들에 따른 표시 장치의 한 화소에 대한 등가 회로도이다.
도 1 및 도 2를 참조하면, 본 발명의 실시예들에 따른 표시 장치는 표시 패널(300), 신호 제어부(600), 게이트 구동부(400), 데이터 구동부(500), 전압 생성부(700) 및 계조 전압 생성부(800)를 포함한다.
표시 패널(300)은 다수의 게이트 라인(G1~Gn), 다수의 데이터 라인(D1~Dm) 및 다수의 화소(PX)를 포함하며, 영상이 표시되는 표시부(DA)와 영상이 표시되지 않는 비표시부(PA)로 구분된다.
표시부(DA)는 다수의 게이트 라인(G1~Gn), 다수의 데이터 라인(D1~Dm), 스위칭 소자(Q) 및 화소 전극(PE)이 형성된 제1 기판(100)과, 컬러 필터(CF)와 공통 전극(CE)이 형성된 제2 기판(200), 제1 기판(100)과 제2 기판(200) 사이에 개재된 액 정층(150)을 포함하여 영상을 표시한다. 게이트 라인(G1~Gn)은 대략 행 방향으로 연장되어 서로가 거의 평행하고, 데이터 라인(D1~Dm)은 대략 열 방향으로 연장되어 서로가 거의 평행할 수 있다. 그리고, 비표시부(PA)는 제1 기판(100)이 제2 기판(200)보다 더 넓게 형성되어 영상이 표시되지 않는 부분일 수 있다.
도 2를 참조하여 도 1의 한 화소(PX)에 대해 설명하면, 제1 기판(100)의 화소 전극(PE)과 대향하도록 제2 기판(200)의 공통 전극(CE)의 일부 영역에 색필터(CF)가 형성될 수 있다. 예를 들어, i번째(i=1~n) 게이트 라인(Gi)과 j번째(j=1~m) 데이터 라인(Dj)에 연결된 화소(PX)는 신호선(Gi, Dj)에 연결된 스위칭 소자(Q)와 이에 연결된 액정 커패시터(liquid crystal capacitor, Clc) 및 유지 커패시터(storage capacitor, Cst)를 포함할 수 있다. 여기서, 유지 커패시터(Cst)는 필요에 따라 생략될 수 있다. 또한, 도면에서는 색필터(CF)가 공통 전극(CE)을 포함하는 제2 기판(200)에 형성되어 있는 것으로 도시하였으나, 이에 한정하는 것은 아니며 제1 기판(100)에 형성될 수도 있다.
스위칭 소자(Q)는 예컨대, 박막 트랜지스터로 구현되어 게이트 라인(Gi)에 인가된 전압에 따라 데이터 라인(Dj)에 인가된 전압을 화소 전극(PE)에 전달할 수 있다. 구체적으로, 게이트 온 전압(Von)이 게이트 라인(Gi)에 인가되면 스위칭 소자(Q)는 턴온되어 데이터 라인(Dj)에 인가된 데이터 전압이 대응하는 화소 전극(PE)에 인가될 수 있다. 반면에, 게이트 오프 전압(Voff)이 게이트 라인(Gi)에 인가되면 스위칭 소자(Q)는 턴오프되어, 화소 전극(PE)에 인가된 데이터 전압이 유지될 수 있다. 이에 의해, 데이터 전압에 따라 액정이 틸트(tilt)되어 영상이 표시 될 수 있다.
신호 제어부(600)는 외부의 그래픽 제어기(미도시)로부터 원시 영상 신호(RGB) 및 이의 표시를 제어하는 입력 제어 신호를 수신하여, 영상 신호(DAT), 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2)를 출력한다. 여기서, 입력 제어 신호는 예컨대, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 메인 클럭 신호(Mclk), 데이터 인에이블 신호(DE) 등을 포함할 수 있다.
게이트 제어 신호(CONT1)는 게이트 구동부(400)에 제공되어 게이트 구동부(400)의 동작을 제어하는 신호로써, 각 프레임에서 게이트 구동부(400)의 동작을 개시하는 스캔 개시 신호, 게이트 온 전압의 출력 주기 등을 제어하는 적어도 하나의 게이트 클럭 신호 등을 포함할 수 있다. 또한, 게이트 제어 신호(CONT1)는 게이트 온 전압의 지속 시간을 조절하는 출력 인에이블 신호를 더 포함할 수도 있다.
데이터 제어 신호(CONT2)는 데이터 구동부(500)에 제공되어 데이터 구동부(500)의 동작을 제어하는 신호로써 예컨대, 데이터 구동부(500)의 동작을 개시하는 수평 개시 신호, 데이터 라인(D1~Dm)에 데이터 전압의 출력을 지시하는 로드 신호 등을 포함할 수 있다.
게이트 구동부(400)는 게이트 제어 신호(CONT1), 게이트 온 전압(Von), 게이트 오프 전압(Voff) 등을 제공받아, 다수의 게이트 라인(G1~Gn)에 게이트 온 전압(Von) 또는 게이트 오프 전압(Voff)을 순차적으로 제공한다. 여기서, 게이트 온 전압(Von)은 전압 생성부(700)로부터 제1 출력 노드(N1)를 통해 제공받고, 게이트 오프 전압(Voff)은 전압 생성부(700)로부터 제2 출력 노드(N2)를 통해 제공받을 수 있다.
이러한 게이트 구동부(400)는 예컨대, 도면에 도시된 바와 같이 표시 패널(300)의 비표시부(PA) 상에 형성되어 표시 패널(300)과 연결될 수 있다. 하지만, 이에 한정하는 것은 아니며 IC(Integrated Circuit)로써 가요성 인쇄 회로 필름(flexible printed circuit film) 상에 장착되어 테이프 캐리어 패키지(Tape Carrier Package; TCP)의 형태로 표시 패널(300)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board) 상에 장착될 수도 있다. 또한, 도면에서는 표시 패널(300)의 일측에만 게이트 구동부(400)가 배치되어 있는 것으로 도시하였으나 이에 한정하는 것은 아니며, 본 발명의 다른 실시예에 따른 표시 장치에서는 게이트 구동부가 제1 게이트 구동부 및 제2 게이트 구동부로 구성되어 표시 패널(300)의 양측에 배치될 수도 있다.
데이터 구동부(500)는 신호 제어부(600)로부터 영상 신호(DAT) 및 데이터 제어 신호(CONT2)를 제공받고 계조 전압 발생부(800)로부터 다수의 계조 전압을 제공받아, 영상 신호(DAT)에 대응하는 데이터 전압을 데이터 라인(D1~Dm)에 제공한다. 이러한 데이터 구동부(700)는 IC로써 테이프 캐리어 패키지형태로 표시 패널(300)과 연결될 수 있다. 하지만, 이에 한정하는 것은 아니며 본 발명의 다른 실시예들에서는 표시 패널(300)의 비표시부(PA) 상에 형성될 수도 있다.
전압 생성부(700)는 외부로부터 전원 전압(Vcc)을 제공받아 구동 전압(AVDD), 게이트 온 전압(Von) 및 게이트 오프 전압(Voff)을 생성하여 출력한다. 즉, 전압 생성부(700)는 전원 전압(Vcc)을 제공받아, 표시 장치의 동작에 필요한 다수의 전압을 생성할 수 있다.
여기서 구동 전압(AVDD)은 다수의 계조 전압을 생성하기 위한 전압으로서, 계조 전압 생성부(700)에 제공될 수 있다. 그리고, 게이트 온 전압(Von)은 게이트 온 전압 출력 노드(이하, 제1 출력 노드(N1))를 통해 게이트 구동부(400)로 제공되고, 게이트 오프 전압(Voff)은 게이트 오프 전압 출력 노드(이하, 제2 출력 노드(N2))를 통해 게이트 구동부(400)로 제공될 수 있다. 예를 들어, 전압 생성부(700)는 3V의 전원 전압(Vcc)을 제공받아, 21V의 게이트 온 전압(Von) 및 -7V의 게이트 오프 전압(Voff)을 제공할 수 있다.
특히, 본 발명의 실시예들에 따른 표시 장치에서 전압 생성부(700)는 표시 장치의 파워 오프(power-off) 기간 동안 제2 출력 노드(N2)의 전압 레벨을 상승시키는 풀업 커패시터를 포함한다. 여기서, 파워 오프 기간은 표시 장치가 파워 오프되어, 전원 전압(Vcc)이 인에이블 레벨(예, 3V)에서 디스에이블 레벨(예, 0V)로 변하는 기간일 수 있다
구체적으로, 본 발명의 실시예들에서 상기 풀업 커패시터는 파워 오프 기간의 제1 구간 동안 충전되며, 제1 구간과 연속된 파워 오프 구간의 제2 구간 동안 방전되어 제2 출력 노드(N2)의 전압 레벨을 상승시킬 수 있다. 이에 의해 본 발명의 실시예들에 따른 표시 장치는 표시 장치가 파워 온되는 경우 풀업 커패시터를 충전시키지 않으므로 표시 장치의 파워 온시 순간적으로 큰 돌입 전류(rush-current)가 발생하지 않을 수 있다. 뿐만 아니라, 본 발명의 실시예들에 따른 표시 장치는 표시 장치가 파워 오프 되는 경우 풀업 커패시터에 충전된 전압에 의해 제2 출력 노드(N2)의 전압 레벨이 상승되므로 표시 장치의 파워 오프시 발생할 수 있는 잔상 현상이 개선될 수 있다. 이에 대해서는 도 3 내지 도 8을 참고하여 구체적으로 후술한다.
계조 전압 발생부(800)는 구동 전압(AVDD)을 제공받아, 다수의 계조 전압을 생성하여 데이터 구동부(500)에 제공한다. 이러한 계조 전압 발생부(800)는 예컨대, 저항 스트링을 포함하여 구동 전압(AVDD)의 전압 레벨을 분배하여 다수의 계조 전압을 생성할 수 있다. 하지만, 이에 한정하는 것은 아니며 계조 전압 발생부(800)의 내부 회로는 다양하게 구현될 수 있음을 이해할 수 있을 것이다.
도 3은 도 1의 전압 생성부를 설명하기 위한 블록도이다. 도 4는 도 3의 구동 전압 발생부를 설명하는 예시적인 회로도이다. 도 5는 도 3의 게이트 온 전압 발생부를 설명하는 예시적인 회로도이다. 도 6은 도 3의 게이트 오프 전압 생성부를 설명하는 예시적인 회로도이다.
도 3을 참고하면, 전압 생성부(700)는 구동 전압 발생부(710), 게이트 온 전압 발생부(720), 게이트 오프 전압 생성부(730) 및 풀업부(740)를 포함할 수 있다.
구동 전압 발생부(710)는 외부로부터 전원 전압(Vcc)을 제공받아 구동 전압(AVDD)을 생성한다. 구동 전압(AVDD)은 상술한 바와 같이 계조 전압 생성부(800)로 제공되어 다수의 계조 전압을 생성하는데 사용될 뿐만 아니라, 게이트 온 전압 발생부(720)로 제공되어 게이트 온 전압(Von)을 생성하는데 사용될 수 있다. 이러한 구동 전압 발생부(710)는 예컨대, 도 4에 도시된 바와 같이 부스트 컨버터(boost converter)로 구현될 수 있다.
도 4를 참고하면, 구동 전압 발생부(710)는 전원 전압(Vcc)이 인가되는 인덕터(L)와, 인덕터(L)에 애노드가 연결되고 구동 전압(AVDD)의 출력 단자에 캐소드가 연결된 제1 다이오드(D1)와, 제1 다이오드(D1)와 그라운드 전압 사이에 연결된 제1 커패시터(C1)와, 제1 다이오드(D1)의 애노드 단자와 접지 사이에 연결되며 게이트에 클럭 신호(CLK)가 인가되는 트랜지스터(T1)를 포함할 수 있다.
이러한 구동 전압 발생부(710)의 동작을 설명하면, 트랜지스터(T1)가 턴온되면 인덕터(L)을 흐르는 전류(IL)가 서서히 증가된다. 즉, 클럭 신호(CLK)의 듀티비(duty ratio)에 따라 인덕터(L)을 흐르는 전류(IL)의 양이 조절될 수 있다. 트랜지스터(T1)가 턴오프되면 인덕터(L)을 흐르는 전류(IL)가 제1 커패시터(C1)에 인가되고 제1 커패시터(C1)의 전류-전압 특성에 따라 제1 커패시터(C1)에 전압이 충전된다. 따라서 전원 전압(Vcc)이 승압되어 구동 전압(AVDD)으로 출력될 수 있다. 또한, 구동 전압 발생부(710)는 전원 전압(Vcc) 및 클럭 신호(CLK)를 이용하여 펄스 신호(PULSE)를 출력할 수 있다.
이러한 구동 전압 발생부(710)는 전원 전압(Vcc)를 제공받아 동작하므로, 표시 장치의 파워 오프 기간 동안 전원 전압(Vcc), 클럭 신호(CLK) 및 펄스 신호(PULSE)가 그라운드 전압으로 되어 구동 전압(AVDD)도 그라운드 전압으로 감소될 수 있다.
한편 도면에서는 구동 전압 발생부(710)를 부스트 컨버터로 도시하였으나, 이에 한정하는 것은 아니다. 예를 들어, 본 발명의 다른 실시예에서 구동 전압 발 생부(710)는 직류-직류 컨버터(DC-DC converter)로서 벅 컨버터(buck converter), 포워드 컨버터(forward converter) 또는 플라이백 컨버터(flyback converter)일 수 있다.
게이트 온 전압 발생부(720)는, 구동 전압(AVDD)을 제공받아 게이트 온 전압(Von)을 생성하고, 제1 출력 노드(N1)에 게이트 온 전압(Von)을 출력한다. 이러한 게이트 온 전압 발생부(720)는 예컨대, 도 5에 도시된 바와 같이 차지 펌핑 회로로 구현될 수 있다.
도 5를 참조하면, 게이트 온 전압 발생부(720)는 제2 및 제3 다이오드(D2, D3)와 제2 및 제3 커패시터(C2, C3)를 포함할 수 있다. 구체적으로, 제2 다이오드(D2)의 애노드에 구동 전압(AVDD)이 제공되고, 제2 다이오드(D2)의 캐소드는 제3 다이오드(D3)의 애노드에 연결되며, 제3 다이오드(D3)의 캐소드는 게이트 온 전압(Von)을 출력할 수 있다. 그리고, 제2 커패시터(C2)는 제2 다이오드(D2)의 애노드와 제3 다이오드(D3)의 캐소드 사이에 연결되며, 제3 커패시터(C3)는 펄스 신호(PULSE)를 제1 연결 노드(N3)에 제공할 수 있다. 하지만, 이에 한정하는 것은 아니며, 본 발명의 다른 실시예에서 게이트 온 전압 발생부(720)는 다양한 형태로 구현될 수 있을 것이다.
이러한 게이트 온 전압 발생부(720)의 동작에 대하여 설명하면, 펄스 신호(PULSE)가 제3 커패시터(C3)에 제공되면, 제1 연결 노드(N3)는 구동 전압(AVDD)에서 펄스 신호(PULSE)의 전압 레벨만큼 상승된 펄스를 출력할 수 있다. 그리고, 제3 다이오드(D3) 및 제2 커패시터(C2)는 제1 연결 노드(N3)의 전압을 클램핑하여 게이트 온 전압(Von)을 출력할 수 있다. 즉, 게이트 온 전압(Von)은 구동 전압(AVDD)이 대략 펄스 신호(PULSE)의 전압 레벨만큼 쉬프트된 DC 전압이 될 수 있다.
한편, 도면에는 도시하지 않았으나 게이트 온 전압 발생부(720)는 제3 다이오드(D3)의 캐소드와 그라운드 전압 사이에 연결된 커패시터를 더 포함할 수 있다. 커패시터는 게이트 온 전압(Von)을 충전하고, 게이트 온 전압(Von)의 리플(ripple)을 방지할 수 있다.
또한, 이상에서는 게이트 온 전압 발생부(720)가 구동 전압(AVDD)를 제공받아 게이트 온 전압(Von)을 생성하는 것으로 도시하였으나, 이에 한정하는 것은 아니다. 본 발명의 다른 실시에에서 게이트 온 전압 발생부(720)는 다른 전압을 제공받아 게이트 온 전압(Von)을 생성할 수도 있다.
이러한 게이트 온 전압 발생부(720)는 표시 장치의 파워 오프 기간 동안, 구동 전압(AVDD) 및 펄스 신호(PULSE)가 그라운드 전압으로 감소되므로, 게이트 온 전압(Von)도 점차 그라운드 전압으로 감소될 수 있다.
게이트 오프 전압 발생부(730)는, 게이트 오프 전압(Voff)을 생성하여 제2 출력 노드(N2)를 통해 게이트 오프 전압(Voff)을 출력한다. 이러한 게이트 오프 전압 발생부(730)는 예컨대, 도 6에 도시된 바와 같이 구성될 수 있다.
도 6을 참조하면, 게이트 오프 전압 발생부(730)는 제4 및 제5 다이오드(D4, D5)와 제4 및 제5 커패시터(C4, C5)를 포함한다. 구체적으로, 제4 다이오드(D4)의 캐소드는 그라운드 전압에 연결되고, 제4 다이오드(D4)의 애노드는 제5 다이오 드(D5)의 캐소드에 연결되며, 제5 다이오드(D5)의 애노드는 게이트 오프 전압(Voff)을 출력할 수 있다. 그리고, 제4 커패시터(C4)는 제4 다이오드(D4)의 캐소드와 제5 다이오드(D5)의 애노드 사이에 연결되며, 제5 커패시터(C5)는 제2 연결 노드(N4)에 펄스 신호(PULSE)를 인가할 수 있다. 하지만, 이에 한정하는 것은 아니며, 본 발명의 다른 실시예에서 게이트 오프 전압 발생부(730)는 다양한 형태로 구현될 수 있을 것이다.
이러한 게이트 오프 전압 발생부(730)의 동작에 대하여 구체적으로 설명하면, 펄스 신호(PULSE)가 제5 커패시터(C5)에 제공되면, 제2 연결 노드(N4)는 그라운드 전압에서 펄스 신호(PULSE)의 전압 레벨만큼 하강된 펄스를 출력할 수 있다. 그리고, 제4 다이오드(D4) 및 제4 커패시터(C4)는 제2 연결 노드(N4)의 전압을 클램핑하여 게이트 오프 전압(Voff)을 출력할 수 있다. 즉, 게이트 오프 전압(Voff)은 그라운드 전압이 대략 펄스 신호(PULSE)의 전압 레벨만큼 쉬프트된 DC 전압일 수 있다.
이러한 게이트 오프 전압 생성부(730)는 표시 장치의 파워 오프 기간 동안 펄스 신호(PULSE)가 그라운드 전압으로 감소되므로, 게이트 오프 전압(Voff)은 점차 그라운드 전압으로 상승될 수 있다.
여기서, 게이트 오프 전압 발생부(730)와 제2 출력 노드(N2) 사이에는 도 3에 도시된 바와 같이 게이트 오프 전압 차단부(735)가 개재될 수 있다. 게이트 오프 전압 차단부(735)는 제2 출력 노드(N2)에서 게이트 오프 전압 발생부(730)로의 전류 패스를 선택적으로 차단하는 역할을 한다. 구체적으로, 게이트 오프 전압 차 단부(735)는 표시 장치의 파워 온시에는 제2 출력 노드(N2)에서 게이트 오프 전압 발생부(730)로의 전류 패스가 도통되어 게이트 오프 전압 발생부(730)가 생성한 게이트 오프 전압(Voff)이 제2 출력 노드(N2)로 전달될 수 있다. 반면에, 파워 오프시에는 제2 출력 노드(N2)에서 게이트 오프 전압 발생(730)로의 전류 패스가 차단되어, 풀업부(740)의 풀업 커패시터(Cup)에 충전된 전압이 게이트 오프 전압 발생부(730) 쪽으로 방전되지 않도록 할 수 있다.
풀업부(740)는 풀업 커패시터를 포함하며, 파워 오프 기간 동안 제2 출력 노드(N2)의 전압 레벨을 상승시킨다. 구체적으로, 풀업부(740)는 상기 풀업 커패시터가 파워 오프 기간의 제1 구간 동안 충전되고 제1 구간과 연속된 파워 오프 구간의 제2 구간 동안 방전되어 제2 출력 노드(N2)의 전압 레벨을 상승시킬 수 있다. 즉, 풀업부(740)는 풀업 커패시터가 파워 오프 기간의 제1 구간 동안 충전된 전압(Vch)을 제2 출력 노드(N2)에 제공하여 제2 출력 노드(N2)의 전압 레벨을 상승시킬 수 있다.
한편, 도면에서는 설명의 편의상 풀업부(740)가 전원 전압(Vcc) 및 게이트 온 전압(Von)을 이용하여 제2 출력 노드(N2)의 전압 레벨을 상승시키는 것으로 도시하였으나, 이에 한정하는 것은 아니다. 본 발명의 다른 실시예에서 풀업부(740)는 전원 전압(Vcc) 및 구동 전압(AVDD)을 이용하거나, 게이트 온 전압(Von) 및 구동 전압(AVDD)을 이용할 수도 있다.
이러한, 풀업부(740)에 대하여 도 7 및 도 8을 참고하여 구체적으로 설명한다.
도 7은 도 3의 풀업부를 설명하기 위한 블록도이다. 도 8은 풀업부의 동작을 설명하는 도면이다.
도 7을 참고하면, 본 발명의 실시예들에 따른 풀업부(740)는 풀업 커패시터(Cup)와, 제1 및 제2 전압과 연결되며 제1 전압에 따라 제2 전압을 이용하여 선택적으로 풀업 커패시터(Cup)를 충전시키는 제1 스위칭부(741), 및 충전된 전압을 제2 출력 노드(N2)에 선택적으로 전달하는 제2 스위칭부(746)를 포함한다. 여기서, 제1 및 제2 전압이 도면에 도시된 바와 같이 전원 전압(Vcc)과 게이트 온 전압(Von)의 조합일 경우, 풀업 커패시터(Cup)는 전원 전압(Vcc)에 따라 게이트 온 전압(Von)을 이용하여 충전되거나, 게이트 온 전압(Von)에 따라 전원 전압(Vcc)을 이용하여 충전될 수 있다.
한편 도면으로 도시하지는 않았지만, 본 발명의 몇몇 다른 실시예들에서, 풀업부(740)에 제공되는 제1 전압은 구동 전압(AVDD)일 수 있다. 구체적으로, 본 발명의 다른 실시예들에서 풀업 커패시터(Cup)는 구동 전압(AVDD)에 따라 전원 전압(Vcc)을 이용하여 충전되거나, 게이트 온 전압(Von)을 이용하여 충전될 수 있다. 또한, 본 발명의 몇몇 또 다른 실시예들에서, 풀업부(740)에 제공되는 제2 전압이 구동 전압(AVDD)일 수도 있다. 구체적으로, 본 발명의 몇몇 또 다른 실시예에서 풀업 커패시터(Cup)는 전원 전압(Vcc)에 따라 구동 전압(AVDD)을 이용하여 충전되거나, 게이트 온 전압(Von)에 따라 구동 전압(AVDD)을 이용하여 충전될 수 있다. 이는 상술한 바와 같이, 게이트 온 전압(Von) 및 구동 전압(AVDD)은 전원 전압(Vcc)가 제공되어야 생성되고, 파워 오프 기간 동안 그라운드 전압으로 감소되는 전압이 므로, 전원 전압(Vcc), 게이트 온 전압(Von) 및 구동 전압(AVDD)은 실질적으로 동일한 기능을 할 수 있기 때문이다. 각각의 경우 제1 및 제2 전압으로 사용될 수 있는 전압들의 조합을 정리하면 하기 표 1과 같다.
제1 전압 제2 전압
case 1 전원 전압(Vcc) 게이트 온 전압(Von)
case 2 게이트 온 전압(Von) 전원 전압(Vcc)
case 3 전원 전압(Vcc) 구동 전압(AVDD)
case 4 구동 전압(AVDD) 전원 전압(Vcc)
case 5 게이트 온 전압(Von) 구동 전압(AVDD)
case 6 구동 전압(AVDD) 게이트 온 전압(Von)
이러한 풀업부(740)의 동작에 대하여 도 7 및 도 8을 참고하여 구체적으로 설명한다. 이하에서는 설명의 편의를 위하여 상기 표 1에서 case 1을 예로 들어 설명한다.
우선, 파워 온 기간동안 제1 스위칭부(741)가 디스에이블되어 게이트 온 전압(Von)이 풀업 커패시터(Cup)에 전달되지 않을 수 있다. 즉, 풀업 커패시터(Cup)가 충전되어 있지 않으므로, 풀업부(740)가 디스에이블되어 제2 출력 노드(N2)는 게이트 오프 전압 발생부(730)에서 제공되는 게이트 오프 전압(Voff)으로 유지될 수 있다.
하지만, 파워 오프 기간의 제1 구간(P1) 동안 제1 스위칭부(741)가 인에이블되어 게이트 온 전압(Von)이 풀업 커패시터(Cup)에 전달될 수 있다. 이에 의해, 풀업 커패시터(Cup)는 게이트 온 전압(Von)을 이용하여 소정의 전압(Vdch)으로 충전될 수 있다.
즉, 풀업 커패시터(Cup)는 표시 장치의 파워 온 기간 동안 충전되는 것이 아니라, 파워 오프 기간의 제1 구간(P1)동안 충전될 수 있다. 이에 의해, 본 발명의 실시예들에 따른 표시 장치는 표시 장치가 파워 온되는 경우 풀업 커패시터(Cup)를 충전시키지 않으므로 표시 장치의 파워 온시 순간적으로 큰 돌입 전류가 발생하는 것을 방지할 수 있다.
그리고, 파워 오프 기간의 제2 구간(P2)동안 제2 스위칭부(746)가 인에이블되어, 풀업 커패시터(Cup)에 충전된 전압(Vch)을 제2 출력 노드(N2)에 전달할 수 있다. 즉, 제2 출력 노드(N2)는 풀업 커패시터(Cup)에 충전된 소정의 전압(Vch)으로 상승된 뒤, 점차 그라운드 전압으로 풀다운될 수 있다. 여기서, 풀업 커패시터(Cup)에 충전된 소정의 전압(Vch)은 정극성의 전압일 수 있다. 따라서, 본 발명의 실시예들에 다른 전압 생성부(700)는 파워 오프 기간의 제2 구간(P2) 이후에 제2 출력 노드(N2)로부터 게이트 오프 전압(Voff) 대신에 풀업 커패시터(Cup)에 충전된 소정의 전압(Vch)을 다수의 게이트 라인(G1~Gn)에 제공할 수 있다.
예를 들어, 풀업 커패시터(Cup)에 충전된 소정의 전압(Vch)이 게이트 라인(Gi)에 제공될 경우 스위칭 소자(도 2의 Q)는 턴온될 수 있으며, 이에 의해 화소 전극(도 2의 PE)에 충전되어 있던 데이터 전압은 턴온된 스위칭 소자(Q)를 통해 방전될 수 있다. 즉, 파워 오프 기간동안 각 화소(PX)의 스위칭 소자(Q)에 정극성의 전압(Vdch)이 제공되므로, 다수의 화소 전극(PE)에 인가되어 있던 데이터 전압이 턴온된 스위칭 소자(Q)를 통해 빠른 시간내에 방전될 수 있다. 이에 의해, 파워 오프 기간 동안의 잔상 현상이 개선될 수 있다.
도 9는 본 발명의 일 실시예에 따른 전압 생성부를 설명하기 위한 회로도이다. 도면에서는 설명의 편의를 위하여, 풀업부 및 게이트 오프 전압 생성부를 중심으로 도시하였으며, 구동 전압 발생부 및 게이트 온 전압 발생부는 생략하여 도시하였다.
도 9를 참고하면, 본 발명의 일 실시예에 따른 전압 생성부(700_1)는 구동 전압 발생부, 게이트 온 전압 발생부, 게이트 오프 전압 발생부(730), 게이트 오프 전압 차단부(735_1) 및 풀업부(740_1)를 포함한다. 여기서, 구동 전압 발생부, 게이트 온 전압 발생부 및 게이트 오프 전압 발생부(730)에 대해서는 도 3 내지 도 6을 이용하여 상세히 설명하였으므로, 이에 대한 구체적인 설명은 생략한다.
게이트 오프 전압 차단부(735_1)는 제2 출력 노드(N2)에서 게이트 오프 전압 발생부(730)로의 전류 패스를 선택적으로 차단한다. 구체적으로, 게이트 오프 전압 차단부(735_1)는 표시 장치의 파워 온시에는 제2 출력 노드(N2)에서 게이트 오프 전압 발생부(730)로의 전류 패스가 도통되어 게이트 오프 전압 발생부(730)가 생성한 게이트 오프 전압(Voff)이 제2 출력 노드(N2)로 전달될 수 있다. 반면에, 파워 오프시에는 제2 출력 노드(N2)에서 게이트 오프 전압 발생부(730)로의 전류 패스가 차단되어, 풀업부(740)의 풀업 커패시터(Cup)에 충전된 전압이 게이트 오프 전압 발생부(730) 쪽으로 방전되지 않도록 할 수 있다.
한편, 도면에서는 게이트 오프 전압 차단부(735_1)를 제2 출력 노드(N2)와 게이트 오프 전압 발생부(730) 사이에 연결되고 베이스에 그라운드 전압이 인가되는 엔피엔 바이폴라 정션 트랜지스터(npn BJT)로 도시하였으나, 이에 한정하는 것은 아니다. 예를 들어, 본 발명의 다른 실시예에서 게이트 오프 전압 차단부(735_1)는 애노드가 제2 출력 노드(N2)에 연결되며, 캐소드가 게이트 오프 전압 발생부(730)에 연결되는 다이오드로 구현될 수도 있다.
풀업부(740_1)는 제1 스위칭부(741_1), 풀업 커패시터(Cup) 및 제2 스위칭부(746_1)를 포함하며, 전원 전압(Vcc)의 전압 레벨에 따라 게이트 온 전압(Von)이 풀업 커패시터(Cup)에 전달되어 충전되며, 게이트 온 전압(Von)의 전압 레벨에 따라 풀업 커패시터(Cup)에 충전된 전압(Vch)을 제2 출력 노드(N2)에 전달한다.
제1 스위칭부(741_1)는 전원 전압(Vcc)에 따라 게이트 온 전압(Von)을 풀업 커패시터(Cup)에 선택적으로 전달한다. 구체적으로, 제1 스위칭부(741_1)는 파워 온 기간 동안 즉, 전원 전압(Vcc)이 인에이블 레벨인 경우 디스에이블되어 게이트 온 전압(Von)을 풀업 커패시터(Cup)에 전달하지 못할 수 있다. 반면에, 제1 스위칭부(741_1)는 파워-오프 기간 동안 즉, 전원 전압(Vcc)이 소정의 레벨보다 낮은 경우 인에이블되어 게이트 온 전압(Von)을 풀업 커패시터(Cup)에 전달할 수 있다.
이러한 제1 스위칭부(741_1)는 도 9에 도시된 바와 같이 게이트 온 전압(Von)과 그라운드 전압 사이에 연결되고 전원 전압(Vcc)을 베이스로 인가받는 엔피엔 바이폴라 정션 트랜지스터와 다수의 저항(R11~R15)를 포함할 수 있다. 여기서, 다수의 저항(R11~R15)은 제1 스위칭부(741_1)에서 요구되는 감도(sensitivity)에 따라 선택적으로 생략될 수도 있다.
풀업 커패시터(Cup)는 제1 스위칭부(741_1)가 인에이블된 경우, 게이트 온 전압(Von)을 제공받아 소정의 전압 레벨(Vch)로 충전된다. 여기서, 풀업 커패시터(Cup)와 게이트 온 전압(Von) 사이에는 예컨대, 다이오드와 같은 차단부(743)가 개재되어, 풀업 커패시터(Cup)로부터 게이트 온 전압(Von)으로의 전류 패스를 차단한다. 구체적으로, 차단부(743)는 게이트 온 전압(Von)의 레벨이 풀업 커패시터(Cup)에 충전된 전압보다 높은 경우, 풀업 커패시터(Cup)로부터 게이트 온 전압(Von)으로의 전류 패스가 도통되어 게이트 온 전압(Von)을 풀업 커패시터(Cup)에 제공할 수 있다. 반면에, 게이트 온 전압(Von)의 레벨이 풀업 커패시터(Cup)에 충전된 전압보다 낮은 경우(구체적으로, 파워 오프 기간의 제2 구간), 풀업 커패시터(Cup)로부터 게이트 온 전압(Von)으로의 전류 패스를 차단하여 풀업 커패시터(Cup)에 충전된 전압이 감소된 게이트 온 전압(Von) 쪽으로 방전되지 않도록 할 수 있다.
제2 스위칭부(746_1)는 게이트 온 전압(Von)의 전압 레벨에 따라 풀업 커패시터(Cup)에 충전된 전압(Vch)을 제2 출력 노드(N2)에 전달할 수 있다. 구체적으로, 제2 스위칭부(746_1)는 파워 오프 기간의 제1 구간 동안 즉, 게이트 온 전압(Von)이 풀업 커패시터(Cup)에 충전된 전압보다 높은 경우 디스에이블되어 풀업 커패시터(Cup)에 충전된 전압을 제2 출력 노드(N2)에 전달하지 못할 수 있다. 반면에, 제2 스위칭부(746_1)는 파워 오프 기간의 제2 구간 동안 즉, 풀업 커패시터(Cup)에 충전된 전압이 게이트 온 전압(Von)보다 높은 경우 인에이블되어, 풀업 커패시터(Cup)에 충전된 전압을 제2 출력 노드(N2)에 전달할 수 있다. 이러한 제2 스위칭부(746_1)는 도 9에 도시된 바와 같이 풀업 커패시터(Cup)와 제2 출력 노드(N2) 사이에 연결되고 게이트 온 전압(Von)을 베이스로 인가받는 피엔피 바이폴라 정션 트랜지스터(pnp-BJT)를 포함할 수 있다.
이에 의해 본 발명의 일 실시예에 따른 전압 생성부(700_1)는 파워 온 기간 동안에는 게이트 온 전압(Von)이 풀업 커패시터(Cup)에 전달되지 않는 반면, 파워 오프 기간 동안 전원 전압(Vcc)이 소정의 전압 레벨보다 낮은 경우 게이트 온 전압(Von)이 풀업 커패시터(Cup)에 전달되어 충전되며, 게이트 온 전압(Von)이 소정의 레벨보다 낮은 경우 풀업 커패시터(Cup)에 충전된 전압(Vch)이 제2 출력 노드(N2)에 전달될 수 있다. 따라서, 본 발명의 일 실시예에 따른 표시 장치는 표시 장치의 파워 온시 순간적으로 큰 돌입 전류가 발생하지 않을 뿐만 아니라, 표시 장치의 파워 오프시 발생할 수 있는 잔상 현상이 개선될 수 있다
한편 도 9의 실시예에서는 상기 표 1의 case 1을 예로 들어 설명하였으나, 이에 한정하는 것은 아니다. 예로 들어, 본 발명의 다른 실시예에서 제1 스위칭부(741_1)에 인가되는 제1 및 제2 전압은 상기 표 1의 case 2 내지 case 6와 같은 조합으로 구성될 수 있음을 본 발명이 속하는 기술의 당업자에게 자명할 것이다. 이는 상술한 바와 같이, 게이트 온 전압(Von) 및 구동 전압(AVDD)은 전원 전압(Vcc)가 제공되어야 생성되고, 파워 오프 기간 동안 그라운드 전압으로 감소되는 전압이므로, 전원 전압(Vcc), 게이트 온 전압(Von) 및 구동 전압(AVDD)은 실질적으로 동일한 기능을 할 수 있기 때문이다.
도 10은 본 발명의 다른 실시예에 따른 전압 생성부를 설명하기 위한 회로도이다. 도면에서는 설명의 편의를 위하여, 풀업부 및 게이트 오프 전압 생성부를 중심으로 도시하였으며, 구동 전압 발생부 및 게이트 온 전압 발생부는 생략하여 도시하였다.
도 10을 참고하면, 본 발명의 다른 실시예에 따른 전압 생성부(700_2)는 구동 전압 발생부, 게이트 온 전압 발생부, 게이트 오프 전압 발생부(730), 게이트 오프 전압 차단부(735_2) 및 풀업부(740_2)를 포함한다. 여기서, 구동 전압 발생부, 게이트 온 전압 발생부 및 게이트 오프 전압 발생부(730)에 대해서는 도 3 내지 도 6을 이용하여 상세히 설명하였으므로, 이에 대한 구체적인 설명은 생략한다.
게이트 오프 전압 차단부(735_2)는 제2 출력 노드(N2)에서 게이트 오프 전압 발생부(730)로의 전류 패스를 선택적으로 차단한다. 도 9를 이용하여 설명한 바와 같이, 게이트 오프 전압 차단부(735_2)는 파워온 기간 동안 제2 출력 노드(N2)에서 게이트 오프 전압 발생부(730)로의 전류 패스가 도통되어 게이트 오프 전압 발생부(730)에서 생성된 게이트 오프 전압(Voff)이 제2 출력 노드(N2)에 제공되는 반면, 파워-오프 기간에는 제2 출력 노드(N2)에서 게이트 오프 전압 발생부(730)로의 전류 패스가 차단되어 풀업 커패시터(Cup)에서 충전된 전압이 게이트 오프 전압 발생부(730) 쪽으로 방전되지 않도록 할 수 있다.
이러한 게이트 오프 전압 차단부(735_2)는 도 10에 도시된 바와 같이, 제2 출력 노드(N2)와 게이트 오프 전압 발생부(730) 사이에 연결되고 게이트에 전원 전압(Vcc)을 인가받는 NMOS 트랜지스터일 수 있다. 하지만, 이에 한정하는 것은 아니며 본 발명의 다른 실시예에서 게이트 오프 전압 차단부(735)는 게이트에 게이트 온 전압(Von)을 인가받는 NMOS 트랜지스터, 게이트에 구동 전압(AVDD)을 인가받는 NMOS 트랜지스터, 또는 애노드가 제2 출력 노드(N2)에 연결되고 캐소드는 게이트 오프 전압 발생부(730)에 연결되는 다이오드로 구현될 수도 있다.
풀업부(740_2)는 제1 스위칭부(741_2), 풀업 커패시터(Cup) 및 제2 스위칭부(746_2)를 포함하며, 전원 전압(Vcc)이 제1 전압 레벨보다 낮은 경우 게이트 온 전압(Von)을 풀업 커패시터(Cup)에 전달되어 충전되며, 전원 전압(Vcc)이 제2 전압 레벨보다 낮은 경우 풀업 커패시터(Cup)에 충전된 전압(Vch)을 제2 출력 노드(N2)에 전달한다. 여기서, 제2 전압 레벨은 제1 전압 레벨보다 낮을 수 있다.
제1 스위칭부(741_2)는 전원 전압(Vcc)이 제1 전압 레벨보다 낮은 경우 선택적으로 인에이블되어 게이트 온 전압(Von)을 풀업 커패시터(Cup)에 전달한다. 구체적으로, 제1 스위칭부(741_2)는 파워 온 기간 동안 즉, 전원 전압(Vcc)이 인에이블 레벨인 경우 디스에이블되는 반면, 파워 오프 기간 동안 전원 전압(Vcc)이 소정의 제1 전압 레벨보다 낮은 경우 인에이블되어 게이트 온 전압(Von)을 풀업 커패시터(Cup)에 전달할 수 있다. 이러한 제1 스위칭부(741_2)는 도 9에 도시된 바와 같이 게이트 온 전압(Von)과 풀업 커패시터(Cup) 사이에 연결되고 게이트에 전원 전압(Vcc)을 인가받는 PMOS 트랜지스터일 수 있다.
풀업 커패시터(Cup)는 도 9를 이용하여 설명한 바와 같이 제1 스위칭부(741_2)가 인에이블된 경우, 게이트 온 전압(Von)을 제공받아 소정의 전압(Vch)으로 충전된다. 또한, 풀업 커패시터(Cup)와 게이트 온 전압(Von) 사이에는 예컨대, 다이오드와 같은 차단부(743)가 개재되어, 풀업 커패시터(Cup)로부터 게이트 온 전압(Von)으로의 전류 패스를 차단할 수 있다.
제2 스위칭부(746_2)는 전원 전압(Vcc)이 제2 전압 레벨보다 낮은 경우 선택적으로 인에이블되어 풀업 커패시터(Cup)에 충전된 전압(Vch)을 제2 출력 노드(N2)에 전달할 수 있다. 구체적으로, 제2 스위칭부(746_2)는 파워 오프 기간의 제1 구간 동안 즉, 전원 전압(Vcc)이 제2 전압 레벨보다 높은 경우에는 디스에이블되는 반면, 전원 전압(Vcc)이 제2 전압 레벨보다 낮은 경우에는 인에이블되어 풀업 커패시터(Cup)에 충전된 전압을 제2 출력 노드(N2)에 전달할 수 있다. 이러한 제2 스위칭부(746_2)는 도 10에 도시된 바와 같이 풀업 커패시터(Cup)와 제2 출력 노드(N2) 사이에 커플링되고 전원 전압(Vcc)을 게이트로 인가받는 PMOS 트랜지스터일 수 있다.
이에 의해 본 발명의 다른 실시예에 따른 전압 생성부(700_2)는 파워 온 기간 동안에는 게이트 온 전압(Von)이 풀업 커패시터(Cup)에 전달되지 않는 반면, 파워 오프 기간 동안 전원 전압(Vcc)이 제1 전압 레벨보다 낮은 경우 게이트 온 전압(Von)이 풀업 커패시터(Cup)에 전달되어 충전되며, 전원 전압(Vcc)이 제2 전압 레벨보다 낮은 경우에는 풀업 커패시터(Cup)에 충전된 전압(Vch)이 제2 출력 노드(N2)에 전달될 수 있다. 따라서, 본 발명의 일 실시예에 따른 표시 장치는 표시 장치의 파워 온시 순간적으로 큰 돌입 전류가 발생하지 않을 뿐만 아니라, 표시 장치의 파워 오프시 발생할 수 있는 잔상 현상이 개선될 수 있다
한편 도 10의 실시예에서는 상기 표 1의 case 1을 예로 들어 설명하였으나, 이에 한정하는 것은 아니다. 예로 들어, 본 발명의 다른 실시예에서 제1 스위칭부(741_2)에 인가되는 제1 및 제2 전압은 상기 표 1의 case 2 내지 case 6와 같은 조합으로 구성될 수 있음을 본 발명이 속하는 기술의 당업자에게 자명할 것이다. 이는 상술한 바와 같이, 게이트 온 전압(Von) 및 구동 전압(AVDD)은 전원 전압(Vcc)가 제공되어야 생성되고, 파워 오프 기간 동안 그라운드 전압으로 감소되는 전압이므로, 전원 전압(Vcc), 게이트 온 전압(Von) 및 구동 전압(AVDD)은 실질적으로 동일한 기능을 할 수 있기 때문이다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 설명하기 위한 블록도이다.
도 2는 본 발명의 실시예들에 따른 표시 장치의 한 화소에 대한 등가 회로도이다.
도 3은 도 1의 전압 생성부를 설명하기 위한 블록도이다.
도 4는 도 3의 구동 전압 발생부를 설명하는 예시적인 회로도이다.
도 5는 도 3의 게이트 온 전압 발생부를 설명하는 예시적인 회로도이다.
도 6은 도 3의 게이트 오프 전압 생성부를 설명하는 예시적인 회로도이다.
도 7은 도 3의 풀업부를 설명하기 위한 블록도이다.
도 8은 풀업부의 동작을 설명하는 도면이다.
도 9는 본 발명의 일 실시예에 따른 전압 생성부를 설명하기 위한 회로도이다.
도 10은 본 발명의 다른 실시예에 따른 전압 생성부를 설명하기 위한 회로도이다.
(도면의 주요부분에 대한 부호의 설명)
300: 표시 패널 400: 게이트 구동부
500: 데이터 구동부 600: 신호 제어부
700: 전압 생성부 710: 구동 전압 발생부
720: 게이트 온 전압 발생부 730: 게이트 오프 전압 발생부
740: 풀업부 800: 계조 전압 발생부

Claims (18)

  1. 게이트 라인 및 데이터 라인을 포함하며, 영상을 표시하는 표시 패널;
    전원 전압을 제공받아, 제1 출력 노드로 게이트 온 전압을 출력하고, 제2 출력 노드로 게이트 오프 전압을 출력하는 전압 생성부로서,
    파워 오프 기간에 상기 전원 전압 또는 상기 게이트 온 전압 중 어느 하나의 전압이 제1 전압 레벨보다 낮으면 상기 게이트 온 전압 또는 상기 전원 전압 중 어느 하나의 전압을 충전하고, 상기 제2 출력 노드의 전압 레벨을 상승시키기 위해 상기 파워 오프 기간에 상기 전원 전압 또는 상기 게이트 온 전압 중 어느 하나의 전압이 제2 전압 레벨보다 낮으면 방전시키는 풀업 커패시터를 포함하는 전압 생성부; 및
    상기 데이터 라인에 데이터 전압을 제공하는 데이터 구동부를 포함하되,
    상기 제2 전압 레벨은 상기 제1 전압 레벨보다 낮은 표시 장치.
  2. 제 1항에 있어서, 상기 전압 생성부는
    상기 게이트 온 전압을 상기 풀업 커패시터에 전달하여 상기 풀업 커패시터를 충전시키는 제1 스위칭부와
    상기 풀업 커패시터에 충전된 전압을 상기 제2 출력 노드에 전달하는 제2 스위칭부를 포함하는 표시 장치.
  3. 제 2항에 있어서,
    상기 제1 스위칭부는 상기 전원 전압에 따라 상기 게이트 온 전압을 상기 풀업 커패시터에 전달하며,
    상기 제2 스위칭부는 상기 게이트 온 전압에 따라 상기 풀업 커패시터에 충전된 전압을 상기 제2 출력 노드에 전달하는 표시 장치.
  4. 제 3항에 있어서,
    상기 제1 스위칭부는 npn 바이폴라 정션 트랜지스터(npn-BJT)를 포함하고,
    상기 제2 스위칭부는 pnp 바이폴라 정션 트랜지스터(pnp-BJT)를 포함하는 표시 장치.
  5. 제 2항에 있어서,
    상기 제1 스위칭부는 상기 전원 전압이 상기 제1 전압 레벨보다 낮은 경우 인에이블되어, 상기 게이트 온 전압을 상기 풀업 커패시터에 전달하며,
    상기 제2 스위칭부는 상기 전원 전압이 상기 제2 전압 레벨보다 낮은 경우 인에이블되어, 상기 풀업 커패시터에 충전된 전압을 상기 제2 출력 노드에 전달하는 표시 장치.
  6. 제 1항에 있어서, 상기 전압 생성부는
    상기 전원 전압을 상기 풀업 커패시터에 전달하여 상기 풀업 커패시터를 충전시키는 제1 스위칭부와
    상기 풀업 커패시터에 충전된 전압을 상기 제2 출력 노드에 전달하는 제2 스위칭부를 포함하는 표시 장치.
  7. 제 6항에 있어서,
    상기 제1 스위칭부는 상기 게이트 온 전압에 따라 상기 전원 전압을 상기 풀업 커패시터에 전달하며,
    상기 제2 스위칭부는 상기 전원 전압에 따라 상기 풀업 커패시터에 충전된 전압을 상기 제2 출력 노드에 전달하는 표시 장치.
  8. 제 6항에 있어서,
    상기 제1 스위칭부는 상기 게이트 온 전압이 상기 제1 전압 레벨보다 낮은 경우 인에이블되어, 상기 전원 전압을 상기 풀업 커패시터에 전달하며,
    상기 제2 스위칭부는 상기 게이트 온 전압이 상기 제2 전압 레벨보다 낮은 경우 인에이블되어, 상기 풀업 커패시터에 충전된 전압을 상기 제2 출력 노드에 전달하는 표시 장치.
  9. 제 1항에 있어서, 상기 전압 생성부는
    상기 게이트 오프 전압을 생성하는 게이트 오프 전압 발생부와,
    상기 파워 오프 기간 동안 제2 출력 노드에서 상기 게이트 오프 전압 발생부 로의 전류 패스를 차단하는 게이트 오프 전압 차단부를 더 포함하는 표시 장치.
  10. 제 1항에 있어서, 상기 표시 패널은
    상기 게이트 온 전압과 상기 게이트 오프 전압에 따라 상기 데이터 라인과 화소 전극을 선택적으로 연결시키는 스위칭 소자를 더 포함하며,
    상기 스위칭 소자는 상기 제2 구간에서 턴온되는 표시 장치.
  11. 게이트 라인 및 데이터 라인을 포함하며, 영상을 표시하는 표시 패널; 및
    풀업 커패시터와, 전원 전압 및 게이트 온 전압과 연결되며 상기 전원 전압에 따라 상기 게이트 온 전압을 선택적으로 전달하여 상기 풀업 커패시터를 충전시키는 제1 스위칭부와, 상기 충전된 전압을 게이트 오프 전압 출력 노드에 선택적으로 전달하는 제2 스위칭부를 포함하는 전압 생성부를 포함하되,
    상기 제1 스위칭부는 상기 전원 전압이 제1 전압 레벨보다 낮은 경우 인에이블되어 게이트 온 전압을 상기 풀업 커패시터에 전달하며,
    상기 제2 스위칭부는 상기 전원 전압이 제2 전압 레벨보다 낮은 경우 인에이블되어 상기 풀업 커패시터에 충전된 전압을 상기 게이트 오프 전압 출력 노드에 전달하되,
    상기 제2 전압 레벨은 상기 제1 전압 레벨보다 낮은 표시 장치.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 게이트 라인 및 데이터 라인을 포함하며, 영상을 표시하는 표시 패널; 및
    풀업 커패시터와, 게이트 온 전압 및 전원 전압과 연결되며 상기 게이트 온 전압에 따라 상기 전원 전압을 선택적으로 전달하여 상기 풀업 커패시터를 충전시키는 제1 스위칭부와, 상기 충전된 전압을 게이트 오프 전압 출력 노드에 선택적으로 전달하는 제2 스위칭부를 포함하는 전압 생성부를 포함하되,
    상기 제1 스위칭부는 상기 게이트 온 전압이 제1 전압 레벨보다 낮은 경우 인에이블되어, 상기 전원 전압을 상기 풀업 커패시터에 전달하며,
    상기 제2 스위칭부는 상기 게이트 온 전압이 제2 전압 레벨보다 낮은 경우 인에이블되어, 상기 풀업 커패시터에 충전된 전압을 상기 게이트 오프 전압 출력 노드에 전달하되,
    상기 제2 전압 레벨은 상기 제1 전압 레벨보다 낮은 표시 장치.
KR1020090002331A 2009-01-12 2009-01-12 표시 장치 KR101539593B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090002331A KR101539593B1 (ko) 2009-01-12 2009-01-12 표시 장치
US12/500,209 US8207958B2 (en) 2009-01-12 2009-07-09 Display having rush current reduction during power-on

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090002331A KR101539593B1 (ko) 2009-01-12 2009-01-12 표시 장치

Publications (2)

Publication Number Publication Date
KR20100082996A KR20100082996A (ko) 2010-07-21
KR101539593B1 true KR101539593B1 (ko) 2015-07-28

Family

ID=42318724

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090002331A KR101539593B1 (ko) 2009-01-12 2009-01-12 표시 장치

Country Status (2)

Country Link
US (1) US8207958B2 (ko)
KR (1) KR101539593B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102737590B (zh) * 2011-04-06 2015-09-16 青岛海信电器股份有限公司 扫描电极驱动方法、系统及液晶显示器
US9123393B2 (en) * 2011-09-01 2015-09-01 HangZhou KiCun nformation Technology Co. Ltd. Discrete three-dimensional vertical memory
WO2014050719A1 (ja) * 2012-09-27 2014-04-03 シャープ株式会社 液晶表示装置
KR101622896B1 (ko) * 2012-10-19 2016-05-19 샤프 가부시키가이샤 표시 장치 및 그 구동 방법
KR20140054758A (ko) * 2012-10-29 2014-05-09 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
CN103177682B (zh) * 2013-03-26 2015-05-13 京东方科技集团股份有限公司 一种显示驱动电路及其驱动方法、显示装置
TWI530934B (zh) * 2014-05-14 2016-04-21 友達光電股份有限公司 液晶顯示器及其閘極放電控制電路
KR102168790B1 (ko) * 2014-09-15 2020-10-23 엘지디스플레이 주식회사 표시장치 및 전원 공급부
JP6745094B2 (ja) * 2015-07-09 2020-08-26 株式会社ジャパンディスプレイ 表示装置およびシステム
JP2017151197A (ja) * 2016-02-23 2017-08-31 ソニー株式会社 ソースドライバ、表示装置、及び、電子機器
KR102306579B1 (ko) * 2017-03-16 2021-09-29 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN109411005B (zh) * 2017-08-17 2020-12-22 京东方科技集团股份有限公司 移位寄存器单元、栅线驱动电路及其驱动方法和显示装置
CN107452316A (zh) * 2017-08-22 2017-12-08 京东方科技集团股份有限公司 一种选择输出电路及显示装置
TWI799244B (zh) * 2022-04-26 2023-04-11 友達光電股份有限公司 畫素電路及其關機供電順序的供電方法
CN115148141B (zh) * 2022-06-27 2023-03-03 绵阳惠科光电科技有限公司 栅极驱动电路、栅极驱动方法和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006048046A (ja) * 2004-07-30 2006-02-16 Toppoly Optoelectronics Corp ディスプレイ装置の画像固着防止回路
KR20070000198A (ko) * 2005-06-27 2007-01-02 삼성전자주식회사 표시 장치 및 표시 장치용 구동 장치
US20080061634A1 (en) * 2006-09-07 2008-03-13 Ricoh Company, Limited Power-supply control device, interlock device, and electric apparatus
KR20080040230A (ko) * 2006-11-02 2008-05-08 삼성전자주식회사 액정 표시 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10333642A (ja) * 1997-05-27 1998-12-18 Internatl Business Mach Corp <Ibm> 液晶表示装置
KR100430095B1 (ko) * 1998-09-15 2004-07-27 엘지.필립스 엘시디 주식회사 액정표시장치의잔상제거장치및그방법
KR100405026B1 (ko) * 2000-12-22 2003-11-07 엘지.필립스 엘시디 주식회사 액정표시장치
JP3841083B2 (ja) 2004-01-20 2006-11-01 セイコーエプソン株式会社 昇圧回路、電源回路及び液晶駆動装置
US7679595B2 (en) * 2004-07-30 2010-03-16 Tpo Displays Corp. Image sticking prevention circuit for display device
KR100724419B1 (ko) 2005-09-09 2007-06-04 엘지전자 주식회사 엘시디 패널의 구동 방법
KR20080024387A (ko) 2006-09-13 2008-03-18 삼성에스디아이 주식회사 디스플레이 패널의 구동장치 및 그 구동방법
KR101331211B1 (ko) * 2006-12-19 2013-11-20 삼성디스플레이 주식회사 액정 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006048046A (ja) * 2004-07-30 2006-02-16 Toppoly Optoelectronics Corp ディスプレイ装置の画像固着防止回路
KR20070000198A (ko) * 2005-06-27 2007-01-02 삼성전자주식회사 표시 장치 및 표시 장치용 구동 장치
US20080061634A1 (en) * 2006-09-07 2008-03-13 Ricoh Company, Limited Power-supply control device, interlock device, and electric apparatus
KR20080040230A (ko) * 2006-11-02 2008-05-08 삼성전자주식회사 액정 표시 장치

Also Published As

Publication number Publication date
US8207958B2 (en) 2012-06-26
KR20100082996A (ko) 2010-07-21
US20100177081A1 (en) 2010-07-15

Similar Documents

Publication Publication Date Title
KR101539593B1 (ko) 표시 장치
CN102542983B (zh) 有机发光二极管显示器
US10181290B2 (en) Display device and method of driving the same
KR101323390B1 (ko) 유기발광다이오드 표시소자와 그 저전력 구동방법
KR102469801B1 (ko) 유기 발광 디스플레이 장치의 소비전력 감소를 위한 구동전압 설정 방법
CN102243841B (zh) 有机发光显示器及其驱动方法
KR101476880B1 (ko) 유기발광다이오드 표시장치
US8605074B2 (en) Method and apparatus for supplying power to a display apparatus
KR101082167B1 (ko) 유기전계발광 표시장치 및 그의 구동방법
US20080106666A1 (en) Liquid crystal display
KR101481672B1 (ko) 유기발광다이오드 표시장치
CN114120904A (zh) 显示装置
KR102126549B1 (ko) 평판 표시 장치 및 그의 구동 방법
KR102070583B1 (ko) 유기발광 표시장치와, 그 구동방법
KR101329963B1 (ko) 유기발광다이오드 표시장치
KR20170030133A (ko) 전력관리 집적회로, 유기발광표시장치 및 그 구동방법
KR102339651B1 (ko) 유기발광다이오드 표시장치
KR102190441B1 (ko) 전원 공급부를 포함하는 액정표시장치
KR102117988B1 (ko) 평판 표시장치 및 그의 구동방법
KR20170140624A (ko) 전원공급부를 포함하는 표시장치
KR101998122B1 (ko) 백라이트 드라이버 및 그를 포함하는 액정표시장치
CN117594020A (zh) 显示装置
KR102035003B1 (ko) 백라이트 드라이버 및 그를 포함하는 액정표시장치
KR20060078583A (ko) 표시장치의 전압공급장치
TW201525978A (zh) 影像顯示裝置及其製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee