JP4180743B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP4180743B2 JP4180743B2 JP19461399A JP19461399A JP4180743B2 JP 4180743 B2 JP4180743 B2 JP 4180743B2 JP 19461399 A JP19461399 A JP 19461399A JP 19461399 A JP19461399 A JP 19461399A JP 4180743 B2 JP4180743 B2 JP 4180743B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- voltage
- signal
- state
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、薄膜トランジスタ（以下、ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒという）によるアクティブマトリックス型の液晶表示装置（以下、ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙという）に係わるもので、特に動作から非動作に移る時に表示をクリアさせる方法及びその駆動装置に関する。
【０００２】
【従来の技術】
従来のＴＦＴ−ＬＣＤの駆動方法について説明する。
図５は、従来の液晶表示装置を示す構成図である。
図において、１は液晶パネルで、Ｘ軸方向に平行に配置された複数のゲート線２と、Ｙ軸方向に平行に配置された複数のソース線３とを有している。ここで、２ａ、２ｂ・・・２ｎは個々のゲート線を示し、３ａ、３ｂ・・・３ｎは個々のソース線を示している。４は複数のゲート線２と複数のソース線３との各交点に形成されたＴＦＴである。６は、各ＴＦＴ４に対応して設けられた画素電極である。８は共通電圧が供給される共通電極（ＣＯＭ）、９は液晶層、１０は保持容量である。各画素は、共通電極８と個々の画素電極６との間に挟まれた液晶層９と保持容量１０から構成されている。
１１はＴＦＴ４のゲート電極、１２はＴＦＴ４のソース電極、１３はＴＦＴ４のドレイン電極であり、各ＴＦＴ４のゲート電極１１は対応するゲート線２に、ソース電極１２は対応するソース線３に、ドレイン電極１３は対応する画素の画素電極６に、それぞれ接続されている。
【０００３】
１４はゲート線２に接続され、垂直走査に伴って、ＴＦＴ４のゲートをオンさせるゲートドライバＩＣ、１５はソース線３に接続され、表示画素データを液晶駆動電圧に変換するソースドライバＩＣである。
１６はゲートドライバＩＣ１４及びソースドライバＩＣ１５のタイミングを制御するタイミングコントローラ（ＴＣＯＮ）である。
１７は液晶駆動電圧（Ｖｒｅｆ）を生成する液晶駆動電圧生成回路、１８はＤＣ／ＤＣコンバータ、２０はタイミングコントローラ１６、液晶駆動電圧生成回路１７、ＤＣ／ＤＣコンバータ１８によって構成される制御回路である。
２１はタイミングコントローラ１６から出力されるサンプリングクロックであるサンプリングＣＬＫ、２２はタイミングコントローラ１６から出力される画像表示用のデータ（ＤＡＴＡ）、２３はタイミングコントローラ１６から出力される出力制御信号、２４はタイミングコントローラ１６から出力されるシフトクロックであるシフトＣＬＫ、２５はタイミングコントローラ１６から出力されるシフト開始信号である。
【０００４】
３１はロジック電圧（ＶＤＤＤ）、３２はゲートＯＮ電圧（ＶＤＤＧ）、３３はゲートＯＦＦ電圧（ＶＥＥＧ）、３４は液晶駆動電源（ＶＤＤＡ）で、３１〜３４はＤＣ／ＤＣコンバータ１８から出力される。
３５は液晶駆動電圧生成回路１７から出力される液晶駆動電圧（Ｖｒｅｆ）である。３６は接地電位（ＧＮＤ）である。３７は共通電極８に供給される共通電圧（ＶＣＯＭ）である。
４１はＤＣ／ＤＣコンバータ１８に入力される入力電圧、４２はタイミングコントローラ１６に入力されるコンピュータ等からの入力信号である。
【０００５】
図６は、従来の液晶駆動方法を示すタイミング図である。
図において、１４、１５、２１〜２５、３２〜３４は図５におけるものと同一のものである。
図７は、液晶表示装置のＤＣ／ＤＣコンバータを示す構成図であり、特許第２６５５３２８号公報に開示されたものである。
図において、１、２、１４、１８、２４、２５、３２、３３、３６、４１は図５におけるものと同一のものである。
２６はＤＣ／ＤＣコンバータ１８から出力されるゲートドライバＩＣ１４の出力を全てオンにするゲートａｌｌＯＮ（ＲＥＳ）信号である。
【０００６】
次に、従来の液晶駆動装置の動作の概略を説明する。
ソースドライバＩＣ１５は、タイミングコントローラ１６から供給されるデータ２２を１ゲート線分（例えば、ゲート線２ａ分）、サンプリングＣＬＫ２１によって、サンプリングし、保持する。また、液晶駆動電圧生成回路１７より、液晶駆動電圧３５が供給されている。
ゲート線２ａ分のデータがソースドライバＩＣ１５に保持された後、タイミングコントローラ１６からのシフト開始信号２５とシフトＣＬＫ２４によって、ゲートドライバＩＣ１４の出力が行われ、ゲート線２ａに接続されている全てのＴＦＴ４のゲート電極１１に電圧が印加され、ゲートがオンされる。
その直後、タイミングコントローラ１６によって、全てのソースドライバＩＣ１５の出力が行われ、全てのソース線３に、先ほどサンプリングしたデータ２２に応じた液晶駆動電圧３５を供給し、ゲート電極１１がオンされているゲート線２ａに接続されたＴＦＴ４のソース電極１２を介して、ドレイン電極１３及び画素電極６に供給し、液晶層９及び保持容量１０に電圧を蓄積させる。
【０００７】
上記動作の中で、ソースドライバＩＣ１５がサンプリングしたデータ２２を液晶駆動電圧３５に変換した後、ソースドライバＩＣ１５はタイミングコントローラ１６の制御によって、次のゲート線分（例えば、ゲート線２ｂ分）のデータ２２のサンプリングを開始する。
以降、上記動作を繰り返すことにより、コンピュータ等、入力信号の表示データを良好に表示する。
【０００８】
上記動作を行っているＴＦＴ−ＬＣＤにおいて、動作を停止する場合、通常、入力電圧４１をオフする。
入力電圧４１がオフされると、制御回路２０に供給される電圧が無くなり、ソースドライバＩＣ１５、ゲートドライバＩＣ１４にそれぞれ供給されている信号、電圧も無くなる。
それによって、液晶パネル１のＴＦＴ４のゲート電極１１はオンされなくなり、液晶層９及び保持容量１０に蓄積された液晶駆動電圧は、外部放電経路が無くなる。
外部放電経路が無くなったため、蓄積された液晶駆動電圧は、比較的長時間保持されたままであるが、自然放電によって、ゆっくりと減少し、表示画面は次第にクリアされる。
【０００９】
【発明が解決しようとする課題】
上記のような動作を行うＴＦＴ−ＬＣＤにおいて、近年、大画面、高精細へと急速に技術開発が行われている。その結果、画素数の増加、画素電極の高開口率化、ＴＦＴの高性能化（保持特性向上）などにより、液晶層９及び保持容量１０の増加、ＴＦＴリーク電流の減少により、蓄積された液晶駆動電圧が放電し難くなっている。
したがって、電源オフ時に、蓄積された液晶駆動電圧が自然放電により、放電するまで時間がかかり、表示ムラとなって見えてしまう。
【００１０】
これに対して、例えば図７の特許第２６５５３２８号公報のように、入力電圧４１が低下したことを検知し、蓄積された液晶駆動電圧が放電するまで、電圧保持回路によって、ゲートドライバＩＣ１４出力を全てオンにして放電を早めるような特許が出願されている。
しかしながら、この方式だけでは、先に述べた高容量に蓄積された液晶駆動電圧を放電させるには、充分な放電経路が確保できず、放電に時間がかかる。また、ＬＣＤモニタ用途などに見られる入力電圧４１は入力されたままで、入力信号４２のみ遮断された場合には、機能しないため、表示ムラや、液晶層９に直流電圧が印加されたままとなり、液晶の信頼性低下につながる。
【００１１】
この発明は、上記のような課題を解決するためになされたものであり、高容量に蓄えられた液晶駆動電圧を充分早く放電させることができ、また、入力電圧の低下がなく入力信号のみ遮断される場合でも、蓄えられた液晶駆動電圧を放電できる液晶表示装置を得ることを目的としている。
【００１２】
【課題を解決するための手段】
この発明に係わる液晶表示装置においては、表示パネルに画像を表示する第一の状態及び表示パネルに画像を表示しない第二の状態を交互に有する液晶表示装置において、
ゲート線とこのゲート線に交差するように設けられたソース線から信号が供給されるスイッチング素子と、このスイッチング素子に接続された画素電極と、この画素電極に対向して配置され、画素電極との間に液晶を挟持する共通電極を有する画素がマトリクス状に設けられた表示パネル、この液晶パネルのゲート線に、スイッチング素子をオンにする第一の電圧及びスイッチング素子をオフにする第二の電圧を有する第一の信号を供給する第一の駆動回路、液晶パネルのソース線に第二の信号を供給し、第二の信号を液晶に蓄積させる第二の駆動回路、液晶表示装置の外部からの入力信号を基にして、第一の駆動回路及び第二の駆動回路に制御信号を供給するとともに第二の駆動回路に表示画素データを供給するタイミングコントローラ、液晶表示装置の外部から入力される電圧をもとにして第二の駆動回路に第二の駆動回路用駆動電源を供給するコンバータ、第二の駆動回路用駆動電源及び接地電位の間に一方向に直列に接続された二つの第一のダイオードを備え、
液晶パネルのソース線は、第一のダイオードの接続点に接続され、
第一の状態から第二の状態に移行したとき、第一の駆動回路は第一の電圧をもつ第一の信号を全てのゲート線に出力すると共に、コンバータは第二の駆動回路用駆動電源を接地電位に設定して、第一のダイオードを通じて、液晶に蓄積された第二の信号を放電させるものである。
【００１４】
また、コンバータは、液晶表示装置の外部から入力される電圧をもとにして共通電極に共通電圧を供給すると共に、第二の駆動回路用駆動電源及び接地電位の間に一方向に直列に接続された二つの第二のダイオードを備え、
共通電圧は、第二のダイオードの接続点を経由して供給され、
第一の状態から第二の状態に移行したとき、第二のダイオードを通じて、液晶に蓄積された第二の信号を放電させるものである。
【００１５】
また、画素電極には、保持容量が接続されており、第二の駆動回路は、第二の信号を保持容量に蓄積させ、保持容量に蓄積された第二の信号は、第一の状態から第二の状態への移行のとき、第一のダイオードを通じて放電されるものである。
また、第一の状態から第二の状態に移行したとき、第一の電圧は、所定時間後に接地電位にされるものである。
【００１６】
加えて、液晶表示装置の外部からの入力信号を検出する入力信号検出回路を備え、第一の状態から第二の状態への移行の検出は、入力信号検出回路による入力信号の検出の有無により行われるものである。
【００１７】
【発明の実施の形態】
この発明の実施の形態を以下に説明する。
実施の形態１．
図１は、この発明の実施の形態１による液晶表示装置を示す構成図である。
図において、１は液晶パネルで、Ｘ軸方向に平行に配置された複数のゲート線２と、Ｙ軸方向に平行に配置された複数のソース線３とを有している。ここで、２ａ、２ｂ・・・２ｎは個々のゲート線を示し、３ａ、３ｂ・・・３ｎは個々のソース線を示している。４は複数のゲート線２と複数のソース線３との各交点に形成されたＴＦＴである。６は各ＴＦＴ４に対応して設けられた画素電極である。８は共通電圧が供給される共通電極（ＣＯＭ）、９は画素電極６及び共通電極８によって挟持された液晶層、１０は画素電極６に接続された保持容量である。各画素は、共通電極８と個々の画素電極６と、これらの間に挟まれた液晶層９と保持容量１０から構成され、マトリクス状に配置されて液晶パネルを構成している。
１１はＴＦＴ４のゲート電極、１２はＴＦＴ４のソース電極、１３はＴＦＴ４のドレイン電極であり、各ＴＦＴ４のゲート電極１１は対応するゲート線２に、ソース電極１２は対応するソース線３に、ドレイン電極１３は対応する画素の画素電極６に、それぞれ接続されている。
【００１８】
１４はゲート線２に接続され、垂直走査に伴って、ＴＦＴ４のゲートをオンさせる第一の駆動回路であるゲートドライバＩＣ、１４ａはゲートドライバＩＣ１４の出力回路であるゲートドライバＩＣ出力回路で、シフトレジスタ／レベルシフタと共にゲートドライバＩＣ１４を構成する。１５はソース線３に接続され、表示画素データを液晶駆動電圧（第二の信号）に変換する第二の駆動回路であるソースドライバＩＣ、１５ａはソースドライバＩＣ１５の出力回路であるソースドライバＩＣ出力回路、１５ｂは接地電位と液晶駆動電源３４に接続されているソースドライバＩＣ１５の出力保護回路であるソースドライバＩＣ出力保護ダイオードである。
１６は外部からの入力信号４２をもとに、ゲートドライバＩＣ１４及びソースドライバＩＣ１５のタイミングを制御するタイミングコントローラ（ＴＣＯＮ）である。
１７は液晶駆動電圧（Ｖｒｅｆ）を生成する液晶駆動電圧生成回路、１８は外部からの入力電圧に基づいて種々の電圧を出力するＤＣ／ＤＣコンバータ、２０はタイミングコントローラ１６、液晶駆動電圧生成回路１７、ＤＣ／ＤＣコンバータ１８によって構成される制御回路である。
【００１９】
３１はロジック電圧（ＶＤＤＤ）、３２はＴＦＴ４のゲートをオンさせる第一の電圧であるゲートＯＮ電圧（ＶＤＤＧ）、３３はＴＦＴ４のゲートをオフさせる第二の電圧であるゲートＯＦＦ電圧（ＶＥＥＧ）、３４はソースドライバＩＣ１５を駆動する電源すなわち第二の駆動回路用駆動電源である液晶駆動電源（ＶＤＤＡ）で、３１〜３４はＤＣ／ＤＣコンバータ１８から出力される。
３６は接地電位（ＧＮＤ）である。３７は共通電極８に供給される共通電圧（ＶＣＯＭ）である。
４１はＤＣ／ＤＣコンバータ１８に入力される外部からの入力電圧、４２はタイミングコントローラ１６に入力されるコンピュータ等外部からの入力信号である。４３は制御回路２０に設けられ、入力信号４２の検出を行う入力信号検出回路、４４は入力信号検出回路の出力である電源制御信号である。
なお、液晶パネル１の構成は、図５におけるものと同じであり、液晶表示装置が第一の状態のとき、画像を表示し、第二の状態のとき、画像を表示しない。
【００２０】
図２は、この発明の実施の形態１による液晶表示装置のＤＣ／ＤＣコンバータを示す構成図である。
図において、１、２、３、１４、１５、１８、３１〜３４、３６、３７、４１、４４は図１におけるものと同一のものである。１８ａはＤＣ／ＤＣコンバータ１８の出力を切り替えるＤＣ／ＤＣコンバータ出力切り替え回路であり、電源回路、制御部、タイマ回路と共にＤＣ／ＤＣコンバータ１８を構成している。２４はタイミングコントローラ１６から出力されるシフトクロックであるシフトＣＬＫ、２５はタイミングコントローラ１６から出力されるシフト開始信号である。図３は、この発明の実施の形態１による液晶駆動方法を示すタイミング図であり、信号遮断時の動作シーケンスを示している。
図において、１４、３１〜３４、３６、３７、４１〜４４は図１におけるものと同一のものである。
【００２１】
次に、動作について説明する。
制御回路２０上に、入力信号４２の有無を検出する入力信号検出回路４３を設け、その出力信号である電源制御信号４４をＤＣ／ＤＣコンバータ１８及びゲートドライバＩＣ１４に送る。
入力信号４２が無くなると、入力信号検出回路４３にて検知し、電源制御信号４４をＬＯＷにする。
入力信号検出回路４３は、ロジックにて構成可能であり、例えばタイミングコントローラ１６の内部に配置することにより、回路を小型にすることも可能である。
また、ロジック信号により制御可能なため、入力信号検出回路４３を無くし、直接コンピュータ等の入力信号４２に電源制御信号４４を設けて、コンピュータなどの信号源から、ＤＣ／ＤＣコンバータ１８の出力を制御することも可能である。
【００２２】
電源制御信号４４がＬＯＷになると、ＤＣ／ＤＣコンバータ１８は液晶駆動電源３４、共通電圧（ＶＣＯＭ）３７、ゲートＯＦＦ電圧（ＶＥＥＧ）３３を出力切り替え回路１８ａによって、確実に接地電位に接続する。図２では、アナログスイッチによる切り替えを表示したが、接地電位にする方法は、例えば、数十ｋΩ以上の放電抵抗を各々の電圧出力部とＧＮＤ間に入れる方法や、トランジスタを用いて、各電圧出力部を接地電位に切り替える方法などでも良い。
電源制御信号４４は、ゲートドライバＩＣ１４の出力オールＯＮ機能端子（図７では、ゲートａｌｌＯＮ（ＲＥＳ）信号２６が入力される端子）にも接続されるようになっており、電源制御信号４４のＬＯＷで、ゲートドライバＩＣ１４の全ての出力が、ゲートＯＮ電圧（ＶＤＤＧ）３２になるようになっている。ここで、出力オールＯＮ機能端子のロジックは、Ｈｉｇｈアクティブでも良い。ゲートドライバＩＣ１４の出力を全てゲートＯＮ電圧３２にすることと、その機能を動作させるため、ロジック電圧（ＶＤＤＤ）３１はＤＣ／ＤＣコンバータ１８のタイマ回路などの制御によって、立ち下げない。
ゲートドライバＩＣ１４の全ての出力が、ゲートＯＮ電圧３２になると、液晶パネル１に配置されたゲート線２を経由して、ＴＦＴ４のゲート電極１１が全てオンされる。全てのゲート電極１１がオンされると、全ての画素電極６は、ＴＦＴ４を経由して、ソース線３に接続される。
【００２３】
ソースドライバＩＣ１５の出力部には、通常静電気対策のため、ソースドライバＩＣ出力保護ダイオード１５ｂが配置されている。液晶駆動電源３４がオフされると、通常ソースドライバＩＣ１５の出力部は、ハイインピーダンスになるが、この発明では、先に述べたように、液晶駆動電源３４は接地電位に確実に接続されているため、ソースドライバＩＣ出力保護ダイオード１５ｂが順方向となり、ソースドライバＩＣ１５の出力部は、ソースドライバＩＣ出力保護ダイオード１５ｂを経由して接地電位となる。
【００２４】
上記のように放電経路が確保され、液晶層９及び保持容量１０に蓄積された液晶駆動電圧は、ＴＦＴ４→ソース線３→ソースドライバＩＣ出力保護ダイオード１５ｂ→液晶駆動電源３４（但し、接地電位）のように放電される。
また、放電時間ｔ後、ゲートＯＮ電圧３２及びロジック電圧（ＶＤＤＤ）３１を立ち下げることにより、液晶層９及び保持容量１０に蓄積された液晶駆動電圧を速やかに放電することが可能となる。
ゲートＯＮ電圧３２、ロジック電圧３１の立ち下げは、ＤＣ／ＤＣコンバータ１８のタイマを使用して放電時間ｔを考慮してオフし、液晶駆動電源３４などと同様に出力部に放電抵抗や、トランジスタ、アナログスイッチを設けて、速やかに接地電位とする。
【００２５】
実施の形態２．
図４は、この発明の実施の形態２による液晶表示装置のＤＣ／ＤＣコンバータを示す構成図である。
図において、１８、３４、３６、３７は図１におけるものと同一のものである。４５は共通電圧３７を保護するように接続されたダイオードである。
共通電圧３７にソースドライバＩＣ出力保護ダイオード１５ｂと同様に、ダイオード４５を挿入し、その電源を液晶駆動電源３４から供給するようにする。
それによって、実施の形態１の動作の中で、液晶駆動電源３４を接地電位にする制御を行うことにより、必然的に、共通電圧３７は、ダイオード４５を経由して接地電位にすることができ、回路を簡略化できると共に、液晶層９及び保持容量１０に蓄えられた液晶駆動電圧を、共通電極８を経由して放電することも可能となり、放電時間ｔをさらに短くすることもできる。
【００２６】
【発明の効果】
この発明は、以上説明したように構成されているので、以下に示すような効果を奏する。
表示パネルに画像を表示する第一の状態及び表示パネルに画像を表示しない第二の状態を交互に有する液晶表示装置において、
ゲート線とこのゲート線に交差するように設けられたソース線から信号が供給されるスイッチング素子と、このスイッチング素子に接続された画素電極と、この画素電極に対向して配置され、画素電極との間に液晶を挟持する共通電極を有する画素がマトリクス状に設けられた表示パネル、この液晶パネルのゲート線に、スイッチング素子をオンにする第一の電圧及びスイッチング素子をオフにする第二の電圧を有する第一の信号を供給する第一の駆動回路、液晶パネルのソース線に第二の信号を供給し、第二の信号を液晶に蓄積させる第二の駆動回路、液晶表示装置の外部からの入力信号を基にして、第一の駆動回路及び第二の駆動回路に制御信号を供給するとともに第二の駆動回路に表示画素データを供給するタイミングコントローラ、液晶表示装置の外部から入力される電圧をもとにして第二の駆動回路に第二の駆動回路用駆動電源を供給するコンバータ、第二の駆動回路用駆動電源及び接地電位の間に一方向に直列に接続された二つの第一のダイオードを備え、
液晶パネルのソース線は、第一のダイオードの接続点に接続され、
第一の状態から第二の状態に移行したとき、第一の駆動回路は第一の電圧をもつ第一の信号を全てのゲート線に出力すると共に、コンバータは第二の駆動回路用駆動電源を接地電位に設定して、第一のダイオードを通じて、液晶に蓄積された第二の信号を放電させるので、第二の状態に移行したとき、速やかな第二の信号の放電を行うことができる。
【００２８】
また、コンバータは、液晶表示装置の外部から入力される電圧をもとにして共通電極に共通電圧を供給すると共に、第二の駆動回路用駆動電源及び接地電位の間に一方向に直列に接続された二つの第二のダイオードを備え、
共通電圧は、第二のダイオードの接続点を経由して供給され、
第一の状態から第二の状態に移行したとき、第二のダイオードを通じて、液晶に蓄積された第二の信号を放電させるので、一層速やかに第二の信号の放電を行うことができる。
【００２９】
また、画素電極には、保持容量が接続されており、第二の駆動回路は、第二の信号を保持容量に蓄積させ、保持容量に蓄積された第二の信号は、第一の状態から第二の状態への移行のとき、第一のダイオードを通じて放電されるので、保持容量に蓄積された第二の信号の放電もすみやかに行うことができる。
また、第一の状態から第二の状態に移行したとき、第一の電圧は、所定時間後に接地電位にされるので、一層すみやかに第二の信号の放電を行うことができる。
【００３０】
加えて、液晶表示装置の外部からの入力信号を検出する入力信号検出回路を備え、第一の状態から第二の状態への移行の検出は、入力信号検出回路による入力信号の検出の有無により行われるので、外部からの入力電圧がある場合でも、第一の状態から第二の状態への移行を検出することができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による液晶表示装置を示す構成図である。
【図２】 この発明の実施の形態１による液晶表示装置のＤＣ／ＤＣコンバータを示す構成図である。
【図３】 この発明の実施の形態１による液晶駆動方法を示すタイミング図である。
【図４】 この発明の実施の形態２による液晶表示装置のＤＣ／ＤＣコンバータを示す構成図である。
【図５】 従来の液晶表示装置を示す構成図である。
【図６】 従来の液晶駆動方法を示すタイミング図である。
【図７】 従来の液晶表示装置のＤＣ／ＤＣコンバータを示す構成図である。
【符号の説明】
１ 液晶パネル、２ ゲート線、３ ソース線、４ ＴＦＴ、
６ 画素電極、８ 共通電極（ＣＯＭ）、９ 液晶、１０ 保持容量、
１１ ゲート電極、１２ ソース電極、１３ ドレイン電極、
１４ ゲートドライバＩＣ、１４ａ ゲートドライバＩＣ出力回路、
１５ ソースドライバＩＣ、１５ａ ソースドライバＩＣ出力回路、
１５ｂ ソースドライバＩＣ出力保護ダイオード、
１６ タイミングコントローラ（ＴＣＯＮ）、１７ 液晶駆動電圧生成回路、
１８ ＤＣ／ＤＣコンバータ、
１８ａ ＤＣ／ＤＣコンバータ出力切り替え回路、２０ 制御回路、
２１ サンプリングＣＬＫ、２２ データ、２３ 出力制御信号、
２４ シフトＣＬＫ、 ２５ シフト開始信号、
３１ ロジック電圧（ＶＤＤＤ）、３２ ゲートＯＮ電圧（ＶＤＤＧ）、
３３ ゲートＯＦＦ電圧（ＶＥＥＧ）、３４ 液晶駆動電源（ＶＤＤＡ）、
３５ 液晶駆動電圧（Ｖｒｅｆ）、３６ 接地電位、
３７ 共通電圧（ＶＣＯＭ）、４１ 入力電圧、４２ 入力信号、
４３ 入力信号検出回路、４４ 電源制御信号、４５ ダイオード。
【発明の属する技術分野】
この発明は、薄膜トランジスタ（以下、ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒという）によるアクティブマトリックス型の液晶表示装置（以下、ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙという）に係わるもので、特に動作から非動作に移る時に表示をクリアさせる方法及びその駆動装置に関する。
【０００２】
【従来の技術】
従来のＴＦＴ−ＬＣＤの駆動方法について説明する。
図５は、従来の液晶表示装置を示す構成図である。
図において、１は液晶パネルで、Ｘ軸方向に平行に配置された複数のゲート線２と、Ｙ軸方向に平行に配置された複数のソース線３とを有している。ここで、２ａ、２ｂ・・・２ｎは個々のゲート線を示し、３ａ、３ｂ・・・３ｎは個々のソース線を示している。４は複数のゲート線２と複数のソース線３との各交点に形成されたＴＦＴである。６は、各ＴＦＴ４に対応して設けられた画素電極である。８は共通電圧が供給される共通電極（ＣＯＭ）、９は液晶層、１０は保持容量である。各画素は、共通電極８と個々の画素電極６との間に挟まれた液晶層９と保持容量１０から構成されている。
１１はＴＦＴ４のゲート電極、１２はＴＦＴ４のソース電極、１３はＴＦＴ４のドレイン電極であり、各ＴＦＴ４のゲート電極１１は対応するゲート線２に、ソース電極１２は対応するソース線３に、ドレイン電極１３は対応する画素の画素電極６に、それぞれ接続されている。
【０００３】
１４はゲート線２に接続され、垂直走査に伴って、ＴＦＴ４のゲートをオンさせるゲートドライバＩＣ、１５はソース線３に接続され、表示画素データを液晶駆動電圧に変換するソースドライバＩＣである。
１６はゲートドライバＩＣ１４及びソースドライバＩＣ１５のタイミングを制御するタイミングコントローラ（ＴＣＯＮ）である。
１７は液晶駆動電圧（Ｖｒｅｆ）を生成する液晶駆動電圧生成回路、１８はＤＣ／ＤＣコンバータ、２０はタイミングコントローラ１６、液晶駆動電圧生成回路１７、ＤＣ／ＤＣコンバータ１８によって構成される制御回路である。
２１はタイミングコントローラ１６から出力されるサンプリングクロックであるサンプリングＣＬＫ、２２はタイミングコントローラ１６から出力される画像表示用のデータ（ＤＡＴＡ）、２３はタイミングコントローラ１６から出力される出力制御信号、２４はタイミングコントローラ１６から出力されるシフトクロックであるシフトＣＬＫ、２５はタイミングコントローラ１６から出力されるシフト開始信号である。
【０００４】
３１はロジック電圧（ＶＤＤＤ）、３２はゲートＯＮ電圧（ＶＤＤＧ）、３３はゲートＯＦＦ電圧（ＶＥＥＧ）、３４は液晶駆動電源（ＶＤＤＡ）で、３１〜３４はＤＣ／ＤＣコンバータ１８から出力される。
３５は液晶駆動電圧生成回路１７から出力される液晶駆動電圧（Ｖｒｅｆ）である。３６は接地電位（ＧＮＤ）である。３７は共通電極８に供給される共通電圧（ＶＣＯＭ）である。
４１はＤＣ／ＤＣコンバータ１８に入力される入力電圧、４２はタイミングコントローラ１６に入力されるコンピュータ等からの入力信号である。
【０００５】
図６は、従来の液晶駆動方法を示すタイミング図である。
図において、１４、１５、２１〜２５、３２〜３４は図５におけるものと同一のものである。
図７は、液晶表示装置のＤＣ／ＤＣコンバータを示す構成図であり、特許第２６５５３２８号公報に開示されたものである。
図において、１、２、１４、１８、２４、２５、３２、３３、３６、４１は図５におけるものと同一のものである。
２６はＤＣ／ＤＣコンバータ１８から出力されるゲートドライバＩＣ１４の出力を全てオンにするゲートａｌｌＯＮ（ＲＥＳ）信号である。
【０００６】
次に、従来の液晶駆動装置の動作の概略を説明する。
ソースドライバＩＣ１５は、タイミングコントローラ１６から供給されるデータ２２を１ゲート線分（例えば、ゲート線２ａ分）、サンプリングＣＬＫ２１によって、サンプリングし、保持する。また、液晶駆動電圧生成回路１７より、液晶駆動電圧３５が供給されている。
ゲート線２ａ分のデータがソースドライバＩＣ１５に保持された後、タイミングコントローラ１６からのシフト開始信号２５とシフトＣＬＫ２４によって、ゲートドライバＩＣ１４の出力が行われ、ゲート線２ａに接続されている全てのＴＦＴ４のゲート電極１１に電圧が印加され、ゲートがオンされる。
その直後、タイミングコントローラ１６によって、全てのソースドライバＩＣ１５の出力が行われ、全てのソース線３に、先ほどサンプリングしたデータ２２に応じた液晶駆動電圧３５を供給し、ゲート電極１１がオンされているゲート線２ａに接続されたＴＦＴ４のソース電極１２を介して、ドレイン電極１３及び画素電極６に供給し、液晶層９及び保持容量１０に電圧を蓄積させる。
【０００７】
上記動作の中で、ソースドライバＩＣ１５がサンプリングしたデータ２２を液晶駆動電圧３５に変換した後、ソースドライバＩＣ１５はタイミングコントローラ１６の制御によって、次のゲート線分（例えば、ゲート線２ｂ分）のデータ２２のサンプリングを開始する。
以降、上記動作を繰り返すことにより、コンピュータ等、入力信号の表示データを良好に表示する。
【０００８】
上記動作を行っているＴＦＴ−ＬＣＤにおいて、動作を停止する場合、通常、入力電圧４１をオフする。
入力電圧４１がオフされると、制御回路２０に供給される電圧が無くなり、ソースドライバＩＣ１５、ゲートドライバＩＣ１４にそれぞれ供給されている信号、電圧も無くなる。
それによって、液晶パネル１のＴＦＴ４のゲート電極１１はオンされなくなり、液晶層９及び保持容量１０に蓄積された液晶駆動電圧は、外部放電経路が無くなる。
外部放電経路が無くなったため、蓄積された液晶駆動電圧は、比較的長時間保持されたままであるが、自然放電によって、ゆっくりと減少し、表示画面は次第にクリアされる。
【０００９】
【発明が解決しようとする課題】
上記のような動作を行うＴＦＴ−ＬＣＤにおいて、近年、大画面、高精細へと急速に技術開発が行われている。その結果、画素数の増加、画素電極の高開口率化、ＴＦＴの高性能化（保持特性向上）などにより、液晶層９及び保持容量１０の増加、ＴＦＴリーク電流の減少により、蓄積された液晶駆動電圧が放電し難くなっている。
したがって、電源オフ時に、蓄積された液晶駆動電圧が自然放電により、放電するまで時間がかかり、表示ムラとなって見えてしまう。
【００１０】
これに対して、例えば図７の特許第２６５５３２８号公報のように、入力電圧４１が低下したことを検知し、蓄積された液晶駆動電圧が放電するまで、電圧保持回路によって、ゲートドライバＩＣ１４出力を全てオンにして放電を早めるような特許が出願されている。
しかしながら、この方式だけでは、先に述べた高容量に蓄積された液晶駆動電圧を放電させるには、充分な放電経路が確保できず、放電に時間がかかる。また、ＬＣＤモニタ用途などに見られる入力電圧４１は入力されたままで、入力信号４２のみ遮断された場合には、機能しないため、表示ムラや、液晶層９に直流電圧が印加されたままとなり、液晶の信頼性低下につながる。
【００１１】
この発明は、上記のような課題を解決するためになされたものであり、高容量に蓄えられた液晶駆動電圧を充分早く放電させることができ、また、入力電圧の低下がなく入力信号のみ遮断される場合でも、蓄えられた液晶駆動電圧を放電できる液晶表示装置を得ることを目的としている。
【００１２】
【課題を解決するための手段】
この発明に係わる液晶表示装置においては、表示パネルに画像を表示する第一の状態及び表示パネルに画像を表示しない第二の状態を交互に有する液晶表示装置において、
ゲート線とこのゲート線に交差するように設けられたソース線から信号が供給されるスイッチング素子と、このスイッチング素子に接続された画素電極と、この画素電極に対向して配置され、画素電極との間に液晶を挟持する共通電極を有する画素がマトリクス状に設けられた表示パネル、この液晶パネルのゲート線に、スイッチング素子をオンにする第一の電圧及びスイッチング素子をオフにする第二の電圧を有する第一の信号を供給する第一の駆動回路、液晶パネルのソース線に第二の信号を供給し、第二の信号を液晶に蓄積させる第二の駆動回路、液晶表示装置の外部からの入力信号を基にして、第一の駆動回路及び第二の駆動回路に制御信号を供給するとともに第二の駆動回路に表示画素データを供給するタイミングコントローラ、液晶表示装置の外部から入力される電圧をもとにして第二の駆動回路に第二の駆動回路用駆動電源を供給するコンバータ、第二の駆動回路用駆動電源及び接地電位の間に一方向に直列に接続された二つの第一のダイオードを備え、
液晶パネルのソース線は、第一のダイオードの接続点に接続され、
第一の状態から第二の状態に移行したとき、第一の駆動回路は第一の電圧をもつ第一の信号を全てのゲート線に出力すると共に、コンバータは第二の駆動回路用駆動電源を接地電位に設定して、第一のダイオードを通じて、液晶に蓄積された第二の信号を放電させるものである。
【００１４】
また、コンバータは、液晶表示装置の外部から入力される電圧をもとにして共通電極に共通電圧を供給すると共に、第二の駆動回路用駆動電源及び接地電位の間に一方向に直列に接続された二つの第二のダイオードを備え、
共通電圧は、第二のダイオードの接続点を経由して供給され、
第一の状態から第二の状態に移行したとき、第二のダイオードを通じて、液晶に蓄積された第二の信号を放電させるものである。
【００１５】
また、画素電極には、保持容量が接続されており、第二の駆動回路は、第二の信号を保持容量に蓄積させ、保持容量に蓄積された第二の信号は、第一の状態から第二の状態への移行のとき、第一のダイオードを通じて放電されるものである。
また、第一の状態から第二の状態に移行したとき、第一の電圧は、所定時間後に接地電位にされるものである。
【００１６】
加えて、液晶表示装置の外部からの入力信号を検出する入力信号検出回路を備え、第一の状態から第二の状態への移行の検出は、入力信号検出回路による入力信号の検出の有無により行われるものである。
【００１７】
【発明の実施の形態】
この発明の実施の形態を以下に説明する。
実施の形態１．
図１は、この発明の実施の形態１による液晶表示装置を示す構成図である。
図において、１は液晶パネルで、Ｘ軸方向に平行に配置された複数のゲート線２と、Ｙ軸方向に平行に配置された複数のソース線３とを有している。ここで、２ａ、２ｂ・・・２ｎは個々のゲート線を示し、３ａ、３ｂ・・・３ｎは個々のソース線を示している。４は複数のゲート線２と複数のソース線３との各交点に形成されたＴＦＴである。６は各ＴＦＴ４に対応して設けられた画素電極である。８は共通電圧が供給される共通電極（ＣＯＭ）、９は画素電極６及び共通電極８によって挟持された液晶層、１０は画素電極６に接続された保持容量である。各画素は、共通電極８と個々の画素電極６と、これらの間に挟まれた液晶層９と保持容量１０から構成され、マトリクス状に配置されて液晶パネルを構成している。
１１はＴＦＴ４のゲート電極、１２はＴＦＴ４のソース電極、１３はＴＦＴ４のドレイン電極であり、各ＴＦＴ４のゲート電極１１は対応するゲート線２に、ソース電極１２は対応するソース線３に、ドレイン電極１３は対応する画素の画素電極６に、それぞれ接続されている。
【００１８】
１４はゲート線２に接続され、垂直走査に伴って、ＴＦＴ４のゲートをオンさせる第一の駆動回路であるゲートドライバＩＣ、１４ａはゲートドライバＩＣ１４の出力回路であるゲートドライバＩＣ出力回路で、シフトレジスタ／レベルシフタと共にゲートドライバＩＣ１４を構成する。１５はソース線３に接続され、表示画素データを液晶駆動電圧（第二の信号）に変換する第二の駆動回路であるソースドライバＩＣ、１５ａはソースドライバＩＣ１５の出力回路であるソースドライバＩＣ出力回路、１５ｂは接地電位と液晶駆動電源３４に接続されているソースドライバＩＣ１５の出力保護回路であるソースドライバＩＣ出力保護ダイオードである。
１６は外部からの入力信号４２をもとに、ゲートドライバＩＣ１４及びソースドライバＩＣ１５のタイミングを制御するタイミングコントローラ（ＴＣＯＮ）である。
１７は液晶駆動電圧（Ｖｒｅｆ）を生成する液晶駆動電圧生成回路、１８は外部からの入力電圧に基づいて種々の電圧を出力するＤＣ／ＤＣコンバータ、２０はタイミングコントローラ１６、液晶駆動電圧生成回路１７、ＤＣ／ＤＣコンバータ１８によって構成される制御回路である。
【００１９】
３１はロジック電圧（ＶＤＤＤ）、３２はＴＦＴ４のゲートをオンさせる第一の電圧であるゲートＯＮ電圧（ＶＤＤＧ）、３３はＴＦＴ４のゲートをオフさせる第二の電圧であるゲートＯＦＦ電圧（ＶＥＥＧ）、３４はソースドライバＩＣ１５を駆動する電源すなわち第二の駆動回路用駆動電源である液晶駆動電源（ＶＤＤＡ）で、３１〜３４はＤＣ／ＤＣコンバータ１８から出力される。
３６は接地電位（ＧＮＤ）である。３７は共通電極８に供給される共通電圧（ＶＣＯＭ）である。
４１はＤＣ／ＤＣコンバータ１８に入力される外部からの入力電圧、４２はタイミングコントローラ１６に入力されるコンピュータ等外部からの入力信号である。４３は制御回路２０に設けられ、入力信号４２の検出を行う入力信号検出回路、４４は入力信号検出回路の出力である電源制御信号である。
なお、液晶パネル１の構成は、図５におけるものと同じであり、液晶表示装置が第一の状態のとき、画像を表示し、第二の状態のとき、画像を表示しない。
【００２０】
図２は、この発明の実施の形態１による液晶表示装置のＤＣ／ＤＣコンバータを示す構成図である。
図において、１、２、３、１４、１５、１８、３１〜３４、３６、３７、４１、４４は図１におけるものと同一のものである。１８ａはＤＣ／ＤＣコンバータ１８の出力を切り替えるＤＣ／ＤＣコンバータ出力切り替え回路であり、電源回路、制御部、タイマ回路と共にＤＣ／ＤＣコンバータ１８を構成している。２４はタイミングコントローラ１６から出力されるシフトクロックであるシフトＣＬＫ、２５はタイミングコントローラ１６から出力されるシフト開始信号である。図３は、この発明の実施の形態１による液晶駆動方法を示すタイミング図であり、信号遮断時の動作シーケンスを示している。
図において、１４、３１〜３４、３６、３７、４１〜４４は図１におけるものと同一のものである。
【００２１】
次に、動作について説明する。
制御回路２０上に、入力信号４２の有無を検出する入力信号検出回路４３を設け、その出力信号である電源制御信号４４をＤＣ／ＤＣコンバータ１８及びゲートドライバＩＣ１４に送る。
入力信号４２が無くなると、入力信号検出回路４３にて検知し、電源制御信号４４をＬＯＷにする。
入力信号検出回路４３は、ロジックにて構成可能であり、例えばタイミングコントローラ１６の内部に配置することにより、回路を小型にすることも可能である。
また、ロジック信号により制御可能なため、入力信号検出回路４３を無くし、直接コンピュータ等の入力信号４２に電源制御信号４４を設けて、コンピュータなどの信号源から、ＤＣ／ＤＣコンバータ１８の出力を制御することも可能である。
【００２２】
電源制御信号４４がＬＯＷになると、ＤＣ／ＤＣコンバータ１８は液晶駆動電源３４、共通電圧（ＶＣＯＭ）３７、ゲートＯＦＦ電圧（ＶＥＥＧ）３３を出力切り替え回路１８ａによって、確実に接地電位に接続する。図２では、アナログスイッチによる切り替えを表示したが、接地電位にする方法は、例えば、数十ｋΩ以上の放電抵抗を各々の電圧出力部とＧＮＤ間に入れる方法や、トランジスタを用いて、各電圧出力部を接地電位に切り替える方法などでも良い。
電源制御信号４４は、ゲートドライバＩＣ１４の出力オールＯＮ機能端子（図７では、ゲートａｌｌＯＮ（ＲＥＳ）信号２６が入力される端子）にも接続されるようになっており、電源制御信号４４のＬＯＷで、ゲートドライバＩＣ１４の全ての出力が、ゲートＯＮ電圧（ＶＤＤＧ）３２になるようになっている。ここで、出力オールＯＮ機能端子のロジックは、Ｈｉｇｈアクティブでも良い。ゲートドライバＩＣ１４の出力を全てゲートＯＮ電圧３２にすることと、その機能を動作させるため、ロジック電圧（ＶＤＤＤ）３１はＤＣ／ＤＣコンバータ１８のタイマ回路などの制御によって、立ち下げない。
ゲートドライバＩＣ１４の全ての出力が、ゲートＯＮ電圧３２になると、液晶パネル１に配置されたゲート線２を経由して、ＴＦＴ４のゲート電極１１が全てオンされる。全てのゲート電極１１がオンされると、全ての画素電極６は、ＴＦＴ４を経由して、ソース線３に接続される。
【００２３】
ソースドライバＩＣ１５の出力部には、通常静電気対策のため、ソースドライバＩＣ出力保護ダイオード１５ｂが配置されている。液晶駆動電源３４がオフされると、通常ソースドライバＩＣ１５の出力部は、ハイインピーダンスになるが、この発明では、先に述べたように、液晶駆動電源３４は接地電位に確実に接続されているため、ソースドライバＩＣ出力保護ダイオード１５ｂが順方向となり、ソースドライバＩＣ１５の出力部は、ソースドライバＩＣ出力保護ダイオード１５ｂを経由して接地電位となる。
【００２４】
上記のように放電経路が確保され、液晶層９及び保持容量１０に蓄積された液晶駆動電圧は、ＴＦＴ４→ソース線３→ソースドライバＩＣ出力保護ダイオード１５ｂ→液晶駆動電源３４（但し、接地電位）のように放電される。
また、放電時間ｔ後、ゲートＯＮ電圧３２及びロジック電圧（ＶＤＤＤ）３１を立ち下げることにより、液晶層９及び保持容量１０に蓄積された液晶駆動電圧を速やかに放電することが可能となる。
ゲートＯＮ電圧３２、ロジック電圧３１の立ち下げは、ＤＣ／ＤＣコンバータ１８のタイマを使用して放電時間ｔを考慮してオフし、液晶駆動電源３４などと同様に出力部に放電抵抗や、トランジスタ、アナログスイッチを設けて、速やかに接地電位とする。
【００２５】
実施の形態２．
図４は、この発明の実施の形態２による液晶表示装置のＤＣ／ＤＣコンバータを示す構成図である。
図において、１８、３４、３６、３７は図１におけるものと同一のものである。４５は共通電圧３７を保護するように接続されたダイオードである。
共通電圧３７にソースドライバＩＣ出力保護ダイオード１５ｂと同様に、ダイオード４５を挿入し、その電源を液晶駆動電源３４から供給するようにする。
それによって、実施の形態１の動作の中で、液晶駆動電源３４を接地電位にする制御を行うことにより、必然的に、共通電圧３７は、ダイオード４５を経由して接地電位にすることができ、回路を簡略化できると共に、液晶層９及び保持容量１０に蓄えられた液晶駆動電圧を、共通電極８を経由して放電することも可能となり、放電時間ｔをさらに短くすることもできる。
【００２６】
【発明の効果】
この発明は、以上説明したように構成されているので、以下に示すような効果を奏する。
表示パネルに画像を表示する第一の状態及び表示パネルに画像を表示しない第二の状態を交互に有する液晶表示装置において、
ゲート線とこのゲート線に交差するように設けられたソース線から信号が供給されるスイッチング素子と、このスイッチング素子に接続された画素電極と、この画素電極に対向して配置され、画素電極との間に液晶を挟持する共通電極を有する画素がマトリクス状に設けられた表示パネル、この液晶パネルのゲート線に、スイッチング素子をオンにする第一の電圧及びスイッチング素子をオフにする第二の電圧を有する第一の信号を供給する第一の駆動回路、液晶パネルのソース線に第二の信号を供給し、第二の信号を液晶に蓄積させる第二の駆動回路、液晶表示装置の外部からの入力信号を基にして、第一の駆動回路及び第二の駆動回路に制御信号を供給するとともに第二の駆動回路に表示画素データを供給するタイミングコントローラ、液晶表示装置の外部から入力される電圧をもとにして第二の駆動回路に第二の駆動回路用駆動電源を供給するコンバータ、第二の駆動回路用駆動電源及び接地電位の間に一方向に直列に接続された二つの第一のダイオードを備え、
液晶パネルのソース線は、第一のダイオードの接続点に接続され、
第一の状態から第二の状態に移行したとき、第一の駆動回路は第一の電圧をもつ第一の信号を全てのゲート線に出力すると共に、コンバータは第二の駆動回路用駆動電源を接地電位に設定して、第一のダイオードを通じて、液晶に蓄積された第二の信号を放電させるので、第二の状態に移行したとき、速やかな第二の信号の放電を行うことができる。
【００２８】
また、コンバータは、液晶表示装置の外部から入力される電圧をもとにして共通電極に共通電圧を供給すると共に、第二の駆動回路用駆動電源及び接地電位の間に一方向に直列に接続された二つの第二のダイオードを備え、
共通電圧は、第二のダイオードの接続点を経由して供給され、
第一の状態から第二の状態に移行したとき、第二のダイオードを通じて、液晶に蓄積された第二の信号を放電させるので、一層速やかに第二の信号の放電を行うことができる。
【００２９】
また、画素電極には、保持容量が接続されており、第二の駆動回路は、第二の信号を保持容量に蓄積させ、保持容量に蓄積された第二の信号は、第一の状態から第二の状態への移行のとき、第一のダイオードを通じて放電されるので、保持容量に蓄積された第二の信号の放電もすみやかに行うことができる。
また、第一の状態から第二の状態に移行したとき、第一の電圧は、所定時間後に接地電位にされるので、一層すみやかに第二の信号の放電を行うことができる。
【００３０】
加えて、液晶表示装置の外部からの入力信号を検出する入力信号検出回路を備え、第一の状態から第二の状態への移行の検出は、入力信号検出回路による入力信号の検出の有無により行われるので、外部からの入力電圧がある場合でも、第一の状態から第二の状態への移行を検出することができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による液晶表示装置を示す構成図である。
【図２】 この発明の実施の形態１による液晶表示装置のＤＣ／ＤＣコンバータを示す構成図である。
【図３】 この発明の実施の形態１による液晶駆動方法を示すタイミング図である。
【図４】 この発明の実施の形態２による液晶表示装置のＤＣ／ＤＣコンバータを示す構成図である。
【図５】 従来の液晶表示装置を示す構成図である。
【図６】 従来の液晶駆動方法を示すタイミング図である。
【図７】 従来の液晶表示装置のＤＣ／ＤＣコンバータを示す構成図である。
【符号の説明】
１ 液晶パネル、２ ゲート線、３ ソース線、４ ＴＦＴ、
６ 画素電極、８ 共通電極（ＣＯＭ）、９ 液晶、１０ 保持容量、
１１ ゲート電極、１２ ソース電極、１３ ドレイン電極、
１４ ゲートドライバＩＣ、１４ａ ゲートドライバＩＣ出力回路、
１５ ソースドライバＩＣ、１５ａ ソースドライバＩＣ出力回路、
１５ｂ ソースドライバＩＣ出力保護ダイオード、
１６ タイミングコントローラ（ＴＣＯＮ）、１７ 液晶駆動電圧生成回路、
１８ ＤＣ／ＤＣコンバータ、
１８ａ ＤＣ／ＤＣコンバータ出力切り替え回路、２０ 制御回路、
２１ サンプリングＣＬＫ、２２ データ、２３ 出力制御信号、
２４ シフトＣＬＫ、 ２５ シフト開始信号、
３１ ロジック電圧（ＶＤＤＤ）、３２ ゲートＯＮ電圧（ＶＤＤＧ）、
３３ ゲートＯＦＦ電圧（ＶＥＥＧ）、３４ 液晶駆動電源（ＶＤＤＡ）、
３５ 液晶駆動電圧（Ｖｒｅｆ）、３６ 接地電位、
３７ 共通電圧（ＶＣＯＭ）、４１ 入力電圧、４２ 入力信号、
４３ 入力信号検出回路、４４ 電源制御信号、４５ ダイオード。
Claims (5)
- 表示パネルに画像を表示する第一の状態及び表示パネルに画像を表示しない第二の状態を交互に有する液晶表示装置において、
ゲート線とこのゲート線に交差するように設けられたソース線から信号が供給されるスイッチング素子と、このスイッチング素子に接続された画素電極と、この画素電極に対向して配置され、画素電極との間に液晶を挟持する共通電極を有する画素がマトリクス状に設けられた表示パネル、この液晶パネルのゲート線に、スイッチング素子をオンにする第一の電圧及びスイッチング素子をオフにする第二の電圧を有する第一の信号を供給する第一の駆動回路、上記液晶パネルのソース線に第二の信号を供給し、上記第二の信号を上記液晶に蓄積させる第二の駆動回路、液晶表示装置の外部からの入力信号を基にして、上記第一の駆動回路及び第二の駆動回路に制御信号を供給するとともに上記第二の駆動回路に表示画素データを供給するタイミングコントローラ、液晶表示装置の外部から入力される電圧をもとにして第二の駆動回路に第二の駆動回路用駆動電源を供給するコンバータ、上記第二の駆動回路用駆動電源及び接地電位の間に一方向に直列に接続された二つの第一のダイオードを備え、
上記液晶パネルのソース線は、上記第一のダイオードの接続点に接続され、
上記第一の状態から第二の状態に移行したとき、第一の駆動回路は上記第一の電圧をもつ第一の信号を全てのゲート線に出力すると共に、上記コンバータは上記第二の駆動回路用駆動電源を接地電位に設定して、上記第一のダイオードを通じて、上記液晶に蓄積された第二の信号を放電させることを特徴とする液晶表示装置。 - コンバータは、液晶表示装置の外部から入力される電圧をもとにして共通電極に共通電圧を供給すると共に、上記第二の駆動回路用駆動電源及び接地電位の間に一方向に直列に接続された二つの第二のダイオードを備え、
上記共通電圧は、上記第二のダイオードの接続点を経由して供給され、
第一の状態から第二の状態に移行したとき、上記第二のダイオードを通じて、上記液晶に蓄積された第二の信号を放電させることを特徴とする請求項１記載の液晶表示装置。 - 画素電極には、保持容量が接続されており、第二の駆動回路は、第二の信号を上記保持容量に蓄積させ、保持容量に蓄積された第二の信号は、第一の状態から第二の状態への移行のとき、上記第一のダイオードを通じて放電されることを特徴とする請求項１または請求項２記載の液晶表示装置。
- 第一の状態から第二の状態に移行したとき、第一の電圧は、所定時間後に接地電位にされることを特徴とする請求項１〜請求項３のいずれか一項記載の液晶表示装置。
- 液晶表示装置の外部からの入力信号を検出する入力信号検出回路を備え、第一の状態から第二の状態への移行の検出は、上記入力信号検出回路による上記入力信号の検出の有無により行われることを特徴とする請求項１〜請求項４のいずれか一項記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19461399A JP4180743B2 (ja) | 1999-07-08 | 1999-07-08 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19461399A JP4180743B2 (ja) | 1999-07-08 | 1999-07-08 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001022326A JP2001022326A (ja) | 2001-01-26 |
| JP4180743B2 true JP4180743B2 (ja) | 2008-11-12 |
Family
ID=16327461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19461399A Expired - Fee Related JP4180743B2 (ja) | 1999-07-08 | 1999-07-08 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4180743B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9858882B2 (en) | 2013-10-21 | 2018-01-02 | Sharp Kabushiki Kaisha | Display apparatus with waveform adjuster generating switch control signal by switching between grounded state and ungrounded state |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001209355A (ja) | 2000-01-25 | 2001-08-03 | Nec Corp | 液晶表示装置及びその駆動方法 |
| JP2002323875A (ja) * | 2001-04-24 | 2002-11-08 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| KR20030027201A (ko) * | 2001-09-14 | 2003-04-07 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 잔상 제거방법 및 그 회로 |
| KR100848552B1 (ko) * | 2001-12-28 | 2008-07-25 | 엘지디스플레이 주식회사 | 액정 패널의 잔상 제거장치 및 방법 |
| KR100920374B1 (ko) * | 2002-12-16 | 2009-10-07 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 구동방법 |
| JP4544827B2 (ja) * | 2003-03-31 | 2010-09-15 | シャープ株式会社 | 液晶表示装置 |
| JP2005049637A (ja) * | 2003-07-29 | 2005-02-24 | Seiko Epson Corp | 駆動回路及びその保護方法、電気光学装置並びに電子機器 |
| JP2005055562A (ja) * | 2003-08-01 | 2005-03-03 | Sony Corp | 液晶表示装置およびその駆動方法 |
| JP2006047500A (ja) * | 2004-08-02 | 2006-02-16 | Seiko Epson Corp | 表示パネル駆動回路、表示装置及び電子機器 |
| KR101133763B1 (ko) * | 2005-02-02 | 2012-04-09 | 삼성전자주식회사 | 액정 표시 장치의 구동 장치 및 이를 포함하는 액정 표시장치 |
| CN101218623B (zh) | 2005-07-14 | 2010-12-08 | 夏普株式会社 | 有源矩阵型液晶显示装置及其驱动方法 |
| KR101293571B1 (ko) * | 2005-10-28 | 2013-08-06 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 장치 |
| JP4997399B2 (ja) | 2006-12-27 | 2012-08-08 | 株式会社ジャパンディスプレイセントラル | 液晶表示装置 |
| RU2488895C1 (ru) * | 2009-06-17 | 2013-07-27 | Шарп Кабусики Кайся | Сдвиговый регистр, схема управления дисплеем, панель отображения и устройство отображения |
| EP2927738A4 (en) * | 2012-12-03 | 2017-01-11 | Colorlink Japan, Ltd. | Optical device |
| AU2012395867B2 (en) * | 2012-12-03 | 2017-05-11 | Colorlink Japan, Ltd. | Optical device |
| JP6631197B2 (ja) * | 2015-11-25 | 2020-01-15 | セイコーエプソン株式会社 | 表示ドライバー、電気光学装置及び電子機器 |
| JP2018092013A (ja) | 2016-12-05 | 2018-06-14 | 三菱電機株式会社 | 液晶表示装置および液晶表示装置の駆動方法 |
| WO2018230452A1 (ja) * | 2017-06-16 | 2018-12-20 | シャープ株式会社 | 液晶表示装置およびその駆動方法 |
| JP2024029555A (ja) | 2022-08-22 | 2024-03-06 | 株式会社ジャパンディスプレイ | 表示装置 |
| JP2024029556A (ja) | 2022-08-22 | 2024-03-06 | 株式会社ジャパンディスプレイ | 表示装置 |
-
1999
- 1999-07-08 JP JP19461399A patent/JP4180743B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9858882B2 (en) | 2013-10-21 | 2018-01-02 | Sharp Kabushiki Kaisha | Display apparatus with waveform adjuster generating switch control signal by switching between grounded state and ungrounded state |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001022326A (ja) | 2001-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4180743B2 (ja) | 液晶表示装置 | |
| KR100417181B1 (ko) | 액정표시장치 및 그 구동방법 | |
| JP3187722B2 (ja) | 画面消し回路、これを有する液晶表示装置およびその駆動方法 | |
| US10373575B2 (en) | Display apparatus | |
| US7928752B2 (en) | Display device, display device testing system and method for testing a display device using the same | |
| KR100747684B1 (ko) | 전원 시퀀스장치 및 그 구동방법 | |
| US20090009459A1 (en) | Display Device and Method for Driving Same | |
| KR20020050809A (ko) | 액정표시장치의 방전회로 | |
| JP4984391B2 (ja) | 表示駆動装置及び表示装置並びにその駆動制御方法 | |
| JP2008122965A (ja) | 液晶表示装置及びその製造方法 | |
| JPH11271707A (ja) | 液晶表示装置 | |
| KR101386457B1 (ko) | 액정 표시 장치 및 이의 구동 방법 | |
| US8525820B2 (en) | Driving circuit, liquid crystal display device and method of driving the same | |
| JP4204204B2 (ja) | アクティブマトリクス型表示装置 | |
| KR20140076660A (ko) | 액정표시장치 및 그 구동방법 | |
| KR101654323B1 (ko) | 액정표시장치 및 그의 보상 방법 | |
| JP3660838B2 (ja) | 液晶表示装置 | |
| KR20080018648A (ko) | 액정 표시 장치 및 그 구동 방법 | |
| KR20060136114A (ko) | 과전류보호회로를 구비한 액정표시장치 | |
| KR20070002613A (ko) | 라인 온 글래스형 액정표시장치 | |
| KR101043678B1 (ko) | 액정표시장치 | |
| KR101117983B1 (ko) | 액정표시장치 및 이의 구동방법 | |
| JP2007212688A (ja) | 液晶表示素子 | |
| KR20070045508A (ko) | 액정표시장치와 그 구동방법 | |
| JP2003195831A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050419 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20071109 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080529 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080718 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080819 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080828 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |