KR101043678B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR101043678B1
KR101043678B1 KR1020040049931A KR20040049931A KR101043678B1 KR 101043678 B1 KR101043678 B1 KR 101043678B1 KR 1020040049931 A KR1020040049931 A KR 1020040049931A KR 20040049931 A KR20040049931 A KR 20040049931A KR 101043678 B1 KR101043678 B1 KR 101043678B1
Authority
KR
South Korea
Prior art keywords
gate
voltage
gate driving
driving signal
liquid crystal
Prior art date
Application number
KR1020040049931A
Other languages
English (en)
Other versions
KR20060000939A (ko
Inventor
박재현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040049931A priority Critical patent/KR101043678B1/ko
Publication of KR20060000939A publication Critical patent/KR20060000939A/ko
Application granted granted Critical
Publication of KR101043678B1 publication Critical patent/KR101043678B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/0259—Electrostatic discharge [ESD] protection
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 정전기로부터 집적회로를 보호할 수 있도록 한 액정표시장치에 관한 것이다.
본 발명에 따른 액정표시장치는 기판의 게이트 라인들과 데이터 라인들의 교차부마다 액정셀이 형성된 액정패널과, 상기 기판 상에 형성되며 상기 게이트 라인들을 구동시키기 위한 게이트 구동전압 및 구동신호가 입력되는 게이트 구동신호 라인군과, 상기 게이트 구동신호 라인군으로부터의 게이트 구동전압 및 구동신호에 따라 상기 게이트 라인들을 구동하기 위한 게이트 구동회로와, 상기 게이트 구동신호 라인군과 전기적으로 접속되도록 상기 기판에 접착됨과 아울러 상기 게이트 구동회로가 실장되는 다수의 게이트 필름과, 상기 기판에 접착되는 상기 데이터 라인들을 구동하기 위한 데이터 구동회로가 실장되는 다수의 데이터 필름과, 상기 게이트 필름 상에 형성되며 상기 게이트 구동신호 라인군에 전기적으로 접속된 정전기 방지회로부를 구비하는 것을 특징으로 한다.
이러한 구성에 의하여 본 발명은 액정표시장치는 액정패널의 하부기판 상에 형성된 게이트 신호라인을 통해 정전기가 게이트 드라이브 집적회로로 유입되는 것을 차단할 수 있게 된다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY}
도 1은 종래의 액정표시장치를 나타내는 도면.
도 2는 도 1에 도시된 게이트 테이프 캐리어 패키지를 나타내는 도면.
도 3은 본 발명의 실시 예에 따른 액정표시장치를 나타내는 도면.
도 4는 도 3에 도시된 게이트 테이프 캐리어 패키지를 나타내는 도면.
도 5는 도 4에 도시된 정전기 방지회로를 나타내는 회로도.
도 6은 본 발명의 다른 실시 예에 따른 액정표시장치를 나타내는 도면.
도 7은 도 6에 도시된 게이트 테이프 캐리어 패키지를 나타내는 도면.
도 8은 도 7에 도시된 정전기 방지회로를 나타내는 회로도.

< 도면의 주요 부분에 대한 부호의 설명 >
2, 102 : 하부기판 4, 104 : 상부기판
6, 106 : 액정패널 8, 108 : 게이트 TCP
10, 110 : 게이트 구동 집적회로 12, 112 : 데이터 TCP
14, 114 : 데이터 구동 집적회로 16, 116 : 데이터 PCB
20, 120 : 타이밍 콘트롤러 22, 122 : 전원부
26, 126 : LOG형 신호라인군 130, 230 : 정전기 보호회로부
132, 134, 232 : 정전기 보호회로
본 발명은 액정표시장치에 관한 것으로, 특히 정전기로부터 집적회로를 보호할 수 있도록 한 액정표시장치에 관한 것이다.
최근의 정보화 사회에서 표시장치는 시각정보 전달매체로서 그 중요성이 어느 때보다 강조되고 있다. 현재 주류를 이루고 있는 음극선관(Cathode Ray Tube) 또는 브라운관은 무게와 부피가 큰 문제점이 있다. 이러한 음극선관의 한계를 극복할 수 있는 많은 종류의 평판표시장치(Flat Panel Display)가 개발되고 있다.
평판표시장치 중 액정표시장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정표시장치는 복수의 액정셀들이 배열된 액정패널과, 액정패널을 구동하기 위한 구동회로를 구비한다.
액정패널에는 게이트라인들과 데이터라인들이 교차하게 배열되고 그 게이트라인들과 데이터라인들의 교차로 마련되는 영역에 액정셀들이 위치하게 된다. 이 액정패널에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 마 련된다. 화소전극들 각각은 스위칭 소자인 박막트랜지스터(Thin Film Transistor)의 소스 및 드레인 단자들을 경유하여 데이터라인들 중 어느 하나에 접속된다. 박막트랜지스터의 게이트단자는 화소전압신호가 1라인분씩의 화소전극들에게 인가되게 하는 게이트라인들 중 어느 하나에 접속된다.
구동회로는 게이트라인들을 구동하기 위한 게이트 드라이버와, 데이터라인들을 구동하기 위한 데이터 드라이버와, 게이트 드라이버와 데이터 드라이버를 제어하기 위한 타이밍콘트롤러와, 액정표시장치에서 사용되는 여러가지의 구동전압들을 공급하는 전원공급부를 구비한다. 타이밍콘트롤러는 게이트 드라이버 및 데이터 드라이버의 구동 타이밍을 제어함과 아울러 데이터 드라이버에 화소데이터 신호를 공급한다. 전원공급부는 입력 전원을 이용하여 액정표시장치에서 필요하는 공통전압(VCOM), 게이트 하이전압(VGH), 게이트 로우전압(VGL) 등과 같은 구동전압들을 생성한다. 게이트 드라이버는 스캐닝신호를 게이트라인들에 순차적으로 공급하여 액정패널 상의 액정셀들을 1라인분씩 순차적으로 구동한다. 데이터 드라이버는 게이트라인들 중 어느 하나에 스캐닝신호가 공급될 때마다 데이터라인들 각각에 화소전압신호를 공급한다. 이에 따라, 액정표시장치는 액정셀별로 화소전압신호에 따라 화소전극과 공통전극 사이에 인가되는 전계에 의해 광투과율을 조절함으로써 화상을 표시한다.
이들 중 액정패널과 직접 접속되는 데이터 드라이버와 게이트 드라이버는 다수개의 IC(Integrated Circuit)들로 집적화된다. 집적화된 데이터 드라이브 IC와 게이트 드라이브 IC 각각은 TCP(Tape Carrier Package) 상에 실장되어 TAB(Tape Automated Bonding) 방식으로 액정패널에 접속되거나 COG(Chip On Glass) 방식으로 액정패널 상에 실장된다.
여기서 TCP를 통해 TAB 방식으로 액정패널에 접속되는 드라이브 IC들은 TCP에 접속되어진 PCB(Printed Circuit Board)에 형성되어진 신호라인들을 통해 외부로부터 입력되는 제어신호들 및 구동전압들을 공급받음과 아울러 상호 접속된다.
상세히 하면, 데이터 드라이브 IC들은 데이터 PCB에 형성된 신호라인들을 통해 직렬로 접속됨과 아울러 타이밍콘트롤러로부터의 제어신호들 및 화소 데이터 신호와 전원공급부로의 구동전압들을 공통적으로 공급받게 된다. 게이트 드라이브 IC들은 게이트 PCB에 형성된 신호라인들을 통해 직렬로 접속됨과 아울러 타이밍콘트롤러로부터의 제어신호들과 전원공급부로부터의 구동전압들을 공통적으로 공급받게 된다.
COG 방식으로 액정패널에 실장되는 드라이브 IC들은 신호라인들이 액정패널, 즉 하부 글래스 상에 실장되는 라인 온 글래스(Line On Glass; 이하 "LOG"라 함) 방식으로 상호 접속됨과 아울러 타이밍콘트롤러 및 전원공급부로부터의 제어신호들 및 구동전압들을 공급받게 된다.
최근에는 드라이브 IC들이 TAB 방식으로 액정패널에 접속되는 경우에도 LOG방식을 채택하여 PCB를 제거함으로써 액정표시장치가 더욱 박형화될 수 있게 하고 있다. 특히 상대적으로 적은 신호라인들을 필요로 하는 게이트 드라이브 IC들에 접속되는 신호라인들을 LOG 방식으로 액정패널 상에 형성함으로써 게이트 PCB를 제거하고 있다. 다시 말하여 TAB 방식의 게이트 드라이브 IC들은 액정패널의 하부 글라스 상에 실장되는 신호라인들을 통해 직렬로 접속됨과 아울러 제어신호들 및 구동전압신호들(이하, "게이트 구동신호들"이라 함)을 공통적으로 공급받게 된다.
실제로, LOG형 신호라인들을 이용하여 게이트 PCB를 제거한 액정표시장치는 도 1에 도시된 바와 같이 액정패널(6)과, 액정패널(6)과 데이터 PCB(16) 사이에 접속되어진 다수개의 데이터 TCP들(12)과, 액정패널(6)의 다른 측에 접속되어진 다수개의 게이트 TCP들(8)과, 데이터 TCP들(12) 각각에 실장되어진 데이터 드라이브 IC들(14)과, 게이트 TCP들(8) 각각에 실장되어진 게이트 드라이브 IC들(10)과, 데이터 PCB(16)에 실장되며 데이터 드라이브 IC들(14) 및 게이트 드라이브 IC들(10)을 제어함과 아울러 데이터 드라이브 IC들(14)에 데이터 신호를 공급하기 위한 타이밍 콘트롤러(20)와, 데이터 PCB(16)에 실장되며 액정패널(6)과 데이터 드라이브 IC들(14) 및 게이트 드라이브 IC들(10)의 구동에 필요한 구동 전압들(VDD, VGH, VGL 등)을 공급하는 전원부(22)를 구비한다.
타이밍 콘트롤러(20)는 게이트 드라이버 IC들(10)을 제어하는 게이트 구동신호들(GSP, GSC, GOE 신호 등)을 발생하고, 데이터 드라이버 IC들(14)를 제어하는 데이터 제어신호들(SSP, SSC, SOE, POL 신호 등)을 발생한다. 이 경우, 타이밍 콘트롤러(20)는 외부로부터 입력되는 유효 데이터 구간을 알리는 데이터 이네이블(Data Enable; DE) 신호, 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), 화소 데이터(RGB)의 전송 타이밍을 결정하는 도트 클럭(Dot Clock; DCLK)을 이용하여 상기 GSP, GSC, GOE, SSP, SSC, SOE, POL 등과 같은 제어신호들을 생성하게 된다.
전원부(22)는 입력 구동 전압(VCC)을 이용하여 IC 디지털 구동 전압, IC 아날로그 구동 전압(VDD), 게이트-온 전압(VGH), 게이트-오프 전압(VGL) 등을 발생한다. 그리고, 전원부(22)는 IC 디지털 구동 전압을 타이밍 콘트롤러(20) 및 데이터 드라이버 IC들(14)로, IC 아날로그 구동 전압(VDD)을 데이터 드라이버 IC들(14)로, 게이트-온 전압(VGH)과 게이트-오프 전압(VGL)을 게이트 드라이버 IC들(10)로 공급한다. 또한, 전원부(22)는 액정패널(6)의 액정셀 구동시 기준이 되는 공통 전압(도시하지 않음)을 발생하여 공통 전극에 공급한다.
액정패널(6)은 각종 신호라인들과 함께 박막트랜지스터 어레이가 형성된 하부기판(2)과, 칼라필터 어레이가 형성된 상부기판(4)과, 하부기판(2)과 상부기판(4) 사이에 주입된 액정을 포함한다. 이러한 액정패널(6)에는 게이트라인들(GL)과 데이터라인들(DL)의 교차영역마다 마련되는 액정셀들로 구성되어 화상을 표시하는 화상표시영역이 마련된다. 화상표시영역의 외곽부에 위치하는 하부기판(2)의 외곽영역에는 데이터라인(DL)으로부터 신장되어진 데이터 패드들과, 게이트라인(GL)로부터 신장되어진 게이트 패드들이 위치하게 된다. 또한 하부기판(2)의 외곽영역에는 게이트 드라이브 IC들(10)에 공급되는 게이트 구동신호들(GSP, GSC, GOE 신호 등)을 전송하기 위한 LOG형 신호라인군(26)이 위치하게 된다.
데이터 TCP들(12) 각각에는 데이터 드라이브 IC(14)가 실장되고, 그 데이터 드라이브 IC(14)와 전기적으로 접속된 입력패드들 및 출력패드들이 형성된다. 데이터 TCP들(12)의 입력패드들은 데이터 PCB(16)의 출력패드들과 전기적으로 접속되 고, 출력패드들은 하부기판(2) 상의 데이터패드들과 전기적으로 접속된다. 특히 첫번째 데이터 TCP(12)는 하부기판(2) 상의 LOG형 신호라인군(26)에 전기적으로 접속되는 게이트 구동신호 전송군(24)이 추가적으로 형성된다. 이 게이트 구동신호 전송군(24)은 데이터 PCB(16)를 경유하여 타이밍 콘트롤러(20) 및 전원공급부(24)로부터 공급되는 게이트 구동신호들(GSP, GSC, GOE 신호 등)을 LOG형 신호라인군(26)에 공급하게 된다.
데이터 드라이브 IC들(14)은 디지털 신호인 데이터 신호를 아날로그 신호인 화소 전압신호로 변환하여 액정패널(6)의 데이터라인들(DL)에 공급한다.
각 게이트 TCP(8)에는 도 2에 도시된 바와 같이 게이트 드라이브 IC(10)가 실장되고, 그 게이트 드라이브 IC(10)와 전기적으로 접속된 입력 및 출력 게이트 구동신호 전송라인군(28, 29) 및 패드부(40)가 형성된다. 입력 게이트 구동신호 전송라인군(28)은 게이트 TCP(8)에 형성된 패드부(40)의 입력 게이트 구동신호 입력패드들(42)을 통해 하부기판(2) 상에 형성된 LOG형 신호라인군(26)과 전기적으로 접속된다. 또한, 출력 게이트 구동신호 전송라인군(29)은 게이트 TCP(8)에 형성된 패드부(40)의 출력 게이트 구동신호 출력패드들(46)을 통해 하부기판(2) 상에 형성된 LOG형 신호라인군(26)과 전기적으로 접속된다. 그리고, 게이트 드라이브 IC(10)의 출력채널들(50)은 게이트 TCP(8)에 형성된 패드부(40)의 게이트 신호 출력패드들(44)을 통해 액정패널(6)의 게이트 라인들에 전기적으로 접속된다.
게이트 드라이브 IC들(10)은 LOG형 신호라인군(26) 및 입력 게이트 구동신호 전송라인군(28)을 통해 타이밍 콘트롤러(20)로부터 공급되는 게이트 구동신호들(GSP, GSC, GOE 신호 등)에 응답하여 스캐닝신호, 즉 게이트 하이전압 신호(VGH)를 게이트라인들(GL)에 순차적으로 공급한다. 또한 게이트 드라이브 IC(14)들은 게이트 하이전압 신호(VGH)가 공급되는 기간을 제외한 나머지 기간에는 게이트 로우전압 신호(VGL)를 게이트라인들(GL)에 공급한다.
LOG형 신호라인군(26)은 통상 게이트 하이 전압신호(VGH), 게이트 로우 전압신호(VGL), 공통전압 신호(VCOM), 그라운드 전압신호(GND), 전원 전압신호(VCC)와 같은 전원공급부(24)로부터 공급되는 구동전압신호들과 타이밍 콘트롤러(20)로부터 공급되는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭신호(GSC), 게이트 이네이블 신호(GOE)와 같은 게이트 구동신호들(GSP, GSC, GOE 신호 등) 각각을 공급하는 신호라인들로 구성된다. 이러한, LOG형 신호라인군(26)에는 공통전압(VCOM)을 공급하는 공통라인이 포함된다.
이와 같은, 종래의 액정표시장치는 패터닝공정 등으로 완성된 후 검사공정에 포함되는 정전기 테스트를 하게 된다. 이러한, 정전기 테스트시 외부에 노출된 LOG형 신호 라인군(26)의 각 라인들을 통해 정전기가 유입되고, LOG형 신호 라인군(26)의 각 라인들에 유입되는 정전기가 게이트 드라이브 IC(10)에 유입되게 된다. 이로 인하여, 종래의 액정표시장치는 정전기 테스트시 LOG형 신호 라인(26)을 통해 게이트 드라이브 IC(10)에 유입되는 정전기로 인하여 게이트 드라이브 IC(10)에서 출력되는 게이트 하이전압 신호(VGH) 및 게이트 로우전압 신호(VGL)들에 영향을 주어 플리커 등과 같은 화질불량이 발생하게 된다.
따라서, 본 발명의 목적은 정전기로부터 집적회로를 보호할 수 있도록 한 액정표시장치를 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 액정표시장치는 기판의 게이트 라인들과 데이터 라인들의 교차부마다 액정셀이 형성된 액정패널과, 상기 기판 상에 형성되며 상기 게이트 라인들을 구동시키기 위한 게이트 구동전압 및 구동신호가 입력되는 게이트 구동신호 라인군과, 상기 게이트 구동신호 라인군으로부터의 게이트 구동전압 및 구동신호에 따라 상기 게이트 라인들을 구동하기 위한 게이트 구동회로와, 상기 게이트 구동신호 라인군과 전기적으로 접속되도록 상기 기판에 접착됨과 아울러 상기 게이트 구동회로가 실장되는 다수의 게이트 필름과, 상기 기판에 접착되는 상기 데이터 라인들을 구동하기 위한 데이터 구동회로가 실장되는 다수의 데이터 필름과, 상기 게이트 필름 상에 형성되며 상기 게이트 구동신호 라인군에 전기적으로 접속된 정전기 방지회로부를 구비하는 것을 특징으로 한다.
상기 액정표시장치는 상기 게이트 구동신호 및 상기 데이터 구동회로를 구동하기 위한 데이터 구동신호를 발생하는 타이밍 콘트롤러와; 제 1 전압 및 제 1 전압보다 낮은 전압레벨을 가지는 제 2 전압을 상기 게이트 및 데이터 구동회로에 공급함과 아울러 상기 게이트 구동전압을 발생하는 전원부를 더 구비하는 것을 특징 으로 한다.
상기 액정표시장치에서 상기 게이트 필름은 상기 게이트 구동신호 라인군에 전기적으로 접속되며 상기 게이트 구동회로에 전기적으로 접속된 제 1 게이트 구동신호 전송라인군과, 상기 게이트 구동회로로부터 다음 단 게이트 필름 상에 실장된 상기 게이트 구동회로에 상기 게이트 구동신호를 공급하기 위한 제 2 게이트 구동신호 전송라인군을 포함하는 것을 특징으로 한다.
상기 액정표시장치에서 상기 정전기 보호회로부는 상기 제 1 게이트 구동신호 전송라인군의 각 라인을 사이에 두고 상기 제 1 전압과 제 2 전압 사이에 접속된 다수의 제 1 정전기 보호회로와, 상기 제 2 게이트 구동신호 전송라인군의 각 라인을 사이에 두고 상기 제 1 전압과 제 2 전압 사이에 접속된 다수의 제 2 정전기 보호회로를 구비하는 것을 특징으로 한다.
상기 액정표시장치에서 상기 게이트 필름은 상기 게이트 구동신호 라인군에 전기적으로 접속되는 게이트 구동신호 전송라인군과, 상기 게이트 구동신호 전송군의 각 라인에 전기적으로 접속됨과 아울러 상기 게이트 구동회로에 전기적으로 접속되는 게이트 구동신호 입력라인들을 포함하는 것을 특징으로 한다.
상기 액정표시장치에서 상기 정전기 보호회로부는 상기 각 게이트 구동신호 입력라인을 사이에 두고 상기 제 1 전압과 제 2 전압 사이에 접속된 다수의 정전기 보호회로를 구비하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 3 내지 도 8을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 3 및 도 4를 참조하면, 본 발명의 제 1 실시 예에 따른 액정표시장치는 액정패널(106)과, 액정패널(106)과 데이터 PCB(116) 사이에 접속되어진 다수개의 데이터 TCP들(112)과, 액정패널(106)의 다른 측에 접속되어진 다수개의 게이트 TCP들(108)과, 데이터 TCP들(112) 각각에 실장되어진 데이터 드라이브 IC(114)와, 게이트 TCP들(108) 각각에 실장되어진 게이트 드라이브 IC(110)와, 게이트 TCP들(108) 각각에 형성되어 정전기로부터 게이트 드라이브 IC들(110)을 보호하기 위한 정전기 보호회로부(130)와, 데이터 PCB(116)에 실장되며 데이터 드라이브 IC들(114) 및 게이트 드라이브 IC들(110)을 제어함과 아울러 데이터 드라이브 IC들(114)에 데이터 신호를 공급하기 위한 타이밍 콘트롤러(120)와, 데이터 PCB(116)에 실장되며 액정패널(106)과 데이터 드라이브 IC들(114) 및 게이트 드라이브 IC들(110)의 구동에 필요한 구동 전압들(VDD, VGH, VGL 등)을 공급하는 전원부(122)를 구비한다.
타이밍 콘트롤러(120)는 게이트 드라이버 IC들(110)을 제어하는 게이트 구동신호들(GSP, GSC, GOE 신호 등)을 발생하고, 데이터 드라이버 IC들(114)를 제어하는 데이터 제어신호들(SSP, SSC, SOE, POL 신호 등)을 발생한다. 이 경우, 타이밍 콘트롤러(120)는 외부로부터 입력되는 유효 데이터 구간을 알리는 데이터 이네이블(Data Enable; DE) 신호, 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), 화소 데이터(RGB)의 전송 타이밍을 결정하는 도트 클럭(Dot Clock; DCLK)을 이용하 여 상기 GSP, GSC, GOE, SSP, SSC, SOE, POL 등과 같은 제어신호들을 생성하게 된다.
전원부(122)는 입력 구동 전압(VCC)을 이용하여 IC 디지털 구동 전압, IC 아날로그 구동 전압(VDD), 게이트-온 전압(VGH), 게이트-오프 전압(VGL) 등을 발생한다. 그리고, 전원부(122)는 IC 디지털 구동 전압을 타이밍 콘트롤러(120) 및 데이터 드라이버 IC들(114)로, IC 아날로그 구동 전압(VDD)을 데이터 드라이버 IC들(114)로, 게이트-온 전압(VGH)과 게이트-오프 전압(VGL)을 게이트 드라이버 IC들(110)로 공급한다. 또한, 전원부(122)는 액정패널(106)의 액정셀 구동시 기준이 되는 공통 전압(도시하지 않음)을 발생하여 공통 전극에 공급한다.
액정패널(106)은 각종 신호라인들과 함께 박막트랜지스터 어레이가 형성된 하부기판(102)과, 칼라필터 어레이가 형성된 상부기판(104)과, 하부기판(102)과 상부기판(104) 사이에 주입된 액정을 포함한다. 이러한 액정패널(106)에는 게이트라인들(GL)과 데이터라인들(DL)의 교차영역마다 마련되는 액정셀들로 구성되어 화상을 표시하는 화상표시영역이 마련된다. 화상표시영역의 외곽부에 위치하는 하부기판(102)의 외곽영역에는 데이터라인(DL)으로부터 신장되어진 데이터 패드들과, 게이트라인(GL)로부터 신장되어진 게이트 패드들이 위치하게 된다. 또한 하부기판(102)의 외곽영역에는 게이트 드라이브 IC(114)에 공급되는 게이트 구동신호들(GSP, GSC, GOE 신호 등)을 전송하기 위한 LOG형 신호라인군(126)이 위치하게 된다.
각 데이터 TCP(112)에는 데이터 드라이브 IC(114)가 실장되고, 그 데이터 드 라이브 IC(114)와 전기적으로 접속된 입력패드들 및 출력패드들이 형성된다. 데이터 TCP(112)의 입력패드들은 데이터 PCB(116)의 출력패드들과 전기적으로 접속되고, 출력패드들은 하부기판(102) 상의 데이터패드들과 전기적으로 접속된다. 특히 첫번째 데이터 TCP(108)는 하부기판(102) 상의 LOG형 신호라인군(126)에 전기적으로 접속되는 게이트 구동신호 전송군(124)이 추가적으로 형성된다. 이 게이트 구동신호 전송군(124)은 데이터 PCB(116)를 경유하여 타이밍 콘트롤러(120) 및 전원공급부(124)로부터 공급되는 게이트 구동신호들(GSP, GSC, GOE 신호 등)을 LOG형 신호라인군(126)에 공급하게 된다.
데이터 드라이브 IC들(114)은 디지털 신호인 데이터 신호를 아날로그 신호인 화소 전압신호로 변환하여 액정패널(106)의 데이터라인들(DL)에 공급한다.
각 게이트 TCP(108)에는 도 4에 도시된 바와 같이 게이트 드라이브 IC(110)가 실장되고, 그 게이트 드라이브 IC(110)와 전기적으로 접속된 입력 및 출력 게이트 구동신호 전송라인군(128, 129) 및 패드부(140)가 형성된다. 입력 게이트 구동신호 전송라인군(128)은 게이트 TCP(108)에 형성된 패드부(140)의 입력 게이트 구동신호 입력패드들(142)을 통해 하부기판(102) 상에 형성된 LOG형 신호라인군(126)과 전기적으로 접속된다. 또한, 출력 게이트 구동신호 전송라인군(129)은 게이트 TCP(108)에 형성된 패드부(140)의 출력 게이트 구동신호 출력패드들(146)을 통해 하부기판(102) 상에 형성된 LOG형 신호라인군(126)과 전기적으로 접속된다. 그리고, 게이트 드라이브 IC(110)의 출력채널들(150)은 게이트 TCP(108)에 형성된 패드부(140)의 게이트 신호 출력패드들(144)을 통해 액정패널(106)의 게이트 라인들에 전기적으로 접속된다.
게이트 드라이브 IC들(110)은 LOG형 신호라인군(126) 및 입력 게이트 구동신호 전송라인군(128)을 통해 타이밍 콘트롤러(120)로부터 공급되는 게이트 구동신호들(GSP, GSC, GOE 신호 등)에 응답하여 스캐닝신호, 즉 게이트 하이전압 신호(VGH)를 게이트라인들(GL)에 순차적으로 공급한다. 또한 게이트 드라이브 IC(110)들은 게이트 하이전압 신호(VGH)가 공급되는 기간을 제외한 나머지 기간에는 게이트 로우전압 신호(VGL)를 게이트라인들(GL)에 공급한다.
LOG형 신호라인군(126)은 통상 게이트 하이 전압신호(VGH), 게이트 로우 전압신호(VGL), 공통전압 신호(VCOM), 그라운드 전압신호(GND), 전원 전압신호(VCC)와 같은 전원공급부(124)로부터 공급되는 구동전압신호들과 타이밍 콘트롤러(120)로부터 공급되는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭신호(GSC), 게이트 이네이블 신호(GOE)와 같은 게이트 구동신호들(GSP, GSC, GOE 신호 등) 각각을 공급하는 신호라인들로 구성된다. 이러한, LOG형 신호라인군(126)에는 공통전압(VCOM)을 공급하는 공통라인이 포함된다.
정전기 보회회로부(130)는 각 입력 게이트 구동신호 전송라인(128)에 형성된 제 1 정전기 보호회로(132)와, 각 입력 출력 구동신호 전송라인(129)에 형성된 제 2 정전기 보호회로(134)를 구비한다.
제 1 정전기 보호회로(132)는 도 5에 도시된 바와 같이 각 게이트 TCP(108)에 형성된 각 입력 게이트 구동신호 전송라인(128)을 사이에 두고 로직 전압(VCC) 공급 라인과 기저 전압(GND) 공급 라인 사이에 전기적으로 접속된다. 여기서, 각 입력 게이트 구동신호 전송라인(128)은 게이트 하이 전압신호(VGH), 게이트 로우 전압신호(VGL), 공통전압 신호(VCOM), 그라운드 전압신호(GND), 전원 전압신호(VCC), 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭신호(GSC), 게이트 이네이블 신호(GOE)를 게이트 드라이브 IC(110)에 입력하는 신호 라인들을 의미한다.
제 2 정전기 보호회로(134)는 도 5에 도시된 바와 같이 각 게이트 TCP(108)에 형성된 각 출력 게이트 구동신호 전송라인(129)을 사이에 두고 로직 전압(VCC) 공급 라인과 기저 전압(GND) 공급 라인 사이에 전기적으로 접속된다. 여기서, 각 출력 게이트 구동신호 전송라인(129)은 게이트 하이 전압신호(VGH), 게이트 로우 전압신호(VGL), 공통전압 신호(VCOM), 그라운드 전압신호(GND), 전원 전압신호(VCC), 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭신호(GSC), 게이트 이네이블 신호(GOE)를 LOG형 신호라인군(126)을 통해 다음단 게이트 드라이브 IC(110)에 입력하는 신호 라인들을 의미한다.
이러한, 제 1 정전기 보호회로(132) 각각은 다수개의 박막트랜지스터들로 구성되어 정전기 등에 의한 고전압 영역에서는 낮은 임피던스를 갖게 된다. 따라서, 제 1 정전기 보호회로(132) 각각은 정전기로 인한 과전류가 로직 전압(VCC) 공급 라인과 기저 전압(GND) 공급 라인 사이에 형성된 전류 패스를 통해 방전되게 함으로써 입력 게이트 구동신호 전송라인(128)을 통해 정전기가 게이트 드라이브 IC(110)로 유입되는 것을 차단한게 된다. 그리고, 제 1 정전기 보호회로(132) 각각은 정상 구동시에는 높은 임피던스를 가져 입력 게이트 구동신호 전송라인(128) 을 통해 공급되는 상기 게이트 구동신호에 영향을 주지 않게 된다.
또한, 제 2 정전기 보호회로(134) 각각은 다수개의 박막트랜지스터들로 구성되어 정전기 등에 의한 고전압 영역에서는 낮은 임피던스를 갖게 된다. 따라서, 제 2 정전기 보호회로(134) 각각은 정전기로 인한 과전류가 로직 전압(VCC) 공급 라인과 기저 전압(GND) 공급 라인 사이에 형성된 전류 패스를 통해 방전되게 함으로써 출력 게이트 구동신호 전송라인(129)을 통해 정전기가 게이트 드라이브 IC(110)로 유입되는 것을 차단한게 된다. 그리고, 제 2 정전기 보호회로(134) 각각은 정상 구동시에는 높은 임피던스를 가져 출력 게이트 구동신호 전송라인(129)을 통해 공급되는 상기 게이트 구동신호에 영향을 주지 않게 된다.
이와 같은, 본 발명의 실시 예에 따른 액정표시장치는 정전기 테스트시 외부에 노출된 LOG형 신호 라인(126)를 통해 정전기가 유입되더라도 제 1 및 제 2 정전기 보호회로(132, 134)에 의해 차단하게 된다. 따라서, 본 발명의 실시 예에 따른 액정표시장치는 정전기 테스트시 LOG형 신호 라인(126)을 통해 게이트 드라이브 IC(110)에 유입되는 정전기를 차단하여 정전기로 인한 화질불량을 방지할 수 있다.
한편 도 6을 참조하면, 본 발명의 다른 실시 예에 따른 액정표시장치는 게이트 TCP(208) 및 정전기 방지회로부(230)를 제외한 다른 구성요소는 상술한 본 발명의 실시 예에 따른 액정표시장치와 동일하게 된다. 이에 따라, 본 발명의 다른 실시 예에 따른 액정표시장치에서는 게이트 TCP(208)을 제외한 다른 구성요소들에 대한 설명을 생략하기로 한다.
각 게이트 TCP(208)에는 도 7에 도시된 바와 같이 게이트 드라이브 IC(210) 가 실장되고, 그 게이트 드라이브 IC(210)와 전기적으로 접속된 게이트 구동신호 전송라인군(228)과 게이트 구동신호 입력라인들(229) 및 패드부(140)가 형성된다.
게이트 구동신호 전송라인군(228)은 게이트 TCP(208)에 형성된 패드부(140)의 입력 게이트 구동신호 입력패드들(242)을 통해 하부기판(102) 상에 형성된 LOG형 신호라인군(126)과 전기적으로 접속됨과 동시에 패드부(140)의 출력 게이트 구동신호 출력패드들(146)을 통해 하부기판(102) 상에 형성된 LOG형 신호라인군(126)과 전기적으로 접속된다.
게이트 구동신호 입력라인들(229) 각각은 게이트 구동신호 전송라인군(228)의 각 라인들에 전기적으로 접속됨과 아울러 게이트 드라이브 IC(210)에 전기적으로 접속된다. 그리고, 게이트 드라이브 IC(210)의 출력채널들(150)은 게이트 TCP(208)에 형성된 패드부(140)의 게이트 신호 출력패드들(144)을 통해 액정패널(106)의 게이트 라인들에 전기적으로 접속된다.
게이트 드라이브 IC들(210)은 LOG형 신호라인군(126)과 게이트 구동신호 전송라인군(128) 및 게이트 구동신호 입력라인들(229)을 통해 타이밍 콘트롤러(120)로부터 공급되는 게이트 구동신호들(GSP, GSC, GOE 신호 등)에 응답하여 스캐닝신호, 즉 게이트 하이전압 신호(VGH)를 게이트라인들(GL)에 순차적으로 공급한다. 또한 게이트 드라이브 IC(210)들은 게이트 하이전압 신호(VGH)가 공급되는 기간을 제외한 나머지 기간에는 게이트 로우전압 신호(VGL)를 게이트라인들(GL)에 공급한다.
정전기 보호회로부(230)는 게이트 구동신호 입력라인들(229) 각각에 전기적 으로 접속된다.
다수의 정전기 보호회로(232) 각각은 각 게이트 TCP(208)에 형성된 게이트 구동신호 입력라인들(229) 각각을 사이에 두고 로직 전압(VCC) 공급 라인과 기저 전압(GND) 공급 라인 사이에 전기적으로 접속된다. 여기서, 각 게이트 구동신호 입력라인들(229)은 게이트 하이 전압신호(VGH), 게이트 로우 전압신호(VGL), 공통전압 신호(VCOM), 그라운드 전압신호(GND), 전원 전압신호(VCC), 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭신호(GSC), 게이트 이네이블 신호(GOE)를 게이트 드라이브 IC(110)에 입력하는 신호 라인들을 의미한다.
이러한, 다수의 정전기 보호회로(232) 각각은 다수개의 박막트랜지스터들로 구성되어 정전기 등에 의한 고전압 영역에서는 낮은 임피던스를 갖게 된다. 따라서, 다수의 정전기 보호회로(232) 각각은 정전기로 인한 과전류가 로직 전압(VCC) 공급 라인과 기저 전압(GND) 공급 라인 사이에 형성된 전류 패스를 통해 방전되게 함으로써 게이트 구동신호 전송라인(228) 및 게이트 구동신호 입력라인들(229)을 통해 정전기가 게이트 드라이브 IC(210)로 유입되는 것을 차단한게 된다. 그리고, 다수의 정전기 보호회로(232) 각각은 정상 구동시에는 높은 임피던스를 가져 게이트 구동신호 전송라인(228) 및 게이트 구동신호 입력라인들(229)을 통해 공급되는 상기 게이트 구동신호에 영향을 주지 않게 된다.
이와 같은, 본 발명의 다른 실시 예에 따른 액정표시장치는 정전기 테스트시 외부에 노출된 LOG형 신호 라인(126)를 통해 정전기가 유입되더라도 정전기 보호회로(132)에 의해 차단하게 된다. 따라서, 본 발명의 실시 예에 따른 액정표시장치 는 정전기 테스트시 LOG형 신호 라인(126)을 통해 게이트 드라이브 IC(210)에 유입되는 정전기를 차단하여 정전기로 인한 화질불량을 방지할 수 있다.
한편, 본 발명에 따른 액정표시장치는 게이트 드라이브 IC의 입력단과 출력단의 게이트 TCP 상에 형성되는 정전기 보호회로는 데이터 드라이브 IC의 입력단과 출력단의 데이터 TCP 상에 형성될 수도 있다. 이 경우, 데이터 드라이브 IC에 구동신호를 공급하기 위해 기판 상에 LOG형 신호라인이 형성된다.
상술한 바와 같이, 본 발명의 실시 예에 따른 액정표시장치는 게이트 TCP 상의 입력 및 출력 게이트 구동신호 전송라인 각각에 접속된 정전기 보호회로를 구비함으로써 액정패널의 하부기판 상에 형성된 LOG 신호라인을 통해 정전기가 게이트 드라이브 IC로 유입되는 것을 차단할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (6)

  1. 기판의 게이트 라인들과 데이터 라인들의 교차부마다 액정셀이 형성된 액정패널과,
    상기 기판 상에 형성되며 상기 게이트 라인들을 구동시키기 위한 게이트 구동전압 및 구동신호가 입력되는 게이트 구동신호 라인군과,
    상기 게이트 구동신호 라인군으로부터의 게이트 구동전압 및 구동신호에 따라 상기 게이트 라인들을 구동하기 위한 게이트 구동회로와,
    상기 게이트 구동신호 라인군과 전기적으로 접속되도록 상기 기판에 접착됨과 아울러 상기 게이트 구동회로가 실장되는 다수의 게이트 필름과,
    상기 기판에 접착되는 상기 데이터 라인들을 구동하기 위한 데이터 구동회로가 실장되는 다수의 데이터 필름과,
    상기 게이트 필름 상에 형성되며 상기 게이트 구동신호 라인군에 전기적으로 접속된 정전기 방지회로부를 구비하고,
    상기 정전기 방지회로부는,
    정전기로 인한 고전압 영역에서 낮은 임피던스를 갖는 박막트랜지스터로 구성되고, 로직 전압 공급라인과 기저 전압 공급라인 사이에 접속되는 다수의 정전기 보호회로를 포함하고,
    상기 정전기 보호회로는 상기 게이트 구동신호 라인군으로부터 입력되는 정전기로 인한 과전류를 상기 로직 전압 공급라인과 기저 전압 공급라인 사이에 형성된 전류 패스를 통해 방전시키는 것을 특징으로 하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 게이트 구동신호 및 상기 데이터 구동회로를 구동하기 위한 데이터 구동신호를 발생하는 타이밍 콘트롤러와;
    제 1 전압 및 제 1 전압보다 낮은 전압레벨을 가지는 제 2 전압을 상기 게이트 및 데이터 구동회로에 공급함과 아울러 상기 게이트 구동전압을 발생하는 전원 부를 더 구비하는 것을 특징으로 하는 액정표시장치.
  3. 제 2 항에 있어서,
    상기 게이트 필름은,
    상기 게이트 구동신호 라인군에 전기적으로 접속되며 상기 게이트 구동회로에 전기적으로 접속된 제 1 게이트 구동신호 전송라인군과,
    상기 게이트 구동회로로부터 다음 단 게이트 필름 상에 실장된 상기 게이트 구동회로에 상기 게이트 구동신호를 공급하기 위한 제 2 게이트 구동신호 전송라인군을 포함하는 것을 특징으로 하는 액정표시장치.
  4. 제 3 항에 있어서,
    상기 정전기 보호회로부는 상기 제 1 게이트 구동신호 전송라인군의 각 라인을 사이에 두고 상기 제 1 전압이 인가되는 상기 로직 전압 공급라인과 상기 제 2 전압이 인가되는 상기 기저 전압 공급라인 사이에 접속된 다수의 제 1 정전기 보호회로와,
    상기 제 2 게이트 구동신호 전송라인군의 각 라인을 사이에 두고 상기 제 1 전압과 제 2 전압 사이에 접속된 다수의 제 2 정전기 보호회로를 구비하는 것을 특징으로 하는 액정표시장치.
  5. 제 2 항에 있어서,
    상기 게이트 필름은,
    상기 게이트 구동신호 라인군에 전기적으로 접속되는 게이트 구동신호 전송라인군과,
    상기 게이트 구동신호 전송군의 각 라인에 전기적으로 접속됨과 아울러 상기 게이트 구동회로에 전기적으로 접속되는 게이트 구동신호 입력라인들을 포함하는 것을 특징으로 하는 액정표시장치.
  6. 제 5 항에 있어서,
    상기 정전기 보호회로부는 상기 각 게이트 구동신호 입력라인을 사이에 두고 상기 제 1 전압이 인가되는 상기 로직 전압 공급라인과 상기 제 2 전압이 인가되는 상기 기저 전압 공급라인 사이에 접속된 다수의 정전기 보호회로를 구비하는 것을 특징으로 하는 액정표시장치.
KR1020040049931A 2004-06-30 2004-06-30 액정표시장치 KR101043678B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040049931A KR101043678B1 (ko) 2004-06-30 2004-06-30 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040049931A KR101043678B1 (ko) 2004-06-30 2004-06-30 액정표시장치

Publications (2)

Publication Number Publication Date
KR20060000939A KR20060000939A (ko) 2006-01-06
KR101043678B1 true KR101043678B1 (ko) 2011-06-22

Family

ID=37104156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040049931A KR101043678B1 (ko) 2004-06-30 2004-06-30 액정표시장치

Country Status (1)

Country Link
KR (1) KR101043678B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9735053B2 (en) 2013-04-04 2017-08-15 Samsung Electronics Co., Ltd. Source driving integrated circuits including an electrostatic discharge circuit and related layout method

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100847640B1 (ko) 2006-05-23 2008-07-21 가시오게산키 가부시키가이샤 표시장치
KR101340670B1 (ko) * 2009-06-15 2013-12-12 엘지디스플레이 주식회사 액정표시장치
KR102317600B1 (ko) 2014-07-21 2021-10-27 삼성디스플레이 주식회사 표시 장치
CN107589612B (zh) * 2017-10-24 2021-02-19 惠科股份有限公司 一种阵列基板及显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318232A (ja) * 2002-04-23 2003-11-07 Nec Kagoshima Ltd キャリアテープ及びテープキャリアパッケージの製造方法
KR100831296B1 (ko) * 2001-12-03 2008-05-22 엘지디스플레이 주식회사 액정 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100831296B1 (ko) * 2001-12-03 2008-05-22 엘지디스플레이 주식회사 액정 표시 장치
JP2003318232A (ja) * 2002-04-23 2003-11-07 Nec Kagoshima Ltd キャリアテープ及びテープキャリアパッケージの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9735053B2 (en) 2013-04-04 2017-08-15 Samsung Electronics Co., Ltd. Source driving integrated circuits including an electrostatic discharge circuit and related layout method

Also Published As

Publication number Publication date
KR20060000939A (ko) 2006-01-06

Similar Documents

Publication Publication Date Title
US7224353B2 (en) Liquid crystal display device and driving method thereof
US7928752B2 (en) Display device, display device testing system and method for testing a display device using the same
KR101550251B1 (ko) 표시 패널의 테스트 방법 및 이를 수행하기 위한 테스트 장치
US20050083474A1 (en) Liquid crystal display of line on glass type and driving method thereof
JP2006018278A (ja) 液晶表示装置およびその駆動方法
KR20080042446A (ko) 액정 표시 장치 및 그의 제조 방법
US7362291B2 (en) Liquid crystal display device
KR101432827B1 (ko) 액정표시장치
KR101043678B1 (ko) 액정표시장치
KR20070071341A (ko) 액정표시장치 및 이의 테스트 방법
US8704746B2 (en) Liquid crystal display having a voltage stabilization circuit and driving method thereof
KR100847817B1 (ko) 라인 온 글래스형 액정표시장치
KR101649220B1 (ko) 액정표시장치의 검사장치
KR100555302B1 (ko) 제어신호발생회로와 구동회로가 일체화된 액정표시장치
KR100949494B1 (ko) 라인 온 글래스형 액정 표시 장치
KR100904264B1 (ko) 액정표시장치
KR101174779B1 (ko) 라인 온 글래스형 액정표시장치
KR100634833B1 (ko) 액정 표시 패널
KR100861273B1 (ko) 라인 온 글래스형 액정표시장치
KR100889538B1 (ko) 액정표시장치
KR20070107472A (ko) 액정 표시 장치 및 그의 리페어 방법
KR101384014B1 (ko) 액정 표시 장치
KR20040000958A (ko) 라인 온 글래스형 액정표시장치의 게이트 구동 장치 및 방법
KR20070058079A (ko) 액정표시장치
KR20080001101A (ko) 오토 프로브 기능을 갖는 정전기 방전 회로 및 이를 구비한액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 9